CN102324999B - 一种交织地址的并行计算方法及系统 - Google Patents

一种交织地址的并行计算方法及系统 Download PDF

Info

Publication number
CN102324999B
CN102324999B CN201110126048.3A CN201110126048A CN102324999B CN 102324999 B CN102324999 B CN 102324999B CN 201110126048 A CN201110126048 A CN 201110126048A CN 102324999 B CN102324999 B CN 102324999B
Authority
CN
China
Prior art keywords
data
address
decode
interleaving address
interleaving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110126048.3A
Other languages
English (en)
Other versions
CN102324999A (zh
Inventor
张彩虹
陈月强
吴枫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Donghu International Travel Agency Co., Ltd
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201110126048.3A priority Critical patent/CN102324999B/zh
Priority to PCT/CN2011/079999 priority patent/WO2012155426A1/zh
Publication of CN102324999A publication Critical patent/CN102324999A/zh
Application granted granted Critical
Publication of CN102324999B publication Critical patent/CN102324999B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/276—Interleaving address generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6544—IEEE 802.16 (WIMAX and broadband wireless access)
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6561—Parallelized implementations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Error Detection And Correction (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

本发明公开一种交织地址的并行计算方法及系统，该方法包括：预先配置并存储交织地址压缩表；接收待译码数据，并判断译码并行度；根据待译码数据的数据包的长度，读取交织地址压缩表，获取P0值和交织计算中间值；根据译码并行度、待译码数据的数据包的长度、P0值和交织计算中间值生成交织地址和读地址，并根据读地址读取待译码数据，完成交织操作。根据本发明的技术方案，能够实现WiMAX系统中译码器内交织地址的并行计算。

Description

一种交织地址的并行计算方法及系统
技术领域
本发明涉及通信领域的全球微波互联接入(WiMAX，WorldwideInteroperabilityforMicrowaveAccess)系统，尤其涉及一种交织地址的并行计算方法及系统。
背景技术
为了抵抗传输过程中的突发错误，WiMAX系统中在编码器中采用交织技术，接收端进行译码时，需要完成交织地址/解交织地址的计算。由于交织地址的计算比较复杂，为了达到较高的译码吞吐率，在译码过程中使用并行方式完成译码。采用并行译码指的是采用分段方式进行存储，即将数据顺序等分为K段(K为译码并行度)，并存入K片数据缓冲区，这与编码中将数据依次轮流存在K片数据缓冲区的存储方式不同，因此，并行译码的内交织算法与并行编码的内交织算法不同。为了实现行译码，译码交织器要求内交织器可以实时完成与译码并行度一致的并行交织计算，或将码块的交织地址提前存储，译码时读取存储的交织地址从而得到交织地址，完成数据交织，进行译码。
由于WiMAX系统支持多达17种包长，且最大包长为2400比特对(bitpair)，如果存储全部交织地址，需要100Kbit的存储空间，因此占用存储资源比较大，而且还需要根据包长查找不同的表，实现方法较为复杂。
发明内容
有鉴于此，本发明的主要目的在于提供一种交织地址的并行计算方法及系统，能够实现WiMAX系统中译码器内交织地址的并行计算。
为达到上述目的，本发明的技术方案是这样实现的：
本发明提供一种交织地址的并行计算系统，包括：交织地址缓存单元、处理前缓存单元、控制单元；其中，
交织地址缓存单元，用于预先配置并存储交织地址压缩表；
处理前缓存单元，用于接收待译码数据，并判断译码并行度；并根据待译码数据的数据包的长度，读取交织地址压缩表，获取P0值和交织计算中间值；
控制单元，用于根据译码并行度、待译码数据的数据包的长度、P0值和交织计算中间值生成交织地址和读地址，并根据读地址读取待译码数据，完成交织操作。
本发明还提供一种交织地址的并行计算方法，包括：
预先配置并存储交织地址压缩表；
接收待译码数据，并判断译码并行度；
根据待译码数据的数据包的长度，读取交织地址压缩表，获取P0值和交织计算中间值；
根据译码并行度、待译码数据的数据包的长度、P0值和交织计算中间值生成交织地址和读地址，并根据读地址读取待译码数据，完成交织操作。
上述方法中，所述判断译码并行度为：
根据待译码数据的数据包的长度N，判断译码并行度K，当24≤N≤180时，K＝1；当192≤N≤240时，K＝2；当480≤N≤2400时，K＝4。
上述方法中，所述根据译码并行度、待译码数据的数据包的长度、P0值和交织计算中间值生成交织地址和读地址为：
步骤A，计算处理前缓存单元中每个数据缓冲区中缓存的待译码数据的个数Δ；
步骤B，根据译码并行度K、每个数据缓冲区中缓存的待译码数据的个数Δ和交织计算基地址生成K个交织地址；
步骤C，将生成的K个交织地址映射到对应的数据缓冲区编号；
步骤D，生成K个待译码数据在各自数据缓冲区的读地址，所述读地址的值为K个交织地址中的最小值。
上述方法中，所述根据读地址读取待译码数据为：
步骤E，根据生成的K个读地址，从处理前缓存单元中对应的数据缓冲区中读数据，将读出的K个待译码数据输入并行译码器进行译码处理。
上述方法中，该方法还包括：
步骤F，将K个交织地址中的第一路交织地址缓存到处理前缓存单元，记为temp；
步骤G，选择计算下一轮交织地址计算时需要的累加值W；
步骤H，根据temp值和累加值W计算并更新下一轮交织地址计算的基地址；
判断索引值i与每个数据缓冲区中缓存的待译码数据的个数Δ的大小，如果小于，执行步骤A，直到索引值i等于每个数据缓冲区中缓存的待译码数据的个数Δ。
上述方法中，所述步骤B为：
当K＝1时，交织地址为交织计算的基地址；当K＝2时，根据交织计算的基地址1和P0递推生成2个交织地址；当K＝4时，根据交织计算的基地址1和P0递推生成4个交织地址。
上述方法中，所述根据交织计算的基地址和P0递推生成K个交织地址为：
K个交织地址中，根据基地址对待译码数据的数据包的长度N进行取模处理，得到第一路交织地址inter_addr0；将P0和每个数据缓冲区中缓存的待译码数据的个数Δ相乘，将乘积与第K-1路交织地址inter_addrK-2相加，根据基地址对待译码数据的数据包的长度N对相加的结果进行取模处理，得到第K路交织地址inter_addrK-1。
上述方法中，所述步骤C为：
当K＝1时，数据缓冲区编号为0；当K＝2时，数据缓冲区编号为0和1；当K＝4时，数据缓冲区编号为0、1、2、3。
本发明提供的交织地址的并行计算方法及系统，预先配置并存储交织地址压缩表；接收待译码数据，并判断译码并行度；根据待译码数据的数据包的长度，读取交织地址压缩表，获取P0值和交织计算中间值；根据译码并行度、待译码数据的数据包的长度、P0值和交织计算中间值生成交织地址和读地址，并根据读地址读取待译码数据，完成交织操作，能够实现WiMAX系统中译码器内交织地址的并行计算；而且，由于使用缓存的交织地址压缩表，因此能够降低存储资源的消耗；此外，使用本发明中提出的方法，能够降低WiMAX系统中译码器内交织地址的并行计算的实现难度，对于WiMAX系统的实现成本的降低具有很大的意义。
附图说明
图1是本发明实现交织地址的并行计算系统的结构示意图；
图2是本发明实现交织地址的并行计算方法的流程示意图；
图3是本发明实现图2中步骤204的方法的流程示意图；
图4是本发明中递推生成交织地址的示意图；
图5是本发明实现交织地址的并行计算方法的实施例一的流程示意图；
图6是将待译码数据缓存在处理前缓存单元的数据缓冲区的示意图。
具体实施方式
本发明的基本思想是：预先配置并存储交织地址压缩表；接收待译码数据，并判断译码并行度；根据待译码数据的数据包的长度，读取交织地址压缩表，获取P0值和交织计算中间值；根据译码并行度、待译码数据的数据包的长度、P0值和交织计算中间值生成交织地址和读地址，并根据读地址读取待译码数据，完成交织操作。
下面通过附图及具体实施例对本发明再做进一步的详细说明。
本发明提供一种交织地址的并行计算系统，图1是本发明实现交织地址的并行计算系统的结构示意图，如图1所示，该系统包括：交织地址缓存单元11、处理前缓存单元12、控制单元13；其中，
交织地址缓存单元11，用于预先配置并存储交织地址压缩表；
处理前缓存单元12，用于接收待译码数据，并判断译码并行度；并根据待译码数据的数据包的长度，读取交织地址压缩表，获取P0值和交织计算中间值；
控制单元13，用于根据译码并行度、待译码数据的数据包的长度、P0值和交织计算中间值生成交织地址和读地址，并根据读地址读取待译码数据，完成交织操作。
基于上述系统，本发明还提供一种交织地址的并行计算方法，图2是本发明实现交织地址的并行计算方法的流程示意图，如图2所示，该方法包括以下步骤：
步骤201，预先配置并存储交织地址压缩表；
具体的，交织地址缓存单元预先配置交织地址压缩表，该交织地址压缩表如表1所示，交织地址压缩表用于保存待译码数据的数据包长度与P0、T0、T1、T2、T3的对应关系；其中，T0、T1、T2、T3为交织地址的中间值；将交织地址压缩表存储在交织地址缓存单元。
N P0 T0 T1 T2 T3
24 5 17 17 17 17
36 11 11 11 11 11
48 13 13 13 13 13
72 11 53 41 53 41
96 7 7 31 7 79
108 11 11 67 11 63
120 13 13 13 13 13
144 17 19 87 19 87
180 11 11 11 11 11
192 11 11 59 11 155
216 13 13 13 13 13
240 13 13 73 13 193
480 53 355 243 283 291
960 43 587 759 87 659
1440 43 43 403 943 223
1920 31 999 1007 983 975
2400 53 1319 1211 1231 1251
表1
步骤202，接收待译码数据，并判断译码并行度；
具体的，处理前缓存单元接收输入的待译码数据，并缓存待译码数据；根据待译码数据的数据包的长度N，处理前缓存单元判断译码并行度K，本发明中，K的取值为1、2或4，即当24≤N≤180时，K＝1；当192≤N≤240时，K＝2；当480≤N≤2400时，K＝4。
步骤203，根据待译码数据的数据包的长度，读取交织地址压缩表，获取P0值和交织计算中间值；
具体的，处理前缓存单元根据输入的待译码数据的数据包的长度N，在交织地址压缩表中读取与该待译码数据的数据包的长度N对应的P0值和交织计算中间值T0、T1、T2、T3。
步骤204，根据译码并行度、待译码数据的数据包的长度、P0值和交织计算中间值生成交织地址和读地址，并根据读地址读取待译码数据，完成交织操作。
图3是本发明实现图2中步骤204的方法的流程示意图，如图3所示，该方法包括以下步骤：
步骤301，根据待译码数据的数据包的长度N和译码并行度K，计算处理前缓存单元中每个数据缓冲区中缓存的待译码数据的个数Δ，即个数等于N/K。
步骤302，根据译码并行度K、每个数据缓冲区中缓存的待译码数据的个数Δ和交织计算基地址生成K个交织地址；
具体的，当K＝1时，表示不进行并行交织计算，交织地址为交织计算的基地址；根据协议中的规定，第一轮计算中交织计算的基地址为1，初始化索引值i为0；当K＝2时，根据交织计算的基地址1和P0递推生成2个交织地址；当K＝4时，根据交织计算的基地址1和P0递推生成4个交织地址；
图4是本发明中递推生成交织地址的示意图，如图4所示，所述递推生成交织地址具体为：
K个交织地址中，根据基地址对待译码数据的数据包的长度N进行取模处理，得到第一路交织地址inter_addr0；将P0和每个数据缓冲区中缓存的待译码数据的个数Δ相乘，将乘积与第一路交织地址inter_addr0相加，根据基地址对待译码数据的数据包的长度N对相加的结果进行取模处理，得到第二路交织地址inter_addr1；以此类推，将P0和每个数据缓冲区中缓存的待译码数据的个数Δ相乘，将乘积与第K-1路交织地址inter_addrK-2相加，根据基地址对待译码数据的数据包的长度N对相加的结果进行取模处理，得到第K路交织地址inter_addrK-1。
步骤303，将生成的K个交织地址映射到对应的数据缓冲区编号；
具体的，将生成的K个交织地址映射到对应的数据缓冲区编号，当K＝1时，数据缓冲区编号为0；当K＝2时，数据缓冲区编号为0和1；当K＝4时，数据缓冲区编号为0、1、2、3；这里，将交织地址与N/K相除得到数据缓冲区编号。
步骤304，生成K个待译码数据在各自数据缓冲区的读地址，其中每个读地址的值都为K个交织地址中的最小值，即生成的K个读地址的值一样。
步骤305，根据生成的K个读地址，从处理前缓存单元中对应的数据缓冲区中读数据，一共可以读出K个待译码数据，将读出的K个待译码数据输入并行译码器进行译码处理。
步骤306，将步骤302中的K个交织地址中的第一路交织地址缓存到处理前缓存单元，记为temp，作为计算下一轮交织地址的中间值。
步骤307，根据索引值i和中间值T0、T1、T2、T3，选择计算下一轮交织地址计算时需要的累加值W。
步骤308，根据temp值和累加值W计算并更新下一轮交织地址计算的基地址。
此时索引值i＝1，如果小于每个数据缓冲区中缓存的待译码数据的个数Δ，那么索引值i加1，循环步骤302至步骤308，直到索引值等于每个数据缓冲区中缓存的待译码数据的个数Δ时为止，此时当前待译码数据的并行交织地址计算完毕。
图5是本发明实现交织地址的并行计算方法的实施例一的流程示意图，本实施例中，以待译码数据的数据包的长度N＝480为例，如图5所示，该方法包括以下步骤：
步骤501，根据待译码数据的数据包的长度N，判断译码并行度K为4；如图6所示，将待译码数据缓存在处理前缓存单元的4个数据缓冲区中。
步骤502，根据待译码数据的数据包的长度N，读取交织地址压缩表，得到P0＝53、T0＝355、T1＝243、T2＝283、T3＝291。
步骤503，计算处理前缓存单元中每个数据缓冲区中缓存的待译码数据的个数Δ＝N/K＝480/4＝120。
步骤504，根据译码并行度K＝4、每个数据缓冲区中缓存的待译码数据的个数Δ＝120、交织计算基地址1生成4个交织地址，分别为inter_addr0＝1、inter_addr1＝121、inter_addr2＝241、inter_addr3＝361；此时，索引值i＝0。
步骤505，生成4个交织地址对应的数据缓冲区编号：0、1、2、3。
步骤506，生成4个待译码数据在各自缓冲区的读地址，这里该读地址为1。
步骤507，根据生成的4个读地址，从处理前缓存单元中对应的数据缓冲区中读数据，将读出的4个待译码数据输入并行译码器进行译码处理；
具体的，从数据缓冲区0的读地址1读出对应的待译码数据，输入并行译码器第0路；
从数据缓冲区1的读地址1读出对应的待译码数据，送入并行译码器第1路；
从数据缓冲区2的读地址1读出对应的待译码数据，送入并行译码器第2路；
从数据缓冲区3的读地址1读出对应的待译码数据，送入并行译码器第3路。
步骤508，缓存第一路交织地址temp＝1。
步骤509，选择计算下一轮交织地址计算时需要的累加值W为355。
步骤510，计算并更新下一轮交织地址计算的基地址为356。
步骤511，索引值i加1，累加后索引值i＝1，由于索引值i＜N＝120，因此进入步骤502，进行下一轮交织地址计算。
步骤512，根据译码并行度K＝4、每个数据缓冲区中缓存的待译码数据的个数Δ＝120、交织计算基地址1生成4个交织地址，分别为inter_addr0＝356、inter_addr1＝476、inter_addr2＝116、inter_addr3＝236。
步骤513，生成4个交织地址对应的数据缓冲区编号：2、3、0、1。
步骤514，生成4个待译码数据在各自缓冲区的读地址，这里该读地址为116。
步骤515，根据生成的4个读地址，从处理前缓存单元中对应的数据缓冲区中读数据，将读出的4个待译码数据输入并行译码器进行译码处理；
具体的，从数据缓冲区2的读地址116读出对应的待译码数据，输入并行译码器第0路；
从数据缓冲区3的读地址116读出对应的待译码数据，送入并行译码器第1路；
从数据缓冲区0的读地址116读出对应的待译码数据，送入并行译码器第2路；
从数据缓冲区1的读地址116读出对应的待译码数据，送入并行译码器第3路。
步骤516，缓存第一路交织地址temp＝356。
步骤517，选择计算下一轮交织地址计算时需要的累加值W为243。
步骤518，计算并更新下一轮交织地址计算的基地址为119。
步骤519，索引值i加1，累加后索引值i＝2，由于索引值i＜N＝120，因此进入步骤504，进行下一轮交织地址计算，以此类推，直至索引值i＝N＝120。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种交织地址的并行计算系统，其特征在于，该系统包括：交织地址缓存单元、处理前缓存单元、控制单元；其中，
交织地址缓存单元，用于预先配置并存储交织地址压缩表；
处理前缓存单元，用于接收待译码数据，并判断译码并行度；并根据待译码数据的数据包的长度，读取交织地址压缩表，获取P0值和交织计算中间值；
控制单元，用于根据译码并行度、待译码数据的数据包的长度、P0值和交织计算中间值生成交织地址和读地址，并根据读地址读取待译码数据，完成交织操作；
所述控制单元具体用于：计算处理前缓存单元中每个数据缓冲区中缓存的待译码数据的个数△；根据译码并行度K、每个数据缓冲区中缓存的待译码数据的个数△和交织计算基地址生成K个交织地址；将生成的K个交织地址映射到对应的数据缓冲区编号；生成K个待译码数据在各自数据缓冲区的读地址，所述读地址的值为K个交织地址中的最小值。
2.一种交织地址的并行计算方法，其特征在于，该方法包括：
预先配置并存储交织地址压缩表；
接收待译码数据，并判断译码并行度；
根据待译码数据的数据包的长度，读取交织地址压缩表，获取P0值和交织计算中间值；
根据译码并行度、待译码数据的数据包的长度、P0值和交织计算中间值生成交织地址和读地址，并根据读地址读取待译码数据，完成交织操作；
所述根据译码并行度、待译码数据的数据包的长度、P0值和交织计算中间值生成交织地址和读地址为：步骤A，计算处理前缓存单元中每个数据缓冲区中缓存的待译码数据的个数△；步骤B，根据译码并行度K、每个数据缓冲区中缓存的待译码数据的个数△和交织计算基地址生成K个交织地址；步骤C，将生成的K个交织地址映射到对应的数据缓冲区编号；步骤D，生成K个待译码数据在各自数据缓冲区的读地址，所述读地址的值为K个交织地址中的最小值。
3.根据权利要求2所述的方法，其特征在于，所述判断译码并行度为：
根据待译码数据的数据包的长度N，判断译码并行度K，当24≤N≤180时，K＝1；当192≤N≤240时，K＝2；当480≤N≤2400时，K＝4。
4.根据权利要求3所述的方法，其特征在于，所述根据读地址读取待译码数据为：
步骤E，根据生成的K个读地址，从处理前缓存单元中对应的数据缓冲区中读数据，将读出的K个待译码数据输入并行译码器进行译码处理。
5.根据权利要求4所述的方法，其特征在于，该方法还包括：
步骤F，将K个交织地址中的第一路交织地址缓存到处理前缓存单元，记为temp；
步骤G，选择计算下一轮交织地址计算时需要的累加值W；
步骤H，根据temp值和累加值W计算并更新下一轮交织地址计算的基地址；
判断索引值i与每个数据缓冲区中缓存的待译码数据的个数△的大小，如果小于，执行步骤A，直到索引值i等于每个数据缓冲区中缓存的待译码数据的个数△。
6.根据权利要求2所述的方法，其特征在于，所述步骤B为：
当K＝1时，交织地址为交织计算的基地址；当K＝2时，根据交织计算的基地址1和P0递推生成2个交织地址；当K＝4时，根据交织计算的基地址1和P0递推生成4个交织地址。
7.根据权利要求6所述的方法，其特征在于，所述根据交织计算的基地址和P0递推生成K个交织地址为：
K个交织地址中，根据基地址对待译码数据的数据包的长度N进行取模处理，得到第一路交织地址inter_addr0；将P0和每个数据缓冲区中缓存的待译码数据的个数Δ相乘，将乘积与第K-1路交织地址inter_addrK-2相加，根据基地址对待译码数据的数据包的长度N对相加的结果进行取模处理，得到第K路交织地址inter_addrK-1。
8.根据权利要求2所述的方法，其特征在于，所述步骤C为：
当K＝1时，数据缓冲区编号为0；当K＝2时，数据缓冲区编号为0和1；当K＝4时，数据缓冲区编号为0、1、2、3。
CN201110126048.3A 2011-05-16 2011-05-16 一种交织地址的并行计算方法及系统 Active CN102324999B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110126048.3A CN102324999B (zh) 2011-05-16 2011-05-16 一种交织地址的并行计算方法及系统
PCT/CN2011/079999 WO2012155426A1 (zh) 2011-05-16 2011-09-22 一种交织地址的并行计算方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110126048.3A CN102324999B (zh) 2011-05-16 2011-05-16 一种交织地址的并行计算方法及系统

Publications (2)

Publication Number Publication Date
CN102324999A CN102324999A (zh) 2012-01-18
CN102324999B true CN102324999B (zh) 2015-12-16

Family

ID=45452675

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110126048.3A Active CN102324999B (zh) 2011-05-16 2011-05-16 一种交织地址的并行计算方法及系统

Country Status (2)

Country Link
CN (1) CN102324999B (zh)
WO (1) WO2012155426A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104485967B (zh) * 2015-01-08 2017-10-03 中山大学 由序列通项表达式驱动的并行计算传输列表实时压缩方法
CN108228492B (zh) * 2016-12-21 2020-11-17 深圳市中兴微电子技术有限公司 一种多通道ddr交织控制方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1758543A (zh) * 2005-11-11 2006-04-12 清华大学 提高Turbo码译码速度的并行译码方法及译码装置
CN101707490A (zh) * 2009-09-22 2010-05-12 重庆重邮信科通信技术有限公司 并行Turbo码内交织方法
CN101969310A (zh) * 2010-10-22 2011-02-09 上海交通大学 Turbo码并行译码器的QPP内交织器及其交织方法
CN102035558A (zh) * 2009-09-27 2011-04-27 中兴通讯股份有限公司 turbo译码方法和装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5477465B2 (ja) * 2009-09-16 2014-04-23 日本電気株式会社 インタリーバ及びインタリーブ方法
CN102170333B (zh) * 2011-05-17 2016-01-20 中兴通讯股份有限公司 一种交织地址的并行计算方法及系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1758543A (zh) * 2005-11-11 2006-04-12 清华大学 提高Turbo码译码速度的并行译码方法及译码装置
CN101707490A (zh) * 2009-09-22 2010-05-12 重庆重邮信科通信技术有限公司 并行Turbo码内交织方法
CN102035558A (zh) * 2009-09-27 2011-04-27 中兴通讯股份有限公司 turbo译码方法和装置
CN101969310A (zh) * 2010-10-22 2011-02-09 上海交通大学 Turbo码并行译码器的QPP内交织器及其交织方法

Also Published As

Publication number Publication date
WO2012155426A1 (zh) 2012-11-22
CN102324999A (zh) 2012-01-18

Similar Documents

Publication Publication Date Title
CN101951264B (zh) 一种多码率准循环低密度奇偶校验码解码器
CN1202625C (zh) 利用线性同余序列的turbo码交织器
CN103858433A (zh) 分层熵编码及解码
WO2004047019A2 (en) Encoder using low density parity check codes and encoding method thereof
EP3639374B1 (en) Low latency polar coding and decoding by merging of stages of the polar code graph
US20070192670A1 (en) Decoding device and decoding method
EP2621091A1 (en) Turbo code parallel interleaver and parallel interleaving method thereof
CN102356554B (zh) Turbo码数据交织处理方法和用于交织Turbo码数据的交织器
CN101707490B (zh) 并行Turbo码内交织方法
CN102111162A (zh) Turbo 分量译码方法、分量译码器、支路计算器及Turbo 译码器
CN102324999B (zh) 一种交织地址的并行计算方法及系统
US11146294B2 (en) Polar coder with logical three-dimensional memory, communicaton unit, integrated circuit and method therefor
CN102170333B (zh) 一种交织地址的并行计算方法及系统
CN112039535A (zh) 一种基于准循环生成矩阵的码率兼容ldpc编码器
CN100508405C (zh) 提高Turbo码译码速度的并行译码方法及译码装置
CN104240747A (zh) 一种多媒体数据获取的方法及装置
CN102057580A (zh) 针对多标准的可重新配置的Turbo交织器
CN101777923B (zh) Ctc编码器、内码交织器以及内码交织方法、编码处理方法
CN1592117B (zh) 用于计算交织参数的移动电话、设备、方法和程序
CN101764621A (zh) 星载（8176，7156）ldpc编译码器中实现缩短码与子码兼容的方法
CN108628698B (zh) 计算crc编码的方法和装置
CN102035557B (zh) turbo码并行交织方法和装置
CN110958025B (zh) 一种基于叠加的短帧长编码及译码方法
CN102480334A (zh) 一种速率匹配的方法及装置
CN102231632B (zh) Turbo编码/ Turbo译码方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201116

Address after: No.8, wisdom Avenue, Donghu scenic area, Dayu Town, Rudong County, Nantong City, Jiangsu Province, 226400

Patentee after: Nantong Donghu International Travel Agency Co., Ltd

Address before: 518057 Nanshan District Guangdong high tech Industrial Park, South Road, science and technology, ZTE building, Ministry of Justice

Patentee before: ZTE Corp.