JP4787272B2 - 通信システムにおける多重データストリームのためのパーサー - Google Patents

Description

この発明は一般に通信に関し、特に通信システムにおいてデータを解析（または逆多重化する）ための技術に関する。

多重入力多重出力（ＭＩＭＯ）通信システムはデータ送信のために送信エンティティにおいて複数（Ｔ）の送信アンテナを採用し、受信エンティティにおいて複数（Ｒ）の受信アンテナを採用する。Ｔの送信アンテナとＲの受信アンテナにより形成されたＭＩＭＯチャネルは、Ｓの空間チャネルに分解されてもよい。但しＳ≦ｍｉｎ｛Ｔ，Ｒ｝である。Ｓの空間チャネルを用いてより高い全体のスループットおよび／またはより大きな信頼性を得るような方法でデータを送信してもよい。

Ｓの空間チャネルは異なるチャネル条件（例えば、異なるフェージング、マルチパス、および干渉効果）を経験してもよく、異なる信号対雑音および干渉比（ＳＮＲｓ）を得てもよい。各空間チャネルのＳＮＲはその送信能力を決定する。送信能力は空間チャネルを介して確実に送信されてもよい特定のデータレートにより典型的に定量化される。

ＳＮＲが空間チャネルから空間チャネルに変化するなら、サポートされたデータレートもまたチャネルからチャネルに変化する。さらに、チャネル条件が時間とともに変化するなら、空間チャネルによりサポートされるデータレートも時間とともに変化する。

コード化されたＭＩＭＯシステムにおける主な課題は、すべてのストリームに対して良好な性能を得ることができるような方法でデータを複数のストリームに解析することである。異なるストリームに対して異なるデータレートを使用することができ、これらのストリームが所定の時間間隔に異なる数のビットを運ぶことができるなら、この解析は複雑になる。以下に記載するように、異なるデータレートが異なるパンクチャパターンに関連するならこの解析はさらに複雑になる。

それゆえ、異なるデータストリームでデータを複数のストリームに解析するための技術的必要性がある。

個々に選択可能なデータレートでデータを複数のストリームに解析するための技術がここに記載される。異なるデータレートは変調スキームとコードレートの異なる組み合わせで得てもよい。ベースコードを用いて異なるコードレートを取得し固定数のコードビットを発生し、次に所望のコードレートを得るために必要とされるコードビットをパンクチャ（または削除）してもよい。従って、各コードレートは、コードビットをパンクチャするために使用される特定のパンクチャパターンに関連する。

送信エンティティにおいて、エンコーダーはベースコード（例えば、レート１／２バイナリ畳み込みコード）に従ってトラヒックデータをエンコードし、コードビットを発生する。次にパーサーは、コードビットをＭのストリームに改正するための順番を示すパーシングシーケンスに基いてコードビットを複数（Ｍ）のストリームに解析する。パーシングシーケンスは、（１）各ストリームに対して最も短い可能なコードビットのラン(run)を得るために、および（２）Ｍのストリームにわたって均一にまたはほぼ均一にコードビットのランを分配するために形成される。各ストリームのための最も短い可能なランは性能をコーディングすることにより書き取らせ、そのストリームのために使用されるパンクチャパターンによりしばしば決定される。

データを解析するための一実施形態において、各ストリームのための変調スキームおよびコードレートはそのストリームのために選択されたデータレートに基いて最初に決定される。すべてのＭのストリームのための変調スキームとコードレートを用いてパースサイクルを決定しパースサイクル内の各ストリームのためのパンクチャサイクルの数を決定する。パースサイクルはパーシングが実行されるウインドウであり、パンクチャサイクルは、パンクチャパターンの１つの瞬間である。パンクチャサイクルのシーケンスは、複数のパンクチャサイクルを有した各ストリームに対してそのストリームのための複数のパンクチャサイクルがシーケンスにわたって均一にまたはほぼ均一に配信されるようにＭのストリームに対して形成される。シーケンスにわたって各ストリームに対してパンクチャサイクルを分配するためのいくつかのスキームが以下に記載される。次に、エンコーダーからのコードビットは、一度に１つのパンクチャサイクルの割合でかつシーケンスにより示される順番で、パンクチャサイクルのシーケンスに基いてＭのストリームに解析される。各ストリームにおけるコードビットは、そのストリームのためのパンクチャパターンに基いてさらにパンクチャされる。次に、複数の送信チャネル（例えば、複数の空間チャネル）を介して送信するために、Ｍのストリームが処理される（例えば、インターリーブされ、シンボルマップされる等）。

受信エンティティは、送信エンティティにより実行されるパーシング(parsing)に対して相補的な方法で複数のストリームの再構築を実行する。この発明の種々の観点および実施の形態は以下にさらに詳細に記載される。

「例示」という用語はここでは、「例、インスタンス、または例証として機能する」ことを意味するために用いられる。「例示」としてここに記載される任意の実施形態は、他の実施形態に対して好適であるとか利点があると必ずしも解釈されるべきでない。

ここに記載されるパーシング技術は、複数のデータストリームを同時に送信することができる種々の無線および有線通信システムに使用されてもよい。例えば、これらの技術は、ＭＩＭＯシステム、直交周波数分割多重化（ＯＦＤＭ）システム、ＯＦＤＭを利用するＭＩＭＯシステム（すなわち、ＭＩＭＯ−ＯＦＤＭシステム）等に使用されてもよい。ＯＦＤＭは全体のシステム帯域幅を複数の直交周波数サブバンドに効率的に分割するマルチキャリア変調技術である。直交周波数サブバンドは、またトーン、サブキャリア、ビン、および周波数チャネルとも呼ばれる。ＯＦＤＭを用いた場合、各サブバンドはデータで変調してもよいそれぞれのサブキャリアに関連する。明確にするために、パーシング技術は例示ＭＩＭＯシステムに対して以下に記載される。

図１はＭＩＭＯシステムにおける送信エンティティ１１０と受信エンティティ１５０のブロック図を示す。送信エンティティ１１０はアクセスポイントまたはユーザー端末であってよい。受信エンティティ１５０もアクセスポイントまたはユーザー端末であってよい。

送信エンティティ１１０において、ＴＸデータプロセッサー１２０はデータソース１１２からトラヒックデータを受信し、トラヒックデータをエンコードしてコードビットを発生し、コードビットを複数（Ｍ）のストリームに解析する。ＴＸデータプロセッサー１２０はさらにコードビットの各ストリームを処理し（例えば、パンクチャし、インターリーブし、シンボルマップする）、変調シンボルの対応するストリームを発生する。ＴＸ空間プロセッサー１２２はＴＸデータプロセッサー１２０からＭの変調シンボルのストリームを受信し、パイロットシンボルと多重化し、必要に応じて空間処理を実行し、Ｔの送信シンボルのストリームをＴの送信機ユニット（ＴＭＴＲ）１２４ａ乃至１２４ｔに供給する。各送信機ユニット１２４は（適用可能なら）ＯＦＤＭ変調を実行してデータチップを発生し、さらにそのデータチップを処理して（例えば、アナログに変換し、増幅し、フィルターし、および周波数アップコンバートする）変調された信号を発生する。送信機ユニット１２４ａ乃至１２４ｔは、それぞれＴのアンテナ１２６ａ乃至１２６ｔから送信するためにＴの変調された信号を供給する。

受信エンティティ１５０において、Ｒのアンテナ１５２ａ乃至１５２ｒはＴの送信された信号を受信し、各アンテナ１５２は受信した信号をそれぞれの受信機ユニット（ＲＣＶＲ）１５４に供給する。各受信機ユニット１５４はその受信した信号を処理し、受信したシンボルのストリームをＲＸ空間プロセッサー１５６に供給する。ＲＸ空間プロセッサー１５６はすべてのＲの受信機ユニット１５４からの受信されたシンボルに対して受信機空間処理（空間整合フィルタリング）を実行し、送信エンティティ１１０により送信された変調シンボルの推定値であるＭの検出されたシンボルのストリームを供給する。次に、ＲＸデータプロセッサー１６０は検出されたシンボルのＭのストリームを処理し、デコードされたデータをデータシンク１６２に供給する。

コントローラー１３０および１７０はそれぞれ送信エンティティ１１０および受信エンティティ１５０における処理ユニットの動作を制御する。メモリユニット１３２および１７２はそれぞれコントローラー１３０および１７０により使用されるデータおよび／またはプログラムコードを記憶する。

図２は送信エンティティ１１０におけるＴＸデータプロセッサーの一実施形態のブロック図を示す。ＴＸデータプロセッサー１２０内において、エンコーダー２１０はエンコーディングスキームに従ってトラヒックデータをエンコードし、コードビットを発生する。エンコーディングスキームは畳み込み符号、ターボコード、低密度パリティチェック（ＬＤＰＣ）コード、巡回冗長検査（ＣＲＣ）コード、ブロックコード等またはそれらの組み合わせを含んでいてもよい。一実施形態において、エンコーダー２１０は、各データビットに対して２つのコードビットを発生するレート１／２バイナリ畳み込みエンコーダーを実施する。パーサー(perser)２２０はエンコーダー２１０からコードビットを受信し、以下に記載するようにコードビットをＭのストリームに解析する。

Ｍのストリームプロセッサー２３０ａ乃至２３０ｍはパーサー２２０からコードビットのＭのストリームを受信する。各ストリームプロセッサー２３０はパンクチャリングユニット２３２、インターリーバー２３４、およびシンボルマッピングユニット２３６を含む。パンクチャリングユニット２３２は、ストリームのための所望のコードレートを得るのに必要なストリーム内のコードビットをパンクチャ（または削除）する。例えば、エンコーダー２１０がレート１／２畳み込みエンコーダーであるなら、エンコーダー２１０からのコードビットのいくつかを削除することにより１／２より大きいコードレートを取得してもよい。インターリーバー２３４はインターリービングスキームに基いてパンクチャリングユニット２３２からのコードビットをインターリーブ（順序付ける）する。インターリービングは、コードビットのための時間、周波数、および／または空間ダイバーシティを供給する。シンボルマッピングユニット２３６は変調スキームに従ってインターリーブされたビットをマップし、変調シンボルを供給する。シンボルマッピングは、（１）Ｂビットのセットをグループ化しＢ−ビット値を形成することにより、但しＢ≧１、および（２）変調スキームに対応する信号コンステレーションにおけるポイントに各Ｂビット値をマッピングすることにより得てもよい。各マップされた信号ポイントは複素数値であり変調シンボルに対応する。Ｍのストリームプロセッサー２３０ａ乃至２３０ｍは変調シンボルのＭのストリームをＴＸ空間プロセッサー１２２に供給する。エンコーディング、パーシング、パンクチャリング、インターリービングおよびシンボルマッピングは、コントローラー１３０により供給される制御信号に基いて実行されてもよい。

システム１００はデータ送信のためのモードのセットをサポートしてもよい。表１はモードインデックス１乃至１４により識別される１４のモードの例示セットをリストアップする。各モードは特定のデータレートまたはスペクトル効率（Ｓｐｅｃ Ｅｆｆ）、特定のコードレート、および特定の変調（Ｍｏｄ）スキームに関連する。表１において、ＢＰＳＫはバイナリ位相シフトキーイングを示し、ＱＰＳＫは直交位相シフトキーイングを示し、ＱＡＭは、直交振幅変調を示す。各モードのためのデータレートは、そのモードのためのコードレートと変調スキームにより決定され、変調シンボルあたりデータビットの単位で与えられてもよい。変調シンボルあたりのコードビットの数（ｂｉｔｓ／ｓｙｍ）も表１内の各モードに対して与えられる。表１内の各モードのためのコードレートと変調スキームは特定の設計のためのものである。

表１に示されるように、７つの異なるコードレートが１４のサポートされたモードに対して使用される。特定のパンクチャパターンに基いてエンコーダー２１０からレート１／２コードビットのいくつかをパンクチャリングすることによりレート１／２より高い各コードレートを取得してもよい。表２は、特定の制約長さ畳み込み符号に対して表１で与えられた７つの異なるコードレートのための例示パンクチャパターンをリストアップする。これらのパンクチャパターンはこの畳み込み符号に対して良好な性能を供給し、コンピューターシミュレーションに基いて識別される。また、他のパンクチャパターンをこの畳み込み符号のためのサポートされたコードレートに対して使用してもよく、また、同じまたは他の異なる制約長の他の畳み込み符号に対しても使用してもよい。

ｍ／ｎコードレートの場合、ｍデータビット毎にｎのコードビットがある。レート１／２畳み込みエンコーダー２１０はｍデータビット毎に２ｍのコードビットを発生する。ｍ／ｎのコードレートを得るために、パンクチャリングユニット２３２はエンコーダー２１０からの２ｍのコードビットの各セットに対してｎのコードビットを出力する。従って、パンクチャリングユニット２３２はエンコーダー２１０からの２ｍのコードビットの各セットから２ｍ−ｎのコードビットを削除し、コードレートｍ／ｎのためのｎのコードビットを取得する。各セットから削除されるコードビットはパンクチャパターン内のゼロ（「０」）により示される。例えば、７／１２のコードレートを得るために、エンコーダー２１０からの１４のコードビットの各セットから２つのコードビットが削除され、削除されたビットは、パンクチャパターン「１１１１１１１０１１１１１０」により示されるように、セット内の８番目と１４番目のビットである。所望のコードレートが１／２であるなら、パンクチャリングは実行されない。

各ストリームのために選択されたモードはそのストリームのためのコードレートを決定する。次にコードレートはストリームのパンクチャパターンを決定する。異なるストリームに対して異なるモードが選択されてもよいなら、Ｍまでの異なるパンクチャパターンがＭのストリームに対して使用されてもよい。

パーサー２２０は以下の目的を達成する方法でエンコーダー２１０からのコードビットをＭのストリームに分解する。

・Ｍのストリームにわたってエンコーダー２１０からのコードビットを混合し、それによりコードビットの最小のラン（またはクラスター）が各ストリームに送信される。

・Ｍのストリームに対して異なるモードをサポートする。

パーサー２２０はエンコーダー２１０からのコードビットのグループに対してパーシングを実行する。パースサイクルはパーシングが実行される最小のウインドウであり、エンコーダー２１０からのコードビットの１つのグループに相当する。パースサイクルサイズ（または各グループ内のコードビットの数）はＭのストリームに対して使用されるモードにより決定され、同じ数の変調シンボルがＭストリームの各々に対して発生されるように選択される。図２に示されるように、各ストリームに対して異なるモードの使用を容易にサポートするためにパーシングの後でパンクチャリングが実行される。従って、パースサイクルサイズはさらにＭストリームの各々のためのパンクチャサイクルの整数を含むように選択され、従って、パンクチャリングは各ストリームに対して適切に実行することができる。パースサイクルはＭストリームの各々に対して少なくとも１つのパンクチャサイクルを含む。

明確にするために、特定の例のためのパーシングが以下に記載される。この例の場合、Ｍ＝４および４つのストリームは表３で与えられるモードで送信される。この例において、パースサイクルは、エンコーダー２１０からの十分な数のコードビットを含み、４つのストリームの各々に対して２つの変調シンボルを発生する。ストリーム１の場合、「１１１０１１１０１１」のレート５／８パンクチャパターンのための２つのパンクチャサイクルが使用され２つの２５６−ＱＡＭ変調シンボルのための１６のコードビットを取得するために使用される。ストリーム２の場合、「１１１００１」のレート３／４パンクチャパターンの３つのパンクチャサイクルが使用され２つの６４−ＱＡＭ変調シンボルのための１２のコードビットを取得する。ストリーム３の場合、「１１１０」のレート２／３パンクチャパターンの４つのパンクチャサイクルを用いて２つの６４−ＱＡＭ変調シンボルのための１２のコードビットを取得する。ストリーム４の場合、「１１」のレート１／２パンクチャパターンのための１つのパンクチャサイクルが使用され２つのＢＰＳＫ変調シンボルのための２つのコードビットを取得する。パースサイクルはエンコーダー２１０からの５６のコードビットを含む。

図３Ａはストリームインデックスに基いて発生されたパンクチャサイクルのシーケンスを示す。シーケンス３００の場合、パーサー２２０はパースサイクル内の第１の２０のコードビットをストリーム１に供給し、次に次の１８コードビットをストリーム２に供給し、次に次の１６コードビットをストリーム３に供給し、次に、パースサイクル内の最後の２コードビットをストリーム４に供給する。各ストリームのためのパンクチャサイクル、それゆえコードビットはパースサイクルにおいて隣同士であるので、シーケンス３００は発生するのは容易であるが、４つのストリームにわたってコードビットの良好なミキシングを提供しない。

改良されたミキシングはパースサイクルにわたってできるだけ均一に各ストリームのためのパンクチャサイクルを配信することにより達成することができる。パースサイクルにわたるパンクチャサイクルの配信は種々の方法で達成されてもよい。以下の記載において、種々のプロセスは、最初に個々に選択可能なモードを有したＭストリームに対して一般的に記載され、次に表３で与えられた４つのストリームを有した例の場合について具体的に記載される。

図４はパースサイクルにわたって均一に分配される各ストリームのためのパンクチャサイクルでパーシングを実行するためのプロセス４００を示す。最初に、ＭストリームのためのパースサイクルサイズはＭストリームに対して選択されたモードに基いて決定される（ブロック４１０）。各ストリームに対して選択されたモードは（１）ストリームのためのコードレートを示し、これはストリームのためのパンクチャパターンを決定し、（２）ストリームのための変調スキームを示し、これは変調シンボルあたりのコードビットの数（ｂｉｔｓ／ｓｙｍ）を決定する。パースサイクルサイズは以下のように決定されてもよい。最初に、表２に示すように、そのストリームのためのパンクチャパターン内の（「１」）の数をカウントすることにより、パンクチャパターンあたりの出力コードビットの数（ｂｉｔｓ／ｐｃ）が各ストリームに対して決定される。次に、変調シンボルあたりのパンクチャサイクルの数（ｐｃ／ｓｙｍ）が、ｂｉｔｓ／ｐｃに対するｂｉｔｓ／ｓｙｍの整数比として各ストリームに対して決定される。次に、各ストリームに対するｐｃ／ｓｙｍ比が低減されるので、分母はできるだけ小さな整数である。すべてのＭストリームのための低減されたｐｃ／ｓｙｍ比のための最低の共通分母が次に決定される。次に、各ストリームのためのｐｃ／ｓｙｍ比は最低の共通分母を用いて表される。従って、Ｍ比の場合の分子は、１パースサイクルに対するＭストリームに対するパンクチャサイクルの数を示す。パースサイクルを決定するための例が以下に記載される。

次に、Ｍストリームは、例えば、最大数のパンクチャサイクルを有したストリームから最小数のパンクチャサイクルを有したストリームへの降冪の順に各ストリームのためのパンクチャサイクルの数に基いてソートされる。ＭのソートされたストリームはＳ₁，Ｓ₂，．．．Ｓ_Mとして示され、それぞれパースサイクルあたりＮ₁，Ｎ₂，．．．Ｎ_Mパンクチャサイクルを有し、但しソーティングの後で、Ｎ₁≧Ｎ₂≧．．．≧Ｎ_Mである。

Ｔのエレメントを有したアレイＰが形成される（ブロック４１４）。但し、Ｔはパースサイクル内のすべてのＭストリームのパンクチャサイクルの合計数である。Ｔは以下のように計算してもよい。

アレイＰのＴエレメントは各エレメントをゼロに設定することによりイニシャライズされる（ブロック４１４）。インデックスｉは第１のストリームの場合１にイニシャライズされる（ブロック４１６）。

次に、これらのＮ_iエレメントはアレイＰにわたって出来るだけ均一に分配されるように、ストリームＳ_iのためのＮ_iのパンクチャサイクルは、アレイＰのＮ_iの利用可能なエレメントにマップされる（ブロック４１８）。このマッピングは以下に記載するように種々の方法で達成されてもよい。Ｎ_iのマップされたエレメントの各々はストリームＳ_iの１つのパンクチャサイクルに相当する。次に、すべてのＭのストリームが処理されたかどうかの決定が成される（ブロック４２０）。答えが「Ｎｏ」であるなら、インデックスｉはインクリメントされ（ブロック４２２）、プロセスはブロック４１８に戻り次のストリームを処理する。そうでなければ、すべてのＭのストリームが処理されたなら、アレイＰはＭストリームのためのＴのパンクチャサイクルの最終の順序付けを有したシーケンスを表す。この場合、各ストリームＳ_iのためのＮ_iのパンクチャサイクルは、パースサイクル／シーケンスにわたって出来るだけ均一に分配される。次に、エンコーダー２１０からのコードビットは以下に記載するように、ＭストリームのためのＴの順序付けされたパンクチャサイクルのシーケンスに基いてＭのストリームに解析される。次に、プロセス４００は終了する。

図５はＭストリームのためのパンクチャサイクルのシーケンスを形成するためのプロセス５００を示す。プロセス５００は図４においてブロック４１６乃至４２２の一実施形態である。

（最大数のパンクチャサイクルを有する）ストリームＳ₁のためのＮ₁のパンクチャサイクルは最初に出来るだけ均一にアレイＰのＴエレメントにわたって分配される（ブロック５１０）。これは、以下のように計算されたインデックスを有するＮ₁アレイエレメントにＳ₁を記憶することにより達成されてもよい。

但し、

は、ストリームＳ_iのｊ番目のパンクチャサイクルのためのアレイエレメントのインデックスである。正確に１／２における値は方程式（２）において端数を切り上げてもよい。

次に残りのストリームの各々に対するＮ_iのパンクチャサイクルは、一度に１つのストリームの割合で、かつストリームＳ2乃至ＳＭの降冪の順に出来るだけ均一にアレイＰのＴエレメントにわたって分配される。インデックスｉは処理すべき次のストリームに対して２にセットされる（ブロック５１２）。ストリームＳ_iのための第１のパンクチャサイクルはアレイＰの第１の利用可能な（ノンゼロ）エレメントにマップされる（ブロック５１４）。利用可能なエレメントはゼロを含むアレイエレメントであり、ストリームに対してパンクチャサイクルをすでに記憶していない。ストリームＳ_iのための残りのパンクチャサイクルのためのアレイＰにおける「所望の」ロケーションは以下のように計算してもよい（ブロック５１６）。

但し、

は、ストリームＳ_iの第１のパンクチャサイクルのためのアレイエレメントのインデックスである。

は、ストリームＳ_iのｊ番目のパンクチャサイクルのためのアレイＰにおける所望のロケーションである。

次に、ストリームＳ_iのためのＮ_i−１パンクチャサイクルは、Ｎ_i−１の所望のロケーションにおけるまたはその付近におけるアレイＰのＮ_i−１の利用可能なエレメントにマップされる（ブロック５１８）。インデックスｊの値毎に、但しｊは１，．．．，Ｎ_i−１、ストリームＳ_iのためのｊ番目のパンクチャサイクルは、このエレメントが利用可能であるなら、

番目のエレメントに記憶される。このエレメントが利用可能でないなら、この利用できないエレメントの両サイドの連続するエレメントは、利用可能なエレメントが見つかるまでチェックされ、ストリームＳ_iのためのｊ番目のパンクチャサイクルはこの利用可能なエレメントに記憶される。連続するエレメントは、

モジュロＴを交互にインクリメントおよびデクリメントすることにより識別される。

例えば、インデックス

等を有するエレメントは利用可能であるかどうかを見るために連続的にチェックされる。

ｊ番目のパンクチャサイクルのための最終ロケーションは、Ｎ_iによる整数除算を実行し、剰余が

以上であるなら、但し

はｘのための次に高い整数値を与える上限演算子である、１を加算することにより整数演算にあいまいさを伴わずに決定してもよい。例えばＴ＝１０でＮ_i＝３なら、

である。

ｊ＝１の場合、Ｔ／Ｎ_i＝１０／３の整数除算は３の商と１の剰余を与える。これは

未満であり、従って、商３は所望のロケーションとして供給される。ｊ＝２の場合、２・Ｔ／Ｎ_i＝２０／３の整数除算は６の商と２の剰余を与え、これは

に等しく商６プラス１が所望のロケーションとして供給される。

ブロック５１８の後で、すべてのＭのストリームが処理されたかどうかの決定が成される（ブロック５２０）。答えが「Ｎｏ」なら、インデックスｉはインクリメントされ（ブロック５２２）、プロセスはブロック５１４に戻り、次のストリームを処理する。そうでなければ、プロセス５００は終了する。

プロセス５００は表３において与えられた４つのストリームを有した例について以下に記載される。４つのストリームのためのパースサイクルは以下のように決定される。

ストリーム１、２、３および４のための変調スキームはそれぞれ８、６、６および１ｂｉｔｓ／ｓｙｍを有する。ストリーム１、２、３および４のためのコードレートはそれぞれ８、４、３および２ｂｉｔｓ／ｐｃを供給するパンクチャパターンに関連する。従って、ストリーム１、２、３および４は、それぞれ１、３／２、２、および１／２のｐｃ／ｓｙｍ比を有する。最低共通分母は４つのｐｃ／ｓｙｍ比の場合２である。従って、ストリーム１、２、３および４は、最低共通分母を用いて、それぞれ２／２、３／２、４／２および１／２を有し、従って、それぞれパースサイクルあたり２、３、４および１のパンクチャサイクルを有する。

４つのストリームはパンクチャサイクルの数に基いて降冪の順にソートされ以下のソートされた順番を取得する：ストリーム３、２、１および４。ストリーム３はＳ₁（またはＳ₁=３）として示され、Ｎ₁＝４のパンクチャサイクルを有する。ストリーム２はＳ₂（またはＳ₂=２）として示され、Ｎ₂＝３のパンクチャサイクルを有する。ストリーム１はＳ₃（またはＳ₃＝１）として示され、Ｎ₃＝２のパンクチャサイクルを有する。ストリーム４はＳ₄（またはＳ₄=４）として示され、Ｎ₄＝１のパンクチャサイクルを有する。２つのストリームが同じ数のパンクチャサイクルを有するなら、より低いインデックスを有するストリームがソーティングにより選択されてもよい。ソーティングは、

の場合、

であるような順列またはマッピングを提供する。ただし、

である。

ソーティングはさらに

のようなものである。

すべての４つのストリームのためのパンクチャサイクルの合計数はＴ＝４＋３＋２＋１＝１０として計算される。アレイＰはゼロにイニシャライズされる１０のエレメントを含む。

ストリームＳ₁のためのＮ₁＝４のパンクチャサイクルはできるだけ均一にアレイＰの１０のエレメントにわたって最初に分配される。ストリームＳ₁の４つのパンクチャサイクルのためのアレイＰの４つのエレメントのインデックスは方程式（２）に示されるように計算され、ｋ＝０、３、５および８を生じる。これらのインデックスを有した４つのエレメントはＳ₁に設定される。

ストリームＳ₂のためのＮ₂＝３のパンクチャサイクルは、できるだけ均一にアレイＰの１０のエレメントにわたって次に分配される。これは、アレイＰの最初の利用可能なエレメントにＳ₂を記憶することにより達成される。これはインデックスｋ＝１を有したエレメントである。ストリームＳ₂のための残りの２つのパンクチャサイクルのための所望のロケーションは方程式（３）に示されるように計算されｋ＝４および８においてである。このエレメントは利用可能であるので、インデックスｋ＝４を有するエレメント内にＳ₂が記憶される。インデックスｋ＝８を有したエレメントは利用可能でないので、Ｓ₂はインデックスｋ＝９を有したエレメント内に記憶される。なぜならこれがｋ＝８に対する最も近い利用可能なエレメントであるからである。

ストリームＳ₃のためのＮ₃＝２のパンクチャサイクルはできるだけ均一にアレイＰの１０のエレメントにわたって次に分配される。これは、アレイＰの最初に利用可能なエレメントにＳ₃を記憶することにより達成される。これは、インデックスｋ＝２を有したエレメントである。ストリームＳ₂のための残りのパンクチャサイクルのための所望のロケーションは方程式（３）に示されるように計算され、ｋ＝７においてである。このエレメントは利用可能であるので、インデックスｋ＝７を有するエレメントがＳ₃に設定される。

アレイＰに残存する単一の利用可能なエレメントにおいて、ストリームＳ₄のためのパンクチャサイクルはアレイＰに記憶される。これはインデックスｋ＝６を有したエレメントである。

図３Ｂは表３で与えられた４つのストリームを有する例に対して図５のプロセス５００に基いて発生されたパンクチャサイクルのシーケンス３１０を示す。プロセス５００はアレイＰ内のインデックスｋ＝０、３、５および８を有する４つのエレメントにストリームＳ₁のための４つのパンクチャサイクルをマップし、（２）インデックスｋ＝１、４、および９を有する３つのエレメントにストリームＳ₂のための３つのパンクチャサイクルをマップし、（３）インデックスｋ＝２および７を有する２つのエレメントにストリームＳ₃のための２つのパンクチャサイクルをマップし、（４）インデックスｋ＝６を有する１つのエレメントにストリームＳ4のための単一パンクチャサイクルをマップする。

シーケンス３１０の場合、パーサー２２０はパースサイクル内の最初の４つのコードビットをストリーム３に供給し、次の６つのコードビットをストリーム２に供給し、次に、次の１０のコードビットをストリーム１に供給し、次に、次の４つのコードビットをストリーム３に供給し以下同様である。そしてパースサイクル内の最後の６つのコードビットをストリーム２に供給する。各ストリームのためのパンクチャサイクルはパースサイクルにわたってほぼ均一に分配されるので、シーケンス３１０は、エンコーダー２１０からのコードビットの良好なミキシングを供給する。

図６はＭストリームのためのパンクチャサイクルのシーケンスを形成するためのプロセス６００を示す。プロセス６００は図４のブロック４１２乃至４２２の他の実施形態である。プロセス６００の場合、各ストリームｉに対してパースサイクル内のパンクチャサイクル間の理想的なスペーシングはΔ_i＝Ｔ／Ｎ_i、ただしi＝１，．．．，Mとして最初に計算される（ブロック６１０）。各ストリームｉのための変数Ｄ_iは、例えばストリームのための理想的なスペーシングの１／２、またはＤ_i＝Δ_i／２、但しｉ＝１，．．．，Mに初期化される（ブロック６１２）。アレイＰのＴのエレメントのためのインデックスｋはゼロに初期化される（ブロック６１４）。

インデックスｋの各値に対して、アレイＰのｋ番目のエレメントはＭのストリームのなかのＤ_iの最も低い値を有したストリームに設定される（ブロック６１６）。次に、選択されたストリームのための変数Ｄ_iは、Δ_iを変数に加算することにより、またはＤ_i＝Ｄ_i＋Δ_iにより更新される（ブロック６１８）。次に、アレイＰのすべてのＴのエレメントが満たされたかどうかの決定が成される（ブロック６２０）。答えが「Ｎｏ」なら、インデックスｋはインクリメントされ（ブロック６２２）、プロセスはブロック６１６に戻り、アレイＰの次のエレメントを満たす。そうでなければ、プロセス６００は終了する。

プロセス６００は表３で与えられた４つのストリームを有した例に対して以下に記載される。各ストリームｉのためのパンクチャサイクル間の理想的なスペーシングは、Δ_i＝５、Δ₂＝１０／３、Δ₃＝１０／４およびΔ₄＝１０として計算される。４つのストリームのための変数Ｄ_iは、Ｄ₁＝５／２、Ｄ₂＝５／３、Ｄ₃＝５／４およびＤ₄＝５としてイニシャライズされてもよい。

表４はインデックスｋの各値のための処理の結果を示す。ｋ＝０の場合、ストリーム３は４つのストリームの中で最小のＤ_iを有し、これはＤ₃＝５／４であり、インデックス０を有するエレメントはストリーム３に設定され、またはＰ（０）＝３であり、Ｄ₃は、Ｄ₃＝５／４＋５／２＝１５／４として更新される。ｋ＝１の場合、ストリーム２は４つのストリームの中で最小のＤ_iを有し、これはＤ₂＝５／３であり、インデックス１を有するエレメントはストリーム２に設定され、すなわちＰ（１）＝２であり、Ｄ₂は、Ｄ₂＝５／３＋１０／３＝５として更新される。ｋ＝２の場合、ストリーム１は４つのストリームの中で最小のＤ_i値を有し、これはＤ1＝５／２であり、インデックス２を有するエレメントはストリーム１に設定され、すなわちＰ（２）＝１であり、Ｄ₁はＤ₁＝５／２＋５＝１５／２として更新される。インデックスｋの各残りの値のための処理は同様の方法で実行される。インデックスｋの各値に対して、最小のＤ_i値を有するストリームは表４においてグレーのシェーディングにより強調され、またアレイＰのｋ番目のエレメントに対して選択される。２つのエレメントが同じＤ_i値を有しているなら、これは表４のｋ＝４の場合であり、より小さなインデックスｉを有するストリームが最初に選択されてもよい。

異なる方法で変数Ｄ_iをイニシャライズすることによりパンクチャサイクルの異なる順序付けを有するパンクチャサイクルの異なるシーケンスを得てもよい。例えば、パースサイクルにわたって均一にパンクチャサイクルを分配する際にこのストリームにさらなる重みを与えるために、最も多くの数のパンクチャサイクルを有するストリームのための変数Ｄ_iと、それゆえ最小の理想的なスペーシングはゼロにイニシャライズされてもよい。ストリーム３のための変数Ｄ₃が表４においてゼロにイニシャライズされるなら、プロセス６００はパンクチャサイクルの以下のシーケンスを発生するであろう。

３、２、１、３、２、３、４、１、３、２
図５および図６は、Ｍストリームの各々のためのパンクチャサイクルがパースサイクルにわたってできるだけ均一に分配されるようにパンクチャサイクルのシーケンスを発生するための２つの実施形態を示す。また、パンクチャサイクルは他の方法で均一にまたはほぼ均一に分配されてもよく、この発明の範囲内である。パーサー２２０は、例えば図３Ｂに示されるパースサイクル内のＴのパンクチャサイクルの順序付けに基いて一度に１つのパンクチャサイクルの割合で、エンコーダー２１０からのコードビットをＭストリームに分配する。パンクチャリングはしばしばエンコーダー２１０からの連続的なコードビットのために設計されるので、パンクチャサイクルあたりのパーシングは典型的に良好な性能を供給する。

パーサー２２０は、パースサイクル内のコードビットの特定の順序付けに基いて一度に１つのコードビットの割合で、エンコーダー２１０からのコードビットをＭストリームに分配してもよい。例えば、図６のプロセス６００はストリームｉのためのパンクチャサイクルの数の代わりに、パンクチャリングより前に、ストリームｉのためのコードビットの数を表すＮ_iを用いて実施されてもよい。従って、アレイＰはＭストリームのためのＴのパンクチャサイクルにおけるＴ_bitの入力コードビットのためのＴ_bitエレメントを含むであろう。アレイＰの各エレメントはプロセス６００によりＭストリームの１つで満たされる。次に、パーサー２２０は、アレイＰで与えられる順序付けに基いてエンコーダー２１０からのコードビットをＭストリームに分配する。

表３で示される４つのストリームを有した例の場合、各ストリームに対するパンクチャリングの前のコードビットの数は４列で与えられる。これは、Ｎ_bit,1＝２０、Ｎ_bit,2＝１８、Ｎ_bit,3＝１６、およびＮ_bit,4＝２である。パースサイクルあたりのコードビットの合計数はＴbit＝５６である。各ストリームｉに対するコードビット間の理想のスペーシングは、Δ_bit,i＝Ｔbit／Ｎ_bit,iとして計算される。各ストリームｉに対する変数Ｄ_bit,iは理想的スペーシングの１／２にイニシャライズされてもよい、すなわち、Ｄ_bit,i＝Δ_bit,i／２である。次に、アレイＰのＴbitエレメントの各々は、例えば、表４に示される処理に類似したＭストリームの１つで満たされる。従って、アレイＰはパースサイクルのためのＴbitの順序付けされたコードビットのシーケンスを表す。次に、パーサー２２０はパースサイクル内の第１のコードビットをアレイＰの第１のエレメントにより示されるストリームに供給し、第２のコードビットをアレイＰの第２のエレメントにより示されるストリームに供給する等である。（パンクチャサイクル基準あたりの代わりに）コードビット基準あたりのパーシングは、ある環境下で（例えば、同じデータレートがすべてのストリームに対して使用されるなら）良好な性能を提供してもよい。

受信エンティティ１５０は、送信エンティティ１１０により実行されるパーシングに対して相補的な方法でＭの受信されたストリームの再構築を実行する。また、受信エンティティ１５０による処理は送信エンティティ１１０により実行される処理に依存するまたはその処理に相補的である。

図７は受信エンティティ１５０におけるＲＸデータプロセッサー１６０の一実施形態のブロック図を示す。ＲＸデータプロセッサー１６０内において、Ｍストリームプロセッサー７１０ａ乃至７１０ｍには、ＲＸ空間プロセッサー１５６からのＭの検出されたシンボルストリームが供給される。各ストリームプロセッサー７１０はシンボルデマッピングユニット７１２、デインターリーバー７１４、および消去挿入ユニット７１６を含む。シンボルデマッピングユニット７１２は検出されたシンボルのコードビットのための対数尤度比（ＬＬＲｓ）またはその他の表示を発生する。各コードビットのためのＬＬＲはイチ（「１」）またはゼロ（「０」）であるコードビットの尤度を示す。デインターリーバー７１４は、送信エンティティ１１０においてインターリーバー２３４により実行されるインターリービングに相補的な方法でコードビットのためのＬＬＲｓをデインターリーブする。消去挿入ユニット７１６は、送信エンティティ１１０においてパンクチャリングユニット２３２によりパンクチャされるコードビットの消去を挿入する。消去は０のＬＬＲ値であり、送信されないパンクチャコードビットのための情報が知られていないので、ゼロ（「０」）またはイチ（「１」）であるパンクチャされたコードビットの等価な尤度を示す。

リアセンブリユニット７２０は、ＭストリームのためのＭストリームプロセッサー７１０ａ乃至７１０ｍからの出力を受信し、これらの出力を送信エンティティ１１０においてパーサー２２０により実行されるパーシングと相補的な方法で１つの複合ストリームにリアセンブルまたは多重化し、複合ストリームをデコーダー７３０に供給する。デコーダー７３０は複合ストリーム内のＬＬＲｓを、送信エンティティ１１０においてエンコーダー２１０により実行されるエンコーディングに相補的な方法でデコードし、デコードされたデータを供給する。エンコーダー２１０が畳み込みエンコーダーならデコーダー７３０はビタビデコーダーを実施してもよい。

明確にするために、パーシング技術は、レート１／２バイナリ畳み込みコードに対して記載された。また、これらの技術はターボコード、ＬＤＰＣコード、ブロックコード等のような種々の他のコードに対して使用されてもよい。

また、パーシング技術はＭＩＭＯシステムに対して記載された。また、これらの技術は、複数の送信チャネルを介して複数のストリームを送信することができる他の通信システムに使用されてもよい。送信チャネルはＭＩＭＯシステムにおける空間チャネル、ＯＦＤＭシステムにおけるサブバンドのセット、ＭＩＭＯ−ＯＦＤＭシステムにおけるサブバンドのセットのための空間チャネル、コードチャネル等であってもよい。

パーシング技術は種々の手段により実施されてもよい。例えば、これらの技術はハードウエア、ソフトウエア、またはそれらの組み合わせにおいて実施されてもよい。ハードウエア実施の場合、送信エンティティにおいてパーシングを実行するために使用される処理ユニットは、１つ以上の特定用途向け集積回路（ＡＳＩＣｓ）、デジタルシグナルプロセッサー（ＤＳＰｓ）、デジタル信号処理装置（ＤＳＰＤｓ）、プログラマブル論理装置（ＰＬＤｓ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡｓ）、プロセッサー、コントローラー、マイクロコントローラー、マイクロプロセッサー、ここに記載された機能を実行するように設計された他の電子ユニットまたはそれらの組み合わせ内で実施されてもよい。

受信エンティティにおいて相補的なリアセンブリを実行するために使用される処理ユニットも１つ以上のＡＳＩＣｓ、ＤＳＰｓ等内で実施されてもよい。

ソフトウエア実施の場合、パーシング技術は、ここに記載された機能を実行するモジュール（例えば、手続、機能等）を用いて実施されてもよい。ソフトウエアコードはメモリユニット（例えば、図１のメモリユニット１３２または１７２）に記憶してもよく、プロセッサー（例えば、コントローラー１３０または１７０）により実行されてもよい。メモリユニットはプロセッサー内に実施してもよいし、プロセッサー外部に実施してもよい。プロセッサー外部に実施する場合には、メモリユニットは、技術的に知られている種々の手段を介してプロセッサーに通信可能に接続することができる。

開示された実施形態の上述の記載は、当業者がこの発明を製作または使用可能にするために提供される。これらの実施形態に対する種々の変更は当業者には容易に明白であり、ここに定義された包括的原理は、この発明の精神または範囲を逸脱することなく他の実施形態に適用されてもよい。従って、この発明は、ここに示される実施形態に限定されることを意図したものではなく、ここに開示された原理および新規な特徴と一致する最も広い範囲が許容されるべきである。

図１は送信エンティティおよび受信エンティティのブロック図を示す。 図２は送信エンティティにおける送信（ＴＸ）データプロセッサーを示す。 図３Ａは、２つの異なるパーシングスキームに基いて発生されるパンクチャサイクルの２つのシーケンスを示す。 図３Ｂは、２つの異なるパーシングスキームに基いて発生されるパンクチャサイクルの２つのシーケンスを示す。 図４はパースサイクルにわたって均一に配信された各ストリームに対してパンクチャサイクルを有するパーシングを実行するためのプロセスを示す。 図５はパンクチャサイクルのシーケンスを形成するための一実施形態を示す。 図６はパンクチャサイクルのシーケンスを形成するための他の実施形態を示す。 図７は受信エンティティにおける受信（ＲＸ）データプロセッサーを示す。

Claims (32)

1. 通信システムにおいてコードビットを解析する方法において、
   複数のパンクチャサイクルを有した各ストリームに対して前記ストリームのための複数のパンクチャサイクルが前記パンクチャサイクルのシーケンスにわたって均一にまたはほぼ均一に分配されるように複数のストリームの各々に関するパンクチャサイクルのシーケンスを形成することと、
   ストリーム毎にパンクチャサイクルの数を加算することにより前記複数のストリームに関するパンクチャサイクルの合計数Ｔを決定し、前記Ｔのパンクチャサイクルを順序づけることと、
   前記Ｔの順序づけられたパンクチャサイクルのシーケンスに基いてコードビットを前記複数のストリームに解析することと、
   を備えた方法。
2. 前記複数のストリームのために使用される変調スキームとパンクチャパターンに基いて前記複数のストリームの各々に対してパースサイクル内のパンクチャサイクルの数を決定することをさらに備えた、請求項１の方法。
3. 前記パンクチャサイクルのシーケンスを形成することは、前記複数のストリームの各々のためのパンクチャサイクルの数に基いて降冪の順に前記複数のストリームを順序付けることと、
   前記パンクチャサイクルのシーケンスにわたって均一にまたはほぼ均一に前記複数の順序づけられたストリームの各々に関して１つ以上のパンクチャサイクルを分配することと、
   を備えた、請求項１の方法。
4. 前記複数の順序付けられたストリームの各々に関して１つ以上のパンクチャサイクルを分配することは、
   最も大きい数のパンクチャサイクルを有したストリームに関する前記パンクチャサイクルを前記パンクチャサイクルのシーケンスにわたって均一にまたはほぼ均一に分配することと、
   前記複数のストリームにおける各残りのストリームに関して、
   前記シーケンス内の第１の利用可能なロケーションに前記ストリームのための第１のパンクチャサイクルをマッピングすることと、
   もしあれば、前記ストリームのための残りのパンクチャサイクルのための所望のロケーションを決定することと、
   もしあれば、前記所望のロケーションにあるまたは前記所望のロケーションの最も近い前記シーケンス内の利用可能なロケーションに前記残りのパンクチャサイクルをマッピングすることと、
   を備えた、請求項３の方法。
5. 前記パンクチャサイクルのシーケンスを形成することは、
   前記複数のストリームの各々のためのパンクチャサイクル間のスペーシングを決定することと、
   各ストリームのためのパンクチャサイクル間の前記スペーシングに基いて前記複数のストリームのための複数のパンクチャサイクルを分配することと、
   を備えた、請求項１の方法。
6. 前記複数のストリームのための前記複数のパンクチャサイクルを分配することは、
   前記ストリームのためのスペーシングに基いてストリーム毎に、および前記パンクチャサイクルのシーケンス内のロケーション毎に、変数をイニシャライズすることと、
   前記パンクチャサイクルのシーケンス内のロケーション毎に、
   前記複数のストリームのなかで前記変数に関して最小値を有するストリームを識別することと、
   前記シーケンス内のロケーションに前記識別されたストリームに関するパンクチャサイクルを充填することと、
   前記識別されたストリームに関するスペーシングに基いて前記識別されたストリームに関する変数を更新することと、
   を備えた、請求項５の方法。
7. レート１／２畳み込みコードに従ってトラヒックデータをエンコードしコードビットを発生することをさらに備えた、請求項１の方法。
8. 前記複数のストリームの各々に関してモードを選択することをさらに備え、前記各ストリームのためのモードは、前記ストリームのために使用するためのコードレートと変調スキームを示し、前記複数のストリームに対して異なるモードが選択可能である、請求項１の方法。
9. 前記ストリームのためのパンクチャパターンに基いて各ストリーム内のコードビットをパンクチャすることをさらに備えた、請求項１の方法。
10. 複数の空間チャネルを介して送信するために前記複数のストリームを処理することをさらに備えた、請求項１の方法。
11. 通信システムに使用する送信機において、
    複数のパンクチャサイクルを有した各ストリームに関して、ストリーム毎にパンクチャサイクルの数を加算することにより前記複数のストリームに関するパンクチャサイクルの合計数Ｔを決定し、前記Ｔのパンクチャサイクルを順序づけることにより、前記ストリームに関する前記複数のパンクチャサイクルが前記パンクチャサイクルのシーケンスにわたって均一にまたはほぼ均一に分配されるように、前記複数のストリームの各々に関してパンクチャサイクルのシーケンスを形成するように機能的に作用するコントローラーと、
    前記Ｔの順序づけられたパンクチャサイクルのシーケンスに基いてコードビットを前記複数のストリームに解析するように機能的に作用するパーサー。
12. 前記コントローラーはさらに各ストリームのためのパンクチャサイクルの数に基いて降冪の順に前記複数のストリームを順序付けるように機能的に作用し、前記パンクチャサイクルのシーケンスにわたって均一にまたはほぼ均一に各ストリームのための１つ以上のパンクチャサイクルを分配するように機能的に作用する、請求項１１の送信機。
13. 前記コントローラーはさらに前記複数のストリームの各々のためのパンクチャサイクル間のスペーシングを決定し、各ストリームのためのパンクチャサイクル間のスペーシングに基いて前記複数のストリームのための複数のパンクチャサイクルを分配するように機能的に作用する、請求項１１の送信機。
14. トラヒックコードをエンコードしコードビットを発生するように機能的に作用するエンコーダーを更に備えた、請求項１１の送信機。
15. 前記コントローラーは前記複数のストリームの各々のためのモードを選択するように機能的に作用し、前記各ストリームのモードは前記ストリームに使用するためのコードレートおよび変調スキームを示し、前記複数のストリームに対して異なるモードが選択可能である、請求項１１の送信機。
16. 通信システムにおける送信機において、
    複数のパンクチャサイクルを有した各ストリームに関して、ストリーム毎にパンクチャサイクルの数を加算することにより前記複数のストリームに関するパンクチャサイクルの合計数Ｔを決定し、前記Ｔのパンクチャサイクルを順序づけることにより、前記ストリームのための前記複数のパンクチャサイクルが、前記パンクチャサイクルのシーケンスにわたって均一にまたはほぼ均一に分配されるように前記複数のストリームの各々に関してパンクチャサイクルのシーケンスを形成する手段と、
    前記Ｔの順序づけられたパンクチャサイクルのシーケンスに基いてコードビットを前記複数のストリームに解析する手段と、
    を備えた送信機。
17. 前記パンクチャサイクルのシーケンスを形成する手段は、
    前記複数のストリームの各々のためのパンクチャサイクルの数に基いて降冪の順に前記複数のストリームを順序付ける手段と、
    前記複数の順序付けられたストリームの各々のための１つ以上のパンクチャサイクルを、前記パンクチャサイクルのシーケンスにわたって均一にまたはほぼ均一に分配する手段と、
    を備えた、請求項１６の送信機。
18. 前記パンクチャサイクルのシーケンスを形成する手段は、
    前記複数のストリームの各々のためのパンクチャサイクル間のスペーシングを決定する手段と、
    各ストリームのためのパンクチャサイクル間のスペーシングに基いて前記複数のストリームのための複数のパンクチャサイクルを分配する手段と、
    を備えた、請求項１６送信機。
19. トラヒックデータをエンコードしてコードビットを発生する手段をさらに備えた、請求項１６の送信機。
20. 前記複数のストリームの各々のためのモードを選択する手段をさらに備え、前記各ストリームのためのモードは前記ストリームに使用するためのコードレートおよび変調スキームを示し、前記複数のストリームに対して異なるモードが選択可能である、請求項１６の送信機。
21. 通信システムにおいてシンボルをリアセンブルする方法において、
    複数のパンクチャサイクルを有した各ストリームに関して、前記ストリームのための前記複数のパンクチャサイクルが前記パンクチャサイクルのシーケンスの各々にわたって均一にまたはほぼ均一に分配されるように複数のストリームのためのパンクチャサイクルのシーケンスを形成することと、
    ストリーム毎にパンクチャサイクルの数を加算することにより前記複数のストリームに関するパンクチャサイクルの合計数Ｔを決定し、前記Ｔのパンクチャサイクルを順序づけることと、
    前記Ｔの順序づけられたパンクチャサイクルのシーケンスに基いてシンボルを複数の入力ストリームにリアセンブルしシンボルの出力ストリームを形成することと、
    を備えた方法。
22. 前記パンクチャサイクルのシーケンスを形成することは、
    前記複数のストリームの各々のためのパンクチャサイクルの数に基いて降冪の順に前記複数のストリームを順序付けることと、
    前記複数の順序付けられたストリームの各々のための１つ以上のパンクチャサイクルを前記パンクチャサイクルのシーケンスにわたって均一にまたはほぼ均一に分配することと、
    を備えた請求項２１の方法。
23. 前記パンクチャサイクルのシーケンスを形成することは、
    前記複数のストリームの各々のためのパンクチャサイクル間のスペーシングを決定することと、
    各ストリームのためのパンクチャサイクル間の前記スペーシングに基いて前記複数のストリームのための複数のパンクチャサイクルを分配することと、
    を備えた、請求項２１の方法。
24. 前記入力ストリームのためのパンクチャパターンに基いて各入力ストリームに消去を挿入することをさらに備えた、請求項２１の方法。
25. 畳み込みコードに従って前記シンボルの出力ストリームをデコードし、デコードされたデータを取得することをさらに備えた、請求項２１の方法。
26. 通信システムにおける受信機において、
    複数のパンクチャサイクルを有する各ストリームに関して、ストリーム毎にパンクチャサイクルの数を加算することにより前記複数のストリームに関するパンクチャサイクルの合計数Ｔを決定し、前記Ｔのパンクチャサイクルを順序づけることにより、前記ストリームのための複数のパンクチャサイクルが前記パンクチャサイクルのシーケンスにわたって均一に又はほぼ均一に分配されるように、複数のストリームの各々に関してパンクチャサイクルのシーケンスを形成するように機能的に作用するコントローラーと、
    前記Ｔの順序づけられたパンクチャサイクルのシーケンスに基いてシンボルを複数の入力ストリームにリアセンブルしシンボルの出力ストリームを形成するように機能的に作用するリアセンブリユニットと、
    を備えた受信機。
27. 前記コントローラーは各ストリームのためのパンクチャサイクルの数に基いて降冪の順に前記複数のストリームを順序付け、各ストリームのための１つ以上のパンクチャサイクルを前記パンクチャサイクルのシーケンスにわたって均一にまたはほぼ均一に分配するように機能的に作用する、請求項２６の装置。
28. 前記コントローラーは、前記複数のストリームの各々のためのパンクチャサイクル間のスペーシングを決定し、各ストリームのためのパンクチャサイクル間の前記スペーシングに基いて前記複数のストリームのための複数のパンクチャサイクルを分配するように機能的に作用する、請求項２６の装置。
29. 前記入力ストリームのためのパンクチャパターンに基いて各入力ストリームに消去を挿入するように機能的に作用する少なくとも１つの消去挿入ユニットをさらに備えた、請求項２６の装置。
30. 通信システムにおける受信機において、
    複数のパンクチャサイクルを有した各ストリームに関して、ストリーム毎にパンクチャサイクルの数を加算することにより前記複数のストリームに関するパンクチャサイクルの合計数Ｔを決定し、前記Ｔのパンクチャサイクルを順序付けることにより、前記ストリームのための複数のパンクチャサイクルは、前記パンクチャサイクルのシーケンスにわたって均一にまたはほぼ均一に分配されるように、複数のストリームの各々に関してパンクチャサイクルのシーケンスを形成する手段と、
    前記Ｔの順序づけられたパンクチャサイクルのシーケンスに基いてシンボルを複数の入力ストリームにリアセンブルし、シンボルの出力ストリームを形成する手段と、
    を備えた受信機。
31. 前記入力ストリームのためのパンクチャパターンに基いて各入力ストリームに消去を挿入する手段をさらに備えた、請求項３０の受信機。
32. レート１／２畳み込みコードに従ってシンボルの出力ストリームをデコードし、デコードされたデータを取得する手段をさらに備えた、請求項３０の受信機。

Images