KR20080006633A - 고차 변조 방식에서의 반복에 따른 맵핑 - Google Patents

Abstract

본 발명은, 복수의 비트를 심볼의 비트 위치에 맵핑하고, 상기 송신은 상기 비트 위치 중 적어도 2개에 대해서 상이한 오류 가능성을 갖는, 고차 변조 방식을 사용하는 디지털 데이터 송신 방법 및 장치에 관한 것이다. 반복을 위해 본래 비트의 데이터 스트림으로부터 비트를 선택하여 반복한다. 반복된 비트 및 반복되지 않은 비트를 변조 심볼에 맵핑하되, 비트 위치에 대한 비트의 맵핑은 비트 위치의 오류 가능성 및 선택 결과에 따른 것이다.

Description

고차 변조 방식에서의 반복에 따른 맵핑{REPETITION-DEPENDENT MAPPING FOR HIGHER ORDER MODULATION SCHEMES}

본 발명은 송신기와 수신기간의 데이터 통신에 관한 것이다. 특히, 본 발명은 이동통신 시스템 또는 위성 통신과 같은, 시간 변화 또는 주파수 변화 채널로 데이터를 송신하는 통신 시스템에 적용할 수 있다.

본 발명은, 예를 들어 3GPP TS 25.308; "High Speed Downlink Packet Access(HSDPA); Overall description; Stage 2", v. 5.3.0, 2002년 12월 및 A. Burr, "Modualtion and Coding for Wireless Communications", Pearson Education, Prentice Hall, ISBN 0 201 39857 5, 2001년에 개시된 바와 같이, 고차 변조 방식 및 레이트 매칭, 예컨대 적응형 변조 및 부호화(AMC)에 의한 링크 어댑테이션을 채용하는 시스템에 있어서, 비트 대 심볼 맵핑을 기술한다. 상기한 3GPP TS 25.308과, 3GPP TS 25.212; "Multiplexing and Channel Coding(FDD)", v. 5.3.0, 2002년 12월을 참조하면, AMC는 예컨대 3GPP HSDPA에서 사용된다.

고차 변조 방식에서, 복수의 비트 b₁, …, b_i, …, b_n(통상 n>2)는 하나의 심볼 상에 맵핑된다. 이들 복수의 비트는 이진 워드(또는 비트의 벡터) b₁, …, b_i, …, b_n으로서 표현될 수 있고, 이러한 워드 또는 벡터의 각각의 값에 소정의 변조 상태가 할당된다. 이러한 할당은 비트 대 심볼의 "맵핑"으로 불린다. 자릿수 i는 상기 워드 또는 벡터 내의 소정의 비트(숫자)의 위치를 특정하고, 이에 따라 "비트 위치"로 불리운다.

송신 체인(채널)에서의 잡음 및 상이한 종류의 왜곡 때문에, 비트 b₁~b_{i -1}, b_i+1~b_n의 규정된 값에 대해, 송신 체인(채널)이 맵퍼 및 변조기로의 입력인 비트 b_i의 값 "0"을 복조기로부터의 출력인 값 "1"로 잘못 변경할 소정의 가능성이 있다. 따라서, "1"을 "0"으로 바꿀 가능성이 있고, 이는 앞서의 가능성과 동등할 수 있다. "0"과 "1", 및, 다른 비트의 값의 모든 조합에 대한 이들 가능성을 평균화함으로써, 송신 체인에 관련된 비트 b_i의 오류 가능성을 얻는다.

또한, 여기서 이하에, 비트 위치에 관한 "높은 신뢰성"이란 "낮은 오류 가능성"에 대응하고, 비트 위치에 관한 "낮은 신뢰성"이란 "높은 오류 가능성"에 대응한다. 대부분의 경우에, 신뢰성은 오류 가능성과 반비례한다고 볼 수 있다. 변조 방식에서의 비트 위치의 신뢰성 및 오류 가능성의 상세한 논의에 대해서는, Ch. Wengerter, A. Golitschek Edler von Elbwart, E. Seidel, G. Velev, M.P. Schmitt, "Advanced hybrid ARQ technique employing a signal constellation rearrangment," IEEE VTC 2002 Fall, vol.4, pp.2002-2006, 2002년을 참조한다.

변조 방식 및 해당되는 워드 대 심볼의 맵핑에 따라, 상이한 비트 위치가 유사하거나 동등한 오류 가능성, 혹은 현저하게 상이한 오류 가능성을 가질 수 있다.

도 1은, AMC가 적용될 때에, 단순화된 통상의 물리층 송신기 처리 체인을 도시한다. CRC 비트를 포함하는 K 정보 비트는, 통상의 블록 방향으로 정보 비트 시퀀스를 N 비트 시퀀스로 부호화는(통상 N>K) 채널 부호화기(101)(예를 들면, 터보 부호화, 콘볼루셔널 부호화, LDPC 부호화 등)로 입력된다. 부호화기 형태 및 레이트는 AMC 제어 유닛(102)에 의해 고정 또는 제어될 수 있다. 부호화기는 r_EC=K/N의 레이트로 부호화된 "본래" 비트의 시퀀스를 생성한다. 부호화기의 출력은 L "송신" 비트를 출력하는 레이트 매칭 블록(103)으로 입력된다. 이는 AMC 제어(102)에 따른 부호화기 레이트 r_EC를 r_RM=K/L로 조정한다. 레이트 매칭은 통상적으로 펑처링 및 반복을 구현하고, 즉 L<N이면 비트를 펑처링하고, L>N이면 비트를 반복한다. 그러나, 펑처링 및 반복은 동시에 적용될 수도 있어, 즉 소정의 비트는 펑처링되고 소정의 비트는 반복될 수 있다. 이러한 경우에, L<N일 때에는 펑처링 레이트는 반복 레이트보다 크고, L>N일 때에는 펑처링 레이트는 반복 레이트보다 작다.

이하의 설명에서, 레이트 매칭을 목적으로 하는 반복은 ARQ(Automatic Repeat reQuest)와는 반대로 간주되고, 이 반복은 수신 데이터의 품질에 관한 정보를 기초로 하는 것이며, 반대 방향으로 송신 채널을 거쳐서 수신기에 의해 피드백되는 것을 주의해야 한다. 즉, 여기서 관련된 반복은 본래 송신과 동일한 송신 시 도 내에서 일어나고, 대부분의 경우에는 동일한 데이터 블록 내에서도 일어난다.

게다가, 비트가 동시에 펑처링 및 반복되지 않는다고 가정될 수 있어, 즉, 펑처링된 비트는 전혀 송신되지 않고, 그에 따라 반복되지도 않는다.

그 후에 레이트 매칭(103)의 출력은 일반적으로 인터리빙되고, 여기서 사용되는 인터리버 형태 또는 인터리버 파라미터는 AMC 제어 유닛에 의해 제어될 수도 있다. 그 후에 인터리버(104)의 출력은, 비트를 변조 심볼 상에 맵핑하는 변조기(맵퍼)(105)로 입력된다. 변조 방식은 AMC 제어에 의해 제어되고, 즉 여기서 선택된 M-ary 변조 방식(예를 들어, QPSK, 8PSK, 16QAM, 64QAM)은 규정된 맵핑 및 신호 콘스텔레이션에 따라 L/M 변조 심볼을 생성한다.

이하에, 도 2에 도시된 바와 같은 통상의 3GPP HSDPA PHY 처리 체인 구현예(상기한 3GPP TS 25.212)에 대해서 종래기술을 기술한다. 단순화를 위해서 관련 블록만을 도시한다. HSDPA 레이트 1/3 터보 부호화기(201)로부터의 본래 비트 출력의 스트림은 3개의 비트 스트림(시스템 비트(systematic bits), 패리티 1비트, 및 패리티 2비트)에 의해 레이트 매칭 블록(203)으로 입력된다. 레이트 매칭은, 이 레이트 매칭에 의해 생성되는 출력 송신 비트의 수를 결정하는 AMC 제어 유닛에 따라 부호율을 적응시킨다. 레이트 매칭 블록(203)은, 3GPP TS 25.212에 특정된 레이트 매칭 알고리즘에 따라, 그 입력 비트의 펑처링 및/또는 반복을 수행한다. 3GPP TS 25.212의 도 17을 참조하면, 실제의 하이브리드 ARQ(Automatic Repeat reQuest) 동작이 가능하도록 HSDPA에서의 레이트 매칭을 2단계로 수행함을 주의한 다. 비트 수집 블록(206)에서, 레이트 매칭 블록의 3개의 출력 스트림은 N_row=4행(16QAM) 또는 N_row=2행(QPSK)과, 이에 따른 개수의 열을 갖는 매트릭스로 기록된다. 이하의 설명은 16QAM의 동작을 중심으로 한다. 도 3 및 도 4의 상이한 레이트 r_RM에 대해서 도시된 바와 같이, 첫번째 행을 바람직하게 시스템 비트로 채우고 나머지 공간을 패리티 1 및 패리티 2 비트로 대체하여 채우도록, 상기 매트릭스를 기록한다(상세한 것은 3GPP TS 25.212에서의 4.5.4.4 부분을 참조). 도시된 펑처링 패턴을 보면, 반복 패턴과 블록 크기는 HSDPA 사양과 정확하게 일치하지 않을 수도 있지만, 일반적인 개념을 설명하기 위해 사용된다. 그러면, 행 1&2와 행 3&4로부터의 송신 비트는, 인터리버(204a, 204b)에서 개별적으로 인터리빙되어 변조기(205)로 입력된다. 인터리버1(204a)로부터의 송신 비트는 비트 위치 i₁ 및 q₁ 상에 맵핑되고, 인터리버2(204b)로부터의 송신 비트는 16QAM 신호 콘스텔레이션의 i₂ 및 q₂ 상에 맵핑된다(높은 신뢰성의 위치에 맵핑된 i₁ 및 q₁과, 낮은 신뢰성 위치에 맵핑된 i₂ 및 q₂를 갖는 맵핑예에 대해서 도 5를 참조).

상기한 HSDPA 구현예는 바람직하게는 시스템 비트를 비트 i₁ 및 q₁ 상에 맵핑하는 것을 보장한다. 도 5에 도시된 바와 같은 16QAM 맵핑을 사용한다고 가정하면, 이는 16QAM 높은 신뢰성의 위치 상에 시스템의 본래 비트의 송신 비트를 맵핑하는 것을 보장한다.

US 2003/0120995 A1은 (상기한 바와 같이) 3GPP HSDPA에서 채택된 SMP(우선 순위에 근거한 심볼 맵핑 방법)에 관한 것이다. SMP는 비트 시퀀스를 상이한 우선순위를 갖는 2개의 비트 스트림으로 나눈다. 높은 우선순위 비트 스트림은 M-QAM(또는 M-PSK) 높은 신뢰성의 위치 상에 맵핑되고, 낮은 우선순위 비트 스트림은 낮은 신뢰성의 위치 상에 맵핑된다. 비트의 우선순위는 비트의 내용, 즉 그것이 시스템 비트(높은 우선순위)인지 또는 패리티 비트(낮은 우선순위)인지에 따른 것이다. 비트는 매트릭스(버퍼)에 행 방향으로 기록되고, 열 방향으로 판독된다.

종래기술은, 고차 변조 방식으로 반복된 비트를 맵핑하는 경우에 비트 신뢰성의 변화, 즉 비트가 반복적으로 송신되는 경우(즉, 동일한 본래 비트의 다수의 송신 비트가 송신됨), 비반복적으로 송신되는 비트에 대해서 그 신뢰성이 증가하는 것을 고려하지 않는다. 예컨대, 도 2에 도시된 바와 같은 HSDPA 구현예에 의하면, 16QAM(r_RM=0.25) 예에서, 반복된 비트는 임의의 16QAM 비트 위치에 (랜덤하게) 맵핑된다(도 4에서 빗금친 배경의 반복된 비트를 참조). 여기서, 비트의 내용 따라, 즉 비트가 시스템 비트 또는 패리티 비트인지에 따라, 높은 신뢰성의 위치(i₁ 및 q₁) 또는 낮은 신뢰성의 위치(i₂ 및 q₂) 상에 비트를 (바람직하게) 맵핑한다.

종래기술 방식은, 반복된 비트의 소프트 결합 후에 (모든 비트의) 비트 신뢰성이 현저한 변화를 나타내기 때문에, 복호시에 불리점을 야기한다.

발명의 개시

본 발명의 목적은 송신된 비트의 신뢰성을 제어하는 방법을 제공하는 것이 다.

본 발명의 다른 목적은 송신된 비트의 내용에 상관없이 보다 공평하게 배분된 비트 신뢰성을 제공하는 것이다.

본 발명의 다른 목적은 통상적으로 사용되는 부호화 방식에 대한 복호화 성능을 개선하는 것이다.

이들 목적은, 청구항 1에 따른 방법, 청구항 14에 따른 컴퓨터 판독 가능한 저장 매체, 청구항 15에 따른 송신기, 청구항 18에 따른 기지국, 청구항 19에 따른 이동국, 및 청구항 20에 따른 이동통신 시스템에 의해 달성된다.

본 발명에 의하면, 비트가 맵핑되는 비트 위치는, 맵핑된 비트의 반복에 관한 결정뿐만 아니라 비트 위치의 신뢰도에 따른다. 이로써 수신기에서의 (소프트) 결합 후에 비트 신뢰성을 제어할 수 있게 되어, 결합된 비트의 신뢰성의 보다 공평한 분배로 인해 개선된 복호화 성능을 가져올 수 있다.

본 발명의 한 측면에 의하면, 복수의 송신 비트를 심볼의 비트 위치에 맵핑하고, 상기 비트 위치 중 적어도 2개에 대해 상이한 오류 가능성을 갖는 송신을 행하는, 고차 변조 방식을 사용하는 디지털 데이터 송신 방법에 있어서, a) 반복을 위해 본래 비트의 데이터 스트림으로부터 비트를 선택하고, 이 선택된 비트를 반복하여 송신 비트의 스트림을 획득하는 단계와, b) 단계 a)의 선택 결과 및 비트 위치의 오류 가능성에 따라 선택된 비트 위치에 비트를 우선적으로 맵핑하는, 변조 심볼에 송신 비트를 맵핑하는 단계와, c) 맵핑된 비트에 따라 캐리어를 변조하는 단계를 포함한다.

본 발명의 다른 측면에 의하면, 복수의 송신 비트를 심볼의 비트 위치에 맵핑하고, 상기 비트 위치 중 적어도 2개에 대해 상이한 오류 가능성을 갖는 송신을 행하는, 고차 변조 방식을 사용하는 디지털 데이터 송신 방법으로서, a) 반복을 위해 본래 비트의 데이터 스트림으로부터 비트를 선택하고, 이 선택된 비트를 반복하여 송신 비트의 스트림을 획득하는 단계와, b) 단계 a)의 선택 결과 및 비트 위치의 오류 가능성에 따라 선택된 비트 위치에 비트를 우선적으로 맵핑하는, 변조 심볼에 송신 비트를 맵핑하는 단계와, c) 맵핑된 비트에 따라 캐리어를 변조하는 단계를 포함하되, 컴퓨터 판독 가능한 데이터 저장 매체는, 디지털 데이터 송신기의 처리기가 실행되면, 상기 송신기가 이러한 방법을 수행하도록 하는 지시를 내부에 저장하고 있다.

본 발명의 또 다른 측면에 의하면, 복수의 송신 비트를 심볼의 비트 위치에 맵핑하고, 상기 비트 위치 중 적어도 2개에 대해 상이한 오류 가능성을 갖는 송신을 행하는, 고차 변조 방식을 사용하여 디지털 데이터를 송신하는 송신기에 있어서, 반복을 위해 본래 비트의 데이터 스트림으로부터 비트를 선택하고, 이 선택된 비트를 반복하여 송신 비트의 스트림을 획득하는 레이트 매칭 수단과, 상기 레이트 매칭 수단의 선택 결과 및 비트 위치의 오류 가능성에 따라 선택된 비트 위치에 비트를 우선적으로 맵핑하는, 변조 심볼에 송신 비트를 맵핑하는 맵핑 수단과, 맵핑된 비트에 따라 캐리어를 변조하는 수단을 포함한다.

본 발명의 또 다른 측면에 의하면, 이동통신 시스템에서의 기지국은, 복수의 송신 비트를 심볼의 비트 위치에 맵핑하고, 상기 비트 위치 중 적어도 2개에 대해 상이한 오류 가능성을 갖는 송신을 행하는, 고차 변조 방식을 사용하여 디지털 데이터를 송신하는 적어도 하나의 송신기를 포함하되, 상기 송신기는, 반복을 위해 본래 비트의 데이터 스트림으로부터 비트를 선택하고, 이 선택된 비트를 반복하여 송신 비트의 스트림을 획득하는 레이트 매칭 수단과, 상기 레이트 매칭 수단의 선택 결과 및 비트 위치의 오류 가능성에 따라 선택된 비트 위치에 비트를 우선적으로 맵핑하는, 변조 심볼에 송신 비트를 맵핑하는 맵핑 수단과, 맵핑된 비트에 따라 캐리어를 변조하는 수단을 포함한다.

본 발명의 또 다른 측면에 의하면, 이동통신 시스템에서의 이동국은, 복수의 송신 비트를 심볼의 비트 위치에 맵핑하고, 상기 비트 위치 중 적어도 2개에 대해 상이한 오류 가능성을 갖는 송신을 행하는, 고차 변조 방식을 사용하여 디지털 데이터를 송신하는 적어도 하나의 송신기를 포함하되, 상기 송신기는, 반복을 위해 본래 비트의 데이터 스트림으로부터 비트를 선택하고, 이 선택된 비트를 반복하여 송신 비트의 스트림을 획득하는 레이트 매칭 수단과, 상기 레이트 매칭 수단의 선택 결과 및 비트 위치의 오류 가능성에 따라 선택된 비트 위치에 비트를 우선적으로 맵핑하는, 변조 심볼에 송신 비트를 맵핑하는 맵핑 수단과, 맵핑된 비트에 따라 캐리어를 변조하는 수단을 포함한다.

본 발명의 또 다른 측면에 의하면, 이동통신 시스템으로서, 상술한 2개의 측면에 따른 적어도 하나의 기지국 및/또는 이동국을 포함한다.

첨부 도면은 본 발명의 원리를 설명하는 것을 목적으로 하는 명세서의 일부이다. 도면은 본 발명이 어떻게 구성되고 사용되는지를 예시 및 개시하는 예일 뿐이며, 이에 한정되지는 않는다. 또한, 특징 및 이점은, 첨부 도면에 나타낸 바와 같이, 본 발명의 이하의 보다 상세한 설명으로부터 명백해질 것이다.

도 1은 종래기술에 따른 단순화된 통상의 물리층 송신기 처리 체인을 나타내는 도면,

도 2는 종래기술에 따른 단순화된 HSDPA 송신기 물리층 처리 체인을 도시하는 도면,

도 3은 종래기술에 따른 펑처링(r_RM=0.5625)의 16QAM을 위한 HSDPA 비트 수집에 대한 예를 나타내는 도면,

도 4는 종래기술에 따른 반복(r_RM=0.25)의 16QAM을 위한 HSDPA 비트 수집에 대한 예를 나타내는 도면,

도 5는 높은 신뢰성을 갖는 위치에 맵핑된 i₁ 및 q₁과, 낮은 신뢰성을 갖는 위치에 맵핑된 i₂ 및 q₂를 갖는 그레이 맵핑의 16QAM 신호 콘스텔레이션을 나타내는 도면,

도 6은 반복(r_RM=0.25)의 16QAM을 위한 비트 수집에 기초한 매트릭스에 대한 예를 나타내는 도면,

도 7은 인터리빙을 포함하는 반복(r_RM=0.25)의 16QAM에 대한 비트 수집에 기초한 매트릭스에 대한 예를 나타내는 도면,

도 8은 제 1 예에 따른 단순화된 물리층 송신기 체인을 나타내는 도면,

도 9는 제 2 예에 따른 단순화된 HSDPA와 같은 물리층 송신기 체인(16QAM)을 나타내는 도면,

도 10은 제 2 예에 따른 또 다른 단순화된 HSDPA와 같은 물리층 송신기 체인(64QAM)을 나타내는 도면,

도 11은 제 3 예에 따른 단순화된 물리층 송신기 체인을 나타내는 도면,

도 12는 제 3 예에 따른 또 다른 단순화된 HSDPA와 같은 물리층 송신기 체인을 나타내는 도면,

도 13은 여러 가지의 반복 요소에 대한 레이트 매칭 블럭을 나타내는 도면,

도 14는 기지국의 예시적인 구조를 나타내는 도면,

도 15는 이동국의 예시적인 구조를 나타내는 도면,

도 16은 이하에서 기술된 방법의 기본적인 단계를 나타내는 도면,

도 17은 높은 신뢰성을 갖는 위치에 맵핑된 b₁ 및 b₂와, 낮은 신뢰성을 갖는 위치에 맵핑된 b₃를 갖는 그레이 맵핑의 8PSK 신호 콘스텔레이션을 나타내는 도면,

도 18은 높은 신뢰성을 갖는 위치에 맵핑된 i₁ 및 q₁과, 중간 정도의 신뢰성 을 갖는 위치에 맵핑된 i₂ 및 q₂와, 낮은 신뢰성을 갖는 위치에 맵핑된 i₃ 및 q₃을 갖는 그레이 맵핑의 64QAM 신호 콘스텔레이션을 나타내는 도면.

본 발명의 실시예는 도면을 참조해서 설명하고, 동일한 구성요소에는 동일한 참조번호를 부여한다.

본 발명은, 높은 신뢰성(낮은 오류 가능성)의 위치를 나타내는 i₁ 및 q₁과, 낮은 신뢰성(높은 오류 가능성)의 위치를 나타내는 i₂ 및 q₂를 갖는 도 5에 따른 맵핑을 가정하고, 앞서 소개된 HSDPA, 예를 들어 r_RM=0.25의 16QAM를 사용하여 상세하게 설명한다. 개시된 개념은, 예를 들어 도 6(또는 인터리빙을 포함하는 도 7)에 도시된 바와 같이, 낮은 신뢰성의 16QAM 위치에 바람직하게 맵핑되어야 하는, 반복된 본래 비트(도 4의 빗금친 부분)의 송신 비트(4개의 비트 중 2개)를 필요로 한다. 높은 신뢰성의 위치에 맵핑되는 송신 비트는 평균적으로 낮은 신뢰성의 위치 상의 송신 비트와 비교하여 LLR(Log Likelihood Ratio)의 크기가 2배이기 때문에(예컨대, 상술한 Wengerter 외 참조), 이는 본래 비트의 비트 신뢰성을 균등화한다. 즉, 낮은 신뢰성을 갖는 위치 상에 맵핑되는, 반복된 비트와 반복된 비트의 반복이 수신기에서 소프트 결합(예를 들어, LLR 추가)되면, 그들 본래 비트의 신뢰성은 높은 신뢰성의 위치 상에 맵핑되는, 반복되지 않은 본래 비트의 신뢰성과 균등화된다. 이는 비트 신뢰성의 보다 균일한 분포를 초래하고, 이에 따라 대부분의 부호화 방식(예를 들면, 터보 부호화)에 대한 개선된 복호화 성능을 양산한다.

도 6 및 도 7에 도시되고 상기한 바와 같은 특성을 갖는 맵핑을 달성하기 위해서, 여러 가지의 구현 선택이 가능하다. 이하에 몇 개의 구현예가 주어진다.

제 1 예(도 8)

부호화기(801)로부터의 본래 비트 출력은 레이트 매칭 블록(803)에 입력된다. 레이트 매칭 블록(803)은 반복되지 않은 본래 비트와 반복된 본래 비트의 송신 비트를 개별적으로 출력하되, L_S는 한번만 송신되는, 반복되지 않은 본래 비트에 속해 있는 송신 비트의 수를 표시하고, L_R은 본래보다 추가로 (적어도 한번의) 반복되는, 반복된 본래 비트에 속해 있는 송신 비트의 수를 표시한다. 2개의 송신 비트 스트림은 비트 수집 블록(806)으로 입력되어, 이하의 방식 중 하나에 따라 구현될 수 있다.

ㆍ비트는 매트릭스로 기록되고, 이 매트릭스는 하나의 변조 심볼 상에 맵핑된 비트만큼의 행, 즉 2^M개의 상태를 갖는 변조 방식에 대해서 M 행(예를 들면, 16QAM에 대해서는 4행, 64AM에 대해서는 6행, 8PSK에 대해서는 3행)을 포함하고 있으며, 각 행은 변조 심볼의 하나의 비트 위치를 나타낸다. 반복된 비트(본래 및 반복)는 최소 신뢰성을 갖는 비트 위치를 나타내는 행(행 3 및 4, 16QAM에 대해서는 도 6 또는 도 7 참조)에 우선적으로 기록된다. 이와 달리, 행과 열의 의미는 변경될 수도 있다.

ㆍ비트는 비트의 그룹을 포함하는 벡터로 기록된다. 각 그룹은 하나의 변조 심볼 상에 맵핑되어 있는 만큼의 비트를 포함하고, 그룹 내의 각 비트는 변조 심볼의 하나의 비트 위치를 나타낸다(예를 들면, 16QAM에서의 그룹 당 4비트, 64AM에서의 그룹 당 6비트, 8PSK에서의 그룹 당 3비트). 반복된 비트는 최소 신뢰성의 비트 위치를 나타내는 그룹에서의 비트 상에 우선적으로 기록된다.

비트 수집 블록의 출력은 인터리버(804)로 입력될 수 있다(선택적). 이 경우에, 인터리버는 의도된 맵핑에 관련된 비트 위치를 재배열하지 않도록 구현되어야 한다. 예를 들면, 매트릭스 기반의 비트 수집의 경우에(벡터 기반의 비트 수집과 유사함), 인터리버(804)는 이하의 방식에 따라 동작할 수 있다.

ㆍ동일한 행으로부터의 비트만이 서로 인터리빙되거나, 혹은,

ㆍ동일한(또는 유사한) 신뢰성의 비트 위치를 나타내는 행으로부터의 비트만이 서로 인터리빙되거나(예를 들면, 16AM에 대해서는 도 6 및 도 7로부터의 인터리빙을 참조), 혹은,

ㆍ인터리빙이 열 방향으로 수행된다(변조 심볼 인터리빙과 동일).

인터리버(804)(또는 비트 수집 블록)의 출력은 적절한 비트 위치 상에 맵핑되어 있는 행(그룹 내의 비트)을 갖는 변조기(805)로 입력되고, 즉 열/그룹의 비트는 하나의 변조 심볼을 구성한다.

AMC 제어(802)는 부호화기(801)로부터의 모든 비트 출력이 레이트 매칭 유닛(803)에 의해 처리되고, 맵퍼/변조기(805)로부터의 모든 심볼 출력이 적절히 변조되도록, 적어도 블록(803~806)을 제어한다. 임의대로, AMC 제어(802)는 부호화 레이트 및/또는 부호화 방식을 동적으로 적용할 수도 있다.

제 2 예(도 9 및 도 10)

비트 수집 블록(906/1006)은, 동일(또는 유사한) 신뢰성의 비트 위치를 나타내는 행을, 분리된 인터리버(904a, 904b, 1004a, 1004b, 1004c)로 각각 입력한다. 도 9는 16QAM에 대한 예를 나타내고, 도 10은 64QAM에 대한 예를 나타낸다. 부호화기(901, 1101), 레이트 매칭 유닛(903, 1003), 맵퍼/변조기(905/1005) 및 AMC 제어(902, 1002)는 상기한 원리에 따라 동작한다.

제 3 예(도 11 및 도 12)

레이트 매칭 블록(1103, 1203)은, L 출력 송신 비트의 전체를 구성하는 L-R 본래 비트 중 R을 반복하는 비트 수집 및 반복 블록(1106, 1206)으로, L-R 본래 비트를 공급한다. R 비트의 반복은 매트릭스/벡터 요소(매트릭스/벡터가 L 요소를 갖고 있다고 가정함)를 제거하기 위해 매트릭스/벡터 요소로부터 비트를 복사함으로써 구현될 수 있다. 도 6에 도시된 바와 같은 16QAM에 대한 예를 고려하면, 매트릭스의 행 1-3만이 레이트 매칭 블록으로부터의 비트로 기록되고, 비트 수집 및 반복 블록은 행 3 및 행 4의 요소를 복사한다. 선택적 인터리버(1104) 및 분리된 인터리버(1204a, 1204b)는 제 1 및 제 2 예에 따라 규정되는 것임을 주의한다.

도 6은 반복된 본래 비트에 속해 있는 송신 비트의 일부분(본래에 추가된 반복)은 낮은 신뢰성을 갖는 이용 가능한 위치의 개수, 즉 50%와 동등하다. 반복된 본래 비트의 송신 비트는 낮은 신뢰성을 갖는 위치 상에 우선적으로 맵핑되고, 즉 반복되지 않은 비트의 송신 비트는 높은 신뢰성을 갖는 비트 위치 상에 우선적으로 맵핑되어야 한다. 모든 심볼의 모든 비트를 채우고, 또한 모든 비트를 송신할 수 있도록 하기 위해서는, 이하의 방법을 적용할 수 있다.

ㆍ반복된 본래 비트의 송신 비트의 양이 낮은 신뢰성(즉, 높은 오류 가능성)을 갖는 이용 가능한 위치보다 적으면, 낮은 신뢰성을 갖는 나머지 위치는 반복되지 않은 본래 비트의 송신 비트로 채워지거나 덧붙여진다.

ㆍ반복된 본래 비트의 송신 비트의 양이 낮은 신뢰성을 갖는 이용 가능한 위치보다 크면, 반복된 본래 비트의 나머지 송신 비트는 높은 신뢰성을 갖는 위치 상에 맵핑되어야 한다.

개시된 개념은 임의의 고차 변조 방식(2개 이상의 송신 비트를 하나의 변조 심볼 상에 맵핑함)에 적용할 수 있다. 왜냐하면, 모든 고차 변조 방식이 상이한 비트 위치에서의 상이한 신뢰성에 대한 고유 특성을 갖기 때문이다. 예를 들면,

ㆍ8PSK: 높은 신뢰성을 갖는 2개의 비트 위치, 낮은 신뢰성을 갖는 하나의 비트 위치

ㆍ64QAM: 높은 신뢰성을 갖는 2개의 비트 위치, 중간 신뢰성을 갖는 2개의 비트 위치, 낮은 신뢰성을 갖는 2개의 비트 위치

2개 이상의 상이한 비트 신뢰성이 존재하는 경우에, 반복된 본래 비트의 송신 비트는 먼저 최소의 신뢰 가능한 비트 위치 상에 맵핑되고, 그 다음으로 최소의 신뢰 가능한 위치 등에 우선적으로 맵팽되어야 한다.

상기 설명을 통해서, 비트가 한번 반복되도록 반복을 규정하였다. 일반적으로, 비트는 복수회 반복될 수 있어, 맵핑 규칙은 이하와 같이 규정되어야 한다. 반복의 횟수가 증가하면, 송신 비트는 낮은 신뢰성을 갖는 위치 상에 우선도를 증가시키면서 맵핑되어야 한다. 즉, 가장 자주 반복되는 본래 비트에 속해 있는 송신 비트는, 최소의 신뢰 가능한 위치 등에 맵핑되어야 한다. 따라서, 제 1 예 및 제 2 예의 구현예에 의하면, 레이트 매칭 블록은, 도 13에 규정된 바와 같이, 상이한 레벨의 반복 및 그에 따라 요구되는 상이한 레벨의 신뢰성에 대해서 복수의 출력을 가질 수 있다. 반복의 횟수는 반복되지 않은 본래 비트에 대해서는 0임을 주의한다.

예를 들면, 반복되지 않은 본래 비트, 한번 반복된 본래 비트와, 2번 반복된 본래 비트가 있고, 또한, 변조 방식이 3개의 상이한 레벨의 신뢰성을 갖는 비트 위치를 제공하면, 반복되지 않은(즉, 한번만 송신되는) 본래 비트의 송신 비트는 최고의 신뢰성(즉, 최저의 오류 가능성)을 갖는 그룹 내의 비트 위치에 우선적으로 맵핑되어야 한다. 2번 반복되는(즉, 3번 송신되는) 본래 비트의 송신 비트는 최저의 신뢰성을 갖는 그룹의 비트 위치에 우선적으로 맵핑되어야 하고, 또한, 한번 반복되는(즉, 2번 송신되는) 본래 비트의 송신 비트는 그 이후에 비어 있는 나머지 위치에 맵핑되어야 한다. 모든 송신 비트가 맵핑되어 모든 비트 위치가 채워지면, 각 비트의 송신(반복)의 횟수와 할당되는 비트 위치의 신뢰성 사이에 단조로운 관계가 유지되는 한, 연대순의 맵핑은 차이가 없다. 예를 들면, 모든 비트 위치는, 맵핑에 의해 신뢰성이 증가함에 따라 최소 신뢰성의 위치부터, 송신의 횟수가 감소함에 따라 가장 높은 횟수의 송신에 의해 시작하는 송신 비트까지 채워질 수 있다. 이 방식은 보다 양호한 레벨의 신뢰성 및 반복에 대해서 각각 유사하게 연장될 수 있다.

신뢰성의 레벨보다 양호한 레벨의 반복이 존재할 경우에, 상기 방법은, 반복되지 않은 본래 비트의 송신 비트를 가장 신뢰 가능한 위치에 맵핑하고, 최고로 반복되는 본래 비트의 송신 비트를 최소 신뢰 가능한 위치에 맵핑함으로써 개시할 수 있다. 나머지 송신 비트는 신뢰성이 상승하는, 즉 오류 가능성이 하락하는 비트 위치에 반복의 횟수가 감소하는 순서로 맵핑되어야 한다. 예를 들면, 반복되지 않은 본래 비트, 한번 반복된 본래 비트, 2번 반복된 본래 비트가 있고, 또한, 변조 방식이 2개의 상이한 레벨의 신뢰성을 갖는 비트 위치를 제공하면, 반복되지 않은 본래 비트의 송신 비트는 보다 높은 신뢰성을 갖는 비트 위치에 먼저 맵핑되어야 한다. 그 후, 2번 반복되는 본래 비트의 송신 비트는 보다 낮은 신뢰성을 갖는 비트 위치에 맵핑되어야 한다. 그러면, 한번 반복되는 본래 비트의 송신 비트는, 그것들의 신뢰성에 상관없이, 계속 이용할 수 있는, 즉 비어 있는 나머지 비트 위치에 맵핑되어야 한다. 여기서는 앞의 단락에서 설명한 바와 같은 맵핑의 연대 순서의 방식도 가능하다.

레이트 매칭 레이트 r_RM은 반복 레이트와, 레이트 매칭 블록에 채택된 펑처링 레이트에 따른다. 반복된 비트로부터의 송신 비트의 수(본래 비트 및 그 복사본)가 상기 선택된 변조 방식에 의해 규정된 낮은 신뢰성의 비트 위치의 수와 정확하게 일치하도록, 그들 레이트를 적응시키는 제어 유닛이 존재할 수 있다. 예로서,

ㆍ16AM에 대해서는 도 6 또는 도 7에서와 같이, 50%의 비트 위치는 낮은 신뢰성을 갖는다. 따라서, 모든 송신 비트의 전체 개수에 대한 반복된 본래 비트로부터의 송신 비트의 비율(일부분)은 50%이어야 한다.

ㆍ8PSK에 있어서, 낮은 신뢰성을 갖는 비트 위치의 일부분은 33%이다. 따라서, 모든 송신 비트의 전체 개수에 대한 반복되지 않은 본래 비트로부터의 송신 비트는 33%이어야 한다.

ㆍ64QAM에 있어서, 신뢰성의 3개의 레벨(높음, 중간, 낮음)이 있다. 각 신뢰성 레벨의 위치의 일부분은 33%이다. 따라서, 반복되는 본래 비트로부터의 송신 비트의 일부분은 33%(최저 신뢰성을 갖는 위치에 맵핑됨) 또는 66%(낮고 중간의 신뢰성을 갖는 위치에 맵핑됨)이어야 한다.

레이트 어댑테이션의 이러한 제어는 AMC 제어 유닛(802, 902, 1002, 1102, 1202)에서 구현될 수 있다.

유닛(801-806, 901-903, 904a, 904b, 905-906, 1001-1003, 1004a, 1004b, 1004c, 1005-1006, 1101, 1106, 1201-1203, 1204a, 1204b, 1205-1206)은 디지털 데이터 통신용 송신기의 일부이다. 그것들은 전용 하드웨어 또는 디지털 신호 처리기로 구현될 수 있다. 이 경우에, 판독만 가능한 메모리와 같은 컴퓨터 판독 가능한 저장 매체, 전기적으로 삭제 및 판독 가능한 메모리 또는 플래시 메모리로부터 판독된 지시를 실행함으로써, 처리기는 여기서 설명한 방법을 수행한다. 자기 디스크와 같은 그 외의 컴퓨터 판독 가능한 매체, 사용되기 전에 장치로 다운로드되는 광디스크 또는 자기 테이프에, 이들 지시를 더 저장할 수 있다. 또한, 혼합 하드웨어 및 소프트웨어 실시예가 가능하다.

상기한 유닛을 갖는 송신기(1405)는 도 14에 도시된 바와 같은 기지국(1400)의 일부일 수 있다. 그러한 기지국은 적당한 수신기(1404), 데이터 처리 유닛(1401, 1402), 코아 네트워크 인터페이스(1403)를 더 포함할 수 있다.

기지국(1400)의 대응부는 도 15에 도시된 바와 같은 이동국(1500)일 수 있다. 송신기(1511) 및 수신기(1510) 외에도, 이동국은 안테나(1501), 안테나 스위치(1502), 데이터 처리 유닛(1503) 및 제어기(1504)를 더 포함할 수 있다.

이동국(1500)은 휴대용 컴퓨터, PDA, 자동차, 자판기 등에 내장되는 모듈 또는 휴대폰일 수 있다. 휴대폰은 혼합 신호 유닛(1505), 및, 키보드(1506), 디스플레이(1507), 스피커(1508), 마이크로폰(1509)을 포함하는 사용자 인터페이스를 더 구비할 수 있다.

도 16은 상기한 방법의 기본적인 단계를 요약한다. CRC 비트를 포함하는 정보 비트가 송신된다고 가정한다.

S1601에서, 이들 정보 비트와 CRC 비트는 예를 들어 종래의 터보 부호화기의 상태일 수 있는 부호화기로 암호화된다. 그 결과, 데이터 스트림은 여기서 "본래" 비트로 불리우는 반복되지 않은 비트를 포함한다. 단계 S1602에서, 이들 본래 비트의 일부는 반복을 위해 선택되어 반복된다. 이로써 반복된 비트와 반복되지 않은 비트 사이에서 필요한 데이터 레이트 및/또는 필요한 비율을 획득하기 위해 제어될 수 있다. 이러한 레이트 매칭 단계의 결과로서 송신 비트의 스트림이 구해진다. 이와 달리, 레이트 매칭 단계는 본래 비트의 선택된 부분을 펑처링하는 것을 포함할 수 있다.

선택적인 단계 S1603에서, 송신 비트는 노이즈 버스트에 대한 면역성을 개선하기 위해 인터리빙될 수 있다. 그러나, 이러한 인터리빙은, 반복되지 않은 본래 비트의 송신 비트에 소정의 비트를 할당하고, 반복된 본래 비트의 송신 비트에 그 외의 비트를 할당하는, 워드 형태로 비트를 취급함으로써, 또는, 분리된 인터리버를 채용함으로써, 반복된 본래 비트로부터의 송신 비트 및 반복되지 않은 본래 비트로부터의 송신 비트로의 비트 분할을 유지해야 한다.

그 다음으로, 단계 S1604에서, 송신 비트를 변조 심볼에 맵핑한다. 단계 S1602에서의 선택 결과, 즉 각각의 본래 비트에 대한 송신 또는 반복의 횟수에 따라, 또한, 신뢰성, 즉 비트 위치의 오류 가능성의 역에 따라, 비트 위치에 각 비트를 맵핑한다. 이와 달리, 맵핑은 본래 비트가 얼마나 자주 송신되는지, 환언하면 얼마나 많은 송신 비트가 동일한 본래 비트에 대응하는지에 따른 것이다. 이러한 방식으로, 모든 송신 비트는 맵핑 결정에 있어서 상이한 카테고리로 분류되어, 반복되지 않은 본래 비트(한번만 송신됨)에 해당하는 모든 송신 비트는 하나의 그룹에 속하고, 한번만 반복되는(2번 송신됨) 본래 비트에 속하는 각각의 비트는 제 2 그룹에 속한다. 즉, 송신 비트는 각각의 본래 비트의 반복의 전체 횟수에 따라 그룹에 할당되는 것이다. 또 이와 달리, 맵핑은 반복 횟수, 즉 동일한 본래 비트에 대응하는 얼마나 많은 송신 비트가 이미 송신되었는지에 따를 수 있다. 각 본래 비트의 각각의 제 1 송신 비트는 제 1 그룹에 속하고, 본래 비트가 첫번째 반복된 모든 송신 비트는 제 2 그룹에 속한다. 즉, 송신 비트는 각각의 본래 비트의 이전의 송신 횟수에 따라 그룹에 할당된다. 그러면, 소정의 비트 위치에 각 송신 비트를 맵핑하는 것은, 속해 있는 그룹에 근거하여 결정되고, 비트 위치의 신뢰성에 근거하여 결정된다. 그러한 방법의 이점은, 각각의 본래 비트의 첫번째 송신 비트가 이미 송신된 이후에도 반복을 결정할 수 있는 것이다.

상기 단락에서 설명한 제 1 방식에 대해서 설명한 모든 변경은 적당한 개조를 수행하면서 제 2 방식에도 비슷하게 적용할 수 있음을 이해해야 할 것이다.

다양한 규칙을 적용할 수 있다. 예를 들면, 하나의 본래 비트의 반복 횟수와, 대응하는 송신 비트가 맵핑되는 비트 위치의 신뢰성 사이의 단일 함수에 따라 맵핑을 수행할 수 있다. 또한, 하나의 본래 비트에 속해 있는 송신 비트의 소프트 결합 후에도 보다 나은 비트 신뢰성을 달성하기 위해, 송신의 횟수가 증가하는 비트를 신뢰성이 저하하는 위치에 맵핑할 수 있다.

단계 S1605에서, 맵핑된 송신 비트에 따라 캐리어를 변조, 즉 맵핑된 송신 비트의 결합에 해당하는 변조 상태를 생성한다. 생성된 심볼은 단계 S1606에서 송신된다. 송신할 데이터가 존재하면, 단계 S1601~S1606은 연속적인 데이터 흐름으로서 반복될 수 있다.

이하에서는, 상기한 방법에 대한 예를 도 5, 17, 18을 참조하여 8PSK, 16QAM, 64QAM에 대해서 적용한다.

도 17은 그레이 맵핑의 8PSK 변조의 변조 상태를 나타낸다. 그러나, 본 발명은 그레이 맵핑에 한정되는 것이 아니고, 모든 맵핑에 적용할 수 있어, 적어도 2개의 상이한 레벨의 신뢰성이 모든 비트 위치 중에 존재한다. 비트 b₁ 및 b₂ 각각은 하나의 1/2 평면에서 "0"이고, 다른 1/2 평면에서 "1"이다. 높은 노이즈 레벨은 예를 들어 "010" 상태를 "000" 상태로 또는 "111" 상태를 "011" 상태로 변경하는 데 필요하기 때문에, 이로써 양호한 신뢰성을 양산한다. 그러나, 비트 b₃은 상태가 이웃하는 상태로 변경될 때에 항상 토글된다. 따라서, 비트 b₃의 신뢰성은 동등한 비트 b₁ 및 b₂의 신뢰성보다 낮다. 도 8에서와 같은 시스템은, 레이트 매칭 수단(803)이 반복을 위해 입력된 본래의 부호화된 비트 중 일부를 선택하여 반복한다고 가정한다. 즉, 송신 비트의 제 1 그룹은 반복되지 않은 본래 비트(각각의 본래 비트가 한번만 송신됨)의 송신 비트를 포함하고, 제 2 그룹의 비트는 반복되는 본래 비트(각각의 본래 비트가 2번 송신됨)의 송신 비트를 포함한다. 반복되지 않은 비트의 오류 가능성을 반복된 비트의 오류 가능성에 가깝게 하는 것이 요구되면(수신기에서 소프트 결합이 가정됨), 맵퍼/변조기(805)는 우선적으로 비트 위치 b₃에 반복된 비트를 맵핑하고, 비트 위치 b₁ 및 b₂에 한번만 송신된 반복되지 않은 비트를 맵핑한다. "우선적으로"는 내용상 "비트 위치를 이용할 수 있으면"을 의미한다. 예를 들면, 본래 비트의 절반이 반복을 위해 선택되면, 송신 비트의 제 2 그룹은 제 1 그룹보다 2배 많은 송신 비트를 포함한다. 그러나, 비트 위치의 1/3만은 낮은 신뢰성을 갖는다. 따라서, 본 방법은 한번만 송신된 모든 비트의 1/3을 매우 신뢰성 있는 비트 위치, 예를 들어 b₁ 상에 (다른 경우에는 b₂ 상에, 또는, 일부는 b₁ 상에 및 일부는 b₂ 상에) 바람직하게 맵핑한다. 그 후, 반복된 비트는 보다 낮은 신뢰성을 갖는 b₃에 맵핑된다. 2번 송신된 비트의 나머지 절반은, 보다 높은 신뢰성을 갖는 것이더라도, 여전히 비어 있는 b₂에 맵핑된다.

하나의 유용한 방안으로, 반복을 위한 비트 선택은 양쪽 그룹의 송신 비트의 비율이 양쪽 그룹에서의 이용 가능한 비트 위치의 비율과 일치하도록 제어된다. 본 경우에는, 각 심볼은 n=3 송신 비트를 송신하고, 즉, 이용 가능한 n=3의 상이한 비트 위치가 존재한다. 높은 신뢰성(낮은 오류 가능성)을 갖는 n-m=2 비트 위치의 제 1 그룹과, 비교적 낮은 신뢰성(보다 높은 오류 가능성)을 갖는 m=1 비트 위치의 제 2 "그룹"에, 이들 비트 위치를 저장할 수 있다. 각각의 반복된 본래 비트는 2개의 송신 비트를 만들기 때문에, 반복을 위해 k개의 본래 비트 중 j개를 선택하는 것은 2ㆍj+(k-j)=k+j 송신 비트를 양산한다. 높은 신뢰성을 필요로 하는 송신 비트에 대한 낮은 신뢰성을 필요로 하는 송신 비트의 비율은 2ㆍj/(k-j)이다. 이 비율은 높은 신뢰성을 갖는 이용 가능한 비트 위치와 낮은 신뢰성을 갖는 이용 가능한 비트 위치가 동등해지도록 최적화되어 m/(n-m)으로 된다. 본 예에서는 m/(n-m)=1/2이다. 따라서, 2ㆍj+(k-j)는 1/2과 동등하도록 이루어져야 하고, 이는 반복을 위해 5번째 비트마다 선택함으로써 달성될 수 있다.

k개의 비트 중 추가로 h개를 레이트 매칭 블록에서 펑처링하면, 반복되지 않은 본래 비트에 속해 있는 송신 비트의 개수는 k-j-h이다. 따라서, 이 경우에, 2ㆍj+(k-j-h)는 m/(n-m)과 동등해지도록 이루어져 한다.

그레이 맵핑의 64QAM을 도 18에 나타낸다. 이 방식은 3개의 신뢰성 레벨을 갖는다. 최고 신뢰성을 갖는 그룹은 i₁ 및 q₁으로 구성된다. i₂ 및 q₂는 중간 신뢰성을 갖지만, i₃ 및 q₃는 최저 신뢰성을 갖는다. 이하의 예에서는, 모든 본래 비트의 2/3은 한번 반복되고 1/3은 반복되지 않는다고 가정한다. 따라서, 모든 송신 비트의 4/5는 2번 송신되는 본래 비트에 속하고, 1/5는 한번만 송신되어 보다 높은 신뢰성을 필요로 한다. 이것들은 비트 위치 i₁ 및 q₁에 우선 맵핑된다. 그 후에, 2번 송신된 비트는 최저의 신뢰성을 갖는 i₃ 및 q₃에 우선 맵핑된다. 반복된 비트가 더 남아 있기 때문에, 그것들은 비트 위치 i₂ 및 q₂에도 맵핑된다. 중간 신뢰성 및 낮은 신뢰성을 갖는 비트 위치는 모든 비트 위치의 2/3이고, 반복된 송신 비트는 모든 송신 비트의 4/5이기 때문에, 그것들 중 일부는 나머지 이용 가능한 비트 위치를 채우도록 비트 위치 i₁ 및/또는 q₁에 맵핑된다.

반복된 비트의 개수가 반복되지 않은 비트의 개수보다 작으면 동일한 원리를 적용한다.

여기서, 다시 반복 및/또는 펑처링은 1:2 또는 2:1인 송신 비트의 그룹간의 비율을 얻기 위해 제어될 수 있어, 송신 비트의 2개의 그룹 중 하나가 비트 위치의 2개의 그룹에, 송신 비트의 그 외의 그룹이 비트 위치의 제 3 그룹에 완벽하게 맵핑될 수 있다.

제 3 예에서는, 도 5의 16QAM으로 되돌아간다. 비트 위치의 2개의 그룹으로서, 높은 신뢰성의 i₁ 및 q₁과, 낮은 신뢰성의 i₂ 및 q₂가 있다. 비트의 3개의 그룹으로서, 반복되지 않은(즉, 한번 송신됨) 제 1 그룹과, 한번 반복되는(2번 송신됨) 제 2 그룹과, 2번 반복되는(3번 송신됨) 제 3 그룹이 존재한다고 가정한다. 본래 비트의 1/4는 반복되지 않고, 1/2은 한번만 반복되고 1/4는 2번 반복되면, 송신 비트의 비율(1번: 2번: 3번)은 1:4:3이다. 이러한 예에서, 제 2 예의 방식과는 달리 연대순의 맵핑을 사용하지만, 앞서 2개의 예에서 설명한 순서와 동일한 결과를 나타낸다. 먼저, 반복되지 않은 모든 비트를 가장 신뢰할 수 있는 비트 위치 i₁ 및 q₁에 맵핑한다. 그 후, 남아 있는 i₁ 및 q₁ 비트를 2번 송신된 비트로 채운다. 남아 있는 비트가 훨씬 많이 존재하기 때문에, 그것들을 모든 i₂ 및 q₂ 위치뿐만 아니라, 심지어 i₃ 및 q₃ 위치의 일부에도 채운다. 그 후, 남아 있는 i₃ 및 q₃ 위치는 3번 송신되는 비트를 위해 사용된다. 모든 비트가 맵핑되고 모든 비트 위치가 채워지기만 한다면, 가장 자주 송신된 비트를 가장 낮은 신뢰성의 비트 위치에 맵핑하는 방법으로 시작하더라도, 동일한 결과를 나타낸다. 어떠한 경우에도, 각 비트의 송신 횟수와 비트가 할당되는 비트 위치의 신뢰성(또는 오류 가능성, 각각) 사이의 단조 함수가 얻어진다.

상기한 바와 같은 여러 실시예에서는 송신된 비트의 내용에 상관없이 보다 공평하게 분포된 비트 신뢰성을 제공할 수 있어, 통상적으로 사용되는 부호화 방식에 대한 복호화 성능을 개선할 수 있다. 개선된 복호화 성능은 송신 채널의 향상된 최종 스루풋을 유리하게 유도한다.

반복되지 않은 비트와 반복된 비트 사이의 비율을, 높은 신뢰성의 이용 가능한 비트 위치와 낮은 신뢰성의 이용 가능한 비트 위치 사이의 비율로 조정하도록 반복 레이트와 펑처링 레이트를 적응시키는 선택 사항은, 높은 데이터 레이트를 유지하면서 더욱 최적화된 비트 신뢰성을 제공한다.

본 발명은 그에 따라 구성된 실시예에 대해서 설명한 것이지만, 당업자라면 본 발명의 여러 변경, 변형 및 개선은 발명의 사상 및 의도된 범주를 벗어나지 않고서 첨부된 청구범위 및 상기 개시 내용 내에서 이루어질 수 있음을 명백하게 이해할 것이다. 또한, 여기서 개시된 발명을 불명료하게 하지 않도록, 당업자에게 있어서 자명한 것은 개시하지 않았다. 따라서, 본 발명은 특정한 실시예에 의해 한정되지 않고, 첨부된 청구범위에 의해서만 한정되는 것을 이해해야 할 것이다.

Claims (20)

1. 복수의 송신 비트를 심볼의 비트 위치에 맵핑하고, 상기 비트 위치 중 적어도 2개에 대해 상이한 오류 가능성을 갖는 송신을 행하는, 고차 변조 방식을 사용하는 디지털 데이터 송신 방법에 있어서,

   a) 반복을 위해 본래 비트의 데이터 스트림으로부터 비트를 선택하고, 이 선택된 비트를 반복하여 송신 비트의 스트림을 획득하는 단계(S1602)와,

   b) 단계 a)의 선택 결과 및 비트 위치의 오류 가능성에 따라 선택된 비트 위치에 비트를 우선적으로 맵핑하는, 변조 심볼에 송신 비트를 맵핑하는 단계(S1604)와,

   c) 맵핑된 비트에 따라 캐리어를 변조하는 단계(S1605)

   를 포함하는 디지털 데이터 송신 방법.
2. 제 1 항에 있어서,

   본래 비트에 속해 있는 상기 송신 비트는, 상기 각각의 본래 비트의 반복의 총 횟수에 따라 선택된 비트 위치에 우선적으로 맵핑되는 디지털 데이터 송신 방법.
3. 제 1 항에 있어서,

   송신 비트는 상기 각각의 본래 비트의 복수회의 이전 송신에 따라 선택된 비 트 위치에 우선적으로 맵핑되는 디지털 데이터 송신 방법.
4. 제 2 항에 있어서,

   상기 각각의 본래 비트에 대해 보다 적은 횟수의 반복이 이루어진 송신 비트는, 보다 낮은 오류 가능성, 즉 보다 높은 신뢰성을 갖는 비트 위치에 우선적으로 맵핑되고, 또한, 상기 각각의 본래 비트에 대해 비교적 많은 횟수의 반복이 이루어진 송신 비트는, 비교적 높은 오류 가능성, 즉 보다 낮은 신뢰성을 갖는 비트 위치에 우선적으로 맵핑되는 디지털 데이터 송신 방법.
5. 제 1, 2, 4 항 중 어느 한 항에 있어서,

   단계 b)에서, 상기 각각의 본래 비트의 반복 횟수의 함수로서, 송신 비트가 맵핑되는 상기 비트 위치의 상기 오류 가능성은, 송신된 모든 비트에 대해 단조 함수(a monotonous function)를 산출하는 디지털 데이터 송신 방법.
6. 제 2, 4, 5 항 중 어느 한 항에 있어서,

   모든 본래 비트를 1번 송신되는 본래 비트의 제 1 그룹과, 2번 송신되는 본래 비트의 제 2 그룹으로 나누고, 모든 비트 위치를 비교적 낮은 오류 가능성을 갖는 비트 위치의 제 1 그룹과, 비교적 높은 오류 가능성을 갖는 비트 위치의 제 2 그룹으로 나누며, 상기 본래 비트의 제 1 그룹에 속해 있는 본래 비트의 송신 비트를 상기 비트 위치의 제 1 그룹에 속해 있는 비트 위치에 우선적으로 맵핑하는 디 지털 데이터 송신 방법.
7. 제 2, 4, 5 항 중 어느 한 항에 있어서,

   모든 비트를 1번 송신되는 본래 비트의 제 1 그룹과, 2번 송신되는 본래 비트의 제 2 그룹으로 나누고,

   심볼의 모든 비트 위치를 그룹에 따라 오름차순으로 오류 가능성을 갖는 비트 위치의 적어도 3개의 그룹으로 나누고,

   단계 b)는, 상기 본래 비트의 제 1 그룹에 속해 있는 본래 비트의 송신 비트를, 최저 오류 가능성을 갖는 비트 위치의 제 1 그룹 내의 위치에 우선적으로 맵핑하고, 또한, 상기 본래 비트의 제 2 그룹에 속해 있는 본래 비트의 송신 비트를, 그 이후에 비어 있는 나머지 비트 위치에 맵핑하는

   디지털 데이터 송신 방법.
8. 제 2, 4, 5 항 중 어느 한 항에 있어서,

   모든 본래 비트를 그룹에 따라 오름차순으로 송신 횟수를 갖는 본래 비트의 3개의 그룹으로 나누고,

   심볼의 모든 비트 위치를 그룹에 따라 오름차순으로 오류 가능성을 갖는 비트 위치의 3개의 그룹으로 나누고,

   단계 b)는, 상기 본래 비트의 제 1 그룹에 속해 있는 본래 비트의 송신 비트를, 최저 오류 가능성을 갖는 비트 위치의 제 1 그룹 내의 위치에 우선적으로 맵핑 하고, 상기 본래 비트의 제 3 그룹에 속해 있는 본래 비트의 송신 비트를, 최고 오류 가능성을 갖는 위치의 제 3 그룹 내의 위치에 우선적으로 맵핑하고, 나머지 송신 비트를 그 이후에 비어 있는 나머지 비트 위치에 맵핑하는

   디지털 데이터 송신 방법.
9. 제 2, 4, 5 항 중 어느 한 항에 있어서,

   모든 본래 비트를 그룹에 따라 오름차순으로 송신 횟수를 갖는 본래 비트의 3개의 그룹으로 나누고,

   심볼의 모든 비트 위치를, 낮은 오류 가능성을 갖는 제 1 그룹과, 상기 제 1 그룹 내의 비트 위치보다 높은 오류 가능성을 갖는 제 2 그룹으로 나누고,

   단계 b)는, 상기 본래 비트의 제 1 그룹에 속해 있는 본래 비트의 송신 비트를, 비트 위치의 제 1 그룹 내의 위치에 우선적으로 맵핑하고, 상기 본래 비트의 제 3 그룹에 속해 있는 본래 비트의 송신 비트를, 비트 위치의 제 2 그룹의 비트 위치에 우선적으로 맵핑하고, 또한, 본래 비트의 제 2 그룹에 속해 있는 송신 비트를, 그 이후에 비어 있는 나머지 비트 위치에 맵핑하는

   디지털 데이터 송신 방법.
10. 제 6 항에 있어서,

    n개의 송신 비트를 하나의 심볼에 맵핑하고, 상기 비트 위치의 제 1 그룹은 n-m 비트 위치를 포함하고, 상기 제 2 그룹은 m 비트 위치를 포함하되, 단계 a)에 서의 선택은 반복을 위해 k개의 본래 비트 중 j개를 선택하도록 제어되어, 비율 2ㆍj/(k-j)이 평균적으로 m/(n-m)과 같은 디지털 데이터 송신 방법.
11. 제 6 항에 있어서,

    단계 a)는 펑처링을 위해 본래 비트의 데이터 스트림으로부터 비트를 선택하고, 이 선택된 비트를 펑처링하는 단계를 더 포함하고,

    k개의 본래 비트 중 j개는 반복을 위해 선택되고, k개의 본래 비트 중 h개는 펑처링을 위해 선택되고,

    n개의 비트는 하나의 심볼에 맵핑되고, 상기 비트 위치의 제 1 그룹은 n-m개의 비트 위치를 포함하고, 상기 제 2 그룹은 m개의 비트 위치를 포함하고,

    단계 a)는 반복되지 않고 펑처링되지 않은 k-j-h개의 본래 비트에 대한 반복된 j개의 본래 비트의 비율 2ㆍj/(k-j-h)이 평균적으로 m/(n-m)과 같도록 제어되는

    디지털 데이터 송신 방법.
12. 제 6 항에 있어서,

    n개의 송신 비트는 하나의 심볼에 맵핑되고, 상기 비트 위치의 제 1 그룹은 n-m개의 비트 위치를 포함하고, 상기 제 2 그룹은 m개의 비트 위치를 포함하고,

    한번만 송신된 (k-j)개의 본래 비트에 대한 반복된 j개의 본래 비트의 2배의 비율 2ㆍj/(k-j)이 평균적으로 m/(n-m)보다 크면, 반복된 본래 비트의 초과분의 송신 비트는 보다 낮은 오류 가능성을 갖는 비트 위치에 맵핑되는

    디지털 데이터 송신 방법.
13. 제 6 항에 있어서,

    n개의 송신 비트는 하나의 심볼에 맵핑되고, 상기 비트 위치의 제 1 그룹은 n-m개의 비트 위치를 포함하고, 상기 제 2 그룹은 m개의 비트 위치를 포함하고,

    한번만 송신된 (k-j)개의 본래 비트에 대한 반복된 j개의 본래 비트의 2배의 비율 2ㆍj/(k-j)이 평균적으로 m/(n-m)보다 작으면, 한번만 반복된 본래 비트의 초과분의 송신 비트는 보다 높은 오류 가능성을 갖는 비트 위치에 맵핑되는

    디지털 데이터 송신 방법.
14. 디지털 데이터 송신기의 처리기의 실행시에 청구항 1 내지 13 중 어느 한 항에 기재된 방법을, 상기 송신기가 수행하도록 하는 지시를 내부에 저장한 컴퓨터 판독 가능한 데이터 저장 매체.
15. 복수의 송신 비트를 심볼의 비트 위치에 맵핑하고, 상기 비트 위치 중 적어도 2개에 대해 상이한 오류 가능성을 갖는 송신을 행하는, 고차 변조 방식을 사용하여 디지털 데이터를 송신하는 송신기에 있어서,

    반복을 위해 본래 비트의 데이터 스트림으로부터 비트를 선택하고, 이 선택된 비트를 반복하여 송신 비트의 스트림을 획득하는 레이트 매칭 수단(803)과,

    상기 레이트 매칭 수단의 선택 결과 및 비트 위치의 오류 가능성에 따라 선 택된 비트 위치에 비트를 우선적으로 맵핑하는, 변조 심볼에 송신 비트를 맵핑하는 맵핑 수단(805, 806)과,

    맵핑된 비트에 따라 캐리어를 변조하는 수단(805)

    을 포함하는 송신기.
16. 제 15 항에 있어서,

    상기 맵핑 수단(805, 806)은, 본래 비트에 속해 있는 송신 비트를, 추가적으로 각 본래 비트의 송신 횟수에 따라 선택된 비트 위치에 우선적으로 맵핑하도록 더 구성되어 있는 송신기.
17. 제 16 항에 있어서,

    상기 맵핑 수단(805, 806)은, 각 본래 비트에 대해 보다 낮은 횟수의 송신이 이루어진 송신 비트를, 보다 낮은 오류 가능성, 즉 보다 높은 신뢰성을 갖는 비트 위치에 우선적으로 맵핑하고, 또한, 각 본래 비트에 대해 비교적 높은 횟수의 송신이 이루어진 송신 비트를, 비교적 높은 오류 가능성, 즉 보다 낮은 신뢰성을 갖는 비트 위치에 우선적으로 맵핑하도록 구성되어 있는 송신기.
18. 청구항 15 내지 17 중 어느 한 항에 기재된 적어도 하나의 송신기를 포함하는 이동통신 시스템에서의 기지국(1400).
19. 청구항 15 내지 17 중 어느 한 항에 기재된 적어도 하나의 송신기를 포함하는 이동통신 시스템에서의 이동국(1500).
20. 청구항 18에 기재된 적어도 하나의 기지국(1400) 및/또는 청구항 19에 기재된 적어도 하나의 이동국(1500)을 포함하는 이동통신 시스템.

Images