KR100996030B1 - 통신 시스템에서 신호 송수신 장치 및 방법 - Google Patents

통신 시스템에서 신호 송수신 장치 및 방법 Download PDF

Info

Publication number
KR100996030B1
KR100996030B1 KR1020070022112A KR20070022112A KR100996030B1 KR 100996030 B1 KR100996030 B1 KR 100996030B1 KR 1020070022112 A KR1020070022112 A KR 1020070022112A KR 20070022112 A KR20070022112 A KR 20070022112A KR 100996030 B1 KR100996030 B1 KR 100996030B1
Authority
KR
South Korea
Prior art keywords
parity check
check matrix
matrix
coding rate
generating
Prior art date
Application number
KR1020070022112A
Other languages
English (en)
Other versions
KR20080081700A (ko
Inventor
정홍실
박동식
김재열
박성은
최승훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070022112A priority Critical patent/KR100996030B1/ko
Priority to US12/074,890 priority patent/US8055987B2/en
Publication of KR20080081700A publication Critical patent/KR20080081700A/ko
Application granted granted Critical
Publication of KR100996030B1 publication Critical patent/KR100996030B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26

Abstract

본 발명은 통신 시스템의 신호 송신 장치에서, 사용할 부호화율에 상응하게 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호의 패리티 검사 행렬을 생성하고, 정보 벡터를 상기 패리티 검사 행렬을 사용하여 부호어 벡터로 생성한다. 여기서 상기 신호 송신 장치는 상기 부호화율이 제1부호화율일 경우, 미리 설정되어 있는 제1패리티 검사 행렬을 그대로 상기 패리티 검사 행렬로 생성하고, 상기 부호화율이 상기 제1부호화율 보다 낮은 제2부호화율일 경우, 상기 제1패리티 검사 행렬에 디그리가 1인 열들과 디그리가 2인 열들을 추가하여 상기 제2부호화율을 지원하는 제2패리티 검사 행렬을 생성하고, 상기 제2패리티 검사 행렬을 상기 패리티 검사 행렬로 생성한다.
모 패리티 검사 행렬, 부호화율, 자 패리티 검사 행렬, 천공 방식

Description

통신 시스템에서 신호 송수신 장치 및 방법{APPARATUS AND METHOD FOR TRANSMITTING/RECEIVING SIGNAL IN A COMMUNICATION SYSTEM}
도 1은 천공 방식이 사용될 경우, 블록 LDPC 부호의 복호 과정시 천공된 비트들에 대응되는 노드들의 역할을 도시한 도면
도 2는 본 발명의 실시예에 따른 블록 LDPC 부호를 생성하는 과정을 도시한 순서도
도 3은 본 발명의 실시예에 따른 블록 LDPC 부호를 사용하는 통신 시스템에서 신호 송신 장치의 구조를 도시한 도면
도 4는 본 발명의 실시예에 따른 블록 LDPC 부호를 사용하는 통신 시스템에서 신호 수신 장치의 구조를 도시한 도면
본 발명은 통신 시스템의 신호 송수신 장치 및 방법에 관한 것으로서, 특히 블록(block) 저밀도 패리티 검사(LDPC: Low Density Parity Check, 이하 'LDPC'라 칭하기로 한다) 부호를 사용하는 통신 시스템에서 신호를 송수신하는 장치 및 방법 에 관한 것이다.
차세대 통신 시스템은 패킷 서비스 통신 시스템(packet service communication system) 형태로 발전되어 왔으며, 패킷 서비스 통신 시스템은 버스트(burst)한 패킷 데이터(packet data)를 다수의 이동 단말기(MS: Mobile Station)들로 송신하는 시스템으로서, 고속 대용량 데이터 송수신에 적합하도록 설계되어 왔다. 특히, 차세대 통신 시스템에서는 고속 대용량 데이터 송수신 지원을 위해 하이브리드 자동 반복 요구(HARQ: Hybrid Automatic Repeat reQuest, 이하 'HARQ'라 칭하기로 한다) 방식과 적응적 변조 및 부호화(AMC: Adaptive Modulation and Coding, 이하 'AMC'라 칭하기로 한다) 방식 등과 같은 다양한 방식들이 제안된 바 있으며, 상기 HARQ 방식 및 AMC 방식 등과 같은 방식들을 사용하기 위해서는 다양한 부호화율(code rate)들을 지원해야만 한다.
또한, 차세대 통신 시스템에서는 터보 부호(turbo code)와 함께 고속 데이터 송신시에 그 성능 이득이 우수한 것으로 알려져 있으며, 송신 채널에서 발생하는 잡음에 의한 오류를 효과적으로 정정하여 데이터 송신의 신뢰도를 높일 수 있는 장점을 가지는 블록 LDPC 부호를 사용하는 것을 적극적으로 고려하고 있다. 그런데, 상기 블록 LDPC 부호는 부호화율면에 있어서 단점을 가진다. 즉, 상기 블록 LDPC 부호는 상기 블록 LDPC 부호의 특성상 그 생성되는 부호어 벡터(codeword vector)가 비교적 높은 부호화율을 가지기 때문에 부호화율면에서 자유롭지 못하다는 단점을 가진다. 현재 제안되어 있는 블록 LDPC 부호의 경우 대부분이 1/2의 부호화율을 가지고, 일부만 1/3의 부호화율을 가진다. 이렇게, 상기 블록 LDPC 부호의 경우 그 부호화율면에서 제한이 존재하여, 고속 데이터 송신에 부적합하게 된다.
상기에서 설명한 바와 같이 블록 LDPC 부호의 경우 그 특성상 부호화율면에서 제한이 존재하므로, 상기 블록 LDPC 부호를 사용하는 통신 시스템에서 낮은 부호화율부터 높은 부호화율까지 다양한 부호화율들을 지원하여 신호를 송수신하는 방안에 대한 필요성이 대두되고 있다.
따라서, 본 발명의 목적은 블록 LDPC 부호를 사용하는 통신 시스템에서 신호를 송수신하는 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 블록 LDPC 부호를 사용하는 통신 시스템에서 다양한 부호화율들을 지원하여 신호를 송수신하는 장치 및 방법을 제공함에 있다.
상기한 목적들을 달성하기 위한 본 발명의 장치는; 통신 시스템의 신호 송신 장치에 있어서, 사용할 부호화율에 상응하게 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호의 패리티 검사 행렬을 생성하고, 정보 벡터를 상기 패리티 검사 행렬을 사용하여 부호어 벡터로 생성하는 부호화기를 포함하며, 상기 부호화기는; 상기 부호화율이 제1부호화율일 경우, 미리 설정되어 있는 제1패리티 검사 행렬을 그대로 상기 패리티 검사 행렬로 생성하고, 상기 부호화율이 상기 제1부호화율 보다 낮은 제2부호화율일 경우, 상기 제1패리티 검사 행렬에 디그리가 1인 열들과 디그리가 2인 열들을 추가하여 상기 제2부호화율을 지원하는 제2패리티 검사 행렬을 생성하고, 상기 제2패리티 검사 행렬을 상기 패리티 검사 행렬로 생성함 을 특징으로 한다.
상기한 목적들을 달성하기 위한 본 발명의 다른 장치는; 통신 시스템의 신호 수신 장치에 있어서, 상기 신호 수신 장치에 대응하는 신호 송신 장치에서 사용한 부호화율에 상응하게 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호의 패리티 검사 행렬을 생성하고, 수신된 부호어 벡터를 상기 패리티 검사 행렬을 사용하여 정보 벡터로 복호하는 복호기를 포함하며, 상기 복호기는; 상기 부호화율이 제1부호화율일 경우, 미리 설정되어 있는 제1패리티 검사 행렬을 그대로 상기 패리티 검사 행렬로 생성하고, 상기 부호화율이 상기 제1부호화율 보다 낮은 제2부호화율일 경우, 상기 제1패리티 검사 행렬에 디그리가 1인 열들과 디그리가 2인 열들을 추가하여 상기 제2부호화율을 지원하는 제2패리티 검사 행렬을 생성하고, 상기 제2패리티 검사 행렬을 상기 패리티 검사 행렬로 생성함을 특징으로 한다.
상기한 목적들을 달성하기 위한 본 발명의 방법은; 통신 시스템의 신호 송신 장치에서 신호 송신 방법에 있어서, 사용할 부호화율에 상응하게 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호의 패리티 검사 행렬을 생성하는 과정과, 정보 벡터를 상기 패리티 검사 행렬을 사용하여 부호어 벡터로 생성하는 과정을 포함하며, 상기 패리티 검사 행렬을 생성하는 과정은; 상기 부호화율이 제1부호화율일 경우, 미리 설정되어 있는 제1패리티 검사 행렬을 그대로 상기 패리티 검사 행렬로 생성하는 과정과, 상기 부호화율이 상기 제1부호화율 보다 낮은 제2부호화율일 경우, 상기 제1패리티 검사 행렬에 디그리가 1인 열들과 디그리가 2인 열들을 추가하여 상기 제2부호화율을 지원하는 제2패리티 검사 행렬을 생성하고, 상기 제2 패리티 검사 행렬을 상기 패리티 검사 행렬로 생성하는 과정을 포함한다.
상기한 목적들을 달성하기 위한 본 발명의 다른 방법은; 통신 시스템의 신호 수신 장치에서 신호 수신 방법에 있어서, 상기 신호 수신 장치에 대응하는 신호 송신 장치에서 사용한 부호화율에 상응하게 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호의 패리티 검사 행렬을 생성하는 과정과, 수신된 부호어 벡터를 상기 패리티 검사 행렬을 사용하여 정보 벡터로 복호하는 과정을 포함하며, 상기 패리티 검사 행렬을 생성하는 과정은; 상기 부호화율이 제1부호화율일 경우, 미리 설정되어 있는 제1패리티 검사 행렬을 그대로 상기 패리티 검사 행렬로 생성하는 과정과, 상기 부호화율이 상기 제1부호화율 보다 낮은 제2부호화율일 경우, 상기 제1패리티 검사 행렬에 디그리가 1인 열들과 디그리가 2인 열들을 추가하여 상기 제2부호화율을 지원하는 제2패리티 검사 행렬을 생성하고, 상기 제2패리티 검사 행렬을 상기 패리티 검사 행렬로 생성하는 과정을 포함한다.
이하, 본 발명에 따른 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.
먼저, 차세대 통신 시스템에서는 고속 대용량 데이터 송수신을 지원하기 위해 다양한 방식들, 일 예로 하이브리드 자동 반복 요구(HARQ: Hybrid Automatic Repaet reQuest, 이하 'HARQ'라 칭하기로 한다) 방식과 적응적 변조 및 부호화(AMC: Adaptive Modulation and Coding, 이하 'AMC'라 칭하기로 한다) 방식 등과 같은 다양한 방식들이 제안되었으며, 상기 HARQ 방식 및 AMC 방식 등을 사용하기 위해서는 다양한 부호화율들을 지원해야만 한다. 그런데, 종래 기술 부분에서도 설명한 바와 같이 차세대 통신 시스템에서 적극적으로 사용을 고려하고 있는 블록(block) 저밀도 패리티 검사(LDPC: Low Density Parity Check, 이하 'LDPC'라 칭하기로 한다) 부호는 그 특성상 부호화율면에서 제한이 존재한다. 따라서, 본 발명에서는 블록 LDPC 부호를 사용하는 통신 시스템에서 다양한 부호화율(coding rate)들을 지원하는 신호 송수신 장치 및 방법을 제안한다.
먼저, 블록 LDPC 부호의 설계는 패리티 검사 행렬(parity check matrix)의 설계를 통해 구현된다. 그런데, 블록 LDPC 부호를 사용하는 통신 시스템에서 1개의 코덱(CODEC)을 사용하여 다양한 부호화율들을 지원하기 위해서는 1개의 패리티 검사 행렬이 다양한 부호화율들을 지원할 수 있도록 설계되어야만 한다. 이렇게, 1개의 패리티 검사 행렬을 사용하여 2개 이상의 부호화율들을 지원하도록 하는 대표적인 방식이 천공(puncturing) 방식이다.
그러면 여기서 상기 천공 방식에 대해서 설명하면 다음과 같다.
상기 천공 방식은 부호화기에서 생성한 부호어 벡터(codeword vector) 전부를 송신하지 않고 일부만 송신함으로써 부호화율을 높이는 방식이다. 즉, 상기 천공 방식은 부호어 벡터에서 일부를 천공하고, 상기 천공된 일부를 제외한 나머지 부분만을 송신하는 방식이다. 여기서, 상기 부호어 벡터가 정보 벡터(information vector)와 패리티 벡터(parity vector)를 포함하고, 상기 정보 벡터가 적어도 1개 이상의 정보 비트를 포함하고, 상기 패리티 벡터가 적어도 1개 이상의 패리티 비트를 포함한다고 가정할 경우, 상기 부호어 벡터중 천공되는 부분은 일반적으로 패리티 벡터에 존재한다. 즉, 부호어 벡터중 정보 벡터가 천공될 경우에는 복호기에서 정보 벡터에 대한 입력값이 존재하지 않아 그 복호가 정상적으로 수행되지 않는 경우가 발생할 수 있기 때문에, 일반적으로 부호어 벡터중 패리티 벡터가 천공되는 것이다. 그러나, 블록 LDPC 부호의 경우 정보 벡터중 디그리(degree)가 높은 패리티 검사 행렬의 열(column)에 대응되는 소수의 정보 비트들을 천공할 경우에는 정보 벡터를 천공했다고 하더라도 반복 복호를 통하여 복호가 정상적으로 수행되며, 소수의 정보 비트들을 천공한 대신 패리티 벡터가 포함하는 패리티 비트들을 추가적으로 생성할 수 있으므로 그 복호 성능이 향상된다.
그러면 여기서 일 예로 부호화율이 1/2인 (N,K) = (1720,860) 블록 LDPC 부호의 패리티 검사 행렬에 대해서 설명하기로 한다.
먼저, 상기 (1720,860) 블록 LDPC 부호를 정보 벡터와 패리티 벡터로 표현하면 하기 수학식 1과 같이 나타낼 수 있다.
Figure 112007018503615-pat00001
상기 수학식 1에서
Figure 112007018503615-pat00002
는 부호어 벡터, 즉 (1720,860) 블록 LDPC 부호를 나타내며,
Figure 112007018503615-pat00003
는 정보 벡터를 나타내며,
Figure 112007018503615-pat00004
는 상기 정보 벡터가 포함하는 정보 비트들 중 i번째 정보 비트를 나타내며,
Figure 112007018503615-pat00005
는 패리티 벡터를 나타내며,
Figure 112007018503615-pat00006
는 상기 패리티 벡터가 포함하는 패리티 비트들중 i번째 패리티 비트를 나타낸다.
상기 (1720,860) 블록 LDPC 부호의 패리티 벡터를 천공하여 하기 수학식 2와 같은 천공된 부호어 벡터가 생성된다고 가정하기로 한다.
Figure 112007018503615-pat00007
상기 수학식 2에서
Figure 112007018503615-pat00008
는 천공된 부호어 벡터를 나타낸다. 상기 수학식 2와 같은 천공된 부호어 벡터는 결국 부호화율 2/3인 (N,K) = (1290,860) 블록 LDPC 부호와 동일하게 된다.
한편, 상기 천공 방식이 사용되었을 경우, 블록 LDPC 부호의 복호는 천공된 패리티 비트를 소실(erasure)로 간주함으로써 천공 방식이 사용되지 않은 블록 LDPC 부호의 복호시 사용되는 패리티 검사 행렬과 동일한 패리티 검사 행렬을 사용하여 수행된다. 즉, 천공된 패리티 비트에 대응되는 채널로부터 입력되는 LLR (log-likelihood ratio) 값을 항상 0으로 간주하면 된다. 일 예로, 부호어 벡터에서 디그리가 2인 패리티 검사 행렬의 열에 대응되는 비트들이 천공되면, 천공된 비트들에 대응되는 노드(node)들은 복호시 반복 복호에 따른 성능 개선 또는 열화에 영향을 주지 않으며, 단지 다른 노드들로부터 전달되는 메시지들이 이동하는 경로 역할을 수행할 뿐이다. 다른 예로, 부호어 벡터에서 디그리가 1인 패리티 검사 행렬의 열에 대응되는 비트들이 천공되면 천공된 비트들에 대응되는 노드들은 복호시 단순히 '0'값만을 전달한다. 이 경우, 상기 천공된 비트들에 연결된 검사 노 드(check node)들의 출력 신호는 항상 '0'이 되므로 상기 천공된 비트들에 연결된 패리티 검사 행렬의 행(row)들을 삭제할 수 있다.
상기에서 설명한 바와 같이 상기 천공 방식을 사용하게 되면 부호화율을 변경하더라도 부호화 및 복호를 위해 처음 주어진 부호화기 및 복호기를 그대로 사용하는 것이 가능하게 된다. 따라서, 천공 방식은 부호화 복잡도와 복호 복잡도가 부호화율과 부호어 벡터 길이에 상관없이 거의 일정하다는 특성을 가진다. 또한, 상기 천공 방식은 정보 벡터의 길이는 항상 고정시키고 패리티 벡터의 길이만을 변화시켜 부호화율을 변화시킬 수 있다는 특성을 가진다.
그러면 여기서 도 1을 참조하여 상기 천공 방식이 사용될 경우, 블록 LDPC 부호의 복호 과정시 천공된 비트들에 대응되는 노드들의 역할에 대해서 설명하기로 한다.
상기 도 1은 천공 방식이 사용될 경우, 블록 LDPC 부호의 복호 과정시 천공된 비트들에 대응되는 노드들의 역할을 도시한 도면이다.
상기 도 1에서
Figure 112007018503615-pat00009
는 천공된 노드를 나타내며, 화살표가 존재하는 선은 메시지가 전달되는 방향을 나타낸다. 상기 도 1에서, (a)에 나타낸 바와 같은 채널로부터의 메시지 입력은 첫 번째 복호 과정에서 (b)와 같이 검사 노드로 전달된다. 검사 노드에서 천공된 노드와 연결되어 있는 모든 노드들로 전달되는 메시지는 (c)에 나타낸 바와 같이 0이 된다. 또한 천공된 노드로 전달되는 메시지는 0이 아니며 이 메시지들은 (d)에 나타낸 바와 같이 서로 영향을 주지 않고 각각의 경로를 따라 전달된다. 이후의 복호 과정은 일반적인 블록 LDPC 부호의 복호 과정과 동일하며, 천공된 노드는 계속해서 복호 성능 개선에 영향을 주지 않고 단순히 메시지들의 전달 경로 역할만을 수행함을 알 수 있다.
즉, 만약 디그리가 2인 패리티 검사 행렬의 열에 대응되는 비트를 천공할 경우, 천공된 비트에 대응하는 노드는 복호 과정에서 반복 복호에 따른 성능 개선 또는 열화에 영향을 주지 않으며, 단지 다른 노드들로부터 전달되는 메시지들이 전달되는 역할을 수행하게 될 뿐이다.
또한, 만약 디그리가 1인 패리티 검사 행렬의 열에 대응되는 비트를 천공할 경우, 천공된 비트에 대응하는 변수 노드는 복호 과정에서 ‘0’값만을 전달하는 역할을 수행한다. 그리고 상기 변수 노드에 연결된 검사 노드의 출력 신호는 항상 ‘0’이 되므로 상기 검사 노드를 삭제하는 것이 가능하게 된다. 그러므로 패리티 검사 행렬에서 상기 변수 노드에 상응하는 열과 상기 검사 노드에 상응하는 행을 삭제하는 것이 가능하게 된다.
상기 도 1에서와 같이 디그리가 2인 3개의 변수 노드들과 디그리가 1인 1개의 변수 노드가 4개의 검사 노드들로 연결되어 있을 경우, 모든 변수 노드들(100, 102, 104, 106)에 상응하는 비트들이 천공된다면 상기 4개의 검사 노드들을 모두 제거하는 것이 가능하게 된다. 이는, 패리티 검사 행렬에서 디그리가 2인 변수 노드와 디그리가 1인 변수 노드 및 그에 연결되어 있는 검사 노드에 대응하는 열들을 제거하는 것과 동일한 효과를 나타낸다. 즉, 상기 삭제된 열과 행에 상응하는 변수노드와 검사 노드는 부호화 및 복호시 사용되지 않기 때문에 부호화 및 복호 복잡 도를 감소시킬 수 있다. 또한, 비교적 높은 부호화율을 가지는 블록 LDPC 부호에 상응하는 패리티 검사 행렬의 디그리 분포를 최적화시키기가 용이하게 된다.
한편, 상기에서 설명한 바와 같이 블록 LDPC 부호를 사용하는 통신 시스템에서 1개의 코덱을 사용하여 다양한 부호화율을 지원하기 위해서는 1개의 패리티 검사 행렬이 다양한 부호화율을 지원하는 형태를 가져야만 한다. 따라서, 본 발명에서는 미리 설정되어 있는 제1패리티 검사 행렬, 즉 자(child) 패리티 검사 행렬과 상기 자 패리티 검사 행렬을 기반으로 하여 생성되는 모(parent) 패리티 검사 행렬을 사용하여 다양한 부호화율을 지원하는 방안을 제안한다. 여기서는 설명의 편의를 위해 상기 모 패리티 검사 행렬이 상기 자 패리티 검사 행렬을 기반으로 하여 생성되는 경우를 설명하기로 하나, 상기 모 패리티 검사 행렬과 자 패리티 검사 행렬이 별도로 생성 가능함은 물론이다. 여기서, 상기 자 패리티 검사 행렬은 높은 부호화율 R1을 가지는 블록 LDPC 부호의 패리티 검사 행렬이며, 상기 모 패리티 검사 행렬은 상기 자 패리티 검사 행렬을 기반으로 하여 디그리가 2인 열과 디그리가 1인 열들을 연접하여 생성되는, 낮은 부호화율 R2를 가지는 블록 LDPC 부호의 패리티 검사 행렬이다. 또한, 상기 자 패리티 검사 행렬 및 모 패리티 검사 행렬은 정보 벡터에 대응되는 정보 파트(information part)와 패리티 벡터에 대응되는 패리티 파트를 포함한다고 가정하기로 한다.
그러면 여기서 본 발명의 실시예에 따른 다양한 부호화율들을 지원하는 블록 LDPC 부호의 패리티 검사 행렬에 대해서 설명하기로 한다.
먼저, 낮은 부호화율인 R2를 가지는 블록 LDPC 부호의 패리티 검사 행렬, 즉 모 패리티 검사 행렬은 하기 수학식 3과 같이 표현된다고 가정하기로 한다.
Figure 112007018503615-pat00010
상기 모 패리티 검사 행렬은 다수의 부분 행렬(partial matrix)들, 즉 H1과, H2과, H3과, Hp11과, Hp21과, Hp31과,0과, Hp2과, Hp32과, 0과, 0과, Hp3를 포함한다. 여기서, 부분 행렬들 H1과, H2과, H3는 상기 모 패리티 검사 행렬의 정보 파트에 대응되며, 부분 행렬들 Hp11과, Hp21과, Hp31과,0과, Hp2과, Hp32과, 0과, 0과, Hp3는 상기 모 패리티 검사 행렬의 패리티 파트에 대응된다. 또한, 상기 수학식 3에서 0은 해당 행렬의 모든 엘리먼트(element)들이 0(zero) 값을 가지는 0 행렬을 나타낸다. 상기 부분 행렬 Hp3는 모든 열의 웨이트(weight)가 1이며, 상기 웨이트는 0이 아닌(non-zero) 값, 일 예로 1의 값을 가지는 엘리먼트들의 개수를 나타낸다. 상기 부분 행렬 Hp3는 일 예로 항등(identity) 행렬로 구현 가능하다. 여기서, 웨이트가 1인 열이 패리티 검사 행렬에 존재하면 부호의 최소 거리(minimum distance)를 증가시킬 수 있으므로 성능 향상을 획득할 수 있다. 그러나 웨이트가 1인 열의 개수가 너무 많을 경우에는 오류 마루(error floor) 현상이 발생할 수 있으며, 상기 웨이트가 1인 열의 개수는 밀도 진화 분석 방식 등을 사용하여 최적의 성능을 나타내 도록 결정된다.
한편, 상기 수학식 3에서
Figure 112007018503615-pat00011
는 1개의 열의 웨이트는 1이며, 나머지 모든 열들의 웨이트가 2를 가지도록 생성된다. 여기서, t는 이항(transpose) 연산을 나타낸다. 일 예로 하기 수학식 4와 같이 부분 행렬 Hp2는 이중 대각(dual diagonal) 구조를 가지도록 생성되며, 부분 행렬 Hp32는 0 행렬로 생성된다.
Figure 112007018503615-pat00012
상기 수학식 4에 나타낸 바와 같이 부분 행렬 Hp2와 Hp32가 생성될 경우, 상기 부분 행렬 Hp2와 Hp3의 열에 상응하는 비트들을 천공하여 낮은 부호화율 R2를 가지는 블록 LDPC 부호를 생성할 수 있다.
한편, 상기에서 설명한 바와 같이 천공 방식을 사용할 경우, 천공된 비트들에 상응하는 패리티 검사 행렬의 열과, 상기 열에 연결된 행을 삭제하여 하기 수학식 5와 같은 자 패리티 검사 행렬을 생성할 수 있다.
Figure 112007018503615-pat00013
한편, 다양한 부호화율들에 대해서 우수한 성능을 보장하는 블록 LDPC 부호를 설계하기 위해서는 상기 수학식 4에 나타낸 부분 행렬들, 즉 부분 행렬 Hp2와 Hp32는 최적의 디그리 분포를 가지도록 생성된다. 여기서, 일 예로 밀도 진화 분석 방식을 사용하여 최적의 디그리 분포를 검출할 수 있다. 그리고, 상기 수학식 4에 나타낸 바와 같은 부분 행렬들을 기반으로 하여 상기 수학식 3에 나타낸 바와 같은 모 패리티 검사 행렬에 대한 최적의 디그리 분포를 검출한다. 여기서, 일 예로 밀도 진화 분석 방식을 사용하여 최적의 디그리 분포를 검출할 수 있다.
또한, 낮은 부호화율 R2을 가지는 블록 LDPC 부호를 생성하기 위해서는, 상기 수학식 5에 나타낸 바와 같은 자 패리티 검사 행렬을 사용하여 생성된 블록 LDPC 부호를 다시 하기 수학식 6에 나타낸 바와 같은 패리티 검사 행렬을 사용하여 부호화시킨다.
Figure 112007018503615-pat00014
이하, 설명의 편의상 상기 수학식 6에 나타낸 바와 같이 자 패리티 검사 행 렬을 사용하여 생성된 패리티 검사 행렬을 '추가 자 패리티 검사 행렬'이라 칭하기로 한다. 여기서, 상기 추가 자 패리티 검사 행렬을 사용하여 생성되는 LDPC 부호의 부호화율 R3은 자 패리티 검사 행렬을 사용하여 생성되는 블록 LDPC 부호의 부호화율 R1과 모 패리티 검사 행렬을 사용하여 생성되는 블록 LDPC 부호의 부호화율 R2 사이의 값이다. 특히, 상기 수학식 4에 나타낸 바와 같이 부분 행렬 Hp2와 Hp32를 생성할 경우, 축적기(accumulator)를 사용하여 블록 LDPC 부호를 쉽게 생성하는 것이 가능해진다.
상기 자 패리티 검사 행렬을 사용하여 생성되는 블록 LDPC 부호의 부호화율 R1과 모 패리티 검사 행렬을 사용하여 생성되는 블록 LDPC 부호의 부호화율 R2 사이의 부호화율 R3을 가지는 블록 LDPC 부호를 생성하기 위해서는 상기 부분 행렬 Hp2와 Hp3에 해당하는 패리티 비트들을 천공하거나, 혹은 상기 천공하는 패리티 비트들에 상응하는 열과, 상기 열에 연결된 행들을 삭제함으로써 부호화 및 복호 복잡도를 감소시킬 수 있다.
다음으로 도 2를 참조하여 본 발명의 실시예에 따른 블록 LDPC 부호를 생성하는 과정에 대해서 설명하기로 한다.
상기 도 2는 본 발명의 실시예에 따른 블록 LDPC 부호를 생성하는 과정을 도시한 순서도이다.
상기 도 2를 설명하기에 앞서, 상기 도 2에서 설명할 블록 LDPC 부호를 생성하는 과정은 하기 도 3에서 설명할 부호화기(311)에서 수행됨에 유의하여야만 한 다. 상기 도 2를 참조하면, 먼저 211단계에서 부호화기(311)는 사용할 부호화율을 결정하고 213단계로 진행한다. 상기 213단계에서 상기 부호화기(311)는 정보 벡터를 입력받고 215단계로 진행한다. 상기 215단계에서 상기 부호화기(311)는 상기 정보 벡터를 부호화율 R1을 지원하는 자 패리티 검사 행렬을 사용하여 부호화한 후 217단계로 진행한다. 여기서, 상기 자 패리티 검사 행렬은 상기 수학식 5에 나타낸 바와 같다. 또한, 상기 정보 벡터를 s라고 가정할 경우, 상기 자 패리티 검사 행렬을 사용하여 부호화된 부호어 벡터, 즉 부호화율 R1을 가지는 블록 LDPC 부호는 정보 벡터 s와 제1패리티 벡터 p1을 포함한다고 가정하기로 한다.
상기 217단계에서 상기 부호화기(311)는 상기 결정한 부호화율이 상기 부호화율 R1 미만인지 검사한다. 상기 검사 결과 상기 결정한 부호화율이 상기 부호화율 R1 미만이 아닐 경우, 즉 상기 결정한 부호화율이 상기 부호화율 R1과 동일할 경우 219단계로 진행한다. 상기 219단계에서 상기 부호화기(311)는 상기 정보 벡터 s와 제1패리티 벡터 p1을 포함하는 블록 LDPC 부호를 출력할 최종 블록 LDPC 부호로 생성한 후 종료한다.
한편, 상기 217단계에서 검사 결과 상기 결정한 부호화율이 상기 부호화율 R1 미만일 경우 상기 부호화기(311)는 221단계로 진행한다. 상기 221단계에서 상기 부호화기(311)는 상기 자 패리티 검사 행렬을 사용하여 생성된 블록 LDPC 부호를 상기 자 패리티 검사 행렬이 제외된 모 패리티 검사 행렬, 즉 추가 자 패리티 검사 행렬을 사용하여 부호화한 후 223단계로 진행한다. 여기서, 상기 모 패리티 검사 행렬은 3에 나타낸 바와 같으며, 상기 추가 자 패리티 검사 행렬은 상기 수학식 6 에 나타낸 바와 같다. 또한, 상기 추가 자 패리티 검사 행렬을 사용하여 생성된 블록 LDPC 부호는 상기 정보 벡터 s와, 제1패리티 벡터 p1과, 제2패리티 벡터 p2를 포함한다. 상기 223단계에서 상기 부호화기(311)는 상기 정보 벡터 s와, 제1패리티 벡터 p1과, 제2패리티 벡터 p2를 포함하는 블록 LDPC 부호를 출력할 최종 블록 LDPC 부호로 생성한 후 종료한다.
다음으로 도 3을 참조하여 본 발명의 실시예에 따른 블록 LDPC 부호를 사용하는 통신 시스템에서 신호 송신 장치 구조에 대해서 설명하기로 한다.
상기 도 3은 본 발명의 실시예에 따른 블록 LDPC 부호를 사용하는 통신 시스템에서 신호 송신 장치의 구조를 도시한 도면이다.
상기 도 3을 참조하면, 먼저 상기 신호 송신 장치는 부호화기(encoder)(311)와, 변조기(modulator)(313)와, 송신기(315)를 포함한다. 먼저, 상기 신호 송신 장치에서 송신하고자 하는 정보 데이터, 즉 정보 벡터(information vector)가 발생되면, 상기 정보 벡터는 상기 부호화기(311)로 전달된다. 상기 부호화기(311)는 상기 정보 벡터를 미리 설정되어 있는 부호화 방식으로 부호화하여 부호어 벡터(codeword vector), 즉 블록 LDPC 부호어로 생성한 후 상기 변조기(313)로 출력한다. 여기서, 상기 부호화 방식은 LDPC 부호화 방식이 되는 것이며, 이에 대해서는 상기 도 2에서 설명한 바와 같으므로 그 상세한 설명을 생략하기로 한다. 상기 변조기(313)는 상기 부호어 벡터를 미리 설정되어 있는 변조 방식으로 변조하여 변조 벡터로 생성하여 상기 송신기(315)로 출력한다. 상기 송신기(315)는 상기 변조기(313)에서 출력한 변조 벡터를 입력하여 송신 신호 처리한 후 안테나를 통해 신 호 수신 장치로 송신한다.
다음으로 도 4를 참조하여 본 발명의 실시예에 따른 블록 LDPC 부호를 사용하는 통신 시스템에서 신호 수신 장치 구조에 대해서 설명하기로 한다.
상기 도 4는 본 발명의 실시예에 따른 블록 LDPC 부호를 사용하는 통신 시스템에서 신호 수신 장치의 구조를 도시한 도면이다.
상기 도 4를 참조하면, 상기 신호 수신 장치는 수신기(411)와, 복조기(de-modulator)(413)와, 복호기(decoder)(415)를 포함한다. 먼저, 신호 송신 장치에서 송신한 신호는 상기 신호 수신 장치의 안테나를 통해 수신되고, 상기 안테나를 통해 수신된 신호는 상기 수신기(411)로 전달된다. 상기 수신기(411)는 상기 수신 신호를 수신 신호 처리한 후 그 수신 신호 처리된 수신 벡터를 상기 복조기(413)로 출력한다. 상기 복조기(413)는 상기 수신기(411)에서 출력한 수신 벡터를 입력하여 상기 신호 송신 장치의 변조기, 즉 변조기(113)에서 적용한 변조 방식에 상응하는 복조 방식으로 복조한 후 그 복조한 복조 벡터를 상기 복호기(415)로 출력한다. 상기 복호기(415)는 상기 복조기(413)에서 출력한 복조 벡터를 입력하여 상기 신호 송신 장치의 부호화기, 즉 부호화기(111)에서 적용한 부호화 방식에 상응하는 복호 방식으로 복호한 후 그 복호한 신호를 최종적으로 복원된 정보 벡터로 출력한다. 여기서, 상기 복호 방식, 즉 블록 LDPC 복호 방식은 일 예로 합곱(sum-product) 알고리즘(algorithm)에 기반한 반복 복호(iterative decoding) 알고리즘을 사용하는 방식이라고 가정하기로 한다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같은 본 발명은 블록 LDPC 부호를 사용하는 통신 시스템에서 다양한 부호화율들을 지원하여 신호를 송수신하는 것을 가능하게 한다는 이점을 가진다. 이렇게, 본 발명은 다양한 부호화율들을 지원함으로써 블록 LDPC 부호의 유연성을 향상시킨다는 이점을 가진다. 또한, 본 발명은 1개의 코덱을 사용하여 다양한 부호화율들을 지원하는 것을 가능하게 함으로써 블록 LDPC 부호를 사용하는 통신 시스템의 하드웨어 복잡도를 최소화시킨다는 이점을 가진다.

Claims (24)

  1. 통신 시스템의 신호 송신 장치에서 신호 송신 방법에 있어서,
    사용할 부호화율에 상응하게 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호의 패리티 검사 행렬을 생성하는 과정과,
    정보 벡터를 상기 패리티 검사 행렬을 사용하여 부호어 벡터로 생성하는 과정을 포함하며,
    상기 패리티 검사 행렬을 생성하는 과정은;
    상기 부호화율이 제1부호화율일 경우, 미리 설정되어 있는 제1패리티 검사 행렬을 그대로 상기 패리티 검사 행렬로 생성하는 과정과,
    상기 부호화율이 상기 제1부호화율 보다 낮은 제2부호화율일 경우, 상기 제1패리티 검사 행렬에 디그리가 1인 열들과 디그리가 2인 열들을 추가하여 상기 제2부호화율을 지원하는 제2패리티 검사 행렬을 생성하고, 상기 제2패리티 검사 행렬을 상기 패리티 검사 행렬로 생성하는 과정을 포함하는 신호 송신 장치에서 신호 송신 방법.
  2. 제1항에 있어서,
    상기 부호어 벡터를 송신하는 과정을 더 포함하는 신호 송신 장치에서 신호 송신 방법.
  3. 제1항에 있어서,
    상기 제1패리티 검사 행렬은 하기 수학식 7과 같이 표현됨을 특징으로 하는 신호 송신 장치에서 신호 송신 방법.
    Figure 112007018503615-pat00015
    상기 수학식 7에서 H1과, Hp11은 상기 제1패리티 검사 행렬이 포함하는 부분 행렬들임.
  4. 제3항에 있어서,
    상기 제2패리티 검사 행렬은 하기 수학식 8과 같이 표현됨을 특징으로 하는 신호 송신 장치에서 신호 송신 방법.
    Figure 112007018503615-pat00016
    상기 수학식 8에서, H1과, H2과, H3과, Hp11과, Hp21과, Hp31과, 0과, Hp2와, Hp32 과, 0과, 0과, Hp3는 상기 제2패리티 검사 행렬이 포함하는 부분 행렬들이며, 0은 0 행렬을 나타냄.
  5. 제4항에 있어서,
    상기 제2패리티 검사 행렬에서
    Figure 112007018503615-pat00017
    는 1개의 열의 웨이트는 1이며, 나머지 모든 열들의 웨이트가 2를 가지도록 생성된 것이며, t는 이항(transpose) 연산을 나타냄을 특징으로 하는 신호 송신 장치에서 신호 송신 방법.
  6. 제4항에 있어서,
    상기 제2패리티 검사 행렬에서 상기 부분 행렬 Hp2는 이중 대각(dual diagonal) 구조를 가지며, 부분 행렬 Hp32는 0 행렬임을 특징으로 하는 신호 송신 장치에서 신호 송신 방법.
  7. 통신 시스템의 신호 송신 장치에 있어서,
    사용할 부호화율에 상응하게 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호의 패리티 검사 행렬을 생성하고, 정보 벡터를 상기 패리티 검사 행렬을 사용하여 부호어 벡터로 생성하는 부호화기를 포함하며,
    상기 부호화기는;
    상기 부호화율이 제1부호화율일 경우, 미리 설정되어 있는 제1패리티 검사 행렬을 그대로 상기 패리티 검사 행렬로 생성하고,
    상기 부호화율이 상기 제1부호화율 보다 낮은 제2부호화율일 경우, 상기 제1패리티 검사 행렬에 디그리가 1인 열들과 디그리가 2인 열들을 추가하여 상기 제2부호화율을 지원하는 제2패리티 검사 행렬을 생성하고, 상기 제2패리티 검사 행렬을 상기 패리티 검사 행렬로 생성함을 특징으로 하는 신호 송신 장치.
  8. 제7항에 있어서,
    상기 부호어 벡터를 송신하는 송신기를 더 포함하는 신호 송신 장치.
  9. 제7항에 있어서,
    상기 제1패리티 검사 행렬은 하기 수학식 9와 같이 표현됨을 특징으로 하는 신호 송신 장치.
    Figure 112007018503615-pat00018
    상기 수학식 9에서 H1과, Hp11은 상기 제1패리티 검사 행렬이 포함하는 부분 행렬들임.
  10. 제9항에 있어서,
    상기 제2패리티 검사 행렬은 하기 수학식 10과 같이 표현됨을 특징으로 하는 신호 송신 장치.
    Figure 112007018503615-pat00019
    상기 수학식 10에서, H1과, H2과, H3과, Hp11과, Hp21과, Hp31과, 0과, Hp2와, Hp32과, 0과, 0과, Hp3는 상기 제2패리티 검사 행렬이 포함하는 부분 행렬들이며, 0은 0 행렬을 나타냄.
  11. 제10항에 있어서,
    상기 제2패리티 검사 행렬에서
    Figure 112007018503615-pat00020
    는 1개의 열의 웨이트는 1이며, 나머지 모든 열들의 웨이트가 2를 가지도록 생성된 것이며, t는 이항(transpose) 연산을 나타냄을 특징으로 하는 신호 송신 장치.
  12. 제10항에 있어서,
    상기 제2패리티 검사 행렬에서 상기 부분 행렬 Hp2는 이중 대각(dual diagonal) 구조를 가지며, 부분 행렬 Hp32는 0 행렬임을 특징으로 하는 신호 송신 장치.
  13. 통신 시스템의 신호 수신 장치에서 신호 수신 방법에 있어서,
    상기 신호 수신 장치에 대응하는 신호 송신 장치에서 사용한 부호화율에 상응하게 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호의 패리티 검사 행렬을 생성하는 과정과,
    수신된 부호어 벡터를 상기 패리티 검사 행렬을 사용하여 정보 벡터로 복호하는 과정을 포함하며,
    상기 패리티 검사 행렬을 생성하는 과정은;
    상기 부호화율이 제1부호화율일 경우, 미리 설정되어 있는 제1패리티 검사 행렬을 그대로 상기 패리티 검사 행렬로 생성하는 과정과,
    상기 부호화율이 상기 제1부호화율 보다 낮은 제2부호화율일 경우, 상기 제1패리티 검사 행렬에 디그리가 1인 열들과 디그리가 2인 열들을 추가하여 상기 제2부호화율을 지원하는 제2패리티 검사 행렬을 생성하고, 상기 제2패리티 검사 행렬을 상기 패리티 검사 행렬로 생성하는 과정을 포함하는 신호 수신 장치에서 신호 수신 방법.
  14. 제13항에 있어서,
    상기 부호어 벡터를 수신하는 과정을 더 포함하는 신호 수신 장치에서 신호 수신 방법.
  15. 제13항에 있어서,
    상기 제1패리티 검사 행렬은 하기 수학식 11과 같이 표현됨을 특징으로 하는 신호 수신 장치에서 신호 수신 방법.
    Figure 112007018503615-pat00021
    상기 수학식 11에서 H1과, Hp11은 상기 제1패리티 검사 행렬이 포함하는 부분 행렬들임.
  16. 제15항에 있어서,
    상기 제2패리티 검사 행렬은 하기 수학식 12와 같이 표현됨을 특징으로 하는 신호 수신 장치에서 신호 수신 방법.
    Figure 112007018503615-pat00022
    상기 수학식 12에서, H1과, H2과, H3과, Hp11과, Hp21과, Hp31과, 0과, Hp2와, Hp32과, 0과, 0과, Hp3는 상기 제2패리티 검사 행렬이 포함하는 부분 행렬들이며, 0은 0 행렬을 나타냄.
  17. 제16항에 있어서,
    상기 제2패리티 검사 행렬에서
    Figure 112007018503615-pat00023
    는 1개의 열의 웨이트는 1이며, 나머지 모든 열들의 웨이트가 2를 가지도록 생성된 것이며, t는 이항(transpose) 연산을 나타냄을 특징으로 하는 신호 수신 장치에서 신호 수신 방법.
  18. 제16항에 있어서,
    상기 제2패리티 검사 행렬에서 상기 부분 행렬 Hp2는 이중 대각(dual diagonal) 구조를 가지며, 부분 행렬 Hp32는 0 행렬임을 특징으로 하는 신호 수신 장치에서 신호 수신 방법.
  19. 통신 시스템의 신호 수신 장치에 있어서,
    상기 신호 수신 장치에 대응하는 신호 송신 장치에서 사용한 부호화율에 상응하게 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호의 패리티 검사 행렬을 생성하고, 수신된 부호어 벡터를 상기 패리티 검사 행렬을 사용하여 정보 벡터로 복호하는 복호기를 포함하며,
    상기 복호기는;
    상기 부호화율이 제1부호화율일 경우, 미리 설정되어 있는 제1패리티 검사 행렬을 그대로 상기 패리티 검사 행렬로 생성하고,
    상기 부호화율이 상기 제1부호화율 보다 낮은 제2부호화율일 경우, 상기 제1패리티 검사 행렬에 디그리가 1인 열들과 디그리가 2인 열들을 추가하여 상기 제2부호화율을 지원하는 제2패리티 검사 행렬을 생성하고, 상기 제2패리티 검사 행렬을 상기 패리티 검사 행렬로 생성함을 특징으로 하는 신호 수신 장치.
  20. 제19항에 있어서,
    상기 부호어 벡터를 수신하는 수신기를 더 포함하는 신호 수신 장치.
  21. 제19항에 있어서,
    상기 제1패리티 검사 행렬은 하기 수학식 13과 같이 표현됨을 특징으로 하는 신호 수신 장치.
    Figure 112007018503615-pat00024
    상기 수학식 13에서 H1과, Hp11은 상기 제1패리티 검사 행렬이 포함하는 부분 행렬들임.
  22. 제21항에 있어서,
    상기 제2패리티 검사 행렬은 하기 수학식 14와 같이 표현됨을 특징으로 하는 신호 수신 장치.
    Figure 112007018503615-pat00025
    상기 수학식 14에서, H1과, H2과, H3과, Hp11과, Hp21과, Hp31과, 0과, Hp2와, Hp32과, 0과, 0과, Hp3는 상기 제2패리티 검사 행렬이 포함하는 부분 행렬들이며, 0은 0 행렬을 나타냄.
  23. 제22항에 있어서,
    상기 제2패리티 검사 행렬에서
    Figure 112007018503615-pat00026
    는 1개의 열의 웨이트는 1이며, 나머지 모든 열들의 웨이트가 2를 가지도록 생성된 것이며, t는 이항(transpose) 연산을 나타냄을 특징으로 하는 신호 수신 장치.
  24. 제22항에 있어서,
    상기 제2패리티 검사 행렬에서 상기 부분 행렬 Hp2는 이중 대각(dual diagonal) 구조를 가지며, 부분 행렬 Hp32는 0 행렬임을 특징으로 하는 신호 수신 장치.
KR1020070022112A 2007-03-06 2007-03-06 통신 시스템에서 신호 송수신 장치 및 방법 KR100996030B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070022112A KR100996030B1 (ko) 2007-03-06 2007-03-06 통신 시스템에서 신호 송수신 장치 및 방법
US12/074,890 US8055987B2 (en) 2007-03-06 2008-03-06 Apparatus and method for transmitting and receiving signal in a communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070022112A KR100996030B1 (ko) 2007-03-06 2007-03-06 통신 시스템에서 신호 송수신 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20080081700A KR20080081700A (ko) 2008-09-10
KR100996030B1 true KR100996030B1 (ko) 2010-11-22

Family

ID=39873460

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070022112A KR100996030B1 (ko) 2007-03-06 2007-03-06 통신 시스템에서 신호 송수신 장치 및 방법

Country Status (2)

Country Link
US (1) US8055987B2 (ko)
KR (1) KR100996030B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050118056A (ko) * 2004-05-12 2005-12-15 삼성전자주식회사 다양한 부호율을 갖는 Ｂｌｏｃｋ ＬＤＰＣ 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치
US8161363B2 (en) * 2006-12-04 2012-04-17 Samsung Electronics Co., Ltd Apparatus and method to encode/decode block low density parity check codes in a communication system
FR2953666B1 (fr) * 2009-12-09 2012-07-13 Commissariat Energie Atomique Procede de codage ldpc a redondance incrementale
KR102533393B1 (ko) 2015-06-18 2023-05-19 삼성전자주식회사 통신 시스템에서 부호율 호환 저밀도 패리티 검사 부호를 이용하는 부호화 방법 및 장치
ES2931850T3 (es) * 2016-08-12 2023-01-03 Ericsson Telefon Ab L M Métodos de coincidencia de tasa para códigos QC-LDPC
US10942809B2 (en) 2018-12-20 2021-03-09 Micron Technology, Inc. Changing of error correction codes based on the wear of a memory sub-system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054575A (ja) 2004-08-10 2006-02-23 Kddi Corp 低密度パリティ検査符号化方法および符号化装置、ならびに復号化装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6789227B2 (en) * 2001-07-05 2004-09-07 International Business Machines Corporation System and method for generating low density parity check codes using bit-filling
US7395484B2 (en) * 2002-07-02 2008-07-01 Mitsubishi Denki Kabushiki Kaisha Check matrix generation method and check matrix generation device
US7058873B2 (en) * 2002-11-07 2006-06-06 Carnegie Mellon University Encoding method using a low density parity check code with a column weight of two
KR100996029B1 (ko) * 2003-04-29 2010-11-22 삼성전자주식회사 저밀도 패리티 검사 코드의 부호화 장치 및 방법
KR100955952B1 (ko) * 2003-10-13 2010-05-19 삼성전자주식회사 무선 통신 시스템에서 리프팅 저밀도 패러티 검사 부호를이용한 시공간 부호화 방법 및 장치
US7600173B2 (en) * 2004-04-28 2009-10-06 Mitsubishi Electric Corporation Retransmission control method and communications device
KR20050118056A (ko) 2004-05-12 2005-12-15 삼성전자주식회사 다양한 부호율을 갖는 Ｂｌｏｃｋ ＬＤＰＣ 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치
JP4672016B2 (ja) * 2004-08-09 2011-04-20 エルジー エレクトロニクス インコーポレイティド 低密度パリティ検査行列を用いた符号化及び復号化方法
US7757150B2 (en) * 2004-08-13 2010-07-13 Nokia Corporation Structured puncturing of irregular low-density parity-check (LDPC) codes
KR100684168B1 (ko) * 2004-12-09 2007-02-20 한국전자통신연구원 최적붙임방법을 이용한 다중 부호율 ｌｄｐｃ 부호의디자인 방법
WO2006039801A1 (en) * 2004-10-12 2006-04-20 Nortel Networks Limited System and method for low density parity check encoding of data
US7549105B2 (en) * 2005-01-10 2009-06-16 Broadcom Corporation Construction of irregular LDPC (low density parity check) codes using RS (Reed-Solomon) codes or GRS (generalized Reed-Solomon) code
CN100486150C (zh) * 2005-01-23 2009-05-06 中兴通讯股份有限公司 基于非正则低密度奇偶校验码的编译码器及其生成方法
US7685495B2 (en) * 2005-05-12 2010-03-23 Qualcomm Incorporated Apparatus and method for channel interleaving in communications system
US7783961B2 (en) * 2005-07-01 2010-08-24 Nec Laboratories America, Inc. Rate-compatible low density parity check coding for hybrid ARQ
FR2900294B1 (fr) * 2006-04-19 2008-07-04 St Microelectronics Sa Chargement de la memoire d'entree d'un decodeur ldpc avec des donnees a decoder
KR20070020039A (ko) 2006-11-20 2007-02-16 미쓰비시덴키 가부시키가이샤 재송 제어 방법 및 통신 장치
US8161363B2 (en) * 2006-12-04 2012-04-17 Samsung Electronics Co., Ltd Apparatus and method to encode/decode block low density parity check codes in a communication system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054575A (ja) 2004-08-10 2006-02-23 Kddi Corp 低密度パリティ検査符号化方法および符号化装置、ならびに復号化装置

Also Published As

Publication number Publication date
US20080263431A1 (en) 2008-10-23
KR20080081700A (ko) 2008-09-10
US8055987B2 (en) 2011-11-08

Similar Documents

Publication Publication Date Title
US11616514B2 (en) Method and apparatus for channel encoding and decoding in a communication system using a low-density parity check code
US8060805B2 (en) Apparatus and method to transmit/receive signal in a communication system
KR101445080B1 (ko) 하이브리드 자동 반복 요구 방식을 사용하는 통신 시스템에서 신호 송신 방법 및 장치
US7716561B2 (en) Multi-threshold reliability decoding of low-density parity check codes
KR100630177B1 (ko) 최대 다이버시티 이득을 가지는 시공간 저밀도 패리티검사 부호 부호화/복호화 장치 및 방법
KR100856235B1 (ko) 가변 부호화율을 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법
KR102007770B1 (ko) 패킷의 부호화 방법과 그 복호화 장치 및 방법
KR100929079B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템의 복호 장치 및 방법
US7904792B2 (en) Apparatus and method for transmitting/receiving signal in a communication system
US20110164705A1 (en) Bit mapping scheme for an ldpc coded 32apsk system
KR20070059696A (ko) 통신 시스템에서 가변 부호화율을 지원하는 신호 송수신장치 및 방법
KR100996030B1 (ko) 통신 시스템에서 신호 송수신 장치 및 방법
US8806288B2 (en) Systems and methods for providing unequal error protection code design from probabilistically fixed composition codes
KR20090131230A (ko) 적어도 두 개의 주파수 대역들을 이용하는 저 밀도 패리티코드 인코딩 장치 및 디코딩 장치
KR20090095432A (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서채널부호/복호 방법 및 장치
US7450033B2 (en) Apparatus and method for receiving signal in a communication system
US20100070820A1 (en) Coding apparatus, coding method, coding and decoding apparatus, and communication apparatus
KR100929080B1 (ko) 통신 시스템에서 신호 송수신 장치 및 방법
US8259591B2 (en) Apparatus and method for receiving signal in a communication system
US20090245400A1 (en) Method for selection of error-correction code in mimo wireless communication systems
KR101279711B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호송수신 장치 및 방법
KR20080076635A (ko) 통신 시스템에서 신호 송수신 장치 및 방법
US20070226586A1 (en) Apparatus and method for receiving signal in a communication system
KR20080084401A (ko) 블록 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서신호 송수신 장치 및 방법
KR101357321B1 (ko) 가변 부호율을 지원하는 불균일 연접 지그재그 코드를 복호화하는 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131030

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151029

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171030

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181030

Year of fee payment: 9