KR100684168B1 - 최적붙임방법을 이용한 다중 부호율 ldpc 부호의디자인 방법 - Google Patents
최적붙임방법을 이용한 다중 부호율 ldpc 부호의디자인 방법 Download PDFInfo
- Publication number
- KR100684168B1 KR100684168B1 KR1020040103690A KR20040103690A KR100684168B1 KR 100684168 B1 KR100684168 B1 KR 100684168B1 KR 1020040103690 A KR1020040103690 A KR 1020040103690A KR 20040103690 A KR20040103690 A KR 20040103690A KR 100684168 B1 KR100684168 B1 KR 100684168B1
- Authority
- KR
- South Korea
- Prior art keywords
- code
- rate
- node
- parity
- type
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
- H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
- H04L1/1819—Hybrid protocols; Hybrid automatic repeat request [HARQ] with retransmission of additional or different redundancy
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/618—Shortening and extension of codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6362—Error control coding in combination with rate matching by puncturing
- H03M13/6368—Error control coding in combination with rate matching by puncturing using rate compatible puncturing or complementary puncturing
- H03M13/6393—Rate compatible low-density parity check [LDPC] codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
Abstract
본 발명은 유무선통신 채널코딩 분야의 기술로 단일 코덱을 이용하여 복수의 부호율을 갖는 부호를 부호화하고 복호화하는 기술에 관한 것으로, 패러티 검사 행렬과 같은 구조를 갖는 상기 다중 부호율 부호를 얻기 위해 모부호의 변수 노드에 새로운 패러티를 순차적으로 붙여나가는 단계를 포함하는 다중 부호율 LDPC 부호의 디자인 방법을 개시한다. 본 발명이 제시하는 최적 붙임 방법을 사용하면 최적의 성능을 유지하면서 높은 부호율의 부호를 기본 부호로 하여 복수개의 낮은 부호율 부호를 포함하는 단일 코덱을 디자인 할 수 있다.
채널 코드(Channel Code), LDPC 부호, 다중 부호율(Rate-compatibility), 최적 붙임 방법(Optimal extending)
Description
도 1은 다중 부호율 부호의 패러티 검사행렬 모양을 나타내는 도면이다.
도 2는 도 1의 패러티 검사행렬의 이분 그래프를 나타내는 도면이다.
도 3은 두 개의 균일부호가 연접된 부호의 패러티 검사행렬 모양을 나타내는 도면이다.
도 4는 도 3에 해당하는 패러티 검사행렬의 이분 그래프를 나타내는 도면이다.
도 5는 정보노드에서 체크노드로의 메시지 전달 형태를 나타내는 도면이다.
도 6은 정보노드에서 체크노드로의 메시지 전달 형태의 다른 예를 나타내는 도면이다.
도 7은 패러티노드에서 체크노드로의 메시지 전달 형태를 나타내는 도면이다.
도 8은 패러티노드에서 체크노드로의 메시지 전달 형태의 다른 예를 나타내는 도면이다.
도 9는 체크노드에서 변수노드로의 메시지 전달 형태를 나타내는 도면이다.
도 10은 체크노드에서 변수노드로의 메시지 전달 형태를 나타내는 도면이다.
본 발명은 유무선 통신 시스템에서 데이터의 에러를 감지하고 바로 잡는 채널코딩 기술에 관한 것으로, 보다 상세하게는, 채널부호로 사용되는 LDPC(low density parity check) 부호가 복수개의 부호율을 포함하면서 최적의 성능을 갖도록 패러티 검사행렬을 디자인하는 방법에 관한 것이다.
최근 LDPC 부호가 큰 관심을 끌고 있다. 일반적으로 랜덤 LDPC 부호의 디자인은 다음을 따른다. Richardson 등이 개발한 밀도 전개(density evolution)를 사용하여 무한 길이 LDPC 부호의 최적화된 디그리 분포를 찾는다. 최적화된 디그리 분포에 따라 유한길이 패러티 검사행렬(parity-check matrix)을 만든다.
그리고 LDPC 부호를 채널 부호로 사용하기 위한 노력이 많이 이루어져 왔다. 갤러거(Gallager)에 의해 처음 제시된 LDPC 부호는 오랫동안 잊혀져 왔으나 최근 터보(Turbo) 부호, 그래프 상의 부호등에 대한 관심이 증가하면서 맥케이(Mackay)와 닐(Neal)에 의해 재발견되었고 채널용량에 근접하는 우수한 부호임이 입증되었다. 이와 관련된 내용은 "R. G. Gallager, Low density parity check codes, MIT Press, Cambridge, MA, 1963.", 및 "D. J. C. MacKay and R. M. Neal, Near Shannon limit performance of low density parity check codes, Electron. Lett., vol. 33, no. 6, pp. 457-458, Mar. 1997."에 잘 나타나 있다.
특히, 리차드슨(Richardson) 등은 균일(regular) 및 비균일(irregular) LDPC 부호의 성능 분석을 위한 밀도전개(density evolution) 방법을 제시하였는데 이를 사용하면 무한블럭길이를 갖는 LDPC 부호의 성능을 분석할 수 있기 때문에 무한길이 LDPC 부호의 최적화가 가능하게 되었다. 이는 "T. J. Richardson, M. A. Shokrollahi, and R. L. Urbanke, Design of Capacity-Approaching Irregular Low-Density Pairty-Check Codes, IEEE Trans. Inform. Theory, vol. 47, pp. 619-637, Feb, 2001."에 잘 나타나 있다.
밀도전개는 변수 노드(variable node)와 체크 노드(check node)의 디그리 분포(degree distribution)를 따르는 LDPC 부호 앙상블(ensemble)의 평균적인 성능을 기술한다. 패러티 검사행렬의 관점에서 보면 주어진 디그리 분포를 따르도록 패러티 검사행렬의 각 열과 행이 포함하는 '1'의 개수가 정해져 있고 '1'의 위치가 랜덤하게 결정된다고 가정할 때 생성되는 부호 앙상블의 평균적 성능을 검사하는 것이다.
다중 부호율(rate compatible) 부호를 제작하기 위해 부호 연접의 방법을 사용하고 최적의 연접 구조를 얻기 위해 밀도전개를 통해 부호를 디자인한다. 다중 부호율 부호는 채널 환경에 따라 다양한 부호율의 부호를 사용할 필요가 통신 시스템에서 요구된다. 예를 들어 Type-II Hybrid ARQ에서는 오류검출을 위해 높은 부호율의 (k', k) 선형부호 C1, 오류정정을 위해 다중 부호율 부호인 (n, k') 선형부호 C2를 사용한다. 처음 패킷을 전송할 때는 가장 높은 부호율을 갖는 부호로 부호하하여 전송한다. 전송된 패킷에 대해 부정응답(nonackonwledgment, NAK) 신호를 받으면 이전에 보낸 패러티 비트(parity bit)들과 중복되지 않는 부가적인 패터리 비트들만을 보낸다. 부정 응답(NAK)을 받았을 때 전송하는 패킷은 다음과 같다. 맨 처음 부호율 R0을 갖는 부호어(codeword) 전체 (즉, 정보비트 + P0), 다음은 부호율 R1에 해당하는 부가적 패러티 부분 P1, 다음은 P2, …, 가장 낮은 부호율 RL에 도달하면 PL을 보내고 이후에는 응답(acknowledgment, ACK)을 받을 때까지 앞의 전과정을 다시 반복한다. 수신단은 정보비트 부분과 매 단계마다 수신된 패러티 비트들을 결합하여 복호를 수행한다.
위와 같은 정보전송방식을 사용하기 위해서는 복수개의 부호율에 해당하는 부호어를 만들어낼 수 있는 부호화기와 이를 복호할 수 있는 복호화기가 필요하다. 하드웨어 구현의 관점에서 각 부호율에 해당하는 부호화기/복호화기를 각기 따로 만드는 것은 매우 복잡도가 높기 때문에 어느 정도의 성능열화를 감수하더라도 단일 부호화기/복호화기 쌍을 사용하여 복수 부호율을 다룰 수 있어야 한다.
이에, 본 발명은 상술한 요구에 부응하는 다중 부호율 LDPC 부호의 디자인 방법을 제공한다. 이처럼, 본 발명의 목적은 최적붙임방법을 이용한 다중 부호율 LDPC(low density parity check) 부호의 디자인 방법을 제공하는 것이다.
상술한 목적을 달성하기 위하여 본 발명의 제 1 측면에 의하면, 유무선통신 채널 코딩을 위한 단일 코덱을 구비한 장치에서 복수의 부호율을 갖는 LDPC 부호의 디자인 방법에 있어서, 서로 다른 디그리 분포를 갖는 균일 구성부호로 다중 부호율 부호를 임의로 정하는 단계; 및 하기의 수학식 6 및 수학식 7에서 유도된 밀도전개식을 이용하여 각 구성부호에 대한 최적 디그리 분포를 구하는 단계를 포함하는 다중 부호율 LDPC 부호의 디자인 방법을 제공할 수 있다.
본 발명의 제 2 측면에 의하면, 유무선통신 채널 코딩을 위한 단일 코덱을 구비한 장치에서 복수의 부호율을 갖는 LDPC 부호의 디자인 방법에 있어서, 서로 다른 디그리 분포를 갖는 비균일 구성부호로 다중 부호율 부호를 임의로 정하는 단계; 및 하기의 수학식 19 및 수학식 21에서 유도된 밀도전개식을 이용하여 각 구성부호에 대한 최적 디그리 분포를 구하는 단계를 포함하는 다중 부호율 LDPC 부호의 디자인 방법을 제공할 수 있다.
바람직하게, 상술한 다중 부호율 LDPC 부호의 디자인 방법은 패러티 검사 행렬과 같은 구조를 갖는 다중 부호율 부호를 얻기 위해 모부호의 변수 노드에 새로운 패러티를 순차적으로 붙여나가는 단계를 더 포함한다.
또한, 상기 모부호에 순차적으로 붙여진 상기 패러티의 각 에지의 디그리 분포를 상기 밀도전개식으로 순차적으로 구하는 단계를 더 포함한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러가지 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 설명하는 실시예들로 인하여 한정되는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적 지식을 가진 자에게 본 발명을 보다 명확하게 설명하기 위해 제공되는 것이다.
본 발명이 이루고자 하는 기술적 과제에 기재된 것과 같은 Type Ⅱ hybrid ARQ에 적합한 부호에서 취할 수 있는 패러티 검사행렬의 형태는 도 1과 같다. 도 1은 다중 부호율 부호의 패러티 검사행렬 모양을 나타내는 도면이며, 도 2는 도 1의 패러티 검사행렬의 이분 그래프를 나타내는 도면이다. 도 1에서, 음영이 표시되지 않은 영역은 0으로 채워져야 하는 영역을 나타낸다.
도 1에 해당하는 패러티 검사행렬은 도 2에 도시한 바와 같이 이분 그래프(bipartite graph)로 표현할 수 있다. 도 2에 도시된 이분 그래프에서 상부의 복수의 작은 사각 박스는 체크 노드를 나타내며, 하부의 복수의 원은 변수 노드를 나타내며, 체크 노드와 변수 노드 사이의 선은 에지(edge)를 나타낸다. 그리고, 에지상의 박스는 체크 노드와 변수 노드의 두 부호의 정보 노드가 랜덤 퍼뮤테이션(random permutation)을 사이에 두고 연결되어 있는 것을 나타낸다. 그리고, 각 체크 노드와 각 변수 노드는 서로 다른 타입(type)의 에지로 연결된다. 도 2에서는 4개의 타입이 존재한다.
구체적으로, 다중 부호율을 위해 모부호(mother code)의 변수 노드(variable node, I 와 P1)에 새로운 패러티들(P2, P3, P4)을 순차적으로 붙여나간다. 해당하는 에지의 타입(type)을 각각 타입 1, 타입 2, 타입 3 및 타입 4로 부르기로 한다.
상술한 구성에서 최적 붙임방법을 설명하면 다음과 같다.
타입 1 에지(Type 1 edge)의 디그리 최적화(degree optimization): 모부호에 해당하며 기존의 밀도 전개(density evolution)를 이용하여 최적의 디그리 분포(degree distribution)를 구한다.
타입 2 에지(Type 2 edge)의 디그리 최적화: 타입 1 에지의 경우에서 얻은 타입 1의 디그리 최적화 결과를 사용하여 타입 2 에지의 디그리 분포를 최적화한다. 이때, 앞에서 설명한 밀도 전개 방법을 사용한다.
타입 3 에지(Type 3 edge)의 디그리 최적화: 타입 2 에지의 경우에서 구한 최적의 디그리 분포를 사용하여 타입 3 에지의 디그리 분포를 앞에서 설명한 밀도전개방법을 사용하여 구한다.
타입 4 에지(Type 4 edge)도 타입 3 에지의 경우와 같은 방법으로 최적화한다.
다음, 복호화 방법은 다음과 같다. 복호화는 각각의 변수 노드 형태에 대해 순차적으로 수행된다. 이러한 복호화는 직렬 복호 방법과, 동시에 복호를 수행하는 병렬 복호 방식을 이용할 수 있다. 본 발명에서는 병렬 복호 방식에 대해 밀도 전개(density evolution)를 적용한다. 이러한 밀도 전개 기법에 대하여 아래에서 도 3 내지 도 10을 참조하여 상세히 설명한다. 아래에서 설명되는 밀도 전개 기법은 다중 에지 타입(Multi-edge type)의 LDPC 부호를 위한 것이다.
도 3은 두 개의 균일부호가 연접된 부호의 패러티 검사행렬 모양을 나타내는 도면이고, 도 4는 도 3에 해당하는 패러티 검사행렬의 이분 그래프를 나타내는 도면이다. 도 5는 정보노드에서 체크노드로의 메시지 전달 형태를 나타내는 도면이고, 도 6은 정보노드에서 체크노드로의 메시지 전달 형태의 다른 예를 나타내는 도면이다. 도 7은 패러티노드에서 체크노드로의 메시지 전달 형태를 나타내는 도면이고, 도 8은 패러티노드에서 체크노드로의 메시지 전달 형태의 다른 예를 나타내는 도면이다. 그리고, 도 9는 체크노드에서 변수노드로의 메시지 전달 형태를 나타내는 도면이고, 도 10은 체크노드에서 변수노드로의 메시지 전달 형태의 다른 예를 나타내는 도면이다.
1. 두 개의 균일(regular) 부호가 연접된 형태
도 3의 패러티 검사행렬에 해당하는 이분 그래프가 도 4에 나타나 있다. 도 4에는 두 개의 에지 타입이 존재한다. 각 에지 타입별로 에지를 통해 전달되는 LLR 메시지의 확률밀도함수를 생각한다. 즉, 타입 0(type 0)의 에지를 통해 변수 노드(variable node)에서 체크 노드(check node)로 전달되는 메시지의 확률밀도함수를 Pv
(0)라 놓고 체크 노드에서 변수 노드로 전달되는 메시지의 확률밀도함수를 Pc
(0)라 놓는다. 같은 방법으로 타입 1 에지의 경우에 대응되는 확률밀도함수를 Pv
(0),Pc
(0)라 놓는다.
도 5, 도 6 및 도 7에 도시한 바와 같이 변수 노드에 연결된 에지 종류와 개수에 따라 3가지 형태가 존재한다. 이를 각각 정보 노드, 패러티 0 노드, 패러티1 노드라고 한다. 변수 노드의 형태와 보내는 메시지가 전달되는 에지의 종류에 따라 메시지 전달의 통계적 취급이 다르다. 예를 들면, 도 5의 경우처럼 1번째 이터레이션(iteration)에서 정보 노드로부터 타입 0의 에지를 통해 체크노드로 전달되는 메시지의 경우 확률밀도함수는 다음의 수학식 1과 같다.
여기서, P0는 채널 출력값의 확률밀도함수, Pc(i),l은 1번째 이터레이션에서 i번째 타입의 에지를 통해 체크 노드에서 변수 노드로 전달되는 메시지에 대한 확률밀도함수를 나타내고, 는 컨볼루션을 나타낸다.
도 6에 도시한 바와 같이, 정보노드에서 타입 1의 에지를 통해 체크노드로 전달되는 메시지의 경우 확률밀도함수는 다음의 수학식 2와 같다.
도 7에 도시한 바와 같이, 패러티 0 노드에서 타입 0의 에지를 통해 체크노드로 전달되는 메시지의 경우 확률밀도함수는 다음의 수학식 3과 같다.
도 8에 도시한 바와 같이, 패러티 1 노드에서 타입 1의 에지를 통해 체크노드로 전달되는 메시지의 경우 확률밀도함수는 다음의 수학식 4와 같다.
Pv
(0)는 정보노드에 속하는 타입 0의 에지들과 패러티 노드에 속하는 타입 0의 에지들의 기여로 구성되어 있다. 이들 에지들의 각각의 비율(fraction)을 λI
(0), λP
(0)라고 놓으면, 다음의 수학식 5가 얻어진다.
위와 같은 방법으로 정보 노드에 속하는 타입 1의 에지들과 패러티 노드에 속하는 타입 1의 에지들의 비율(fraction)을 λI
(1), λP
(1)라고 놓으면, 다음의 수학식 6이 얻어진다.
도 9 및 도 10에 도시한 이분 그래프에서 볼 수 있듯이, 체크노드의 메시지 업데이트와 메시지의 확률밀도함수는 각 에지 타입별로 이루어진다. 즉, 다음의 수학식 7과 같은 형태로 확률밀도함수가 구해진다.
두 개의 균일 LDPC 부호가 연접되어 있고 연접부호에 해당하는 패러티 검사행렬의 모양이 도 3과 같을 때, 주어진 초기 확률밀도 함수 Pv (0),l = 0, Pv (1),l = 0 과 위의 수학식 1 내지 수학식 7을 사용하여 Pv (0),l, Pc (0),l, Pv (1),l, Pc (1),l (l > 0)를 구하는 밀도전개 과정을 통해 해당 연접부호의 채널용량을 구할 수 있다. 즉, 본 발명은 Richardson et al.의 논문 등에 공지되어 있는 종래 기술의 밀도전개를 수행함에 있어서 본 명세서에서 제시한 수학식 1 내지 수학식 6이 기술하는 정보노드 메시지 업데이트에 따른 메시지의 확률밀도 함수 변화와 수학식 7이 기술하는 체크노드 메시지 업데이트에 따른 메시지의 확률밀도 함수 변화를 이용하여 밀도전개를 수행함으로써 주어진 연접된 LDPC 부호의 채널용량을 알 수 있고, 이에 의하여 채널용량을 가장 크게 만드는 각 구성부호의 디그리 값 dv와 dc를 용이하게 결정할 수 있다. 채널용량을 구하기 위해 밀도전개라는 기법의 기본적인 설명은 "T. J. Richardson, M. A. Shokrollahi, and R. L. Urbanke, Design of Capacity-Approaching Irregular Low-Density Pairty-Check Codes, IEEE Trans. Inform. Theory, vol. 47, pp. 619-637, Feb, 2001." 등에 잘 기술되어 있다.
2. 두 개의 비균일(irregular) 구성부호가 연접된 형태
균일(regular) 부호의 경우에 비해 변수노드의 형태가 더욱 다양화 된다. 변수노드는 연결된 에지의 종류와 디그리(degree)에 의해 구분된다. 즉, 변수노드의 디그리는 기존의 통상적 LDPC 앙상블에서와는 달리 벡터로 표현된다. 즉, 타입 0의 디그리가 d0이고, 타입 1의 디그리가 d1인 노드의 디그리는 아래의 수학식 8과 같이 표현할 수 있다.
전체 변수노드 중에서 디드리가 인 변수노드의 비율(fraction)을 라 놓으면, 디그리가 인 변수노드의 경우에 타입 0의 에지를 통해 전달하는 LLR 메시지의 확률밀도는 아래의 수학식 9와 같다.
여기서, n은 변수 노드의 전체 개수이다.
따라서, 타입 0 에지에 대해 평균하여 얻어지는 LLR 메시지의 확률밀도함수는 다음의 수학식 12와 같다.
상술한 디그리 분포를 다항식(polynomial)으로 표현하면 다음의 수학식 13과 같다.
여기서, 아래의 수학식 14와 같이 수학식 13의 좌변을 정의하면, 수학식 13의 우변은 아래의 수학식 15와 같이 구해진다.
따라서, LLR 메시지의 확률밀도함수를 다음의 수학식 16과 같이 놓을 수 있다.
비균일 부호의 연접 형태임에도 불구하고 도 2의 이분 그래프와 같은 구조에서는 체크노드의 메시지 업데이트가 각 에지 타입별로 이루어진다. 즉, 다음의 수학식 20 및 수학식 21과 같은 형태로 확률밀도함수가 구해진다.
수학식 1 내지 수학식 7을 참조하여 설명한 두 개의 균일 LDPC 부호가 연접된 형태와 유사하게, 두 개의 비균일 LDPC 부호가 연접되어 있고 디그리 분포가 수학식 13에 의해 주어지는 형태에서는 주어진 초기 확률밀도 함수 Pv (0),l = 0, Pv (1),l = 0 와 위의 수학식 8 내지 수학식 21을 사용하여 Pv (0),l, Pc (0),l, Pv (1),l, Pc (1),l (l > 0)를 구하는 밀도전개를 수행함으로써 연접된 LDPC 부호의 채널용량을 알 수 있고, 그에 의하여 채널용량을 가장 크게 만드는 각 구성부호의 디그리 분포를 찾아낼 수 있다.
이와 같이, 다수개의 비균일 부호가 연접된 형태에 대한 밀도전개는 두 개의 비균일 구성부호가 연접된 형태의 경우를 확장하면 자연스럽게 얻을 수 있다.
당해 기술이 속한 분야에서 통상의 지식을 가진 자는 본 발명에 의한 다중 부호율 LDPC 부호의 디자인 방법의 각 단계가 기술적 사상의 변경없이 컴퓨터, DSP(digital signal process) 등의 연산 장치에 의하여 수행될 수 있으며, 또한 본 발명에 의한 디자인 방법의 각 단계가 기술적 사상의 변경없이 컴퓨터 프로그램으로 수행될 수 있음을 알 수 있을 것이다.
이상과 같이, 본 발명은 Type II Hybrid ARQ에 적합한 다중 부호율 LDPC 부호 제작을 위한 패러티 검사 행렬의 모양을 제공한다. 여기에서, 주어진 부호에 부가적인 패러티 비트들을 추가할 때 이들을 새로운 타입의 에지로 정의하고 기존 변수 노드에 연결하는 방식을 고려하였다. 이렇게 만들어진 부호는 다중 에지 타입(multi-edge type) LDPC 부호의 한 형태가 된다. 부호 성능분석을 위한 밀도전개를 유도하였다. 유도된 밀도전개식을 사용하면 붙임(extending) 기법을 사용하여 높은 부호율의 모부호(mother code)로부터 출발하여 다중 부호율(rate-compatible) 부호를 만들어 나갈때 각 단계마다 최적의 디그리 분포를 얻을 수 있다. 이렇게 얻은 최적의 디그리 분포를 사용하여 특정 크기에 해당하는 패러티 검사 행렬을 만들 수 있다.
Claims (4)
- 제 1 항 또는 제 2 항에 있어서,패러티 검사 행렬과 같은 구조를 갖는 상기 다중 부호율 부호를 얻기 위해 모부호의 변수 노드에 새로운 패러티를 순차적으로 붙여나가는 단계를 더 포함하는 다중 부호율 LDPC 부호의 디자인 방법.
- 제 3 항에 있어서,상기 모부호에 순차적으로 붙여진 상기 패러티의 각 에지의 디그리 분포를 상기 밀도전개식으로 순차적으로 구하는 단계를 더 포함하는 다중 부호율 LDPC 부호의 디자인 방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040103690A KR100684168B1 (ko) | 2004-12-09 | 2004-12-09 | 최적붙임방법을 이용한 다중 부호율 ldpc 부호의디자인 방법 |
US11/201,017 US20060059401A1 (en) | 2004-09-12 | 2005-08-10 | Design of rate-compatible LDPC codes using optimal extending |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040103690A KR100684168B1 (ko) | 2004-12-09 | 2004-12-09 | 최적붙임방법을 이용한 다중 부호율 ldpc 부호의디자인 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060064989A KR20060064989A (ko) | 2006-06-14 |
KR100684168B1 true KR100684168B1 (ko) | 2007-02-20 |
Family
ID=36035493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040103690A KR100684168B1 (ko) | 2004-09-12 | 2004-12-09 | 최적붙임방법을 이용한 다중 부호율 ldpc 부호의디자인 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20060059401A1 (ko) |
KR (1) | KR100684168B1 (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2062364A2 (en) * | 2006-08-11 | 2009-05-27 | Aclara Power-Line Systems Inc. | Method of correcting message errors using cyclic redundancy checks |
KR100996030B1 (ko) | 2007-03-06 | 2010-11-22 | 삼성전자주식회사 | 통신 시스템에서 신호 송수신 장치 및 방법 |
CN102651652B (zh) * | 2008-05-04 | 2015-07-29 | 华为技术有限公司 | 生成码率兼容ldpc码及harq方案的方法及装置 |
KR101907943B1 (ko) * | 2012-01-31 | 2018-12-19 | 삼성전자주식회사 | 통신 시스템에서 데이터 송/수신 장치 및 방법 |
KR20170083432A (ko) | 2016-01-08 | 2017-07-18 | 삼성전자주식회사 | 레이트 호환 가능 저밀도 패리티 검사 코드를 지원하는 통신 시스템에서 신호를 송신 및 수신하는 장치 및 방법 |
US10243638B2 (en) | 2016-10-04 | 2019-03-26 | At&T Intellectual Property I, L.P. | Forward error correction code selection in wireless systems |
US10270559B2 (en) | 2016-10-04 | 2019-04-23 | At&T Intellectual Property I, L.P. | Single encoder and decoder for forward error correction coding |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004088449A (ja) * | 2002-08-27 | 2004-03-18 | Sony Corp | 符号化装置及び符号化方法、並びに復号装置及び復号方法 |
JP2004266463A (ja) * | 2003-02-28 | 2004-09-24 | Mitsubishi Electric Corp | 検査行列生成方法および検査行列生成装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5757813A (en) * | 1995-10-18 | 1998-05-26 | Telefonaktiebolaget Lm Ericsson | Method for achieving optimal channel coding in a communication system |
US6857097B2 (en) * | 2001-05-16 | 2005-02-15 | Mitsubishi Electric Research Laboratories, Inc. | Evaluating and optimizing error-correcting codes using a renormalization group transformation |
US6842872B2 (en) * | 2001-10-01 | 2005-01-11 | Mitsubishi Electric Research Laboratories, Inc. | Evaluating and optimizing error-correcting codes using projective analysis |
US6829308B2 (en) * | 2002-07-03 | 2004-12-07 | Hughes Electronics Corporation | Satellite communication system utilizing low density parity check codes |
JP3815557B2 (ja) * | 2002-08-27 | 2006-08-30 | ソニー株式会社 | 符号化装置及び符号化方法、並びに復号装置及び復号方法 |
KR100809619B1 (ko) * | 2003-08-26 | 2008-03-05 | 삼성전자주식회사 | 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법 |
US7334181B2 (en) * | 2003-09-04 | 2008-02-19 | The Directv Group, Inc. | Method and system for providing short block length low density parity check (LDPC) codes |
US6771197B1 (en) * | 2003-09-26 | 2004-08-03 | Mitsubishi Electric Research Laboratories, Inc. | Quantizing signals using sparse generator factor graph codes |
KR100918763B1 (ko) * | 2003-11-14 | 2009-09-24 | 삼성전자주식회사 | 병렬 연접 저밀도 패리티 검사 부호를 사용하는 채널 부호화/복호 장치 및 방법 |
KR101009785B1 (ko) * | 2003-12-10 | 2011-01-19 | 삼성전자주식회사 | 불균일 반복 축적 부호 부호화/복호화 장치 및 방법 |
KR20050119595A (ko) * | 2004-06-16 | 2005-12-21 | 삼성전자주식회사 | 이동통신 시스템에서 연접 지그재그 부호를 이용한 채널부호화/복호화 장치 및 방법 |
-
2004
- 2004-12-09 KR KR1020040103690A patent/KR100684168B1/ko active IP Right Grant
-
2005
- 2005-08-10 US US11/201,017 patent/US20060059401A1/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004088449A (ja) * | 2002-08-27 | 2004-03-18 | Sony Corp | 符号化装置及び符号化方法、並びに復号装置及び復号方法 |
JP2004266463A (ja) * | 2003-02-28 | 2004-09-24 | Mitsubishi Electric Corp | 検査行列生成方法および検査行列生成装置 |
Also Published As
Publication number | Publication date |
---|---|
US20060059401A1 (en) | 2006-03-16 |
KR20060064989A (ko) | 2006-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7178082B2 (en) | Apparatus and method for encoding a low density parity check code | |
US7516388B2 (en) | LDPC code inspection matrix generation method | |
EP1598942B1 (en) | Check matrix generation for irregular LDPC codes with determined code rate | |
US7458009B2 (en) | Method for encoding low-density parity check code | |
US8185797B2 (en) | Basic matrix, coder/encoder and generation method of the low density parity check codes | |
US8176380B2 (en) | Algebraic construction of LDPC (low density parity check) codes with corresponding parity check matrix having CSI (cyclic shifted identity) sub-matrices | |
JP3893383B2 (ja) | Ldpc符号用検査行列生成方法および検査行列生成装置 | |
EP1526647B1 (en) | Generation of a check matrix for irregular low-density parity-check (LDPC) codes | |
US20110119554A1 (en) | Method for transmitting non-binary codes and decoding the same | |
JPWO2007080827A1 (ja) | 検査行列生成方法 | |
EP2200182B1 (en) | Method and device for coding the low density generator matrix code | |
US20060059401A1 (en) | Design of rate-compatible LDPC codes using optimal extending | |
US20080184084A1 (en) | Check Matrix Generating Apparatus and Communication Apparatus | |
US8015469B2 (en) | Method for generating non-binary structured low density parity check code | |
Xia et al. | Quasi-cyclic codes from extended difference families | |
US7406648B2 (en) | Methods for coding and decoding LDPC codes, and method for forming LDPC parity check matrix | |
Malema | Low-density parity-check codes: construction and implementation. | |
Enad et al. | Performance Evaluation and Assessment of LDPC Codec over DVB-S2 and WLAN802. 11n Applications | |
Sy et al. | Extended non-binary low-density parity-check codes over erasure channels | |
Luby et al. | Verification codes | |
Soltanpur et al. | Lowering error floors by concatenation of low-density parity-check and array code | |
Fletcher | High-efficiency error correction for photon counting | |
JP2009100234A (ja) | 符号化器、符号化方法、及び復号方法 | |
Burshtein et al. | Iterative decoding of LDPC codes: some bounds and properties | |
Ucan et al. | Performance of the systematic distance-4 codes over fading channels |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110131 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20111208 Year of fee payment: 20 |