KR20070059696A - 통신 시스템에서 가변 부호화율을 지원하는 신호 송수신장치 및 방법 - Google Patents

통신 시스템에서 가변 부호화율을 지원하는 신호 송수신장치 및 방법 Download PDF

Info

Publication number
KR20070059696A
KR20070059696A KR1020050118857A KR20050118857A KR20070059696A KR 20070059696 A KR20070059696 A KR 20070059696A KR 1020050118857 A KR1020050118857 A KR 1020050118857A KR 20050118857 A KR20050118857 A KR 20050118857A KR 20070059696 A KR20070059696 A KR 20070059696A
Authority
KR
South Korea
Prior art keywords
matrix
parity check
check matrix
vector
parity
Prior art date
Application number
KR1020050118857A
Other languages
English (en)
Other versions
KR100984289B1 (ko
Inventor
최승훈
정홍실
경규범
박동식
김재열
박성은
임치우
명세호
양경철
양현구
Original Assignee
삼성전자주식회사
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 포항공과대학교 산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020050118857A priority Critical patent/KR100984289B1/ko
Priority to US11/635,262 priority patent/US7882414B2/en
Publication of KR20070059696A publication Critical patent/KR20070059696A/ko
Application granted granted Critical
Publication of KR100984289B1 publication Critical patent/KR100984289B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 통신 시스템에서, 정보 벡터를 입력받고; 상기 정보 벡터를 블록 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호어로 생성시 적용할 부호화율에 상응하게 미리 설정되어 있는 모 패리티 검사 행렬을 기반으로 하여 자 패리티 검사 행렬을 생성하고; 상기 정보 벡터를 상기 자 패리티 검사 행렬에 상응하게 부호화하여 상기 블록 LDPC 부호어로 생성한다.
가변 부호화율, 모 패리티 검사 행렬, 자 패리티 검사 행렬, 반구조적 블록 LDPC 부호, 단일 패리티 검사 부호

Description

통신 시스템에서 가변 부호화율을 지원하는 신호 송수신 장치 및 방법{SIGNAL TRANSMITTING/RECEIVING APPARATUS FOR SUPPORTING VARIABLE CODING RATE IN A COMMUNICATION SYSTEM AND METHOD THEREOF}
도 1은 일반적인 블록 LDPC 부호의 패리티 검사 행렬을 개략적으로 도시한 도면
도 2는 본 발명의 실시예에 따른 연접 반구조적 블록 LDPC 부호의 패리티 검사 행렬을 도시한 도면
도 3은 본 발명의 실시예에 따른 가변 부호화율을 지원하는 블록 LDPC 부호의 모 패리티 검사 행렬의 일 예를 도시한 도면
도 4는 본 발명의 실시예에 따른 가변 부호화율을 지원하는 블록 LDPC 부호의 모 패리티 검사 행렬의 다른 예를 도시한 도면
도 5a 내지 도 5b는 본 발명의 실시예에 따른 블록 LDPC 부호를 사용하는 통신 시스템에서 가변 부호화율을 지원하여 신호를 송신하는 과정을 도시한 순서도
도 6은 본 발명의 실시예에 따른 블록 LDPC 부호를 사용하는 통신 시스템에서 가변 부호화율을 지원하여 신호를 송신하는 장치의 구조를 개략적으로 도시한 도면
도 7은 본 발명의 실시예에 따른 블록 LDPC 부호를 사용하는 통신 시스템에 서 가변 부호화율을 지원하여 송신한 신호를 수신하는 장치의 구조를 개략적으로 도시한 도면
도 8은 도 6의 부호화기(611) 내부 구조를 도시한 블록도
도 9는 도 7의 복호기(715) 내부 구조를 도시한 블록도
본 발명은 통신 시스템의 신호 송수신 장치 및 방법에 관한 것으로서, 특히 블록(block) 저밀도 패리티 검사(LDPC: Low Density Parity Check, 이하 'LDPC'라 칭하기로 한다) 부호를 사용하는 통신 시스템에서 가변 부호화율(coding rate)을 지원하여 신호를 송수신하는 장치 및 방법에 관한 것이다.
차세대 통신 시스템은 패킷 서비스 통신 시스템(packet service communication system) 형태로 발전되어 왔으며, 패킷 서비스 통신 시스템은 버스트(burst)한 패킷 데이터(packet data)를 다수의 이동 단말기(MS: Mobile Station)들로 송신하는 시스템으로서, 대용량 데이터 송신에 적합하도록 설계되어 왔다. 특히, 차세대 통신 시스템에서는 데이터 송신량을 증가시키기 위해 하이브리드 자동 반복 요구(HARQ: Hybrid Automatic Repeat reQuest, 이하 'HARQ'라 칭하기로 한다) 방식과 적응적 변조 및 부호화(AMC: Adaptive Modulation and Coding, 이하 'AMC'라 칭하기로 한다) 방식 등과 같은 다양한 방식들이 제안된 바 있으며, 상기 HARQ 방식 및 AMC 방식 등과 같은 방식들을 사용하기 위해서는 다양한 부호화율들을 지원해야만 한다.
또한, 차세대 통신 시스템에서는 터보 부호(turbo code)와 함께 고속 데이터 송신시에 그 성능 이득이 우수한 것으로 알려져 있으며, 송신 채널에서 발생하는 잡음에 의한 오류를 효과적으로 정정하여 데이터 송신의 신뢰도를 높일 수 있는 장점을 가지는 블록 LDPC 부호를 사용하는 것을 적극적으로 고려하고 있다. 그런데, 상기 블록 LDPC 부호는 부호화율면에 있어서 단점을 가진다. 즉, 상기 블록 LDPC 부호는 상기 블록 LDPC 부호의 특성상 그 생성되는 부호어가 비교적 높은 부호화율을 가지기 때문에 부호화율면에서 자유롭지 못하다는 단점을 가진다. 현재 제안되어 있는 블록 LDPC 부호의 경우 대부분이 1/2의 부호화율을 가지고, 일부만 1/3의 부호화율을 가진다. 이렇게, 상기 블록 LDPC 부호의 경우 그 부호화율면에서 제한이 존재하여, 고속 데이터 송신에 부적합하게 된다.
물론, 비교적 낮은 부호화율을 구현하기 위해서 밀도 진화(density evolution) 방식 등을 사용하여 최적의 성능을 나타내는 차수 분포를 구할 수는 있지만, 상기 최적의 성능을 나타내는 차수 분포를 가지는 블록 LDPC 부호를 구현하는 것은 팩터(factor) 그래프 상의 사이클(cycle) 구조와 하드웨어 구현(implementation) 등의 여러 가지 제약 조건들로 인해서 난이하다.
상기에서 설명한 바와 같이 블록 LDPC 부호의 경우 그 특성상 부호화율면에서 제한이 존재하므로, 상기 블록 LDPC 부호를 사용하는 통신 시스템에서 낮은 부호화율부터 높은 부호화율까지 다양한 부호화율들을 지원하여 신호를 송수신하는 방안에 대한 필요성이 대두되고 있다.
따라서, 본 발명의 목적은 블록 LDPC 부호를 사용하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송수신 장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 블록 LDPC 부호를 사용하는 통신 시스템에서 최소의 복잡도를 가지면서도 가변 부호화율을 지원하는 신호 송수신 장치 및 방법을 제공함에 있다.
상기한 목적들을 달성하기 위한 본 발명의 장치는; 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 장치에 있어서, 정보 벡터를 블록 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호어로 생성시 적용할 부호화율에 상응하게 미리 설정되어 있는 모 패리티 검사 행렬을 기반으로 하여 자 패리티 검사 행렬을 생성하고, 상기 정보 벡터를 상기 자 패리티 검사 행렬에 상응하게 부호화하여 상기 블록 LDPC 부호어로 생성하는 부호화기와, 상기 블록 LDPC 부호어를 미리 설정되어 있는 변조 방식으로 변조하여 변조 벡터로 생성하는 변조기를 포함함을 특징으로 한다.
상기한 목적들을 달성하기 위한 본 발명의 다른 장치는; 통신 시스템에서 가변 부호화율을 지원하여 송신한 신호를 수신하는 장치에 있어서, 신호를 수신하는 수신기와, 복호할 블록 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호어의 부호화율에 상응하게 미리 설정되어 있는 모 패리티 검사 행렬을 기반으로 하 여 자 패리티 검사 행렬을 생성하고, 상기 자 패리티 검사 행렬에 상응하게 상기 수신 신호를 복호하여 상기 블록 LDPC 부호어로 검출하는 복호기를 포함함을 특징으로 한다.
상기한 목적들을 달성하기 위한 본 발명의 방법은; 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 방법에 있어서, 정보 벡터를 입력받는 과정과, 상기 정보 벡터를 블록 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호어로 생성시 적용할 부호화율에 상응하게 미리 설정되어 있는 모 패리티 검사 행렬을 기반으로 하여 자 패리티 검사 행렬을 생성하는 과정과, 상기 정보 벡터를 상기 자 패리티 검사 행렬에 상응하게 부호화하여 상기 블록 LDPC 부호어로 생성하는 과정을 포함함을 특징으로 한다.
상기한 목적들을 달성하기 위한 본 발명의 다른 방법은; 통신 시스템에서 가변 부호화율을 지원하여 송신한 신호를 수신하는 방법에 있어서, 신호를 수신하는 과정과, 복호할 블록 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호어의 부호화율에 상응하게 미리 설정되어 있는 모 패리티 검사 행렬을 기반으로 하여 자 패리티 검사 행렬을 생성하는 과정과, 상기 자 패리티 검사 행렬에 상응하게 상기 수신 신호를 복호하여 상기 블록 LDPC 부호어로 검출하는 과정을 포함함을 특징으로 한다.
이하, 본 발명에 따른 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설 명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.
본 발명은 블록(block) 저밀도 패리티 검사(LDPC: Low Density Parity Check, 이하 'LDPC'라 칭하기로 한다) 부호를 사용하는 통신 시스템에서 가변 부호화율(coding rate)을 지원하는 신호 송수신 장치 및 방법을 제안한다. 또한, 본 발명은 블록 LDPC 부호를 사용하는 통신 시스템에서 1개의 모 패리티 검사 행렬(parent parity check matrix)을 사용하여 최소의 복잡도를 가지면서도 가변 부호화율을 지원하는 신호 송수신 장치 및 방법을 제안한다.
먼저, 차세대 통신 시스템에서는 데이터 송신량을 증가시키기 위한 다양한 방식들, 일 예로 하이브리드 자동 반복 요구(HARQ: Hybrid Automatic Repaet reQuest, 이하 'HARQ'라 칭하기로 한다) 방식과 적응적 변조 및 부호화(AMC: Adaptive Modulation and Coding, 이하 'AMC'라 칭하기로 한다) 방식 등과 같은 다양한 방식들이 제안되었으며, 상기 HARQ 방식 및 AMC 방식 등을 사용하기 위해서는 다양한 부호화율들을 지원해야만 한다.
한편, 본 발명의 종래 기술 부분에서도 설명한 바와 같이 차세대 통신 시스템에서 적극적으로 사용을 고려하고 있는 블록 LDPC 부호는 그 특성상 부호화율면에서 제한이 존재한다. 따라서, 본 발명에서는 블록 LDPC 부호를 사용하는 통신 시스템에서 다양한 부호화율들을 지원하기 위해 미리 설정되어 있는 1개의 모 패리티 검사 행렬을 사용하여 상기 가변 부호화율에 상응하는 다수개의 자 패리티 검사 행 렬(children parity check matrix)들을 생성한다. 이하, 설명의 편의상 '다양한 부호화율들을 지원한다'는 표현을 '가변 부호화율을 지원한다'라고 표현하기로 함에 유의하여야만 한다. 또한, 상기 생성한 다수개의 자 패리티 검사 행렬들을 사용하여 블록 LDPC 부호를 사용하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송수신을 가능하게 한다.
그러면 본 발명에서 제안하는 블록 LDPC 부호를 사용하는 통신 시스템에서 가변 부호화율을 지원하여 신호를 송수신하는 장치 및 방법에 대해서 구체적으로 설명하면 다음과 같다.
먼저, 도 1을 참조하여 일반적인 블록 LDPC 부호의 패리티 검사 행렬에 대해서 설명하기로 한다.
상기 도 1은 일반적인 블록 LDPC 부호의 패리티 검사 행렬을 개략적으로 도시한 도면이다.
상기 도 1을 참조하면, 블록 LDPC 부호는 효율적인 부호화뿐만 아니라 효율적인 패리티 검사 행렬의 저장 및 성능 개선을 모두 고려한 LDPC 부호로서, 상기 블록 LDPC 부호는 균일(regular) LDPC 부호의 구조를 일반화시켜 확장한 개념의 LDPC 부호이다. 상기 블록 LDPC 부호의 패리티 검사 행렬은 전체 패리티 검사 행렬이 다수의 블록들로 분할되고, 상기 다수의 블록들 각각에 순열 행렬(permutation matrix)이 대응되는 형태를 가진다. 여기서, 상기 순열 행렬은
Figure 112005071513455-PAT00001
크기를 가지며, 상기 순열 행렬을 구성하는 Ns개의 행(row)들 각각의 웨이트(weight)가 1이 고, 상기 순열 행렬을 구성하는 Ns개의 열(column)들 각각의 웨이트 역시 1인 행렬을 나타낸다.
또한, 상기 블록 LDPC 부호의 패리티 검사 행렬은 정보 파트(information part)(s)와 패리티 파트(parity part), 즉 제1패리티 파트(p1)와 제2패리티 파트(p2)로 분할된다. 여기서, 상기 정보 파트(s)는 정보 벡터(information vector)(
Figure 112005071513455-PAT00002
)를 부호어 벡터(codeword vector)(
Figure 112005071513455-PAT00003
), 즉 블록 LDPC 부호어로 부호화할 경우 상기 정보 벡터(
Figure 112005071513455-PAT00004
)에 매핑되는 상기 블록 LDPC 부호의 패리티 검사 행렬의 파트를 나타내며, 상기 제1패리티 파트(p1)와 제2패리티 파트(p2)는 패리티 벡터(parity vector)(
Figure 112005071513455-PAT00005
), 즉 제1패리티 벡터(
Figure 112005071513455-PAT00006
)와 제2패리티 벡터(
Figure 112005071513455-PAT00007
)에 매핑되는 상기 블록 LDPC 부호의 상기 패리티 검사 행렬의 파트를 나타낸다. 또한, 상기 정보 벡터(
Figure 112005071513455-PAT00008
)는 적어도 1개의 정보 비트를 포함하며, 상기 제1패리티 벡터(
Figure 112005071513455-PAT00009
)와 제2패리티 벡터(
Figure 112005071513455-PAT00010
) 각각은 적어도 1개의 패리티 비트를 포함한다. 여기서, 상기 블록 LDPC 부호의 패리티 검사 행렬의 설계와 상기 블록 LDPC 부호의 부호화를 용이하게 하기 위해서 상기 블록 LDPC 부호의 패리티 검사 행렬이 상기 도 1에 도시한 바와 같이 6개의 서브 블록(sub-block)들로 구성된 형태라고 가정할 수 있다. 여기서, 상기 서브 블록은 적어도 1개의 블록을 포함하며, 상기 6개의 서 브 블록들은 서브 블록 A(102)와, 서브 블록 C(104)와, 서브 블록 B(106)와, 서브 블록 D(108)와, 서브 블록 T(110)와, 서브 블록 E(112)이다.
상기 서브 블록 A(102)와 서브 블록 C(104)는 상기 정보 파트(s)에 대응되며, 상기 서브 블록 A(102)와 서브 블록 C(104) 각각에 대응되는 행렬을 행렬 A와 행렬 C라고 칭하기로 하며, 상기 서브 블록 B(106)와 서브 블록 D(108)는 상기 제1패리티 파트(p1)에 대응되며, 상기 서브 블록 B(106)와 서브 블록 D(108) 각각에 대응되는 행렬을 행렬 B와 행렬 D라고 칭하기로 하며, 상기 서브 블록 T(110)와 서브 블록 E(112)는 상기 제2패리티 파트(p2)에 대응되며, 상기 서브 블록 T(110)와 서브 블록 E(112) 각각에 대응되는 행렬을 행렬 T와 행렬 E라고 칭하기로 한다. 한편, 상기 블록 LDPC 부호의 패리티 검사 행렬이 상기 6개의 서브 블록들로 구성되는 형태는 Richardson 등이 밀도 진화(density evolution) 방식 등을 사용하여 이미 증명한 바가 있으므로 여기서는 그 상세한 설명을 생략하기로 한다.
한편, 일반적으로 선형 블록 부호(linear block code)에서 구조적 부호(systematic code)는 부호어 벡터(
Figure 112005071513455-PAT00011
)를 송신할 때 상기 부호어 벡터(
Figure 112005071513455-PAT00012
)중 일부분이 송신하려는 정보 벡터(
Figure 112005071513455-PAT00013
)로 구성된 부호를 나타낸다. 따라서, 수신기측에서 송신기에서 송신한 부호어 벡터(
Figure 112005071513455-PAT00014
)를 복호할 때 상기 부호어 벡터(
Figure 112005071513455-PAT00015
)중 상기 정보 벡터(
Figure 112005071513455-PAT00016
)에 해당하는 부분만을 복호하면 된다. 이와는 반대로, 비구조적 부호(non systematic code)는 부호어 벡터(
Figure 112005071513455-PAT00017
)를 송신할 때 상기 정보 벡터(
Figure 112005071513455-PAT00018
)를 송신하지 않고, 부호화기를 사용하여 상기 정보 벡터(
Figure 112005071513455-PAT00019
)에 매핑(mapping)되는 부호어 벡터(
Figure 112005071513455-PAT00020
)를 송신하는 부호를 나타낸다. 즉, 상기 비구조적 부호는 부호어 벡터(
Figure 112005071513455-PAT00021
) 중 일부가 정보 벡터(
Figure 112005071513455-PAT00022
)로 구성되는 구조적 부호와는 달리 부호어 벡터(
Figure 112005071513455-PAT00023
)에 정보 벡터(
Figure 112005071513455-PAT00024
)가 포함되지 않는다.
한편, 본 발명에서 이용하게 될 반구조적 부호(semi-systematic code)란 구조적 부호처럼 상기 정보 벡터(
Figure 112005071513455-PAT00025
) 전체가 부호어 벡터(
Figure 112005071513455-PAT00026
)에 포함되는 것이 아니라, 상기 정보 벡터(
Figure 112005071513455-PAT00027
)의 일부만 부호어 벡터(
Figure 112005071513455-PAT00028
)에 포함되는 구조를 말한다. 상기 블록 LDPC 부호의 경우 그 부호어 벡터(
Figure 112005071513455-PAT00029
)에서 정보 벡터(
Figure 112005071513455-PAT00030
)는 높은 차수(high degree)를 갖는 변수 노드(variable node)들에 매핑되게 되고, 패러티 부분은 낮은 차수를 갖는 변수 노드들에 매핑되게 되는데, 일반적으로 높은 차수(degree)를 갖는 변수 노드는 낮은 차수를 갖는 변수 노드에 비해 신뢰도가 아주 높다. 그런데, 상기 높은 차수를 갖는 변수 노드들에 매핑되는 정보 비트들을 송신하지 않을 경우, 즉 상기 정보 벡터(
Figure 112005071513455-PAT00031
)에서 일부 정보 비트들을 천공할 경우 상기 천공된 정보 비트들에 해당하는 부분의 오류 확률이 증가하게 된다.
따라서, 본 발명에서는 반구조적(semi-systematic) 블록 LDPC 부호에 단일 패리티 검사 부호를 연접하는 방법을 사용한다. 즉, 상기 반구조적 블록 LDPC 부호에서 정보 벡터(
Figure 112005071513455-PAT00032
)중 천공되는 정보 비트들에 상응하게 단일 패리티 검사 부호(single parity check code)를 연접시킴으로써 상기 정보 비트들의 천공으로 인한 오류 확률을 감소시킨다. 여기서, 상기 단일 패리티 검사 부호란 부호어 벡터(
Figure 112005071513455-PAT00033
)의 웨이트가 모두 짝수인 부호를 나타내는데, 상기 정보 벡터(
Figure 112005071513455-PAT00034
)를 부호화할 경우 상기 천공되는 정보 벡터(
Figure 112005071513455-PAT00035
)의 웨이트가 홀수이면 상기 부호어 벡터(
Figure 112005071513455-PAT00036
)의 마지막에 그 값이 1인 패리티 비트를 삽입하고, 상기 천공되는 정보 벡터(
Figure 112005071513455-PAT00037
)의 웨이트가 짝수이면 상기 부호어 벡터(
Figure 112005071513455-PAT00038
)의 마지막에 그 값이 0인 패리티 비트를 삽입하면 된다.
또한, 상기 반구조적 블록 LDPC 부호는 반구조적 구조를 가지기 때문에, 즉 정보 벡터(
Figure 112005071513455-PAT00039
)중 일부의 정보 비트들을 송신하지 않으므로 상기 송신되지 않은 정보 비트들은 수신기측의 복호기에서 소실(erasure)로 처리된다. 상기 소실 처리된 정보 비트들은 복호시 해당하는 비트들의 LLR(Log Likelihood Ratio) 값이 0으로 가정되고 복호된다.
한편, 상기 패리티 검사 행렬에서 전체 열의 개수가 N이고, 정보 벡터(
Figure 112005071513455-PAT00040
)내 총 정보 비트들의 개수가 K이고, 천공할 정보 비트들의 개수가 Kp라고 가정하면, 실제 송신되는 부호어 벡터(
Figure 112005071513455-PAT00041
)의 크기는 N-Kp가 되므로 그 부호화율은 하기 수학식 1과 같이 나타낼 수 있다.
Figure 112005071513455-PAT00042
그러면 여기서 도 2를 참조하여 본 발명의 실시예에 따른 단일 패리티 검사 부호를 연접한 반구조적 블록 LDPC 부호의 패리티 검사 행렬에 대해서 설명하기로 한다. 이하 설명의 편의를 위해서 단일 패리티 검사를 연접한 반구조적 블록 LDPC 부호를 '연접 반구조적 블록 LDPC 부호'라 칭한다.
상기 도 2는 본 발명의 실시예에 따른 연접 반구조적 블록 LDPC 부호의 패리티 검사 행렬을 도시한 도면이다.
상기 도 2를 참조하면, 먼저 본 발명에서 제안하는 연접 반구조적 블록 LDPC 부호의 패리티 검사 행렬은 일반적인 블록 LDPC 부호의 패리티 검사 행렬에 해당하는 파트(part)와 신규로 추가되는 서브 블록들에 해당하는 파트를 포함하는 형태를 가진다고 가정하기로 한다. 이하 설명의 편의상 상기 일반적인 블록 LDPC 부호의 패리티 검사 행렬에 해당하는 파트를 기존 파트라고 칭하기로 하며, 신규로 추가된 서브 블록들에 해당하는 파트를 신규 파트라고 칭하기로 한다. 또한, 상기 도 2에서 정보 파트(s)는 정보 벡터(
Figure 112005071513455-PAT00043
)를 부호어 벡터(
Figure 112005071513455-PAT00044
), 즉 연접 반구조적 블록 LDPC 부호어로 부호화할 경우 상기 정보 벡터(
Figure 112005071513455-PAT00045
)에 매핑되는 상기 연접 반구조적 블록 LDPC 부호의 패리티 검사 행렬의 파트를 나타내며, 제1패리티 파트(p1)와, 제2패리티 파트(p2) 및 제3패리티 파트(p3)는 패리티 벡터(
Figure 112005071513455-PAT00046
), 즉 제1패리티 벡터(
Figure 112005071513455-PAT00047
)와, 제2패리티 벡터(
Figure 112005071513455-PAT00048
) 및 제3패리티 벡터(
Figure 112005071513455-PAT00049
)에 매핑되는 상기 연접 반구조적 블록 LDPC 부호의 패리티 검사 행렬의 파트를 나타낸다. 또한, 상기 정보 벡터(
Figure 112005071513455-PAT00050
)는 적어도 1개의 정보 비트를 포함하며, 상기 제1패리티 벡터(
Figure 112005071513455-PAT00051
)와, 제2패리티 벡터(
Figure 112005071513455-PAT00052
) 및 제3패리티 벡터(
Figure 112005071513455-PAT00053
) 각각은 적어도 1개의 패리티 비트를 포함한다.
먼저, 상기 기존 파트에 대해서 설명하면 다음과 같다.
상기 기존 파트는 정보 파트(s)와, 제1패리티 파트(p1) 및 제2패리티 파트(p2)로 분할된다. 서브 블록 A(204)와, 서브 블록 H(206)와, 서브 블록 C(214) 및 서브 블록 I(216)는 상기 정보 파트(s)에 대응되며, 상기 서브 블록 A(204)와, 서브 블록 H(206)와, 서브 블록 C(214) 및 서브 블록 I(216) 각각에 대응되는 행렬을 행렬 A와, 행렬 H와, 행렬 C 및 행렬 I라고 칭하기로 한다. 서브 블록 B(208)와 서브 블록 D(218)는 상기 제1패리티 파트(p1)에 대응되며, 상기 서브 블록 B(208)와 서브 블록 D(218) 각각에 대응되는 행렬을 행렬 B와 행렬 D라고 칭하기로 한다. 서 브 블록 T(210)와 서브 블록 E(220)은 상기 제2패리티 파트(p2)에 대응되며, 상기 서브 블록 T(210)와 서브 블록 E(220) 각각에 대응되는 행렬을 행렬 T와 행렬 E라고 칭하기로 한다.
또한, 상기 신규 파트에 대해서 설명하면 다음과 같다.
상기 신규 파트는 정보 파트(s)와, 제1패리티 파트(p1)와, 제2패리티 파트(p2) 및 제3패리티 파트(p3)로 분할된다. 서브 블록 0(226)과 서브 블록 F(228)는 상기 정보 파트(s)에 대응되며, 상기 서브 블록 0(226)과 서브 블록 F(228) 각각에 대응되는 행렬을 행렬 O와 행렬 F라고 칭하기로 한다. 서브 블록 0(230)은 상기 제1패리티 파트(p1)에 대응되며, 상기 서브 블록 0(230)에 대응되는 행렬을 행렬 0라고 칭하기로 한다. 서브 블록 0(232)는 상기 제2패리티 파트(p2)에 대응되며, 상기 서브 블록 0(232)에 대응되는 행렬을 행렬 0라고 칭하기로 한다. 서브 블록 0(222)과, 서브 블록 0(224) 및 서브 블록 G(234)는 상기 제3패리티 파트(p3)에 대응되며, 상기 서브 블록 0(222)과, 서브 블록 0(224) 및 서브 블록 G(234) 각각에 대응되는 행렬을 행렬 0와 행렬 0 및 행렬 G라고 칭하기로 한다.
상기에서 설명한 바와 같이 상기 신규 파트의 서브 블록 F(228)와 서브 블록 G(234)를 제외한 나머지 서브 블록들에는 모두 0 행렬이 대응된다. 여기서, 0 행렬이란 행렬을 구성하는 모든 엘리먼트(element)들이 0인 행렬을 나타낸다.
한편, 상기 기존 파트는 일반적인 블록 LDPC 부호의 패리티 검사 행렬의 서 브 블록 구조와 상이함이 존재한다. 즉, 상기 서브 블록 H(206)와 서브 블록 I(216)는 상기 도 1에서 설명한 일반적인 블록 LDPC 부호의 패리티 검사 행렬의 정보 파트(s)에 대응되는 서브 블록 A(102)와 서브 블록 C(104)에서 높은 차수를 갖는 변수 노드들에 해당하는 정보 비트들을 분리한 서브 블록들이다. 상기 서브 블록 F(228)는 상기 서브 블록 H(206)와 상기 서브 블록 I(216)와 함께 정보 벡터(
Figure 112005071513455-PAT00054
)중 차수가 높은 변수 노드들에 해당하는 서브 블록이고, 상기 서브 블록 G(234)는 상기 연접 반구조적 블록 LDPC 부호의 제3패리티 파트(p3)에 대응되는 서브 블록이다. 또한, 상기 서브 블록 G(234)는 부호화의 간단성을 위해 완전 하삼각 행렬이 대응된다. 상기 도 2에서는 상기 서브 블록 G(234)에 완전 하삼각 행렬을 대응시키는 경우를 일 예로 하여 설명하지만, 상기 서브 블록 G(234)에는 상기 완전 하삼각 행렬 뿐만 아니라 다른 형태의 행렬이 대응될 수도 있음은 물론이다.
본 발명에서 제안하는 연접 반구조적 블록 LDPC 부호의 가장 큰 특징은 상기 반구조적 블록 LDPC 부호의 패리티 검사 행렬의 서브 블록 H(206)와, 서브 블록 I(216)와, 서브 블록 F(228)에 해당하는, 즉 차수가 높은 변수 노드들에 해당하는 정보 비트들을 송신하지 않고, 상기 송신하지 않는 정보 비트들과 동일한 양의, 즉 상기 서브 블록 G(234)에 해당하는 상기 제3패리티 벡터(
Figure 112005071513455-PAT00055
)를 추가로 송신하는 것이다.
상기 차수가 높은 변수 노드들에 해당하는 정보 비트들은 일반적으로 높은 신뢰도를 가지기 때문에 상기 차수가 높은 변수 노드들에 해당하는 정보 비트들을 송신하지 않는 것이다. 그러나, 상기 차수가 높은 변수 노드들에 해당하는 정보 비트들을 일방적으로 송신하지 않게 되면 상기 송신하지 않는 정보 비트들 부분에서 오류 발생 확률이 증가하게 되므로, 상기 반구조적 블록 LDPC 부호에 상기 제3패리티 벡터(
Figure 112005071513455-PAT00056
)를 추가적으로 송신하여 신뢰성을 유지하게 되는 것이다.
또한, 상기 도 2에서는 본 발명에서 제안하는 연접 반구조적 블록 LDPC 부호의 패리티 검사 행렬의 특징을 일반적인 블록 LDPC 부호의 패리티 검사 행렬의 특징과 비교하기 위해 2개의 파트들, 즉 기존 파트와 신규 파트로 구분되는 구조로 설명하였으나, 본 발명에서 제안하는 연접 반구조적 블록 LDPC 부호의 패리티 검사 행렬은 상기 일반적인 블록 LDPC 부호의 패리티 검사 행렬의 구조와 상관없이 상기 도 2에서 설명한 구조를 가질 수 있음은 물론이다.
또한, 상기 도 2에 도시되어 있는 연접 반구조적 블록 LDPC 부호의 패리티 검사 행렬을 사용하여 정보 벡터(
Figure 112005071513455-PAT00057
)를 부호화할 경우, 그 부호화기의 구조는 크게 두 파트로 분류된다. 즉, 상기 도 2에 도시한 바와 같이 200 부분은 일반적인 블록 LDPC 부호의 패리티 검사 행렬을 사용할 경우와 동일한 부호화기 구조를 가지며, 202 부분은 단일 패리티 검사 부호의 부호화기 구조를 가지며, 결과적으로 상기 연접 반구조적 블록 LDPC 부호의 패리티 검사 행렬에 대응하는 부호화기 구조는 일반적인 블록 LDPC 부호의 부호화기와 단일 패리티 검사 부호의 부호화기가 연접(concatenation)된 형태로써 각각의 패리티 비트들이 다른 패리티 비트들과 독립적 으로 생성된다.
여기서, 일반적인 블록 LDPC 부호의 패리티 벡터(
Figure 112005071513455-PAT00058
)는 축적기(accumulator) 구조에 대응되기 때문에 상기 패리티 벡터(
Figure 112005071513455-PAT00059
) 생성을 블록 단위로만 동시에 진행할 수 있었지만, 단일 패리티 검사 부호 부분은 대각 엘리먼트들의 값만 1이 존재하는 구조에 대응되기 때문에 상기 202 부분의 부호화를 한번에 수행할 수 있다. 따라서, 본 발명에서 제안하는 연접 반구조적 블록 LDPC 부호를 일반적인 블록 LDPC 부호와 거의 동일한 시간내에 생성할 수 있게 되는 것이다.
한편, 가변 부호화율을 지원하는 블록 LDPC 부호의 설계는 일반적인 블록 LDPC 부호와 마찬가지로 패리티 검사 행렬의 설계를 통해 구현된다. 그런데, 통신 시스템에서 1개의 코덱(CODEC)으로 가변 부호화율을 지원하는 블록 LDPC 부호를 생성하기 위해서는 1개의 패리티 검사 행렬, 즉 모 패리티 검사 행렬(parent parity check matrix) 내에 서로 다른 부호화율들을 가지는 블록 LDPC 부호들을 나타낼 수 있는 다수의 패리티 검사 행렬들, 즉 다수의 자 패리티 검사 행렬(children parity check matrix)들이 포함되는 형태를 가져야만 한다. 즉, 1개의 모 패리티 검사 행렬을 사용하여 2개 이상의 부호화율들을 가지는 블록 LDPC 부호들을 생성할 수 있어야만 하는 것이다.
한편, 상기 가변 부호화율을 지원하는 블록 LDPC 부호를 생성함에 있어 고려해야만 하는 가장 중요한 요소는 모 패리티 검사 행렬뿐만 아니라 자 패리티 검사 행렬 역시 잡음 임계치 성능 면에서 우수하도록 설계해야만 한다는 것이다. 따라 서, 부호화율이 낮은 블록 LDPC 부호의 패리티 검사 행렬에 대해 차수 분포를 최적화하고, 부호화율이 높은 블록 LDPC 부호의 패리티 검사 행렬은 상기 최적화된 패리티 검사 행렬을 포함하면서 동시에 차수 분포가 최적화되도록 생성해야만 한다. 즉, 가변 부호화율을 지원하는 블록 LDPC 부호를 생성하기 위해서는 부호화율이 낮은 경우에 대해 상기 블록 LDPC 부호의 패리티 검사 행렬 최적화를 수행하고, 상기 최적화 수행으로 획득한 결과를 1개의 제한 조건(constraint)으로 설정한 후, 그 다음으로 부호화율이 높은 경우에 대해 순차적으로 상기 블록 LDPC 부호의 패리티 검사 행렬 최적화를 수행해 나감으로써 각각의 부호화율에 대해 성능이 우수한 잡음 임계치를 갖도록 설계해야 한다.
한편, 변수 노드들의 차수를 다양하게 허용할 경우 더 우수한 성능의 잡음 임계치를 획득할 수 있는데, 이를 설명하면 다음과 같다. 먼저, 검사 노드들의 개수를 M, 변수 노드들의 최대 차수를
Figure 112005071513455-PAT00060
로 제한하였다고 가정하면, 부호화율이
Figure 112005071513455-PAT00061
이고, 각각의 패리티 검사 행렬의 크기가
Figure 112005071513455-PAT00062
인 경우 가변 부호화율을 지원하는 블록 LDPC 부호를 설계하는 동작에 대해서 설명하면 다음과 같다.
<제1단계>
먼저, 부호화율이 R1인 경우에 대해 밀도 진화 방식을 사용하여 차수 분포의 최적화를 수행한다. 상기 차수 분포의 최적화 수행 결과로 획득된 차수 분포에서 전체 변수 노드들에 대한 차수가 j(
Figure 112005071513455-PAT00063
)인 변수 노드들의 비율을
Figure 112005071513455-PAT00064
라고 가정하기로 한다. 여기서, 상기 비율
Figure 112005071513455-PAT00065
와 에지(edge)의 차수 분포
Figure 112005071513455-PAT00066
는 하기 수학식 2와 같은 관계를 사용하여 상호간에 변형이 가능하며, 상기
Figure 112005071513455-PAT00067
는 전체 에지에 대한 차수가 j인 변수 노드에 연결된 에지의 비율을 나타낸다.
Figure 112005071513455-PAT00068
상기 수학식 2에서 k는 상기 차수 j와 동일한 값을 가지며, 상기 검사 노드역시 상기 변수 노드와 동일하게 고려한다.
<제2단계>
임의의 l,
Figure 112005071513455-PAT00069
에 대해, 상기 제1단계에서 획득한 차수 분포로부터 전체 Nl(Ri의 부호어 벡터(
Figure 112005071513455-PAT00070
) 길이)개의 변수 노드들 중에 차수가 j인 변수 노드가 각각
Figure 112005071513455-PAT00071
만큼 포함되어 있음을 제한 조건으로 추가 설정하여 차수 분포의 최적화를 수행한다. 상기 검사 노드 역시 상기 변수 노드와 동일하게 고려한다.
상기 제1단계 및 제2단계와 같은 방식으로 차수 분포 최적화를 수행함으로써 가변 부호화율을 지원하는 블록 LDPC 부호의 패리티 검사 행렬을 설계할 수 있다.
다음으로 도 3 및 도 4를 참조하여 본 발명의 실시예에 따른 가변 부호화율을 지원하는 블록 LDPC 부호의 모 패리티 검사 행렬에 대해서 설명하기로 한다.
상기 도 3은 본 발명의 실시예에 따른 가변 부호화율을 지원하는 블록 LDPC 부호의 모 패리티 검사 행렬의 일 예를 도시한 도면이다.
상기 도 3에 도시되어 있는 가변 부호화율을 지원하는 블록 LDPC 부호의 모 패리티 검사 행렬을 사용할 경우 부호화율 1/2, 2/3, 3/4를 지원하는 블록 LDPC 부호를 생성하는 것이 가능하다. 즉, 상기 가변 부호화율을 지원하는 블록 LDPC 부호의 모 패리티 검사 행렬은 부호화율 1/2, 2/3, 3/4 각각에 해당하는 3개의 자 패리티 검사 행렬들을 포함하는 형태를 가진다. 상기 가변 부호화율을 지원하는 블록 LDPC 부호의 모 패리티 검사 행렬은 총 10개의 서브 블록들, 즉 서브 블록 H1(311)과, 서브 블록 H2(313)과, 서브 블록 0(315)과, 서브 블록 H31(317)과, 서브 블록 H32(319)과, 서브 블록 H4(321)과, 서브 블록 Hp(323)과, 서브 블록 0(325)과, 서브 블록 0(327) 및 서브 블록 I(329)을 포함한다. 상기 서브 블록 H1(311)과, 서브 블록 H2(313)과, 서브 블록 0(315)과, 서브 블록 H31(317)과, 서브 블록 H32(319)과, 서브 블록 H4(321)과, 서브 블록 Hp(323)과, 서브 블록 0(325)과, 서브 블록 0(327) 및 서브 블록 I(329) 각각에 대응되는 행렬을 행렬 H1과, 행렬 H2과, 행렬 0와, 행렬 H31과, 행렬 H32과, 행렬 H4과, 행렬 Hp과, 행렬 0과, 행렬 0 및 행렬 I라 칭하기로 한다. 여기서, 상기 행렬 I는 항등 행렬(identity matrix)로서, 상기 행렬 I로 인해 상기 가변 부호화율을 지원하는 블록 LDPC 부호의 모 패리티 검사 행렬이 연접 반구조적 블록 LDPC 부호의 패리티 검사 행렬과 동일한 구조를 가지며, 상기 도 2에서 연접 반구조적 블록 LDPC 부호의 패리티 검사 행렬 구조에 대해서 설명하였으므로 그 구체적인 설명을 생략하기로 한다. 또한, 상기 도 3에서 상기 서브 블록 0(315) 및 서브 블록 0(325) 각각은 1개의 서브 블록이지만, 하기의 설명에서 수학식으로 표현될 경우에는 각각 2개의 행렬로 표현됨에 유의하여야만 한다. 상기 도 3에서는 상기 서브 블록 0(315) 및 서브 블록 0(325) 각각은 1개의 서브 블록으로 도시하였지만 상기 서브 블록 0(315) 및 서브 블록 0(325) 각각이 2개의 서브 블록들을 포함할 수도 있음은 물론이다. 즉, 상기 서브 블록 0(315) 및 서브 블록 0(325) 각각이 2개의 행렬 0에 대응하는 서브 블록들을 포함할 수 있는 것이다.
상기 모 패리티 검사 행렬을 사용하여 부호화율 1/2, 2/3, 3/4의 블록 LDPC 부호를 생성하는 동작에 대해서 구체적으로 설명하면 다음과 같다. 이하, 설명의 편의상 상기 부호화율 1/2의 블록 LDPC 부호의 패리티 검사 행렬을 제1 자 패리티 검사 행렬이라 칭하기로 하고, 상기 부호화율 2/3의 블록 LDPC 부호의 패리티 검사 행렬을 제2 자 패리티 검사 행렬이라 칭하기로 하고, 상기 부호화율 3/4의 블록 LDPC 부호의 패리티 검사 행렬을 제3 자 패리티 검사 행렬이라 칭하기로 한다.
첫 번째로, 상기 제1 자 패리티 검사 행렬은 하기 수학식 3과 같이 나타낼 수 있다.
Figure 112005071513455-PAT00072
상기 수학식 3에 나타낸 바와 같은 제1 자 패리티 검사 행렬은 우수한 성능을 보장하기 위해 최적의 차수 분포를 갖도록 설계되며, 최적의 차수 분포는 밀도 진화 방식 등을 사용하여 검출할 수 있다. 또한, 상기 수학식 3에서 정보 벡터(
Figure 112005071513455-PAT00073
)의 크기가 k이고, 패리티 벡터(
Figure 112005071513455-PAT00074
)의 크기가 m일 경우, 상기 행렬 H31은
Figure 112005071513455-PAT00075
, 상기 행렬 H32는
Figure 112005071513455-PAT00076
, 상기 행렬 H4는
Figure 112005071513455-PAT00077
, Hp는
Figure 112005071513455-PAT00078
, 행렬 I는
Figure 112005071513455-PAT00079
크기를 갖는다. 즉, 상기 제1 자 패리티 검사 행렬의 크기는
Figure 112005071513455-PAT00080
이며, 크기 k의, 즉 k개의 정보 비트들을 포함하는 정보 벡터(
Figure 112005071513455-PAT00081
)에 대해 크기 m의, 즉 m개의 패리티 비트들을 포함하는 패리티 벡터(
Figure 112005071513455-PAT00082
)를 생성하고, 행렬
Figure 112005071513455-PAT00083
에 해당하는 s개의 정보 비트들을 천공할 경우 부호화율 1/2의 연접 반구조적인 블록 LDPC 부호어가 생성된다. 여기서, 상기 T는 이항(transpose) 연산을 나타낸다. 이 경우, 송신되는 부호어 벡터 (
Figure 112005071513455-PAT00084
)의 크기는
Figure 112005071513455-PAT00085
이고, 이때
Figure 112005071513455-PAT00086
이므로 부호화율
Figure 112005071513455-PAT00087
이 되는 것이다.
두 번째로, 상기 제2 자 패리티 검사 행렬은 하기 수학식 4와 같이 나타낼 수 있다.
Figure 112005071513455-PAT00088
상기 수학식 4에 나타낸 바와 같은 제2 자 패리티 검사 행렬은 우수한 성능을 보장하기 위해 최적의 차수 분포를 갖도록 설계되며, 최적의 차수 분포는 밀도 진화 방식 등을 사용하여 검출할 수 있다. 이 경우, 상기 행렬 H31과, 행렬 H4와, 행렬 Hp는 상기 제1 자 패리티 검사 행렬 생성시 검출한 최적의 차수 분포를 그대로 사용하며, 또한, 상기 행렬 H2는
Figure 112005071513455-PAT00089
크기를 갖는다.
즉, 상기 제2 자 패리티 검사 행렬의 크기는
Figure 112005071513455-PAT00090
이며, 크기 2k의, 즉 2k개의 정보 비트들을 포함하는 정보 벡터(
Figure 112005071513455-PAT00091
)에 대해 크기 m의, 즉 m개의 패리티 비트들을 포함하는 패리티 벡터(
Figure 112005071513455-PAT00092
)가 생성되어 크기 2k + m의 부호화율 2/3의 블록 LDPC 부호어가 생성된다. 이 경우, m = k 이므로, 부호화율
Figure 112005071513455-PAT00093
이 되는 것이다.
상기에서 설명한 바와 같이 부호화율 1/2과 부호화율 2/3 모두에서 우수한 성능을 보장하기 위해서, 상기 제1 자 패리티 검사 행렬의 차수 분포를 기반으로 하여 제2 자 패리티 검사 행렬의 최적 차수 분포를 검출한다. 즉, 변수 노드들 중에 차수가 j인 변수 노드가 상기 수학식 3에 나타낸 바와 같은 제1 자 패리티 검사 행렬과 동일하게 포함되어 있음을 제한 조건으로 추가하여 상기 제2 자 패리티 검사 행렬의 최적 차수 분포를 검출한다. 또한, 검사 노드 역시 상기 변수 노드와 동일한 방식으로 고려한다. 상기에서 설명한 바와 같이 제2 자 패리티 검사 행렬을 사용할 경우 그 생성되는 부호어는 반구조적 구조를 가지지 않는다.
세 번째로, 상기 제3 자 패리티 검사 행렬은 하기 수학식 5와 같이 나타낼 수 있다.
Figure 112005071513455-PAT00094
상기 수학식 5에 나타낸 바와 같은 제3 자 패리티 검사 행렬은 우수한 성능을 보장하기 위해 최적의 차수 분포를 갖도록 설계되며, 최적의 차수 분포는 밀도 진화 방식 등을 사용하여 검출할 수 있다. 이 경우, 상기 행렬 H31과, 행렬 H4와, 행렬 Hp는 상기 제1 자 패리티 검사 행렬 생성시 검출한 최적의 차수 분포를 그대로 사용하며, 상기 행렬 H2는 상기 제2 자 패리티 검사 행렬 생성시 검출한 최적의 차수 분포를 그대로 사용하며, 상기 행렬 H1는
Figure 112005071513455-PAT00095
크기를 갖는다.
즉, 상기 제3 자 패리티 검사 행렬의 크기는
Figure 112005071513455-PAT00096
이며, 크기 3k의, 즉 3k개의 정보 비트들을 포함하는 정보 벡터(
Figure 112005071513455-PAT00097
)에 대해 크기 m의, 즉 m개의 패리티 비트들을 포함하는 패리티 벡터(
Figure 112005071513455-PAT00098
)가 생성되어 크기 3k + m의 부호화율 3/4의 블록 LDPC 부호어가 생성된다. 이 경우, m = k 이므로, 부호화율
Figure 112005071513455-PAT00099
이 되는 것이다.
상기에서 설명한 바와 같이 부호화율 1/2과, 부호화율 2/3 및 부호화율 3/4 모두에서 우수한 성능을 보장하기 위해서, 상기 제1 자 패리티 검사 행렬 및 제2 자 패리티 검사 행렬의 차수 분포를 기반으로 하여 제3 자 패리티 검사 행렬의 최적 차수 분포를 검출한다. 즉, 변수 노드들 중에 차수가 j인 변수 노드가 상기 수학식 3 및 수학식 4에 나타낸 바와 같은 제1 자 패리티 검사 행렬 및 제2 자 패리티 검사 행렬과 동일하게 포함되어 있음을 제한 조건으로 추가하여 상기 제3 자 패리티 검사 행렬의 최적 차수 분포를 검출한다. 또한, 검사 노드 역시 상기 변수 노드와 동일한 방식으로 고려한다. 상기에서 설명한 바와 같이 제3 자 패리티 검사 행렬을 사용할 경우 그 생성되는 부호어는 반구조적 구조를 가지지 않는다.
상기 도 3에서 설명한 바와 같이 가변 부호화율을 가지는 블록 LDPC 부호를 생성하는 동작에서 가장 중요하게 고려해야할 점은 다음과 같다.
첫 번째로, 제1 자 패리티 검사 행렬 전체가 아닌 상기 제1 자 패리티 검사 행렬의 서브 블록들중 일부의 서브 블록들만을 선택하여 제2 자 패리티 검사 행렬 과 제3 자 패리티 검사 행렬을 설계한다는 점이다.
두 번째로, 제1 자 패리티 검사 행렬을 사용하여 생성한 부호어에서 천공한 정보 비트들을 제2 자 패리티 검사 행렬 및 제3 자 패리티 검사 행렬을 사용하여 생성한 부호어에서는 천공하지 않는다는 점이다.
상기 도 4는 본 발명의 실시예에 따른 가변 부호화율을 지원하는 블록 LDPC 부호의 모 패리티 검사 행렬의 다른 예를 도시한 도면이다.
상기 도 4를 참조하면, 상기 가변 부호화율을 지원하는 블록 LDPC 부호의 모 패리티 검사 행렬을 사용할 경우 부호화율 R1, R2, R3를 지원하는 블록 LDPC 부호를 생성하는 것이 가능하다. 즉, 상기 가변 부호화율을 지원하는 블록 LDPC 부호의 모 패리티 검사 행렬은 부호화율 R1, R2, R3 각각에 해당하는 3개의 자 패리티 검사 행렬들을 포함한다. 상기 가변 부호화율을 지원하는 블록 LDPC 부호의 모 패리티 검사 행렬은 총 12개의 서브 블록들, 즉 서브 블록 H11(411)과, 서브 블록 H12(413)과, 서브 블록 H21(415)과, 서브 블록 H22(417)과, 서브 블록 0(419)과, 서브 블록 H31(421)과, 서브 블록 H32(423)과, 서브 블록 H4(425)과, 서브 블록 Hp(427)와, 서브 블록 0(429)와, 서브 블록 0(431) 및 서브 블록 I(433)을 포함한다. 상기 서브 블록 H11(411)과, 서브 블록 H12(413)과, 서브 블록 H21(415)과, 서브 블록 H22(417)과, 서브 블록 0(419)과, 서브 블록 H31(421)과, 서브 블록 H32(423)과, 서브 블록 H4(425)과, 서브 블록 Hp(427)와, 서브 블록 0(429)와, 서브 블록 0(431) 및 서브 블록 I(433) 각각에 대응되는 행렬을 행렬 H11과, 행렬 H12과, 행렬 H21과, 행렬 H22과, 행렬 0과, 행렬 H31과, 행렬 H32과, 행렬 H4과, 행렬 Hp와, 행렬 0와, 행렬 0 및 행렬 I라 칭하기로 한다. 여기서, 상기 행렬 I로 인해 상기 가변 부호화율을 지원하는 블록 LDPC 부호의 모 패리티 검사 행렬이 연접 반구조적 블록 LDPC 부호의 패리티 검사 행렬과 동일한 구조를 가지며, 상기 도 2에서 연접 반구조적 블록 LDPC 부호의 패리티 검사 행렬 구조에 대해서 설명하였으므로 그 구체적인 설명을 생략하기로 한다.
또한, 상기 도 4에서 상기 서브 블록 0(419) 및 서브 블록 0(429) 각각은 1개의 서브 블록이지만, 하기의 설명에서 수학식으로 표현될 경우에는 상기 서브 블록 0(419)은 4개의 행렬로, 상기 서브 블록 0(429)은 2개의 행렬로 표현됨에 유의하여야만 한다. 상기 도 4에서는 상기 서브 블록 0(419) 및 서브 블록 0(429) 각각은 1개의 서브 블록으로 도시하였지만 상기 서브 블록 0(419)은 4개의 서브 블록들을 포함하고, 상기 서브 블록 0(429)은 2개의 서브 블록들을 포함할 수도 있음은 물론이다. 즉, 상기 서브 블록 0(419)은 4개의 행렬 0에 대응하는 서브 블록들을 포함할 수 있으며, 상기 서브 블록 0(429)은 2개의 행렬 0에 대응하는 서브 블록들을 포함할 수 있는 것이다.
상기 모 패리티 검사 행렬을 사용하여 부호화율 R1, R2, R3의 블록 LDPC 부호를 생성하는 동작에 대해서 구체적으로 설명하면 다음과 같다. 이하, 설명의 편의상 상기 부호화율 R1의 블록 LDPC 부호의 패리티 검사 행렬을 제4 자 패리티 검사 행렬이라 칭하기로 하고, 상기 부호화율 R2의 블록 LDPC 부호의 패리티 검사 행렬을 제5 자 패리티 검사 행렬이라 칭하기로 하고, 상기 부호화율 R3의 블록 LDPC 부호의 패리티 검사 행렬을 제6 자 패리티 검사 행렬이라 칭하기로 한다.
첫 번째로, 상기 제4 자 패리티 검사 행렬은 하기 수학식 6과 같이 나타낼 수 있다.
Figure 112005071513455-PAT00100
상기 수학식 6에 나타낸 바와 같은 제4 자 패리티 검사 행렬은 우수한 성능을 보장하기 위해 최적의 차수 분포를 갖도록 설계되며, 최적의 차수 분포는 밀도 진화 방식 등을 사용하여 검출할 수 있다.
또한, 상기 수학식 6에서 정보 벡터(
Figure 112005071513455-PAT00101
)의 크기가 k1이고, 패리티 벡터(
Figure 112005071513455-PAT00102
)의 크기가 m일 경우, 상기 행렬 H31은
Figure 112005071513455-PAT00103
, 상기 행렬 H32는
Figure 112005071513455-PAT00104
, 상기 행렬 H4은
Figure 112005071513455-PAT00105
, Hp은
Figure 112005071513455-PAT00106
, 행렬 I는
Figure 112005071513455-PAT00107
크기를 갖는다. 즉, 상기 제4 자 패리티 검사 행렬의 크기는
Figure 112005071513455-PAT00108
이며, 크기 k1의, 즉 k1개의 정보 비트들을 포함하 는 정보 벡터(
Figure 112005071513455-PAT00109
)에 대해 크기 m의, 즉 m개의 패리티 비트들을 포함하는 패리티 벡터(
Figure 112005071513455-PAT00110
)를 생성하고, 행렬
Figure 112005071513455-PAT00111
에 해당하는 p1개의 정보 비트들을 천공할 경우 부호화율 R1의 연접 반구조적인 블록 LDPC 부호어가 생성된다. 이 경우, 송신되는 부호어의 크기는
Figure 112005071513455-PAT00112
이고, 만약
Figure 112005071513455-PAT00113
이면 부호화율
Figure 112005071513455-PAT00114
이 되는 것이다. 상기에서 설명한 바와 같이 제4 자 패리티 검사 행렬을 사용할 경우 그 생성되는 부호어는 반구조적 구조를 가진다.
두 번째로, 상기 제5 자 패리티 검사 행렬은 하기 수학식 7과 같이 나타낼 수 있다.
Figure 112005071513455-PAT00115
상기 수학식 7에 나타낸 바와 같은 제5 자 패리티 검사 행렬은 우수한 성능을 보장하기 위해 최적의 차수 분포를 갖도록 설계되며, 최적의 차수 분포는 밀도 진화 방식 등을 사용하여 검출할 수 있다. 상기 제5 자 패리티 검사 행렬에서 행렬 H21과, 행렬 H22와, 행렬 H31 및 행렬 H4는 정보 벡터(
Figure 112005071513455-PAT00116
)에 매핑되는 행렬이며, 행 렬 Hp는 패리티 벡터(
Figure 112005071513455-PAT00117
)에 대응되는 행렬이다. 이 경우, 상기 행렬 H31과, 행렬 H4와, 행렬 Hp는 상기 제4 자 패리티 검사 행렬 생성시 검출한 최적의 차수 분포를 그대로 사용한다.
또한, 상기 수학식 7에서 정보 벡터(
Figure 112005071513455-PAT00118
)의 크기가 k1+ k2이고, 패리티 벡터(
Figure 112005071513455-PAT00119
)의 크기가 m일 경우, 상기 행렬 H21의 크기는
Figure 112005071513455-PAT00120
이고, 상기 행렬 H22의 크기는
Figure 112005071513455-PAT00121
이고, 상기 행렬 H4의 크기는
Figure 112005071513455-PAT00122
이고, 상기 행렬 Hp의 크기는
Figure 112005071513455-PAT00123
가 된다. 즉, 크기 k1+ k2의 정보 벡터(
Figure 112005071513455-PAT00124
)가 입력될 경우 상기 제5 자 패리티 검사 행렬을 사용하여 부호화하면 크기 k1+ k2+ m의 부호어가 생성되며, 상기 생성된 부호어중에서 상기 행렬 행렬 H21에 해당하는 정보 비트들을 천공한다. 이 경우, 부호화율
Figure 112005071513455-PAT00125
이 되는 것이다.
상기에서 설명한 바와 같이 부호화율 R1과 R2 모두에서 우수한 성능을 보장하기 위해서, 상기 제4 자 패리티 검사 행렬의 차수 분포를 기반으로 하여 제5 자 패리티 검사 행렬의 최적 차수 분포를 검출한다. 즉, 변수 노드들 중에 차수가 j인 변수 노드가 상기 수학식 6에 나타낸 바와 같은 제4 자 패리티 검사 행렬과 동일하게 포함되어 있음을 제한 조건으로 추가하여 상기 제5 자 패리티 검사 행렬의 최적 차수 분포를 검출한다. 또한, 검사 노드 역시 상기 변수 노드와 동일한 방식으로 고려한다. 상기에서 설명한 바와 같이 제5 자 패리티 검사 행렬을 사용할 경우 그 생성되는 부호어는 반구조적 구조를 가진다.
세 번째로, 상기 제6 자 패리티 검사 행렬은 하기 수학식 8과 같이 나타낼 수 있다.
Figure 112005071513455-PAT00126
여기서, 상기 제6 자 패리티 검사 행렬은 우수한 성능을 보장하기 위해 최적의 차수 분포를 갖도록 설계되며, 최적의 차수 분포는 밀도 진화 방식 등을 사용하여 검출할 수 있다. 상기 제6 자 패리티 검사 행렬에서 행렬 H11과, 행렬 H12와, 행렬 H21과, 행렬 H22와, 행렬 H31 및 행렬 H4는 정보 벡터(
Figure 112005071513455-PAT00127
)에 매핑되는 행렬이며, 행렬 Hp는 패리티 벡터(
Figure 112005071513455-PAT00128
)에 대응되는 행렬이다. 이 경우, 상기 행렬 H31과, 행렬 H4와, 행렬 Hp는 상기 제4 자 패리티 검사 행렬 생성시 검출한 최적의 차수 분포를 그대로 사용하고, 상기 행렬 H21과 행렬 H22는 상기 제5 자 패리티 검사 행렬 생성시 검출한 최적의 차수 분포를 그대로 사용한다.
또한, 상기 수학식 8에서 정보 벡터(
Figure 112005071513455-PAT00129
)의 크기가 k1+ k2 + k3이고, 패리티 벡터(
Figure 112005071513455-PAT00130
)의 크기가 m일 경우, 상기 행렬 H11의 크기는
Figure 112005071513455-PAT00131
이고, 행렬 H12의 크기는
Figure 112005071513455-PAT00132
이고, 행렬 H21의 크기는
Figure 112005071513455-PAT00133
이고, 행렬 H22의 크기는
Figure 112005071513455-PAT00134
이고, 행렬 H31의 크기는
Figure 112005071513455-PAT00135
이고, 행렬 H4의 크기는
Figure 112005071513455-PAT00136
가 된다. 즉, 크기 k1+ k2 + k3의 정보 벡터(
Figure 112005071513455-PAT00137
)가 입력될 경우 상기 제6 자 패리티 검사 행렬을 사용하여 부호화하면 크기 k1+ k2 + k3+ m의 부호어가 생성되며, 상기 생성된 부호어중에서 상기 행렬 H11에 해당하는 정보 비트들을 천공한다. 이 경우, 부호화율
Figure 112005071513455-PAT00138
이 되는 것이다.
상기에서 설명한 바와 같이 부호화율 R1과, R2 및 R3 모두에서 우수한 성능을 보장하기 위해서, 상기 제4 자 패리티 검사 행렬과 제5 자 패리티 검사 행렬의 차수 분포를 기반으로 하여 제6 자 패리티 검사 행렬의 최적 차수 분포를 검출한다. 즉, 변수 노드들 중에 차수가 j인 변수 노드가 상기 수학식 6 및 수학식 7에 나타낸 바와 같은 제4 자 패리티 검사 행렬과 제5 자 패리티 검사 행렬과 동일하게 포함되어 있음을 제한 조건으로 추가하여 상기 제6 자 패리티 검사 행렬의 최적 차수 분포를 검출한다. 또한, 검사 노드 역시 상기 변수 노드와 동일한 방식으로 고려한다. 상기에서 설명한 바와 같이 제6 자 패리티 검사 행렬을 사용할 경우 그 생성되는 부호어는 반구조적 구조를 가진다.
상기 도 4에서 설명한 바와 같이 가변 부호화율을 가지는 블록 LDPC 부호를 생성하는 동작에서 가장 중요하게 고려해야할 점은 다음과 같다.
첫 번째로, 제4 자 패리티 검사 행렬 전체가 아닌 상기 제4 자 패리티 검사 행렬의 서브 블록들중 일부의 서브 블록들만을 선택하여 제5 자 패리티 검사 행렬과 제6 자 패리티 검사 행렬을 설계한다는 점이다.
두 번째로, 제4 자 패리티 검사 행렬을 사용하여 생성한 부호어에서 천공한 정보 비트들을 제5 자 패리티 검사 행렬을 사용하여 생성한 부호어에서는 천공하지 않고, 제5 자 패리티 검사 행렬을 사용하여 생성한 부호어에서 천공한 정보 비트들을 제6 자 패리티 검사 행렬을 사용하여 생성한 부호어에서는 천공하지 않는다는 점이다.
세 번째로, 제 5자 패리티 검사 행렬과 제 6자 패리티 검사 행렬에서는 천공할 정보 비트의 수가 전체 정보 비트에 비해 작기 때문에, 오류 감소를 위한 단일 패리티 검사 부호를 연접하지 않는다는 것이다.
다음으로 도 5a 내지 도 5b를 참조하여 본 발명의 실시예에 따른 블록 LDPC 부호를 사용하는 통신 시스템에서 가변 부호화율을 지원하여 신호를 송신하는 과정에 대해서 설명하기로 한다.
상기 도 5a 내지 도 5b는 본 발명의 실시예에 따른 블록 LDPC 부호를 사용하 는 통신 시스템에서 가변 부호화율을 지원하여 신호를 송신하는 과정을 도시한 순서도이다.
상기 도 5a 내지 도 5b를 참조하면, 먼저 511단계에서 신호 송신 장치는 송신하고자 하는 신호의 부호화율에 상응하게 미리 설정되어 있는 모 패리티 검사 행렬에서 해당 자 패리티 검사 행렬을 생성하고, 상기 생성한 자 패리티 검사 행렬에 상응하게 행렬 A와, 행렬 B와, 행렬 T와, 행렬 C와, 행렬 D 및 행렬 E를 결정하고 513단계로 진행한다. 상기 생성한 자 패리티 검사 행렬에 대해 행렬 A와, 행렬 B와, 행렬 T와, 행렬 C와, 행렬 D 및 행렬 E를 결정하는 동작은 상기 도 1에서 설명한 바와 같이 Richardson 등이 증명한 밀도 진화 방식 등을 사용하여 수행되며, 이는 상기 도 1에서 설명한 바와 동일하므로 여기서는 그 상세한 설명을 생략하기로 한다.
상기 513단계에서 상기 신호 송신 장치는 상기 부호화율에 상응하는 크기의 정보 벡터(
Figure 112005071513455-PAT00139
)를 입력받고 515단계로 진행한다. 상기 515단계에서 상기 신호 송신 장치는 상기 입력받은 상기 정보 벡터(
Figure 112005071513455-PAT00140
)와 행렬 A를 곱셈한 후(
Figure 112005071513455-PAT00141
) 517단계로 진행한다. 여기서, 상기 행렬 A에 존재하는 0이 아닌 값, 일 예로 1의 값을 가지는 엘리먼트들의 개수는 0의 값을 가지는 엘리먼트들의 개수에 비해서 매우 적으므로 상기 정보 벡터(
Figure 112005071513455-PAT00142
)와 행렬 A의 곱셈은 비교적 적은 횟수의 합곱(sum-product) 연산만으로도 가능하게 된다. 또한, 상기 행렬 A에서 1의 값을 가지는 엘 리먼트들의 위치는 0이 아닌 블록의 위치와 그 블록의 순열 행렬의 지수승으로 나타낼 수 있으므로 매우 간단한 연산만으로도 상기 정보 벡터(
Figure 112005071513455-PAT00143
)와 행렬 A의 곱셈을 수행할 수 있다.
상기 517단계에서 상기 신호 송신 장치는 상기 정보 벡터(
Figure 112005071513455-PAT00144
)와 행렬 C를 곱셈한 후(
Figure 112005071513455-PAT00145
) 519단계로 진행한다. 상기 519단계에서 상기 신호 송신 장치는 상기
Figure 112005071513455-PAT00146
와 행렬 ET- 1를 곱셈한 후(
Figure 112005071513455-PAT00147
) 521단계로 진행한다. 여기서, 상기 행렬 ET-1의 1의 값을 가지는 엘리먼트들의 개수는 매우 적기 때문에 블록의 순열 행렬의 지수승만 알게 되면 상기
Figure 112005071513455-PAT00148
와 행렬 ET-1의 곱셈을 용이하게 수행할 수 있다. 상기 521단계에서 상기 신호 송신 장치는 상기
Figure 112005071513455-PAT00149
와
Figure 112005071513455-PAT00150
를 배타적 논리합(exclusive OR) 연산하여 제1패리티 벡터(
Figure 112005071513455-PAT00151
)를 생성한 후(
Figure 112005071513455-PAT00152
) 523단계로 진행한다.
상기 523단계에서 상기 신호 송신 장치는 상기 행렬 B와 상기 제1패리티 벡터(
Figure 112005071513455-PAT00153
)를 곱셈하고(
Figure 112005071513455-PAT00154
), 상기
Figure 112005071513455-PAT00155
과 상기
Figure 112005071513455-PAT00156
를 배타적 논리합 연산한 후(
Figure 112005071513455-PAT00157
) 525단계로 진행한다. 상기 525단계에서 상기 신호 송 신 장치는 상기
Figure 112005071513455-PAT00158
와 행렬 T-1을 곱셈하여 제2패리티 벡터(
Figure 112005071513455-PAT00159
)를 생성한 후 527단계로 진행한다. 상기 527단계에서 상기 신호 송신 장치는 해당 자 패리티 검사 행렬을 사용할 경우 생성되는 블록 LDPC 부호에 단일 패리티 검사 부호가 포함되는지 검사한다.
상기 검사 결과 상기 해당 자 패리티 검사 행렬을 사용할 경우 생성되는 블록 LDPC 부호에 단일 패리티 검사 부호가 포함될 경우 상기 신호 송신 장치는 529단계로 진행한다. 상기 529단계에서 상기 신호 송신 장치는 제3패리티 벡터(
Figure 112005071513455-PAT00160
)를 생성한 후 531단계로 진행한다. 상기 531단계에서 상기 신호 송신 장치는 상기 정보 벡터(
Figure 112005071513455-PAT00161
) 내의 정보 비트들 중 천공할 정보 비트가 존재하는지 검사한다. 상기 검사 결과 상기 천공할 정보 비트가 존재하지 않을 경우 상기 신호 송신 장치는 533단계로 진행한다. 상기 533단계에서 상기 신호 송신 장치는 상기 정보 벡터(
Figure 112005071513455-PAT00162
) 내의 정보 비트들중 천공할 정보 비트가 존재하지 않으므로 상기 정보 벡터(
Figure 112005071513455-PAT00163
)와, 상기 정보 벡터(
Figure 112005071513455-PAT00164
)에 상응하게 생성된 제1패리티 벡터(
Figure 112005071513455-PAT00165
)와, 제2패리티 벡터(
Figure 112005071513455-PAT00166
) 및 제3패리티 벡터(
Figure 112005071513455-PAT00167
)를 최종 부호어로 생성하여 송신하고 종료한다.
한편, 상기 531단계에서 검사 결과 상기 천공할 정보 비트가 존재할 경우 상 기 신호 송신 장치는 535단계로 진행한다. 상기 535단계에서 상기 신호 송신 장치는 상기 정보 벡터(
Figure 112005071513455-PAT00168
) 내의 정보 비트들 중 천공할 정보 비트가 존재하므로 상기 정보 벡터(
Figure 112005071513455-PAT00169
)에서 해당 정보 비트들을 천공한다. 여기서, 상기 정보 벡터(
Figure 112005071513455-PAT00170
)에서 해당 정보 비트들이 천공된 벡터를 천공된 정보 벡터(
Figure 112005071513455-PAT00171
)라고 칭하기로 한다. 또한, 상기 신호 송신 장치는 상기 천공된 정보 벡터(
Figure 112005071513455-PAT00172
)와, 상기 정보 벡터(
Figure 112005071513455-PAT00173
)에 상응하게 생성된 제1패리티 벡터(
Figure 112005071513455-PAT00174
)와, 제2패리티 벡터(
Figure 112005071513455-PAT00175
) 및 제3패리티 벡터(
Figure 112005071513455-PAT00176
)를 최종 부호어로 생성하여 송신하고 종료한다.
한편, 상기 527단계에서 검사 결과 상기 해당 자 패리티 검사 행렬을 사용할 경우 생성되는 블록 LDPC 부호에 단일 패리티 검사 부호가 포함되지 않을 경우 상기 신호 송신 장치는 537단계로 진행한다. 상기 537단계에서 상기 신호 송신 장치는 상기 정보 벡터(
Figure 112005071513455-PAT00177
) 내의 정보 비트들 중 천공할 정보 비트가 존재하는지 검사한다. 상기 검사 결과 상기 천공할 정보 비트가 존재할 경우 상기 신호 송신 장치는 539단계로 진행한다. 상기 539단계에서 상기 신호 송신 장치는 상기 정보 벡터(
Figure 112005071513455-PAT00178
) 내의 정보 비트들 중 천공할 정보 비트가 존재하므로 상기 정보 벡터(
Figure 112005071513455-PAT00179
)에서 해당 정보 비트들을 천공하여 천공된 정보 벡터(
Figure 112005071513455-PAT00180
)를 생성한다. 상기 신호 송신 장치는 상기 천공된 정보 벡터(
Figure 112005071513455-PAT00181
)와, 상기 정보 벡터(
Figure 112005071513455-PAT00182
)에 상응하게 생성된 제1패리티 벡터(
Figure 112005071513455-PAT00183
)와 제2패리티 벡터(
Figure 112005071513455-PAT00184
)를 최종 부호어로 생성하여 송신하고 종료한다.
한편, 상기 537단계에서 검사 결과 상기 천공할 정보 비트가 존재하지 않을 경우 상기 신호 송신 장치는 541단계로 진행한다. 상기 541단계에서 상기 신호 송신 장치는 상기 정보 벡터(
Figure 112005071513455-PAT00185
) 내의 정보 비트들중 천공할 정보 비트가 존재하지 않으므로 상기 정보 벡터(
Figure 112005071513455-PAT00186
)와, 상기 정보 벡터(
Figure 112005071513455-PAT00187
)에 상응하게 생성된 제1패리티 벡터(
Figure 112005071513455-PAT00188
)와 제2패리티 벡터(
Figure 112005071513455-PAT00189
)를 최종 부호어로 생성하여 송신하고 종료한다.
다음으로 도 6을 참조하여 본 발명의 실시예에 따른 블록 LDPC 부호를 사용하는 통신 시스템에서 가변 부호화율을 지원하여 신호를 송신하는 장치의 구조에 대해서 설명하기로 한다.
상기 도 6은 본 발명의 실시예에 따른 블록 LDPC 부호를 사용하는 통신 시스템에서 가변 부호화율을 지원하여 신호를 송신하는 장치의 구조를 개략적으로 도시한 도면이다.
상기 도 6을 참조하면, 신호 송신 장치는 부호화기(encoder)(611)와, 변조기(modulator)(613)와, 무선 주파수(RF: Radio Frequency, 이하 'RF'라 칭하기로 한 다) 처리기(615)를 포함한다.
먼저, 상기 신호 송신 장치에서 송신하고자 하는 정보 벡터(
Figure 112005071513455-PAT00190
)가 발생되면, 상기 정보 벡터(
Figure 112005071513455-PAT00191
)는 상기 부호화기(611)로 전달된다. 상기 부호화기(611)는 상기 정보 벡터(
Figure 112005071513455-PAT00192
)를 미리 설정되어 있는 부호화 방식으로 부호화하여 부호어 벡터(
Figure 112005071513455-PAT00193
)로 생성한 후 상기 변조기(613)로 출력한다. 여기서, 상기 부호화 방식은 상기에서 설명한 바와 같이 1개의 모 패리티 검사 행렬을 기반으로 신호 송신시 적용하고자 하는 부호화율에 상응하게 생성되는 자 패리티 검사 행렬에 따라 상기 정보 벡터(
Figure 112005071513455-PAT00194
)를 부호화하는 방식을 나타내며, 상기 부호화기(611) 내부 구조는 하기에서 도 8을 참조하여 구체적으로 설명할 것이므로 그 상세한 설명을 생략하기로 한다.
상기 변조기(613)는 상기 부호어 벡터(
Figure 112005071513455-PAT00195
)를 미리 설정되어 있는 변조 방식으로 변조하여 변조 벡터(
Figure 112005071513455-PAT00196
)으로 생성하여 상기 RF 처리기(615)로 출력한다. 상기 RF 처리기(615)는 상기 변조기(613)에서 출력한 변조 벡터(
Figure 112005071513455-PAT00197
)를 입력하여 RF 처리한 후 안테나를 통해 신호 수신 장치로 송신한다.
다음으로 도 7을 참조하여 본 발명의 실시예에 따른 블록 LDPC 부호를 사용하는 통신 시스템에서 가변 부호화율을 지원하여 송신한 신호를 수신하는 장치의 구조에 대해서 설명하기로 한다.
상기 도 7은 본 발명의 실시예에 따른 블록 LDPC 부호를 사용하는 통신 시스템에서 가변 부호화율을 지원하여 송신한 신호를 수신하는 장치의 구조를 개략적으로 도시한 도면이다.
상기 도 7을 참조하면, 신호 수신 장치는 RF 처리기(711)와, 복조기(de-modulator)(713)와, 복호기(decoder)(715)를 포함한다. 상기 신호 수신 장치에 대응하는 신호 송신 장치에서 송신한 신호는 상기 신호 수신 장치의 안테나를 통해 수신되고, 상기 안테나를 통해 수신된 신호는 상기 RF 처리기(711)로 전달된다. 상기 RF 처리기(711)는 상기 수신 신호를 RF 처리한 후 그 RF 처리된 벡터(
Figure 112005071513455-PAT00198
)를 상기 복조기(653)로 출력한다. 상기 복조기(653)는 상기 RF 처리기(651)에서 출력한 벡터(
Figure 112005071513455-PAT00199
)를 입력하여 상기 신호 송신 장치의 변조기, 즉 변조기(613)에서 적용한 변조 방식에 상응하는 복조 방식으로 복조한 후 그 복조한 벡터(
Figure 112005071513455-PAT00200
)를 상기 복호기(715)로 출력한다. 상기 복호기(715)는 상기 복조기(713)에서 출력한 벡터(
Figure 112005071513455-PAT00201
)를 입력하여 상기 신호 송신 장치의 부호화기, 즉 부호화기(611)에서 적용한 부호화 방식에 상응하는 복호 방식으로 복호한 후 그 복호한 신호
Figure 112005071513455-PAT00202
를 최종적으로 복원된 정보 벡터로 출력한다. 여기서, 상기 복호 방식은 상기 부호화 방식에 상응하는 복호 방식이며, 상기 복호기(715) 내부 구조는 하기에서 도 9를 참조하여 구 체적으로 설명할 것이므로 그 상세한 설명을 생략하기로 한다.
다음으로 도 8을 참조하여 도 6의 부호화기(611) 내부 구조에 대해서 설명하기로 한다.
상기 도 8은 도 6의 부호화기(611) 내부 구조를 도시한 블록도이다.
상기 도 8을 참조하면, 상기 부호화기(611)는 천공기(811)와, 행렬 A 곱셈기(813)와, 행렬 C 곱셈기(815)와, 스위치(switch)(817)와, 행렬 ET-1 곱셈기(819)와, 배타적 논리합 연산기(821)와, 행렬 B 곱셈기(823)와, 배타적 논리합 연산기(825)와, 행렬 ET-1 곱셈기(827)와, 단일 패리티 부호 부호화기(831)와, 조립기(833) 및 제어기(도시하지 않음)를 포함한다.
먼저, 상기 제어기의 동작에 대해서 설명하면 다음과 같다.
상기 제어기는 상기 신호 송신 장치에서 송신하고자 하는 신호의 부호화율에 상응하게 미리 설정되어 있는 모 패리티 검사 행렬에서 해당 자 패리티 검사 행렬을 생성하고, 상기 생성한 자 패리티 검사 행렬에 상응하게 행렬 A와, 행렬 B와, 행렬 T와, 행렬 C와, 행렬 D 및 행렬 E를 결정한다. 또한, 상기 제어기는 상기 생성한 자 패리티 검사 행렬에 상응하게 상기 정보 벡터(
Figure 112005071513455-PAT00203
)에서 천공할 정보 비트들이 존재하는지 여부와, 단일 패리티 부호를 생성할 필요가 있는지 여부 등을 판단한다.
먼저, 부호화하고자 하는 정보 벡터(
Figure 112005071513455-PAT00204
)가 입력되면, 상기 정보 벡터 (
Figure 112005071513455-PAT00205
)는 상기 천공기(811)와, 행렬 A 곱셈기(813)와, 행렬 C 곱셈기(815) 및 스위치)(817)로 전달된다. 상기 천공기(811)는 상기 제어기의 제어에 따라 상기 정보 벡터(
Figure 112005071513455-PAT00206
)를 바이패스(bypass)하여 상기 정보 벡터(
Figure 112005071513455-PAT00207
) 그대로를 상기 조립기(833)로 출력하거나, 혹은 상기 정보 벡터(
Figure 112005071513455-PAT00208
)에서 해당 정보 비트들을 천공하여 천공된 정보 벡터(
Figure 112005071513455-PAT00209
)로 생성한 후 상기 천공된 정보 벡터(
Figure 112005071513455-PAT00210
)를 상기 조립기(833)로 출력한다. 여기서, 상기 제어기는 상기 신호 송신 장치에서 사용하는 부호화율에 상응하게 결정된 자 패리티 검사 행렬에 상응하게 상기 천공기(811)가 상기 정보 벡터(
Figure 112005071513455-PAT00211
)를 그대로 출력하거나 혹은 해당 정보 비트들을 천공하여 천공된 정보 벡터(
Figure 112005071513455-PAT00212
)로 출력할지를 결정하는 것이다.
상기 행렬 A 곱셈기(813)는 상기 정보 벡터(
Figure 112005071513455-PAT00213
)와 행렬 A를 곱셈한 후 상기 행렬 ET-1 곱셈기(819)와 배타적 논리합 연산기(825)로 출력한다. 상기 행렬 ET-1 곱셈기(819)는 상기 행렬 A 곱셈기(813)에서 출력한 신호와 행렬 ET- 1를 곱셈한 후 상기 배타적 논리합 연산기(821)로 출력한다. 상기 행렬 C 곱셈기(815)는 상기 정보 벡터(
Figure 112005071513455-PAT00214
)와 행렬 C를 곱셈한 후 상기 배타적 논리합 연산기(821)로 출력한다. 상기 배타적 논리합 연산기(821)는 상기 행렬 ET-1 곱셈기(819)에서 출력한 신호와 상기 행렬 C 곱셈기(815)에서 출력한 신호를 배타적 논리합 연산한 후 상기 행렬 B 곱셈기(823)와 상기 조립기(833)로 출력한다. 여기서, 상기 배타적 논리합 연산기(821)에서 출력한 신호가 제1패리티 벡터(
Figure 112005071513455-PAT00215
)가 되는 것이다.
상기 행렬 B 곱셈기(823)는 상기 배타적 논리합 연산기(821)에서 출력한 신호와 행렬 B를 곱셈한 후 상기 배타적 논리합 연산기(825)로 출력한다. 상기 배타적 논리합 연산기(825)는 상기 행렬 A 곱셈기(813)에서 출력한 신호와 상기 행렬 B 곱셈기(823)에서 출력한 신호를 배타적 논리합 연산한 후 상기 행렬 ET-1 곱셈기(827)로 출력한다. 상기 행렬 ET-1 곱셈기(827)는 상기 배타적 논리합 연산기(825)에서 출력한 신호와 행렬 ET-1를 곱셈한 후 상기 조립기(833)로 출력한다. 여기서, 상기 행렬 ET-1 곱셈기(827)에서 출력하는 신호가 제2패리티 벡터(
Figure 112005071513455-PAT00216
)가 되는 것이다.
상기 스위치(817)는 상기 제어기의 제어에 따라 스위칭 동작을 수행하며, 상기 제어기는 상기 정보 벡터(
Figure 112005071513455-PAT00217
)가 제3패리티 벡터(
Figure 112005071513455-PAT00218
)를 생성할 필요가 있을 경우에만 상기 스위치(817)를 스위칭 온(switching on)시켜 상기 정보 벡터(
Figure 112005071513455-PAT00219
)가 상기 단일 패리티 부호 부호화기(831)로 입력되도록 제어한다. 상기 단일 패리티 부호 부호화기(831)는 상기 스위치(817)에서 출력한 신호를 부호화하여 단일 패 리티 부호어, 즉 제3패리티 벡터(
Figure 112005071513455-PAT00220
)로 생성한 후 상기 조립기(833)로 출력한다.
상기 조립기(833)는 상기 제어기의 제어에 따라 상기 천공기(811)와, 상기 배타적 논리합 연산기(821)와, 행렬 ET-1 곱셈기(827) 및 단일 패리티 부호 부호화기(831)에서 출력한 신호를 입력하여 부호어 벡터(
Figure 112005071513455-PAT00221
)로 조립한 후 출력한다.
상기 도 8에서는 상기 제어기가 그 부호화율에 상응하게 각 벡터, 즉 상기 정보 벡터(
Figure 112005071513455-PAT00222
) 혹은 천공된 정보 벡터(
Figure 112005071513455-PAT00223
)와, 제1패리티 벡터(
Figure 112005071513455-PAT00224
)와, 제2패리티 벡터(
Figure 112005071513455-PAT00225
) 및 제3패리티 벡터(
Figure 112005071513455-PAT00226
)를 병렬적으로 생성한 후 조립하여 부호어 벡터(
Figure 112005071513455-PAT00227
)를 생성하는 경우를 일 예로 하여 설명하였으나, 상기 제어기가 그 부호화율에 상응하게 각 벡터, 즉 상기 정보 벡터(
Figure 112005071513455-PAT00228
) 혹은 천공된 정보 벡터(
Figure 112005071513455-PAT00229
)와, 제1패리티 벡터(
Figure 112005071513455-PAT00230
)와, 제2패리티 벡터(
Figure 112005071513455-PAT00231
) 및 제3패리티 벡터(
Figure 112005071513455-PAT00232
)중 해당하는 벡터만을 순차적으로 생성하여 부호어 벡터(
Figure 112005071513455-PAT00233
)를 생성할 수도 있음은 물론이다.
한편, 상기 LDPC 부호 계열의 모든 부호들은 factor 그래프 상에서 합곱 알고리즘(sum-product algorithm)으로 복호가 가능하다. 상기 LDPC 부호의 복호 방식 은 크게 양방향 전달 방식과 흐름 전달 방식으로 분류할 수 있다. 상기 양방향 전달 방식으로 복호 동작을 수행할 경우에는 검사 노드(check node) 당 노드 프로세서(processor)가 각각 존재하여 복호기의 복잡도가 상기 검사 노드들의 개수에 비례하여 복잡해지지만, 모든 노드들이 동시에 업데이트되므로 복호 속도가 굉장히 빨라진다.
이와는 달리 상기 흐름 전달 방식은 한 개의 노드 프로세서가 존재하여 모든 factor 그래프 상의 노드를 지나가며 정보를 업데이트하게 된다. 따라서, 복호기의 복잡도는 간단해지지만 패리티 검사 행렬의 크기가 커질수록 즉, 노드들의 개수가 증가할수록 복호 속도가 느려지게 된다. 하지만 본 발명에서 제안하는 가변 부호화율을 지원하는 블록 LDPC 부호와 같이 블록 단위로 패리티 검사 행렬을 생성하게 되면, 복호시 상기 패리티 검사 행렬을 구성하고 있는 블록들의 개수만큼의 노드 프로세서를 이용하므로 상기 양방향 전달 방식보다는 복호기 복잡도가 감소되며, 또한 상기 흐름 전달 방식보다는 복호 속도가 빠른 복호기를 구현할 수 있다.
다음으로 도 9를 참조하여 도 7의 복호기(715) 내부 구조에 대해서 설명하기로 한다.
상기 도 9는 도 7의 복호기(715) 내부 구조를 도시한 블록도이다.
상기 도 9를 참조하면, 상기 복호기(715)는 블록 제어기(911)와, 변수 노드 복호기(913)와, 스위치(915)와, 배타적 논리합 연산기(917)와, 디인터리버(de-interleaver)(919)와, 인터리버(interleaver)(921)와, 제어기(923)와, 메모리(memory)(925)와, 배타적 논리합 연산기(927)와, 검사 노드 복호기(929)와, 경판정 기(931)를 포함한다.
먼저, 복조기, 즉 도 7의 복조기(713)에서 출력한 신호는 상기 블록 제어기(911)로 전달되며, 상기 블록 제어기(911)는 상기 복조기(713)에서 출력한 신호를 입력하여 신호 송신 장치에서 적용한 부호어 벡터(
Figure 112005071513455-PAT00234
)의 크기에 상응하게 부호어 벡터(
Figure 112005071513455-PAT00235
)의 크기를 결정한다. 여기서, 상기 블록 제어기(911)는 상기 신호 송신 장치에서 정보 벡터(
Figure 112005071513455-PAT00236
)중 특정 정보 비트들을 천공하여 송신하였을 경우, 상기 천공된 정보 비트들에 해당하는 비트들에 0을 삽입한 후 상기 변수 노드 복호기(913)로 출력한다. 또한, 상기 블록 제어기(911)는 상기 신호 송신 장치와 상기 신호 수신 장치간에 미리 규약된 모 패리티 검사 행렬을 미리 저장하고 있으며, 또한 상기 신호 송신 장치에서 적용한 부호화율에 상응하는 정보 비트들의 천공 정보 등을 미리 저장하고 있다. 여기서, 상기 블록 제어기(911)는 상기 해당 부호화율에 따라 천공되는 정보 비트들의 개수 뿐만 아니라 그 위치 정보까지도 미리 저장하고 있다.
상기 변수 노드 복호기(913)는 상기 블록 제어기(911)에서 출력한 신호를 입력하여 그 확률값들을 계산하고, 상기 계산된 확률값들을 업데이트한 후 상기 스위치(915) 및 상기 배타적 논리합 연산기(917)로 출력한다. 여기서, 상기 변수 노드 복호기(913)는 상기 복호기(715)에 미리 설정되어 있는 패리티 검사 행렬에 상응하게 변수 노드들을 연결하며, 상기 변수 노드들에 연결된 1의 개수만큼의 입력값과 출력값을 갖는 업데이트 연산이 수행된다. 상기 변수 노드들 각각에 연결된 1의 개수는 상기 패리티 검사 행렬을 구성하는 열들 각각의 웨이트와 동일하다. 따라서, 상기 패리티 검사 행렬을 구성하는 열들 각각의 웨이트에 따라 상기 변수 노드 복호기(913)의 내부 연산이 상이하게 된다.
상기 배타적 논리합 연산기(917)는 상기 변수 노드 복호기(913)에서 출력한 신호와 이전 반복 복호(iteration decoding) 과정에서의 상기 인터리버(921)의 출력 신호를 입력하고, 상기 변수 노드 복호기(913)에서 출력한 신호에서 이전 반복 복호 과정에서의 상기 인터리버(921)의 출력 신호를 감산한 후 상기 디인터리버(919)로 출력한다. 여기서, 상기 복호 과정이 최초의 복호 과정일 경우, 상기 인터리버(921)의 출력 신호는 0이라고 간주해야함은 물론이다.
상기 디인터리버(919)는 상기 배타적 논리합 연산기(917)에서 출력한 신호를 입력하여 미리 설정되어 있는 디인터리빙 방식에 상응하게 디인터리빙(de-interleaving)한 후 상기 배타적 논리합 연산기(927)와 검사 노드 복호기(929)로 출력한다. 여기서, 상기 디인터리버(927)의 내부 구조는 상기 패리티 검사 행렬에 상응하는 구조를 가지며, 그 이유는 상기 패리티 검사 행렬의 1의 값을 가지는 엘리먼트들의 위치에 따라 상기 디인터리버(927)에 대응하는 인터리버(921)의 입력값에 대한 출력값이 상이해지기 때문이다.
상기 배타적 논리합 연산기(927)는 이전 반복 복호 과정에서의 상기 검사 노드 복호기(929)의 출력 신호와 상기 디인터리버(919)의 출력 신호를 입력하고, 상기 이전 반복 복호 과정에서의 상기 검사 노드 복호기(929)의 출력 신호에서 상기 디인터리버(919)의 출력 신호를 감산한 후 상기 인터리버(921)로 출력한다. 상기 검사 노드 복호기(929)는 상기 복호기(715)에 미리 설정되어 있는 패리티 검사 행렬에 상응하게 검사 노드들을 연결하며, 상기 검사 노드들에 연결된 1의 개수만큼의 입력값과 출력값을 갖는 업데이트 연산이 수행된다. 상기 검사 노드들 각각에 연결된 1의 개수는 상기 패리티 검사 행렬을 구성하는 행들 각각의 웨이트와 동일하다. 따라서, 상기 패리티 검사 행렬을 구성하는 행들 각각의 웨이트에 따라 상기 검사 노드 복호기(929)의 내부 연산이 상이하게 된다.
여기서, 상기 인터리버(921)는 상기 제어기(923)의 제어에 따라 미리 설정되어 있는 설정 방식으로 상기 배타적 논리합 연산기(927)에서 출력한 신호를 인터리빙한 후 상기 배타적 논리합 연산기(917) 및 상기 변수 노드 복호기(913)로 출력한다. 여기서, 상기 제어기(923)는 상기 메모리(925)에 저장되어 있는 인터리빙 방식에 관련된 정보를 읽어 상기 인터리버(921)의 인터리빙 방식을 제어하게 되는 것이다. 또한, 상기 복호 과정이 최초의 복호 과정일 경우에는 상기 디인터리버(919)의 출력 신호는 0이라고 간주해야함은 물론이다.
상기와 같은 과정들을 반복적으로 수행함으로써 오류 없이 신뢰도 높은 복호를 수행하며, 미리 설정한 설정 반복 회수에 해당하는 반복 복호를 수행한 후에는 상기 스위치(915)는 상기 변수 노드 복호기(913)와 배타적 논리합 연산기(917)간을 스위칭 오프(switching off)한 후, 상기 변수 노드 복호기(913)와 경판정기(931)간을 스위칭 온하여 상기 변수 노드 복호기(913)에서 출력한 신호가 상기 경판정기(931)로 출력하도록 한다. 상기 경판정기(931)는 상기 변수 노드 복호기(913)에서 출력한 신호를 입력하여 경판정한 후, 그 경판정 결과를 출력하게 되고, 상기 경판정기(931)의 출력값이 최종적으로 복호된 값이 되는 것이다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같은 본 발명은, 블록 LDPC 부호를 사용하는 통신 시스템에서 가변 부호화율을 지원하여 신호를 송수신하는 것을 가능하게 한다는 이점을 가진다. 또한, 본 발명은 1개의 모 패리티 검사 행렬을 기반으로 부호화율에 따른 다수개의 자 패리티 검사 행렬들을 생성하는 것을 가능하게 하여, 최소의 복잡도를 가지면서도 가변 부호화율을 지원하는 신호 송수신을 가능하게 한다는 이점을 가진다.

Claims (64)

  1. 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 방법에 있어서,
    정보 벡터를 입력받는 과정과,
    상기 정보 벡터를 블록 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호어로 생성시 적용할 부호화율에 상응하게 미리 설정되어 있는 모 패리티 검사 행렬을 기반으로 하여 자 패리티 검사 행렬을 생성하는 과정과,
    상기 정보 벡터를 상기 자 패리티 검사 행렬에 상응하게 부호화하여 상기 블록 LDPC 부호어로 생성하는 과정을 포함함을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 방법.
  2. 제1항에 있어서,
    상기 블록 LDPC 부호어를 미리 설정되어 있는 변조 방식으로 변조하여 변조 벡터로 생성하는 과정과,
    상기 변조 벡터를 송신하는 과정을 더 포함함을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 방법.
  3. 제1항에 있어서,
    상기 모 패리티 검사 행렬은 다수의 부호화율들 각각에 상응하는 자 패리티 검사 행렬을 포함하며, 상기 다수의 자 패리티 검사 행렬들 각각은 상기 다수의 자 패리티 검사 행렬들중 최소 부호화율에 상응하는 자 패리티 검사 행렬의 최적 차수 분포를 기반으로 하여 검출된 최적 차수 분포를 가지도록 생성된 행렬임을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 방법.
  4. 제3항에 있어서,
    상기 모 패리티 검사 행렬은 다수의 서브 블록들을 포함하며, 상기 모 패리티 검사 행렬은 상기 정보 벡터가 포함하는 다수의 정보 비트들중 특정한 천공되는 정보 비트들에 상응하게 단일 패리티 검사 부호가 연접되는 형태를 가지는 블록 LDPC 부호인 반구조적 블록 LDPC의 패리티 검사 행렬 형태를 가짐을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 방법.
  5. 제4항에 있어서,
    상기 자 패리티 검사 행렬을 생성하는 과정은;
    상기 다수의 서브 블록들중 상기 부호화율에 상응하게 미리 설정되어 있는 특정 서브 블록들을 선택하여 상기 자 패리티 검사 행렬로 생성하는 것임을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 방법.
  6. 제5항에 있어서,
    상기 모 패리티 검사 행렬이 12개의 서브 블록들을 포함할 경우, 상기 모 패리티 검사 행렬은 하기 수학식 9와 같이 표현됨을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 방법.
    Figure 112005071513455-PAT00237
    상기 수학식 9에서, 행렬내 각 엘리먼트는 상기 12개의 서브 블록들 각각에 대응되는 행렬을 나타내며, 0은 0 행렬을 나타내며, I는 항등 행렬을 나타내며, H1과, H2과, H31과, H32과, H4과, Hp는 순열 행렬을 나타냄.
  7. 제6항에 있어서,
    상기 부호화율이 1/2일 경우 상기 자 패리티 검사 행렬은 하기 수학식 10과 같이 표현됨을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 방법.
    Figure 112005071513455-PAT00238
  8. 제6항에 있어서,
    상기 부호화율이 2/3일 경우 상기 자 패리티 검사 행렬은 하기 수학식 11과 같이 표현됨을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 방법.
    Figure 112005071513455-PAT00239
  9. 제6항에 있어서,
    상기 부호화율이 3/4일 경우 상기 자 패리티 검사 행렬은 하기 수학식 12와 같이 표현됨을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 방법.
    Figure 112005071513455-PAT00240
  10. 제5항에 있어서,
    상기 모 패리티 검사 행렬이 16개의 서브 블록들을 포함할 경우, 상기 모 패리티 검사 행렬은 하기 수학식 13과 같이 표현됨을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 방법.
    Figure 112005071513455-PAT00241
    상기 수학식 13에서, 행렬내 각 엘리먼트는 상기 16개의 서브 블록들 각각에 대응되는 행렬을 나타내며, 0은 0 행렬을 나타내며, I는 항등 행렬을 나타내며, H11과, H12과, H21과, H22과, H31과, H32과, H4과, Hp는 순열 행렬을 나타냄.
  11. 제10항에 있어서,
    상기 부호화율이 R1일 경우 상기 자 패리티 검사 행렬은 하기 수학식 14와 같이 표현됨을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 방법.
    Figure 112005071513455-PAT00242
  12. 제10항에 있어서,
    상기 부호화율이 R2일 경우 상기 자 패리티 검사 행렬은 하기 수학식 15와 같이 표현됨을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 방법.
    Figure 112005071513455-PAT00243
  13. 제10항에 있어서,
    상기 부호화율이 R3일 경우 상기 자 패리티 검사 행렬은 하기 수학식 16과 같이 표현됨을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 방법.
    Figure 112005071513455-PAT00244
  14. 제5항에 있어서,
    상기 자 패리티 검사 행렬은 정보 벡터에 매핑되는 정보 파트와, 패리티 벡터에 매핑되는 패리티 파트를 포함함을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 방법.
  15. 제14항에 있어서,
    상기 자 패리티 검사 행렬은 다수의 서브 블록들을 포함하며, 상기 다수의 서브 블록들중 미리 설정된 제1개수의 서브 블록들은 상기 정보 파트에 매핑되며, 상기 다수의 부분 블록들중 상기 제1개수의 부분 블록들을 제외한 제2개수의 부분 블록들은 상기 패리티 파트에 매핑됨을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 방법.
  16. 제15항에 있어서,
    상기 부분 블록들중 미리 설정된 부분 블록들 각각에는 미리 설정된 순열 행렬이 일대일 대응됨을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 방법.
  17. 제16항에 있어서,
    상기 정보 벡터를 상기 블록 LDPC 부호어로 생성하는 과정은;
    상기 자 패리티 검사 행렬에서 상기 정보 파트에 대응되는 제1행렬과, 제2행렬을 생성하고, 상기 패리티 파트에 대응되는 제3행렬 내지 제6행렬을 결정하는 과정과,
    상기 정보 벡터를 상기 제1행렬과 곱셈하여 제1신호로 생성하는 과정과,
    상기 정보 벡터를 상기 제2행렬과 곱셈하여 제2신호로 생성하는 과정과,
    상기 제1신호와, 상기 제3행렬과 제4행렬의 역행렬의 행렬곱을 곱셈하여 제3신호로 생성하는 과정과,
    상기 제2신호와 제3신호를 배타적 논리합 연산하여 제4신호인 제1패리티 벡터로 생성하는 과정과,
    상기 제4신호와 상기 제5행렬을 곱셈하여 제5신호로 생성하고, 상기 제1신호와 상기 제5신호를 배타적 논리합 연산하여 제6신호로 생성하는 과정과,
    상기 제6신호와 상기 제4행렬의 역행렬을 곱셈하여 제7신호인 제2패리티 벡터로 생성하는 과정과,
    상기 블록 LDPC 부호어에 단일 패리티 검사 부호가 포함되는지 검사하는 과정과,
    상기 검사 결과 상기 단일 패리티 검사 부호가 포함될 경우 제3패리티 벡터를 생성하는 과정과,
    상기 정보 벡터내의 정보 비트들중 천공할 정보 비트가 존재하는지 검사하는 과정과,
    상기 검사 결과 상기 천공할 정보 비트가 존재하지 않을 경우 상기 정보 벡터와, 제1패리티 벡터와, 제2패리티 벡터와, 제3패리티 벡터를 조립하여 상기 블록 LDPC 부호어로 생성하는 과정을 포함함을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 방법.
  18. 제17항에 있어서,
    상기 검사 결과 상기 천공할 정보 비트가 존재할 경우 상기 정보 벡터에서 해당 정보 비트들을 천공하는 과정과,
    상기 천공된 정보 벡터와, 제1패리티 벡터와, 제2패리티 벡터와, 제3패리티 벡터를 조립하여 상기 블록 LDPC 부호어로 생성하는 과정을 더 포함함을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 방법.
  19. 제17항에 있어서,
    상기 검사 결과 상기 단일 패리티 검사 부호가 포함되지 않을 경우 상기 정보 벡터내의 정보 비트들중 천공할 정보 비트가 존재하는지 검사하는 과정과,
    상기 검사 결과 상기 천공할 정보 비트가 존재하지 않을 경우 상기 정보 벡터와, 제1패리티 벡터와, 제2패리티 벡터를 조립하여 상기 블록 LDPC 부호어로 생성하는 과정을 더 포함함을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 방법.
  20. 제19항에 있어서,
    상기 검사 결과 상기 천공할 정보 비트가 존재할 경우 상기 정보 벡터에서 해당 정보 비트들을 천공하는 과정과,
    상기 천공된 정보 벡터와, 제1패리티 벡터와, 제2패리티 벡터를 조립하여 상기 블록 LDPC 부호어로 생성하는 과정을 더 포함함을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 방법.
  21. 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 장치에 있어서,
    정보 벡터를 블록 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호어로 생성시 적용할 부호화율에 상응하게 미리 설정되어 있는 모 패리티 검사 행 렬을 기반으로 하여 자 패리티 검사 행렬을 생성하고, 상기 정보 벡터를 상기 자 패리티 검사 행렬에 상응하게 부호화하여 상기 블록 LDPC 부호어로 생성하는 부호화기와,
    상기 블록 LDPC 부호어를 미리 설정되어 있는 변조 방식으로 변조하여 변조 벡터로 생성하는 변조기를 포함함을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 장치.
  22. 제21항에 있어서,
    상기 장치는 변조 벡터를 송신하는 송신기를 더 포함함을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 장치.
  23. 제21항에 있어서,
    상기 모 패리티 검사 행렬은 다수의 부호화율들 각각에 상응하는 자 패리티 검사 행렬을 포함하며, 상기 다수의 자 패리티 검사 행렬들 각각은 상기 다수의 자 패리티 검사 행렬들중 최소 부호화율에 상응하는 자 패리티 검사 행렬의 최적 차수 분포를 기반으로 하여 검출된 최적 차수 분포를 가지도록 생성된 행렬임을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 장치.
  24. 제23항에 있어서,
    상기 모 패리티 검사 행렬은 다수의 서브 블록들을 포함하며, 상기 모 패리티 검사 행렬은 상기 정보 벡터가 포함하는 다수의 정보 비트들중 특정한 천공되는 정보 비트들에 상응하게 단일 패리티 검사 부호가 연접되는 형태를 가지는 블록 LDPC 부호인 반구조적 블록 LDPC의 패리티 검사 행렬 형태를 가짐을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 장치.
  25. 제24항에 있어서,
    상기 부호화기는 상기 다수의 서브 블록들중 상기 부호화율에 상응하게 미리 설정되어 있는 특정 서브 블록들을 선택하여 상기 자 패리티 검사 행렬로 생성함을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 장치.
  26. 제25항에 있어서,
    상기 모 패리티 검사 행렬이 12개의 서브 블록들을 포함할 경우, 상기 모 패리티 검사 행렬은 하기 수학식 17과 같이 표현됨을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 장치.
    Figure 112005071513455-PAT00245
    상기 수학식 17에서, 행렬내 각 엘리먼트는 상기 12개의 서브 블록들 각각에 대응되는 행렬을 나타내며, 0은 0 행렬을 나타내며, I는 항등 행렬을 나타내며, H1과, H2과, H31과, H32과, H4과, Hp는 순열 행렬을 나타냄.
  27. 제26항에 있어서,
    상기 부호화율이 1/2일 경우 상기 자 패리티 검사 행렬은 하기 수학식 18과 같이 표현됨을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 장치.
    Figure 112005071513455-PAT00246
  28. 제26항에 있어서,
    상기 부호화율이 2/3일 경우 상기 자 패리티 검사 행렬은 하기 수학식 19와 같이 표현됨을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 장치.
    Figure 112005071513455-PAT00247
  29. 제26항에 있어서,
    상기 부호화율이 3/4일 경우 상기 자 패리티 검사 행렬은 하기 수학식 20과 같이 표현됨을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 장치.
    Figure 112005071513455-PAT00248
  30. 제25항에 있어서,
    상기 모 패리티 검사 행렬이 16개의 서브 블록들을 포함할 경우, 상기 모 패리티 검사 행렬은 하기 수학식 21과 같이 표현됨을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 장치.
    Figure 112005071513455-PAT00249
    상기 수학식 21에서, 행렬내 각 엘리먼트는 상기 16개의 서브 블록들 각각에 대응되는 행렬을 나타내며, 0은 0 행렬을 나타내며, I는 항등 행렬을 나타내며, H11과, H12과, H21과, H22과, H31과, H32과, H4과, Hp는 순열 행렬을 나타냄.
  31. 제30항에 있어서,
    상기 부호화율이 R1일 경우 상기 자 패리티 검사 행렬은 하기 수학식 22와 같이 표현됨을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 장치.
    Figure 112005071513455-PAT00250
  32. 제30항에 있어서,
    상기 부호화율이 R2일 경우 상기 자 패리티 검사 행렬은 하기 수학식 23과 같이 표현됨을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 장치.
    Figure 112005071513455-PAT00251
  33. 제30항에 있어서,
    상기 부호화율이 R3일 경우 상기 자 패리티 검사 행렬은 하기 수학식 24와 같이 표현됨을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 장치.
    Figure 112005071513455-PAT00252
  34. 제25항에 있어서,
    상기 자 패리티 검사 행렬은 정보 벡터에 매핑되는 정보 파트와, 패리티 벡터에 매핑되는 패리티 파트를 포함함을 특징으로 하는 통신 시스템에서 가변 부호 화율을 지원하는 신호 송신 장치.
  35. 제34항에 있어서,
    상기 자 패리티 검사 행렬은 다수의 서브 블록들을 포함하며, 상기 다수의 서브 블록들중 미리 설정된 제1개수의 서브 블록들은 상기 정보 파트에 매핑되며, 상기 다수의 부분 블록들중 상기 제1개수의 부분 블록들을 제외한 제2개수의 부분 블록들은 상기 패리티 파트에 매핑됨을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 장치.
  36. 제35항에 있어서,
    상기 부분 블록들중 미리 설정된 부분 블록들 각각에는 미리 설정된 순열 행렬이 일대일 대응됨을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 장치.
  37. 제36항에 있어서,
    상기 부호화기는;
    상기 자 패리티 검사 행렬에서 상기 정보 파트에 대응되는 제1행렬과, 제2행 렬을 생성하고, 상기 패리티 파트에 대응되는 제3행렬 내지 제6행렬을 결정하고;
    상기 정보 벡터를 상기 제1행렬과 곱셈하여 제1신호로 생성하고;
    상기 정보 벡터를 상기 제2행렬과 곱셈하여 제2신호로 생성하고;
    상기 제1신호와, 상기 제3행렬과 제4행렬의 역행렬의 행렬곱을 곱셈하여 제3신호로 생성하고;
    상기 제2신호와 제3신호를 배타적 논리합 연산하여 제4신호인 제1패리티 벡터로 생성하고;
    상기 제4신호와 상기 제5행렬을 곱셈하여 제5신호로 생성하고, 상기 제1신호와 상기 제5신호를 배타적 논리합 연산하여 제6신호로 생성하고;
    상기 제6신호와 상기 제4행렬의 역행렬을 곱셈하여 제7신호인 제2패리티 벡터로 생성하고;
    상기 블록 LDPC 부호어에 단일 패리티 검사 부호가 포함되는지 검사하고;
    상기 검사 결과 상기 단일 패리티 검사 부호가 포함될 경우 제3패리티 벡터를 생성하고;
    상기 정보 벡터내의 정보 비트들중 천공할 정보 비트가 존재하는지 검사하고;
    상기 검사 결과 상기 천공할 정보 비트가 존재하지 않을 경우 상기 정보 벡터와, 제1패리티 벡터와, 제2패리티 벡터와, 제3패리티 벡터를 조립하여 상기 블록 LDPC 부호어로 생성함을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 장치.
  38. 제37항에 있어서,
    상기 부호화기는 상기 검사 결과 상기 천공할 정보 비트가 존재할 경우 상기 정보 벡터에서 해당 정보 비트들을 천공하고; 상기 천공된 정보 벡터와, 제1패리티 벡터와, 제2패리티 벡터와, 제3패리티 벡터를 조립하여 상기 블록 LDPC 부호어로 생성함을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 장치.
  39. 제37항에 있어서,
    상기 부호화기는 상기 검사 결과 상기 단일 패리티 검사 부호가 포함되지 않을 경우 상기 정보 벡터내의 정보 비트들중 천공할 정보 비트가 존재하는지 검사하고; 상기 검사 결과 상기 천공할 정보 비트가 존재하지 않을 경우 상기 정보 벡터와, 제1패리티 벡터와, 제2패리티 벡터를 조립하여 상기 블록 LDPC 부호어로 생성함을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 장치.
  40. 제49항에 있어서,
    상기 부호화기는 상기 검사 결과 상기 천공할 정보 비트가 존재할 경우 상기 정보 벡터에서 해당 정보 비트들을 천공하고; 상기 천공된 정보 벡터와, 제1패리티 벡터와, 제2패리티 벡터를 조립하여 상기 블록 LDPC 부호어로 생성함을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하는 신호 송신 장치.
  41. 통신 시스템에서 가변 부호화율을 지원하여 송신한 신호를 수신하는 방법에 있어서,
    신호를 수신하는 과정과,
    복호할 블록 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호어의 부호화율에 상응하게 미리 설정되어 있는 모 패리티 검사 행렬을 기반으로 하여 자 패리티 검사 행렬을 생성하는 과정과,
    상기 자 패리티 검사 행렬에 상응하게 상기 수신 신호를 복호하여 상기 블록 LDPC 부호어로 검출하는 과정을 포함함을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하여 송신한 신호를 수신하는 방법.
  42. 제41항에 있어서,
    상기 모 패리티 검사 행렬은 다수의 부호화율들 각각에 상응하는 자 패리티 검사 행렬을 포함하며, 상기 다수의 자 패리티 검사 행렬들 각각은 상기 다수의 자 패리티 검사 행렬들중 최소 부호화율에 상응하는 자 패리티 검사 행렬의 최적 차수 분포를 기반으로 하여 검출된 최적 차수 분포를 가지도록 생성된 행렬임을 특징으 로 하는 통신 시스템에서 가변 부호화율을 지원하여 송신한 신호를 수신하는 방법.
  43. 제42항에 있어서,
    상기 모 패리티 검사 행렬은 다수의 서브 블록들을 포함하며, 상기 모 패리티 검사 행렬은 상기 정보 벡터가 포함하는 다수의 정보 비트들중 특정한 천공되는 정보 비트들에 상응하게 단일 패리티 검사 부호가 연접되는 형태를 가지는 블록 LDPC 부호인 반구조적 블록 LDPC의 패리티 검사 행렬 형태를 가짐을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하여 송신한 신호를 수신하는 방법.
  44. 제43항에 있어서,
    상기 자 패리티 검사 행렬을 생성하는 과정은;
    상기 다수의 서브 블록들중 상기 부호화율에 상응하게 미리 설정되어 있는 특정 서브 블록들을 선택하여 상기 자 패리티 검사 행렬로 생성하는 것임을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하여 송신한 신호를 수신하는 방법.
  45. 제44항에 있어서,
    상기 모 패리티 검사 행렬이 12개의 서브 블록들을 포함할 경우, 상기 모 패 리티 검사 행렬은 하기 수학식 25와 같이 표현됨을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하여 송신한 신호를 수신하는 방법.
    Figure 112005071513455-PAT00253
    상기 수학식 25에서, 행렬내 각 엘리먼트는 상기 12개의 서브 블록들 각각에 대응되는 행렬을 나타내며, 0은 0 행렬을 나타내며, I는 항등 행렬을 나타내며, H1과, H2과, H31과, H32과, H4과, Hp는 순열 행렬을 나타냄.
  46. 제45항에 있어서,
    상기 부호화율이 1/2일 경우 상기 자 패리티 검사 행렬은 하기 수학식 26과 같이 표현됨을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하여 송신한 신호를 수신하는 방법.
    Figure 112005071513455-PAT00254
  47. 제45항에 있어서,
    상기 부호화율이 2/3일 경우 상기 자 패리티 검사 행렬은 하기 수학식 27과 같이 표현됨을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하여 송신한 신호를 수신하는 방법.
    Figure 112005071513455-PAT00255
  48. 제45항에 있어서,
    상기 부호화율이 3/4일 경우 상기 자 패리티 검사 행렬은 하기 수학식 28과 같이 표현됨을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하여 송신한 신호를 수신하는 방법.
    Figure 112005071513455-PAT00256
  49. 제44항에 있어서,
    상기 모 패리티 검사 행렬이 16개의 서브 블록들을 포함할 경우, 상기 모 패리티 검사 행렬은 하기 수학식 29와 같이 표현됨을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하여 송신한 신호를 수신하는 방법.
    Figure 112005071513455-PAT00257
    상기 수학식 29에서, 행렬내 각 엘리먼트는 상기 16개의 서브 블록들 각각에 대응되는 행렬을 나타내며, 0은 0 행렬을 나타내며, I는 항등 행렬을 나타내며, H11과, H12과, H21과, H22과, H31과, H32과, H4과, Hp는 순열 행렬을 나타냄.
  50. 제49항에 있어서,
    상기 부호화율이 R1일 경우 상기 자 패리티 검사 행렬은 하기 수학식 30과 같이 표현됨을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하여 송신한 신호를 수신하는 방법.
    Figure 112005071513455-PAT00258
  51. 제49항에 있어서,
    상기 부호화율이 R2일 경우 상기 자 패리티 검사 행렬은 하기 수학식 31과 같이 표현됨을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하여 송신한 신호를 수신하는 방법.
    Figure 112005071513455-PAT00259
  52. 제49항에 있어서,
    상기 부호화율이 R3일 경우 상기 자 패리티 검사 행렬은 하기 수학식 32와 같이 표현됨을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하여 송신한 신호를 수신하는 방법.
    Figure 112005071513455-PAT00260
  53. 통신 시스템에서 가변 부호화율을 지원하여 송신한 신호를 수신하는 장치에 있어서,
    신호를 수신하는 수신기와,
    복호할 블록 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호어의 부호화율에 상응하게 미리 설정되어 있는 모 패리티 검사 행렬을 기반으로 하여 자 패리티 검사 행렬을 생성하고, 상기 자 패리티 검사 행렬에 상응하게 상기 수신 신호를 복호하여 상기 블록 LDPC 부호어로 검출하는 복호기를 포함함을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하여 송신한 신호를 수신하는 장치.
  54. 제53항에 있어서,
    상기 모 패리티 검사 행렬은 다수의 부호화율들 각각에 상응하는 자 패리티 검사 행렬을 포함하며, 상기 다수의 자 패리티 검사 행렬들 각각은 상기 다수의 자 패리티 검사 행렬들중 최소 부호화율에 상응하는 자 패리티 검사 행렬의 최적 차수 분포를 기반으로 하여 검출된 최적 차수 분포를 가지도록 생성된 행렬임을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하여 송신한 신호를 수신하는 장치.
  55. 제54항에 있어서,
    상기 모 패리티 검사 행렬은 다수의 서브 블록들을 포함하며, 상기 모 패리티 검사 행렬은 상기 정보 벡터가 포함하는 다수의 정보 비트들중 특정한 천공되는 정보 비트들에 상응하게 단일 패리티 검사 부호가 연접되는 형태를 가지는 블록 LDPC 부호인 반구조적 블록 LDPC의 패리티 검사 행렬 형태를 가짐을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하여 송신한 신호를 수신하는 장치.
  56. 제55항에 있어서,
    상기 복호기는 상기 다수의 서브 블록들중 상기 부호화율에 상응하게 미리 설정되어 있는 특정 서브 블록들을 선택하여 상기 자 패리티 검사 행렬로 생성함을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하여 송신한 신호를 수신하는 장치.
  57. 제56항에 있어서,
    상기 모 패리티 검사 행렬이 12개의 서브 블록들을 포함할 경우, 상기 모 패리티 검사 행렬은 하기 수학식 33과 같이 표현됨을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하여 송신한 신호를 수신하는 장치.
    Figure 112005071513455-PAT00261
    상기 수학식 33에서, 행렬내 각 엘리먼트는 상기 12개의 서브 블록들 각각에 대응되는 행렬을 나타내며, 0은 0 행렬을 나타내며, I는 항등 행렬을 나타내며, H1과, H2과, H31과, H32과, H4과, Hp는 순열 행렬을 나타냄.
  58. 제56항에 있어서,
    상기 부호화율이 1/2일 경우 상기 자 패리티 검사 행렬은 하기 수학식 34와 같이 표현됨을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하여 송신한 신호를 수신하는 장치.
    Figure 112005071513455-PAT00262
  59. 제56항에 있어서,
    상기 부호화율이 2/3일 경우 상기 자 패리티 검사 행렬은 하기 수학식 35와 같이 표현됨을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하여 송신한 신호를 수신하는 장치.
    Figure 112005071513455-PAT00263
  60. 제56항에 있어서,
    상기 부호화율이 3/4일 경우 상기 자 패리티 검사 행렬은 하기 수학식 36과 같이 표현됨을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하여 송신한 신호를 수신하는 장치.
    Figure 112005071513455-PAT00264
  61. 제60항에 있어서,
    상기 모 패리티 검사 행렬이 16개의 서브 블록들을 포함할 경우, 상기 모 패리티 검사 행렬은 하기 수학식 37과 같이 표현됨을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하여 송신한 신호를 수신하는 장치.
    Figure 112005071513455-PAT00265
    상기 수학식 37에서, 행렬내 각 엘리먼트는 상기 16개의 서브 블록들 각각에 대응되는 행렬을 나타내며, 0은 0 행렬을 나타내며, I는 항등 행렬을 나타내며, H11과, H12과, H21과, H22과, H31과, H32과, H4과, Hp는 순열 행렬을 나타냄.
  62. 제60항에 있어서,
    상기 부호화율이 R1일 경우 상기 자 패리티 검사 행렬은 하기 수학식 38과 같이 표현됨을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하여 송신한 신호를 수신하는 장치.
    Figure 112005071513455-PAT00266
  63. 제60항에 있어서,
    상기 부호화율이 R2일 경우 상기 자 패리티 검사 행렬은 하기 수학식 39와 같이 표현됨을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하여 송신한 신호를 수신하는 장치.
    Figure 112005071513455-PAT00267
  64. 제60항에 있어서,
    상기 부호화율이 R3일 경우 상기 자 패리티 검사 행렬은 하기 수학식 40과 같이 표현됨을 특징으로 하는 통신 시스템에서 가변 부호화율을 지원하여 송신한 신호를 수신하는 장치.
    Figure 112005071513455-PAT00268
KR1020050118857A 2005-12-07 2005-12-07 통신 시스템에서 가변 부호화율을 지원하는 신호 송수신장치 및 방법 KR100984289B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050118857A KR100984289B1 (ko) 2005-12-07 2005-12-07 통신 시스템에서 가변 부호화율을 지원하는 신호 송수신장치 및 방법
US11/635,262 US7882414B2 (en) 2005-12-07 2006-12-07 Apparatus and method for transmitting/receiving signal supporting variable coding rate in a communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050118857A KR100984289B1 (ko) 2005-12-07 2005-12-07 통신 시스템에서 가변 부호화율을 지원하는 신호 송수신장치 및 방법

Publications (2)

Publication Number Publication Date
KR20070059696A true KR20070059696A (ko) 2007-06-12
KR100984289B1 KR100984289B1 (ko) 2010-09-30

Family

ID=38234150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050118857A KR100984289B1 (ko) 2005-12-07 2005-12-07 통신 시스템에서 가변 부호화율을 지원하는 신호 송수신장치 및 방법

Country Status (2)

Country Link
US (1) US7882414B2 (ko)
KR (1) KR100984289B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101117247B1 (ko) * 2010-11-16 2012-03-16 한국전기연구원 정보 비트 변화에 따른 가변 부호율 ｌｄｐｃ 부호의 부호화기 설계방법 및 그 부호화기
KR101222458B1 (ko) * 2011-01-13 2013-01-15 고려대학교 산학협력단 무선 통신 시스템에서의 ｌｄｐｃ 부호화 및 복호화 방법 및 장치
KR101227328B1 (ko) * 2012-01-12 2013-01-28 단국대학교 산학협력단 가변 부호화율 결합 상태 체크 코드 부호화 및 복호화 방법과 이를 위한 장치
WO2013077498A1 (ko) * 2011-11-22 2013-05-30 성균관대학교 산학협력단 저밀도 패리티 검사 부호를 이용한 분산 소스 부호화 및 복호화 방법, 그리고 분산 소스 부호화 및 복호화 장치
KR101492634B1 (ko) * 2007-08-28 2015-02-17 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 데이터 송수신 장치 및 방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007075106A1 (en) * 2005-12-29 2007-07-05 Intel Corporation Fast low-density parity-check code encoder
KR100833515B1 (ko) * 2006-12-05 2008-05-29 한국전자통신연구원 가변 정보 길이 및 가변 부호율을 가진 ｌｄｐｃ 부호의패리티 검사 행렬 생성 방법, 부/복호화 방법 및 이를이용하는 장치
JPWO2008075627A1 (ja) * 2006-12-18 2010-04-08 三菱電機株式会社 符号化装置、符号化方法、符号化復号装置及び通信装置
US7913149B2 (en) * 2006-12-20 2011-03-22 Lsi Corporation Low complexity LDPC encoding algorithm
JP4282725B2 (ja) * 2007-02-28 2009-06-24 富士通株式会社 復号装置、及び復号方法
US8473824B1 (en) * 2008-09-08 2013-06-25 Marvell International Ltd. Quasi-cyclic low-density parity-check (QC-LDPC) encoder
EP2101431B1 (en) * 2008-03-03 2014-02-12 Samsung Electronics Co., Ltd. Method and apparatus for receiving control information in a wireless communication system
KR101449750B1 (ko) * 2008-03-05 2014-10-15 삼성전자주식회사 저밀도 패리티 검사 부호 생성 장치 및 방법
US8201068B2 (en) * 2009-01-06 2012-06-12 Mediatek Inc. Method for generating parity-check matrix
US8601352B1 (en) * 2009-07-30 2013-12-03 Apple Inc. Efficient LDPC codes
ITTO20110795A1 (it) 2011-09-07 2013-03-08 Cnh Italia Spa Veicolo sterzabile
KR20150084560A (ko) * 2014-01-14 2015-07-22 에스케이하이닉스 주식회사 인코딩 장치, 디코딩 장치 및 그 동작 방법
US10089173B2 (en) * 2014-11-26 2018-10-02 Qualcomm Incorporated Error detection constants of symbol transition clocking transcoding
KR102254102B1 (ko) * 2015-01-23 2021-05-20 삼성전자주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US9722633B2 (en) * 2015-02-11 2017-08-01 Mitsubishi Electric Research Laboratories, Inc. Method and system for reliable data communications with adaptive multi-dimensional modulations for variable-iteration decoding
KR102504550B1 (ko) * 2015-12-28 2023-02-28 삼성전자주식회사 저밀도 패리티 검사 코드를 지원하는 통신 시스템에서 신호를 수신하는 장치 및 방법
WO2018030909A1 (en) * 2016-08-11 2018-02-15 Huawei Technologies Co., Ltd. Construction of qc-ldpc codes for a hybrid automatic repeat request (harq) scheme
CN110326220B (zh) * 2016-08-12 2023-06-02 瑞典爱立信有限公司 用于ldpc码的速率匹配方法
US10848182B2 (en) 2018-09-13 2020-11-24 Apple Inc. Iterative decoding with early termination criterion that permits errors in redundancy part
CN111988044B (zh) * 2019-07-01 2022-07-19 中南大学 一种凿孔Polar码的码字构造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020042899A1 (en) 2000-06-16 2002-04-11 Tzannes Marcos C. Systems and methods for LDPC coded modulation
JP4163023B2 (ja) * 2003-02-28 2008-10-08 三菱電機株式会社 検査行列生成方法および検査行列生成装置
KR100739510B1 (ko) 2004-06-16 2007-07-13 포항공과대학교 산학협력단 반구조적 블록 저밀도 패리티 검사 부호 부호화/복호 장치및 방법
KR20060004760A (ko) 2004-07-08 2006-01-16 파츠닉(주) 편향코일 권선기의 암권형 구조
US7516391B2 (en) * 2004-08-16 2009-04-07 Samsung Electronics Co., Ltd Apparatus and method for coding/decoding block low density parity check code with variable block length
EP1641128A1 (en) * 2004-09-22 2006-03-29 STMicroelectronics N.V. Method and device for delivering punctured code words encoded with a LDPC code.
US7500172B2 (en) * 2005-02-26 2009-03-03 Broadcom Corporation AMP (accelerated message passing) decoder adapted for LDPC (low density parity check) codes
US7398453B2 (en) * 2005-10-03 2008-07-08 Motorola, Inc. Method and apparatus for a low-density parity-check decoder

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101492634B1 (ko) * 2007-08-28 2015-02-17 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 데이터 송수신 장치 및 방법
KR101117247B1 (ko) * 2010-11-16 2012-03-16 한국전기연구원 정보 비트 변화에 따른 가변 부호율 ｌｄｐｃ 부호의 부호화기 설계방법 및 그 부호화기
KR101222458B1 (ko) * 2011-01-13 2013-01-15 고려대학교 산학협력단 무선 통신 시스템에서의 ｌｄｐｃ 부호화 및 복호화 방법 및 장치
WO2013077498A1 (ko) * 2011-11-22 2013-05-30 성균관대학교 산학협력단 저밀도 패리티 검사 부호를 이용한 분산 소스 부호화 및 복호화 방법, 그리고 분산 소스 부호화 및 복호화 장치
KR101272846B1 (ko) * 2011-11-22 2013-06-10 성균관대학교산학협력단 저밀도 패리티 검사 부호를 이용한 분산 소스 부호화 및 복호화 방법, 그리고 분산 소스 부호화 및 복호화 장치
KR101227328B1 (ko) * 2012-01-12 2013-01-28 단국대학교 산학협력단 가변 부호화율 결합 상태 체크 코드 부호화 및 복호화 방법과 이를 위한 장치

Also Published As

Publication number Publication date
KR100984289B1 (ko) 2010-09-30
US20070162822A1 (en) 2007-07-12
US7882414B2 (en) 2011-02-01

Similar Documents

Publication Publication Date Title
KR100984289B1 (ko) 통신 시스템에서 가변 부호화율을 지원하는 신호 송수신장치 및 방법
KR101444458B1 (ko) 통신 시스템에서 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법
US11637653B2 (en) Method and apparatus of rate-matching for communication and broadcasting systems
KR100929079B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템의 복호 장치 및 방법
KR100739510B1 (ko) 반구조적 블록 저밀도 패리티 검사 부호 부호화/복호 장치및 방법
US10742350B2 (en) Method and apparatus of rate-matching for communication and broadcasting systems
KR100856235B1 (ko) 가변 부호화율을 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법
KR100881002B1 (ko) 통신 시스템에서 지그재그 코드를 이용한 저밀도 패리티 검사 부호 생성 장치 및 방법
KR101723258B1 (ko) 통신 시스템에서 데이터 송수신 방법 및 장치
KR101611169B1 (ko) 통신/방송 시스템에서 데이터 송수신 장치 및 방법
JP4425282B2 (ja) 符号化方法および符号化装置
US8161363B2 (en) Apparatus and method to encode/decode block low density parity check codes in a communication system
KR101922555B1 (ko) 방송/통신시스템에서 정보 송수신 방법 및 장치
EP1628401A1 (en) Apparatus and method for coding/decoding block low density parity check code with variable block length
EP2768146A2 (en) Apparatus and method for transmitting and receiving data in communication/broadcasting system
EP1589663A1 (en) System, apparatus and method for transmitting and receiving data coded by low density parity check code having variable coding rate
KR101433375B1 (ko) 통신 시스템에서 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법
KR20130044254A (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호화/복호화 방법 및 장치
KR101524869B1 (ko) 저밀도 패리티 검사 부호의 부호화 및 복호화 장치 및 방법
KR101413783B1 (ko) 가변 블록 길이의 저밀도 패리티 검사 부호를 이용한 채널 부호화/복호화 방법 및 장치
KR20070083050A (ko) 통신 시스템에서 신호 송수신 장치 및 방법
KR20070119473A (ko) 통신 시스템에서 신호 송수신 장치 및 방법
KR20080076635A (ko) 통신 시스템에서 신호 송수신 장치 및 방법
KR102600952B1 (ko) 송신 장치 및 그의 신호 처리 방법
KR101353094B1 (ko) 오류정정부호에 대한 인터리빙 방법 및 이를 이용한 정보 송수신 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130829

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140828

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150828

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160830

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170830

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee