KR20070083050A - 통신 시스템에서 신호 송수신 장치 및 방법 - Google Patents

통신 시스템에서 신호 송수신 장치 및 방법 Download PDF

Info

Publication number
KR20070083050A
KR20070083050A KR1020060016286A KR20060016286A KR20070083050A KR 20070083050 A KR20070083050 A KR 20070083050A KR 1020060016286 A KR1020060016286 A KR 1020060016286A KR 20060016286 A KR20060016286 A KR 20060016286A KR 20070083050 A KR20070083050 A KR 20070083050A
Authority
KR
South Korea
Prior art keywords
matrix
sub
parity part
parity
vector
Prior art date
Application number
KR1020060016286A
Other languages
English (en)
Other versions
KR100929080B1 (ko
Inventor
홍송남
주판유
손중제
조재원
임형규
손영문
이성진
박정호
이미현
강현정
김영호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060016286A priority Critical patent/KR100929080B1/ko
Priority to US11/708,701 priority patent/US7856592B2/en
Publication of KR20070083050A publication Critical patent/KR20070083050A/ko
Application granted granted Critical
Publication of KR100929080B1 publication Critical patent/KR100929080B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 통신 시스템의 신호 송신 장치에서 정보 벡터를 입력받고, 상기 정보 벡터를 구조적 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호화 방식으로 부호화하여 구조적 LDPC 부호어로 생성하고, 상기 생성한 구조적 LDPC 부호어를 신호 수신 장치로 송신한다.
구조적 LDPC 부호, 패리티 검사 행렬, 서브 행렬 D, 서브 행렬 T, 이중 대각

Description

통신 시스템에서 신호 송수신 장치 및 방법{APPARATUS AND METHOD FOR TRANSMITTING/RECEIVING SIGNAL IN A COMMUNICATION SYSTEM}
도 1은 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 송신 장치의 구조를 도시한 도면
도 2는 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 수신 장치의 구조를 도시한 도면
도 3은 본 발명의 실시예에 따른 구조적 LDPC 부호의 패리티 검사 행렬을 도시한 도면
도 4는 본 발명의 실시예에 따른 부호화기 내부 구조를 도시한 도면
도 5는 본 발명의 실시예에 따른 구조적 LDPC 부호어 생성 과정을 도시한 흐름도
도 6은 본 발명의 실시예에 따른 부호화율이
Figure 112006012320806-PAT00001
Figure 112006012320806-PAT00002
인 구조적 LDPC 부호의 Tanner 그래프를 도시한 도면
본 발명은 통신 시스템의 신호 송수신 장치 및 방법에 관한 것으로서, 특히 통신 시스템에서 구조적(structured) 저밀도 패리티 검사(LDPC: Low Density Parity Check, 이하 'LDPC'라 칭하기로 한다) 부호를 사용하여 신호를 송수신하는 장치 및 방법에 관한 것이다.
차세대 통신 시스템은 패킷 서비스 통신 시스템(packet service communication system) 형태로 발전되어 왔으며, 패킷 서비스 통신 시스템은 버스트(burst)한 패킷 데이터(packet data)를 다수의 이동 단말기(MS: Mobile Station)들로 송신하는 시스템으로서, 대용량 데이터 송신에 적합하도록 설계되어 왔다. 또한, 차세대 통신 시스템에서는 채널 부호(channel code)로서 터보 부호(turbo code)와 함께 고속 데이터 송신시에 그 성능 이득이 우수한 것으로 알려져 있으며, 송신 채널에서 발생하는 잡음에 의한 오류를 효과적으로 정정하여 데이터 송신의 신뢰도를 높일 수 있는 장점을 가지는 LDPC 부호를 사용하는 것을 적극적으로 고려하고 있다. 상기 LDPC 부호 사용을 적극적으로 고려하고 있는 차세대 통신 시스템으로는 IEEE(Institute of Electrical and Electronics Engineers) 802.16e 통신 시스템 및 IEEE 802.11n 통신 시스템 등이 있다.
그러면 여기서 도 1을 참조하여 LDPC 부호를 사용하는 일반적인 통신 시스템의 신호 송신 장치 구조에 대해서 설명하기로 한다.
상기 도 1은 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 송신 장치의 구조를 도시한 도면이다.
상기 도 1을 참조하면, 먼저 상기 신호 송신 장치는 부호화기(encoder)(111)와, 변조기(modulator)(113)와, 송신기(115)를 포함한다. 먼저, 상기 신호 송신 장치에서 송신하고자 하는 정보 벡터(information vector)(
Figure 112006012320806-PAT00003
)가 발생되면, 상기 정보 벡터(
Figure 112006012320806-PAT00004
)는 상기 부호화기(111)로 전달된다. 상기 부호화기(111)는 상기 정보 벡터(
Figure 112006012320806-PAT00005
)를 미리 설정되어 있는 부호화 방식으로 부호화하여 부호어 벡터(codeword vector)(
Figure 112006012320806-PAT00006
), 즉 LDPC 부호어로 생성한 후 상기 변조기(113)로 출력한다. 여기서, 상기 부호화 방식은 LDPC 부호화 방식이 되는 것이다. 상기 변조기(113)는 상기 부호어 벡터(
Figure 112006012320806-PAT00007
)를 미리 설정되어 있는 변조 방식으로 변조하여 변조 벡터(
Figure 112006012320806-PAT00008
)으로 생성하여 상기 송신기(115)로 출력한다. 상기 송신기(115)는 상기 변조기(113)에서 출력한 변조 벡터(
Figure 112006012320806-PAT00009
)를 입력하여 송신 신호 처리한 후 안테나를 통해 신호 수신 장치로 송신한다.
다음으로 도 2를 참조하여 LDPC 부호를 사용하는 일반적인 통신 시스템의 신호 수신 장치 구조에 대해서 설명하기로 한다.
상기 도 2는 LDPC 부호를 사용하는 일반적인 통신 시스템에서 신호 수신 장치의 구조를 도시한 도면이다.
상기 도 2를 참조하면, 상기 신호 수신 장치는 수신기(211)와, 복조기(de-modulator)(213)와, 복호기(decoder)(215)를 포함한다. 먼저, 신호 송신 장치에서 송신한 신호는 상기 신호 수신 장치의 안테나를 통해 수신되고, 상기 안테나를 통해 수신된 신호는 상기 수신기(211)로 전달된다. 상기 수신기(211)는 상기 수신 신호를 수신 신호 처리한 후 그 수신 신호 처리된 수신 벡터(
Figure 112006012320806-PAT00010
)를 상기 복조기(213)로 출력한다. 상기 복조기(213)는 상기 수신기(211)에서 출력한 수신 벡터(
Figure 112006012320806-PAT00011
)를 입력하여 상기 신호 송신 장치의 변조기, 즉 변조기(113)에서 적용한 변조 방식에 상응하는 복조 방식으로 복조한 후 그 복조한 복조 벡터(
Figure 112006012320806-PAT00012
)를 상기 복호기(215)로 출력한다. 상기 복호기(215)는 상기 복조기(213)에서 출력한 복조 벡터(
Figure 112006012320806-PAT00013
)를 입력하여 상기 신호 송신 장치의 부호화기, 즉 부호화기(111)에서 적용한 부호화 방식에 상응하는 복호 방식으로 복호한 후 그 복호한 신호를 최종적으로 복원된 정보 벡터(
Figure 112006012320806-PAT00014
)로 출력한다.
한편, 상기 LDPC 부호는 Shannon의 채널 부호화 이론(channel coding theorem)에서 제시하는 채널 용량 한계에 거의 근접하는 성능을 가진다. 그러나, 실제 통신 시스템에서 높은 데이터 레이트(data rate)를 지원하기 위해 상기 LDPC 부호를 사용하는 것은 난이하게 되는데, 이는 다음과 같은 제약 조건들이 존재하기 때문이다.
첫 번째 제약 조건은 LDPC 부호어의 부호어 길이가 제한되어 있다는 것이다.
상기 LDPC 부호어의 부호어 길이를 증가시킬 경우 Shannon의 채널 부호화 이론에서 채널 용량 한계에 근접하는 성능을 보이지만, 그 복호 복잡도가 굉장히 증 가한다는 문제점을 가진다. 따라서, 상기 LDPC 부호어의 부호어 길이는 그 복호 복잡도를 고려하여 제한된다.
두 번째 제약 조건은 LDPC 부호의 태너(Tanner, 이하 'Tanner'라 칭하기로 한다) 그래프상의 변수 노드(variable node)의 최대 차수(maximum degree)가 제한되어 있다는 것이다.
상기 LDPC 부호의 Tanner 그래프상의 변수 노드의 최대 차수가 증가할수록 상기 LDPC 부호어의 복호 과정에서의 지연(delay)이 증가된다. 즉, 상기 LDPC 부호의 Tanner 그래프상의 변수 노드의 최대 차수는 상기 복호 과정에서의 지연을 고려하여 제한된다.
따라서, LDPC 부호를 사용하는 통신 시스템에서 상기와 같은 LDPC 부호 사용을 위한 제약 조건을 반영하면서도, 높은 데이터 레이트를 지원하는 신호 송수신 방안에 대한 필요성이 대두되고 있다.
따라서, 본 발명의 목적은 통신 시스템에서 구조적 LDPC 부호를 사용하여 신호를 송수신하는 장치 및 방법을 제공함에 있다.
상기한 목적을 달성하기 위한 본 발명의 장치는; 통신 시스템의 신호 송신 장치에 있어서, 정보 벡터를 입력받고, 상기 정보 벡터를 구조적 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호화 방식으로 부호화하여 구조적 LDPC 부호어로 생성하는 부호화기와, 상기 구조적 LDPC 부호어를 송신하는 송신기를 포함 함을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명의 다른 장치는; 통신 시스템의 신호 수신 장치에 있어서, 신호를 수신하는 수신기와, 상기 수신 신호를 신호 송신 장치측에서 적용한 구조적 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호화 방식에 상응하는 복호 방식으로 복호하여 정보 벡터로 검출하는 복호기를 포함함을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명의 방법은; 통신 시스템의 신호 송신 장치에서 신호를 송신하는 방법에 있어서, 정보 벡터를 입력받는 과정과, 상기 정보 벡터를 구조적 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호화 방식으로 부호화하여 구조적 LDPC 부호어로 생성하는 과정을 포함함을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명의 다른 방법은; 통신 시스템의 신호 수신 장치에서 신호를 수신하는 방법에 있어서, 신호를 수신하는 과정과, 상기 수신 신호를 신호 송신 장치측에서 사용한 구조적 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호화 방식에 상응하는 복호 방식으로 복호하여 정보 벡터로 검출하는 과정을 포함함을 특징으로 한다.
이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설 명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않는 범위에서 생략될 것이라는 것을 유의하여야 한다.
본 발명은 통신 시스템에서 채널 부호(channel code)로서 구조적(structured) 저밀도 패리티 검사(LDPC: Low Density Parity Check, 이하 'LDPC'라 칭하기로 한다) 부호를 사용하여 신호를 송수신하는 장치 및 방법을 제안한다. 즉, 본 발명은 통신 시스템에서 LDPC 부호 사용의 제약 조건, 즉 LDPC 부호어(codeword)의 부호어 길이의 제한 및 LDPC 부호의 태너(Tanner, 이하 'Tanner'라 칭하기로 한다) 그래프상의 변수 노드(variable node)의 최대 차수(maximum degree) 제한과 같은 LDPC 부호 사용을 위한 제약 조건을 반영하면서도, 높은 데이터 레이트(data rate)를 지원하는 것이 가능하도록 구조적 LDPC 부호를 사용하여 신호를 송수신하는 장치 및 방법을 제안한다. 또한, 본 발명에서 별도로 도시하여 설명하지는 않지만 본 발명의 종래 기술 부분의 도 1 및 도 2에서 설명한 바와 같은 통신 시스템의 신호 송신 장치 및 신호 수신 장치 구성에 본 발명에서 제안하는 구조적 LDPC 부호를 사용하여 신호를 송수신하는 동작을 적용할 수 있음은 물론이다.
본 발명을 설명하기에 앞서 일반적인 구조적 LDPC 부호에 대해서 설명하기로 한다.
일반적으로 LDPC 부호는 Shannon의 채널 부호화 이론(channel coding theorem)에서 제시하는 채널 용량 한계에 거의 근접하는 성능을 가진다. 이렇게 성능이 우수한 LDPC 부호를 생성하기 위해서는 LDPC 부호의 태너(Tanner, 이하 'Tanner'라 칭하기로 한다) 그래프상의 사이클(cycle) 및 차수 분포(degree distribution)를 고려해야만 하며, 특히 Tanner 그래프상의 거스(girth, 이하 'girth'라 칭하기로 한다)를 최대화시키도록 고려해야만 한다. 여기서, 상기 girth라 함은 상기 LDPC 부호의 패리티 검사 행렬(parity check matrix)의 Tanner 그래프상에서의 최소 사이클 길이를 나타낸다. 이렇게, 상기 Tanner 그래프상의 girth를 최대화시키도록 고려해야만 하는 이유는 일반적으로 Tanner 그래프상의 사이클이 길게 생성될 수록 상기 Tanner 그래프상에 비교적 짧은 길이, 일 예로 길이 4의 사이클이 많이 존재할 때 발생하는 오류 마루(error floor)등의 성능 열화가 발생하지 않기 때문이다.
따라서, Tanner 그래프상의 짧은 길이의 사이클이 생성되지 않도록 패리티 검사 행렬을 생성하는 방식들에 대한 연구가 활발하게 진행되고 있으며, 그 중 대표적인 방식들이 미리 주어진 랜덤(random) LDPC 부호로부터 짧은 길이의 사이클을 제거하는 제1방식과 대수학 방식으로 짧은 길이의 사이클을 가지지 않는 LDPC 부호를 생성하는 제2방식이다. 상기 제1방식의 경우 패리티 검사 행렬들을 저장하기 위해 필요로 되는 메모리 용량이 크고, 효율적인 LDPC 부호화 역시 난이하여 상기 제2방식이 일반적으로 사용되고 있다. 여기서, 상기 제2방식을 적용하여 생성되는 LDPC 부호가 구조적 LDPC 부호이다.
그러나, 일반적인 구조적 LDPC 부호 역시 LDPC 부호의 제약 조건, 즉 부호어 길이 제한과, Tanner 그래프상의 변수 노드의 최대 차수 제한이라는 제약 조건으로 인해 높은 데이터 레이트를 지원하기 위해 사용되는 것은 난이하다. 따라서, 본 발 명에서는 상기와 같은 LDPC 부호 사용을 위한 제약 조건을 반영하면서도, 높은 데이터 레이트를 지원하기 위해 사용되는 것이 가능한 구조적 LDPC 부호를 제안하며, 도 3을 참조하여 본 발명에서 제안하는 구조적 LDPC 부호의 패리티 검사 행렬에 대해서 설명하기로 한다.
상기 도 3은 본 발명의 실시예에 따른 구조적 LDPC 부호의 패리티 검사 행렬을 도시한 도면이다.
상기 도 3을 참조하면, 먼저 상기 패리티 검사 행렬은 다수의 서브 행렬(sub-matrix)들, 즉 서브 행렬 A와, 서브 행렬 B와, 서브 행렬 D와, 서브 행렬 T와, 서브 행렬 0와, 서브 행렬 I를 포함한다. 여기서, 상기 서브 행렬들 각각은 적어도 1개의 블록 행렬을 포함하는 행렬이다.
먼저, 상기 구조적 LDPC 부호어는 정보 벡터(information vector)(
Figure 112006012320806-PAT00015
)가 포함하는 정보 비트(information bit)들에 대응하는 정보 파트(information part)(
Figure 112006012320806-PAT00016
)와, 패리티 비트(parity bit)들에 대응하는 패리티 파트(parity part)(
Figure 112006012320806-PAT00017
)를 포함한다. 상기 구조적 LDPC 부호어에서 상기 정보 비트들의 개수를 n이라고 가정하고, 천공(puncturing)되는 패리티 비트들의 개수를 np라고 가정하고, 천공되지 않는 패리티 비트들의 개수를 nup라고 가정하기로 한다. 여기서, 상기 구조적 LDPC 부호어에는 상기 천공되지 않는 nup개의 패리티 비트들이 포함되는 것이다. 상기 구조적 LDPC 부호어의 부호화율(coding rate)은 하기 수학식 1과 같이 나 타낼 수 있다.
Figure 112006012320806-PAT00018
또한, 상기 구조적 LDPC 부호의 패리티 검사 행렬은
Figure 112006012320806-PAT00019
의 크기를 가지는 행렬이 되고, 상기 서브 행렬들 각각은 다음과 같이 정의할 수 있다. 이하, 설명의 편의상
Figure 112006012320806-PAT00020
의 크기를 가지는 행렬을 '
Figure 112006012320806-PAT00021
행렬'이라 칭하기로 한다.
(1) 서브 행렬 A:
Figure 112006012320806-PAT00022
행렬
(2) 서브 행렬 B:
Figure 112006012320806-PAT00023
행렬
(3) 서브 행렬 D:
Figure 112006012320806-PAT00024
행렬
(4) 서브 행렬 T:
Figure 112006012320806-PAT00025
행렬
(5) 서브 행렬 0:
Figure 112006012320806-PAT00026
행렬
(6) 서브 행렬 I:
Figure 112006012320806-PAT00027
행렬
상기 서브 행렬들 중에서 서브 행렬 D와, 서브 행렬 T와, 서브 행렬 I와 서브 행렬 0는 고정된 형태를 가진다. 즉, 상기 서브 행렬 I는 항등 행렬(identity matrix)이며, 상기 서브 행렬 0는 영 행렬(zero matrix)을 나타내며, 서브 행렬 D와 서브 행렬 T는 하기 수학식 2와 수학식 3과 같은 행렬을 나타낸다.
Figure 112006012320806-PAT00028
Figure 112006012320806-PAT00029
따라서, 상기 수학식 2 및 수학식 3에 나타낸 서브 행렬 D 및 서브 행렬 A는 상기 np가 3이고(np = 3), 상기 nup가 5일 경우(nup = 5)를 가정하여 생성된 것이며, 상기 수학식 2에 나타낸 바와 같이 상기 서브 행렬 D는 이중 대각(dual-diagonal) 행렬이다.
또한, 상기 본 발명에서 제안하는 구조적 LDPC 부호는 파라미터 집합 (dv1 ,dv2, dc1, dc2, np)에 의해 규정된다. 여기서, 상기 파라미터 집합 (dv1, dv2, dc1, dc2, np)에 대해서 구체적으로 설명하면 다음과 같다.
첫 번째로, dv1은 상기 서브 행렬 A의 각 열 당 0의 값을 가지지 않는 엘리먼트의 개수를 나타내는 파라미터이다. 이하, 설명의 편의상 일 예로 상기 0의 값이 아닌 값을 '1'로 가정하기로 한다. 즉, dv1은 상기 서브 행렬 A의 각 열 당 1의 값을 가지는 엘리먼트들의 개수를 나타내는 파라미터로서, 상기 서브 행렬 A에서 각 열은 dv1개의 1의 값을 가지는 엘리먼트들을 포함한다.
두 번째로, dv2은 상기 서브 행렬 B의 각 열당 1의 값을 가지는 엘리먼트들의 개수를 나타내는 파라미터이다. 즉, 상기 서브 행렬 B에서 각 열은 dv2개의 1의 값을 가지는 엘리먼트들을 포함한다.
세 번째로, dc1은 상기 서브 행렬 A의 각 행당 1의 값을 가지는 엘리먼트들의 개수를 나타내는 파라미터이다. 즉, 상기 서브 행렬 A에서 각 행은 dc1개의 1의 값을 가지는 엘리먼트들을 포함한다.
네 번째로, dc2는 상기 서브 행렬 B의 각 행당 1의 값을 가지는 엘리먼트들의 개수를 나타내는 파라미터이다. 즉, 상기 서브 행렬 B에서 각 행은 dc2개의 1의 값을 가지는 엘리먼트들을 포함한다.
따라서, 상기 n과, np와, nup와 상기 파라미터 집합 (dv1, dv2, dc1, dc2, np)과는 하기 수학식 4와 같은 관계가 성립하게 된다.
Figure 112006012320806-PAT00030
상기 서브 행렬 A는 모든 엘리먼트들의 값이 0인 열을 포함하지 않는다. 상기 서브 행렬 B에서는
Figure 112006012320806-PAT00031
개의 열들이 dv2개의 1의 값을 가지는 엘리먼트들과 np - dv2개의 0의 값을 가지는 엘리먼트들을 포함한다. 또한, 상기 서브 행렬 B에서 는
Figure 112006012320806-PAT00032
개의 열들을 제외한 나머지 열들이 모든 엘리먼트들의 값이 0인 열들이 된다.
따라서, 상기에서 설명한 바와 같이 각 서브 행렬들, 즉 서브 행렬 A와, 서브 행렬 B와, 서브 행렬 D와, 서브 행렬 T와, 서브 행렬 0와, 서브 행렬 I의 구조가 결정된다. 즉, 상기 서브 행렬들 각각의 열과 행의 1의 값을 가지는 엘리먼트들의 개수와, 모든 엘리먼트들이 0의 값을 가지는 열들의 개수가 결정된다.
한편, 상기 구조적 LDPC 부호의 패리티 검사 행렬에서 1의 값을 가지는 엘리먼트들의 위치 역시 결정되어야만 하는데, 상기 1의 값을 가지는 엘리먼트들의 위치는 일반적인 LDPC 부호의 패리티 검사 행렬에서와 마찬가지로 결정된다. 즉, 상기 구조적 LDPC 부호의 Tanner 그래프 상의 사이클(cycle)을 고려하여 상기 1의 값을 가지는 엘리먼트들의 위치를 결정해야만 하며, 상기 사이클을 고려하여 상기 1의 값을 가지는 엘리먼트들의 위치를 결정하는 방식은 이미 널리 알려진 방식이며, 이는 본 발명과 직접적인 연관이 없으므로 여기서는 그 상세한 설명을 생략하기로 한다.
또한, 상기 파라미터 집합 (dv1, dv2, dc1, dc2, np)의 각 파라미터는 밀도 진화(density evolution) 방식에 의해 결정된다. 여기서, 상기 밀도 진화 방식 역시 이미 널리 알려진 방식이며, 본 발명과 직접적인 연관이 없으므로 여기서는 그 상세한 설명을 생략하기로 한다.
다음으로 도 4를 참조하여 본 발명의 실시예에 따른 부호화기 내부 구조에 대해서 설명하기로 한다.
상기 도 4는 본 발명의 실시예에 따른 부호화기 내부 구조를 도시한 도면이다.
상기 도 4를 설명하기에 앞서, 상기 도 4에 도시되어 있는 부호화기는 종래 기술 부분의 도 1에서 설명한 부호화기(111)에 대응되는 형태이며, 다만 그 부호화 방식이 본 발명에서 제안하는 구조적 LDPC 부호에 상응하는 구조적 LDPC 부호화 방식으로 상이할 뿐이다.
상기 도 4를 참조하면, 먼저 상기 부호화기는 조립기(411)와, 제1패리티 파트(
Figure 112006012320806-PAT00033
) 생성기(413)와, 천공기(415)와, 제3패리티 파트(
Figure 112006012320806-PAT00034
) 생성기(417)를 포함한다.
먼저, 송신할 정보 벡터(
Figure 112006012320806-PAT00035
)가 발생하면, 상기 정보 벡터(
Figure 112006012320806-PAT00036
)는 상기 조립기(411)와, 제1패리티 파트(
Figure 112006012320806-PAT00037
) 생성기(413)와 제3패리티 파트(P3) 생성기(417)로 전달된다. 상기 제1패리티 파트(
Figure 112006012320806-PAT00038
) 생성기(413)는 상기 정보 벡터(
Figure 112006012320806-PAT00039
)를 상기 구조적 LDPC 부호의 패리티 검사 행렬이 포함하는 다수의 서브 행렬들중 서브 행렬 A와 서브 행렬 D를 이용하여 제1패리티 파트(
Figure 112006012320806-PAT00040
)를 생성하고, 그 생성한 제1패리티 파트(
Figure 112006012320806-PAT00041
)를 상기 천공기(415) 및 제3패리티 파트(
Figure 112006012320806-PAT00042
) 생성기(417)로 출력한다. 그러면 여기서 상기 제1패리티 파트(
Figure 112006012320806-PAT00043
) 생성기(413)의 동작에 대해서 구체적으로 설명하면 다음과 같다.
먼저, 상기 정보 벡터(
Figure 112006012320806-PAT00044
)가
Figure 112006012320806-PAT00045
열 벡터이고, 상기 제1패리티 파트(
Figure 112006012320806-PAT00046
) 가
Figure 112006012320806-PAT00047
열 벡터라고 가정하면, 상기 제1패리티 파트(
Figure 112006012320806-PAT00048
)는 하기 수학식 5를 만족하도록 생성된다.
Figure 112006012320806-PAT00049
상기 수학식 5에서 '+' 연산은 이진 필드(binary field)에서의 배타적 논리합(exclusive OR) 연산을 나타낸다.
그런데, 상기 서브 행렬 D는 이중 대각 구조를 가지기 때문에 상기 수학식 5에 나타낸 바와 같은 연산이 간단하면서도 빠르게 진행되어 결과적으로 상기 구조적 LDPC 부호어의 생성 속도가 빨라짐을 알 수 있다.
먼저, 상기 서브 행렬 A는 하기 수학식 6에 나타낸 바와 같고, 상기 서브 행렬 D는 상기 수학식 2에 나타낸 바와 같다고 가정하기로 한다.
Figure 112006012320806-PAT00050
그리고, 상기 정보 벡터()가 (01001)이라고 가정하면, 상기 제1패리티 파트(
Figure 112006012320806-PAT00052
)는 하기 수학식 7과 같이 생성된다. 여기서, 상기 정보 벡터(
Figure 112006012320806-PAT00053
)의 엘리먼트들 각각을
Figure 112006012320806-PAT00054
라고 칭하기로 하며, 상기 제1패리티 파트(
Figure 112006012320806-PAT00055
)의 엘리먼트들 각각을
Figure 112006012320806-PAT00056
라고 칭하기로 한다.
Figure 112006012320806-PAT00057
상기 수학식 7에서 'mod'는 모듈로(modulo) 연산을 나타낸다.
상기 천공기(415)는 상기 제1패리티 파트(
Figure 112006012320806-PAT00058
) 생성기(413)에서 출력한 제1패리티 파트(
Figure 112006012320806-PAT00059
)를 입력하여 미리 설정된 천공 패턴(puncturing pattern)에 상응하게 해당 패리티 비트들을 천공하여 제2패리티 파트(
Figure 112006012320806-PAT00060
) 로 생성하고, 상기 제2패리티 파트(
Figure 112006012320806-PAT00061
)를 상기 조립기(411)로 출력한다.
한편, 상기 제3패리티 파트(
Figure 112006012320806-PAT00062
) 생성기(417)는 상기 정보 벡터(
Figure 112006012320806-PAT00063
)와 상기 제1패리티 파트(
Figure 112006012320806-PAT00064
)를 입력하여 상기 구조적 LDPC 부호의 패리티 검사 행 렬이 포함하는 다수의 서브 행렬들중 서브 행렬 B와, 서브 행렬 T와, 서브 행렬 I를 이용하여 제3패리티 파트(
Figure 112006012320806-PAT00065
)를 생성한 후 상기 조립기(411)로 출력한다. 그러면 여기서 상기 제3패리티 파트(
Figure 112006012320806-PAT00066
) 생성기(417)의 동작에 대해서 구체적으로 설명하면 다음과 같다.
먼저, 상기 제3패리티 파트(
Figure 112006012320806-PAT00067
) 가
Figure 112006012320806-PAT00068
열벡터라고 가정하면, 상기 제3패리티 파트(
Figure 112006012320806-PAT00069
)는 하기 수학식 8을 만족하도록 생성된다.
Figure 112006012320806-PAT00070
상기 조립기(411)는 상기 정보 벡터(
Figure 112006012320806-PAT00071
) 그대로를 정보 파트(
Figure 112006012320806-PAT00072
)로 생성하고, 상기 정보 파트(
Figure 112006012320806-PAT00073
)와, 제2패리티 파트(
Figure 112006012320806-PAT00074
)와 제3패리티 파트(
Figure 112006012320806-PAT00075
)를 입력하여 구조적 LDPC 부호어로 조립한 후 출력한다.
다음으로 도 5를 참조하여 본 발명의 실시예에 따른 구조적 LDPC 부호어 생성 과정에 대해서 설명하기로 한다.
상기 도 5는 본 발명의 실시예에 따른 구조적 LDPC 부호어 생성 과정을 도시한 흐름도이다.
상기 도 5를 참조하면, 먼저 511단계에서 부호화기는 정보 벡터(
Figure 112006012320806-PAT00076
) 그대로를 정보 파트(
Figure 112006012320806-PAT00077
)로 생성하고 513단계로 진행한다. 상기 513단계에서 상기 부호화기는 상기 정보 벡터(
Figure 112006012320806-PAT00078
)를 구조적 LDPC 부호의 패리티 검사 행렬이 포함하는 다수의 서브 행렬들중 서브 행렬 A와 서브 행렬 D를 이용하여 제1패리티 파트(
Figure 112006012320806-PAT00079
)로 생성하고 515단계로 진행한다. 상기 제1패리티 파트(
Figure 112006012320806-PAT00080
)를 생성하는 동작에 대해서는 상기 도 4에서 설명하였으므로, 여기서는 그 상세한 설명을 생략하기로 한다.
상기 515단계에서 상기 부호화기는 상기 생성한 제1패리티 파트(
Figure 112006012320806-PAT00081
)를 미리 설정되어 있는 천공 패턴에 상응하게 해당 패리티 비트들을 천공하여 제2패리티 파트(
Figure 112006012320806-PAT00082
)로 생성한 후 517단계로 진행한다. 상기 517단계에서 상기 부호화기는 상기 정보 벡터(
Figure 112006012320806-PAT00083
)와 상기 제1패리티 파트(
Figure 112006012320806-PAT00084
)를 입력하여 상기 구조적 LDPC 부호의 패리티 검사 행렬이 포함하는 다수의 서브 행렬들중 서브 행렬 B와, 서브 행렬 T와, 서브 행렬 I를 이용하여 제3패리티 파트(
Figure 112006012320806-PAT00085
)를 생성한 후 519단계로 진행한다. 상기 제3패리티 파트(
Figure 112006012320806-PAT00086
)를 생성하는 동작에 대해서는 상기 도 4에서 설명하였으므로, 여기서는 그 상세한 설명을 생략하기로 한다.
상기 519단계에서 상기 부호화기는 상기 정보 파트(
Figure 112006012320806-PAT00087
)와, 제2패리티 파트(
Figure 112006012320806-PAT00088
)와 제3패리티 파트(
Figure 112006012320806-PAT00089
)를 조립하여 구조적 LDPC 부호어로 생성한 후 종료한다.
다음으로 도 6을 참조하여 부호화율이
Figure 112006012320806-PAT00090
Figure 112006012320806-PAT00091
인 구조적 LDPC 부호의 Tanner 그래프에 대해서 설명하기로 한다.
상기 도 6은 본 발명의 실시예에 따른 부호화율이
Figure 112006012320806-PAT00092
Figure 112006012320806-PAT00093
인 구조적 LDPC 부호의 Tanner 그래프를 도시한 도면이다.
상기 도 6에 도시되어 있는 바와 같이 제1패리티 파트(
Figure 112006012320806-PAT00094
)가 포함하는 모든 패리티 비트들이 천공되므로 제2패리티 파트(
Figure 112006012320806-PAT00095
)는 0 벡터가 된다. 또한, 정보 벡터(
Figure 112006012320806-PAT00096
)가 포함하는 정보 비트들의 개수가 6이고, 상기 구조적 LDPC 부호에 포함되는 패리티 비트들, 즉 제3패리티 파트(
Figure 112006012320806-PAT00097
)가 포함하는 패리티 비트들의 개수 역시 6이기 때문에 상기 구조적 LDPC 부호의 부호화율은
Figure 112006012320806-PAT00098
이 되는 것이다. 또한, 상기 도 6에서 인터리버(interleaver)는 상기 구조적 LDPC 부호의 서브 행렬들중 서브 행렬 A와 서브 행렬 B에서 1의 값을 가지는 엘리먼트들의 위치를 결정하는 동작을 수행하며, 이는 본 발명과 직접적인 연관이 없으므로 여기서는 그 상세한 설명을 생략하기로 한다.
또한, 별도로 도시하지는 않았으나, 상기 신호 송신 장치에 대응하는 신호 수신 장치의 복호기는 상기 종래 기술 부분의 도 2에서 설명한 복호기(215)에 대응되는 형태이며, 다만 그 복호 방식이 본 발명에서 제안하는 구조적 LDPC 부호화 방식에 상응하는 복호 방식으로 상이할 뿐이다.
한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같은 본 발명은, 통신 시스템에서 LDPC 부호 사용의 제약 조건을 반영하면서도, 높은 데이터 레이트를 지원하는 것이 가능하도록 구조적 LDPC 부호를 사용하여 신호를 송수신하는 것을 가능하게 한다는 이점을 가진다. 또한, 본 발명은 통신 시스템에서 연산 복잡도를 감소시키면서도 부호화 속도를 증가시키는 구조적 LDPC 부호 생성을 가능하게 한다는 이점을 가진다.

Claims (29)

  1. 통신 시스템의 신호 송신 장치에서 신호를 송신하는 방법에 있어서,
    정보 벡터를 입력받는 과정과,
    상기 정보 벡터를 구조적 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호화 방식으로 부호화하여 구조적 LDPC 부호어로 생성하는 과정을 포함함을 특징으로 하는 신호 송신 장치에서 신호를 송신하는 방법.
  2. 제1항에 있어서,
    상기 생성한 구조적 LDPC 부호어를 신호 수신 장치로 송신하는 과정을 더 포함함을 특징으로 하는 신호 송신 장치에서 신호를 송신하는 방법.
  3. 제1항에 있어서,
    상기 구조적 LDPC 부호화 방식은 상기 정보 벡터를 패리티 검사 행렬에 상응하게 부호화하여 상기 구조적 LDPC 부호어로 생성하는 방식이며, 상기 패리티 검사 행렬은 서브 행렬 A와, 서브 행렬 B와, 서브 행렬 D와, 서브 행렬 T와, 서브 행렬 0와, 서브 행렬 I를 포함하며, 상기 서브 행렬들의 위치는 하기 수학식 9와 같이 결정되며, 상기 서브 행렬 D는 이중 대각(dual diagonal) 구조를 가짐을 특징으로 하는 신호 송신 장치에서 신호를 송신하는 방법.
    Figure 112006012320806-PAT00099
  4. 제3항에 있어서,
    상기 구조적 LDPC 부호어에서 상기 정보 벡터가 포함하는 정보 비트들의 개수가 n이고, 천공되는 패리티 비트들의 개수가 np이고, 천공되지 않는 패리티 비트들의 개수가 nup이고, 상기 패리티 검사 행렬의 크기가
    Figure 112006012320806-PAT00100
    이며, 상기 np가 3이고, 상기 nup가 5일 경우 상기 서브 행렬 D는 하기 수학식 10에 나타낸 바와 같으며, 상기 서브 행렬 T는 하기 수학식 11에 나타낸 바와 같음을 특징으로 하는 신호 송신 장치에서 신호 송신 방법.
    Figure 112006012320806-PAT00101
    Figure 112006012320806-PAT00102
  5. 제4항에 있어서,
    상기 구조적 LDPC 부호는 파라미터 집합 (dv1 ,dv2, dc1, dc2, np)에 의해 규정되며, 상기 파라미터 dv1은 상기 서브 행렬 A의 각 열 당 0의 값을 가지지 않는 엘리먼트의 개수를 나타내며, 상기 파라미터 dv2은 상기 서브 행렬 B의 각 열당 0의 값을 가지지 않는 엘리먼트들의 개수를 나타내며, 상기 파라미터 dc1은 상기 서브 행렬 A의 각 행당 0의 값을 가지지 않는 엘리먼트들의 개수를 나타내며, 상기 파라미터 dc2는 상기 서브 행렬 B의 각 행당 0이 아닌 값을 가지는 엘리먼트들의 개수를 나타내며, 상기 n과, np와, nup와 상기 파라미터 집합 (dv1, dv2, dc1, dc2, np)과는 하기 수학식 12와 같은 관계가 성립함을 특징으로 하는 신호 송신 장치에서 신호를 송신하는 방법.
    Figure 112006012320806-PAT00103
  6. 제5항에 있어서,
    상기 정보 벡터를 상기 구조적 LDPC 부호어로 생성하는 과정은;
    상기 정보 벡터를 정보 파트로 생성하는 과정과,
    상기 정보 벡터를 상기 서브 행렬 A와 서브 행렬 D를 사용하여 제1패리티 파트로 생성하는 과정과,
    상기 제1패리티 파트를 천공 패턴에 상응하게 천공하여 제2패리티 파트로 생성하는 과정과,
    상기 정보 벡터와 상기 제1패리티 파트를 상기 서브 행렬 B와, 서브 행렬 T와, 서브 행렬 I를 사용하여 제3패리티 파트로 생성하는 과정과,
    상기 정보 파트와, 제2패리티 파트와, 제3패리티 파트를 조립하여 상기 구조적 LDPC 부호어로 생성하는 과정을 포함함을 특징으로 하는 신호 송신 장치에서 신호를 송신하는 방법.
  7. 제6항에 있어서,
    상기 제1패리티 파트를 생성하는 과정은;
    상기 정보 벡터가
    Figure 112006012320806-PAT00104
    벡터이고, 상기 제1패리티 파트가
    Figure 112006012320806-PAT00105
    벡터일 경우, 하기 수학식 13의 조건을 만족하도록 상기 제1패리티 파트를 생성하는 것임을 특징으로 하는 신호 송신 장치에서 신호를 송신하는 방법.
    Figure 112006012320806-PAT00106
    상기 수학식 5에서 '+' 연산은 이진 필드에서의 배타적 논리합 연산을 나타내며, (
    Figure 112006012320806-PAT00107
    )는 상기 정보 벡터를 나타내며, (
    Figure 112006012320806-PAT00108
    )은 상기 제1패리티 파트를 나타냄.
  8. 제6항에 있어서,
    상기 제3패리티 파트를 생성하는 과정은;
    상기 정보 벡터가
    Figure 112006012320806-PAT00109
    벡터이고, 상기 제1패리티 파트가
    Figure 112006012320806-PAT00110
    벡터이고, 상기 제3패리티 파트가
    Figure 112006012320806-PAT00111
    벡터일 경우, 하기 수학식 14의 조건을 만족하도록 상기 제3패리티 파트를 생성하는 것임을 특징으로 하는 신호 송신 장치에서 신호를 송신하는 방법.
    Figure 112006012320806-PAT00112
    상기 수학식 14에서 '+' 연산은 이진 필드에서의 배타적 논리합 연산을 나타내며, (
    Figure 112006012320806-PAT00113
    )는 상기 정보 벡터를 나타내며, (
    Figure 112006012320806-PAT00114
    )은 상기 제1패리티 파트를 나태며, (
    Figure 112006012320806-PAT00115
    )은 상기 제3패리티 파트를 나타냄.
  9. 통신 시스템의 신호 송신 장치에 있어서,
    정보 벡터를 입력받고, 상기 정보 벡터를 구조적 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호화 방식으로 부호화하여 구조적 LDPC 부호어로 생성하는 부호화기와,
    상기 구조적 LDPC 부호어를 송신하는 송신기를 포함함을 특징으로 하는 신호 송신 장치.
  10. 제9항에 있어서,
    상기 구조적 LDPC 부호화 방식은 상기 정보 벡터를 패리티 검사 행렬에 상응하게 부호화하여 상기 구조적 LDPC 부호어로 생성하는 방식이며, 상기 패리티 검사 행렬은 서브 행렬 A와, 서브 행렬 B와, 서브 행렬 D와, 서브 행렬 T와, 서브 행렬 0와, 서브 행렬 I를 포함하며, 상기 서브 행렬들의 위치는 하기 수학식 15와 같이 결정되며, 상기 서브 행렬 D는 이중 대각(dual diagonal) 구조를 가짐을 특징으로 하는 신호 송신 장치.
    Figure 112006012320806-PAT00116
  11. 제10항에 있어서,
    상기 구조적 LDPC 부호어에서 상기 정보 벡터가 포함하는 정보 비트들의 개수가 n이고, 천공되는 패리티 비트들의 개수가 np이고, 천공되지 않는 패리티 비트들의 개수가 nup이고, 상기 패리티 검사 행렬의 크기가
    Figure 112006012320806-PAT00117
    이며, 상기 np가 3이고, 상기 nup가 5일 경우 상기 서브 행렬 D는 하기 수학식 16에 나타낸 바와 같으며, 상기 서브 행렬 T는 하기 수학식 17에 나타낸 바와 같음을 특징으로 하는 신호 송신 장치.
    Figure 112006012320806-PAT00118
    Figure 112006012320806-PAT00119
  12. 제11항에 있어서,
    상기 구조적 LDPC 부호는 파라미터 집합 (dv1 ,dv2, dc1, dc2, np)에 의해 규정 되며, 상기 파라미터 dv1은 상기 서브 행렬 A의 각 열 당 0의 값을 가지지 않는 엘리먼트의 개수를 나타내며, 상기 파라미터 dv2은 상기 서브 행렬 B의 각 열당 0의 값을 가지지 않는 엘리먼트들의 개수를 나타내며, 상기 파라미터 dc1은 상기 서브 행렬 A의 각 행당 0의 값을 가지지 않는 엘리먼트들의 개수를 나타내며, 상기 파라미터 dc2는 상기 서브 행렬 B의 각 행당 0이 아닌 값을 가지는 엘리먼트들의 개수를 나타내며, 상기 n과, np와, nup와 상기 파라미터 집합 (dv1, dv2, dc1, dc2, np)과는 하기 수학식 18과 같은 관계가 성립함을 특징으로 하는 신호 송신 장치.
    Figure 112006012320806-PAT00120
  13. 제12항에 있어서,
    상기 부호화기는;
    상기 정보 벡터를 상기 서브 행렬 A와 서브 행렬 D를 사용하여 제1패리티 파트로 생성하는 제1패리티 파트 생성기와,
    상기 제1패리티 파트를 천공 패턴에 상응하게 천공하여 제2패리티 파트로 생성하는 천공기와,
    상기 정보 벡터와 상기 제1패리티 파트를 상기 서브 행렬 B와, 서브 행렬 T 와, 서브 행렬 I를 사용하여 제3패리티 파트로 생성하는 제3패리티 파트 생성기와,
    상기 정보 벡터를 정보 파트로 생성하고, 상기 정보 파트와, 제2패리티 파트와, 제3패리티 파트를 조립하여 상기 구조적 LDPC 부호어로 생성하는 조립기를 포함함을 특징으로 하는 신호 송신 장치.
  14. 제13항에 있어서,
    상기 제1패리티 파트 생성기는;
    상기 정보 벡터가
    Figure 112006012320806-PAT00121
    벡터이고, 상기 제1패리티 파트가
    Figure 112006012320806-PAT00122
    벡터일 경우, 하기 수학식 19의 조건을 만족하도록 상기 제1패리티 파트를 생성함을 특징으로 하는 신호 송신 장치.
    Figure 112006012320806-PAT00123
    상기 수학식 19에서 '+' 연산은 이진 필드에서의 배타적 논리합 연산을 나타내며, (
    Figure 112006012320806-PAT00124
    )는 상기 정보 벡터를 나타내며, (
    Figure 112006012320806-PAT00125
    )은 상기 제1패리티 파트를 나타냄.
  15. 제13항에 있어서,
    상기 제3패리티 파트 생성기는;
    상기 정보 벡터가
    Figure 112006012320806-PAT00126
    벡터이고, 상기 제1패리티 파트가
    Figure 112006012320806-PAT00127
    벡터이고, 상기 제3패리티 파트가
    Figure 112006012320806-PAT00128
    벡터일 경우, 하기 수학식 20의 조건을 만족하도록 상기 제3패리티 파트를 생성함을 특징으로 하는 신호 송신 장치.
    Figure 112006012320806-PAT00129
    상기 수학식 20에서 '+' 연산은 이진 필드에서의 배타적 논리합 연산을 나타내며, (
    Figure 112006012320806-PAT00130
    )는 상기 정보 벡터를 나타내며, (
    Figure 112006012320806-PAT00131
    )은 상기 제1패리티 파트를 나태며, (
    Figure 112006012320806-PAT00132
    )은 상기 제3패리티 파트를 나타냄.
  16. 통신 시스템의 신호 수신 장치에서 신호를 수신하는 방법에 있어서,
    신호를 수신하는 과정과,
    상기 수신 신호를 신호 송신 장치측에서 사용한 구조적 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호화 방식에 상응하는 복호 방식으로 복호하여 정보 벡터로 검출하는 과정을 포함함을 특징으로 하는 신호 수신 장치에서 신호를 수신하는 방법.
  17. 제16항에 있어서,
    상기 구조적 LDPC 부호화 방식은 정보 벡터를 패리티 검사 행렬에 상응하게 부호화하여 상기 구조적 LDPC 부호어로 생성하는 방식이며, 상기 패리티 검사 행렬은 서브 행렬 A와, 서브 행렬 B와, 서브 행렬 D와, 서브 행렬 T와, 서브 행렬 0와, 서브 행렬 I를 포함하며, 상기 서브 행렬들의 위치는 하기 수학식 21과 같이 결정되며, 상기 서브 행렬 D는 이중 대각(dual diagonal) 구조를 가짐을 특징으로 하는 신호 수신 장치에서 신호를 수신하는 방법.
    Figure 112006012320806-PAT00133
  18. 제17항에 있어서,
    상기 구조적 LDPC 부호어에서 상기 정보 벡터가 포함하는 정보 비트들의 개수가 n이고, 천공되는 패리티 비트들의 개수가 np이고, 천공되지 않는 패리티 비트들의 개수가 nup이고, 상기 패리티 검사 행렬의 크기가
    Figure 112006012320806-PAT00134
    이며, 상기 np가 3이고, 상기 nup가 5일 경우 상기 서브 행렬 D는 하기 수학식 22에 나타 낸 바와 같으며, 상기 서브 행렬 T는 하기 수학식 23에 나타낸 바와 같음을 특징으로 하는 신호 수신 장치에서 신호를 수신하는 방법.
    Figure 112006012320806-PAT00135
    Figure 112006012320806-PAT00136
  19. 제18항에 있어서,
    상기 구조적 LDPC 부호는 파라미터 집합 (dv1 ,dv2, dc1, dc2, np)에 의해 규정되며, 상기 파라미터 dv1은 상기 서브 행렬 A의 각 열 당 0의 값을 가지지 않는 엘리먼트의 개수를 나타내며, 상기 파라미터 dv2은 상기 서브 행렬 B의 각 열당 0의 값을 가지지 않는 엘리먼트들의 개수를 나타내며, 상기 파라미터 dc1은 상기 서브 행렬 A의 각 행당 0의 값을 가지지 않는 엘리먼트들의 개수를 나타내며, 상기 파라미터 dc2는 상기 서브 행렬 B의 각 행당 0이 아닌 값을 가지는 엘리먼트들의 개수를 나타내며, 상기 n과, np와, nup와 상기 파라미터 집합 (dv1, dv2, dc1, dc2, np)과는 하 기 수학식 24와 같은 관계가 성립함을 특징으로 하는 신호 수신 장치에서 신호를 수신하는 방법.
    Figure 112006012320806-PAT00137
  20. 제19항에 있어서,
    상기 구조적 LDPC 부호어는;
    상기 정보 벡터가 정보 파트로 생성되고,
    상기 정보 벡터가 상기 서브 행렬 A와 서브 행렬 D를 사용하여 제1패리티 파트로 생성되고,
    상기 제1패리티 파트가 천공 패턴에 상응하게 천공되어 제2패리티 파트로 생성되고,
    상기 정보 벡터와 상기 제1패리티 파트가 상기 서브 행렬 B와, 서브 행렬 T와, 서브 행렬 I를 사용하여 제3패리티 파트로 생성되고,
    상기 정보 파트와, 제2패리티 파트와, 제3패리티 파트가 조립되어 생성된 것임을 특징으로 하는 신호 수신 장치에서 신호를 수신하는 방법.
  21. 제20항에 있어서,
    상기 제1패리티 파트는;
    상기 정보 벡터가
    Figure 112006012320806-PAT00138
    벡터이고, 상기 제1패리티 파트가
    Figure 112006012320806-PAT00139
    벡터일 경우, 하기 수학식 25의 조건을 만족하도록 생성됨을 특징으로 하는 신호 수신 장치에서 신호를 수신하는 방법.
    Figure 112006012320806-PAT00140
    상기 수학식 25에서 '+' 연산은 이진 필드에서의 배타적 논리합 연산을 나타내며, (
    Figure 112006012320806-PAT00141
    )는 상기 정보 벡터를 나타내며, (
    Figure 112006012320806-PAT00142
    )은 상기 제1패리티 파트를 나타냄.
  22. 제20항에 있어서,
    상기 제3패리티 파트는;
    상기 정보 벡터가
    Figure 112006012320806-PAT00143
    벡터이고, 상기 제1패리티 파트가
    Figure 112006012320806-PAT00144
    벡터이고, 상기 제3패리티 파트가
    Figure 112006012320806-PAT00145
    벡터일 경우, 하기 수학식 26의 조건을 만족하도록 생성됨을 특징으로 하는 신호 수신 장치에서 신호를 수신하는 방법.
    Figure 112006012320806-PAT00146
    상기 수학식 26에서 '+' 연산은 이진 필드에서의 배타적 논리합 연산을 나타내며, (
    Figure 112006012320806-PAT00147
    )는 상기 정보 벡터를 나타내며, (
    Figure 112006012320806-PAT00148
    )은 상기 제1패리티 파트를 나태며, (
    Figure 112006012320806-PAT00149
    )은 상기 제3패리티 파트를 나타냄.
  23. 통신 시스템의 신호 수신 장치에 있어서,
    신호를 수신하는 수신기와,
    상기 수신 신호를 신호 송신 장치측에서 적용한 구조적 저밀도 패리티 검사(LDPC: Low Density Parity Check) 부호화 방식에 상응하는 복호 방식으로 복호하여 정보 벡터로 검출하는 복호기를 포함함을 특징으로 하는 신호 수신 장치.
  24. 제23항에 있어서,
    상기 구조적 LDPC 부호화 방식은 정보 벡터를 패리티 검사 행렬에 상응하게 부호화하여 상기 구조적 LDPC 부호어로 생성하는 방식이며, 상기 패리티 검사 행렬은 서브 행렬 A와, 서브 행렬 B와, 서브 행렬 D와, 서브 행렬 T와, 서브 행렬 0와, 서브 행렬 I를 포함하며, 상기 서브 행렬들의 위치는 하기 수학식 27과 같이 결정되며, 상기 서브 행렬 D는 이중 대각(dual diagonal) 구조를 가짐을 특징으로 하는 신호 수신 장치.
    Figure 112006012320806-PAT00150
  25. 제24항에 있어서,
    상기 구조적 LDPC 부호어에서 상기 정보 벡터가 포함하는 정보 비트들의 개수가 n이고, 천공되는 패리티 비트들의 개수가 np이고, 천공되지 않는 패리티 비트들의 개수가 nup이고, 상기 패리티 검사 행렬의 크기가
    Figure 112006012320806-PAT00151
    이며, 상기 np가 3이고, 상기 nup가 5일 경우 상기 서브 행렬 D는 하기 수학식 28에 나타낸 바와 같으며, 상기 서브 행렬 T는 하기 수학식 29에 나타낸 바와 같음을 특징으로 하는 신호 수신 장치.
    Figure 112006012320806-PAT00152
    Figure 112006012320806-PAT00153
  26. 제25항에 있어서,
    상기 구조적 LDPC 부호는 파라미터 집합 (dv1 ,dv2, dc1, dc2, np)에 의해 규정되며, 상기 파라미터 dv1은 상기 서브 행렬 A의 각 열 당 0의 값을 가지지 않는 엘리먼트의 개수를 나타내며, 상기 파라미터 dv2은 상기 서브 행렬 B의 각 열당 0의 값을 가지지 않는 엘리먼트들의 개수를 나타내며, 상기 파라미터 dc1은 상기 서브 행렬 A의 각 행당 0의 값을 가지지 않는 엘리먼트들의 개수를 나타내며, 상기 파라미터 dc2는 상기 서브 행렬 B의 각 행당 0이 아닌 값을 가지는 엘리먼트들의 개수를 나타내며, 상기 n과, np와, nup와 상기 파라미터 집합 (dv1, dv2, dc1, dc2, np)과는 하기 수학식 30과 같은 관계가 성립함을 특징으로 하는 신호 수신 장치.
    Figure 112006012320806-PAT00154
  27. 제26항에 있어서,
    상기 구조적 LDPC 부호어는;
    상기 정보 벡터가 정보 파트로 생성되고,
    상기 정보 벡터가 상기 서브 행렬 A와 서브 행렬 D를 사용하여 제1패리티 파 트로 생성되고,
    상기 제1패리티 파트가 천공 패턴에 상응하게 천공되어 제2패리티 파트로 생성되고,
    상기 정보 벡터와 상기 제1패리티 파트가 상기 서브 행렬 B와, 서브 행렬 T와, 서브 행렬 I를 사용하여 제3패리티 파트로 생성되고,
    상기 정보 파트와, 제2패리티 파트와, 제3패리티 파트가 조립되어 생성된 것임을 특징으로 하는 신호 수신 장치.
  28. 제27항에 있어서,
    상기 제1패리티 파트는;
    상기 정보 벡터가
    Figure 112006012320806-PAT00155
    벡터이고, 상기 제1패리티 파트가
    Figure 112006012320806-PAT00156
    벡터일 경우, 하기 수학식 31의 조건을 만족하도록 생성됨을 특징으로 하는 신호 수신 장치.
    Figure 112006012320806-PAT00157
    상기 수학식 31에서 '+' 연산은 이진 필드에서의 배타적 논리합 연산을 나타내며, (
    Figure 112006012320806-PAT00158
    )는 상기 정보 벡터를 나타내며, (
    Figure 112006012320806-PAT00159
    )은 상기 제1패리티 파트를 나타냄.
  29. 제27항에 있어서,
    상기 제3패리티 파트는;
    상기 정보 벡터가
    Figure 112006012320806-PAT00160
    벡터이고, 상기 제1패리티 파트가
    Figure 112006012320806-PAT00161
    벡터이고, 상기 제3패리티 파트가
    Figure 112006012320806-PAT00162
    벡터일 경우, 하기 수학식 32의 조건을 만족하도록 생성됨을 특징으로 하는 신호 수신 장치.
    Figure 112006012320806-PAT00163
    상기 수학식 32에서 '+' 연산은 이진 필드에서의 배타적 논리합 연산을 나타내며, (
    Figure 112006012320806-PAT00164
    )는 상기 정보 벡터를 나타내며, (
    Figure 112006012320806-PAT00165
    )은 상기 제1패리티 파트를 나태며, (
    Figure 112006012320806-PAT00166
    )은 상기 제3패리티 파트를 나타냄.
KR1020060016286A 2006-02-20 2006-02-20 통신 시스템에서 신호 송수신 장치 및 방법 KR100929080B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060016286A KR100929080B1 (ko) 2006-02-20 2006-02-20 통신 시스템에서 신호 송수신 장치 및 방법
US11/708,701 US7856592B2 (en) 2006-02-20 2007-02-19 Apparatus and method for transmitting/receiving signal in a communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060016286A KR100929080B1 (ko) 2006-02-20 2006-02-20 통신 시스템에서 신호 송수신 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20070083050A true KR20070083050A (ko) 2007-08-23
KR100929080B1 KR100929080B1 (ko) 2009-11-30

Family

ID=38535036

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060016286A KR100929080B1 (ko) 2006-02-20 2006-02-20 통신 시스템에서 신호 송수신 장치 및 방법

Country Status (2)

Country Link
US (1) US7856592B2 (ko)
KR (1) KR100929080B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101257311B (zh) * 2008-04-03 2010-06-02 浙江大学 一种多进制调制下ldpc码的快速译码方法
US8370711B2 (en) 2008-06-23 2013-02-05 Ramot At Tel Aviv University Ltd. Interruption criteria for block decoding
KR101702358B1 (ko) 2011-01-06 2017-02-03 삼성전자주식회사 저밀도 패리티 검사 코드를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치
KR20120088369A (ko) * 2011-01-31 2012-08-08 삼성전자주식회사 방송 및 통신시스템에서 송?수신 방법 및 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7020829B2 (en) 2002-07-03 2006-03-28 Hughes Electronics Corporation Method and system for decoding low density parity check (LDPC) codes
EP1518328B1 (en) * 2002-07-03 2007-04-18 The DIRECTV Group, Inc. Encoding of low-density parity check (ldpc) codes using a structured parity check matrix
KR100996029B1 (ko) * 2003-04-29 2010-11-22 삼성전자주식회사 저밀도 패리티 검사 코드의 부호화 장치 및 방법
KR20050118056A (ko) 2004-05-12 2005-12-15 삼성전자주식회사 다양한 부호율을 갖는 Ｂｌｏｃｋ ＬＤＰＣ 부호를 이용한이동 통신 시스템에서의 채널부호화 복호화 방법 및 장치
KR20050123336A (ko) * 2004-06-24 2005-12-29 엘지전자 주식회사 Ｌｄｐｃ 코드를 이용한 가변 코드 레이트 적응 부호화 방법
KR101073907B1 (ko) * 2004-07-27 2011-10-17 엘지전자 주식회사 Ｌｄｐｃ 코드를 이용한 부호화 방법 및 부호화를 위한컴퓨터로 읽을 수 있는 기록 매체
US7814403B2 (en) 2004-07-27 2010-10-12 Lg Electronics Inc. Method of encoding and decoding using low density parity check code
US7757150B2 (en) * 2004-08-13 2010-07-13 Nokia Corporation Structured puncturing of irregular low-density parity-check (LDPC) codes
US7617441B2 (en) * 2005-07-18 2009-11-10 Broadcom Corporation Efficient construction of LDPC (Low Density Parity Check) codes with corresponding parity check matrix having CSI (Cyclic Shifted Identity) sub-matrices
US7802172B2 (en) * 2005-06-20 2010-09-21 Stmicroelectronics, Inc. Variable-rate low-density parity check codes with constant blocklength

Also Published As

Publication number Publication date
KR100929080B1 (ko) 2009-11-30
US7856592B2 (en) 2010-12-21
US20070226584A1 (en) 2007-09-27

Similar Documents

Publication Publication Date Title
US11616514B2 (en) Method and apparatus for channel encoding and decoding in a communication system using a low-density parity check code
KR100984289B1 (ko) 통신 시스템에서 가변 부호화율을 지원하는 신호 송수신장치 및 방법
KR100929079B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템의 복호 장치 및 방법
KR101445080B1 (ko) 하이브리드 자동 반복 요구 방식을 사용하는 통신 시스템에서 신호 송신 방법 및 장치
US11637653B2 (en) Method and apparatus of rate-matching for communication and broadcasting systems
KR100856235B1 (ko) 가변 부호화율을 가지는 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법
KR100975558B1 (ko) 통신 시스템에서 신호 송수신 장치 및 방법
US20180367239A1 (en) Method and apparatus of rate-matching for communication and broadcasting systems
EP2974037B1 (en) Low density parity check (ldpc) encoding and decoding for small terminal applications
KR101119302B1 (ko) 통신 시스템에서 저밀도 패리티 검사 부호 부호화 장치 및방법
KR20070119580A (ko) 통신 시스템에서 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법
KR20060097503A (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법
EP2264930B1 (en) Distributed code generation method and device
KR100819247B1 (ko) 통신 시스템에서 신호 송수신 장치 및 방법
KR100929080B1 (ko) 통신 시스템에서 신호 송수신 장치 및 방법
EP2395667B1 (en) Quasi-cyclic ldpc coding
KR100996030B1 (ko) 통신 시스템에서 신호 송수신 장치 및 방법
KR20080050957A (ko) 통신 시스템에서 블록 저밀도 패리티 검사 부호부호화/복호 장치 및 방법
KR101279711B1 (ko) 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호송수신 장치 및 방법
KR100871249B1 (ko) 통신 시스템에서 신호 송수신 장치 및 방법
KR20080076635A (ko) 통신 시스템에서 신호 송수신 장치 및 방법
KR100605988B1 (ko) 저밀도 패러티 검사 부호의 효율적인 천공 방법
US20150055736A1 (en) Method and apparatus for decoding received sequence
KR101357321B1 (ko) 가변 부호율을 지원하는 불균일 연접 지그재그 코드를 복호화하는 장치 및 방법
RU2613021C1 (ru) Способ кодирования и декодирования сообщений

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121030

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131030

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151029

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171030

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee