CN1953336A - 在低密度奇偶校验解码器中更新校验节点的方法 - Google Patents
在低密度奇偶校验解码器中更新校验节点的方法 Download PDFInfo
- Publication number
- CN1953336A CN1953336A CNA2006101412343A CN200610141234A CN1953336A CN 1953336 A CN1953336 A CN 1953336A CN A2006101412343 A CNA2006101412343 A CN A2006101412343A CN 200610141234 A CN200610141234 A CN 200610141234A CN 1953336 A CN1953336 A CN 1953336A
- Authority
- CN
- China
- Prior art keywords
- function
- node
- check
- exponential
- decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
- H03M13/1117—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using approximations for check node processing, e.g. an outgoing message is depending on the signs and the minimum over the magnitudes of all incoming messages according to the min-sum rule
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/19—Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
Abstract
提供了一种在低密度校验(LDPC)解码器中更新校验节点的方法,所述方法包括:将对数似然比(LLR)消息从变量节点发送到多个校验节点;对每一节点,将LLR消息分解为多个节点消息;和使用修改过的函数g(x)来更新每一校验节点,所述修改过的g(x)是包括基于节点消息的指数函数的和运算的函数g′(x)。
Description
技术领域
根据本发明的方法涉及在低密度奇偶校验(LDPC)解码器中更新校验节点,更具体地讲,涉及一种用于使校验节点更新法则近似于指数函数的和的方法。本发明的方法降低了校验节点更新处理的复杂性,并且其性能比得上数字通信系统中的信度传播(beliefpropagation,BP)算法,所述数字通信系统发送高速数据以使用BP算法在LDPC解码器中更新校验节点。
背景技术
通常,如图1A所示,低密度奇偶校验(LDPC)码由在每一行及每一列上具有非常少的“1”的奇偶校验矩阵定义,LDPC码可由“因子图”(factor graph)表示,其包括校验节点、变量节点及边。
LDPC码可使用信度传播(BP)算法被解码,所述BP算法使得对即使是非常长的码字也能实现精确完整的并行解码。因此,BP算法可具有高的处理速度。基于BP算法的LDPC解码器是基于通道输出的相似性的软判决解码器,BP算法比有界的距离解码器(bounded distance decoder)显示更高的性能。由于使用BP算法的LDPC是性能优良的解码器,所以具有大的块大小的LDPC码实际上是可实现的。因为具有大的块大小的LDPC码显示了接近香农极限的能力并且具有大的最小距离,所以很具优势。因此,出现在最小距离小的turbo码中的检测误差(detection error),极少出现在具有大的块大小的LDPC码中。
对于LDPC码,奇偶校验矩阵H提供了解码算法的结构。如图1A所示,当在矩阵H中有一个“1”时,在连接变量节点和校验节点的图中也恰恰有一条边。因此,可在边和矩阵H的非零项之间生成关联。这样的图,被称作“因子图”,它完整地描述了码的所有关系,并可通过使用BP算法而被用于解码。从包括变量节点的消息的输入开始,BP算法使用比特之间的奇偶校验关系以在变量节点和校验节点之间迭代地更新并传递消息。两个步骤,其中一个步骤是更新所有的校验节点,一个步骤是更新所有的变量节点,所述这两个步骤包括一次迭代。对于二进制通信系统,如等式1所示,使用对数似然比(log-likelihood ratio,LLR)来表示消息:
在这种情况下,因为使用仅具有和运算的算法来形成了变量节点更新法则,因而,这些值可被容易地实现。然而,所述校验节点更新法则包括双曲正切函数和很多乘法运算。因此,在校验节点更新法则中使用的BP算法是和-积算法,并且所述值不太容易被实现。
图1B描述更新从校验节点Ci到变量节点Vj的消息的处理LLR(λci→vj)。如果dc表示变量节点的数目,则使用连接到校验节点Ci的来自(dc-1)个变量节点V0、V1~Vdc-2、及Vdc-1(Vi除外)的消息,由在等式2中表示的法则来更新LLR(λci→vj)。
如图1B所示,必须更新关于从校验节点Ci到所述dc个变量节点V0、V1~Vdc-2、及Vdc-1的每一个的边的消息。从而,对每一个校验节点等式2被执行dc次,这就意味着对于一个校验节点需要执行dc×dc-1次运算。
或者,如图1C所示,对于每个校验节点,可通过将关于从校验节点Ci到dc个变量节点V0、V1~Vdc-2、和Vdc-1的每一个的边的消息分解为dc个消息来更新关于边的消息。通过执行等式3中所示的函数来更新消息。图1C中所示的方法比图1B的方法需要的运算少。
LLR(λcivj)=(-1)dc·L(fj-1+bj+1)
=(-1)dc·[sign[L(fj-1)·sign(L(bj+1)·min(|L(fj-1)|,|L(bj+1)|)
可用等式3的(A)和(B)中所示的Sign-Min函数和g(x)函数来表示图1C中所示的校验节点的每一边的消息的更新值。这里,函数g(x)可被表示为等式4:
g(x)=log(1+e-|x|) ...(4)
尽管使用等式3的图1C的校验节点更新方法比BP算法需要少量的运算,但是它还包括难于实现的函数g(x)。
因而,已经提出了几种易于实现函数g(x)的方法。所述Sign-Min方法假定g(x)=0并且仅采用两个输入值的符号和最小值以容易地计算等式3。标准化的BP(Normalize-BP)算法将g(x)设置成大于“1”的某一常数值来修正Sign-Min方法。然而,当与现有的BP算法相比时,这些方法的性能比较差。
量化方法、线性近似方法、及分段线性近似方法等是使g(x)近似于g′(x)以容易实现g(x)的方法的示例。所述分段线性近似方法比现有的方法具有较高的性能,从而,显示了与BP算法相似的性能。然而,分段线性近似方法在不同区间使用不同的函数并需要查找表。
发明内容
本发明的示例性实施例克服了上述缺点以及上面没有提到的其他缺点。另外,本发明并不需要克服上述缺点,并且本发明的示例性实施例也可不克服上述的任何问题。本发明提供了一种用于使校验节点更新法则近似于指数函数的和以降低更新运算的复杂度的方法。本发明的另一目的在于:使所述更新运算在性能上能比得上数字通信系统中的信度传播(BP)算法,所述数字通信系统发送高速数据以使用BP算法在低密度奇偶校验(LDPC)解码器中更新校验节点。
根据本发明的一方面,用于在LDPC解码器中更新校验节点的方法包括:将LLR(对数似然比)消息从变量节点发送到多个校验节点;对每一校验节点将LLR消息分解为多个节点消息;和使用包括函数g′(x)的函数更新每一校验节点,所述函数g′(x)是基于节点消息的近似指数函数。
优选而非必要地,函数g′(x)可包括三个指数项的和,即:第一、第二和第三指数项,并且函数g’(x)可被表示为
其中,e-|x|是第一指数项,
是第二指数项,2-α是第三指数项。第二和第三指数项是可选的。
如果使用了第三指数项,可基于性能来选择α。上面给出的指数函数也可以以底数为2的指数函数来表示。
该底数为2的指数函数可被表示为:g′(x)=2-(|x|log2e)-2-(2|x|lg2e+1)+2-α,该函数包括第一、第二和第三项。然而,根据本发明的实施例可仅包括第一项,第二和第三项中的每一个都是可选的。
附图说明
通过结合附图,对本发明的一些示例性实施例的描述,本发明的上述和其他方面和优点将会更清楚,其中:
图1A是表示奇偶校验矩阵的结构及其相应的因子图的示图;
图1B是表示在BP算法中更新从校验节点到变量节点的消息的处理的示图;
图1C是表示在BP算法中通过将边消息分解为多个节点消息来从校验节点到变量节点的更新处理的示图;
图2是根据本发明实施例的低密度奇偶校验(LDPC)解码器的框图;
图3是表示对被应用到更新校验节点的各种g′(x)函数执行的实验的结果的曲线图,其中所述各种函数包括根据本发明的实施例;
图4是表示按几种不同的校验节点更新法则发生的误帧率(FER)的曲线图,所述的法则中包括根据本发明的实施例;
图5是表示按几种不同的校验节点更新法则发生的误码率(BER)的曲线图,所述的法则中包括根据本发明的实施例。
具体实施方式
现在将对本发明示例性实施例进行详细描述,本发明的示例表示在附图中,其中,相同的标号始终指相同的部件。下面将参照附图对本发明示例性实施例进行描述以解释本发明。
提供比如详细的构造和部件等的在描述中定义的内容以有助于对本发明的全面理解。从而,本领域的技术人员应该理解,不用定义的这些内容也可实现本发明。由于已知功能或者构造将会以不必要的详细来使本发明不清楚,所以将不对它们进行详细描述。
图2是根据本发明示例性实施例的低密度奇偶校验(LDPC)解码器的框图。
如图2所示,LDPC解码器200包括校验节点(C)到变量节点(V)的边消息存储器210、变量节点处理器220、输出缓冲器230、解码器控制模块240、校验节点处理器250和V到C的边消息存储器260。
LDPC解码器200通过每一边接收的代码语言(code language)的每一比特为“0”或“1”的概率。关于由LDPC解码器200计算的概率信息被称作消息。可通过在奇偶校验矩阵中定义的每一奇偶性来检验消息的质量。
这里,C到V的边消息存储器210存储从校验节点通过边发送到变量节点的消息。V到C的边消息存储器260存储从变量节点通过边发送到校验节点的消息。
变量节点接收输入的编码的符号的LLR值,变量节点处理器220根据变量节点更新法则更新通过变量节点接收的LLR值,并将更新的LLR值发送到校验节点。校验节点处理器250通过图1C和修改的等式3所示的方法更新来自变量节点的LLR值,在所述等式3中,函数g(x)用包括指数函数的和运算的函数g′(x)来替代。然后校验节点处理器250将运算结果发送到变量节点。
输出缓冲器230临时存储变量节点的编码的符号。
解码器控制模块240控制包括变量节点处理器220和校验节点处理器250的处理器来重复地更新消息。
根据泰勒定理,可用等式5中所示的指数函数来代替等式4的log函数g(x),从而获得用于更新校验节点的函数。优选地而非必要的,然后通过用2-α代替指数序列中的第三及更高项就可以推导出等式5的近似值。近似函数g′(x)在等式6中表示。如上所述,等式6也可由等式7中所示的底数为2的指数函数来表示。等式6和等式7中的指数α可用“4|x|+2”来替代,从而提供了可比得上原始的BP算法的性能。通常可仅用移位寄存器来实现等式7。尽管必须使用函数g′(x)中的第一指数项,但是第二和第三指数项是可选的,如果必要的话则可使用。因而,通过使等式3中所示的函数g(x)近似于指数函数来获得用于更新校验节点的本发明的函数,并且所述本发明的函数如等式6和等式7所示仅包括指数函数的和。
g′(x)=2-(|x|log2e)-2-(2|x|log2e+1)+2-α ...(7)
图3是表示对各种被应用到更新校验节点的近似函数g′(x)执行实验的结果的曲线图,并且图3包括本发明示例性实施例。图3提供了在根据本发明示例性实施例的近似指数函数和原始函数g(x)之间的曲线比较。所述近似函数包括使用第一项的函数、使用第一和第二项的函数、以及使用第一、第二和第三项的函数。
图4是表示按几个不同校验节点更新法则而发生的误帧率(FER)的曲线图,并且图4包括本发明示例性实施例;图5是表示按几个不同校验节点更新法则而发生的误码率(BER)的曲线图,并且图5包括本发明的实施例。
使用规范“11-04-0889-05-000n-tgnsync-proposal-technical-specification.doc”可获得图4和图5中所示的实验的结果,所述规范被TGn Sync、IEEE 802.11n技术组所采用。在推导如图4和图5中所示的曲线图时使用码率2/1、码字大小1728、块大小72、加性高斯白噪声(AWGN)及二进制相移键控(BPSK)。图4显示BP的FER、分段线性近似、使用到更新函数的第一项、第二项和第三项的本发明的指数近似、标准化的BP(Normalized BP)和UMP-BP。使用更新函数的第一项、第二项和第三项的指数近似的示例性实施例的FER的结果几乎与BP算法的性能结果值相等。同样,使用更新函数的第一、第二和第三项的指数近似的示例性实施例的BER结果也几乎与BP算法的性能结果相同。
如上所述,根据本发明,用于更新校验节点的法则可包括指数函数的和,从而,可使用加法器和移位寄存器容易地实现。另外,一个等式可被用于所有的区间。因此,不额外需要查找表。另外,与使用现有的BP算法的情况下相比几乎没有降低性能。
上述示例性实施例和优点只是示例性的,不应该被理解为限制本发明。本教导可被容易地应用到其他类型的设备。另外,对本发明示例性实施例的描述意在解释,并不用于限制权利要求的范围,并且本领域的技术人员可进行各种替换、修改和改变。
Claims (12)
1、一种在低密度校验解码器中更新校验节点的方法,所述方法包括:
将对数似然比消息从变量节点发送到多个校验节点;
对每一校验节点,将对数似然比消息分解为多个节点消息;和
使用包括函数g′(x)的函数更新每一校验节点,所述函数g′(x)是基于节点消息的近似指数函数。
2、如权利要求1所述的方法,其中,函数g′(x)包括第一指数项。
3、如权利要求1所述的方法,其中,函数g′(x)包括第一指数项和第二指数项的和。
4、如权利要求1所述的方法,其中,函数g′(x)包括第一指数项、第二指数项和第三指数项的和。
5、如权利要求2所述的方法,其中,函数g′(x)被表示为:
g′(x)=e-|x|。
6、如权利要求3所述的方法,其中,函数g′(x)被表示为:
7、如权利要求4所述的方法,其中,函数g′(x)被表示为:
8、如权利要求7所述的方法,其中,基于信度传播算法的性能来选择α。
9、如权利要求1所述的方法,其中,所述近似指数函数包括底数为2的指数函数。
10、如权利要求9所述的方法,其中,底数为2的指数函数由下面所表示的等式表示:
g′(x)=2-(|x|log2e)-2-(2|x|log2e+1)+2-α。
11、如权利要求7所述的方法,其中α是4|x|+2。
12、如权利要求10所述的方法,其中α是4|x|+2。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050094585 | 2005-10-07 | ||
KR1020050094585A KR100804793B1 (ko) | 2005-10-07 | 2005-10-07 | 저밀도 패러티 검사 복호기에서의 검사 노드 갱신 방법 |
KR10-2005-0094585 | 2005-10-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1953336A true CN1953336A (zh) | 2007-04-25 |
CN1953336B CN1953336B (zh) | 2011-12-28 |
Family
ID=37807904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2006101412343A Active CN1953336B (zh) | 2005-10-07 | 2006-09-29 | 在低密度奇偶校验解码器中更新校验节点的方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7930620B2 (zh) |
EP (1) | EP1777827A1 (zh) |
JP (1) | JP4651600B2 (zh) |
KR (1) | KR100804793B1 (zh) |
CN (1) | CN1953336B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103338047A (zh) * | 2008-10-10 | 2013-10-02 | 松下电器产业株式会社 | 解码器、接收装置、解码方法和接收方法 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7900126B2 (en) * | 2006-09-28 | 2011-03-01 | Via Telecom, Inc. | Systems and methods for reduced complexity LDPC decoding |
US8001452B2 (en) * | 2006-11-17 | 2011-08-16 | Agere Systems Inc. | Methods and apparatus for soft decision decoding using reliability values based on a log base two function |
KR20080100750A (ko) * | 2007-05-14 | 2008-11-19 | 삼성전자주식회사 | 데이터 읽기 장치 및 그 방법 |
TW200901637A (en) * | 2007-06-27 | 2009-01-01 | Univ Nat Central | Fast decoding method for low density parity check code (LDPC) |
US8495450B2 (en) * | 2009-08-24 | 2013-07-23 | Samsung Electronics Co., Ltd. | System and method for structured LDPC code family with fixed code length and no puncturing |
JP5493602B2 (ja) * | 2009-08-31 | 2014-05-14 | 富士通株式会社 | 復号化装置及び復号化方法 |
US8560911B2 (en) * | 2009-09-14 | 2013-10-15 | Samsung Electronics Co., Ltd. | System and method for structured LDPC code family |
US8971261B2 (en) | 2010-06-02 | 2015-03-03 | Samsung Electronics Co., Ltd. | Method and system for transmitting channel state information in wireless communication systems |
US8732565B2 (en) | 2010-06-14 | 2014-05-20 | Samsung Electronics Co., Ltd. | Method and apparatus for parallel processing in a gigabit LDPC decoder |
US9634693B2 (en) | 2010-08-12 | 2017-04-25 | Samsung Electronics Co., Ltd | Apparatus and method for decoding LDPC codes in a communications system |
US9048867B2 (en) * | 2013-05-21 | 2015-06-02 | Lsi Corporation | Shift register-based layered low density parity check decoder |
KR102180476B1 (ko) | 2013-12-17 | 2020-11-18 | 삼성전자주식회사 | 촬상 렌즈 시스템 및 이를 채용한 촬상 장치 |
JP2016144052A (ja) * | 2015-02-02 | 2016-08-08 | 株式会社東芝 | 復号装置および復号方法 |
US9564921B1 (en) * | 2015-02-04 | 2017-02-07 | Microsemi Storage Solutions (U.S.), Inc. | Method and system for forward error correction decoding based on a revised error channel estimate |
CN110474647B (zh) * | 2019-07-03 | 2023-05-23 | 深圳市通创通信有限公司 | 有限域构造的ldpc码的译码方法、装置、译码器及存储介质 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7107511B2 (en) * | 2002-08-15 | 2006-09-12 | Broadcom Corporation | Low density parity check (LDPC) code decoder using min*, min**, max* or max** and their respective inverses |
KR20030016720A (ko) * | 2001-08-21 | 2003-03-03 | 한국전자통신연구원 | 신호대 잡음비 추정에 의한 엘디피씨 복호화 장치의 최대반복 복호수 적응 설정 장치 및 그 방법과, 이 장치를포함하는 엘디피씨 복호화 장치 및 그 방법 |
JP3808769B2 (ja) | 2001-12-27 | 2006-08-16 | 三菱電機株式会社 | Ldpc符号用検査行列生成方法 |
KR100891782B1 (ko) * | 2002-06-11 | 2009-04-07 | 삼성전자주식회사 | 고속 데이터 전송 시스템에서 순방향 오류 정정 장치 및방법 |
US7219288B2 (en) * | 2002-11-27 | 2007-05-15 | Koninklijke Philips Electronics N.V. | Running minimum message passing LDPC decoding |
KR100502608B1 (ko) * | 2002-12-24 | 2005-07-20 | 한국전자통신연구원 | 계산이 간단한 저밀도 패리티 검사 부호를 위한 메시지 전달 복호기 |
KR100511552B1 (ko) * | 2003-04-04 | 2005-08-31 | 한국전자통신연구원 | 이동통신에서 ldpc부호의 복호 복잡도 감소 방법. |
KR20040101743A (ko) * | 2003-05-26 | 2004-12-03 | 삼성전자주식회사 | 통신 시스템에서 저밀도 패리티 검사 코드의 복호 장치 및방법 |
US7159170B2 (en) * | 2003-06-13 | 2007-01-02 | Broadcom Corporation | LDPC (low density parity check) coded modulation symbol decoding |
EP1503503A1 (en) | 2003-07-29 | 2005-02-02 | Broadcom Corporation | LDPC (low density parity check) coded modulation hybrid decoding |
KR100632268B1 (ko) * | 2003-12-24 | 2006-10-11 | 한국전자통신연구원 | Ldpc 부호 부호화 및 복호화 방법, 및 ldpc패러티 검사 행렬 형성 방법. |
JP4296949B2 (ja) * | 2004-02-03 | 2009-07-15 | ソニー株式会社 | 復号装置及び方法、並びに情報処理装置及び方法 |
WO2005112272A1 (en) * | 2004-05-14 | 2005-11-24 | University Of Alberta | Method and apparatus for digit-serial communications for iterative digital processing algorithms |
KR100924189B1 (ko) * | 2004-12-02 | 2009-10-29 | 미쓰비시덴키 가부시키가이샤 | 복호 장치 및 통신 장치 |
US7475103B2 (en) * | 2005-03-17 | 2009-01-06 | Qualcomm Incorporated | Efficient check node message transform approximation for LDPC decoder |
-
2005
- 2005-10-07 KR KR1020050094585A patent/KR100804793B1/ko active IP Right Grant
-
2006
- 2006-09-19 EP EP06120895A patent/EP1777827A1/en not_active Ceased
- 2006-09-29 CN CN2006101412343A patent/CN1953336B/zh active Active
- 2006-10-04 US US11/542,110 patent/US7930620B2/en active Active
- 2006-10-05 JP JP2006273899A patent/JP4651600B2/ja active Active
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103338047A (zh) * | 2008-10-10 | 2013-10-02 | 松下电器产业株式会社 | 解码器、接收装置、解码方法和接收方法 |
CN103338047B (zh) * | 2008-10-10 | 2016-12-28 | 松下电器(美国)知识产权公司 | 解码器、接收装置、解码方法和接收方法 |
US9787325B2 (en) | 2008-10-10 | 2017-10-10 | Panasonic Intellectual Property Corporation Of America | Encoder and coding method |
US10224963B2 (en) | 2008-10-10 | 2019-03-05 | Panasonic Intellectual Property Corporation Of America | Transmission apparatus, transmission method, reception apparatus, and reception method |
US10819370B2 (en) | 2008-10-10 | 2020-10-27 | Panasonic Intellectual Property Corporation Of America | Transmission apparatus, transmission method, reception apparatus and reception method |
US11043971B2 (en) | 2008-10-10 | 2021-06-22 | Panasonic Intellectual Property Corporation Of America | Integrated circuit for transmission apparatus |
US11539378B2 (en) | 2008-10-10 | 2022-12-27 | Panasonic Intellectual Property Corporation Of America | Integrated circuit for reception apparatus |
US11848683B2 (en) | 2008-10-10 | 2023-12-19 | Panasonic Intellectual Property Corporation Of America | Transmission apparatus |
Also Published As
Publication number | Publication date |
---|---|
KR20070039353A (ko) | 2007-04-11 |
US20070094568A1 (en) | 2007-04-26 |
KR100804793B1 (ko) | 2008-02-20 |
CN1953336B (zh) | 2011-12-28 |
US7930620B2 (en) | 2011-04-19 |
JP2007104685A (ja) | 2007-04-19 |
JP4651600B2 (ja) | 2011-03-16 |
EP1777827A1 (en) | 2007-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1953336B (zh) | 在低密度奇偶校验解码器中更新校验节点的方法 | |
Lian et al. | Learned belief-propagation decoding with simple scaling and SNR adaptation | |
CN102412847B (zh) | 用联合节点处理来解码低密度奇偶校验码的方法和设备 | |
Voicila et al. | Low-complexity decoding for non-binary LDPC codes in high order fields | |
US7137060B2 (en) | Forward error correction apparatus and method in a high-speed data transmission system | |
KR100958234B1 (ko) | 패리티 검사 디코더들에서 사용하기 위한 노드 처리기들 | |
US7395487B2 (en) | Common circuitry supporting both bit node and check node processing in LDPC (Low Density Parity Check) decoder | |
US7752523B1 (en) | Reduced-complexity decoding of parity check codes | |
US8196025B2 (en) | Turbo LDPC decoding | |
US7587659B2 (en) | Efficient front end memory arrangement to support parallel bit node and check node processing in LDPC (Low Density Parity Check) decoders | |
EP1881610A1 (en) | Encoder and decoder by ldpc encoding | |
US11177834B2 (en) | Communication method and apparatus using polar codes | |
CN105052066A (zh) | 用于多阶段软输入解码的系统和方法 | |
KR20040101743A (ko) | 통신 시스템에서 저밀도 패리티 검사 코드의 복호 장치 및방법 | |
EP3242405A1 (en) | Non-binary check node processing with pre-sorted input | |
JP2009005343A (ja) | 通信路を介して受信されるシンボルの系列を誤り訂正符号の符号語に復号する方法およびシステム | |
US8543889B2 (en) | Method of list decoding and relative decoder for LDPC codes | |
CN101136639B (zh) | 用于降低复杂性的低密度奇偶校验解码的系统和方法 | |
CN1822509B (zh) | 低密度奇偶校验解码器及其解码方法 | |
CN111034055A (zh) | 在非二进制ldpc解码器中简化的校验节点处理 | |
Sarkis et al. | Reduced-latency stochastic decoding of LDPC codes over GF (q) | |
CN112889221A (zh) | 用于非二进制码的消息传递解码的校验节点处理单元中的偏移值确定 | |
Neu | Quantized polar code decoders: Analysis and design | |
Islam | LDPC Codes Incorporating Source, Noise, and Channel Memory | |
CN112470405A (zh) | 非二进制码的消息传递解码的可变节点处理方法和设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |