JP4296949B2 - 復号装置及び方法、並びに情報処理装置及び方法 - Google Patents
復号装置及び方法、並びに情報処理装置及び方法 Download PDFInfo
- Publication number
- JP4296949B2 JP4296949B2 JP2004027075A JP2004027075A JP4296949B2 JP 4296949 B2 JP4296949 B2 JP 4296949B2 JP 2004027075 A JP2004027075 A JP 2004027075A JP 2004027075 A JP2004027075 A JP 2004027075A JP 4296949 B2 JP4296949 B2 JP 4296949B2
- Authority
- JP
- Japan
- Prior art keywords
- message
- value
- check
- node
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
- H03M13/1125—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using different domains for check node and bit node processing, wherein the different domains include probabilities, likelihood ratios, likelihood differences, log-likelihood ratios or log-likelihood difference pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Description
各ビットノードYnから出るすべてのエッジについて、ビットノードYnからチェックノードXmに伝搬されるメッセージq0 m,n,q1 m,nを事前確率p0 n,p1 nに初期化する。ここでpx nとはビットnが“x”である事前確率を表すものとする。
各チェックノードXmから出るすべてのエッジについて、チェックノードXmからビットノードYnに伝搬されるメッセージr0 m,n,r1 m,nを次式に従って求める。
必要に応じて各ビットの事後確率q0 n、q1 nを、次式により求める。
1)繰り返しが予め定めた回数に達した時点で終了
2)予め定めた繰り返し回数に達していない場合でも硬判定結果がパリティチェックを満たせば終了
等が一般的である。ここで、パリティチェックは、下記式(5)のように示される。
各ビットノードYnから出るすべてのエッジについて、エッジを伝搬するメッセージQm,nを各ビットの事前対数尤度比Pnで初期化する。ここで、エッジを伝搬するメッセージQm,n及び各ビットの事前対数尤度比Pnは、夫々下記式(6−1)及び(6−2)のように定義される。
各チェックノードXmから出るすべてのエッジについて、エッジを伝搬するメッセージRm,nを下記式(7−1)により計算する。ここで、Am、Bm、及びメッセージRm,nは下記(7−2)乃至(7−4)のように定義され、関数f、関数g、αm,n、及びβm,nは下記(7−5)乃至(7−8)で示される。
各ビットの下記式(8)に定義される事後対数尤度比Qnを、下記式(9)により求める。
図1は、7行21列のパリティ検査行列を示す図である。図1に示すパリティ検査行列は、階数が6、これによって定まる符号は符号長N=21、次元K=15の線形符号となる。この行列において各行における非零、即ち1の要素数Wrは全て6で一定であり、各列における非零、即ち1の要素数Wcは全て2で一定であるregular LDPC符号である。
ここでは先ず、本発明の理解を容易とするため、エッジで接続されたチェックノードXmとビットノードYnとのノード間にメッセージを伝搬させる通常のメッセージパッシングアルゴリズムによるLDPC符号の符号検出方法について説明する。メッセージパッシングアルゴリズムによるLDPC符号の符号検出は、次のような手順を繰り返すことで実現される。
各ビットノードYnから出るすべてのエッジについて、ビットノードYnからチェックノードXmに伝搬されるメッセージq0 m,n,q1 m,nを事前確率p0 n,p1 nに初期化する。ここでpx nとはビットnが“x”である事前確率を表すものとする。
各チェックノードXmから出るすべてのエッジについて、チェックノードXmからビットノードYnに伝搬されるメッセージr0 m,n,r1 m,nを次式に従って求める。
必要に応じて各ビットの事後確率q0 n、q1 nを、次式により求める。
1)繰り返しが予め定めた回数に達した時点で終了
2)予め定めた繰り返し回数に達していない場合でも硬判定結果がパリティチェックを満たせば終了
等が一般的である。ここで、パリティチェックは、下記式(5)のように示される。
各ビットノードYnから出るすべてのエッジについて、エッジを伝搬するメッセージQm,nを各ビットの事前対数尤度比Pnで初期化する。ここで、エッジを伝搬するメッセージQm,n及び各ビットの事前対数尤度比Pnは、夫々下記式(6−1)及び(6−2)のように定義される。
各チェックノードXmから出るすべてのエッジについて、エッジを伝搬するメッセージRm,nを下記式(7−1)により計算する。ここで、Am、Bm、及びメッセージRm,nは下記式(7−2)乃至(7−4)のように定義され、関数f、関数g、αm,n、及びβm,nは下記(7−5)乃至(7−8)で示される。
各ビットの下記式(8)に定義される事後対数尤度比Qnを、下記式(9)により求める。
次に、本発明の実施の形態について詳細に説明する。先ず、以上のような手順1及び手順2の演算を繰り返し行ってLDCP符号を復号する復号装置の一具体例について説明する。図5は、本実施の形態における復号装置を示すブロック図である。
Claims (24)
- 低密度パリティ検査行列に対応した複数のチェックノード及び複数の変数ノードの間でメッセージを伝搬させるメッセージパッシングアルゴリズムを用いて低密度パリティ検査符号を復号する復号装置において、
上記メッセージを、2の冪乗である実数aを底とした対数尤度比とし、
変数ノードからチェックノードへ渡される第1のメッセージを受け取り、チェックノードから変数ノードへ渡す第2のメッセージを算出するチェックノード処理演算器と、
上記チェックノード処理演算器により算出された上記第2のメッセージを受け取り上記第1のメッセージを算出する変数ノード処理演算器とを有し、
上記チェックノード処理演算器は、上記第1のメッセージの絶対値xを変換し、2の冪乗の値として出力する第1の変換回路を有する
ことを特徴とする復号装置。 - 上記第1の変換回路は、関数F(x)=2Ca−x(Cは任意の定数)により上記第1のメッセージの絶対値xを変換する
ことを特徴とする請求項1記載の復号装置。 - 上記チェックノード処理演算器は、一の変数ノードを除く全変数ノードからの上記第1のメッセージの絶対値xを上記第1の変換回路により変換した値の総和を入力yとし、当該入力yを2の冪乗を境界値として規定した区間に区分し、該区間内の数値を整数に変換する第2の変換回路を有する
ことを特徴とする請求項1記載の復号装置。 - 上記チェックノード処理演算器は、一の変数ノードを除く全変数ノードからの上記第1のメッセージの絶対値xを上記第1の変換回路により変換した値の総和を入力yとし、当該入力yを2の冪乗を境界値として規定した区間に区分し、該区間内の数値を上記関数F(x)の逆関数G(y)により整数に変換する第2の変換回路を有する
ことを特徴とする請求項2記載の復号装置。 - 上記第1のメッセージの絶対値xは、0を含み一定の間隔を有する離散値から該間隔の1/2だけオフセットした値のいずれかである
ことを特徴とする請求項1記載の復号装置。 - 入力となる上記メッセージの事前確率は、0を含み一定の間隔を有する離散値から該間隔の1/2だけオフセットした値のいずれかである
ことを特徴とする請求項1記載の復号装置。 - 変数ノードnからチェックノードmへ渡されるメッセージが0及び1である確率をそれぞれq0 m,n、q1 m,nとし、チェックノードmから変数ノードnへ渡されるメッセージが0及び1である確率をそれぞれr0 m,n、r1 m,nとしたとき、
上記第1のメッセージQm,n及び第2のメッセージRm,nは上記確率q0 m,n、q1 m,n及び上記確率r0 m,n、r1 m,nを、底が実数aの対数尤度比で表現したものであって、
上記関数F(x)は、上記第1のメッセージQm,nの絶対値x(=|loga(q0 m,n/q1 m,n)|)をf(x)(=−Cln|q0 m,n−q1 m,n|)の近似値に変換するものである
ことを特徴とする請求項2記載の復号装置。 - 上記チェックノード処理演算器は、一の変数ノードを除く全変数ノードからの上記第1のメッセージを上記第1の変換回路により変換した総和を入力yとし、当該入力yを2の冪乗を境界値として規定した区間に区分し、該区間内の数値を上記関数F(x)の逆関数G(y)により整数に変換する第2の変換回路を有し、
上記逆関数G(y)は、上記区間内の数値を、y(=−Cln|r0 m,n−r1 m,n|)からg(y)(=|loga(r0 m,n/r1 m,n)|)の近似値に変換するものである
ことを特徴とする請求項7記載の復号装置。 - 上記第1の変換回路は、上記第1のメッセージの絶対値xに基づき上記2の冪乗の値を出力する出力部を有する
ことを特徴とする請求項1記載の復号装置。 - 上記第1の変換回路は、実数a=2N(Nは正の整数)としたとき、上記2の冪乗の値の仮数部を1、上記2の冪乗の値の指数部を上記第1のメッセージの絶対値xの整数部分×N×(−1)として出力する出力部を有する
ことを特徴とする請求項1記載の復号装置。 - 上記第2の変換回路は、上記入力yが属する区間を判定する判定部と、該判定結果に基づき整数を出力する出力部とを有する
ことを特徴とする請求項3記載の復号装置。 - 上記第2の変換回路は、実数a=2N(Nは正の整数)としたとき、上記入力yの指数部分を取り出す指数部分取出部と、該取り出した指数部分をNで除した値を超えない最大の整数の絶対値を出力する出力部とを有する
ことを特徴とする請求項3記載の復号装置。 - 上記変数ノード処理演算器により算出された上記第2のメッセージから事後確率を算出し、該事後確率の硬判定復号結果を符号検出結果として出力する復号手段を有する
ことを特徴とする請求項1記載の復号装置。 - 低密度パリティ検査行列に対応した複数のチェックノード及び複数の変数ノードの間でメッセージを伝搬させるメッセージパッシングアルゴリズムを用いて低密度パリティ検査符号を復号する復号方法において、
上記メッセージを、2の冪乗である実数aを底とした対数尤度比とし、
変数ノードからチェックノードへ渡される第1のメッセージを受け取り、チェックノードから変数ノードへ渡す第2のメッセージを算出するチェックノード処理演算工程と、
上記チェックノード処理演算工程にて算出された上記第2のメッセージを受け取り上記第1のメッセージを算出する変数ノード処理演算工程とを有し、
上記チェックノード処理演算工程は、上記第1のメッセージの絶対値xを変換して2の冪乗の値として出力する第1の変換工程を有する
ことを特徴とする復号方法。 - 上記第1の変換工程では、関数F(x)=2Ca−x(Cは任意の定数)により上記第1のメッセージの絶対値xを変換する
ことを特徴とする請求項14記載の復号方法。 - 上記チェックノード処理演算工程は、一の変数ノードを除く全変数ノードからの上記第1のメッセージの絶対値xを上記第1の変換工程にて変換した値の総和を入力yとし、当該入力yを2の冪乗を境界値として規定した区間に区分し、該区間内の数値を整数に変換する第2の変換工程を有する
ことを特徴とする請求項15記載の復号方法。 - 上記チェックノード処理演算工程は、一の変数ノードを除く全変数ノードからの上記第1のメッセージの絶対値xを上記第1の変換工程にて変換した値の総和を入力yとし、当該入力yを2の冪乗を境界値として規定した区間に区分し、該区間内の数値を上記関数F(x)の逆関数G(y)により整数に変換する第2の変換工程を有する
ことを特徴とする請求項15記載の復号方法。 - 上記第1のメッセージの絶対値xは、整数値から0.5オフセットした値である
ことを特徴とする請求項17記載の復号方法。 - 低密度パリティ検査行列に対応した複数のチェックノード及び複数の変数ノードの間でメッセージを伝搬させるメッセージパッシングアルゴリズムを用いて低密度パリティ検査符号を復号する復号装置において、
上記メッセージを、2の冪乗である実数aを底とした対数尤度比とし、
変数ノードからチェックノードへ渡される第1のメッセージを受け取り、チェックノードから変数ノードへ渡す第2のメッセージを算出するチェックノード処理演算器と、
上記チェックノード処理演算器により算出された上記第2のメッセージを受け取り上記第1のメッセージを算出する変数ノード処理演算器とを有し、
上記チェックノード処理演算器は、上記第1のメッセージの絶対値xを変換して出力する第1の変換回路と、一の変数ノードを除く全変数ノードからの上記第1のメッセージの絶対値xを該第1の変換回路により変換した総和を入力yとし、当該入力yを2の冪乗を境界値として規定した区間に区分し、該区間内の数値を整数に変換する第2の変換回路とを有する
ことを特徴とする復号装置。 - 低密度パリティ検査行列に対応した複数のチェックノード及び複数の変数ノードの間でメッセージを伝搬させるメッセージパッシングアルゴリズムを用いて低密度パリティ検査符号を復号する復号方法において、
上記メッセージを、2の冪乗である実数aを底とした対数尤度比とし、
変数ノードからチェックノードへ渡される第1のメッセージを受け取り、チェックノードから変数ノードへ渡す第2のメッセージを算出するチェックノード処理演算工程と、
上記チェックノード処理演算工程にて算出された上記第2のメッセージを受け取り上記第1のメッセージを算出する変数ノード処理演算工程とを有し、
上記チェックノード処理演算工程は、変数ノードからの第1のメッセージの絶対値xを変換して出力する第1の変換工程と、一の変数ノードを除く全変数ノードからの第1のメッセージの絶対値xを該第1の変換工程にて変換した総和を入力yとし、当該入力yを2の冪乗を境界値として規定した区間に区分し、該区間内の数値を整数に変換する第2の変換工程とを有する
ことを特徴とする復号方法。 - 低密度パリティ検査符号に符号化され記録されたデータを再生する情報処理装置において、
低密度パリティ検査符号に符号化して記録されたデータを読み出し、低密度パリティ検査行列に対応した複数のチェックノード及び複数の変数ノードの間でメッセージを伝搬させるメッセージパッシングアルゴリズムを用いて上記データを復号して再生する再生手段を有し、
上記再生手段は、
上記メッセージを、2の冪乗である実数aを底とした対数尤度比とし、
変数ノードからチェックノードへ渡される第1のメッセージを受け取り、チェックノードから変数ノードへ渡す第2のメッセージを算出するチェックノード処理演算器と、
上記チェックノード処理演算器により算出された上記第2のメッセージを受け取り上記第1のメッセージを算出する変数ノード処理演算器とを有し、
上記チェックノード処理演算器は、変数ノードからの第1のメッセージの絶対値xを変換して2の冪乗の値として出力する第1の変換回路を有する
ことを特徴とする情報処理装置。 - 上記低密度パリティ検査符号に符号化する符号化手段と、
上記低密度パリティ検査符号に符号化されたデータを記録する記録手段とを有する
ことを特徴とする請求項21記載の情報処理装置。 - 低密度パリティ検査符号に符号化され記録されたデータを再生する情報処理方法において、
低密度パリティ検査符号に符号化して記録されたデータを読み出し、低密度パリティ検査行列に対応した複数のチェックノード及び複数の変数ノードの間でメッセージを伝搬させるメッセージパッシングアルゴリズムを用いて上記データを復号して再生する再生工程を有し、
上記再生工程は、
上記メッセージを、2の冪乗である実数aを底とした対数尤度比とし、
変数ノードからチェックノードへ渡される第1のメッセージを受け取り、チェックノードから変数ノードへ渡す第2のメッセージを算出するチェックノード処理演算工程と、
上記チェックノード処理演算工程にて算出された上記第2のメッセージを受け取り上記第1のメッセージを算出する変数ノード処理演算工程とを有し、
上記チェックノード処理演算工程は、変数ノードからの第1のメッセージの絶対値xを変換して2の冪乗の値として出力する第1の変換工程を有する
ことを特徴とする情報処理方法。 - 上記低密度パリティ検査符号に符号化する符号化工程と、
上記低密度パリティ検査符号に符号化されたデータを記録する記録工程とを有する
ことを特徴とする請求項23記載の情報処理方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004027075A JP4296949B2 (ja) | 2004-02-03 | 2004-02-03 | 復号装置及び方法、並びに情報処理装置及び方法 |
US11/048,594 US7676734B2 (en) | 2004-02-03 | 2005-01-31 | Decoding apparatus and method and information processing apparatus and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004027075A JP4296949B2 (ja) | 2004-02-03 | 2004-02-03 | 復号装置及び方法、並びに情報処理装置及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005223440A JP2005223440A (ja) | 2005-08-18 |
JP4296949B2 true JP4296949B2 (ja) | 2009-07-15 |
Family
ID=34917863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004027075A Expired - Fee Related JP4296949B2 (ja) | 2004-02-03 | 2004-02-03 | 復号装置及び方法、並びに情報処理装置及び方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7676734B2 (ja) |
JP (1) | JP4296949B2 (ja) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7760880B2 (en) * | 2004-10-13 | 2010-07-20 | Viasat, Inc. | Decoder architecture system and method |
JP4293172B2 (ja) | 2005-09-13 | 2009-07-08 | ソニー株式会社 | 復号装置および復号方法 |
KR100804793B1 (ko) * | 2005-10-07 | 2008-02-20 | 삼성전자주식회사 | 저밀도 패러티 검사 복호기에서의 검사 노드 갱신 방법 |
US7757149B2 (en) * | 2005-10-12 | 2010-07-13 | Weizhuang Xin | Broadcast message passing decoding of low density parity check codes |
US20080017360A1 (en) * | 2006-07-20 | 2008-01-24 | International Business Machines Corporation | Heat exchanger with angled secondary fins extending from primary fins |
FR2904499B1 (fr) * | 2006-07-27 | 2009-01-09 | Commissariat Energie Atomique | Procede de decodage a passage de messages avec ordonnancement selon une fiabilite de voisinage. |
US7647548B2 (en) | 2006-07-31 | 2010-01-12 | Agere Systems Inc. | Methods and apparatus for low-density parity check decoding using hardware-sharing and serial sum-product architecture |
US8675771B2 (en) * | 2006-09-29 | 2014-03-18 | Nec Corporation | Log likelihood ratio arithmetic circuit, transmission apparatus, log likelihood ratio arithmetic method, and program |
US8001452B2 (en) * | 2006-11-17 | 2011-08-16 | Agere Systems Inc. | Methods and apparatus for soft decision decoding using reliability values based on a log base two function |
JP4743156B2 (ja) * | 2007-04-27 | 2011-08-10 | ソニー株式会社 | 復号装置 |
WO2009075143A1 (ja) | 2007-12-13 | 2009-06-18 | Nec Corporation | 復号装置、データ蓄積装置、データ通信システム、および復号方法 |
JP4572937B2 (ja) * | 2008-01-23 | 2010-11-04 | ソニー株式会社 | 復号装置および方法、プログラム、並びに記録媒体 |
US8190962B1 (en) | 2008-12-30 | 2012-05-29 | Qualcomm Atheros, Inc. | System and method for dynamic maximal iteration |
US8286048B1 (en) | 2008-12-30 | 2012-10-09 | Qualcomm Atheros, Inc. | Dynamically scaled LLR for an LDPC decoder |
US8675693B2 (en) * | 2009-04-27 | 2014-03-18 | Qualcomm Incorporated | Iterative decoding with configurable number of iterations |
US9141466B2 (en) * | 2009-12-31 | 2015-09-22 | Intel Corporation | Correcting double-bit burst errors using a low density parity check technique |
US8418019B2 (en) * | 2010-04-19 | 2013-04-09 | Lsi Corporation | Systems and methods for dynamic scaling in a data decoding system |
JP5790029B2 (ja) * | 2011-03-01 | 2015-10-07 | ソニー株式会社 | 復号装置、復号方法、およびプログラム |
US9213742B2 (en) * | 2011-09-06 | 2015-12-15 | Cleversafe, Inc. | Time aligned transmission of concurrently coded data streams |
US8719686B2 (en) * | 2011-11-22 | 2014-05-06 | Lsi Corporation | Probability-based multi-level LDPC decoder |
US8819515B2 (en) * | 2011-12-30 | 2014-08-26 | Lsi Corporation | Mixed domain FFT-based non-binary LDPC decoder |
US20140082449A1 (en) * | 2012-09-18 | 2014-03-20 | Fan Zhang | LDPC Decoder With Variable Node Hardening |
US9612903B2 (en) | 2012-10-11 | 2017-04-04 | Micron Technology, Inc. | Updating reliability data with a variable node and check nodes |
US9944520B2 (en) | 2013-01-15 | 2018-04-17 | Alcatel Lucent | Syndrome of degraded quantum redundancy coded states |
US9294129B2 (en) * | 2013-01-16 | 2016-03-22 | Maxlinear, Inc. | Low-power low density parity check decoding |
US9286154B2 (en) | 2013-06-07 | 2016-03-15 | Alcatel Lucent | Error correction for entangled quantum states |
US9762262B2 (en) | 2014-06-18 | 2017-09-12 | Alcatel Lucent | Hardware-efficient syndrome extraction for entangled quantum states |
US10548158B2 (en) * | 2016-03-10 | 2020-01-28 | Huawei Technologies Co., Ltd. | Message passing algorithm decoder and methods |
EP3496276A1 (en) * | 2017-12-06 | 2019-06-12 | Xieon Networks S.à r.l. | Delta-based layered decoding for ldpc codes |
KR102606829B1 (ko) * | 2019-01-09 | 2023-11-27 | 에스케이하이닉스 주식회사 | Ldpc 디코더, 반도체 메모리 시스템 및 그것의 동작 방법 |
WO2020170435A1 (ja) * | 2019-02-22 | 2020-08-27 | 三菱電機株式会社 | 誤り訂正復号装置および誤り訂正復号方法 |
US11309915B1 (en) * | 2019-07-11 | 2022-04-19 | Arrowhead Center, Inc. | Efficient implementation of a threshold modified min-sum algorithm for low-density parity-check decoders |
DE102020106501A1 (de) * | 2020-03-10 | 2021-09-16 | Tesat-Spacecom Gmbh & Co. Kg | Fehlerkorrektur für LDPC-Dekodierer |
CN113794478A (zh) * | 2021-09-06 | 2021-12-14 | 深圳市极致汇仪科技有限公司 | 一种基于噪声功率的ldpc分步译码方法及系统 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6539367B1 (en) * | 2000-05-26 | 2003-03-25 | Agere Systems Inc. | Methods and apparatus for decoding of general codes on probability dependency graphs |
JP4389373B2 (ja) | 2000-10-11 | 2009-12-24 | ソニー株式会社 | 2元巡回符号を反復型復号するための復号器 |
US6857097B2 (en) * | 2001-05-16 | 2005-02-15 | Mitsubishi Electric Research Laboratories, Inc. | Evaluating and optimizing error-correcting codes using a renormalization group transformation |
US6633856B2 (en) * | 2001-06-15 | 2003-10-14 | Flarion Technologies, Inc. | Methods and apparatus for decoding LDPC codes |
US6938196B2 (en) * | 2001-06-15 | 2005-08-30 | Flarion Technologies, Inc. | Node processors for use in parity check decoders |
US6757122B1 (en) * | 2002-01-29 | 2004-06-29 | Seagate Technology Llc | Method and decoding apparatus using linear code with parity check matrices composed from circulants |
KR100891782B1 (ko) * | 2002-06-11 | 2009-04-07 | 삼성전자주식회사 | 고속 데이터 전송 시스템에서 순방향 오류 정정 장치 및방법 |
US7436902B2 (en) * | 2003-06-13 | 2008-10-14 | Broadcom Corporation | Multi-dimensional space Gray code maps for multi-dimensional phase modulation as applied to LDPC (Low Density Parity Check) coded modulation |
US7222284B2 (en) * | 2003-06-26 | 2007-05-22 | Nokia Corporation | Low-density parity-check codes for multiple code rates |
JP2005045735A (ja) * | 2003-07-25 | 2005-02-17 | Sony Corp | 符号検出装置及び方法、復号装置及び方法、並びに情報処理装置及び方法 |
US7174495B2 (en) * | 2003-12-19 | 2007-02-06 | Emmanuel Boutillon | LDPC decoder, corresponding method, system and computer program |
-
2004
- 2004-02-03 JP JP2004027075A patent/JP4296949B2/ja not_active Expired - Fee Related
-
2005
- 2005-01-31 US US11/048,594 patent/US7676734B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005223440A (ja) | 2005-08-18 |
US20050204272A1 (en) | 2005-09-15 |
US7676734B2 (en) | 2010-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4296949B2 (ja) | 復号装置及び方法、並びに情報処理装置及び方法 | |
US7120857B2 (en) | LDPC decoding apparatus and method | |
JP5483875B2 (ja) | Ldpc符号のブロックおよびレートに独立な復号の方法および装置 | |
US8572463B2 (en) | Quasi-cyclic LDPC encoding and decoding for non-integer multiples of circulant size | |
US8078936B2 (en) | Encoding method, encoding apparatus, and program | |
KR20100005231A (ko) | 패리티 검사 디코더들에서 사용하기 위한 노드 처리기들 | |
CN106888026B (zh) | 基于lsc-crc译码的分段极化码编译码方法及系统 | |
EP1432130A1 (en) | Decoding device and decoding method | |
JP2004088468A (ja) | 符号化装置及び符号化方法、並びに復号装置及び復号方法 | |
CN109586732B (zh) | 中短码ldpc编解码系统和方法 | |
JP2013141204A (ja) | Fftに基づく混合領域非バイナリldpc復号化器 | |
JP2014099944A (ja) | ハードウェア共用および直列和積アーキテクチャを用いる低密度パリティ検査復号の方法および装置 | |
KR20070063851A (ko) | 패리티 검사 행렬, 패리티 검사 행렬 생성 방법, 인코딩방법 및 에러 정정 장치 | |
JP4572937B2 (ja) | 復号装置および方法、プログラム、並びに記録媒体 | |
JP2007129679A (ja) | Qc符号の符号化方法 | |
JP2005045735A (ja) | 符号検出装置及び方法、復号装置及び方法、並びに情報処理装置及び方法 | |
JP4645645B2 (ja) | 復号装置及び検査行列生成方法 | |
KR101206137B1 (ko) | 모바일 와이맥스용 ldpc 복호기 | |
JP4985843B2 (ja) | 復号装置 | |
JP4845846B2 (ja) | 復号装置および復号プログラム | |
TW201019609A (en) | Recording controller and decoder for parity-check code | |
JP2006100941A (ja) | 信号処理装置、低密度パリティ検査符号の符号化方法および復号方法 | |
WO2024084554A1 (ja) | 推定装置、設計支援装置、推定方法、設計支援方法及びコンピュータープログラム | |
JP2004088449A (ja) | 符号化装置及び符号化方法、並びに復号装置及び復号方法 | |
JP2011160491A (ja) | 復号器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090324 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090406 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140424 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |