RU2015146023A - Устройство обработки данных и способ обработки данных - Google Patents

Устройство обработки данных и способ обработки данных Download PDF

Info

Publication number
RU2015146023A
RU2015146023A RU2015146023A RU2015146023A RU2015146023A RU 2015146023 A RU2015146023 A RU 2015146023A RU 2015146023 A RU2015146023 A RU 2015146023A RU 2015146023 A RU2015146023 A RU 2015146023A RU 2015146023 A RU2015146023 A RU 2015146023A
Authority
RU
Russia
Prior art keywords
bit
bits
code
matrix
parity
Prior art date
Application number
RU2015146023A
Other languages
English (en)
Other versions
RU2656726C2 (ru
RU2015146023A3 (ru
Inventor
Юдзи СИНОХАРА
Набиль Свен Логхин МУХАММАД
Лахлан МАЙКЛ
Юити ХИРАЯМА
Макико Ямамото
Original Assignee
Сони Корпорейшн
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Сони Корпорейшн filed Critical Сони Корпорейшн
Publication of RU2015146023A publication Critical patent/RU2015146023A/ru
Publication of RU2015146023A3 publication Critical patent/RU2015146023A3/ru
Application granted granted Critical
Publication of RU2656726C2 publication Critical patent/RU2656726C2/ru

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1131—Scheduling of bit node or check node processing
    • H03M13/1137—Partly parallel processing, i.e. sub-blocks or sub-groups of nodes being processed in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/19—Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356—Unequal error protection [UEP]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/611—Specific encoding aspects, e.g. encoding by means of decoding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0065—Serial concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/007—Unequal error protection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L2001/0092—Error control systems characterised by the topology of the transmission link
    • H04L2001/0093—Point-to-multipoint

Claims (146)

1. Устройство обработки данных, содержащее:
модуль кодирования, выполненный с возможностью кодирования LDPC на основе матрицы проверки четности кода LDPC, в котором длина кода составляет 16200 битов, и скорость кодирования составляет 8/15; и
модуль взаимного обмена, выполненный с возможностью взаимного обмена бита кода для кода LDPC, в котором длина кода составляет 16200 битов, и скорость кодирования составляет 8/15, с символьным битом символа, соответствующего любой из 8 точек сигнала, определенных 8PSK, при этом
когда 3 бита битов кода, сохраненных в трех модулях хранения, имеющих емкость хранения 16200/3 битов, и считываемых поразрядно из модулей хранения, выделены для одного символа, (#i+1)-ый бит от старшего значащего бита из 3 битов из битов кода устанавливают в бит b#i, (#i+1)-ый бит от старшего значащего бита из 3 битов символьных битов одного символа устанавливают в бит y#i, и модуль взаимного обмена выполнен с возможностью осуществления обмена
бита b0 на бит y1,
бита b1 на бит y0 и
бита b2 на бит y2, причем
код LDPC включает в себя информационный бит и бит четности,
матрица проверки четности включает в себя информационную часть матрицы, соответствующую информационному биту, и часть матрицы четности, соответствующую биту четности, при этом
информационная часть матрицы представлена таблицей исходного значения матрицы проверки на четность, а
таблица исходного значения матрицы проверки четности представляет собой таблицу, представляющую положения элементов 1 информационной части матрицы для каждых 360 столбцов и выражена следующим образом
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464.
2. Устройство обработки данных по п. 1,
в котором модуль взаимного обмена выполнен с возможностью обмена бита кода 3×1 битов кода LDPC, записанных в направлении столбца и считываемых в направлении ряда модуля накопителя, включающего в себя три столбца, хранящих 3×1 битов в направлении строки, и 16200/(3×1) битов в направлении столбца.
3. Способ обработки данных, содержащий:
этап кодирования, на котором осуществляют кодирование LDPC на основе матрицы проверки четности кода LDPC, в котором длина кода составляет 16200 битов, и скорость кодирования составляет 8/15; и
этап взаимного обмена, на котором осуществляют взаимный обмен бита кода для кода LDPC, в котором длина кода составляет 16200 битов, и скорость кодирования составляет 8/15, с символьным битом символа, соответствующего любой из 8 точек сигнала, определенных 8PSK, при этом
на этапе взаимного обмена, когда 3 бита битов кода, сохраненных в трех модулях хранения, имеющих емкость хранения 16200/3 битов, и считываемых поразрядно из модулей хранения, выделяют для одного символа, (#i+1)-ый бит от старшего значащего бита из 3 битов из битов кода устанавливают в бит b#i, (#i+1)-ый бит от старшего значащего бита из 3 битов символьных битов одного символа устанавливают в бит y#i,
бит b0 обменивают на бит y1,
бит b1 обменивают на бит y0 и
бит b2 обменивают на бит y2, причем
код LDPC включает в себя информационный бит и бит четности,
матрица проверки четности включает в себя информационную часть матрицы, соответствующую информационному биту, и часть матрицы четности, соответствующую биту четности, при этом
информационная часть матрицы представлена таблицей исходного значения матрицы проверки на четность, а
таблица исходного значения матрицы проверки четности представляет собой таблицу, представляющую положения элементов 1 информационной части матрицы для каждых 360 столбцов и выражена следующим образом
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464.
4. Устройство обработки данных, содержащее:
модуль кодирования, выполненный с возможностью кодирования LDPC на основе матрицы проверки четности кода LDPC, в котором длина кода составляет 16200 битов, и скорость кодирования составляет 8/15, при этом
модуль взаимного обмена, выполненный с возможностью взаимного обмена бита кода для кода LDPC, в котором длина кода составляет 16200 битов, и скорость кодирования составляет 8/15, с символьным битом символа, соответствующего любой из 16 точек сигнала, определенных 16APSK, при этом
когда 4 бита битов кода, сохраненных в четырех модулях хранения, имеющих емкость хранения 16200/4 битов, и считываемых поразрядно из модулей хранения, выделяют для одного символа, (#i+1)-ый бит от старшего значащего бита из 4 битов из битов кода устанавливают в бит b#i, (#i+1)-ый бит от старшего значащего бита из 4 битов символьных битов одного символа устанавливают в бит y#i, и модуль взаимного обмена выполнен с возможностью осуществления обмена
бита b0 на бит y2,
бита b1 на бит y1,
бита b2 на бит y0 и
бита b3 на бит y3, причем
код LDPC включает в себя информационный бит и бит четности,
матрица проверки четности включает в себя информационную часть матрицы, соответствующую информационному биту, и часть матрицы четности, соответствующую биту четности, при этом
информационная часть матрицы представлена таблицей исходного значения матрицы проверки на четность, а
таблица исходного значения матрицы проверки четности представляет собой таблицу, представляющую положения элементов 1 информационной части матрицы для каждых 360 столбцов и выражена следующим образом
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464.
5. Устройство обработки данных по п. 4, в котором
модуль взаимного обмена выполнен с возможностью осуществления обмена бита кода 4×1 бита кода LDPC, хранящегося в направлении столбца и считываемого в направлении ряда модуля накопителя, включающего в себя четыре столбца, содержащего 4×1 битов в направлении строки, и содержащего 16200/(4×1) битов в направлении столбца.
6. Способ обработки данных, содержащий:
этап кодирования, на котором осуществляют кодирование LDPC на основе матрицы проверки четности кода LDPC, в котором длина кода составляет 16200 битов, и скорость кодирования составляет 8/15; и
этап взаимного обмена, на котором осуществляют взаимный обмен бита кода для кода LDPC, в котором длина кода составляет 16200 битов, и скорость кодирования составляет 8/15, с символьным битом символа, соответствующего любой из 16 точек сигнала, определенных 16APSK, при этом
на этапе взаимного обмена, когда 4 бита битов кода, хранящийся в четырех модулях хранения, имеющих емкость хранения 16200/4 битов, и считываемых поразрядно из модулей хранения, выделяют для одного символа, (#i+1)-ый бит от старшего значащего бита из 4 битов из битов кода устанавливают в бит b#i, (#i+1)-ый бит от старшего значащего бита из 4 битов символьных битов одного символа устанавливают в бит y#i,
бит b0 обменивают на бит y2,
бит b1 обменивают на бит y1,
бит b2 обменивают на бит y0, и
бит b3 обменивают на бит y3, причем
код LDPC включает в себя информационный бит и бит четности,
матрица проверки четности включает в себя информационную часть матрицы, соответствующую информационному биту, и часть матрицы четности, соответствующую биту четности, при этом
информационная часть матрицы представлена таблицей исходного значения матрицы проверки на четность, а
таблица исходного значения матрицы проверки четности представляет собой таблицу, представляющую положения элементов 1 информационной части матрицы для каждых 360 столбцов и выражена следующим образом
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464.
RU2015146023A 2013-05-02 2014-04-21 Устройство обработки данных и способ обработки данных RU2656726C2 (ru)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013096995 2013-05-02
JP2013-096995 2013-05-02
PCT/JP2014/061155 WO2014178299A1 (ja) 2013-05-02 2014-04-21 データ処理装置、及びデータ処理方法

Publications (3)

Publication Number Publication Date
RU2015146023A true RU2015146023A (ru) 2017-04-27
RU2015146023A3 RU2015146023A3 (ru) 2018-03-21
RU2656726C2 RU2656726C2 (ru) 2018-06-06

Family

ID=51843433

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2015146023A RU2656726C2 (ru) 2013-05-02 2014-04-21 Устройство обработки данных и способ обработки данных

Country Status (10)

Country Link
US (1) US9838037B2 (ru)
EP (1) EP2993791B1 (ru)
JP (1) JP6229901B2 (ru)
KR (1) KR102113711B1 (ru)
CN (1) CN105191148B (ru)
BR (1) BR112015027145B1 (ru)
MX (1) MX353905B (ru)
RU (1) RU2656726C2 (ru)
WO (1) WO2014178299A1 (ru)
ZA (1) ZA201507470B (ru)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6229900B2 (ja) * 2013-05-02 2017-11-22 ソニー株式会社 データ処理装置、及びデータ処理方法
US9859922B2 (en) * 2013-05-02 2018-01-02 Sony Corporation Data processing device and data processing method

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4224777B2 (ja) 2003-05-13 2009-02-18 ソニー株式会社 復号方法および復号装置、並びにプログラム
KR100809619B1 (ko) * 2003-08-26 2008-03-05 삼성전자주식회사 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법
KR101299124B1 (ko) * 2006-10-26 2013-08-22 퀄컴 인코포레이티드 무선 통신 전송을 위한 코딩 방법
US8145971B2 (en) * 2006-11-29 2012-03-27 Mediatek Inc. Data processing systems and methods for processing digital data with low density parity check matrix
US8234538B2 (en) * 2007-04-26 2012-07-31 Nec Laboratories America, Inc. Ultra high-speed optical transmission based on LDPC-coded modulation and coherent detection for all-optical network
JP4788650B2 (ja) * 2007-04-27 2011-10-05 ソニー株式会社 Ｌｄｐｃ復号装置およびその復号方法、並びにプログラム
TWI410055B (zh) * 2007-11-26 2013-09-21 Sony Corp Data processing device, data processing method and program product for performing data processing method on computer
TWI459724B (zh) * 2007-11-26 2014-11-01 Sony Corp Data processing device and data processing method
US8429486B2 (en) * 2007-12-13 2013-04-23 Nec Corporation Decoding device, data storage device, data communication system, and decoding method
KR101623561B1 (ko) * 2008-03-03 2016-05-23 라이 라디오텔레비지오네 이탈리아나 에스.페.아. Ｌｄｐｃ 코딩된 변조 및 ｑａｍ 성상도들에 대한 비트 치환 패턴들
ITTO20080472A1 (it) * 2008-06-16 2009-12-17 Rai Radiotelevisione Italiana Spa Metodo di elaborazione di segnali digitali e sistema di trasmissione e ricezione che implementa detto metodo
JP5320964B2 (ja) * 2008-10-08 2013-10-23 ソニー株式会社 サイクリックシフト装置、サイクリックシフト方法、ｌｄｐｃ復号装置、テレビジョン受像機、及び、受信システム
US8793745B2 (en) * 2010-04-14 2014-07-29 Hughes Network Systems, Llc Method and apparatus for data rate controller for a code block multiplexing scheme
JP5542580B2 (ja) * 2010-08-25 2014-07-09 日本放送協会 送信装置及び受信装置
JP5630278B2 (ja) * 2010-12-28 2014-11-26 ソニー株式会社 データ処理装置、及びデータ処理方法
JP5648852B2 (ja) * 2011-05-27 2015-01-07 ソニー株式会社 データ処理装置、及び、データ処理方法
JP5664919B2 (ja) * 2011-06-15 2015-02-04 ソニー株式会社 データ処理装置、及び、データ処理方法
EP2536030A1 (en) * 2011-06-16 2012-12-19 Panasonic Corporation Bit permutation patterns for BICM with LDPC codes and QAM constellations
EP2560311A1 (en) 2011-08-17 2013-02-20 Panasonic Corporation Cyclic-block permutations for spatial multiplexing with quasi-cyclic LDPC codes
US9294131B2 (en) * 2013-02-10 2016-03-22 Hughes Network Systems, Llc Apparatus and method for improved modulation and coding schemes for broadband satellite communications systems
US8929400B2 (en) * 2013-02-10 2015-01-06 Hughes Network Systems, Llc Apparatus and method for support of communications services and applications over relatively low signal-to-noise ratio links
US9679572B2 (en) * 2013-04-23 2017-06-13 The Korea Development Bank Method and apparatus for encoding/decoding scalable digital audio using direct audio channel data and indirect audio channel data
CN105210299B (zh) * 2013-05-02 2019-06-21 索尼公司 数据处理装置以及数据处理方法
US9859922B2 (en) * 2013-05-02 2018-01-02 Sony Corporation Data processing device and data processing method
JP6229900B2 (ja) * 2013-05-02 2017-11-22 ソニー株式会社 データ処理装置、及びデータ処理方法
EP3048735B1 (en) * 2013-09-20 2019-12-04 Saturn Licensing LLC A low density parity check code of rate 8/15 and length 16200 with minimum cycle length 6

Also Published As

Publication number Publication date
EP2993791A1 (en) 2016-03-09
ZA201507470B (en) 2016-04-28
KR102113711B1 (ko) 2020-06-02
KR20160002859A (ko) 2016-01-08
CN105191148A (zh) 2015-12-23
BR112015027145A2 (pt) 2017-07-25
MX2015014877A (es) 2016-03-07
CN105191148B (zh) 2019-06-21
BR112015027145B1 (pt) 2022-05-31
US20160134304A1 (en) 2016-05-12
JP6229901B2 (ja) 2017-11-22
MX353905B (es) 2018-02-02
WO2014178299A1 (ja) 2014-11-06
RU2656726C2 (ru) 2018-06-06
JPWO2014178299A1 (ja) 2017-02-23
EP2993791B1 (en) 2021-07-07
US9838037B2 (en) 2017-12-05
EP2993791A4 (en) 2017-04-12
RU2015146023A3 (ru) 2018-03-21

Similar Documents

Publication Publication Date Title
RU2013146977A (ru) Устройство обработки данных и способ обработки данных
RU2013151685A (ru) Устройство обработки данных и способ обработки данных
RU2013154438A (ru) Устройство обработки данных и способ обработки данных
KR102157667B1 (ko) 천공 장치 및 그의 천공 방법
RU2015146020A (ru) Устройство обработки данных и способ обработки данных
CO6311122A2 (es) Aparato para procesamiento de datos y metodos para procesamiento de datos asi como tambien aparato de codificacion y metodo de codificacion
RU2017129223A (ru) Способ согласования скорости полярного кода и устройство согласования скорости полярного кода
RU2015145970A (ru) Устройство обработки данных и способ обработки данных
RU2015145972A (ru) Устройство обработки данных и способ обработки данных
JP2014511643A5 (ru)
JP2004364233A5 (ru)
TWI456506B (zh) 具有由循環位置碼之連續次序列所編碼之標籤座標的位置編碼圖案
WO2016164367A3 (en) Device-specific variable error correction
JP2003068096A5 (ru)
CN105556477B (zh) 与主机处理器的存储器模块通信的方法和系统
GB2513749A (en) Read/write operations in solid-state storage devices
CN105975607A (zh) 一种图片存储及读取方法、图片存取系统
CN101140543B (zh) 支持flash页操作与流水线纠错码的数据交换装置与方法
JP5476346B2 (ja) マトリックスコードシンボルにデータをエンコードおよびデコードする方法
WO2015020900A3 (en) Method and device for error correcting code (ecc) error handling
RU2015146023A (ru) Устройство обработки данных и способ обработки данных
JP2006157678A5 (ru)
JP2012173973A5 (ru)
CN103377686B (zh) Nand Flash 存储器及实现 Nand Flash 存储器连续读操作的方法
RU2013148102A (ru) Устройство и способ для отображения и обратного отображения сигналов в системе связи с использованием кода с малой плотностью проверок на четность