CN110890893B - 数据处理装置以及数据处理方法 - Google Patents

数据处理装置以及数据处理方法 Download PDF

Info

Publication number
CN110890893B
CN110890893B CN201911283978.2A CN201911283978A CN110890893B CN 110890893 B CN110890893 B CN 110890893B CN 201911283978 A CN201911283978 A CN 201911283978A CN 110890893 B CN110890893 B CN 110890893B
Authority
CN
China
Prior art keywords
parity check
check matrix
ldpc code
column
matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911283978.2A
Other languages
English (en)
Other versions
CN110890893A (zh
Inventor
池谷亮志
山本真纪子
筱原雄二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to CN201911283978.2A priority Critical patent/CN110890893B/zh
Publication of CN110890893A publication Critical patent/CN110890893A/zh
Application granted granted Critical
Publication of CN110890893B publication Critical patent/CN110890893B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2792—Interleaver wherein interleaving is performed jointly with another technique such as puncturing, multiplexing or routing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1131—Scheduling of bit node or check node processing
    • H03M13/1137—Partly parallel processing, i.e. sub-blocks or sub-groups of nodes being processed in parallel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/356—Unequal error protection [UEP]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6552—DVB-T2

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Mathematical Physics (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本技术涉及一种数据处理装置以及数据处理方法，其能够在使用LDPC码传输数据时确保优异的通信质量。在分组交织中，代码长度(N)是16200位并且编码率(r)是10/15或12/15的LDPC码基于每个位组进行交织，每个位组的长度为360位。在分组解交织中，经受所述分组交织的LDPC码的序列恢复为原始序列。例如，本技术可以应用于使用LDPC码的数据传输等。

Description

数据处理装置以及数据处理方法
本申请是申请日为2015年5月8日、国际申请号为PCT/JP2015/063253、发明名称为“数据处理装置以及数据处理方法”的PCT申请的中国国家阶段申请的分案申请，该中国国家阶段申请进入中国国家阶段的进入日为2016年1月14日、申请号为201580001351.7，其全部内容结合于此作为参考。
技术领域
本技术涉及一种数据处理装置以及一种数据处理方法，并且更具体而言，涉及一种数据处理装置以及一种数据处理方法，例如，其能够在使用LDPC码的数据传输中确保优异的通信质量。
背景技术
Samsung电子有限公司(在后文中称为Samsung)、LG电子公司、NERC以及CRC/ETRI提供了在本说明书和附图中公开的一些信息(在附图中指示)。
低密度奇偶校验(LDPC)码具有高纠错功能，并且近年来，LDPC码广泛地用于数字广播的传输方案中，例如，欧洲的数字视频广播(DVB)-S.2、DVB-T.2以及DVB-C.2等，或者美国的高级电视系统委员会(ATSC)3.0等(例如，参照非专利文献1)。
通过最新研究，众所周知，与涡轮码一样，在代码长度增大时，从LDPC码中获得接近香农极限的性能。由于LDPC码具有最短的距离与代码长度成比例的性能，所以作为其特征，LDPC码具有以下优点：块错误概率特征优异并且很少生成在涡轮码的解码特征中观察到的所谓错误平层现象。
引用列表
非专利文献
非专利文献1：DVB-S.2:ETSI EN 302 307V1.2.1(2009-08)
发明内容
技术问题
在使用LDPC码的数据传输中，例如，LDPC码转换成正交调制(数字调制)(例如，QPSK(正交相移键控))的符号，并且将该符号映射到正交调制的信号点中并且传输该符号。
使用LDPC码的数据传输遍布全世界，并且需要确保优异的通信(传输)质量。
鉴于以上情况，构成本技术，并且可取地在使用LDPC码的数据传输中确保优异的通信质量。
问题的解决方案
根据本技术的第一数据处理装置/方法是一种数据处理装置/方法，包括：编码单元/步骤，被配置为根据代码长度N是16200位并且编码率r是10/15的LDPC码的奇偶校验矩阵，执行LDPC编码；分组交织单元/步骤，被配置为执行以360位的位组为单位，对所述LDPC码进行交织的分组交织；以及映射单元/步骤，被配置为以8位为单位，将所述LDPC码映射到在调制方案中决定的256个信号点中的任一个中。在分组交织中，在从所述LDPC码的头部的第i+1个位组由位组i表示时，16200位的LDPC码的位组0到44的序列交织成位组序列：
17、2、30、12、7、25、27、3、15、14、4、26、34、31、13、22、0、39、23、24、21、6、38、5、19、42、11、32、28、40、20、18、36、9、41、10、33、37、1、16、8、43、29、35以及44。
所述LDPC码包括信息位和奇偶位。所述奇偶校验矩阵包括与信息位对应的信息矩阵部分以及与奇偶位对应的奇偶矩阵部分。所述信息矩阵部分由奇偶校验矩阵初始值表表示。所述奇偶校验矩阵初始值表是针对每360列指示所述信息矩阵部分的元素1的位置的表，并且包括：
352 747 894 1437 1688 1807 1883 2119 2159 3321 3400 3543 358837703821 4384 4470 4884 5012 5036 5084 5101 5271 5281 5353
505 915 1156 1269 1518 1650 2153 2256 2344 2465 2509 2867 287530073254 3519 3687 4331 4439 4532 4940 5011 5076 5113 5367
268 346 650 919 1260 4389 4653 4721 4838 5054 5157 5162 5275 5362
220 236 828 1590 1792 3259 3647 4276 4281 4325 4963 4974 5003 5037
381 737 1099 1409 2364 2955 3228 3341 3473 3985 4257 4730 51735242
88 771 1640 1737 1803 2408 2575 2974 3167 3464 3780 4501 4901 5047
749 1502 2201 3189
2873 3245 3427
2158 2605 3165
1 3438 3606
10 3019 5221
371 2901 2923
9 3935 4683
1937 3502 3735
507 3128 4994
25 3854 4550
1178 4737 5366
2 223 5304
1146 5175 5197
1816 2313 3649
740 1951 3844
1320 3703 4791
1754 2905 4058
7 917 5277
3048 3954 5396
4804 4824 5105
2812 3895 5226
0 5318 5358
1483 2324 4826
2266 4752 5387。
在根据本技术的第一数据处理装置/方法中，根据代码长度N是16200位并且编码率r是10/15的LDPC码的奇偶校验矩阵，执行LDPC编码。执行以360位的位组为单位，对所述LDPC码进行交织的分组交织。以8位为单位，将所述LDPC码映射到在调制方案中决定的256个信号点中的任一个中。在分组交织中，在从所述LDPC码的头部起第i+1个位组由位组i表示时，16200位的LDPC码的位组0到44的序列交织成位组序列：
17、2、30、12、7、25、27、3、15、14、4、26、34、31、13、22、0、39、23、24、21、6、38、5、19、42、11、32、28、40、20、18、36、9、41、10、33、37、1、16、8、43、29、35以及44。
所述LDPC码包括信息位和奇偶位。所述奇偶校验矩阵包括与信息位对应的信息矩阵部分以及与奇偶位对应的奇偶矩阵部分。所述信息矩阵部分由奇偶校验矩阵初始值表表示。所述奇偶校验矩阵初始值表是针对每360列指示所述信息矩阵部分的元素1的位置的表，并且包括：
352 747 894 1437 1688 1807 1883 2119 2159 3321 3400 3543 358837703821 4384 4470 4884 5012 5036 5084 5101 5271 5281 5353
505 915 1156 1269 1518 1650 2153 2256 2344 2465 2509 2867 287530073254 3519 3687 4331 4439 4532 4940 5011 5076 5113 5367
268 346 650 919 1260 4389 4653 4721 4838 5054 5157 5162 5275 5362
220 236 828 1590 1792 3259 3647 4276 4281 4325 4963 4974 5003 5037
381 737 1099 1409 2364 2955 3228 3341 3473 3985 4257 4730 51735242
88 771 1640 1737 1803 2408 2575 2974 3167 3464 3780 4501 4901 5047
749 1502 2201 3189
2873 3245 3427
2158 2605 3165
1 3438 3606
10 3019 5221
371 2901 2923
9 3935 4683
1937 3502 3735
507 3128 4994
25 3854 4550
1178 4737 5366
2 223 5304
1146 5175 5197
1816 2313 3649
740 1951 3844
1320 3703 4791
1754 2905 4058
7 917 5277
3048 3954 5396
4804 4824 5105
2812 3895 5226
0 5318 5358
1483 2324 4826
2266 4752 5387。
根据本技术的第二数据处理装置/方法一种数据处理方法装置/，包括：分组解交织单元/步骤，用于将经受所述分组交织并且从传输装置传输的数据中获得的LDPC码的序列恢复为原始序列，所述传输装置包括：编码单元，被配置为根据代码长度N是16200位并且编码率r是10/15的LDPC码的奇偶校验矩阵，执行LDPC编码；分组交织单元，被配置为执行以360位的位组为单位，对所述LDPC码进行交织的分组交织；以及映射单元，被配置为以8位为单位内，将所述LDPC码映射到在调制方案中决定的256个信号点中的任一个中。在分组交织中，在从所述LDPC码的头部起第i+1个位组由位组i表示时，16200位的LDPC码的位组0到44的序列交织成位组序列：
17、2、30、12、7、25、27、3、15、14、4、26、34、31、13、22、0、39、23、24、21、6、38、5、19、42、11、32、28、40、20、18、36、9、41、10、33、37、1、16、8、43、29、35以及44。
所述LDPC码包括信息位和奇偶位。所述奇偶校验矩阵包括与信息位对应的信息矩阵部分以及与奇偶位对应的奇偶矩阵部分。所述信息矩阵部分由奇偶校验矩阵初始值表表示。所述奇偶校验矩阵初始值表是针对每360列指示所述信息矩阵部分的元素1的位置的表，并且包括：
352 747 894 1437 1688 1807 1883 2119 2159 3321 3400 3543 358837703821 4384 4470 4884 5012 5036 5084 5101 5271 5281 5353
505 915 1156 1269 1518 1650 2153 2256 2344 2465 2509 2867 287530073254 3519 3687 4331 4439 4532 4940 5011 5076 5113 5367
268 346 650 919 1260 4389 4653 4721 4838 5054 5157 5162 5275 5362
220 236 828 1590 1792 3259 3647 4276 4281 4325 4963 4974 5003 5037
381 737 1099 1409 2364 2955 3228 3341 3473 3985 4257 4730 51735242
88 771 1640 1737 1803 2408 2575 2974 3167 3464 3780 4501 4901 5047
749 1502 2201 3189
2873 3245 3427
2158 2605 3165
1 3438 3606
10 3019 5221
371 2901 2923
9 3935 4683
1937 3502 3735
507 3128 4994
25 3854 4550
1178 4737 5366
2 223 5304
1146 5175 5197
1816 2313 3649
740 1951 3844
1320 3703 4791
1754 2905 4058
7 917 5277
3048 3954 5396
4804 4824 5105
2812 3895 5226
0 5318 5358
1483 2324 4826
2266 4752 5387。
在根据本技术的第二数据处理装置/方法中，将经受所述分组交织并且从传输装置传输的数据中获得的LDPC码的序列恢复为原始序列，所述传输装置包括：编码单元，被配置为根据代码长度N是16200位并且编码率r是10/15的LDPC码的奇偶校验矩阵，执行LDPC编码；分组交织单元，被配置为执行以360位的位组为单位，对所述LDPC码进行交织的分组交织；以及映射单元，被配置为以8位为单位，将所述LDPC码映射到在调制方案中决定的256个信号点中的任一个中。在分组交织中，在从所述LDPC码的头部起第i+1个位组由位组i表示时，16200位的LDPC码的位组0到44的序列交织成位组序列：
17、2、30、12、7、25、27、3、15、14、4、26、34、31、13、22、0、39、23、24、21、6、38、5、19、42、11、32、28、40、20、18、36、9、41、10、33、37、1、16、8、43、29、35以及44。
所述LDPC码包括信息位和奇偶位。所述奇偶校验矩阵包括与信息位对应的信息矩阵部分以及与奇偶位对应的奇偶矩阵部分。所述信息矩阵部分由奇偶校验矩阵初始值表表示。所述奇偶校验矩阵初始值表是针对每360列指示所述信息矩阵部分的元素1的位置的表，并且包括：
352 747 894 1437 1688 1807 1883 2119 2159 3321 3400 3543 358837703821 4384 4470 4884 5012 5036 5084 5101 5271 5281 5353
505 915 1156 1269 1518 1650 2153 2256 2344 2465 2509 2867 287530073254 3519 3687 4331 4439 4532 4940 5011 5076 5113 5367
268 346 650 919 1260 4389 4653 4721 4838 5054 5157 5162 5275 5362
220 236 828 1590 1792 3259 3647 4276 4281 4325 4963 4974 5003 5037
381 737 1099 1409 2364 2955 3228 3341 3473 3985 4257 4730 51735242
88 771 1640 1737 1803 2408 2575 2974 3167 3464 3780 4501 4901 5047
749 1502 2201 3189
2873 3245 3427
2158 2605 3165
1 3438 3606
10 3019 5221
371 2901 2923
9 3935 4683
1937 3502 3735
507 3128 4994
25 3854 4550
1178 4737 5366
2 223 5304
1146 5175 5197
1816 2313 3649
740 1951 3844
1320 3703 4791
1754 2905 4058
7 917 5277
3048 3954 5396
4804 4824 5105
2812 3895 5226
0 5318 5358
1483 2324 4826
2266 4752 5387。
根据本技术的第三数据处理装置/方法是一种数据处理装置/方法，包括：编码单元/步骤，被配置为根据代码长度N是16200位并且编码率r是12/15的LDPC码的奇偶校验矩阵，执行LDPC编码；分组交织单元/步骤，被配置为执行以360位的位组为单位，对所述LDPC码进行交织的分组交织；以及映射单元/步骤，被配置为以8位为单位，将所述LDPC码映射到在调制方案中决定的256个信号点中的任一个中。在分组交织中，在从所述LDPC码的头部起第i+1个位组由位组i表示时，16200位的LDPC码的位组0到44的序列交织成位组序列：
28、21、10、15、8、22、26、2、14、1、27、3、39、20、34、25、12、6、7、40、30、29、38、16、43、33、4、35、9、32、5、36、0、41、37、18、17、13、24、42、31、23、19、11以及44。
所述LDPC码包括信息位和奇偶位。所述奇偶校验矩阵包括与信息位对应的信息矩阵部分以及与奇偶位对应的奇偶矩阵部分。所述信息矩阵部分由奇偶校验矩阵初始值表表示。所述奇偶校验矩阵初始值表是针对每360列指示所述信息矩阵部分的元素1的位置的表，并且包括：
3 394 1014 1214 1361 1477 1534 1660 1856 2745 2987 2991 3124 3155
59 136 528 781 803 928 1293 1489 1944 2041 2200 2613 2690 2847
155 245 311 621 1114 1269 1281 1783 1995 2047 2672 2803 2885 3014
79 870 974 1326 1449 1531 2077 2317 2467 2627 2811 3083 3101 3132
4 582 660 902 1048 1482 1697 1744 1928 2628 2699 2728 3045 3104
175 395 429 1027 1061 1068 1154 1168 1175 2147 2359 2376 2613 2682
1388 2241 3118 3148
143 506 2067 3148
1594 2217 2705
398 988 2551
1149 2588 2654
678 2844 3115
1508 1547 1954
1199 1267 1710
2589 3163 3207
1 2583 2974
2766 2897 3166
929 1823 2742
1113 3007 3239
1753 2478 3127
0 509 1811
1672 2646 2984
965 1462 3230
3 1077 2917
1183 1316 1662
968 1593 3239
64 1996 2226
1442 2058 3181
513 973 1058
1263 3185 3229
681 1394 3017
419 2853 3217
3 2404 3175
2417 2792 2854
1879 2940 3235
647 1704 3060。
在根据本技术的第三数据处理装置/方法中，根据代码长度N是16200位并且编码率r是12/15的LDPC码的奇偶校验矩阵，执行LDPC编码。执行以360位的位组为单位，对所述LDPC码进行交织的分组交织。以8位为单位，将所述LDPC码映射到在调制方案中决定的256个信号点中的任一个中。在分组交织中，在从所述LDPC码的头部起第i+1个位组由位组i表示时，16200位的LDPC码的位组0到44的序列交织成位组序列：
28、21、10、15、8、22、26、2、14、1、27、3、39、20、34、25、12、6、7、40、30、29、38、16、43、33、4、35、9、32、5、36、0、41、37、18、17、13、24、42、31、23、19、11以及44。
所述LDPC码包括信息位和奇偶位。所述奇偶校验矩阵包括与信息位对应的信息矩阵部分以及与奇偶位对应的奇偶矩阵部分。所述信息矩阵部分由奇偶校验矩阵初始值表表示。所述奇偶校验矩阵初始值表是针对每360列指示所述信息矩阵部分的元素1的位置的表，并且包括：
3 394 1014 1214 1361 1477 1534 1660 1856 2745 2987 2991 3124 3155
59 136 528 781 803 928 1293 1489 1944 2041 2200 2613 2690 2847
155 245 311 621 1114 1269 1281 1783 1995 2047 2672 2803 2885 3014
79 870 974 1326 1449 1531 2077 2317 2467 2627 2811 3083 3101 3132
4 582 660 902 1048 1482 1697 1744 1928 2628 2699 2728 3045 3104
175 395 429 1027 1061 1068 1154 1168 1175 2147 2359 2376 2613 2682
1388 2241 3118 3148
143 506 2067 3148
1594 2217 2705
398 988 2551
1149 2588 2654
678 2844 3115
1508 1547 1954
1199 1267 1710
2589 3163 3207
1 2583 2974
2766 2897 3166
929 1823 2742
1113 3007 3239
1753 2478 3127
0 509 1811
1672 2646 2984
965 1462 3230
3 1077 2917
1183 1316 1662
968 1593 3239
64 1996 2226
1442 2058 3181
513 973 1058
1263 3185 3229
681 1394 3017
419 2853 3217
3 2404 3175
2417 2792 2854
1879 2940 3235
647 1704 3060。
根据本技术的第四数据处理装置/方法是一种数据处理装置/方法，包括：分组解交织单元/步骤，被配置为将经受所述分组交织并且从传输装置传输的数据中获得的LDPC码的序列恢复为原始序列，所述传输装置包括：编码单元，被配置为根据代码长度N是16200位并且编码率r是12/15的LDPC码的奇偶校验矩阵，执行LDPC编码；分组交织单元，被配置为执行以360位的位组为单位，对所述LDPC码进行交织的分组交织；以及映射单元，被配置为以8位的单位，将所述LDPC码映射到在调制方案中决定的256个信号点中的任一个中。在分组交织中，在从所述LDPC码的头部起第i+1个位组由位组i表示时，16200位的LDPC码的位组0到44的序列交织成位组序列：
28、21、10、15、8、22、26、2、14、1、27、3、39、20、34、25、12、6、7、40、30、29、38、16、43、33、4、35、9、32、5、36、0、41、37、18、17、13、24、42、31、23、19、11以及44。
所述LDPC码包括信息位和奇偶位。所述奇偶校验矩阵包括与信息位对应的信息矩阵部分以及与奇偶位对应的奇偶矩阵部分。所述信息矩阵部分由奇偶校验矩阵初始值表表示。所述奇偶校验矩阵初始值表是针对每360列指示所述信息矩阵部分的元素1的位置的表，并且包括：
3 394 1014 1214 1361 1477 1534 1660 1856 2745 2987 2991 3124 3155
59 136 528 781 803 928 1293 1489 1944 2041 2200 2613 2690 2847
155 245 311 621 1114 1269 1281 1783 1995 2047 2672 2803 2885 3014
79 870 974 1326 1449 1531 2077 2317 2467 2627 2811 3083 3101 3132
4 582 660 902 1048 1482 1697 1744 1928 2628 2699 2728 3045 3104
175 395 429 1027 1061 1068 1154 1168 1175 2147 2359 2376 2613 2682
1388 2241 3118 3148
143 506 2067 3148
1594 2217 2705
398 988 2551
1149 2588 2654
678 2844 3115
1508 1547 1954
1199 1267 1710
2589 3163 3207
1 2583 2974
2766 2897 3166
929 1823 2742
1113 3007 3239
1753 2478 3127
0 509 1811
1672 2646 2984
965 1462 3230
3 1077 2917
1183 1316 1662
968 1593 3239
64 1996 2226
1442 2058 3181
513 973 1058
1263 3185 3229
681 1394 3017
419 2853 3217
3 2404 3175
2417 2792 2854
1879 2940 3235
647 1704 3060。
在根据本技术的第四数据处理装置/方法中，将经受所述分组交织并且从传输装置中传输的数据中获得的LDPC码的序列恢复为原始序列，所述传输装置包括：编码单元，被配置为根据代码长度N是16200位并且编码率r是12/15的LDPC码的奇偶校验矩阵，执行LDPC编码；分组交织单元，被配置为执行以360位的位组为单位，对所述LDPC码进行交织的分组交织；以及映射单元，被配置为以8位为单位，将所述LDPC码映射到在调制方案中决定的256个信号点中的任一个中。在分组交织中，在从所述LDPC码的头部起第i+1个位组由位组i表示时，16200位的LDPC码的位组0到44的序列交织成位组序列：
28、21、10、15、8、22、26、2、14、1、27、3、39、20、34、25、12、6、7、40、30、29、38、16、43、33、4、35、9、32、5、36、0、41、37、18、17、13、24、42、31、23、19、11以及44。
所述LDPC码包括信息位和奇偶位。所述奇偶校验矩阵包括与信息位对应的信息矩阵部分以及与奇偶位对应的奇偶矩阵部分。所述信息矩阵部分由奇偶校验矩阵初始值表表示。所述奇偶校验矩阵初始值表是针对每360列指示所述信息矩阵部分的元素1的位置的表，并且包括：
3 394 1014 1214 1361 1477 1534 1660 1856 2745 2987 2991 3124 3155
59 136 528 781 803 928 1293 1489 1944 2041 2200 2613 2690 2847
155 245 311 621 1114 1269 1281 1783 1995 2047 2672 2803 2885 3014
79 870 974 1326 1449 1531 2077 2317 2467 2627 2811 3083 3101 3132
4 582 660 902 1048 1482 1697 1744 1928 2628 2699 2728 3045 3104
175 395 429 1027 1061 1068 1154 1168 1175 2147 2359 2376 2613 2682
1388 2241 3118 3148
143 506 2067 3148
1594 2217 2705
398 988 2551
1149 2588 2654
678 2844 3115
1508 1547 1954
1199 1267 1710
2589 3163 3207
1 2583 2974
2766 2897 3166
929 1823 2742
1113 3007 3239
1753 2478 3127
0 509 1811
1672 2646 2984
965 1462 3230
3 1077 2917
1183 1316 1662
968 1593 3239
64 1996 2226
1442 2058 3181
513 973 1058
1263 3185 3229
681 1394 3017
419 2853 3217
3 2404 3175
2417 2792 2854
1879 2940 3235
647 1704 3060。
数据处理装置可以是独立装置并且可以是构成一个装置的内部区块。
本发明的有利效应
根据本技术的一个实施方式，能够在使用LDPC码的数据传输中确保优异的通信质量。
在本说明书中描述的有利效应不必进行限制，并且可以包括在本公开中描述的任何效应。
附图说明
图1为LDPC码的奇偶校验矩阵H的示图；
图2为示出LDPC码的解码序列的流程图；
图3为LDPC码的奇偶校验矩阵的一个实例的示图；
图4为奇偶校验矩阵的Tanner图的一个实例的示图；
图5为变量节点的一个实例的示图；
图6为校验节点的一个实例的示图；
图7为本发明适用的传输系统的一个实施方式的配置实例的示图；
图8为示出传输装置11的配置实例的模块图；
图9为示出位交织器116的配置实例的模块图；
图10为奇偶校验矩阵的一个实例的示图；
图11为奇偶矩阵的一个实例的示图；
图12为在标准DVB-T.2中定义的LDPC码的奇偶校验矩阵的示图；
图13为在标准DVB-T.2中定义的LDPC码的奇偶校验矩阵的示图；
图14为用于解码LDPC码的Tanner图的一个实例的示图；
图15为变成阶梯结构的奇偶矩阵HT以及与奇偶矩阵HT对应的Tanner图的一个实例的示图；
图16为在奇偶交织之后与LDPC码对应的奇偶校验矩阵H的奇偶矩阵HT的一个实例的示图；
图17为示出由位交织器116和映射器117执行的处理的一个实例的流程图；
图18为示出LDPC编码器115的配置实例的模块图；
图19为示出LDPC编码器115的一个实例的处理的流程图；
图20为奇偶校验矩阵初始值表的实例的示图，其中，编码率是1/4并且代码长度是16200；
图21为从奇偶校验矩阵初始值表中计算奇偶校验矩阵H的方法的示图；
图22为奇偶校验矩阵的结构的示图；
图23为奇偶校验矩阵初始值表的实例的示图；
图24为从奇偶校验矩阵初始值表中生成的A矩阵的示图；
图25为B矩阵的奇偶校验交织的示图；
图26为从奇偶校验矩阵初始值表中生成的C矩阵的示图；
图27为D矩阵的奇偶校验交织的示图；
图28为通过在奇偶校验矩阵上执行用作用于将奇偶校验交织恢复为原始状态的奇偶校验解交织的列置换所获得的奇偶校验矩阵的示图；
图29为通过在奇偶校验矩阵上执行行置换所获得的转换奇偶校验矩阵的示图；
图30为奇偶校验矩阵初始值表的实例的示图；
图31为奇偶校验矩阵初始值表的实例的示图；
图32为奇偶校验矩阵初始值表的实例的示图；
图33为奇偶校验矩阵初始值表的实例的示图；
图34为奇偶校验矩阵初始值表的实例的示图；
图35为奇偶校验矩阵初始值表的实例的示图；
图36为奇偶校验矩阵初始值表的实例的示图；
图37为奇偶校验矩阵初始值表的实例的示图；
图38为奇偶校验矩阵初始值表的实例的示图；
图39为奇偶校验矩阵初始值表的实例的示图；
图40为奇偶校验矩阵初始值表的实例的示图；
图41为奇偶校验矩阵初始值表的实例的示图；
图42为奇偶校验矩阵初始值表的实例的示图；
图43为奇偶校验矩阵初始值表的实例的示图；
图44为奇偶校验矩阵初始值表的实例的示图；
图45为奇偶校验矩阵初始值表的实例的示图；
图46为奇偶校验矩阵初始值表的实例的示图；
图47为奇偶校验矩阵初始值表的实例的示图；
图48为奇偶校验矩阵初始值表的实例的示图；
图49为奇偶校验矩阵初始值表的实例的示图；
图50为奇偶校验矩阵初始值表的实例的示图；
图51为奇偶校验矩阵初始值表的实例的示图；
图52为奇偶校验矩阵初始值表的实例的示图；
图53为奇偶校验矩阵初始值表的实例的示图；
图54为奇偶校验矩阵初始值表的实例的示图；
图55为奇偶校验矩阵初始值表的实例的示图；
图56为奇偶校验矩阵初始值表的实例的示图；
图57为奇偶校验矩阵初始值表的实例的示图；
图58为奇偶校验矩阵初始值表的实例的示图；
图59为奇偶校验矩阵初始值表的实例的示图；
图60为奇偶校验矩阵初始值表的实例的示图；
图61为奇偶校验矩阵初始值表的实例的示图；
图62为奇偶校验矩阵初始值表的实例的示图；
图63为奇偶校验矩阵初始值表的实例的示图；
图64为奇偶校验矩阵初始值表的实例的示图；
图65为奇偶校验矩阵初始值表的实例的示图；
图66为奇偶校验矩阵初始值表的实例的示图；
图67为奇偶校验矩阵初始值表的实例的示图；
图68为奇偶校验矩阵初始值表的实例的示图；
图69为奇偶校验矩阵初始值表的实例的示图；
图70为奇偶校验矩阵初始值表的实例的示图；
图71为奇偶校验矩阵初始值表的实例的示图；
图72为奇偶校验矩阵初始值表的实例的示图；
图73为度序列的整体的Tanner图的一个实例的示图，其中，列权重是3并且行权重是6；
图74为多边线型的整体的Tanner图的一个实例的示图；
图75为奇偶校验矩阵的一个实例的示图；
图76为奇偶校验矩阵的一个实例的示图；
图77为奇偶校验矩阵的一个实例的示图；
图78为奇偶校验矩阵的一个实例的示图；
图79为奇偶校验矩阵的一个实例的示图；
图80为奇偶校验矩阵的一个实例的示图；
图81为奇偶校验矩阵的一个实例的示图；
图82为奇偶校验矩阵的一个实例的示图；
图83为在调制方案是16QAM时的星座的一个实例的示图；
图84为在调制方案是64QAM时的星座的一个实例的示图；
图85为在调制方案是256QAM时的星座的一个实例的示图；
图86为在调制方案是1024QAM时的星座的一个实例的示图；
图87为在调制方案是4096QAM时的星座的一个实例的示图；
图88为在调制方案是4096QAM时的星座的一个实例的示图；
图89为在调制方案是QPSK时的UC的信号点的坐标的一个实例的示图；
图90为在调制方案是16QAM时的2D NUC的信号点的坐标的一个实例的示图；
图91为在调制方案是64QAM时的2D NUC的信号点的坐标的一个实例的示图；
图92为在调制方案是256QAM时的2D NUC的信号点的坐标的一个实例的示图；
图93为在调制方案是256QAM时的2D NUC的信号点的坐标的一个实例的示图；
图94为在调制方案是1024QAM时的1D NUC的信号点的坐标的一个实例的示图；
图95为复数的实数部分Re(zq)和虚数部分Im(zq)用作对应于符号y的1D NUC的信号点zq的坐标的1024QAM的符号y的关系的示图；
图96为在调制方案是4096QAM时的1D NUC的信号点的坐标的一个实例的示图；
图97为复数的实数部分Re(zq)和虚数部分Im(zq)用作对应于符号y的1D NUC的信号点zq的坐标的4096QAM的符号y的关系的示图；
图98为在调制方案是16QAM时的星座的另一个实例的示图；
图99为在调制方案是64QAM时的星座的另一个实例的示图；
图100为在调制方案是256QAM时的星座的另一个实例的示图；
图101为在调制方案是16QAM时的2D NUC的信号点的坐标的另一个实例的示图；
图102为在调制方案是64QAM时的2D NUC的信号点的坐标的另一个实例的示图；
图103为在调制方案是256QAM时的2D NUC的信号点的坐标的另一个实例的示图；
图104为在调制方案是256QAM时的2D NUC的信号点的坐标的另一个实例的示图；
图105为示出分块交织器25的一个配置实例的模块图；
图106为部分1和2的列数C以及用于组合代码长度N和调制方案的部分列长度R1和R2的一个实例的示图；
图107为由分块交织器25执行的分块交织的示图；
图108为由分组交织器24执行的分组交织的示图；
图109为代码长度是64kbit的LDPC码的GW模式的第一实例的示图；
图110为代码长度是64kbit的LDPC码的GW模式的第二实例的示图；
图111为代码长度是64kbit的LDPC码的GW模式的第三实例的示图；
图112为代码长度是64kbit的LDPC码的GW模式的第四实例的示图；
图113为代码长度是64kbit的LDPC码的GW模式的第五实例的示图；
图114为代码长度是64kbit的LDPC码的GW模式的第六实例的示图；
图115为代码长度是64kbit的LDPC码的GW模式的第七实例的示图；
图116为代码长度是64kbit的LDPC码的GW模式的第八实例的示图；
图117为代码长度是64kbit的LDPC码的GW模式的第九实例的示图；
图118为代码长度是64kbit的LDPC码的GW模式的第10实例的示图；
图119为代码长度是64kbit的LDPC码的GW模式的第11实例的示图；
图120为代码长度是64kbit的LDPC码的GW模式的第12实例的示图；
图121为代码长度是64kbit的LDPC码的GW模式的第13实例的示图；
图122为代码长度是64kbit的LDPC码的GW模式的第14实例的示图；
图123为代码长度是64kbit的LDPC码的GW模式的第15实例的示图；
图124为代码长度是64kbit的LDPC码的GW模式的第16实例的示图；
图125为代码长度是64kbit的LDPC码的GW模式的第17实例的示图；
图126为代码长度是64kbit的LDPC码的GW模式的第18实例的示图；
图127为代码长度是64kbit的LDPC码的GW模式的第19实例的示图；
图128为代码长度是64kbit的LDPC码的GW模式的第20实例的示图；
图129为代码长度是64kbit的LDPC码的GW模式的第21实例的示图；
图130为代码长度是64kbit的LDPC码的GW模式的第22实例的示图；
图131为代码长度是64kbit的LDPC码的GW模式的第23实例的示图；
图132为代码长度是64kbit的LDPC码的GW模式的第24实例的示图；
图133为代码长度是64kbit的LDPC码的GW模式的第25实例的示图；
图134为代码长度是64kbit的LDPC码的GW模式的第26实例的示图；
图135为代码长度是64kbit的LDPC码的GW模式的第27实例的示图；
图136为代码长度是64kbit的LDPC码的GW模式的第28实例的示图；
图137为代码长度是64kbit的LDPC码的GW模式的第29实例的示图；
图138为代码长度是64kbit的LDPC码的GW模式的第30实例的示图；
图139为代码长度是64kbit的LDPC码的GW模式的第31实例的示图；
图140为代码长度是64kbit的LDPC码的GW模式的第32实例的示图；
图141为代码长度是64kbit的LDPC码的GW模式的第33实例的示图；
图142为代码长度是16kbit的LDPC码的GW模式的第一实例的示图；
图143为代码长度是16kbit的LDPC码的GW模式的第二实例的示图；
图144为代码长度是16kbit的LDPC码的GW模式的第三实例的示图；
图145为代码长度是16kbit的LDPC码的GW模式的第四实例的示图；
图146为代码长度是16kbit的LDPC码的GW模式的第五实例的示图；
图147为代码长度是16kbit的LDPC码的GW模式的第六实例的示图；
图148为代码长度是16kbit的LDPC码的GW模式的第七实例的示图；
图149为代码长度是16kbit的LDPC码的GW模式的第八实例的示图；
图150为代码长度是16kbit的LDPC码的GW模式的第九实例的示图；
图151为代码长度是16kbit的LDPC码的GW模式的第10实例的示图；
图152为代码长度是16kbit的LDPC码的GW模式的第11实例的示图；
图153为代码长度是16kbit的LDPC码的GW模式的第12实例的示图；
图154为代码长度是16kbit的LDPC码的GW模式的第13实例的示图；
图155为代码长度是16kbit的LDPC码的GW模式的第14实例的示图；
图156为代码长度是16kbit的LDPC码的GW模式的第15实例的示图；
图157为代码长度是16kbit的LDPC码的GW模式的第16实例的示图；
图158为模拟测量误码率的模拟结果的示图；
图159为模拟测量误码率的模拟结果的示图；
图160为模拟测量误码率的模拟结果的示图；
图161为模拟测量误码率的模拟结果的示图；
图162为模拟测量误码率的模拟结果的示图；
图163为模拟测量误码率的模拟结果的示图；
图164为模拟测量误码率的模拟结果的示图；
图165为模拟测量误码率的模拟结果的示图；
图166为模拟测量误码率的模拟结果的示图；
图167为模拟测量误码率的模拟结果的示图；
图168为模拟测量误码率的模拟结果的示图；
图169为模拟测量误码率的模拟结果的示图；
图170为模拟测量误码率的模拟结果的示图；
图171为模拟测量误码率的模拟结果的示图；
图172为模拟测量误码率的模拟结果的示图；
图173为模拟测量误码率的模拟结果的示图；
图174为模拟测量误码率的模拟结果的示图；
图175为模拟测量误码率的模拟结果的示图；
图176为模拟测量误码率的模拟结果的示图；
图177为模拟测量误码率的模拟结果的示图；
图178为模拟测量误码率的模拟结果的示图；
图179为模拟测量误码率的模拟结果的示图；
图180为模拟测量误码率的模拟结果的示图；
图181为模拟测量误码率的模拟结果的示图；
图182为模拟测量误码率的模拟结果的示图；
图183为模拟测量误码率的模拟结果的示图；
图184为模拟测量误码率的模拟结果的示图；
图185为模拟测量误码率的模拟结果的示图；
图186为模拟测量误码率的模拟结果的示图；
图187为模拟测量误码率的模拟结果的示图；
图188为模拟测量误码率的模拟结果的示图；
图189为模拟测量误码率的模拟结果的示图；
图190为模拟测量误码率的模拟结果的示图；
图191为模拟测量误码率的模拟结果的示图；
图192为模拟测量误码率的模拟结果的示图；
图193为模拟测量误码率的模拟结果的示图；
图194为模拟测量误码率的模拟结果的示图；
图195为模拟测量误码率的模拟结果的示图；
图196为模拟测量误码率的模拟结果的示图；
图197为模拟测量误码率的模拟结果的示图；
图198为模拟测量误码率的模拟结果的示图；
图199为模拟测量误码率的模拟结果的示图；
图200为模拟测量误码率的模拟结果的示图；
图201为模拟测量误码率的模拟结果的示图；
图202为模拟测量误码率的模拟结果的示图；
图203为模拟测量误码率的模拟结果的示图；
图204为模拟测量误码率的模拟结果的示图；
图205为模拟测量误码率的模拟结果的示图；
图206为模拟测量误码率的模拟结果的示图；
图207为示出接收装置12的配置实例的模块图；
图208为示出位解交织器165的配置实例的模块图；
图209为示出由去映射器164、位解交织器165以及LDPC解码器166执行的处理的一个实例的流程图；
图210为LDPC码的奇偶校验矩阵的一个实例的示图；
图211为在奇偶校验矩阵上执行行替换和列替换所获得的矩阵(转换奇偶校验矩阵)的一个实例的示图；
图212为分成5×5单位的转换奇偶校验矩阵的示图；
图213为示出共同执行P节点运算的解码装置的配置实例的模块图；
图214为示出LDPC解码器166的配置实例的模块图；
图215为示出分块解交织器54的配置实例的模块图；
图216为示出位解交织器165的另一个配置实例的模块图；
图217为示出可以适用于接收装置12的接收系统的第一配置实例的模块图；
图218为示出可以适用于接收装置12的接收系统的第二配置实例的模块图；
图219为示出可以适用于接收装置12的接收系统的第三配置实例的模块图；
图220为示出本技术适用的计算机的实施方式的一个配置实例的模块图。
具体实施方式
在后文中，描述本技术的示例性实施方式，但是在描述本技术的示例性实施方式之前，描述LDPC码。
<LDPC码>
LDPC码是线性代码，并且LDPC码不需要是二进制代码。然而，在这种情况下，假设LDPC码是二进制代码。
LDPC码的最大特征在于，限定LDPC码的奇偶校验矩阵是稀疏的。在这种情况下，稀疏矩阵是矩阵，其中，矩阵的元素“1”的数量非常小(大部分元素是0的矩阵)。
图1是示出LDPC码的奇偶校验矩阵H的一个实例的示图。
在图1的奇偶校验矩阵H中，每列的权重(列权重)(“1”的数量)变成“3”，并且每行的权重(行权重)变成“6”。
在使用LDPC码进行编码(LDPC编码)时，例如，生成矩阵G根据奇偶校验矩阵H生成，并且生成矩阵G乘以二进制信息位，以便生成码字(LDPC码)。
具体而言，执行LDPC编码的编码装置首先计算生成矩阵G，其中，在奇偶校验矩阵H的转置矩阵HT与生成矩阵G之间实现表达式GHT＝0。在这种情况下，在生成矩阵G是K×N矩阵时，编码装置使生成矩阵G乘以包括KBIT的信息位的位串(向量u)，并且生成包括N位的码字c(＝uG)。通过预定的通信路径，在接收侧，接收由编码装置生成的码字(LDPC码)。
由Gallager建议的称为概率解码的算法可以将LDPC码解码，即，在所谓的Tanner图上使用置信传播的消息传递算法，所述Tanner图包括变量节点(也称为消息节点)和校验节点。在后文中，变量节点和校验节点适当地简称为节点。
图2是示出LDPC码的解码序列的流程图。
在后文中，通过使用对数似然比表示由接收侧接收的LDPC码(一个码字)的第i个码位的值的“0”的似然来获得的实数值(接收LLR)适当地称为接收值u0i。此外，从校验节点中输出的消息称为uj，并且从变量节点中输出的消息称为vi。
首先，在解码LDPC码时，如在图2中所示，在步骤S11中，接收LDPC码，消息(校验节点消息)uj初始化为“0”，将整数用作重复处理的计数器的变量k初始化为“0”，并且该处理继续进入步骤S12。在步骤S12中，根据通过接收LDPC码获得的接收值u0i，而执行由表达式(1)表示的运算(变量节点运算)，从而计算消息(变量节点消息)vi，并且根据消息vi，通过执行由表达式(2)表示的运算(校验节点运算)，计算消息uj。
【数学公式1】
【数学公式2】
在此处，在表达式(1)和表达式(2)中的dv和dc分别是参数，其可以任意选择并且表示在奇偶校验矩阵H的纵向(列)和横向(行)中的“1”的数量。例如，在如图1中所示，关于列权重为3并且行权重为6的奇偶校验矩阵H的LDPC码((3、6)LDPC码)情况下，dv＝3和dc＝6成立。
在表达式(1)的变量节点运算和表达式(2)的校验节点运算中，由于从用于输出消息的边线(耦合变量节点和校验节点的线)中输入的消息并非运算目标，所以运算范围变成1到dv–1或0到dc–1。通过预先创建由表达式(3)表示的函数R(v1、v2)的表(其中表达式(3)由相对于两个输入v1和v2输出限定)，并且连续地(递归地)使用该表(如由表达式(4)所表示的)，实际上执行表达式(2)的校验节点运算。
【数学公式3】
X＝2tanh-1{tanh(V1/2)tanh(V2/2)＝R(V1，V2)...(3)
【数学公式4】
在步骤S12中，变量k增加1，并且处理继续进入步骤S13。在步骤S13中，确定变量k是否大于预定的重复解码次数C。在步骤S13中确定变量k不大于C时，处理返回步骤S12，并且在后文中，重复该处理。
在步骤S13中确定变量k大于C时，处理继续进入步骤S14，通过执行由表达式(5)表示的运算，计算与要最后输出的解码结果对应的消息vi，并且输出该消息，LDPC码的解码处理结束。
【数学公式5】
在这种情况下，使用与变量节点连接的所有边线的消息uj，执行表达式(5)的运算，与表达式(1)的变量节点运算不同。
图3示出(3、6)LDPC码的奇偶校验矩阵H的一个实例(编码率是1/2并且代码长度是12)。
在图3的奇偶校验矩阵H中，将列的权重设为3，并且将行的权重设为6，与图1相似。
图4示出图3的奇偶校验矩阵H的Tanner图。
在图4中，校验节点由“+”(加)表示，并且变量节点由“＝”(等于)表示。校验节点和变量节点与奇偶校验矩阵H的行和列对应。耦合校验节点和变量节点的线是边线，并且与奇偶校验矩阵的元素的“1”对应。
即，在奇偶校验矩阵第j行和第i列的元素是1时，在图4中，从上侧起第i个变量节点(“＝”的节点)以及从上侧起第j个校验节点(“+”的节点)通过边线连接。所述边线显示了与变量节点对应的码位，所述变量节点具有与校验节点对应的约束条件。
在作为LDPC码的解码方法的和积算法中，重复执行变量节点运算和校验节点运算。
图5示出由变量节点执行的变量节点运算。
在变量节点中，通过表达式(1)的变量节点运算，使用连接至变量节点的剩余边线的消息u1和u2以及接收值u0i，从而计算用于计算的与边缘对应的消息vi。也通过相同的方法计算与其他边线对应的消息。
图6示出由校验节点执行的校验节点运算。
在这种情况下，表达式(2)的校验节点运算可以由表达式(6)重写，所述表达式(6)使用表达式a×b＝exp{ln(|a|)+ln(|b|)}×sign(a)×sign(b)的关系。然而，在x≥0情况下，sign(x)是1，并且在x<0情况下，sign(x)是-1。
【数学公式6】
在x≥0时，如果函数φ(x)定义为表达式φ(x)＝ln(tanh(x/2))，那么实现表达式φ-1(x)＝2tanh-1(e-x)。为此，表达式(6)可以变成表达式(7)。
【数学公式7】
在校验节点中，根据表达式(7)，执行表达式(2)的校验节点运算。
即，在校验节点中，如图6中所示，通过表达式(7)的校验节点运算，使用连接至校验节点的剩余边线的消息v1、v2、v3、v4以及v5，从而计算与用于计算的边线对应的消息uj。也通过相同的方法计算与其他边线对应的消息。
表达式(7)的函数φ(x)可以表示为φ(x)＝ln((ex+1)/(ex-1))，并且在x＞0时，满足φ(x)＝φ-1(x)。在函数φ(x)和φ-1(x)安装到硬件中时，可以使用LUT(查找表)安装函数φ(x)和φ-1(x)。然而，函数φ(x)和φ-1(x)变成相同的LUT。
<本公开适用的传输系统的配置实例>
图7示出本发明适用的传输系统(系统表示多个装置的逻辑聚集，并且每个配置的装置可以设置或者不设置在相同的外壳内)的一个实施方式的配置实例。
在图7中，传输系统包括传输装置11和接收装置12。
例如，传输装置11传输(广播)(传递)电视广播节目等。即，例如，传输装置11将作为传输目标的目标数据(例如，图像数据和音频数据)作为节目编码成LDPC码，并且例如，通过通信路径13(诸如，卫星电路、地面电波以及电缆(有线电路))传输。
接收装置12接收通过通信路径13从传输装置11中传输的LDPC码，将LDPC码解码，以获得目标数据，并且输出目标数据。
在这种情况下，众所周知，图7的传输系统使用的LDPC码在AWGN(加性高斯白噪声)通信路径中显示了非常高的性能。
同时，在通信路径13中，可生成突发错误或删除。尤其在通信路径13是地面电波的情况下，例如，在OFDM(正交频分多路复用)系统内，在D/U(期望信号与不期望信号之比)是0dB(不期望的的功率(＝回声)等于期望的功率(＝主要路径))的多路径环境下，根据回声(除了主要路径以外的路径)的延迟，特定符号的功率可以变成0(删除)。
在颤动中(延迟是0并且增加具有多普勒频率的回声的通信路径)，在D/U是0dB时，在特定时间的OFDM符号的整个功率可以通过多普勒频率变成0(删除)。
此外，由于从接收装置12的侧边的接收单元(在图中未显示，例如，从传输装置11中接收信号的天线)到接收装置12的布线线路的情况以及接收装置12的电源的不稳定性，所以可以生成突发错误。
同时，在LDPC码的解码中，在奇偶校验矩阵H的所述列和LDPC码的码位对应的变量节点中，如图5中所述，执行表达式(1)的变量节点运算，其中增加了LDPC码的码位(的接收值u0i)。为此，如果在用于变量节点运算的码位中生成错误，那么计算的消息的精度退化。
在LDPC码的解码中，在校验节点中，使用由连接至校验节点的变量节点计算的消息，执行表达式(7)的校验节点运算。为此，如果在多个连接的变量节点(与其对应的LDPC码的码位)中同时生成错误(包括删除)的校验节点的数量增大，那么解码性能退化。
即，如果连接至校验节点的两个或更多个变量节点同时删除，那么校验节点将值是0的概率和值是1的概率彼此相等的消息返回给所有变量节点。在这种情况下，返回相等概率的消息的校验节点不利于一个解码处理(一组变量节点运算和校验节点运算)。结果，需要增大解码处理的重复次数，解码性能退化，并且执行LDPC码的解码的接收装置12的功耗增大。
因此，在图7的传输系统中，对突发错误或删除的容忍度可以提高，同时保持在AWGN通信路径(AWGN信道)内的性能。
<传输装置11的配置实例>
图8为示出图7的传输装置11的配置实例的模块图。
在传输装置11中，将与目标数据对应的一个或多个输入流供应给模式自适应/多路复用器111。
模式自适应/多路复用器111根据需要执行模式选择和处理，例如，将给其供应的一个或多个输入流进行多路复用，并且将所获得的数据作为结果供应给填充器112。
填充器112对从模式自适应/多路复用器111中供应的数据执行必要的零填充(插入空值)，并且将所获得的数据作为结果供应给BB扰频器113。
BB扰频器113对从填充器112中供应的数据执行基带加扰(BB加扰)，并且将所获得的数据作为结果供应给BCH编码器114。
BCH编码器114对从BB扰频器113中供应的数据执行BCH编码，并且将所获得的数据作为结果供应给LDPC编码器115，作为是LDPC编码目标的LDPC目标数据。
LDPC编码器115根据奇偶校验矩阵(在所述奇偶校验矩阵中，作为与LDPC码的奇偶位对应的一部分的奇偶矩阵变成阶梯(双对角)结构)对从(例如)BCH编码器114中供应的LDPC目标数据执行LDPC编码，并且输出LDPC码，在LDPC码中，LDPC目标数据是信息位。
即，LDPC编码器115执行LDPC编码，以通过LDPC(例如，在预定的标准DVB-S.2、DVB-T.2、DVB-C.2等中定义的(与奇偶校验矩阵对应)LDPC码以及在ATSC 3.0中使用的(与奇偶校验矩阵对应的)LDPC码等)，将LDPC目标数据编码，并且输出所获得的LDPC码作为结果。
在DVB-T.2标准中定义的LDPC码以及在ATSC 3.0中使用的LDPC码是IRA(非规则重复累加)码，并且LDPC码的奇偶校验矩阵的奇偶矩阵变成阶梯结构。稍后描述奇偶矩阵和阶梯结构。例如，在2000年9月的Proceedings of 2nd International Symposium on Turbocodes and Related Topics的第1-8页中，在作者为H.Jin、A.Khandekar以及R.J.McEliece的“Irregular Repeat-Accumulate Codes”中，描述了IRA码。
将由LDPC编码器115输出的LDPC码供应给位交织器116。
位交织器116对从LDPC编码器115中供应的LDPC码执行稍后描述的位交织，并且在位交织之后，将LDPC码供应给映射器117。
映射器117以将从位交织器116中供应的LDPC码映射到信号点中，所述信号点以LDPC码的一位或多位的代码位为单位(符号单位)表示正交调制的一个符号，并且执行正交调制(多级调制)。
即，映射器117在由表示与载波相同相位的I分量的I轴以及表示与载波正交的Q分量的Q轴限定的IQ平面(IQ星座)上，执行将从位交织器116中供应的LDPC码映射到由执行LDPC码的正交调制的调制方案确定的信号点中的映射，并且执行正交调制。
在由映射器117执行的正交调制的调制方案中决定的信号点的数量是时2m时，LDPC码的m位码位用作符号(一个符号)，并且映射器117将从位交织器116中供应的LDPC码映射到表示在符号单位内的2m信号点之中的一个符号的信号点中。
在此处，由映射器117执行的正交调制的调制方案的实例包括在诸如标准DVB-T.2中规定的调制方案、调度为在ATSC 3.0中使用的调制方案以及其他调制方案，即，包括二进制相移键控(BPSK)、正交相移键控(QPSK)、8相移键控(8PSK)、16幅度相移键控(APSK)、32APSK、16正交调幅(QAM)、16QAM、64QAM、256QAM、1024QAM、4096QAM以及4脉冲幅度调制(PAM)。例如，根据传输装置11的运算符的运算，预先设置在映射器117中执行正交调制的调制方案。
将由映射器117的处理获得的数据(将符号映射到信号点中的映射结果)供应给时间交织器118。
时间交织器118以符号为单位对从映射器117中供应的数据执行时间交织(在时间方向的交织)，并且将所获得的数据作为结果供应给单输入单输出/多输入单输出编码器(SISO/MISO编码器)119。
SISO/MISO编码器119对从时间交织器118中供应的数据执行空间-时间编码，并且将数据供应给频率交织器120。
频率交织器120对从SISO/MISO编码器119中供应的数据以符号为单位执行频率交织(在频率方向交织)，并且将数据供应给帧构建器/资源分配单元131。
另一方面，例如，将用于传输控制的控制数据(信令)(例如，BB信令(基带信令)(BB报头))供应给BCH编码器121。
BCH编码器121对给其供应的信令执行BCH编码，并且将所获得的数据作为结果供应给LDPC编码器122，与BCH编码器114相似。
LDPC编码器122将从BCH编码器121中供应的数据设为LDPC目标数据，对该数据执行LDPC编码，并且将所获得的LDPC码作为结果供应给映射器123，与LDPC编码器115相似。
映射器123将从LDPC编码器122中供应的LDPC码映射到信号点中，所述信号点以LDPC码的一个或多个位的码位为单位(符号单位)表示正交调制的一个符号，执行正交调制，并且将所获得的数据作为结果供应给频率交织器124，与映射器117相似。
频率交织器124以符号为单位，对从映射器123中供应的数据执行频率交织，并且将数据供应给帧构建器/资源分配单元131，与频率交织器120相似。
帧构建器/资源分配单元131将导频符号插入从频率交织器120和124中供应的数据(符号)的必要位置内，配置包括来自获得的数据(符号)的预定数量的符号的帧(例如，物理层(PL)帧、T2帧、C2帧等)作为结果获得，并且将帧供应给OFDM生成单元132。
OFDM生成单元132生成与从帧构建器/资源分配单元131中供应的帧相对应的OFDM信号，并且通过通信路径13传输OFDM信号(图7)。
在此处，例如，传输装置11可以配置为不包括在图8中显示的部分模块，例如，时间交织器118、SISO/MISO编码器119、频率交织器120以及频率交织器124。
<位交织器116的配置实例>
图9示出了图8的位交织器116的一个配置实例。
位交织器116具有交织数据的功能并且包括奇偶交织器23、分组交织器24以及分块交织器25。
奇偶交织器23执行奇偶交织，用于将从LDPC编码器115中供应的LDPC码的奇偶位交织到其他奇偶位的位置内，并且在奇偶交织之后，将LDPC码供应给分组交织器24。
分组交织器24对从奇偶交织器23中供应的LDPC码执行分组交织，并且在分组交织之后，将LDPC码供应给分块交织器25。
在此处，在分组交织中，一个段的360个位用作一个位组，其中，一个代码的LDPC码以360位(等于稍后描述的单位大小P)为单位分段，并且从奇偶交织器23中供应的LDPC码从头开始，以位组为单位交织。
在执行分组交织时，误码率可以改善至比不执行分组交织时更好，结果，能够在数据传输中确保优异的通信质量。
分块交织器25执行分块交织，用于将从分组交织器24中供应的LDPC码多路分用，例如，将对应于一个代码的LDPC码转换成用作映射单位的m位符号，并且将m位符号供应给映射器117(图8)。
在此处，在分块交织中，例如，将对应于一个代码的LDPC码转换成m位符号，以便从分组交织器24中供应的LDPC码写入储存区域内，在该存储区域中，用作在列(竖直)方向储存预定数量的位的储存区域的列，以以在列方向的符号的位数m，在行(水平)方向布置，并且从行方向的储存区域中读取。
<LDPC码的奇偶校验矩阵H>
接下来，图10示出了用于由图8的LDPC编码器115进行LDPC编码的奇偶校验矩阵H的一个实例。
奇偶校验矩阵H成为LDGM(低密度生成矩阵)结构，并且可以由表达式H＝[HA|HT](信息矩阵HA的元素设为左元素并且奇偶矩阵HT的元素设为右元素的矩阵)表示，使用与在LDPC码的码位之中的信息位对应的部分的信息矩阵HA以及与奇偶位对应的奇偶矩阵HT。
在这种情况下，在LDPC码的一个代码(一个码字)的码位之中的信息位的位数以及奇偶位的位数分别称为信息长度K和奇偶长度M，并且LDPC码的一个代码(一个码字)的码位的码数称为代码长度N(＝K+M)。
由编码率确定具有某个代码长度N的LDPC码的信息长度K和奇偶长度M。奇偶校验矩阵H成为矩阵，其中，行×列是M×N(M×N的矩阵)。信息矩阵HA成为M×K矩阵，并且奇偶矩阵HT成为M×M矩阵。
图11是用于在图8的LDPC编码器115中进行LDPC编码的奇偶校验矩阵H的奇偶矩阵HT的一个实例。
用于在LDPC编码器115中进行LDPC编码的奇偶校验矩阵H的奇偶矩阵HT与(例如)在DVB-T.2等标准中规定的LDPC码的奇偶校验矩阵H的奇偶矩阵HT相同。
在标准DVB-T.2等中定义的LDPC码的奇偶校验矩阵H的奇偶矩阵HT为阶梯结构矩阵(下双对角线矩阵)，其中，元素1设置为阶梯形状，如在图11中所示。奇偶矩阵HT的行权重相对于第一行为1，并且相对于剩余的行为2。列权重相对于最后一列为1，并且相对于剩余的列为2。
如上所述，使用奇偶校验矩阵H，可以容易地生成奇偶矩阵HT为阶梯结构的奇偶校验矩阵H的LDPC码。
即，LDPC码(一个码字)由行向量c表示，并且通过转置行向量获得的列向量由CT表示。此外，作为LDPC码的行向量c的信息位部分由行向量A表示，并且奇偶位部分由行向量T表示。
使用与信息位对应的行向量A以及与奇偶位对应的行向量T，行向量c可以由表达式c＝[A|T]表示(行向量，其中，行向量A的元素设为左元素，并且行向量T的元素设为右元素)。
在奇偶校验矩阵H以及与LDPC码对应的行向量c＝[A|T]中，需要满足表达式HcT＝0。在奇偶校验矩阵H＝[HA|HT]的奇偶矩阵HT变成在图11中显示的阶梯结构时，通过从表达式HcT＝0中的列向量HcT的第一行的元素开始依次(按照顺序)将每行的元素设为0，可以依次计算与构成满足表达式HcT＝0的行向量c＝[A|T]的奇偶位对应的行向量T，。
图12是在标准DVB-T.2等中定义的LDPC码的奇偶校验矩阵H的示图。
关于从DVB-T.2等标准中定义的LDPC码的奇偶校验矩阵H的第1列开始的KX列的列权重为X，对于随后的K3列为3，对于随后的(M-1)列为2，并且对于最后一列为1。
在这种情况下，KX+K3+M–1+1等于代码长度N。
图13为相对于在标准DVB-T.2等中定义的LDPC码的每个编码率r的列数KX、K3以及M以及列权重X的示图。
在标准DVB-T.2等中，限定代码长度N为64800位以及16200位的LDPC码。
相对于代码长度N为64800位的LDPC码，限定11个编码率(额定编码率)1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6、8/9以及9/10。相对于代码长度N为16200位的LDPC码，限定10个编码率1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6以及8/9。
在后文中，64800位的代码长度N称为64kbit，并且16200的代码长度N称为16kbit。
相对于LDPC码，误码率在与奇偶校验矩阵H的列权重较大的列对应的码位中往往较低。
在图12和图13中显示的并且在标准DVB-T.2等中定义的奇偶校验矩阵H中，前侧(左侧)的列的列权重往往较大。因此，对于与奇偶校验矩阵H对应的LDPC码，前侧的码位往往对于错误是健壮的(对错误具有容忍)，并且尾侧的码位往往对于错误是薄弱的。
<奇偶交织>
接下来，参照图14到图16，描述图9的奇偶交织器23的奇偶交织。
图14示出了LDPC码的奇偶校验矩阵的Tanner图(其一部分)的一个实例。
如图14中所示，如果在同时连接至校验节点的变量节点(与该变量节点对应的码位)之中的多个(例如，2个)变量节点变成错误(例如，删除)，那么校验节点将值为0的概率和值为1的概率彼此相等的消息返回给与校验节点连接的所有变量节点。为此，如果同时连接至相同的校验节点的多个变量节点变成删除，那么解码性能退化。
同时，由图8的LDPC编码器115输出的LDPC码是IRA码，与在DVB-T.2等标准中限定的LDPC码相同，并且奇偶校验矩阵H的奇偶矩阵HT成为阶梯状结构，如在图11中所示。
图15示出了如图11中所示变成阶梯结构的奇偶矩阵HT以及与奇偶矩阵HT对应的Tanner图的一个实例。
即，图15的A示出了变成阶梯结构的奇偶矩阵HT的一个实例，并且图15的B示出了与图15的A的奇偶矩阵HT对应的Tanner图。
在具有阶梯结构的奇偶矩阵HT中，元素1在每行(不包括第一行)中相邻。因此，在奇偶矩阵HT的Tanner图中，与其中奇偶矩阵HT的值是1的两个相邻元素的列对应的两个相邻变量节点与相同的校验节点连接。
因此，与两个上述相邻变量节点对应的奇偶位由于突发错误和删除等而同时变成错误时，与对应于变成错误的那两个奇偶位的两个变量节点(用于使用奇偶位找出消息的变量节点)连接的校验节点，将值0的概率和值1的概率是相等概率的消息返回至与校验节点连接的变量节点，并且因此，解码的性能退化。而且，在突发长度(继续变成错误的奇偶位的位数)变大时，返回相等概率的消息的校验节点的数量增大，并且解码的性能进一步退化。
因此，奇偶交织器23(图9)执行奇偶交织，用于将来自LDPC编码器115的LDPC码的奇偶位交织到其他奇偶位的位置内，以防止解码性能退化。
图16是与经受由图9的奇偶交织器23执行的奇偶交织的LDPC码对应的奇偶校验矩阵H的奇偶矩阵HT的示图。
在此处，与由LDPC编码器115输出的LDPC码对应的奇偶校验矩阵H的信息矩阵HA具有循环结构，与对应于诸如DVB-T.2等标准中定义的LDPC码的奇偶校验矩阵H的信息矩阵一样。
循环结构表示某个列与通过循环移位另一个列所获得的列匹配的结构，并且例如，包括一种结构，其中，P列中的每行的1的位置为通过在列方向将P列的第1列循环移位预定的值(例如，与通过针对每个P列分分割奇偶长度M所获得的值q成比例的值)所获得的位置。在后文中，在循环结构内的P列适当地称为单位大小。
作为在DVB-T.2等标准中限定的LDPC码，如在图12和图13中所述，具有两种LDPC码，其代码长度N是64800位和16200位，并且对于这两种LDPC码，单位大小P限定为360，这是在奇偶长度M的除数之中的一个除数(不包括1和M)。
奇偶长度M成为除了使用根据编码率不同的值q，由表达式M＝q×P＝q×360表示的质数以外的值。因此，与单位大小P相似，值q是在奇偶长度M的除数之中不包括1和M的除数，并且通过将奇偶长度M除以单位大小P获得这个值(作为奇偶长度M的除数的P和q的乘积变成奇偶长度M)。
如上所述，在假设信息长度是K时，假设等于或大于0并且小于P的整数是x并且假设等于或大于0并且小于q的整数是y，奇偶交织器23将N个位的LDPC码的码位之中的第K+qx+y+1个码位交织到第K+Py+x+1个码位的位置，作为奇偶交织。
由于K+qx+y+1个码位和第K+Py+x+1个码位两者均是第K+1个码位之后的码位，所以这两个码位是奇偶位，因此，根据奇偶交织，移动LDPC码奇偶位的位置。
根据奇偶交织，与相同的校验节点连接的变量节点(与其对应的奇偶位)由单位大小P(即，在这种情况下，360位)分开。为此，在突发长度小于360位时，可以防止与相同的校验节点连接的多个变量节点同时变成错误。结果，可以提高抵抗突发错误的容忍。
在用于将第(K+qx+y+1)码位交织到第(K+Py+x+1)码位的位置内的交织之后的LDPC码与通过执行列替换所获得的奇偶校验矩阵(在后文中称为转换奇偶校验矩阵)的LDPC码匹配，该列替换用于使用第(K+Py+x+1)列代替原始奇偶校验矩阵H的第(K+qx+y+1)列。
在转换奇偶校验矩阵的奇偶矩阵中，如图16中所示，使用P列(在图16中，360列)作为单位的伪循环结构出现。
在此处，伪循环结构是一种结构，其中，除了其一部分以外的剩余部分具有循环结构
通过在DVB-T.2等标准中限定的LDPC码的奇偶校验矩阵上执行与奇偶交织对应的列置换所获得的转换奇偶校验矩阵具有伪循环结构，而非(完美的)循环结构，这是因为其在转换奇偶校验矩阵的右上角部分的360行×360列的一部分(稍后描述的位移矩阵)中是一个元素1(这是0元素)是不足的。
针对由LDPC编码器115输出的LDPC码的奇偶校验矩阵的转换奇偶校验矩阵具有伪循环结构，例如，与在DVB-T.2等标准中限定的LDPC码的奇偶校验矩阵的转换奇偶校验矩阵相似。
相对于原始奇偶校验矩阵H，图16的转换奇偶校验矩阵变成通过执行与奇偶交织对应的列替换以及行的替换(行替换)所获得的矩阵，以便利用稍后描述的本构矩阵配置转换奇偶校验矩阵。
图17为示出由图8的LDPC编码器115、位交织器116和映射器117执行的处理的流程图。
LDPC编码器115等待从BCH编码器114中供应LDPC目标数据。在步骤S101中，LDPC编码器115使用LDPC码将LDPC目标数据编码，并且将LDPC码供应给位交织器116。处理继续进入步骤S102。
在步骤S102中，位交织器116在从LDPC编码器115中供应的LDPC码上，执行位交织，并且将由位交织获得的符号供应给映射器117，并且处理继续进入步骤S103。
即，在步骤S102中，在位交织器116(图9)中，奇偶交织器23对从LDPC编码器115供应的LDPC码执行奇偶交织，并且将在奇偶交织之后的LDPC码供应给分组交织器24。
分组交织器24在从奇偶交织器23中供应的LDPC码上执行分组交织，并且将所产生的LDPC码供应给分块交织器25。
分块交织器25在经受由分组交织器24执行的分组交织的LDPC码上执行分块交织，并且将所获得的m位符号作为结果供应给映射器117。
在步骤S103中，映射器117将从分块交织器25中供应的符号映射到在由映射器117执行的正交调制的调制方案中决定的2m个信号点中的任一个，执行正交调制，并且将所获得的数据作为结果供应给时间交织器118。
如上所述，通过执行奇偶交织和分组交织，能够在将LDPC码的多个码位用作一个符号来进行传输时，改善误码率。
在此处，在图9中，为了方便解释，单独地配置用作执行奇偶交织的块体的奇偶交织器23以及用作执行分组交织的块体的分组交织器24，但是可以整体地配置奇偶交织器23和分组交织器24。
即，奇偶交织和分组交织二者可以通过相对于存储器写入和读取码位而执行，并且可以由矩阵表示，以将用于执行码位的写入的地址(写入地址)转换成用于执行码位的读取的地址(读取地址)。
因此，如果计算出通过将表示奇偶交织的矩阵与表示分组交织的矩阵相乘所获得的矩阵，那么由该矩阵转换码位，执行奇偶交织，并且可以获得在奇偶交织之后的LDPC码的分组交织的结果。
除了奇偶交织器23和分组交织器24以外，可以整体地配置分块交织器25。
即，由分块交织器25执行的分块交织可以由矩阵表示，以将储存LDPC码的储存器的写入地址转换成读取地址。
因此，如果计算出通过将表示奇偶交织的矩阵、表示分组交织的矩阵以及表示分块交织的矩阵相乘所获得的矩阵，那么可以由矩阵共同执行奇偶交织、分组交织以及分块交织。
<LDPC编码器115的配置实例>
图18为示出图8的LDPC编码器115的配置实例的模块图。
还通过相同的方式配置图8的LDPC编码器122。
如在图12和图13中所述，在标准DVB-T.2等中，限定具有64800和16200位的两个代码长度N的LDPC码。
对于代码长度N为64800位的LDPC码，限定11个编码率1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6、8/9以及9/10。对于代码长度N为16200位的LDPC码，限定10个编码率1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6以及8/9(图12和图13)。
例如，LDPC编码器115可以根据为每个代码长度N以及每个编码率准备的奇偶校验矩阵H，使用具有64800和16200位的代码长度N的每个编码率的LDPC码，执行编码(纠错编码)。
LDPC编码器115包括编码处理单元601和储存单元602。
编码处理单元601包括编码率设置单元611、初始值表读取单元612、奇偶校验矩阵生成单元613、信息位读取单元614、编码奇偶运算单元615、控制单元616。编码处理单元601执行供应给LDPC编码器115的LDPC目标数据的LDPC编码，并且将获得的LDPC码作为结果供应给位交织器116(图8)。
即，编码率设置单元611根据运算符的运算，设置LDPC码的代码长度N和编码率。
初始值表读取单元612从储存单元602中读取稍后描述的奇偶校验矩阵初始值表，该表与由编码率设置单元611设置的代码长度N和编码率对应。
奇偶校验矩阵生成单元613基于由初始值表读取单元612读取的奇偶校验矩阵初始值表，在列方向上以360列(单位大小P)为周期，根据由编码率设置单元611设置的代码长度N和编码率，设置与信息长度K(＝代码长度N-奇偶长度M)对应的信息矩阵HA的元素1，来生成奇偶校验矩阵H，并且在储存单元602内储存奇偶校验矩阵H。
信息位读取单元614从供应给LDPC编码器115的LDPC目标数据中读取(提取)与信息长度K对应的信息位。
编码奇偶运算单元615从储存单元602中读取由奇偶校验矩阵生成单元613生成的奇偶校验矩阵H，并且使用奇偶校验矩阵H，根据预定的表达式，通过计算针对由信息位读取单元614读取的信息位的奇偶位，生成码字(LDPC码)。
控制单元616控制构成编码处理单元601的每个模块。
在储存单元602中，存储相对于代码长度N(例如，64800位和16200位)，与在图12和图13中显示的多个编码率对应的多个奇偶校验矩阵初始值表。此外，储存单元602暂时储存编码处理单元601的处理所需要的数据。
图19为示出图18的LDPC编码器115的处理的一个实例的流程图。
在步骤S201中，编码率设置单元611确定(设置)代码长度N和编码率r，以执行LDPC编码。
在步骤S202中，初始值表读取单元612从储存单元602中读取与由编码率设置单元611确定的代码长度N和编码率r对应的先前确定的奇偶校验矩阵初始值表。
在步骤S203中，奇偶校验矩阵生成单元613使用由初始值表读取单元612从储存单元602中读取的奇偶校验矩阵初始值表，计算(生成)由编码率设置单元611确定的代码长度N和编码率r的LDPC码的奇偶校验矩阵H，将奇偶校验矩阵供应给储存单元602，并且在储存单元内储存奇偶校验矩阵。
在步骤S204中，信息位读取单元614从供应给LDPC编码器115的LDPC目标数据中读取与由编码率设置单元611确定的代码长度N和编码率r对应的信息长度K(＝N×r)的信息位，从储存单元602中读取由奇偶校验矩阵生成单元613计算的奇偶校验矩阵H，并且将信息位和奇偶校验矩阵供应给编码奇偶运算单元615。
在步骤S205中，编码奇偶运算单元615使用从信息位读取单元614中读取的信息位和奇偶校验矩阵H，依次运算满足表达式(8)的码字c的奇偶位。
HcT＝0...(8)
在表达式(8)中，c表示行向量，作为码字(LDPC码)，并且cT表示行向量c的转置。
如上所述，在作为LDPC码(一个码字)的行向量c的信息位的一部分由行向量A表示，并且奇偶位的一部分由行向量T表示时，行向量c可以由将行向量A用作信息位并且将行向量T用作奇偶位的表达式c＝[A/T]表示。
在与LDPC码对应的奇偶校验矩阵H以及行向量c＝[A/T]中，需要满足表达式HcT＝0。在奇偶校验矩阵H＝[HA|HT]的奇偶矩阵HT成为在图11中显示的阶梯结构时，通过从在表达式HcT＝0中的列向量HcT的第一行的元素开始依次将每行的元素设为0，可以依次计算与构成满足表达式HcT＝0的行向量c＝[A/T]的奇偶位对应的行向量T。
如果编码奇偶运算单元615相对于来自信息位读取单元614的信息位A计算奇偶位T，那么编码奇偶运算单元615输出由信息位A和奇偶位T表示的码字c＝[A/T]，作为信息位A的LDPC编码结果。
然后，在步骤S206中，控制单元616确定LDPC编码是否结束。当在步骤S206中确定LDPC编码未结束时，即具有执行LDPC编码的LDPC目标数据时，处理返回步骤S201(或步骤S204)。在后文中，重复步骤S201(或步骤S204)到S206的处理。
在步骤S206中确定LDPC编码结束时，即，没有LDPC目标数据执行LDPC编码时，LDPC编码器115结束处理。
如上所述，准备了与每个代码长度N和每个编码率r对应的奇偶校验矩阵初始值表，并且LDPC编码器115使用从对应于预定的代码长度N和预定的编码率r的奇偶校验矩阵初始值表中生成的奇偶校验矩阵H，执行预定的代码长度N和预定的编码率r的LDPC编码。
<奇偶校验矩阵初始值表的实例>
奇偶校验矩阵初始值表是表，该表表示用于每360列(单位大小P)，根据LDPC码(由奇偶校验矩阵H定义的LDPC码)的代码长度N和编码率r，与信息长度K对应的奇偶校验矩阵H的信息矩阵HA(图10)的元素1的位置，并且预先针对每个代码长度N和每个编码率r的每个奇偶校验矩阵H制定。
即，奇偶校验矩阵初始值表至少表示信息矩阵HA的每360列(单位大小P)的元素1的位置。
奇偶校验矩阵H的实例包括：奇偶校验矩阵，其中，(整个)奇偶矩阵HT具有在DVB-T.2等中规定的阶梯结构；以及奇偶校验矩阵，其中，一部分奇偶矩阵HA具有阶梯结构，并且剩余部分是由CRC/ETRI提出的对角矩阵(单位矩阵)。
在后文中，表示其中奇偶矩阵HT具有在DVB-T.2等中规定的阶梯结构的奇偶校验矩阵的奇偶校验矩阵初始值表的表示方案称为DVB方案，并且表示由CRC/ETRI提出的奇偶校验矩阵的奇偶校验矩阵初始值表的表示方案称为ETRI方案。
图20是在DVB方法中的奇偶校验矩阵初始值表的一个实例的示图。
即，图20示出了相对于奇偶校验矩阵H的奇偶校验矩阵初始值表，该奇偶校验矩阵在标准DVB-T.2中定义并且具有16200位的代码长度N以及1/4的编码率(DVB-T.2的记号的编码率)r。
奇偶校验矩阵生成单元613(图18)如下使用在DVB方法中的奇偶校验矩阵初始值表，计算奇偶校验矩阵H。
图21是示出根据DVB方法中的奇偶校验矩阵初始值表中计算奇偶校验矩阵H的方法的示图。
即，图21示出了相对于奇偶校验矩阵H的奇偶校验矩阵初始值表，该奇偶校验矩阵在标准DVB-T.2中定义并且具有16200位的代码长度N以及2/3的编码率r。
在DVB方法中的奇偶校验矩阵初始值表是表，该表针对每360列(单位大小P)表示根据LDPC码的代码长度N和编码率r与信息长度K对应的整个信息矩阵HA的元素1的的位置。在其第i行中，奇偶校验矩阵H的第(1+360×(i–1))列的元素1的行序号(在奇偶校验矩阵H的第一行的行序号设为0时的行序号)由第1+360×(i–1)列的多个列权重设置。
在此处，由于与在DVB方案的奇偶校验矩阵H中的奇偶长度M对应的奇偶矩阵HT(图10)固定为在图15中显示的阶梯结构，所以如果能够通过奇偶校验矩阵初始值表获得与信息长度K对应的信息矩阵HA(图10)，那么能够获得奇偶校验矩阵H。
根据信息长度K，在DVB方法中的奇偶校验矩阵初始值表的行序号k+1不同。
在信息长度K与奇偶校验矩阵初始值表的行序号k+1之间实现表达式(9)的关系。
K＝(k+1)×360...(9)
在这种情况下，表达式(9)的360是在图16中描述的单位大小P。
在图21的奇偶校验矩阵初始值表中，从第一行到第三行设置13个数值，并且从第四行到第(k+1)行(在图21中，第30行)设置3个数值。
因此，从图21的奇偶校验矩阵初始值表中计算的奇偶校验矩阵H的列权重从第1列到第(1+360×(3–1)-1)列是13，并且从第(1+360×(3–1))列到第K列是3。
在奇偶校验矩阵H的第一列中，图21的奇偶校验矩阵初始值表的第一行为0、2084、1613、1548、1286、1460、3196、4297、2481、3369、3451、4620以及2622，这表明具有行序号0、2084、1613、1548、1286、1460、3196、4297、2481、3369、3451、4620以及2622的行的元素是1(并且其他元素是0)。
在奇偶校验矩阵H的第361(＝1+360×(2–1))列中，图21的奇偶校验矩阵初始值表的第二行为1、122、1516、3448、2880、1407、1847、3799、3529、373、971、4358以及3108，这表明具有行数1、122、1516、3448、2880、1407、1847、3799、3529、373、971、4358以及3108的行的元素是1。
如上所述，奇偶校验矩阵初始值表表示奇偶校验矩阵H的信息矩阵HA中每360列的元素1的位置。
根据奇偶长度M，通过在向下方向(列的向下方向)周期性循环移位由奇偶校验矩阵初始值表确定的第(1+360×(i–1))列的元素1，设置除了奇偶校验矩阵H的第(1+360×(i–1))列以外的列，即，从第(2+360×(i–1))列到第(360×i)列的各个列。
即，通过在向下方向将第(1+360×(i–1))列循环移位M/360(＝q)，获得第(2+360×(i–1))列，并且通过在向下方向将第(1+360×(i–1))列循环移位2×M/360(＝2×q)，获得接下来的第(3+360×(i–1))列(通过在向下方向将第(2+360×(i–1))列循环移位M/360(＝q)来获得)。
如果奇偶校验矩阵初始值表的第i行(从上侧起的第i行)的第j列(从左侧起的第j列)的数值表示为hi,j，并且奇偶校验矩阵H的第w列的第j个元素1的行序号表示为Hw-j，那么通过表达式(10)，可以计算作为奇偶校验矩阵H的除了第(1+360×(i–1))列以外的列的第w列的元素1的行序号Hw-j。
Hw-j＝mod{hi,j+mod((w-1),P)×q,M) (10)
在这种情况下，mod(x、y)表示通过将x除以y所获得的余数。
此外，P是上述单位大小。在本实施方式中，例如，与标准DVB-S.2、DVB-T.2以及DVB-C.2相同，P是360。此外，q是通过将奇偶长度M除以单位大小P(＝360)所获得的值M/360。
奇偶校验矩阵生成单元613(图18)通过奇偶校验矩阵初始值表规定奇偶校验矩阵H的第(1+360×(i–1))列的元素1的行序号。
奇偶校验矩阵生成单元613(图18)根据表达式(10)计算作为奇偶校验矩阵H的除了第(1+360×(i–1))列以外的列的第w列的元素1的行序号Hw-j，并且生成奇偶校验矩阵H，其中，所获得的行序号的元素设为1。
图22为ETRI方案的奇偶校验矩阵的结构的示图。
ETRI方案的奇偶校验矩阵配置有A矩阵、B矩阵、C矩阵、D矩阵以及Z矩阵。
A矩阵是由LDPC码的预定值g和信息长度K(＝代码长度N×编码率r)表示的奇偶校验矩阵左上角的g×K矩阵。
B矩阵是与A矩阵的右边相邻的具有阶梯结构的g×g矩阵。
C矩阵是在A矩阵和B矩阵之下相邻的(N-K-g)×(K+g)矩阵。
D矩阵是与C矩阵的右边相邻的(N-K-g)×(N-K-g)单位矩阵。
Z矩阵是与B矩阵的右边相邻的g×(N-K-g)零矩阵。
在配置有A到D矩阵以及Z矩阵的ETRI方案的奇偶校验矩阵中，A矩阵和C矩阵的一部分配置信息矩阵，并且B矩阵、C矩阵的一部分、D矩阵以及Z矩阵配置奇偶矩阵。
进一步，由于B矩阵是具有阶梯结构的矩阵，并且D矩阵是单位矩阵，所以ETRI方案的奇偶校验矩阵的一部分奇偶矩阵(一部分B矩阵)具有阶梯结构，并且剩余部分(D矩阵部分)是对角矩阵(单位矩阵)。
与DVB方案的奇偶校验矩阵的信息矩阵一样，对于每360列(单位大小P)，A矩阵和C矩阵具有循环结构，并且ETRI方案的奇偶校验矩阵初始值表表示在360列的单元内的A矩阵和C矩阵的元素1的位置。
在此处，如上所述，由于A矩阵和C矩阵的一部分配置信息矩阵，所以可以说，表示在360列的单元内的A矩阵和C矩阵的元素1的位置的ETRI方案的奇偶校验矩阵初始值表至少表示在360列的单元内的信息矩阵的元素1的位置。
图23为ETRI方案的奇偶校验矩阵初始值表的实例的示图。
换言之，图23示出了用于奇偶校验矩阵的奇偶校验矩阵初始值表的实例，其中，代码长度N是50位，并且编码率r是1/2。
ETRI方案的奇偶校验矩阵初始值表是表，其中，表示A矩阵和C矩阵每个单位大小P的元素1的位置，并且在数量上与第(1+P×(i-1))列的列权重对应的奇偶校验矩阵的第(1+P×(i-1))列的元素1的行序号(在奇偶校验矩阵的第一行的行数是0时的行序号)设置在第i行内。
在此处，为简化描述，例如，假设单位大小P是5。
进一步，ETRI方案的奇偶校验矩阵的参数包括g＝M1、M2、Q1以及Q2。
g＝M1是用于决定B矩阵的尺寸的参数，并且具有作为单位大小P的倍数的值。通过调整g＝M1，改变LDPC码的性能，并且在决定奇偶校验矩阵时，将g＝M1调整为预定值。在此处，假设作为单位大小P的三倍的15用作g＝M1。
M2具有通过从奇偶长度M中减去M1所获得的值M-M1。
在此处，由于信息长度K是N×r＝50×1/2＝25，并且奇偶长度M是N-K＝50-25＝25，所以M2是M-M1＝25-15＝10。
Q1从公式Q1＝M1/P中获得，并且表示在A矩阵内的循环移位的移位数量(行数)。
换言之，在ETRI方案的奇偶校验矩阵的A矩阵的除了第(1+P×(i-1))列以外的每列中，即，在第(2+P×(i-1))列到第(P×i)列的每个中，由奇偶校验矩阵初始值表决定的第(1+360×(i-1))列的元素1周期性地向下(在列中向下)循环移位并且设置，并且Q1表示在A矩阵内的循环移位的移位数。
Q2从公式Q2＝M2/P中获得，并且表示在C矩阵内的循环移位的移位数量(行数)。
换言之，在ETRI方案的奇偶校验矩阵的C矩阵的除了第(1+P×(i-1)列以外的每列中，即，在第(2+P×(i-1))列到第(P×i)列的每个中，由奇偶校验矩阵初始值表决定的第(1+360×(i-1))列的元素1周期性地向下(在列中向下)循环移位并且设置，并且Q2表示在C矩阵内的循环移位的移位数。
在此处，Q1是M1/P＝15/5＝3，并且Q2是M2/P＝10/5＝2。
在图23的奇偶校验矩阵初始值表中，3个数值设置在第一和第二行，一个数值设置在第三到第五行，并且根据一系列数字值，从图23的奇偶校验矩阵初始值表中获得的奇偶校验矩阵的列权重在第一列到第(1+5×(2-1)-1)列是3并且在第(1+5×(2-1))列到第五列是1。
换言之，2、6以及18设置在图23的奇偶校验矩阵初始值表的第一行中，这表示在奇偶校验矩阵的第1列内具有行序号2、6以及18的行的元素是1(并且其他元素是0)。
在此处，在这种情况下，A矩阵是15×25(g×K)矩阵，C矩阵是10×40((N-K-g)×(K+g))矩阵，在奇偶校验矩阵内具有行序号0到14的行是A矩阵的行，并且在奇偶校验矩阵内具有行序号15到24的行是C矩阵的行。
因此，在具有行序号2、6以及18的行(在后文中称为行#2、#6以及#18)之中，行#2和#6是A矩阵的行，并且行#18是C矩阵的行。
2、10以及19设置在图23的奇偶校验矩阵初始值表的第二行中，这表示在奇偶校验矩阵的第6(＝1+5×(2-1))列内的行#2、#10以及#19的元素是1。
在此处，在奇偶校验矩阵的第6(＝1+5×(2-1))列内，在行#2、#10以及#19之中，行#2以及#10是A矩阵的行，并且行#19是C矩阵的行。
22设置在图23的奇偶校验矩阵初始值表的第三行中，这表示在奇偶校验矩阵的第11(＝1+5×(3-1))列内的行#22的元素是1。
在此处，在奇偶校验矩阵的第11(＝1+5×(3-1))列内，行#22是C矩阵的行。
同样，在图23的奇偶校验矩阵初始值表的第四列中的19表示在奇偶校验矩阵的第16(＝1+5×(4-1))列内的行#19的元素是1，并且在图23的奇偶校验矩阵初始值表的第五列中的15表示在奇偶校验矩阵的第21(＝1+5×(5-1))列内的行#15的元素是1。
如上所述，奇偶校验矩阵初始值表表示奇偶校验矩阵的A矩阵和C矩阵的每个单位大小P(＝5列)的元素1的位置。
在除了奇偶校验矩阵的A矩阵和C矩阵的第(1+5×(i-1))列以外的每列中，即，在第(2+5×(i-1))列到第(5×i)列的每个中，由奇偶校验矩阵初始值表决定的第(1+5×(i-1))列的元素1周期性地向下(在列中向下)循环移位并且根据参数Q1和Q2设置。
换言之，例如，在A矩阵的第(2+5×(i-1))列中，第(1+5×(i-1))列向下循环移位Q1(＝3)，并且在第(3+5×(i-1))列中，第(1+5×(i-1))列向下循环移位2×Q1(＝2×3)(第(2+5×(i-1))列向下循环移位Q1)。
进一步，例如，在C矩阵的第(2+5×(i-1))列中，第(1+5×(i-1))列向下循环移位Q2(＝2)，并且在第(3+5×(i-1))列中，第(1+5×(i-1))列向下循环移位2×Q2(＝2×2)(第(2+5×(i-1))列向下循环移位Q2)。
图24为从图23的奇偶校验矩阵初始值表中生成的A矩阵的示图。
在图24的A矩阵中，根据图23的奇偶校验矩阵初始值表的第一行，第1(＝1+5×(1-1))列的行#2和#6的元素是1。
进一步，在第2(＝2+5×(1-1))列到第5(＝5+5×(1-1))列中的每个中，紧接着前一列向下循环移位Q1＝3。
进一步，在图24的A矩阵中，根据图23的奇偶校验矩阵初始值表的第二行，第6(＝1+5×(2-1))列的行#2和#10的元素是1。
进一步，在第7(＝2+5×(2-1))列到第10(＝5+5×(2-1))列中的每个中，紧接着前一列向下循环移位Q1＝3。
图25为B矩阵的奇偶校验交织的示图。
奇偶校验矩阵生成单元613(图18)使用奇偶校验矩阵初始值表生成A矩阵，并且在A矩阵的右边，设置具有阶梯结构的B矩阵。进一步，奇偶校验矩阵生成单元613将B矩阵视为奇偶矩阵，并且执行奇偶校验交织，以便具有阶梯结构的B矩阵的相邻元素1在行方向彼此远离单位大小P＝5。
图25示出了在B矩阵经受奇偶校验交织之后的A矩阵和B矩阵。
图26为从图23的奇偶校验矩阵初始值表中生成的C矩阵的示图。
在图26的C矩阵中，根据图23的奇偶校验矩阵初始值表第1(＝1+5×(1-1))列的行#18的元素是1。
进一步，第2(＝2+5×(1-1))列到第5(＝5+5×(1-1))列中的每个是紧接着前一列向下循环移位Q2＝2的列。
进一步，在图26的C矩阵中，根据图23的奇偶校验矩阵初始值表的第二到第五列，奇偶校验矩阵的第6(＝1+5×(2-1))列的行#19、第11(＝1+5×(3-1))列的行#22、第16(＝1+5×(4-1))列的行#19以及第21(＝1+5×(5-1))列的行#15的元素是1。
进一步，在第7(＝2+5×(2-1))列到第10(＝5+5×(2-1))列中的每个、第12(＝2+5×(3-1))列到第15(＝5+5×(3-1))列中的每个、第17(＝2+5×(4-1))列到第20(＝5+5×(4-1))列中的每个以及第22(＝2+5×(5-1))列到第25(＝5+5×(5-1))列中的每个中，紧接着前一列向下循环移位Q2＝2。
奇偶校验矩阵生成单元613(图18)使用奇偶校验矩阵初始值表生成C矩阵，并且在A矩阵和B矩阵(已经受奇偶校验交织)之下设置C矩阵。
进一步，奇偶校验矩阵生成单元613在B矩阵的右边设置Z矩阵，在C矩阵的右边设置D矩阵，并且生成在图26中显示的奇偶校验矩阵。
图27为D矩阵的奇偶校验交织的示图。
在生成图26的奇偶校验矩阵之后，奇偶校验矩阵生成单元613将D矩阵视为奇偶矩阵，并且执行奇偶校验交织(仅仅针对D矩阵)，以便单位矩阵的D矩阵的奇数行的元素1以及接下来的偶数行的元素1在行方向彼此远离单位大小(P＝5)。
图27示出了在图26的奇偶校验矩阵上执行D矩阵的奇偶校验交织之后的奇偶校验矩阵。
LDPC编码器115(的编码奇偶运算单元615(图18))执行LDPC编码(生成LDPC码)，例如，使用图27的奇偶校验矩阵。
在此处，使用图27的奇偶校验矩阵生成的LDPC码是经受奇偶交织的LDPC码，因此，不需要在奇偶交织器23(图9)内再使用图27的奇偶校验矩阵生成的LDPC码上执行奇偶交织。
图28为通过在图27的奇偶校验矩阵的B矩阵、部分C矩阵(设置在B矩阵之下的C矩阵部分)以及D矩阵上执行用作用于将奇偶校验交织恢复为原始状态的奇偶校验解交织的列置换所获得的奇偶校验矩阵的示图。
LDPC编码器115可以使用图28的奇偶校验矩阵执行LDPC编码(生成LDPC码)。
在使用图28的奇偶校验矩阵执行LDPC编码时，根据LDPC编码，获得未经受奇偶校验交织的LDPC码。因此，在使用图28的奇偶校验矩阵执行LDPC编码时，奇偶交织器23(图9)执行奇偶校验交织。
图29为通过在图27的奇偶校验矩阵上执行行置换所获得的转换奇偶校验矩阵的示图。
如稍后所述，转换奇偶校验矩阵是由P×P单位矩阵、通过将单位矩阵的一个或多个1设置为0(0)所获得的伪单位矩阵、通过循环移位单位矩阵或伪单位矩阵所获得的移位矩阵、(用作单位矩阵、伪单位矩阵以及移位矩阵的两个或多个矩阵的总和的)总和矩阵、以及P×P零矩阵的组合表示的矩阵。
由于转换奇偶校验矩阵用于解码LDPC码，所以同时执行P校验节点运算和P变量节点运算的架构可以用于解码LDPC码，如稍后所述。
<新LDPC码>
顺便提一下，称为ATSC 3.0的地面数字电视广播标准目前悬而未决。
在这方面，描述可以在ATSC 3.0和其他数据传输中使用的新型LDPC码(在后文中称为新LDPC码)。
例如，与DVB-T.2等相似并且对应于具有循环结构的奇偶校验矩阵，具有360的单位大小P的DVB方案的LDPC码或者ETRI方案的LDPC码可以用作新LDPC码。
LDPC编码器115(图8和图18)可以执行LDPC编码，用于使用从新LDPC码的奇偶校验矩阵初始值表中获得的奇偶校验矩阵生成新LDPC码，其中，代码长度N是16kbit或64kbit，并且编码率r是5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15以及13/15中的任一个。
在这种情况下，LDPC编码器115(图8)的储存单元602储存新LDPC码的奇偶校验矩阵初始值。
图30为用于本申请的申请人提出的新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的示图，其中在新LDPC码中，代码长度N是16kbit，并且编码率r是8/15(在后文中也称为Sony符号(16k,8/15))。
图31为用于本申请的申请人提出的新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的示图，其中在新LDPC码中，代码长度N是16kbit，并且编码率r是10/15(在后文中也称为Sony符号(16k,10/15))。
图32为用于本申请的申请人提出的新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的示图，其中在新LDPC码中，代码长度N是16kbit，并且编码率r是12/15(在后文中也称为Sony符号(16k,12/15))。
图33、图34以及图35为用于本申请的申请人提出的新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的示图，其中在新LDPC码中，代码长度N是64kbit，并且编码率r是7/15(在后文中也称为Sony符号(64k,7/15))。
图34为在图33之后的示图，并且图35为在图34之后的示图。
图36、图37以及图38为用于本申请的申请人提出的新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的示图，其中在新LDPC码中，代码长度N是64kbit，并且编码率r是9/15(在后文中也称为Sony符号(64k,9/15))。
图37为在图36之后的示图，并且图38为在图37之后的示图。
图39、图40、图41以及图42为用于本申请的申请人提出的新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的示图，其中在新LDPC码中，代码长度N是64kbit，并且编码率r是11/15(在后文中也称为Sony符号(64k,11/15))。
图40为在图39之后的示图，并且图41为在图40之后的示图。
图43、图44、图45以及图46为用于本申请的申请人提出的新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的示图，其中在新LDPC码中，代码长度N是64kbit，并且编码率r是13/15(在后文中也称为Sony符号(64k,13/15))。
图44为在图43之后的示图，并且图45为在图44之后的示图。
图47和图48为用于Samsung提出的新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的示图，其中，代码长度N是64kbit，并且编码率r是6/15(在后文中也称为Samsung符号(64k,6/15))。
图48为在图47之后的示图。
图49、图50以及图51为用于Samsung提出的新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的示图，其中在新LDPC码中，代码长度N是64kbit，并且编码率r是8/15(在后文中也称为Samsung符号(64k,8/15))。
图50为在图49之后的示图，并且图51为在图50之后的示图。
图52、图53以及图54为用于Samsung提出的新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的示图，其中在新LDPC码中，代码长度N是64kbit，并且编码率r是12/15(在后文中也称为Samsung符号(64k,12/15))。
图53为在图52之后的示图，并且图54为在图53之后的示图。
图55为用于LG电子公司提出的新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的示图，其中在新LDPC码中，代码长度N是16kbit，并且编码率r是6/15(在后文中也称为LGE符号(16k、6/15))。
图56为用于LG电子公司提出的新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的示图，其中在新LDPC码中，代码长度N是16kbit，并且编码率r是7/15(在后文中也称为LGE符号(16k,7/15))。
图57为用于LG电子公司提出的新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的示图，其中在新LDPC码中，代码长度N是16kbit，并且编码率r是9/15(在后文中也称为LGE符号(16k,9/15))。
图58为用于LG电子公司提出的新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的示图，其中在新LDPC码中，代码长度N是16kbit，并且编码率r是11/15(在后文中也称为LGE符号(16k,11/15))。
图59为用于LG电子公司提出的新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的示图，其中在新LDPC码中，代码长度N是16kbit，并且编码率r是13/15(在后文中也称为LGE符号(16k,13/15))。
图60、图61以及图62为用于LG电子公司提出的新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的示图，其中在新LDPC码中，代码长度N是64kbit，并且编码率r是10/15(在后文中也称为LGE符号(64k,10/15))。
图61为在图60之后的示图，并且图62为在图61之后的示图。
图63、图64以及图65为用于NERC提出的新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的示图，其中在新LDPC码中，代码长度N是64kbit，并且编码率r是9/15(在后文中也称为NERC符号(64k,9/15))。
图64为在图63之后的示图，并且图65为在图64之后的示图。
图66为用于CRC/ETRI提出的新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的示图，其中在新LDPC码中，代码长度N是16kbit，并且编码率r是5/15(在后文中也称为ETRI符号(16k,5/15))。
图67和图68为用于CRC/ETRI提出的新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的示图，其中在新LDPC码中，代码长度N是64kbit，并且编码率r是5/15(在后文中也称为ETRI符号(64k,5/15))。
图68为在图67之后的示图。
图69和图70为用于CRC/ETRI提出的新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的示图，其中，代码长度N是64kbit，并且编码率r是6/15(在后文中也称为ETRI符号(64k,6/15))。
图70为在图69之后的示图。
图71和图72为用于CRC/ETRI提出的新LDPC码的奇偶校验矩阵的DVB方案的奇偶校验矩阵初始值表的实例的示图，其中，代码长度N是64kbit，并且编码率r是7/15(在后文中也称为ETRI符号(64k,7/15))。
图72为在图71之后的示图。
在新LDPC码之中，Sony符号是具有特别优异的性能的LDPC码。
在此处，具有良好性能的LDPC码是从合适的奇偶校验矩阵H中获得的LDPC码。
例如，合适的奇偶校验矩阵H是满足预定的条件的奇偶校验矩阵，以在以低Es/N0或Eb/No(每位的信号与噪声功率比)传输从奇偶校验矩阵H中获得的LDPC码时，使BER(以及FER)更小。
例如，在以低Es/N0传输从满足预定条件的各种奇偶校验矩阵中获得的LDPC码时，进行模拟，以测量BER，可以找出合适的奇偶校验矩阵H。
作为合适的奇偶校验矩阵H要满足的预定条件，例如，由称为密度演化(密度演化)的代码性能分析方法获得的分析结果是优异的，并且没有元素1的循环(loop)，该循环(loop)称为循环4，以此类推。
在此处，在信息矩阵HA中，众所周知，在元素1与循环4一样密集时，LDPC码的解码性能退化，因此，作为合适的奇偶校验矩阵H要满足的预定条件，要求没有循环4。
在此处，从提高LDPC码的解码性能以及促进(简化)LDPC码的解码处理等的角度来看，可以任意地确定合适的奇偶校验矩阵H要满足的预定条件。
图73和图74是用于描述密度演化的示图，所述密度演化可以获得作为合适的奇偶校验矩阵H要满足的预定条件的分析结果。
密度演化是代码分析方法，该方法计算以稍后描述的度序列为特征的代码长度N是∞的整个LDPC码(整体(ensemble))错误概率的预期值。
例如，当噪声的离散值在AWGN通道上从0逐渐增大时，某个整体的错误概率的预期值首先是0，但是在噪声的离散值等于或大于某个阈值时，并非0。
根据密度演化，通过比较错误概率的预期值非0的噪声的离散值的阈值(也可以称为性能阈值)，能够决定整体性能的质量(奇偶校验矩阵的适当性)。
在此处，关于特定的LDPC码，在决定LDPC码所属的整体并且针对该整体执行密度演化时，可以预期LDPC码的粗略性能。
因此，如果找出良好性能的整体，那么可以从属于整体的LDPC码中找出良好性能的LDPC码。
在此处，上述度序列显示了相对于LDPC码的代码长度N具有每个值的权重的变量节点或校验节点以怎样的比例存在。
例如，编码率是1/2的规则(3,6)LDPC码属于以度序列为特征的整体，其中，所有变量节点的权重(列权重)是3，并且所有校验节点的权重(行权重)是6。
图73示出了这种整体的Tanner图。
在图73的Tanner图中，仅仅通过等于代码长度N的N块，在图中，由圆圈(符号Ο)表示变量节点，并且仅仅通过等于使编码率1/2乘以代码长度N的乘法值的N/2块，由四边形(符号□)表示校验节点。
等于列权重的三个分支(边线)与每个变量节点连接，因此，总共3N个分支与N个变量节点连接。
而且，等于行权重的6个分支(边线)与每个校验节点连接，因此，总共3N个分支与N/2个校验节点连接。
此外，在图73中的Tanner图中，具有一个交织器。
交织器随机重新排列与N个变量节点连接的3N个分支，并且将每个重新排列的分支和与N/2个校验节点连接的3N个分支的任何一个连接。
具有(3N)！(＝(3N)×(3N-1)×...×1)重新排列模式，以在交织器内重新排列与N个变量节点连接的3N个分支。因此，以度序列为特征(其中，所有变量节点的权重是3，并且所有校验节点的权重是6)的整体变成(3N)！个LDPC码的聚合。
在找出良好性能的LDPC码(合适的奇偶校验矩阵H)的模拟中，多边线类型的整体用于密度演化中。
在多边线类型中，交织器(与变量节点连接的分支以及与校验节点连接的分支穿过该交织器进行传递)分成多个(多边线)，并且通过这种方式，整体具有更严格的特征，。
图74示出了多边线类型的整体的Tanner图的一个实例。
在图74的Tanner图中，具有第一交织器和第二交织器这两个交织器。
而且，在图74的Tanner图中，存在具有一个分支与第一交织器连接并且没有分支与第二交织器连接的v1变量节点，存在具有一个分支与第一交织器连接的并且两个分支与第二交织器连接的v2变量节点，并且存在没有分支与第一交织器连接的并且具有两个分支与第二交织器连接的v3变量节点。
而且，在图74的Tanner图中，存在具有两个分支与第一交织器连接并且没有分支与第二交织器连接的c1校验节点，存在具有两个分支与第一交织器连接的并且两个分支与第二交织器连接的c2校验节点，并且存在没有分支与第一交织器连接的并且三个分支与第二交织器连接的c3校验节点。
在此处，例如，在IEEE Communications Leggers的第五卷NO.2、日期为2001年2月、作者为S.Y.Chung、G.D.Forney、T.J.Richardson、R.Urbanke的“On the Design ofLow-Density Parity-Check Codes within 0.0045dB of the Shannon Limit”中描述了密度演化及其安装。
在找出Sony码(其奇偶校验矩阵初始值表)的模拟中，通过多边线类型的密度评估，找出整体，其中，性能阈值(即具有退化的(减小的)BER的Eb/No(每位的信号与噪声功率比))等于或小于预定的值，并且从属于整体的LDPC码中，选择在使用一个或多个正交调制(例如，QPSK)的情况下减小BER的LDPC码，作为良好性能的LDPC码。
从上述模拟中找出Sony代码的奇偶校验矩阵初始值表。
因此，根据从奇偶校验矩阵初始值表中获得的Sony符号，能够在数据传输中确保优异的通信质量。
图75为从Sony符号(16k、8/15)、(16k、10/15)以及(16k、12/15)的奇偶校验矩阵初始值表中获得的奇偶校验矩阵H(在后文中也称为“Sony符号(16k、8/15)、(16k、10/15)以及(16k、12/15)的奇偶校验矩阵H”)的示图。
Sony符号(16k、8/15)、(16k、10/15)以及(16k、12/15)的奇偶校验矩阵H的每个最小循环长度具有超过循环4的值，因此，没有循环4(元素1的循环(loop)，其中，循环(loop)长度是4)。在此处，最小循环长度(周长)是在奇偶校验矩阵H内配置有元素1的循环(loop)的长度(循环(loop)长度)的最小值。
Sony符号(16k、8/15)的性能阈值设置为0.805765，Sony符号(16k、10/15)的性能阈值设置为2.471011，并且Sony符号(16k、12/15)的性能阈值设置为4.269922。
针对从第一列开始的Sony符号(16k、8/15)、(16k、10/15)以及(16k、12/15)的奇偶校验矩阵H的KX1列，列权重设置为X1；对于在其后的KX2列，列权重设置为X2；对于在其后的KY1列，列权重设置为Y1；对于在其后的KY2列，列权重设置为Y2；对于在其后的M-1列，列权重设置为2；并且对于最后一列，列权重设置为1。
在此处，KX1+KX2+KY1+KY2+M-1+1等于Sony符号(16k、8/15)、(16k、10/15)以及(16k、12/15)的代码长度N(＝16200位)。
在Sony符号(16k,8/15)、(16k,10/15)以及(16k,12/15)的奇偶校验矩阵H中，如图75中所示，设置列数KX1、KX2、KY1、KY2以及M以及列权重X1、X2、Y1以及Y2。
在Sony符号(16k,8/15)、(16k,10/15)以及(16k,12/15)的奇偶校验矩阵H中，与上面参照图12和图13描述的奇偶校验矩阵一样，更接近前侧(左侧)的列具有更高的列权重，因此，在Sony符号的头部的码位往往对于错误是强壮的(具有错误容忍)。
根据由本申请的申请人进行的模拟，为Sony符号(16k,8/15)、(16k,10/15)以及(16k,12/15)获得优异的BER/FER，因此，能够在使用Sony符号(16k,8/15)、(16k,10/15)以及(16k,12/15)的数据传输中确保优异的通信质量。
图76为Sony符号(64k,7/15)、(64k,9/15)、(64k,11/15)以及(64k,13/15)的奇偶校验矩阵H的示图。
Sony符号(64k,7/15)、(64k,9/15)、(64k,11/15)以及(64k,13/15)的奇偶校验矩阵H的每个最小循环长度具有超过循环4的值，因此，没有循环4。
Sony符号(64k,7/15)的性能阈值设置为-0.093751，Sony符号(64k,9/15)的性能阈值设置为1.658523，Sony符号(64k,11/15)的性能阈值设置为3.351930，并且Sony符号(64k,13/15)的性能阈值设置为5.301749。
针对从第一列开始的Sony符号(64k,7/15)、(64k,9/15)、(64k,11/15)以及(64k,13/15)的奇偶校验矩阵H的KX1列，列权重设置为X1；针对在其后的KX2列，列权重设置为X2；针对在其后的KY1列，列权重设置为Y1；针对在其后的KY2列，列权重设置为Y2；针对在其后的M-1列，列权重设置为2；并且针对最后一列，列权重设置为1。
在此处，KX1+KX2+KY1+KY2+M-1+1等于Sony符号(64k,7/15)、(64k,9/15)、(64k,11/15)以及(64k,13/15)的代码长度N(＝64800位)。
在Sony符号(64k、7/15)、(64k、9/15)、(64k、11/15)以及(64k、13/15)的奇偶校验矩阵H中，如图76中所示，设置列数KX1、KX2、KY1、KY2和M以及列权重X1、X2、Y1和Y2。
在Sony符号(64k,7/15)、(64k、9/15)、(64k、11/15)以及(64k、13/15)的奇偶校验矩阵H中，与上面参照图12和图13描述的奇偶校验矩阵一样，更接近前侧(左侧)的列具有更高的列权重，因此，在Sony符号的头部的码位往往对于错误是强壮(具有错误容忍)。
根据由本申请的申请人进行的模拟，针对Sony符号(64k,7/15)、(64k,9/15)、(64k,11/15)以及(64k,13/15)获得优异的BER/FER，因此，能够在使用Sony符号(64k,7/15)、(64k,9/15)、(64k,11/15)以及(64k,13/15)的数据传输中确保优异的通信质量。
图77为Samsung符号(64k,6/15)、(64k,8/15)以及(64k,12/15)的奇偶校验矩阵H的示图。
对于从第一列开始的Samsung符号(64k、6/15)、(64k、8/15)以及(64k、12/15)的奇偶校验矩阵H的KX1列，列权重设置为X1；对于在其后的KX2列，列权重设置为X2；对于在其后的KY1列，列权重设置为Y1；对于在其后的KY2列，列权重设置为Y2；对于在其后的M-1列，列权重设置为2；对于最后一列，并且列权重设置为1。
在此处，KX1+KX2+KY1+KY2+M-1+1等于Samsung符号(64k,6/15)、(64k,8/15)以及(64k,12/15)的代码长度N(＝64800位)。
在Samsung符号(64k,6/15)、(64k,8/15)以及(64k,12/15)的奇偶校验矩阵H中，如图77中所示，设置列数KX1、KX2、KY1、KY2以及M以及列权重X1、X2、Y1以及Y2。
图78为LGE符号(16k,6/15)、(16k,7/15)、(16k,9/15)、(16k,11/15)以及(16k,13/15)的奇偶校验矩阵H的示图。
对于从第一列开始的LGE符号(16k、6/15)、(16k、7/15)、(16k、9/15)、(16k、11/15)以及(16k、13/15)的奇偶校验矩阵H的KX1列，列权重设置为X1；对于在其后的KX2列，列权重设置为X2；对于在其后的KY1列，列权重设置为Y1；对于在其后的KY2列，列权重设置为Y2；对于在其后的M-1列，列权重设置为2；对于最后一列，并且列权重设置为1，。
在此处，KX1+KX2+KY1+KY2+M-1+1等于LGE符号(16k,6/15)、(16k,7/15)、(16k,9/15)、(16k,11/15)以及(16k,13/15)的代码长度N(＝16200位)。
在LGE符号(16k,6/15)、(16k,7/15)、(16k,9/15)、(16k,11/15)以及(16k,13/15)的奇偶校验矩阵H中，如图78中所示，设置列的数字KX1、KX2、KY1、KY2以及M以及列权重X1、X2、Y1以及Y2。
图79为LGE符号(64k、10/15)的奇偶校验矩阵H的示图。
对于从第一列开始的LGE符号(64k、10/15)的奇偶校验矩阵H的KX1列，列权重设置为X1；对于在其后的KX2列，列权重设置为X2；对于在其后的KY1列，列权重设置为Y1；对于在其后的KY2列，列权重设置为Y2；对于在其后的M-1列，列权重设置为2；并且对于最后一列，列权重设置为1。
在此处，KX1+KX2+KY1+KY2+M-1+1等于LGE符号(64k,10/15)的代码长度N(＝64800位)。
在LGE符号(64k,10/15)的奇偶校验矩阵H中，如图79中所示，设置列数KX1、KX2、KY1、KY2和M以及列权重X1、X2、Y1和Y2。
图80为NERC符号(64k,9/15)的奇偶校验矩阵H的示图。
对于从第一列开始的NERC符号(64k,9/15)的奇偶校验矩阵H的KX1列，列权重设置为X1；对于在其后的KX2列，列权重设置为X2；对于在其后的KY1列，列权重设置为Y1；对于在其后的KY2列，列权重设置为Y2；对于在其后的M-1列，列权重设置为2；并且对于最后一列，列权重设置为1，。
在此处，KX1+KX2+KY1+KY2+M-1+1等于NERC符号(64k,9/15)的代码长度N(＝64800位)。
在NERC符号(64k,9/15)的奇偶校验矩阵H中，如图80中所示，设置列数KX1、KX2、KY1、KY2和M以及列权重X1、X2、Y1以及Y2。
图81为ETRI符号(16k,5/15)的奇偶校验矩阵H的示图。
对于ETRI符号(16k,5/15)的奇偶校验矩阵H，参数g＝M1是720。
进一步，对于ETRI符号(16k,5/15)，由于代码长度N是16200并且编码率r是5/15，所以信息长度K＝N×r是16200×5/15＝5400，并且奇偶校验长度M＝N-K是16200-5400＝10800。
进一步，参数M2＝M-M1＝N-K-g是10800-720＝10080。
因此，参数Q1＝M1/P是720/360＝2，并且参数Q2＝M2/P是10080/360＝28。
图82为ETRI符号(64k,5/15)、(64k,6/15)以及(64k,7/15)的奇偶校验矩阵H的示图。
对于ETRI符号(64k,5/15)、(64k,6/15)以及(64k,7/15)的奇偶校验矩阵H，如图82中所示，设置参数g＝M1、M2、Q1以及Q2。
<星座>
图83到104为在图7的传输系统中使用的星座类型的实例的示图。
在图7的传输系统中，例如，在MODCOD中使用的星座可以设置为用作调制方案和LDPC码的组合的MODCOD。
换言之，在图7的传输系统中，例如，LDPC码可以根据编码率r(与代码长度N无关)分类成编码率r是5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15以及13/15的9种LDPC码，并且这9种LDPC码(编码率r是5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15以及13/15的每个LDPC码)和每个调制方案的组合可以用作MODCOD。
进一步，在图7的传输系统中，一个或多个星座可以使用MODCOD的调制方案设置为1的MODCOD。
星座包括信号点均匀设置的均匀星座(UC)以及信号点不均匀设置的非均匀星座(NUC)。
NUC的实例包括称为一维M2-QAM非均匀星座(1D NUC)的星座以及称为二维QQAM非均匀星座(2D NUC)的星座。
通常，1D NUC在BER方面比UC更好，并且2D NUC在BER方面比1D NUC更好。
调制方案是QPSK的星座是UC。例如，2D NUC可以用作调制方案是16QAM、64QAM、256QAM等的星座，并且例如，1D NUC可以用作调制方案是1024QAM、4096QAM等的星座。
在后文中，在调制方案是将m位符号映射到2m个信号点中的任一个中的调制方案并且LDPC的编码率是r的MODCOD中使用的NUC的星座也称为NUC_2m_r。
例如，“NUC_16_6/15”表示调制方案是16QAM(或者将符号映射到16个信号点中的任一个中的调制方案)并且LDPC码的编码率r是6/15的MODCOD中使用的NUC的星座。
在图7的传输系统中，在调制方案是QPSK时，相同的星座用于LDPC码的每个编码率r。
进一步，在图7的传输系统中，在调制方案是16QAM、64QAM或256QAM时，根据LDPC码的每个编码率r，使用2D NUC的不同星座。
进一步，在图7的传输系统中，在调制方案是1024QAM或4096QAM时，根据LDPC码的每个编码率r，使用1D NUC的不同星座。
因此，如上所述，在LDPC码根据编码率r分类成r＝5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15以及13/15这9种LDPC码时，为QPSK准备一种类型的星座，为16QAM、64QAM以及256QAM中的每个准备2D NUC的9种类型的星座，并且为1024QAM和4096QAM中的每个准备1D NUC的9种类型的星座。
图83为在调制方案是16QAM时用于LDPC码的9种类型的编码率r(＝5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15以及13/15)中的每个的2D NUC的星座的一个实例的示图。
图84为在调制方案是64QAM时用于LDPC码的9种类型的编码率r(＝5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15以及13/15)中的每个的2D NUC的星座的一个实例的示图。
图85为在调制方案是256QAM时用于LDPC码的9种类型编码率r(＝5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15以及13/15)中的每个的2D NUC的星座的一个实例的示图。
图86为在调制方案是1024QAM时用于LDPC码的9种类型编码率r(＝5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15以及13/15)中的每个的1D NUC的星座的一个实例的示图。
图87和图88为在调制方案是4096QAM时用于LDPC码的9种类型编码率r(＝5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15以及13/15)中的每个的1D NUC的星座的一个实例的示图。
在图83到图88中，水平轴和竖直轴是I轴和Q轴，并且Re{xl}和Im{xl}表示用作信号点xl的坐标的信号点xl的实数部分和虚数部分。
在图83到图88中，在“用于CR”之后编写的数值表示LDPC码的编码率r。
图89为在调制方案是QPSK时由LDPC码的9种类型编码率r(＝5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15以及13/15)共同使用的UC的信号点的坐标的一个实例的示图。
在图89中，“输入单元字y”表示映射到QPSK的UC中的2位符号，并且“星座点zq”表示信号点zq的坐标。信号点zq的指数q表示符号的离散时间(在某个符号与下一个符号之间的时间间隔)。
在图89中，通过复数的形式，表示信号点zq的坐标，其中，i表示虚数单位(√(-1))。
图90为在调制方案是16QAM时用于LDPC码的9种类型的编码率r(＝5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15以及13/15)的图83的2D NUC的信号点的坐标的一个实例的示图。
图91为在调制方案是64QAM时用于LDPC码的9种类型的编码率r(＝5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15以及13/15)的图84的2D NUC的信号点的坐标的一个实例的示图。
图92和图93为在调制方案是256QAM时用于LDPC码的9种类型的编码率r(＝5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15以及13/15)的图85的2D NUC的信号点的坐标的一个实例的示图。
在图90到图93中，NUC_2m_r表示在调制方案是2mQAM并且LDPC码的编码率是r时，使用的2D NUC的信号点的坐标，。
在图90到图93中，与图89一样，通过复数的形式，表示信号点zq的坐标，其中，i表示虚数单位。
在图90到图93中，w#k表示星座的第一象限的信号点的坐标。
在2D NUC中，星座的第二象限的信号点设置在第一象限的信号点相对于Q轴对称地移动到的位置，并且星座的第三象限的信号点设置在第一象限的信号点相对于原点对称地移动到的位置。进一步，星座的第四象限的信号点设置在第一象限的信号点相对于I轴对称地移动到的位置。
在此处，在调制方案是2mQAM时，m位用作一个符号，并且将一个符号映射到对应于该符号的信号点中。
例如，m位符号由0到2m-1的整数值表示，但是如果假设b＝2m/4，那么由0到2m-1的整数值表示的y(0)、y(1)、...以及y(2m-1)可以分类成四个符号y(0)到y(b-1)、y(b)到y(2b-1)、y(2b)到y(3b-1)、以及y(3b)到y(4b-1)。
在图90到图93中，w#k的后缀k具有在0到b-1的范围内的整数值，并且w#k表示对应于在符号y(0)到y(b-1)的范围内的符号y(k)的信号点的坐标。
进一步，对应于在符号y(b)到y(2b-1)的范围内的符号y(k+b)的信号点的坐标由-conj(w#k)表示，并且对应于在符号y(2b)到y(3b-1)的范围内的符号y(k+2b)的信号点的坐标由conj(w#k)表示。进一步，对应于在符号y(3b)到y(4b-1)的范围内的符号y(k+3b)的信号点的坐标由-w#k表示。
在此处，conj(w#k)表示w#k的复共轭。
例如，在调制方案是16QAM时，如果b＝24/4＝4，那么m＝4位的符号y(0)、y(1)、...以及y(15)可以分成四个符号y(0)到y(3)、y(4)到y(7)、y(8)到y(11)、以及y(12)到y(15)。
在符号y(0)到y(15)之中，例如，符号y(12)是在符号y(3b)到y(4b-1)内的符号y(k+3b)＝y(0+3×4)，并且k是0(0)，因此，对应于符号y(12)的信号点的坐标是-w#k＝-w0。
现在，例如如果LDPC码的编码率r是9/15，根据图90，在调制方案是16QAM并且编码率r是9/15时，那么(NUC_16_9/15)的w0是0.4967+1.1932i，因此，对应于符号y(12)的信号点的坐标-w0是-(0.4967+1.1932i)。
图94为在调制方案是1024QAM时用于LDPC码的9种类型的编码率r(＝5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15以及13/15)的图86的1D NUC的信号点的坐标的一个实例的示图。
在图94中，NUC_1k_r的列表示u#k的值，该值表示在调制方案是1024QAM，并且LDPC码的编码率是r时使用的1D NUC的信号点的坐标。
u#k表示用作1D NUC的信号点zq的坐标的复数的实数部分Re(zq)和虚数部分Im(zq)。
图95为在1024QAM的符号y与u#k之间的关系的示图，所述u#k用作表示对应于符号y的1D NUC的信号点zq的坐标的复数的实数部分Re(zq)和虚数部分Im(zq)中的每个。
现在，假设1024QAM的10位符号y由从第一位(最高有效位)开始的y0,q、y1,q、y2,q、y3,q、y4,q、y5,q、y6,q、y7,q、y8,q以及y9,q表示。
图95的A表示在符号y的5个奇数位y0,q、y2,q、y4,q、y6,q、y8,q与u#k之间的对应关系，u#k表示对应于符号y的信号点zq的(坐标的)实数部分Re(zq)。
图95的B表示在符号y的5个偶数位y1,q、y3,q、y5,q、y7,q以及y9,q与u#k之间的对应关系，u#k表示对应于符号y的信号点zq的(坐标的)虚数部分Im(zq)。
例如，在1024QAM的10位符号y＝(y0,q、y1,q、y2,q、y3,q、y4,q、y5,q、y6,q、y7,q、y8,q、y9,q)是(0、0、1、0、0、1、1、1、0、0)时，5个奇数位(y0,q、y2,q、y4,q、y6,q、y8,q)是(0、1、0、1、0)，并且5个偶数位(y1,q、y3,q、y5,q、y7,q以及y9,q)是(0、0、1、1、0)。
在图95的A中，5个奇数位(0、1、0、1、0)与u3相关联，因此，对应于符号y＝(0、0、1、0、0、1、1、1、0、0)的信号点zq的实数部分Re(zq)是u3。
在图95的B中，5个偶数位(0、0、1、1、0)与u11相关联，因此，对应于符号y＝(0、0、1、0、0、1、1、1、0、0)的信号点zq的虚数部分Im(zq)是u11。
同时，例如，如果LDPC码的编码率r是7/15，根据图94，对于在调制方案是16QAM并且编码率r是7/15时使用的1D NUC(NUC_1k_7/15)，u3是1.1963，并且u11是6.9391。
因此，对应于符号y＝(0、0、1、0、0、1、1、1、0、0)的信号点zq的实数部分Re(zq)是u3(＝1.1963)，并且Im(zq)是u11(＝6.9391)。结果，对应于符号y＝(0、0、1、0、0、1、1、1、0、0)的信号点zq的坐标由1.1963+6.9391i表示。
图96为在调制方案是4096QAM时用于LDPC码的9种类型的编码率r(＝5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15以及13/15)的图87和图88的1D NUC的信号点的坐标的一个实例的示图。
在图96中，每个列表示u#k的值，该值表示在调制方案是4096QAM并且LDPC码的编码率r是5/15、6/15、7/15、8/15、9/15、10/15、11/15、12/15以及13/15时使用的1D NUC的信号点的坐标。
u#k表示用作1D NUC的信号点zq的坐标的复数的实数部分Re(zq)和虚数部分Im(zq)。
图97为在4096QAM的符号y与u#k之间的关系的示图，u#k用作表示对应于符号y的1D NUC的信号点zq的坐标的复数的实数部分Re(zq)和虚数部分Im(zq)中的每个。
使用图96和图97获得4096QAM的1D NUC的信号点的坐标的方法与使用图94和图95获得1024QAM的1D NUC的信号点的坐标的方法相同，因此，省略其描述。
图98为在调制方案是16QAM时用于LDPC码的9种类型的编码率r中的每个的2D NUC的星座的另一个实例的示图。
图99为在调制方案是64QAM时用于LDPC码的9种类型的编码率r中的每个的2D NUC的星座的另一个实例的示图。
图100为在调制方案是256QAM时用于LDPC码的9种类型的编码率r中的每个的2DNUC的星座的另一个实例的示图。
在图98到图100中，与图83到图88中一样，水平轴和竖直轴是I轴和Q轴，并且Re{xl}和Im{xl}表示用作信号点xl的坐标的信号点xl的实数部分和虚数部分。进一步，在图98到图100中，在“用于CR”之后编写的数值表示LDPC码的编码率r。
图101为在调制方案是16QAM时用于LDPC码的9种类型的编码率r中的每个的图98的2D NUC的信号点的坐标的另一个实例的示图。
图102为在调制方案是64QAM时用于LDPC码的9种类型的编码率r中的每个的图99的2D NUC的信号点的坐标的另一个实例的示图。
图103和图104为在调制方案是256QAM时用于LDPC码的9种类型的编码率r中的每个的图100的2D NUC的信号点的坐标的另一个实例的示图。
在图101到图104中，与在图90到图93中一样，NUC_2m_r表示在调制方案是2mQAM并且LDPC码的编码率是r时使用的2D NUC的信号点的坐标。
1D NUC的信号点以网格形式设置在与I轴平行的直线或者与Q轴平行的直线上。然而，在信号点之间的间隔不恒定。进一步，在传输信号点(映射的数据)时，在星座上的信号点的平均功率被归一化。在星座上的所有信号点(的坐标)的绝对值的均方根值由Pave表示时，通过将在星座上的每个信号点zq乘以均方根值Pave的平方根√Pave的倒数1/(√Pave)，执行归一化。
根据上面参照图83到图104描述的星座，确定获得优异的误码率。
<分块交织器25>
图105为示出图9的分块交织器25的一个配置实例的模块图。
分块交织器25包括称为部分1的储存区域以及称为部分2的储存区域。
配置每个部分1和2，以便设置数量C的列，所述列在数量上与符号的位的数量相等并且用作储存区域，所述储存区域在行(水平)方向储存1位并且在列(竖直)方向储存预定数量的位。
如果在列方向由部分1的列储存的位的数量(在后文中也称为部分列长度)由R1表示，并且部分2的列的部分列长度由R2表示，那么(R1+R2)×C等于分块交织目标的LDPC码的代码长度N(在本实施方式中，64800位或16200位)。
进一步，部分列长度R1等于用作单位大小P的360位的倍数，并且部分列长度R2等于在部分1的部分列长度R1和部分2的部分列长度R2的总和(在后文中也称为列长度)R1+R2除以用作单位大小P的360位时的余数。
在此处，列长度R1+R2等于通过将分块交织目标的LDPC码的代码长度N除以符号的位数m所获得的值。
例如，在16QAM用作代码长度N是16200位的LDPC码的调制方案时，符号的位数m是4位，因此，列长度R1+R2是4050(＝16200/4)位。
进一步，由于在列长度R1+R2＝4050除以用作单位大小P的360位时的余数是90，所以部分2的部分列长度R2是90位。
进一步，部分1的部分列长度R1是R1+R2-R2＝4050-90＝3960位。
图106为部分1和2的列数C以及部分列长度(行数)R1和R2的示图，用于代码长度N和调制方案的组合。
图106示出了部分1和2的列数C以及部分列长度R1和R2，用于代码长度N是16200位和代码长度N是64800位的LDPC码以及QPSK、16QAM、64QAM、256QAM、1024QAM以及4096QAM的调制方案的组合。
图107为由图105的分块交织器25执行的分块交织的示图。
通过在部分1和2内编写LDPC码并且从部分1和2中读取LDPC码，分块交织器25执行分块交织。
换言之，在分块交织中，如图107的A中所示，从在左边的列到在右边的列，在部分1的列中向下(在列方向)执行一个码字的LDPC码的码位的写入。
然后，在完成将码位写入部分1的列的最右侧列(第C列)的底部时，按从左侧列到右侧列在部分2的列中向下(在列方向)执行剩余码位的写入。
随后，在完成将码位写入部分2的列的最右侧列(第C列)的底部时，以C＝m位为单位，沿行方向从部分1的所有C列的第一行中读取码位。
然后，朝着其下的行依次执行从部分1的所有C列中读取码位，并且在完成直至用作最后一行的第R1行的读取时，以C＝m位为单位，沿行方向从部分2的所有C列的第一行中读取码位。
朝着其下的行依次执行从部分2的所有C列中读取码位，并且执行直至用作最后一行的第R2行的读取.
结果，将在m位的单位中从部分1和2中读取的码位供应给映射器117(图8)，作为符号。
<分组交织>
图108为图9的由分组交织器24执行的分组交织的示图。
在分组交织中，一个段的360位用作位组，其中，一个码字的LDPC码以等于单位大小P的360位为单位分段，并且一个码字的LDPC码根据预定的模式交织(在后文中也称为GW模式)，从头部开始。
在此处，在一个码字的LDPC码分成位组时，从头部开始的第i+1位组也称为位组i。
在单位大小P是360时，例如，代码长度N是1800位的LDPC码分成位组0、1、2、3以及4，即，5(＝1800/360)个位组。进一步，例如，代码长度N是16200位的LDPC码分成位组0、1、...以及44，即，45(＝16200/360)个位组，并且代码长度N是64800位的LDPC码分成位组0、1、...以及179，即，180(＝64800/360)个位组。
在后文中，假设GW模式由表示位组的一系列数字表示。例如，对于代码长度N是1800位的LDPC码，例如，GW模式4、2、0、3、1表示一系列位组0、1、2、3以及4交织(重新排列)成一系列位组4、2、0、3以及1。
可以至少为LDPC码的每个代码长度N设置GW模式。
<64kbit的LDPC码的GW模式的实例>
图109为代码长度是64kbit的LDPC码的GW模式的第一实例的示图。
根据图109的GW模式，64kbit的LDPC码的一系列位组0到179交织成一系列位组：
39、47、96、176、33、75、165、38、27、58、90、76、17、46、10、91、133、69、171、32、117、78、13、146、101、36、0、138、25、77、122、49、14、125、140、93、130、2、104、102、128、4、111、151、84、167、35、127、156、55、82、85、66、114、8、147、115、113、5、31、100、106、48、52、67、107、18、126、112、50、9、143、28、160、71、79、43、98、86、94、64、3、166、105、103、118、63、51、139、172、141、175、56、74、95、29、45、129、120、168、92、150、7、162、153、137、108、159、157、173、23、89、132、57、37、70、134、40、21、149、80、1、121、59、110、142、152、15、154、145、12、170、54、155、99、22、123、72、177、131、116、44、158、73、11、65、164、119、174、34、83、53、24、42、60、26、161、68、178、41、148、109、87、144、135、20、62、81、169、124、6、19、30、163、61、179、136、97、16以及88。
图110为代码长度是64kbit的LDPC码的GW模式的第二实例的示图。
根据图110的GW模式，64kbit的LDPC码的一系列位组0到179交织成一系列位组：
6、14、1、127、161、177、75、123、62、103、17、18、167、88、27、34、8、110、7,78,94、44、45、166、149、61、163、145、155、157、82、130、70、92、151、139、160、133、26、2、79、15、95、122、126、178、101、24、138、146、179、30、86、58、11、121、159、49、84、132、117、119、50、52、4、51、48、74、114、59、40、131、33、89、66、136、72、16、134、37、164、77、99、173、20、158、156、90、41、176、81、42、60、109、22、150、105、120、12、64、56、68、111、21、148、53、169、97、108、35、140、91、115、152、36、106、154、0、25、54、63、172、80、168、142、118、162、135、73、83、153、141、9、28、55、31、112、107、85、100、175、23、57、47、38、170、137、76、147、93、19、98、124、39、87、174、144、46、10、129、69、71、125、96、116、171、128、65、102、5、43、143、104、13、67、29、3、113、32以及165。
图111为代码长度N是64kbit的LDPC码的GW模式的第三实例的示图。
根据图111的GW模式，64kbit的LDPC码的一系列位组0到179交织成一系列位组：
103、116、158、0、27、73、140、30、148、36、153、154、10、174、122、178、6、106、162、59、142、112、7、74、11、51、49、72、31、65、156、95、171、105、173、168、1、155、125、82、86、161、57、165、54、26、121、25、157、93、22、34、33、39、19、46、150、141、12、9、79、118、24、17、85、117、67、58、129、160、89、61、146、77、130、102、101、137、94、69、14、133、60、149、136、16、108、41、90、28、144、13、175、114、2、18、63、68、21、109、53、123、75、81、143、169、42、119、138、104、4、131、145、8、5、76、15、88、177、124、45、97、64、100、37、132、38、44、107、35、43、80、50、91、152、78、166、55、115、170、159、147、167、87、83、29、96、172、48、98、62、139、70、164、84、47、151、134、126、113、179、110、111、128、32、52、66、40、135、176、99、127、163、3、120、71、56、92、23以及20。
图112为代码长度是64kbit的LDPC码的GW模式的第四实例的示图。
根据图112的GW模式，64kbit的LDPC码的一系列位组0到179交织成一系列位组：
139、106、125、81、88、104、3、66、60、65、2、95、155、24、151、5、51、53、29、75、52、85、8、22、98、93、168、15、86、126、173、100、130、176、20、10、87、92、175、36、143、110、67、146、149、127、133、42、84、64、78、1、48、159、79、138、46、112、164、31、152、57、144、69、27、136、122、170、132、171、129、115、107、134、89、157、113、119、135、45、148、83、114、71、128、161、140、26、13、59、38、35、96、28、0、80、174、137、49、16、101、74、179、91、44、55、169、131、163、123、145、162、108、178、12、77、167、21、154、82、54、90、177、17、41、39、7、102、156、62、109、14、37、23、153、6、147、50、47、63、18、70、68、124、72、33、158、32、118、99、105、94、25、121、166、120、160、141、165、111、19、150、97、76、73、142、117、4、172、58、11、30、9、103、40、61、43、34、56以及116。
图113为代码长度N是64kbit的LDPC码的GW模式的第五实例的示图。
根据图113的GW模式，64kbit的LDPC码的一系列位组0到179交织成一系列位组：
72、59、65、61、80、2、66、23、69、101、19、16、53、109、74、106、113、56、97、30、164、15、25、20、117、76、50、82、178、13、169、36、107、40、122、138、42、96、27、163、46、64、124、57、87、120、168、166、39、177、22、67、134、9、102、28、148、91、83、88、167、32、99、140、60、152、1、123、29、154、26、70、149、171、12、6、55、100、62、86、114、174、132、139、7、45、103、130、31、49、151、119、79、41、118、126、3、179、110、111、51、93、145、73、133、54、104、161、37、129、63、38、95、159、89、112、115、136、33、68、17、35、137、173、143、78、77、141、150、58、158、125、156、24、105、98、43、84、92、128、165、153、108、0、121、170、131、144、47、157、11、155、176、48、135、4、116、146、127、52、162、142、8、5、34、85、90、44、172、94、160、175、75、71、18、147、10、21、14以及81。
图114为代码长度是64kbit的LDPC码的GW模式的第六实例的示图。
根据图114的GW模式，64kbit的LDPC码的一系列位组0到179交织成一系列位组：
8、27、7、70、75、84、50、131、146、99、96、141、155、157、82、57、120、38、137、13、83、23、40、9、56、171、124、172、39、142、20、128、133、2、89、153、103、112、129、151、162、106、14、62、107、110、73、71、177、154、80、176、24、91、32、173、25、16、17、159、21、92、6、67、81、37、15、136、100、64、102、163、168、18、78、76、45、140、123、118、58、122、11、19、86、98、119、111、26、138、125、74、97、63、10、152、161、175、87、52、60、22、79、104、30、158、54、145、49、34、166、109、179、174、93、41、116、48、3、29、134、167、105、132、114、169、147、144、77、61、170、90、178、0、43、149、130、117、47、44、36、115、88、101、148、69、46、94、143、164、139、126、160、156、33、113、65、121、53、42、66、165、85、127、135、5、55、150、72、35、31、51、4、1、68、12、28、95、59以及108。
图115为代码长度是64kbit的LDPC码的GW模式的第七实例的示图。
根据图115的GW模式，64kbit的LDPC码的一系列位组0到179交织成一系列位组：
0、2、4、6、8、10、12、14、16、18、20、22、24、26、28、30、32、34、36、38、40、42、44、46、48、50、52、54、56、58、60、62、64、66、68、70、72、74、76、78、80、82、84、86、88、90、92、94、96、98、100、102、104、106、108、110、112、114、116、118、120、122、124、126、128、130、132、134、136、138、140、142、144、146、148、150、152、154、156、158、160、162、164、166、168、170、172、174、176、178、1、3、5、7、9、11、13、15、17、19、21、23、25、27、29、31、33、35、37、39、41、43、45、47、49、51、53、55、57、59、61、63、65、67、69、71、73、75、77、79、81、83、85、87、89、91、93、95、97、99、101、103、105、107、109、111、113、115、117、119、121、123、125、127、129、131、133、135、137、139、141、143、145、147、149、151、153、155、157、159、161、163、165、167、169、171、173、175、177以及179。
图116为代码长度N是64kbit的LDPC码的GW模式的第八实例的示图。
根据图116的GW模式，64kbit的LDPC码的一系列位组0到179交织成一系列位组：
11、5、8、18、1、25、32、31、19、21、50、102、65、85、45、86、98、104、64、78、72、53、103、79、93、41、82、108、112、116、120、124、128、132、136、140、144、148、152、156、160、164、168、172、176、4、12、15、3、10、20、26、34、23、33、68、63、69、92、44、90、75、56、100、47、106、42、39、97、99、89、52、109、113、117、121、125、129、133、137、141、145、149、153、157、161、165、169、173、177、6、16、14、7、13、36、28、29、37、73、70、54、76、91、66、80、88、51、96、81、95、38、57、105、107、59、61、110、114、118、122、126、130、134、138、142、146、150、154、158、162、166、170、174、178、0、9、17、2、27、30、24、22、35、77、74、46、94、62、87、83、101、49、43、84、48、60、67、71、58、40、55、111、115、119、123、127、131、135、139、143、147、151、155、159、163、167、171、175以及179。
图117为代码长度N是64kbit的LDPC码的GW模式的第九实例的示图。
根据图117的GW模式，64kbit的LDPC码的一系列位组0到179交织成一系列位组：
9、18、15、13、35、26、28、99、40、68、85、58、63、104、50、52、94、69、108、114、120、126、132、138、144、150、156、162、168、174、8、16、17、24、37、23、22、103、64、43、47、56、92、59、70、42、106、60、109、115、121、127、133、139、145、151、157、163、169、175、4、1、10、19、30、31、89、86、77、81、51、79、83、48、45、62、67、65、110、116、122、128、134、140、146、152、158、164、170、176、6、2、0、25、20、34、98、105、82、96、90、107、53、74、73、93、55、102、111、117、123、129、135、141、147、153、159、165、171、177、14、7、3、27、21、33、44、97、38、75、72、41、84、80、100、87、76、57、112、118、124、130、136、142、148、154、160、166、172、178、5、11、12、32、29、36、88、71、78、95、49、54、61、66、46、39、101、91、113、119、125、131、137、143、149、155、161、167、173以及179。
图118为代码长度N是64kbit的LDPC码的GW模式的第10实例的示图。
根据图118的GW模式，64kbit的LDPC码的一系列位组0到179交织成一系列位组：
0、14、19、21、2、11、22、9、8、7、16、3、26、24、27、80、100、121、107、31、36、42、46、49、75、93、127、95、119、73、61、63、117、89、99、129、52、111、124、48、122、82、106、91、92、71、103、102、81、113、101、97、33、115、59、112、90、51、126、85、123、40、83、53、69、70、132、134、136、138、140、142、144、146、148、150、152、154、156、158、160、162、164、166、168、170、172、174、176、178、4、5、10、12、20、6、18、13、17、15、1、29、28、23、25、67、116、66、104、44、50、47、84、76、65、130、56、128、77、39、94、87、120、62、88、74、35、110、131、98、60、37、45、78、125、41、34、118、38、72、108、58、43、109、57、105、68、86、79、96、32、114、64、55、30、54、133、135、137、139、141、143、145、147、149、151、153、155、157、159、161、163、165、167、169、171、173、175、177以及179。
图119为代码长度N是64kbit的LDPC码的GW模式的第11实例的示图。
根据图119的GW模式，64kbit的LDPC码的一系列位组0到179交织成一系列位组：
21、11、12、9、0、6、24、25、85、103、118、122、71、101、41、93、55、73、100、40、106、119、45、80、128、68、129、61、124、36、126、117、114、132、136、140、144、148、152、156、160、164、168、172、176、20、18、10、13、16、8、26、27、54、111、52、44、87、113、115、58、116、49、77、95、86、30、78、81、56、125、53、89、94、50、123、65、83、133、137、141、145、149、153、157、161、165、169、173、177、2、17、1、4、7、15、29、82、32、102、76、121、92、130、127、62、107、38、46、43、110、75、104、70、91、69、96、120、42、34、79、35、105、134、138、142、146、150、154、158、162、166、170、174、178、19、5、3、14、22、28、23、109、51、108、131、33、84、88、64、63、59、57、97、98、48、31、99、37、72、39、74、66、60、67、47、112、90、135、139、143、147、151、155、159、163、167、171、175以及179。
图120为代码长度N是64kbit的LDPC码的GW模式的第12实例的示图。
根据图120的GW模式，64kbit的LDPC码的一系列位组0到179交织成一系列位组：
12、15、2、16、27、50、35、74、38、70、108、32、112、54、30、122、72、116、36、90、49、85、132、138、144、150、156、162、168、174、0、14、9、5、23、66、68、52、96、117、84、128、100、63、60、127、81、99、53、55、103、95、133、139、145、151、157、163、169、175、10、22、13、11、28、104、37、57、115、46、65、129、107、75、119、110、31、43、97、78、125、58、134、140、146、152、158、164、170、176、4、19、6、8、24、44、101、94、118、130、69、71、83、34、86、124、48、106、89、40、102、91、135、141、147、153、159、165、171、177、3、20、7、17、25、87、41、120、47、80、59、62、88、45、56、131、61、126、113、92、51、98、136、142、148、154、160、166、172、178、21、18、1、26、29、39、73、121、105、77、42、114、93、82、111、109、67、79、123、64、76、33、137、143、149、155、161、167、173以及179。
图121为代码长度N是64kbit的LDPC码的GW模式的第13实例的示图。
根据图121的GW模式，64kbit的LDPC码的一系列位组0到179交织成一系列位组：
0、2、4、6、8、10、12、14、16、18、20、22、24、26、28、30、32、34、36、38、40、42、44、46、48、50、52、54、56、58、60、62、64、66、68、70、72、74、76、78、80、82、84、86、88、90、92、94、96、98、100、102、104、106、108、110、112、114、116、118、120、122、124、126、128、130、132、134、136、138、140、142、144、146、148、150、152、154、156、158、160、162、164、166、168、170、172、174、176、178、1、3、5、7、9、11、13、15、17、19、21、23、25、27、29、31、33、35、37、39、41、43、45、47、49、51、53、55、57、59、61、63、65、67、69、71、73、75、77、79、81、83、85、87、89、91、93、95、97、99、101、103、105、107、109、111、113、115、117、119、121、123、125、127、129、131、133、135、137、139、141、143、145、147、149、151、153、155、157、159、161、163、165、167、169、171、173、175、177以及179。
图122为代码长度N是64kbit的LDPC码的GW模式的第14实例的示图。
根据图122的GW模式，64kbit的LDPC码的一系列位组0到179交织成一系列位组：
0、4、8、12、16、20、24、28、32、36、40、44、48、52、56、60、64、68、72、76、80、84、88、92、96、100、104、108、112、116、120、124、128、132、136、140、144、148、152、156、160、164、168、172、176、1、5、9、13、17、21、25、29、33、37、41、45、49、53、57、61、65、69、73、77、81、85、89、93、97、101、105、109、113、117、121、125、129、133、137、141、145、149、153、157、161、165、169、173、177、2、6、10、14、18、22、26、30、34、38、42、46、50、54、58、62、66、70、74、78、82、86、90、94、98、102、106、110、114、118、122、126、130、134、138、142、146、150、154、158、162、166、170、174、178、3、7、11、15、19、23、27、31、35、39、43、47、51、55、59、63、67、71、75、79、83、87、91、95、99、103、107、111、115、119、123、127、131、135、139、143、147、151、155、159、163、167、171、175以及179。
图123为代码长度N是64kbit的LDPC码的GW模式的第15实例的示图。
根据图123的GW模式，64kbit的LDPC码的一系列位组0到179交织成一系列位组：
8、112、92、165、12、55、5、126、87、70、69、94、103、78、137、148、9、60、13、7、178、79、43、136、34、68、118、152、49、15、99、61、66、28、109、125、33、167、81、93、97、26、35、30、153、131、122、71、107、130、76、4、95、42、58、134、0、89、75、40、129、31、80、101、52、16、142、44、138、46、116、27、82、88、143、128、72、29、83、117、172、14、51、159、48、160、100、1、102、90、22、3、114、19、108、113、39、73、111、155、106、105、91、150、54、25、135、139、147、36、56、123、6、67、104、96、157、10、62、164、86、74、133、120、174、53、140、156、171、149、127、85、59、124、84、11、21、132、41、145、158、32、17、23、50、169、170、38、18、151、24、166、175、2、47、57、98、20、177、161、154、176、163、37、110、168、141、64、65、173、162、121、45、77、115、179、63、119、146以及144。
图124为代码长度N是64kbit的LDPC码的GW模式的第16实例的示图。
根据图124的GW模式，64kbit的LDPC码的一系列位组0到179交织成一系列位组：
103、138、168、82、116、45、178、28、160、2、129、148、150、23、54、106、24、78、49、87、145、179、26、112、119、12、18、174、21、48、134、137、102、147、152、72、68、3、22、169、30、64、108、142、131、13、113、115、121、37、133、136、101、59、73、161、38、164、43、167、42、144、41、85、91、58、128、154、172、57、75、17、157、19、4、86、15、25、35、9、105、123、14、34、56、111、60、90、74、149、146、62、163、31、16、141、88、6、155、130、89、107、135、79、8、10、124、171、114、162、33、66、126、71、44、158、51、84、165、173、120、7、11、170、176、1、156、96、175、153、36、47、110、63、132、29、95、143、98、70、20、122、53、100、93、140、109、139、76、151、52、61、46、125、94、50、67、81、69、65、40、127、77、32、39、27、99、97、159、166、80、117、55、92、118、0、5、83、177以及104。
图125为代码长度N是64kbit的LDPC码的GW模式的第17实例的示图。
根据图125的GW模式，64kbit的LDPC码的一系列位组0到179交织成一系列位组：
104、120、47、136、116、109、22、20、117、61、52、108、86、99、76、90、37、58、36、138、95、130、177、93、56、33、24、82、0、67、83、46、79、70、154、18、75、43、49、63、162、16、167、80、125、1、123、107、9、45、53、15、38、23、57、141、4、178、165、113、21、105、11、124、126、77、146、29、131、27、176、40、74、91、140、64、73、44、129、157、172、51、10、128、119、163、103、28、85、156、78、6、8、173、160、106、31、54、122、25、139、68、150、164、87、135、97、166、42、169、161、137、26、39、133、5、94、69、2、30、171、149、115、96、145、101、92、143、12、88、81、71、19、147、50、152、159、155、151、174、60、32、3、142、72、14、170、112、65、89、175、158、17、114、62、144、13、98、66、59、7、118、48、153、100、134、84、111、132、127、41、168、110、102、34、121、179、148、55以及35。
图126为代码长度N是64kbit的LDPC码的GW模式的第18实例的示图。
根据图126的GW模式，64kbit的LDPC码的一系列位组0到179交织成一系列位组：
37、98、160、63、18、6、94、136、8、50、0、75、65、32、107、60、108、17、21、156、157、5、73、66、38、177、162、130、171、76、57、126、103、62、120、134、154、101、143、29、13、149、16、33、55、56、159、128、23、146、153、141、169、49、46、152、89、155、111、127、48、14、93、41、7、78、135、69、123、179、36、87、27、58、88、170、125、110、15、97、178、90、121、173、30、102、10、80、104、166、64、4、147、1、52、45、148、68、158、31、140、100、85、115、151、70、39、82、122、79、12、91、133、132、22、163、47、19、119、144、35、25、42、83、92、26、72、138、54、124、24、74、118、117、168、71、109、112、106、176、175、44、145、11、9、161、96、77、174、137、34、84、2、164、129、43、150、61、53、20、165、113、142、116、95、3、28、40、81、99、139、114、59、67、172、131、105、167、51以及86。
图127为代码长度N是64kbit的LDPC码的GW模式的第19实例的示图。
根据图127的GW模式，64kbit的LDPC码的一系列位组0到179交织成一系列位组：
58、70、23、32、26、63、55、48、35、41、53、20、38、51、61、65、44、29、7、2、113、68、96、104、106、89、27、0、119、21、4、49、46、100、13、36、57、98、102、9、42、39、33、62、22、95、101、15、91、25、93、132、69、87、47、59、67、124、17、11、31、43、40、37、85、50、97、140、45、92、56、30、34、60、107、24、52、94、64、5、71、90、66、103、88、86、84、19、169、159、147、126、28、130、14、162、144、166、108、153、115、135、120、122、112、139、151、156、16、172、164、123、99、54、136、81、105、128、116、150、155、76、18、142、170、175、83、146、78、109、73、131、127、82、167、77、110、79、137、152、3、173、148、72、158、117、1、6、12、8、161、74、143、133、168、171、134、163、138、121、141、160、111、10、149、80、75、165、157、174、129、145、114、125、154、118、176、177、178以及179。
图128为代码长度N是64kbit的LDPC码的GW模式的第20实例的示图。
根据图128的GW模式，64kbit的LDPC码的一系列位组0到179交织成一系列位组：
40、159、100、14、88、75、53、24、157、84、23、77、140、145、32、28、112、39、76、50、93、27、107、25、152、101、127、5、129、71、9、21、96、73、35、106、158、49、136、30、137、115、139、48、167、85、74、72、7、110、161、41、170、147、82、128、149、33、8、120、47、68、58、67、87、155、11、18、103、151、29、36、83、135、79、150、97、54、70、138、156、31、121、34、20、130、61、57、2、166、117、15、6、165、118、98、116、131、109、62、126、175、22、111、164、16、133、102、55、105、64、177、78、37、162、124、119、19、4、69、132、65、123、160、17、52、38、1、80、90、42、81、104、13、144、51、114、3、43、146、163、59、45、89、122、169、44、94、86、99、66、171、173、0、141、148、176、26、143、178、60、153、142、91、179、12、168、113、95、174、56、134、92、46、108、125、10、172、154以及63。
图129为代码长度N是64kbit的LDPC码的GW模式的第21实例的示图。
根据图129的GW模式，64kbit的LDPC码的一系列位组0到179交织成一系列位组：
143、57、67、26、134、112、136、103、13、94、16、116、169、95、98、6、174、173、102、15、114、39、127、78、18、123、121、4、89、115、24、108、74、63、175、82、48、20、104、92、27、3、33、106、62、148、154、25、129、69、178、156、87、83、100、122、70、93、50、140、43、125、166、41、128、85、157、49、86、66、79、130、133、171、21、165、126、51、153、38、142、109、10、65、23、91、90、73、61、42、47、131、77、9、58、96、101、37、7、159、44、2、170、160、162、0、137、31、45、110、144、88、8、11、40、81、168、135、56、151、107、105、32、120、132、1、84、161、179、72、176、71、145、139、75、141、97、17、149、124、80、60、36、52、164、53、158、113、34、76、5、111、155、138、19、35、167、172、14、147、55、152、59、64、54、117、146、118、119、150、29、163、68、99、46、177、28、22、30以及12。
图130为代码长度N是64kbit的LDPC码的GW模式的第22实例的示图。
根据图130的GW模式，64kbit的LDPC码的一系列位组0到179交织成一系列位组：
116、47、155、89、109、137、103、60、114、14、148、100、28、132、129、105、154、7、167、140、160、30、57、32、81、3、86、45、69、147、125、52、20、22、156、168、17、5、93、53、61、149、56、62、112、48、11、21、166、73、158、104、79、128、135、126、63、26、44、97、13、151、123、41、118、35、131、8、90、58、134、6、78、130、82、106、99、178、102、29、108、120、107、139、23、85、36、172、174、138、95、145、170、122、50、19、91、67、101、92、179、27、94、66、171、39、68、9、59、146、15、31、38、49、37、64、77、152、144、72、165、163、24、1、2、111、80、124、43、136、127、153、75、42、113、18、164、133、142、98、96、4、51、150、46、121、76、10、25、176、34、110、115、143、173、169、40、65、157、175、70、33、141、71、119、16、162、177、12、84、87、117、0、88、161、55、54、83、74以及159。
图131为代码长度是64kbit的LDPC码的GW模式的第23实例的示图。
根据图131的GW模式，64kbit的LDPC码的一系列位组0到179交织成一系列位组：
62、17、10、25、174、13、159、14、108、0、42、57、78、67、41、132、110、87、77、27、88、56、8、161、7、164、171、44、75、176、145、165、157、34、142、98、103、52、11、82、141、116、15、158、139、120、36、61、20、112、144、53、128、24、96、122、114、104、150、50、51、80、109、33、5、95、59、16、134、105、111、21、40、146、18、133、60、23、160、106、32、79、55、6、1、154、117、19、152、167、166、30、35、100、74、131、99、156、39、76、86、43、178、155、179、177、136、175、81、64、124、153、84、163、135、115、125、47、45、143、72、48、172、97、85、107、126、91、129、137、83、118、54、2、9、58、169、73、123、4、92、168、162、94、138、119、22、31、63、89、90、69、49、173、28、127、26、29、101、170、93、140、147、149、148、66、65、121、12、71、37、70、102、46、38、68、130、3、113以及151。
图132为代码长度N是64kbit的LDPC码的GW模式的第24实例的示图。
根据图132的GW模式，64kbit的LDPC码的一系列位组0到179交织成一系列位组：
168、18、46、131、88、90、11、89、111、174、172、38、78、153、9、80、53、27、44、79、35、83、171、51、37、99、95、119、117、127、112、166、28、123、33、160、29、6、135、10、66、69、74、92、15、109、106、178、65、141、0、3、154、156、164、7、45、115、122、148、110、24、121、126、23、175、21、113、58、43、26、143、56、142、39、147、30、25、101、145、136、19、4、48、158、118、133、49、20、102、14、151、5、2、72、103、75、60、84、34、157、169、31、161、81、70、85、159、132、41、152、179、98、144、36、16、87、40、91、1、130、108、139、94、97、8、104、13、150、137、47、73、62、12、50、61、105、100、86、146、165、22、17、57、167、59、96、120、155、77、162、55、68、140、134、82、76、125、32、176、138、173、177、163、107、170、71、129、63、93、42、52、116、149、54、128、124、114、67以及64。
图133为代码长度N是64kbit的LDPC码的GW模式的第25实例的示图。
根据图133的GW模式，64kbit的LDPC码的一系列位组0到179交织成一系列位组：
18、150、165、42、81、48、63、45、93、152、25、16、174、29、47、83、8、60、30、66、11、113、44、148、4、155、59、33、134、99、32、176、109、72、36、111、106、73、170、126、64、88、20、17、172、154、120、121、139、77、98、43、105、133、19、41、78、15、7、145、94、136、131、163、65、31、96、79、119、143、10、95、9、146、14、118、162、37、97、49、22、51、127、6、71、132、87、21、39、38、54、115、159、161、84、108、13、102、135、103、156、67、173、76、75、164、52、142、69、130、56、153、74、166、158、124、141、58、116、85、175、169、168、147、35、62、5、123、100、90、122、101、149、112、140、86、68、89、125、27、177、160、0、80、55、151、53、2、70、167、114、129、179、138、1、92、26、50、28、110、61、82、91、117、107、178、34、157、137、128、40、24、57、3、171、46、104、12、144以及23。
图134为代码长度N是64kbit的LDPC码的GW模式的第26实例的示图。
根据图134的GW模式，64kbit的LDPC码的一系列位组0到179交织成一系列位组：
18、8、166、117、4、111、142、148、176、91、120、144、99、124、20、25、31、78、36、72、2、98、93、74、174、52、152、62、88、75、23、97、147、15、71、1、127、138、81、83、68、94、112、119、121、89、163、85、86、28、17、64、14、44、158、159、150、32、128、70、90、29、30、63、100、65、129、140、177、46、84、92、10、33、58、7、96、151、171、40、76、6、3、37、104、57、135、103、141、107、116、160、41、153、175、55、130、118、131、42、27、133、95、179、34、21、87、106、105、108、79、134、113、26、164、114、73、102、77、22、110、161、43、122、123、82、5、48、139、60、49、154、115、146、67、69、137、109、143、24、101、45、16、12、19、178、80、51、47、149、50、172、170、169、61、9、39、136、59、38、54、156、126、125、145、0、13、155、132、162、11、157、66、165、173、56、168、167、53以及35。
图135为代码长度N是64kbit的LDPC码的GW模式的第27实例的示图。
根据图135的GW模式，64kbit的LDPC码的一系列位组0到179交织成一系列位组：
77、50、109、128、153、12、48、17、147、55、173、172、135、121、99、162、52、40、129、168、103、87、134、105、179、10、131、151、3、26、100、15、123、88、18、91、54、160、49、1、76、80、74、31、47、58、161、9、16、34、41、21、177、11、63、6、39、165、169、125、114、57、37、67、93、96、73、106、83、166、24、51、142、65、43、64、53、72、156、81、4、155、33、163、56、150、70、167、107、112、144、149、36、32、35、59、101、29、127、138、176、90、141、92、170、102、119、25、75、14、0、68、20、97、110、28、89、118、154、126、2、22、124、85、175、78、46、152、23、86、27、79、130、66、45、113、111、62、61、7、30、133、108、171、143、60、178、5、122、44、38、148、157、84、42、139、145、8、104、115、71、137、132、146、164、98、13、117、174、158、95、116、140、94、136、120、82、69、159以及19。
图136为代码长度N是64kbit的LDPC码的GW模式的第28实例的示图。
根据图136的GW模式，64kbit的LDPC码的一系列位组0到179交织成一系列位组：
51、47、53、43、55、59、49、33、35、31、24、37、0、2、45、41、39、57、42、44、52、40、23、30、32、34、54、56、46、50、122、48、1、36、38、58、77、3、65、81、67、147、83、69、26、75、85、73、79、145、71、63、5、61、70、78、68、62、66、6、64、149、60、82、80、4、76、84、72、154、86、74、89、128、137、91、141、93、101、7、87、9、103、99、95、11、13、143、97、133、136、12、100、94、14、88、142、96、92、8、152、10、139、102、104、132、90、98、114、112、146、123、110、15、125、150、120、153、29、106、134、27、127、108、130、116、28、107、126、25、131、124、129、151、121、105、111、115、135、148、109、117、158、113、170、119、162、178、155、176、18、20、164、157、160、22、140、16、168、166、172、174、175、179、118、138、156、19、169、167、163、173、161、177、165、144、171、17、21以及159。
图137为代码长度N是64kbit的LDPC码的GW模式的第29实例的示图。
根据图137的GW模式，64kbit的LDPC码的一系列位组0到179交织成一系列位组：
49、2、57、47、31、35、24、39、59、0、45、41、55、53、51、37、33、43、56、38、48、32、50、23、34、54、1、36、44、52、40、58、122、46、42、30、3、75、73、65、145、71、79、67、69、83、85、147、63、81、77、61、5、26、62、64、74、70、82、149、76、4、78、84、80、86、66、68、72、6、60、154、103、95、101、143、9、89、141、128、97、137、133、7、13、99、91、93、87、11、136、90、88、94、10、8、14、96、104、92、132、142、100、98、12、102、152、139、150、106、146、130、27、108、153、112、114、29、110、134、116、15、127、125、123、120、148、151、113、126、124、135、129、109、25、28、158、117、105、115、111、131、107、121、18、170、164、20、140、160、166、162、119、155、168、178、22、174、172、176、16、157、159、171、161、118、17、163、21、165、19、179、177、167、138、173、156、144、169以及175。
图138为代码长度N是64kbit的LDPC码的GW模式的第30实例的示图。
根据图138的GW模式，64kbit的LDPC码的一系列位组0到179交织成一系列位组：
71、38、98、159、1、32、28、177、125、102、83、17、121、151、66、92、140、6、165、23、75、91、87、108、163、50、77、39、110、128、73、148、14、5、68、37、53、93、149、26、166、48、79、10、122、150、103、178、119、101、61、34、8、86、36、138、146、72、179、143、147、89、4、107、33、144、141、40、100、29、118、63、46、20、153、90、152、124、7、30、31、43、78、120、85、25、52、47、64、81、175、94、115、15、112、99、13、21、42、169、76、19、168、16、27、162、167、164、97、82、44、106、12、109、132、145、161、174、95、0、105、134、173、84、9、65、88、54、67、116、154、80、22、172、60、111、133、56、170、104、131、123、24、49、113、136、55、3、157、156、35、58、45、155、70、59、57、171、176、74、117、18、127、114、11、69、158、129、139、62、135、96、142、41、130、160、2、126、51以及137。
图139为代码长度N是64kbit的LDPC码的GW模式的第31实例的示图。
根据图139的GW模式，64kbit的LDPC码的一系列位组0到179交织成一系列位组：
66、61、150、157、63、42、78、44、23、154、133、101、82、26、84、123、89、31、45、102、36、134、83、117、170、27、73、137、25、32、62、91、4、20、144、145、21、74、113、148、24、135、5、19、2、34、43、168、14、64、142、115、87、38、147、39、51、152、56、86、122、76、57、129、172、6、126、10、97、85、164、3、80、90、79、124、138、120、17、103、99、116、46、98、162、151、143、11、175、160、96、132、81、171、94、65、118、161、125、178、95、112、88、174、13、35、1、167、0、128、12、58、29、169、67、28、119、166、60、55、54、130、92、146、177、149、111、9、173、179、176、75、77、114、48、159、8、141、107、139、52、100、136、105、127、47、18、69、109、16、121、59、163、165、108、106、70、22、93、41、33、110、53、140、153、158、50、15、37、72、156、7、131、49、71、68、104、30、40、155。
图140为代码长度N是64kbit的LDPC码的GW模式的第32实例的示图。
根据图140的GW模式，64kbit的LDPC码的一系列位组0到179交织成一系列位组：
75、83、11、24、86、104、156、76、37、173、127、61、43、139、106、69、49、2、128、140、68、14、100、8、36、73、148、65、16、47、177、6、132、45、5、30、13、22、29、27、101、150、23、90、41、93、89、92、135、4、71、87、44、124、26、64、1、129、157、130、107、18、91、118、3、82、144、113、121、54、84、97、122、120、7、154、56、134、57、161、33、116、28、96、72、172、12、115、38、164、32、167、145、17、88、39、151、80、0、136、169、142、74、147、126、166、163、40、110、171、50、160、131、70、175、103、125、77、162、31、85、66、67、52、108、159、133、42、153、21、51、119、123、98、35、48、111、149、25、58、60、158、102、59、117、20、141、143、46、53、155、15、165、152、112、176、105、178、99、174、168、114、179、78、10、19、62、63、170、138、34、109、9、146、95、94、55、137、81以及79。
图141为代码长度N是64kbit的LDPC码的GW模式的第33实例的示图。
根据图141的GW模式，64kbit的LDPC码的一系列位组0到179交织成一系列位组：
98、159、59、125、163、89、26、4、102、70、92、36、37、142、176、95、71、19、87、45、81、47、65、170、103、48、67、61、64、35、76、80、140、77、10、167、178、155、120、156、151、12、58、5、83、137、41、109、2、66、133、62、135、28、93、128、86、57、153、161、110、52、147、141、31、79、32、88、160、84、150、6、100、73、126、164、17、42、101、7、55、105、91、22、130、154、1、82、14、0、9、21、50、165、72、138、175、106、108、3、169、30、157、54、18、20、44、34、134、107、56、53、15、162、38、166、24、33、60、85、145、115、43、39、40、124、149、144、132、96、11、146、90、129、119、111、171、8、152、121、173、131、49、27、118、16、148、68、177、94、179、13、114、75、51、117、25、46、136、143、139、113、127、174、74、29、122、158、69、97、78、63、99、112、104、116、172、168、23以及123。
代码长度N是64kbit的LDPC码的GW模式的第一到第33实例可以应用于代码长度N是64kbit，编码率r任意的LDPC码和调制方案(星座)的任何组合。
然而，在为LDPC码的代码长度N、LDPC码的编码率r以及调制方案(星座)的每个组合设置用于分组交织的GW模式时，每个组合的误码率可以进一步改善。
在图109的GW模式(例如)用于图89的ETRI符号(64k,5/15)和QPSK的组合时，可以实现特别优异的误码率。
在图110的GW模式(例如)用于图90的ETRI符号(64k,5/15)和16QAM的组合时，可以实现特别优异的误码率。
在图111的GW模式(例如)用于图91的ETRI符号(64k,5/15)和64QAM的组合时，可以实现特别优异的误码率。
在图112的GW模式(例如)用于图89的Sony符号(64k,7/15)和QPSK的组合时，可以实现特别优异的误码率。
在图113的GW模式(例如)用于图90的Sony符号(64k,7/15)和16QAM的组合时，可以实现特别优异的误码率。
在图114的GW模式(例如)用于图91的Sony符号(64k,7/15)和64QAM的组合时，可以实现特别优异的误码率。
在图115的GW模式(例如)用于图89的Sony符号(64k,9/15)和QPSK的组合时，可以实现特别优异的误码率。
在图116的GW模式(例如)用于图90的Sony符号(64k,9/15)和16QAM的组合时，可以实现特别优异的误码率。
在图117的GW模式(例如)用于图91的Sony符号(64k,9/15)和64QAM的组合时，可以实现特别优异的误码率。
在图118的GW模式(例如)用于图89的Sony符号(64k,11/15)和QPSK的组合时，可以实现特别优异的误码率。
在图119的GW模式(例如)用于图90的Sony符号(64k,11/15)和16QAM的组合时，可以实现特别优异的误码率。
在图120的GW模式(例如)用于图91的Sony符号(64k,11/15)和64QAM的组合时，可以实现特别优异的误码率。
在图121的GW模式(例如)用于图89的Sony符号(64k,13/15)和QPSK的组合时，可以实现特别优异的误码率。
在图122的GW模式(例如)用于图90的Sony符号(64k,13/15)和16QAM的组合时，可以实现特别优异的误码率。
在图123的GW模式(例如)用于图91的Sony符号(64k,13/15)和64QAM的组合时，可以实现特别优异的误码率。
在图124的GW模式(例如)用于图92和图93的ETRI符号(64k,5/15)和256QAM的组合时，可以实现特别优异的误码率。
在图125的GW模式(例如)用于图92和图93的ETRI符号(64k,7/15)和256QAM的组合时，可以实现特别优异的误码率。
在图126的GW模式(例如)用于图92和图93的Sony符号(64k,7/15)和256QAM的组合时，可以实现特别优异的误码率。
在图127的GW模式(例如)用于图92和图93的Sony符号(64k,9/15)和256QAM的组合时，可以实现特别优异的误码率。
在图128的GW模式(例如)用于图92和图93的NERC符号(64k,9/15)和256QAM的组合时，可以实现特别优异的误码率。
在图129的GW模式(例如)用于图92和图93的Sony符号(64k,11/15)和256QAM的组合时，可以实现特别优异的误码率。
在图130的GW模式(例如)用于图92和图93的Sony符号(64k,13/15)和256QAM的组合时，可以实现特别优异的误码率。
在图131的GW模式(例如)用于图94和图95的ETRI符号(64k,5/15)和1024QAM的组合时，可以实现特别优异的误码率。
在图132的GW模式(例如)用于图94和图95的ETRI符号(64k,7/15)和1024QAM的组合时，可以实现特别优异的误码率。
在图133的GW模式(例如)用于图94和图95的Sony符号(64k,7/15)和1024QAM的组合时，可以实现特别优异的误码率。
在图134的GW模式(例如)用于图94和图95的Sony符号(64k,9/15)和1024QAM的组合时，可以实现特别优异的误码率。
在图135的GW模式(例如)用于图94和图95的NERC符号(64k,9/15)和1024QAM的组合时，可以实现特别优异的误码率。
在图136的GW模式(例如)用于图94和图95的Sony符号(64k,11/15)和1024QAM的组合时，可以实现特别优异的误码率。
在图137的GW模式(例如)用于图94和图95的Sony符号(64k,13/15)和1024QAM的组合时，可以实现特别优异的误码率。
在图138的GW模式(例如)用于图96和图97的Samsung符号(64k,6/15)和4096QAM的组合时，可以实现特别优异的误码率。
在图139的GW模式(例如)用于图96和图97的ETRI符号(64k,7/15)和4096QAM的组合时，可以实现特别优异的误码率。
在图140的GW模式(例如)用于图96和图97的Samsung符号(64k,8/15)和4096QAM的组合时，可以实现特别优异的误码率。
在图141的GW模式(例如)用于图96和图97的Sony符号(64k,9/15)和4096QAM的组合时，可以实现特别优异的误码率。
<16kbit的LDPC码的GW模式的实例>
图142为代码长度N是16kbit的LDPC码的GW模式的第一实例的示图。
根据图142的GW模式，16kbit的LDPC码一系列位组0到44交织成一系列位组：
21、41、15、29、0、23、16、12、38、43、2、3、4、20、31、27、5、33、28、30、36、8、40、13、6、9、18、24、7、39、10、17、37、1、19、22、25、26、14、32、34、11、35、42以及44。
图143为代码长度N是16kbit的LDPC码的GW模式的第二实例的示图。
根据图143的GW模式，16kbit的LDPC码一系列位组0到44交织成一系列位组：
1、3、2、8、5、23、13、12、18、19、17、20、24、26、28、30、32、34、36、38、40、42、0、4、6、7、21、16、10、15、9、11、22、14、25、27、29、31、33、35、37、39、41、43以及44。
图144为代码长度N是16kbit的LDPC码的GW模式的第三实例的示图。
根据图144的GW模式，16kbit的LDPC码一系列位组0到44交织成一系列位组：
1、4、5、6、24、21、18、7、17、12、8、20、23、29、28、30、32、34、36、38、40、42、0、2、3、14、22、13、10、25、9、27、19、16、15、26、11、31、33、35、37、39、41、43以及44。
图145为代码长度N是16kbit的LDPC码的GW模式的第四实例的示图。
根据图145的GW模式，16kbit的LDPC码一系列位组0到44交织成一系列位组：
3、0、4、7、18、9、19、27、32、10、12、24、8、35、30、17、22、20、36、38、40、42、2、5、1、6、14、15、23、16、11、21、26、13、29、33、31、28、25、34、37、39、41、43以及44。
图146为代码长度N是16kbit的LDPC码的GW模式的第五实例的示图。
根据图146的GW模式，16kbit的LDPC码一系列位组0到44交织成一系列位组：
37、0、41、19、43、8、38、3、29、13、22、6、4、2、9、26、39、15、12、10、33、17、20、16、21、44、42、27、7、11、30、34、24、1、23、35、36、25、31、18、28、32、40、5以及14。
图147为代码长度N是16kbit的LDPC码的GW模式的第六实例的示图。
根据图147的GW模式，16kbit的LDPC码一系列位组0到44交织成一系列位组：
6、28、17、4、3、38、13、41、44、43、7、40、19、2、23、16、37、15、30、20、11、8、1、27、32、34、33、39、5、9、10、18、0、31、29、26、14、21、42、22、12、24、35、25以及36。
图148为代码长度N是16kbit的LDPC码的GW模式的第七实例的示图。
根据图148的GW模式，16kbit的LDPC码一系列位组0到44交织成一系列位组：
27、11、20、1、7、5、29、35、9、10、34、18、25、28、6、13、17、0、23、16、41、15、19、44、24、37、4、31、8、32、14、42、12、2、40、30、36、39、43、21、3、22、26、33以及38。
图149为代码长度N是16kbit的LDPC码的GW模式的第八实例的示图。
根据图149的GW模式，16kbit的LDPC码一系列位组0到44交织成一系列位组：
3、6、7、27、2、23、10、30、22、28、24、20、37、21、4、14、11、42、16、9、15、26、33、40、5、8、44、34、18、0、32、29、19、41、38、17、25、43、35、36、13、39、12、1以及31。
图150为代码长度N是16kbit的LDPC码的GW模式的第九实例的示图。
根据图150的GW模式，16kbit的LDPC码一系列位组0到44交织成一系列位组：
31、38、7、9、13、21、39、12、10、1、43、15、30、0、14、3、42、34、40、24、28、35、8、11、23、4、20、17、41、19、5、37、22、32、18、2、26、44、25、33、36、27、16、6以及29。
图151为代码长度N是16kbit的LDPC码的GW模式的第10实例的示图。
根据图151的GW模式，16kbit的LDPC码一系列位组0到44交织成一系列位组：
36、6、2、20、43、17、33、22、23、25、13、0、10、7、21、1、19、26、8、14、31、35、16、5、29、40、11、9、4、34、15、42、32、28、18、37、30、39、24、41、3、38、27、12以及44。
图152为代码长度N是16kbit的LDPC码的GW模式的第11实例的示图。
根据图152的GW模式，16kbit的LDPC码一系列位组0到44交织成一系列位组：
14、22、18、11、28、26、2、38、10、0、5、12、24、17、29、16、39、13、23、8、25、43、34、33、27、15、7、1、9、35、40、32、30、20、36、31、21、41、44、3、42、6、19、37以及4。
图153为代码长度N是16kbit的LDPC码的GW模式的第12实例的示图。
根据图153的GW模式，16kbit的LDPC码一系列位组0到44交织成一系列位组：
17、11、14、7、31、10、2、26、0、32、29、22、33、12、20、28、27、39、37、15、4、5、8、13、38、18、23、34、24、6、1、9、16、44、21、3、36、30、40、35、43、42、25、19以及41。
图154为代码长度N是16kbit的LDPC码的GW模式的第13实例的示图。
根据图154的GW模式，16kbit的LDPC码一系列位组0到44交织成一系列位组：
1、27、17、30、11、15、9、7、5、6、32、33、2、14、3、39、18、12、29、13、41、31、4、43、35、34、40、10、19、44、8、26、21、16、28、0、23、38、25、36、22、37、42、24以及20。
图155为代码长度N是16kbit的LDPC码的GW模式的第14实例的示图。
根据图155的GW模式，16kbit的LDPC码一系列位组0到44交织成一系列位组：
41、2、12、6、33、1、13、11、26、10、39、43、36、23、42、7、44、20、8、38、18、22、24、40、4、28、29、19、14、5、9、0、30、25、35、37、27、32、31、34、21、3、15、17以及16。
图156为代码长度N是16kbit的LDPC码的GW模式的第15实例的示图。
根据图156的GW模式，16kbit的LDPC码一系列位组0到44交织成一系列位组：
17、2、30、12、7、25、27、3、15、14、4、26、34、31、13、22、0、39、23、24、21、6、38、5、19、42、11、32、28、40、20、18、36、9、41、10、33、37、1、16、8、43、29、35以及44。
图157为代码长度N是16kbit的LDPC码的GW模式的第16实例的示图。
根据图157的GW模式，16kbit的LDPC码一系列位组0到44交织成一系列位组：
28、21、10、15、8、22、26、2、14、1、27、3、39、20、34、25、12、6、7、40、30、29、38、16、43、33、4、35、9、32、5、36、0、41、37、18、17、13、24、42、31、23、19、11以及44。
代码长度N是16kbit的LDPC码的GW模式的第1到第16实例可以应用于代码长度N是16kbit的LDPC码和任意编码率r和调制方案(星座)的任何组合中。
然而，在为LDPC码的代码长度N、LDPC码的编码率r以及调制方案(星座)的每个组合设置用于分组交织的GW模式时，每个组合的误码率可以进一步提高。
在图142的GW模式(例如)用于图89的LGE符号(16k,6/15)和QPSK的组合时，可以实现特别优异的误码率。
在图143的GW模式(例如)用于图89的Sony符号(16k,8/15)和QPSK的组合时，可以实现特别优异的误码率。
在图144的GW模式(例如)用于图89的Sony符号(16k,10/15)和QPSK的组合时，可以实现特别优异的误码率。
在图145的GW模式(例如)用于图89的Sony符号(16k、12/15)和QPSK的组合时，可以实现特别优异的误码率。
在图146的GW模式(例如)用于图101的LGE符号(16k,6/15)和16QAM的组合时，可以实现特别优异的误码率。
在图147的GW模式(例如)用于图101的Sony符号(16k,8/15)和16QAM的组合时，可以实现特别优异的误码率。
在图148的GW模式(例如)用于图101的Sony符号(16k,10/15)和16QAM的组合时，可以实现特别优异的误码率。
在图149的GW模式(例如)用于图101的Sony符号(16k,12/15)和16QAM的组合时，可以实现特别优异的误码率。
在图150的GW模式(例如)用于图102的LGE符号(16k,6/15)和64QAM的组合时，可以实现特别优异的误码率。
在图151的GW模式(例如)用于图102的Sony符号(16k,8/15)和64QAM的组合时，可以实现特别优异的误码率。
在图152的GW模式(例如)用于图102的Sony符号(16k,10/15)和64QAM的组合时，可以实现特别优异的误码率。
在图153的GW模式(例如)用于图102的Sony符号(16k,12/15)和64QAM的组合时，可以实现特别优异的误码率。
在图154的GW模式(例如)用于图103和图104的LGE符号(16k,6/15)和256QAM的组合时，可以实现特别优异的误码率。
在图155的GW模式(例如)用于图103和图104的Sony符号(16k,8/15)和256QAM的组合时，可以实现特别优异的误码率。
在图156的GW模式(例如)用于图103和图104的Sony符号(16k,10/15)和256QAM的组合时，可以实现特别优异的误码率。
在图157的GW模式(例如)用于图103和图104的Sony符号(16k,12/15)和256QAM的组合时，可以实现特别优异的误码率。
<模拟结果>
图158为在图109的GW模式用于图89的ETRI符号(64k,5/15)和QPSK的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图159为在图110的GW模式用于图90的ETRI符号(64k,5/15)和16QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图160为在图111的GW模式用于图91的ETRI符号(64k,5/15)和64QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图161为在图112的GW模式用于图89的Sony符号(64k,7/15)和QPSK的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图162为在图113的GW模式用于图90的Sony符号(64k,7/15)和16QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图163为在图114的GW模式用于图91的Sony符号(64k,7/15)和64QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图164为在图115的GW模式用于图89的Sony符号(64k,9/15)和QPSK的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图165为在图116的GW模式用于图90的Sony符号(64k,9/15)和16QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图166为在图117的GW模式用于图91的Sony符号(64k,9/15)和64QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图167为在图118的GW模式用于图89的Sony符号(64k,11/15)和QPSK的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图168为在图119的GW模式用于图90的Sony符号(64k,11/15)和16QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图169为在图120的GW模式用于图91的Sony符号(64k,11/15)和64QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图170为在图121的GW模式用于图89的Sony符号(64k,13/15)和QPSK的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图171为在图122的GW模式用于图90的Sony符号(64k,13/15)和16QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图172为在图123的GW模式用于图91的Sony符号(64k,13/15)和64QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图173为在图124的GW模式用于图92和图93的ETRI符号(64k,5/15)和256QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图174为在图125的GW模式用于图92和图93的ETRI符号(64k,7/15)和256QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图175为在图126的GW模式用于图92和图93的Sony符号(64k,7/15)和256QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图176为在图127的GW模式用于图92和图93的Sony符号(64k,9/15)和256QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图177为在图128的GW模式用于图92和图93的NERC符号(64k,9/15)和256QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图178为在图129的GW模式用于图92和图93的Sony符号(64k,9/15)和256QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图179为在图130的GW模式用于图92和图93的Sony符号(64k,13/15)和256QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图180为在图131的GW模式用于图94和图95的ETRI符号(64k,5/15)和1024QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图181为在图132的GW模式用于图94和图95的ETRI符号(64k,7/15)和1024QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图182为在图133的GW模式用于图94和图95的Sony符号(64k,7/15)和1024QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图183为在图134的GW模式用于图94和图95的Sony符号(64k,9/15)和1024QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图184为在图135的GW模式用于图94和图95的NERC符号(64k,9/15)和1024QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图185为在图136的GW模式用于图94和图95的Sony符号(64k,11/15)和1024QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图186为在图137的GW模式用于图94和图95的Sony符号(64k,13/15)和1024QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图187为在图138的GW模式用于图96和图97的Samsung符号(64k,6/15)和4096QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图188为在图139的GW模式用于图96和图97的ETRI符号(64k,7/15)和4096QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图189为在图140的GW模式用于图96和图97的Samsung符号(64k,8/15)和4096QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图190为在图141的GW模式用于图96和图97的Sony符号(64k,9/15)和4096QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图191为在图142的GW模式用于图89的LGE符号(16k,6/15)和QPSK的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图192为在图143的GW模式用于图89的Sony符号(16k,8/15)和QPSK的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图193为在图144的GW模式用于图89的Sony符号(16k,10/15)和QPSK的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图194为在图145的GW模式用于图89的Sony符号(16k,12/15)和QPSK的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图195为在图146的GW模式用于图101的LGE符号(16k,6/15)和16QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图196为在图147的GW模式用于图101的Sony符号(16k,8/15)和16QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图197为在图148的GW模式用于图101的Sony符号(16k,10/15)和16QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图198为在图149的GW模式用于图101的Sony符号(16k,12/15)和16QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图199为在图150的GW模式用于图102的LGE符号(16k,6/15)和64QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图200为在图151的GW模式用于图102的Sony符号(16k,8/15)和64QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图201为在图152的GW模式用于图102的Sony符号(16k,10/15)和64QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图202为在图153的GW模式用于图102的Sony符号(16k,12/15)和64QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图203为在图154的GW模式用于图103和图104的LGE符号(16k,6/15)和256QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图204为在图155的GW模式用于图103和图104的Sony符号(16k,8/15)和256QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图205为在图156的GW模式用于图103和图104的Sony符号(16k,10/15)和256QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图206为在图157的GW模式用于图103和图104的Sony符号(16k,12/15)和256QAM的组合中时表示测量误码率的模拟的模拟结果的BER/FER曲线的示图。
图158到图206示出了在AWGN信道用作通信路径13(图7)时的BER/FER曲线(上部分图)以及在瑞利(Rayleigh)(衰落)信道用作通信路径13(图7)时的BER/FER曲线(下部分图)。
在图158到图206中，“w bil”表示在执行奇偶检验交织、分组交织以及分块交织时的BER/FER曲线，并且“w/o bil”表示在不执行奇偶检验交织、分组交织以及分块交织时的BER/FER曲线。
从图158到图206中可以看出，在执行奇偶检验交织、分组交织以及分块交织时，与不执行时相比，能够提高BER/FER并且实现优异的误码率。
进一步，除了在图83到图104中显示的信号点设置的QPSK、16QAM、64QAM、256QAM、1024QAM以及4096QAM的星座以外，还能够将图109到图157的GW模式应用于在图83到图104中显示的信号点设置相对于I轴或Q轴对称地移动的星座、在图83到图104中显示的信号点设置相对于原点对称地移动的星座、在图83到图104中显示的信号点设置通过以原点为中心的任意角旋转的星座等星座中，并且能够获得与在将图109到图157的GW模式应用于在图83到图104中显示的信号点设置的QPSK、16QAM、64QAM、256QAM、1024QAM以及4096QAM的星座中时相同的效应。
进一步，除了在图83到图104中显示的信号点设置的QPSK、16QAM、64QAM、256QAM、1024QAM以及4096QAM的星座以外，还能够将图109到图157的GW模式应用于其中与信号点相关联(分配给信号点)的符号的最高有效位(MSB)和最低有效位(LSB)在图83到图104中显示的信号点设置中互换的星座中，并且也能够获得与在将图109到图157的GW模式应用于在图83到图104中显示的信号点设置的QPSK、16QAM、64QAM、256QAM、1024QAM以及4096QAM的星座中时相同的效应。
<接收装置12的配置实例>
图207为示出图7的接收装置12的配置实例的模块图。
OFDM运算单元151从传输装置11中接收OFDM信号(图7)，并且执行OFDM信号的信号处理。将通过执行OFDM运算单元151的信号处理所获得的数据供应给帧管理单元152。
帧管理单元152执行由从OFDM运算单元151中供应的数据配置的帧的处理(帧解释)，并且将作为结果获得的目标数据的信号以及信令的信号供应给频率解交织器161和153。
频率解交织器153对从帧管理单元152中供应的数据以符号为单位执行频率解交织，并且将符号供应给去映射器154。
去映射器154基于根据在传输装置11侧执行的正交调制决定的信号点的设置(星座)，在从频率解交织器153中供应的数据(在星座上的数据)上，执行去映射(信号点设置解码)和正交解调，并且将所获得的数据(LDPC码(LDPC码似然性))作为结果供应给LDPC解码器155。
LDPC解码器155执行从去映射器154中供应的LDPC码的LDPC解码，并且将所获得的LDPC目标数据(在这种情况下，BCH码)作为结果供应给BCH解码器156。
BCH解码器156执行从LDPC解码器155中供应的LDPC目标数据的BCH解码，并且输出所获得的控制数据(信令)，作为结果。
同时，频率解交织器161对从帧管理单元152供应的数据以符号为单为执行频率解交织，并且将该符号供应给SISO/MISO解码器162。
SISO/MISO解码器162执行从频率解交织器161中供应给的数据的空间-时间解码，并且将数据供应给时间解交织器163。
时间解交织器163对从SISO/MISO解码器162中供应的数据以符号为单位执行时间解交织，并且将数据供应给去映射器164。
去映射器164基于根据在传输装置11侧执行的正交调制决定的信号点的设置(星座)，在从时间解交织器163中供应的数据(在星座上的数据)上，执行去映射(信号点设置解码)和正交解码，并且将所获得的数据作为结果供应给位解交织器165。
位解交织器165在从去映射器164中供应的数据上执行位解交织，并且将用作经受位解交织的数据的LDPC码(LDPC似然性)供应给LDPC解码器166。
LDPC解码器166对从位解交织器165供应的LDPC码执行LDPC解码，并且将所述获得的LDPC目标数据(在这种情况下，BCH码)作为结果供应给BCH解码器167。
BCH解码器167执行从LDPC解码器155中供应的LDPC目标数据的BCH解码，并且将所获得的数据作为结果供应给BB解扰器168。
BB解扰器168对从BCH解码器167中供应的数据执行BB解扰，并且将所获得的数据作为结果供应给空删除单元169。
空删除单元169从BB解扰器168供应的数据中删除由图8的填充器112插入的空值，并且将数据供应给多路分用器170。
多路分用器170单独地分离与从空删除单元169中供应的数据多路复用的一个或多个流(目标数据)，执行输出流所需要的处理，作为输出流。
在此处，接收装置12可以配置为不包括图207中显示的部分模块。即，例如，在传输装置11(图8)被配置为不包括时间交织器118、SISO/MISO编码器119、频率交织器120以及频率交织器124的情况下，接收装置12可以配置为不包括时间解交织器163、SISO/MISO解码器162、频率解交织器161以及频率解交织器153，这些是分别与传输装置11的时间交织器118、SISO/MISO编码器119、频率交织器120以及频率交织器124对应的模块。
<位解交织器165的配置实例>
图208是示出图207的位解交织器165的配置实例的模块图。
位解交织器165配置有分块解交织器54和分组解交织器55，并且执行用作从去映射器164供应的数据的符号的符号位的(位)解交织(图207)。
换言之，分块解交织器54执行对应于由图9的分块交织器25执行的分块交织的分块解交织(分块交织的反向处理)，即，在从去映射器164中供应的符号的符号位上将由分块交织重新排列的LDPC码的码位(其似然性)的位置恢复为原始位置的分块解交织，并且将所获得的LDPC码作为结果供应给分组解交织器55。
分组解交织器55在从分块解交织器54中供应的LDPC码上，以位组为单位执行对应于由图9的分组交织器24执行的分组交织的分组解交织(分组交织的反向处理)(即，例如，参照图108，通过重新排列通过上述分组交织以位组为单位改变其序列的LDPC码的码位，恢复原始序列的分组解交织。
在此处，在从去映射器164中供应给位解交织器165的LDPC码经受奇偶交织、分组交织和分块交织时，位解交织器165可以执行与奇偶交织对应的奇偶解交织(奇偶交织的反向处理，即，将通过奇偶交织改变其序列的LDPC码的码位恢复至原始序列的奇偶解交织)、与分块交织对应的分块解交织以及与分组交织对应的分组解交织全部。
然而，图208的位解交织器165具有执行与分块交织对应的分块解交织的分块解交织器54以及执行与分组交织对应的分组解交织的分组解交织器55，但是不提供执行与奇偶交织对应的奇偶解交织的模块，从而不执行奇偶解交织。
因此，将经受分块解交织和分组解交织但是未经受奇偶解交织的LDPC码从位解交织器165(的分组解交织器55)中供应给LDPC解码器166中。
LDPC解码器166使用转换奇偶校验矩阵对从位解交织器165中供应的LDPC码执行LDPC解码，并且将所获得的数据作为结果输出给LDPC目标数据的解码结果。所述转换奇偶校验矩阵是通过在由图8的LDPC编码器115进行的LDPC编码所使用的DVB方案的奇偶校验矩阵H上，至少执行与奇偶交织对应的列置换而获得的(或者通过在ETRI方案(图27)的奇偶校验矩阵上执行行置换所获得的(图29))。
图209是示出由图208的去映射器164、位解交织器165以及LDPC解码器166执行的处理的流程图。
在步骤S111中，去映射器164在从时间解交织器163中供应的数据(映射到信号点中的星座上的数据)上执行去映射和正交解调，将所产生的数据供应给位解交织器165，并且处理继续进入步骤S112。
在步骤S112中，位解交织器165在从去映射器164中供应的数据上执行解交织(位解交织)，并且处理继续进入步骤S113。
换言之，在步骤S112中，在位解交织器165中，分块解交织器54在从去映射器164中供应的数据(符号)上执行分块解交织，并且将所获得的LDPC码的码位作为结果供应给分组解交织器55。
分组解交织器55在从分块解交织器54中供应的LDPC码上，执行分组解交织，并且将所获得的LDPC码(LDPC码的似然性)作为结果供应LDPC解码器166。
在步骤S113中，例如，LDPC解码器166使用由图8的LDPC编码器115执行的LDPC编码所用的奇偶校验矩阵H(即，使用从奇偶校验矩阵H获得的转换奇偶校验矩阵)，执行从分组解交织器55中供应的LDPC码的LDPC解码，并且将所获得的数据作为结果输出给BCH解码器167，作为LDPC目标数据的解码结果。
在图208中，与图9的实例一样，为了方便解释，单独地配置执行分块解交织的分块解交织器54以及执行分组解交织的分组解交织器55，但是分块解交织器54和分组解交织器55可以一体地配置。
<LDPC解码>
描述由图207的LDPC解码器166执行的LDPC解码。
如上所述，图207的LDPC解码器166使用转换奇偶校验矩阵，对从位解交织器165中供应的并且经受分块解交织和分组解交织但是未经受奇偶校验解交织的LDPC码执行LDPC解码。所述转换奇偶校验矩阵是通过至少执行与在由图8的LDPC编码器115执行的LDPC编码所用的DVB方案的奇偶校验矩阵H上的奇偶交织对应的列置换所获得(或者通过在ETRI方案(图27)的奇偶校验矩阵上执行行置换所获得(图29))。
在这种情况下，预先建议LDPC解码，通过使用转换奇偶校验矩阵来执行LDPC解码，在抑制电路规模的同时，该解码可以在充分可实现的范围抑制操作频率(例如，参照JP4224777B)。
因此，首先，参照图210到图213，描述使用转换奇偶校验矩阵的预先建议的LDPC解码。
图210示出了LDPC码的奇偶校验矩阵H的一个实例，其中，代码长度N是90并且编码率是2/3。
在图210(以及稍后描述的图211和图212)中，0由句号(.)表示。
在图210的奇偶校验矩阵H中，奇偶矩阵变成阶梯结构。
图211示出了相对于图210的奇偶校验矩阵H执行表达式(11)的行替换和表达式(12)的列替换所获得的奇偶校验矩阵H'。
行替换：第(6s+t+1)行→第(5t+s+1)行...(11)
列替换：第(6x+y+61)列→第(5y+x+61)列...(12)
在表达式(11)和(12)中，s、t、x以及y分别是在0≤s<5、0≤t<6、0≤x<5以及0≤t<6的范围内的整数。
根据表达式(11)的行替换，执行替换，以便分别使用第1、第2、第3、第4以及第5行代替在除以6时具有余数1的第1、第7、第13、第19以及第25行，并且使用第6、第7、第8、第9以及第10行代替在除以6时具有余数2的第2、第8、第14、第20以及第26行。
根据表达式(12)的列替换，相对于第61列以及随后的列(奇偶矩阵)执行替换，以便分别使用第61、第62、第63、第64以及第65列代替在除以6时具有余数1的第61、第67、第73、第79以及第85列，并且分别使用第66、第67、第68、第69以及第70列代替在除以6时具有余数2的第62、第68、第74、第80以及第86列。
通过这种方式，通过对图210的奇偶校验矩阵H执行和列的替换所获得的矩阵是图211的奇偶校验矩阵H'。
在这种情况下，甚至在执行奇偶校验矩阵H的行替换时，不影响LDPC码的码位的序列。
在信息长度K是60，单位大小P是5，并且奇偶长度M(在这情况下，30)的除数q(＝M/P)是6时，表达式(12)的列替换与用于将第(K+qx+y+1)个码位交织到第(K+Py+x+1)个码位的位置内的奇偶交织对应。
因此，在图211中的奇偶校验矩阵H'是至少通过执行列替换所获得的转换奇偶校验矩阵，所述列替换使用第K+Py+x+1列代替在图210中的奇偶校验矩阵H(下面可以任意地称为原始奇偶校验矩阵)的第K+qx+y+1列。
如果图211的奇偶校验矩阵H'乘以通过相对于图210的奇偶校验矩阵H的LDPC码执行与表达式(12)相同的替换所获得的结果，那么输出零向量。即，如果相对于作为原始奇偶校验矩阵H的LDPC码(一个码字)的行向量c执行表达式(12)的列替换所获得的行向量表示为c'，那么HcT从奇偶校验矩阵的性能中变成零向量。因此，H'c'T自然地变成零向量。
因此，图211的转换奇偶校验矩阵H'变成LDPC码c'的奇偶校验矩阵，所述LDPC码c'通过相对于原始奇偶校验矩阵H的LDPC码c执行表达式(12)的列替换所获得。
因此，相对于原始奇偶校验矩阵H的LDPC码，执行表达式(12)的列替换，使用图211的转换奇偶校验矩阵H'解码(LDPC解码)在列替换之后的LDPC码c'，相对于解码结果，执行表达式(12)的列替换的反向替换，并且可以获得与使用奇偶校验矩阵H解码原始奇偶校验矩阵H的LDPC码的情况相同的解码结果。
图212示出了图211的转换奇偶校验矩阵H'，以5×5矩阵为单位隔开。
在图212中，转换奇偶校验矩阵H'由以下矩阵的组合表示：作为单位大小P的5×5(＝p×p)单位矩阵、通过将单位矩阵的一个或多个1设置为0所获得的矩阵(在后文中，适当地称为伪单位矩阵)、通过循环移位单位矩阵或伪单位矩阵所获得的矩阵(在后文中，适当地称为移位矩阵)、单位矩阵、伪单位矩阵以及移位矩阵中的两个或多个矩阵的总和(在后文中，适当地称为总和矩阵)以及5×5零矩阵。
可以使用5×5单位矩阵、伪单位矩阵、移位矩阵、总和矩阵以及零矩阵配置图212的转换奇偶校验矩阵H'。因此，构成转换奇偶校验矩阵H'的5×5矩阵(单位矩阵、伪单位矩阵、移位矩阵、总和矩阵以及零矩阵)在后文中适当地称为本构矩阵。
在解码由P×P本构矩阵表示的奇偶校验矩阵所表示的LDPC码时，可以使用一种架构，其中，P校验节点运算和变量节点运算同时执行。
图213是示出执行解码的解码装置的配置实例的模块图。
即，图213示出使用相对于图212的原始奇偶校验矩阵H通过至少执行表达式(12)的列替换所获得的图210的转换奇偶校验矩阵H'，执行LDPC码的解码的解码装置的配置实例。
图213的解码装置包括：分支数据储存存储器300，其包括6个FIFO3001到3006；选择器301，其选择FIFO 3001到3006；校验节点计算单元302；两个循环移位电路303和308；分支数据储存存储器304，其包括18个FIFO 3041到30418；选择器305，其选择FIFO 3041到30418；接收数据存储器306，其储存接收数据；变量节点计算单元307；解码字计算单元309；接收数据重新排列单元310以及解码数据重新排列单元311。
首先，描述在分支数据储存存储器300和304中储存数据的方法。
分支数据储存存储器300包括6个FIFO 3001到3006，其与通过将图212的转换奇偶校验矩阵H'的行数30除以本构矩阵的行数5(单位大小P)所获得的数量对应。FIFO 300y(y＝1、2、...以及6)包括储存区域的多个步骤。在每个步骤的储存区域中，可以同时读取或写入与作为本构矩阵的行数和列数(单位大小P)的五个分支对应的消息。FIFO 300y的储存区域的步骤的数量变成9，这是图212的转换奇偶校验矩阵的行方向的1的数量(汉明权重)的最大数量。
在FIFO 3001中，以在横向上填充每一行的形式(忽略0的形式)，储存与图212的转换奇偶校验矩阵H'的第一行到第五行中的1的位置对应的数据(来自变量节点的消息vi)。即，如果第j行和第i列表示为(j,i)，那么在FIFO 3001的第一步骤的储存区域中，储存与转换奇偶校验矩阵H'的(1,1)到(5,5)的5×5单位矩阵的1的位置对应的数据。在第二步骤的储存区域中，储存与转换奇偶校验矩阵H'的(1,21)到(5,25)的移位矩阵(通过将5×5单位矩阵向右侧循环移位3所获得的移位矩阵)的1的位置对应的数据。与以上情况相似，在第三到第八步骤的储存区域中，与转换奇偶校验矩阵H'相关联地存储数据。在第九步骤的储存区域中，储存与转换奇偶校验矩阵H'的(1,86)到(5,90)的移位矩阵(通过使用0代替5×5单位矩阵的第一行的1并且将该单位矩阵向左侧循环移位1所获得的移位矩阵)的1的位置对应的数据。
在FIFO 3002中，储存与在图212的转换奇偶校验矩阵H'的第六行到第十行中的1的位置对应的数据。即，在FIFO 3002的第一步骤的储存区域中，储存与构成转换奇偶校验矩阵H'的(6,1)到(10,5)的总和矩阵(总和矩阵是通过将5×5单位矩阵向右侧循环移位1所获得的第一移位矩阵以及将5×5单位矩阵向右侧循环移位2所获得的第二移位矩阵的总和)的第一移位矩阵的1的位置对应的数据。此外，在第二步骤的储存区域中，储存与构成转换奇偶校验矩阵H'的(6,1)到(10,5)的总和矩阵的第二移位矩阵的1的位置对应的数据。
即，相对于权重是2或更多的本构矩阵，在本构矩阵由权重是1的P×P单位矩阵、在单位矩阵中的一个或多个元素1变成0的伪单位矩阵、或通过循环移位单位矩阵或伪单位矩阵所获得的移位矩阵的多个部分的总和表示时，在相同的地址(在FIFO 3001到3006之中的相同FIFO)中，储存与在权重1的单位矩阵、伪单位矩阵或移位矩阵中的1的位置对应的数据(与属于单位矩阵、伪单位矩阵或移位矩阵的分支对应的消息)。
随后，与以上情况相似，在第三到第九步骤的储存区域中，储存与转换奇偶校验矩阵H'相关联的数据。
在FIFO 3003到3006中，与以上情况相似，与转换奇偶校验矩阵H'相关联地储存数据。
分支数据储存存储器304包括18个FIFO 3041到30418，其与通过将转换奇偶校验矩阵H'的列数90除以本构矩阵的列数5(单位大小P)所获得的数量对应。FIFO 304x(x＝1、2、...以及18)包括储存区域的多个步骤。在每个步骤的储存区域中，可以同时读取或写入与对应于本构矩阵的行数和列数(单位大小P)的五个分支相对应的消息。
在FIFO 3041中，以在纵向上填充每列的形式(忽略0的形式)，储存与在图212的转换奇偶校验矩阵H'的第一列到第五列中的1的位置对应的数据(校验节点的消息uj)。即，如果第j行和第i列表示为(j,i)，那么在FIFO 3041的第一步骤的储存区域中，储存与转换奇偶校验矩阵H'的(1,1)到(5,5)的5×5单位矩阵的1的位置对应的数据。在第二步骤的储存区域中，储存与构成转换奇偶校验矩阵H'的(6,1)到(10,5)的总和矩阵(总和矩阵是通过将5×5单位矩阵向右侧循环移位1所获得的第一移位矩阵以及通过将5×5单位矩阵向右侧循环移位2所获得的第二移位矩阵的总和)的第一移位矩阵的1的位置对应的数据。此外，在第三步骤的储存区域中，储存与构成转换奇偶校验矩阵H'的(6,1)到(10,5)的总和矩阵的第二移位矩阵的1的位置对应的数据。
即，相对于权重是2或更多的本构矩阵，在本构矩阵由权重是1的P×P单位矩阵、在单位矩阵中一个或多个元素1变成0的伪单位矩阵、或通过循环移位单位矩阵或伪单位矩阵所获得的移位矩阵的多个部分的总和表示时，在相同的地址(在FIFO 3041到30418之中的相同FIFO)中，储存与在权重1的单位矩阵、伪单位矩阵或移位矩阵中的1的位置对应的数据(与属于单位矩阵、伪单位矩阵或移位矩阵的分支对应的消息)。
随后，与以上情况相似，在第4到第15步骤的储存区域中，与转换奇偶校验矩阵H'相关联地储存数据。FIFO 3041的储存区域的步骤的数量变成5，这是在转换奇偶校验矩阵的第一到第15列中在行方向的1的数量(汉明权重)的最大数量。
在FIFO 3042到3043中，与以上情况相似，与转换奇偶校验矩阵H'相关联地储存数据，并且每个长度(步骤的数量)是5。在FIFO 3044到30412中，与以上情况相似，与转换奇偶校验矩阵H'相关联地储存数据，并且每个长度是3。在FIFO 30413到30418中，与以上情况相似，与转换奇偶校验矩阵H'相关联地储存数据，并且每个长度是2。
接下来，描述图213的解码装置的操作。
分支数据储存存储器300包括6个FIFO 3001到3006。根据信息(矩阵数据)D312(该信息是关于从前一个步骤的循环移位电路308中供应的5个消息D311属于在图212中的转换奇偶校验矩阵H'的哪一行上的信息)，从FIFO 3001到3006中选择储存数据的FIFO，并且5个消息D311共同依次储存在所选择的FIFO中。在读取数据时，分支数据储存存储器300依次从FIFO 3001中读取5个消息D3001，并且将这些消息供应给下一个步骤的选择器301。在从FIFO3001中读取消息结束之后，分支数据储存存储器300依次从FIFO 3002到3006中读取消息，并且将这些消息供应给选择器301。
选择器301根据选择信号D301，从FIFO 3001到3006中的目前读取数据的FIFO中选择5个消息，并且将所选择的消息作为消息D302供应给校验节点计算单元302。
校验节点计算单元302包括5个校验节点计算器3021到3025。校验节点计算单元302使用通过选择器301供应的消息D302(D3021到D3025)(表达式7的消息vi)，根据表达式(7)执行校验节点运算，并且将所获得的5个消息D303(D3031到D3035)(表达式7的消息uj)作为校验节点运算的结果供应给循环移位电路303。
循环移位电路303根据信息(矩阵信息)D305(该信息是关于在转换奇偶校验矩阵H'中变成原点(origin)的多少个单位矩阵(或伪单位矩阵)循环移位以便获得相应分支的信息)，循环移位由校验节点计算单元302计算的5个消息D3031到D3035，并且将结果作为消息D304供应给分支数据储存存储器304。
分支数据储存存储器304包括18个FIFO 3041到30418。根据信息D305(该信息是关于从前一个步骤的循环移位电路303中供应的5个消息D304属于转换奇偶校验矩阵H'的哪一行上的信息)，从FIFO 3041到30418中选择储存数据的FIFO，并且5个消息D304共同依次储存在所选择的FIFO中。在读取数据时，分支数据储存存储器304依次从FIFO 3041中读取5个消息D3041，并且将这些消息供应给下一个步骤的选择器305。在从FIFO 3041中读取消息结束之后，分支数据储存存储器304依次从FIFO3042到30418中读取消息，并且将这些消息供应给选择器305。
选择器305根据选择信号D307，从在FIFO 3041到30418之中的目前读取数据的FIFO中选择5个消息，并且将所选择的消息作为消息D308供应给变量节点计算单元307和解码字计算单元309。
同时，接收数据重新排列单元310通过执行表达式(12)的列替换，重新排列通过通信路径13接收的LDPC码D313(该代码与在图210中的奇偶校验矩阵H对应)，并且将LDPC码作为接收数据D314供应给接收数据存储器306。接收数据存储器306从接收数据重新排列单元310中供应的接收数据D314中计算接收LLR(对数似然比)，储存接收LLR，收集5个接收LLR，并且将接收LLR作为接收值D309供应给变量节点计算单元307和解码字计算单元309。
变量节点计算单元307包括5个变量节点计算器3071到3075。变量节点计算单元307使用通过选择器305供应的消息D308(D3081到D3085)(表达式(1)的消息uj)以及从接收数据存储器306中供应的5个接收值D309(表达式(1)的接收值u0i)，根据表达式(1)执行变量节点运算，并且将所获得的消息D310(D3101到D3105)(表达式(1)的消息vi)作为运算结果供应给循环移位电路308。
循环移位电路308根据关于在转换奇偶校验矩阵H'中变成原点(origin)的多少个单位矩阵(或伪单位矩阵)循环移位以便获得相应分支的信息，循环移位由变量节点计算单元307计算的5个消息D3101到D3105，并且将结果作为消息D311供应给分支数据储存存储器300。
通过在一个循环中循环以上运算，可以进行LDPC码的一次解码(变量节点计算和校验节点运算)。在将LDPC码解码预定的次数之后，在解码字计算单元309和解码数据重新排列单元311中，图213的解码装置计算最终解码结果，并且输出最终解码结果。
即，解码字计算单元309包括5个解码字计算器3091到3095。解码字计算单元309使用由选择器305输出的5个消息D308(D3081到D3085)(表达式的消息uj)以及从接收数据存储器306中供应的5个接收值D309(表达式(5)的接收值u0i)，根据表达式(5)计算解码结果(解码字)，作为多重解码的最终步骤，并且将所获得的解码数据D315作为结果供应给解码数据重新排列单元311。
解码数据重新排列单元311相对于从解码字计算单元309中供应的解码数据D315，执行表达式(12)的列替换的反向替换，重新排列其顺序，并且输出解码数据，作为最终解码结果D316。
如上所述，通过在奇偶校验矩阵(原始奇偶校验矩阵)上执行行替换和/或列替换之一或二者，并且将其转换成可以由以下组合(即本构矩阵的组合)显示的奇偶校验矩阵(转换奇偶校验矩阵)：p×p单位矩阵、伪单位矩阵(其一个或多个元素1变成0)、移位矩阵(循环移位单位矩阵或伪单位矩阵)、总和矩阵(作为单位矩阵、伪单位矩阵、以及移位矩阵中的两个或多个的总和)、以及p×p 0矩阵，关于LDPC码解码，能够采用同时执行校验节点计算和变量节点计算以小于奇偶校验矩阵的行数和列数的P次的架构。在采用同时执行节点计算(校验节点计算和变量节点计算)以小于奇偶校验矩阵的行数和列数的P次的架构的情况下，与以等于奇偶校验矩阵的行数和列数的数量同时执行节点计算的情况相比，能够在可行范围内抑制操作频率并且执行迭代解码的多个项目。
通过同时执行P次校验节点计算和变量节点计算，构成图207的接收装置12的LDPC解码器166执行LDPC解码，与图213的解码装置相似。
即，为了简化解释，如果由构成图8的传输装置11的LDPC编码器115输出的LDPC码的奇偶校验矩阵被视为在图210中所示的奇偶校验矩阵H(其中，奇偶矩阵变成阶梯结构)，在传输装置11的奇偶交织器23中，在信息长度K设为60、单位大小P设为5以及奇偶长度M的除数q(＝M/P)设为6的状态中，执行用于将第(K+qx+y+1)码位交织到第(K+Py+x+1)码位的位置内的奇偶交织。
由于如上所述，奇偶交织与表达式(12)的列替换对应，所以不需要在LDPC解码器166中执行表达式(12)的列替换。
为此，在图207的接收装置12中，如上所述，将不执行奇偶解交织的LDPC码(即，在执行表达式(12)的列替换的状态中的LDPC码)从分组解交织器55中供应给LDPC解码器166。在LDPC解码器166中，执行与图213的解码装置相同的处理，除了不执行表达式(12)的列替换以外。
即，图214示出了图207的LDPC解码器166的配置实例。
在图214中，LDPC解码器166具有与图213的解码装置相同的配置，除了不提供图213的接收数据重新排列单元310以外，并且执行与图213的解码装置相同的处理，除了不执行表达式(12)的列替换以外。因此，省略LDPC解码器的解释。
如上所述，由于LDPC解码器166可以配置为不提供接收数据重新排列单元310，所以与图213的解码装置相比，规模可以减小。
在图210到图214中，为了简化解释，LDPC码的代码长度N设为90，信息长度K设为60，单位大小(本构矩阵的行数和列数)P设为5，并且奇偶长度M的除数q(＝M/P)设为6。然而，代码长度N、信息长度K、单位大小P以及除数q(＝M/P)不限于以上值。
即，在图8的传输装置11中，LDPC编码器115输出LDPC码，其中，代码长度N设为64800或16200，信息长度K设为N–Pq(＝N–M)，单位大小P设为360，并且除数q设为M/P。然而，图214的LDPC解码器166可以适用于相对于LDPC码同时执行P校验节点运算和变量节点运算并且执行LDPC解码的情况。
进一步，在不需要解码结果的奇偶校验部分并且由LDPC解码器166解码LDPC码之后仅仅在输出解码结果的信息位时，LDPC解码器166可以配置为没有解码数据重新排列单元311。
<分块解交织器54的配置实例>
图215为示出图208的分块解交织器54的一个配置实例的模块图。
分块解交织器54具有与上面参照图105描述的分块交织器25相似的配置。
因此，分块解交织器54包括称为部分1的储存区域以及称为部分2的储存区域，并且配置每个部分1和2，以便设置在数量上与符号的位数m相等的数量C个列并且用作储存区域，所述储存区域在行(水平)方向储存1位并且在列(竖直)方向储存预定数量的位。
通过在部分1和2内写入LDPC码并且从部分1和2中读取LDPC码，分块解交织器54执行分块交织。
然而，在分块解交织中，按照由图105的分块交织器25读取LDPC码的顺序，执行LDPC码(用作符号)的写入。
进一步，在分块解交织中，按照由图105的分块交织器25写入LDPC码的顺序，执行LDPC码的读取。
换言之，在由图105的分块交织器25执行的分块交织中，LDPC码沿列方向写入部分1和2中，并且沿行方向从部分1和2中读取，但是在由图215的分块解交织器54执行的分块解交织中，LDPC码沿行方向写入部分1和2中，并且沿列方向从部分1和2中读取。
<位解交织器165的其他配置实例>
图216是示出图217的位解交织器165的另一个配置实例的模块图。
在图中，使用相同的参考数字表示与图208的情况对应的部分，并且在后文中适当地省略其解释。
即，图216的位解交织器165具有与图208的情况相同的配置，除了最近提供奇偶解交织器1011以外。
参照图216，位解交织器165配置有分块解交织器54、分组解交织器55以及奇偶解交织器1011，并且在从去映射器164中供应的LDPC码的码位上执行位解交织。
换言之，分块解交织器54执行对应于由传输装置11的分块交织器25执行的分块交织的分块解交织(分块交织的反向处理)，即，在从去映射器164中供应的LDPC码上将由分块交织重新排列的码位的位置恢复为原始位置的分块解交织，并且将所获得的LDPC码作为结果供应给分组解交织器55。
分组解交织器55在从分块解交织器54中供应的LDPC码上，执行与用作由传输装置11的分组交织器24执行的重新排列处理的分组交织对应的分组解交织。
将作为分组解交织的结果获得的LDPC码从分组解交织器55中供应给奇偶解交织器1011。
奇偶解交织器1011对在分组解交织器55中的分组解交织之后的码位，执行与由传输装置11的奇偶交织器23执行的奇偶交织对应的奇偶解交织(奇偶交织的反向处理)，即，将由奇偶交织改变序列的LDPC码的码位的序列恢复为原始序列的奇偶解交织。
将作为奇偶解交织的结果获得的LDPC码从奇偶解交织器1011中供应给LDPC解码器166。
因此，在图216的位解交织器165中，将执行分块解交织、分组解交织以及奇偶解交织的LDPC码(即，由根据奇偶校验矩阵H的LDPC编码获得的LDPC码)供应给LDPC解码器166。
LDPC解码器166使用用于由传输装置11的LDPC编码器115进行LDPC编码的奇偶校验矩阵H，执行从位解交织器165中供应的LDPC码的LDPC解码。换言之，LDPC解码器166使用下列矩阵对从位解交织器165中供应的LDPC码进行LDPC解码：用于由传输装置11的LDPC编码器115进行LDPC编码的(DVB方案的)奇偶校验矩阵H；或者通过在奇偶校验矩阵H上至少执行与奇偶交织对应的列置换所获得的转换奇偶校验矩阵(对于ETRI方案，通过在用于LDPC编码的奇偶校验矩阵(图27)上执行列置换所获得的奇偶校验矩阵(图28)或者通过在用于LDPC编码的奇偶校验矩阵(图27)上执行行置换所获得的转换奇偶校验矩阵(图29))。
在图216中，将通过根据奇偶校验矩阵H的LDPC编码获得的LDPC码从位解交织器165(其奇偶解交织器1011)中供应给LDPC解码器166。为此，在使用由传输装置11的LDPC编码器115使用以执行LDPC编码的(DVB方法的)奇偶校验矩阵H本身(对于ETRI方案，通过在用于LDPC编码的奇偶校验矩阵(图27)上执行列置换所获得的奇偶校验矩阵(图28))，来执行LDPC码的LDPC解码时，LDPC解码器166可以通过根据全串联解码方法执行LDPC解码以便依次给每个节点执行消息(校验节点消息和变量节点消息)的运算的解码装置或者根据全并联解码方法执行LDPC解码以便同时(平行)给所有节点执行消息的运算的解码装置配置而成。
在LDPC解码器166中，在相对于由传输装置11的LDPC编码器115用于执行LDPC编码的(DVB方法的)奇偶校验矩阵H(对于ETRI方案，通过在用于LDPC编码的奇偶校验矩阵(图27)上执行行置换所获得的转换奇偶校验矩阵(图29))，使用通过至少执行与奇偶交织对应的列替换所获得的转换奇偶校验矩阵，执行LDPC码的LDPC解码时，LDPC解码器166可以由解码装置(图213)配置，该解码装置是同时执行P(或除了1以外的除数P)次校验节点运算和变量节点运算的架构的解码装置并且具有接收数据重新排列单元310，以执行与为了相对于LDPC码获得转换奇偶校验矩阵的列替换(奇偶交织)相同的列替换，并且重新排列LDPC码的码位。
在图216中，为了方便解释，单独地配置分块解交织的分块解交织器54、执行分组解交织的分组解交织器55以及执行奇偶解交织的奇偶解交织器1011，但是可以一体地配置分块解交织器54、分组解交织器55以及奇偶解交织器1011中的两个或多个，与传输装置11的奇偶交织器23、分组交织器24以及分块交织器25一样。
<接收系统的配置实例>
图217为示出可适用于接收装置12的接收系统的第一配置实例的模块图。
在图217中，接收系统包括获取单元1101、传输路径解码处理单元1102以及信息源解码处理单元1103。
获取单元1101通过在图中未显示的传输路径(通信路径)(例如，地面数字广播、卫星数字广播、CATV网络、互联网或其他网络)获取信号(信号包括相对于LDPC目标数据(例如，节目的图像数据或声音数据)至少执行LDPC编码所获得的LDPC码)，并且将该信号供应给传输路径解码处理单元1102。
在这种情况下，通过地面波、卫星波或CATV(有线电视)网络从广播站中广播由获取单元1101获取的信号时，使用调谐器和STB(机顶盒)配置获取单元1101。在通过多播(例如，IPTV(互联网协议电视))从网络服务器中传输由获取单元1101获取的信号时，使用网络I/F(接口)(例如，NIC(网络接口卡)，配置获取单元1101。
传输路径解码处理单元1102与接收装置12对应。传输路径解码处理单元1102相对于由获取单元1101通过传输路径获取的信号，执行传输路径解码处理(其至少包括用于纠正在传输路径中生成的错误的处理)，并且将所获得的信号作为结果供应给信息源解码处理单元1103。
即，通过传输路径由获取单元1101获取的信号是通过至少执行用于纠正在传输路径中生成的错误的纠错编码所获得的信号。传输路径解码处理单元1102相对于该信号执行传输路径解码处理，例如，纠错处理。
作为纠错编码，例如，具有LDPC编码或BCH编码。在这种情况下，作为纠错编码，至少执行LDPC编码。
传输路径解码处理包括调制信号的解调。
信息源解码处理单元1103相对于执行传输路径解码处理的信号，执行信息源解码处理，至少包括用于将压缩信息扩展为原始信息的处理。
即，可以相对于通过传输路径由获取单元1101获取的信号执行压缩信息的压缩编码，以减少与信息对应的图像或声音的数据量。在这种情况下，信息源解码处理单元1103相对于执行传输路径解码处理的信号，执行信息源解码处理，例如，用于将压缩信息扩展为原始信息的处理(扩展处理)。
在相对于通过传输路径由获取单元1101获取的信号不执行压缩编码时，在信息源解码处理单元1103中不执行用于将压缩信息扩展为原始信息的处理。
在这种情况下，作为扩展处理，例如，具有MPEG解码。在传输路径解码处理中，除了扩展处理以外，还可以包括解扰。
在如上所述配置的接收系统中，在获取单元1101中，通过传输路径获取信号(其中，相对于数据(例如，图像或声音)执行压缩编码(例如，MPEG编码)和纠错编码(例如，LDPC编码))，并且将该信号供应给传输路径解码处理单元1102。
在传输路径解码处理单元1102中，相对于从获取单元1101中供应的信号，执行与接收装置12相同的处理，作为传输路径解码处理，并且将所获得的信号作为结果供应给信息源解码处理单元1103。
在信息源解码处理单元1103中，相对于从传输路径解码处理单元1102中供应的信号，执行信息源解码处理(例如，MPEG解码)，并且输出所获得的图像或声音，作为结果。
上述图217的接收系统可以应用于电视调谐器中，以接收与数字广播对应的电视广播。
获取单元1101、传输路径解码处理单元1102以及信息源解码处理单元1103中的每个可以配置为一个单独的装置(硬件(IC(集成电路)等)或软件模块)。
相对于获取单元1101、传输路径解码处理单元1102以及信息源解码处理单元1103，一组获取单元1101和传输路径解码处理单元1102、一组传输路径解码处理单元1102和信息源解码处理单元1103以及一组获取单元1101、传输路径解码处理单元1102以及信息源解码处理单元1103中的每个可以配置为一个单独的装置。
图218为示出可以应用于接收装置12中的接收系统的第二配置实例的模块图。
在图中，使用相同的参考数字表示与图217的情况对应的部分，并且在后文中适当地省略其解释。
图218的接收系统与图217的情况的共同之处在于，提供获取单元1101、传输路径解码处理单元1102以及信息源解码处理单元1103，并且与图217的情况的不同之处在于，最近提供输出单元1111。
输出单元1111是用于显示图像的显示装置或者用于输出声音的扬声器，并且输出从信息源解码处理单元1103中输出的信号对应的图像或声音。即，输出单元1111显示图像或者输出声音。
上述图218的接收系统可以应用于接收与数字广播对应的电视广播的TV(电视接收器)或者接收无线电广播的无线电接收器中。
在相对于在获取单元1101中获取的信号不执行压缩编码时，将由传输路径解码处理单元1102输出的信号供应给输出单元1111。
图219为示出可以应用于接收装置12中的接收系统的第三配置实例的模块图。
在图中，使用相同的参考数字表示与图217的情况对应的部分，并且在后文中适当地省略其解释。
图219的接收系统与图217的情况的共同之处在于，提供获取单元1101和传输路径解码处理单元1102。
然而，图219的接收系统与图217的情况的不同之处在于，不提供信息源解码处理单元1103，并且新提供记录单元1121。
记录单元1121在记录(储存)介质(例如，光盘、硬盘(磁盘)以及闪速存储器)上记录(储存)由传输路径解码处理单元1102输出的信号(例如，MPEG的TS的TS数据包)。
上述图219的接收系统可以应用于记录电视广播的记录器中。
在图219中，通过提供信息源解码处理单元1103，配置接收系统，并且该接收系统可以由记录单元1121记录通过信息源解码处理单元1103执行的信息源解码处理所获得的信号，即，通过解码所获得的图像或声音。
<计算机的实施方式>
接下来，上述一系列处理可以由硬件执行或者可以由软件执行。在这系列处理由软件执行的情况下，配置软件的程序安装在通用计算机内。
因此，图220示出了安装执行这系列处理的程序的计算机的实施方式的一个配置实例。
程序可以预先储存在硬盘705或与嵌入计算机内的记录介质对应的ROM 703上。
或者，程序可以临时或永久储存(记录)在可移动记录介质711上，例如，软盘、CD-ROM(光盘只读存储器)、MO(磁光)盘、DVD(数字通用光盘)、磁盘以及半导体存储器。可以提供可移动记录介质711，作为所谓的封装软件。
程序可以从可移动记录介质711中安装到计算机中。此外，程序可以通过用于数字卫星广播的人工卫星从下载站中无线传输给计算机，或者可以通过网络(例如，LAN(局域网)或互联网)有线传输给计算机。计算机可以接收由通信单元708如上所述传输的程序，并且将程序安装在嵌入式硬盘705内。
计算机包括嵌入其内的CPU(中央处理单元)702。输入/输出接口710通过总线701连接至CPU 702。如果用户操作使用键盘、鼠标以及麦克风配置的输入单元707，并且通过输入/输出接口710输入命令，那么CPU 702根据命令执行储存在ROM(只读存储器)703内的程序。或者，CPU 702装载储存在硬盘705内的程序、从卫星或网络中传输的、由通信单元708接收的、安装在硬盘705内的程序、或者从安装到驱动器709中以及安装在硬盘705内的可移动记录介质711中读入RAM(随机存取存储器)704中的程序，并且执行该程序。因此，CPU 702执行根据上述流程图的处理或者由上述模块图的配置执行的处理。此外，CPU 702根据需要通过输入/输出接口710从使用LCD(液晶显示器)或扬声器配置的输出单元706中输出处理结果，从通信单元708中传输处理结果，并且在硬盘705上记录处理结果。
在本说明书中，不需要处理描述程序的处理步骤，用于促使计算机根据作为流程图描述的顺序在时间序列中执行各种处理，并且还包括平行或单独执行的处理(例如，平行处理或使用物体的处理)。
通过分布的方式，程序可以由一个计算机处理或者可以由多个计算机处理。程序可以传输给远程计算机，并且可以执行程序。
本公开的实施方式不限于上述实施方式，并且在不背离本公开的范围的情况下，可以进行修改。
即，例如，即使通信路径13(图7)是卫星电路、地面波、电缆(有线电路)等中的任一个，也可以使用新LDPC码(其奇偶校验矩阵初始值表)。此外，新LDPC码还可以用于数据传输，而非数字广播。
GM模式可以应用于除了新LDPC码以外的代码中。进一步，应用GM模式的调制方案不限于QPSK、16QAM、64QAM、256QAM、1024QAM以及4096QAM。
在本说明书中描述的效应仅仅是实例，而不受到限制，并且可获得任何其他效应。
参考符号列表
11：传输装置
12：接收装置
23：奇偶交织器
24：分组转交织器
25：分块交织器
54：分块解交织器
55：分组解交织器
111：模式自适应/多路复用器
112：填充器
113：BB扰频器
114：BCH编码器
115：LDPC编码器
116：位交织器
117：映射器
118：时间交织器
119：SISO/MISO编码器
120：频率交织器
121：BCH编码器
122：LDPC编码器
123：映射器
124：频率交织器
131：帧构建器/资源分配单元
132：OFDM生成单元
151：OFDM运算单元
152：帧管理单元
153：频率解交织器
154：去映射器
155：LDPC解码器
156：BCH解码器
161：频率解交织器
162：SISO/MISO解码器
163：时间解交织器
164：去映射器
165：位解交织器
166：LDPC解码器
167：BCH解码器
168：BB解扰器
169：空删除单元
170：多路分用器
300：分支数据储存存储器
301：选择器
302：校验节点计算单元
303：循环移位电路
304：分支数据储存存储器
305：选择器
306：接收数据存储器
307：变量节点计算单元
308：循环移位电路
309：解码字计算单元
310：接收数据重新排列单元
311：解码数据重新排列单元
601：编码处理单元
602：储存单元
611：编码率设置单元
612：初始值表读取单元
613：奇偶校验矩阵生成单元
614：信息位读取单元
615：编码奇偶运算单元
616：控制单元
701：总线
702：CPU
703：ROM
704：RAM
705：硬盘
706：输出单元
707：输入单元
708：通信单元
709：驱动器
710：输入/输出接口
711：可移动记录介质
1001：反向交换单元
1002：存储器
1011：奇偶解交织器
1101：获取单元
1102：传输路径解码处理单元
1103：信息源解码处理单元
1111：输出单元
1121：记录单元。

Claims (14)

1.一种数据处理装置，包括：
接收电路，所述接收电路被配置为接收来自发送装置的包括映射的分组交织的低密度奇偶校验（LDPC）码字的数字广播信号；以及
电路，所述电路被配置为
处理所述映射的分组交织的LDPC码字以获得分组交织的LDPC码字，其中，以每8位为单位，将所述分组交织的LDPC码字映射到调制方案的256个信号点中的任一个信号点，
以360位的位组为单位处理所述分组交织的LDPC码字以获得LDPC码的LDPC码字，其中，从所述LDPC码的所述LDPC码字的头部起第i+1个位组由位组i指示，所述LDPC码的所述LDPC码字具有位组0至位组44的序列，并且所述分组交织的LDPC码字具有以下位组序列：
28、21、10、15、8、22、26、2、14、1、27、3、39、20、34、25、12、6、7、40、30、29、38、16、43、33、4、35、9、32、5、36、0、41、37、18、17、13、24、42、31、23、19、11以及44，
解码所述LDPC码的所述LDPC码字以获得已解码的LDPC码字，以及
处理所述已解码的LDPC码字用于描述所述数字广播信号；
其中，所述LDPC码字具有16200位的代码长度N和12/15的编码率r，并且基于如下列出的奇偶校验矩阵初始值表：
3 394 1014 1214 1361 1477 1534 1660 1856 2745 2987 2991 3124 3155
59 136 528 781 803 928 1293 1489 1944 2041 2200 2613 2690 2847
155 245 311 621 1114 1269 1281 1783 1995 2047 2672 2803 2885 3014
79 870 974 1326 1449 1531 2077 2317 2467 2627 2811 3083 3101 3132
4 582 660 902 1048 1482 1697 1744 1928 2628 2699 2728 3045 3104
175 395 429 1027 1061 1068 1154 1168 1175 2147 2359 2376 2613 2682
1388 2241 3118 3148
143 506 2067 3148
1594 2217 2705
398 988 2551
1149 2588 2654
678 2844 3115
1508 1547 1954
1199 1267 1710
2589 3163 3207
1 2583 2974
2766 2897 3166
929 1823 2742
1113 3007 3239
1753 2478 3127
0 509 1811
1672 2646 2984
965 1462 3230
3 1077 2917
1183 1316 1662
968 1593 3239
64 1996 2226
1442 2058 3181
513 973 1058
1263 3185 3229
681 1394 3017
419 2853 3217
3 2404 3175
2417 2792 2854
1879 2940 3235
647 1704 3060。
2.根据权利要求1的所述数据处理装置，其中，
所述LDPC码的所述LDPC码字基于所述LDPC码的奇偶校验矩阵进行编码，所述LDPC码字包括信息位和奇偶位；
所述奇偶校验矩阵包括与所述信息位对应的信息矩阵部分以及与所述奇偶位对应的奇偶矩阵部分，
所述信息矩阵部分由所述奇偶校验矩阵初始值表表示，并且
所述奇偶校验矩阵初始值表的每行指示与用于计算所述奇偶位的信息位的子集对应的所述信息矩阵部分的相应360列中的元素“1”的位置。
3.根据权利要求2的所述数据处理装置，其中，
所述奇偶校验矩阵初始值表的行由i表示，并且所述LDPC码的所述LDPC码字的奇偶位的长度由M表示，所述奇偶校验矩阵的第2+360×（i-1）列通过将所述奇偶校验矩阵的第1+360×（i-1）列向下循环移位q=M/360获得。
4.根据权利要求3的所述数据处理装置，其中，
对于所述奇偶校验矩阵的第1 + 360 ×（i - 1）列，
所述奇偶校验矩阵初始值表的第i行包括一个或多个值，每个值表示所述奇偶校验矩阵的第1+360×（i-1）列的元素1的不同行序数，以及
对于作为除所述奇偶校验矩阵的第1+360×（i-1）列之外的列的从第2+360×（i-1）列到第360×i列的每一列，
所述奇偶校验矩阵初始值表的第i行和第j列的值表示为Hi，j并且所述奇偶校验矩阵H的第w列的第j个元素1的行序号表示为Hw-j，
作为除所述奇偶校验矩阵的第1+360×（i-1）个列之外的列的所述第w列的元素1的所述行序号Hw-j由等式Hw-j = mod（Hi，j + mod（（w -1），360）×M / 360，M）表示。
5.根据权利要求2所述的数据处理装置，其中，所述奇偶矩阵部分是下双对角线矩阵，在所述下双对角线矩阵中“1”的元素以阶梯结构排列。
6.根据权利要求2所述的数据处理装置，其中，所述奇偶校验矩阵没有循环-4。
7.根据权利要求2所述的数据处理装置，其中，
所述LDPC码的所述奇偶校验矩阵属于整体，在所述整体中，在误码率开始下降时的信号功率与噪声功率之比的性能阈值是通过多边类型的密度演化找到的预定值或小于所述预定值的值。
8.一种数据处理方法，包括：
由接收装置接收来自发送装置的数字广播信号，所述数字广播信号包括映射的分组交织的低密度奇偶校验（LDPC）码字；
处理所述映射的分组交织的LDPC码字以获得分组交织的LDPC码字，其中，以每8位为单位，将所述分组交织的LDPC码字映射到调制方案的256个信号点中的任一个信号点；
以360位的位组为单位处理所述分组交织的LDPC码字以获得LDPC码的LDPC码字，其中，在从所述LDPC码的所述LDPC码字的头部起第i+1个位组由位组i指示，所述LDPC码的所述LDPC码字具有位组0到位组44的序列，并且所述分组交织的LDPC码字具有以下位组序列：
28、21、10、15、8、22、26、2、14、1、27、3、39、20、34、25、12、6、7、40、30、29、38、16、43、33、4、35、9、32、5、36、0、41、37、18、17、13、24、42、31、23、19、11以及44，
解码所述LDPC码的所述LDPC码字以获得已解码的LDPC码字，以及
处理所述已解码的LDPC码字用于描述所述数字广播信号；
其中，所述LDPC码字具有16200位的代码长度N和12/15的编码率r，并且基于如下列出的奇偶校验矩阵初始值表：
3 394 1014 1214 1361 1477 1534 1660 1856 2745 2987 2991 3124 3155
59 136 528 781 803 928 1293 1489 1944 2041 2200 2613 2690 2847
155 245 311 621 1114 1269 1281 1783 1995 2047 2672 2803 2885 3014
79 870 974 1326 1449 1531 2077 2317 2467 2627 2811 3083 3101 3132
4 582 660 902 1048 1482 1697 1744 1928 2628 2699 2728 3045 3104
175 395 429 1027 1061 1068 1154 1168 1175 2147 2359 2376 2613 2682
1388 2241 3118 3148
143 506 2067 3148
1594 2217 2705
398 988 2551
1149 2588 2654
678 2844 3115
1508 1547 1954
1199 1267 1710
2589 3163 3207
1 2583 2974
2766 2897 3166
929 1823 2742
1113 3007 3239
1753 2478 3127
0 509 1811
1672 2646 2984
965 1462 3230
3 1077 2917
1183 1316 1662
968 1593 3239
64 1996 2226
1442 2058 3181
513 973 1058
1263 3185 3229
681 1394 3017
419 2853 3217
3 2404 3175
2417 2792 2854
1879 2940 3235
647 1704 3060。
9.根据权利要求8所述的数据处理方法，其中，
所述LDPC码的所述LDPC码字基于所述LDPC码的奇偶校验矩阵进行编码，LDPC码字包括信息位和奇偶位；
所述奇偶校验矩阵包括与所述信息位对应的信息矩阵部分以及与所述奇偶位对应的奇偶矩阵部分，
所述信息矩阵部分由所述奇偶校验矩阵初始值表表示，并且
所述奇偶校验矩阵初始值表的每行指示与用于计算所述奇偶位的信息位的子集对应的所述信息矩阵部分的相应360列中的元素“1”的位置。
10.根据权利要求9所述的数据处理方法，其中，
所述奇偶校验矩阵初始值表的行由i表示，并且所述LDPC码的所述LDPC码字的奇偶位的长度由M表示，所述奇偶校验矩阵的第2+360×（i-1）列通过将所述奇偶校验矩阵的第1+360×（i-1）列向下循环移位q=M/360获得。
11.根据权利要求10所述的数据处理方法，其中，
对于所述奇偶校验矩阵的第1 + 360 × （i - 1）个列，
所述奇偶校验矩阵初始值表的第i行包括一个或多个值，每个值表示所述奇偶校验矩阵的第1+360×（i-1）列的元素1的不同行序数，以及
对于作为除所述奇偶校验矩阵的第1+360×（i-1）列之外的列的从第2+360×（i-1）列到第360×i列的每一列，
所述奇偶校验矩阵初始值表的第i行和第j列的值表示为Hi，j并且所述奇偶校验矩阵H的第w列的第j个元素1的行序号表示为Hw-j，
作为除所述奇偶校验矩阵的第1+360×（i-1）个列之外的列的所述第w列的元素1的所述行序号Hw-j由等式Hw-j = mod（Hi，j＋mod（（w-1），360）×M/360，M）表示。
12.根据权利要求9所述的数据处理方法，其中，所述奇偶矩阵部分是下双对角线矩阵，在所述下双对角线矩阵中“1”的元素以梯度结构排列。
13.根据权利要求9所述的数据处理方法，其中，所述奇偶校验矩阵没有循环-4。
14.根据权利要求9所述的数据处理方法，其中，
所述LDPC码的所述奇偶校验矩阵属于整体，在所述整体中，在误码率开始下降时的信号功率与噪声功率之比的性能阈值是通过多边类型的密度演化找到的预定值或小于所述预定值的值。
CN201911283978.2A 2014-05-21 2015-05-08 数据处理装置以及数据处理方法 Active CN110890893B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911283978.2A CN110890893B (zh) 2014-05-21 2015-05-08 数据处理装置以及数据处理方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2014-104809 2014-05-21
JP2014104809 2014-05-21
PCT/JP2015/063253 WO2015178215A1 (ja) 2014-05-21 2015-05-08 データ処理装置、及び、データ処理方法
CN201911283978.2A CN110890893B (zh) 2014-05-21 2015-05-08 数据处理装置以及数据处理方法
CN201580001351.7A CN105379126B (zh) 2014-05-21 2015-05-08 数据处理装置以及数据处理方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201580001351.7A Division CN105379126B (zh) 2014-05-21 2015-05-08 数据处理装置以及数据处理方法

Publications (2)

Publication Number Publication Date
CN110890893A CN110890893A (zh) 2020-03-17
CN110890893B true CN110890893B (zh) 2024-02-02

Family

ID=54553888

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201911283978.2A Active CN110890893B (zh) 2014-05-21 2015-05-08 数据处理装置以及数据处理方法
CN201580001351.7A Active CN105379126B (zh) 2014-05-21 2015-05-08 数据处理装置以及数据处理方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201580001351.7A Active CN105379126B (zh) 2014-05-21 2015-05-08 数据处理装置以及数据处理方法

Country Status (7)

Country Link
US (3) US10396824B2 (zh)
EP (1) EP3148088B1 (zh)
JP (1) JP6424888B2 (zh)
CN (2) CN110890893B (zh)
CA (1) CA2917806C (zh)
MX (2) MX2016000540A (zh)
WO (1) WO2015178215A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015156530A (ja) 2014-02-19 2015-08-27 ソニー株式会社 データ処理装置、及び、データ処理方法
KR101775703B1 (ko) 2014-05-21 2017-09-06 삼성전자주식회사 송신 장치 및 그의 인터리빙 방법
EP3148088B1 (en) 2014-05-21 2021-03-03 Sony Corporation Bit interleaved coded modulation with a group-wise interleaver adapted to a rate 12/15 ldpc code of length 16200
US9602245B2 (en) * 2014-05-21 2017-03-21 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
WO2015178216A1 (ja) 2014-05-21 2015-11-26 ソニー株式会社 データ処理装置、及び、データ処理方法
MX2016000460A (es) * 2014-05-21 2016-08-01 Sony Corp Dispositivo de procesamiento de datos y metodo de procesamiento de datos.
WO2016137254A1 (ko) 2015-02-27 2016-09-01 한국전자통신연구원 가변 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법
KR102453474B1 (ko) 2015-02-27 2022-10-14 한국전자통신연구원 가변 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법
US10447428B2 (en) 2015-05-19 2019-10-15 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US10340954B2 (en) 2015-05-19 2019-07-02 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
JP6852427B2 (ja) * 2017-02-06 2021-03-31 ソニー株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6891519B2 (ja) * 2017-02-06 2021-06-18 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP7053232B2 (ja) * 2017-11-29 2022-04-12 日本放送協会 ビットインターリーバ、ビットデインターリーバ、送信装置、受信装置、及びこれらのプログラム
TWI744960B (zh) * 2020-06-22 2021-11-01 旺宏電子股份有限公司 記憶體控制器及記憶體裝置
CN112436897B (zh) * 2020-11-12 2021-11-09 北京邮电大学 一种实现qam信号转换pam信号的方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101874352A (zh) * 2007-11-26 2010-10-27 索尼公司 数据处理设备和数据处理方法以及编码设备和编码方法
CN101946414A (zh) * 2008-02-18 2011-01-12 三星电子株式会社 用于编码和解码使用低密度奇偶校验检查码的通信系统中的信道的设备和方法
CN103210591A (zh) * 2010-09-16 2013-07-17 索尼公司 数据处理设备以及数据处理方法
CN103548272A (zh) * 2011-05-27 2014-01-29 索尼公司 数据处理装置和数据处理方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4361924B2 (ja) 2005-06-21 2009-11-11 三星電子株式会社 構造的低密度パリティ検査符号を用いる通信システムにおけるデータ送信／データ受信のための装置及び方法
EP2134051A1 (en) 2008-06-13 2009-12-16 THOMSON Licensing An adaptive QAM transmission scheme for improving performance on an AWGN channel
JP5664919B2 (ja) 2011-06-15 2015-02-04 ソニー株式会社 データ処理装置、及び、データ処理方法
EP2560311A1 (en) * 2011-08-17 2013-02-20 Panasonic Corporation Cyclic-block permutations for spatial multiplexing with quasi-cyclic LDPC codes
KR20150005853A (ko) * 2013-07-05 2015-01-15 삼성전자주식회사 송신 장치 및 그의 신호 처리 방법
US9780808B2 (en) * 2014-05-21 2017-10-03 Samsung Electronics Co., Ltd. Transmitter apparatus and bit interleaving method thereof
EP3148088B1 (en) * 2014-05-21 2021-03-03 Sony Corporation Bit interleaved coded modulation with a group-wise interleaver adapted to a rate 12/15 ldpc code of length 16200
WO2015178216A1 (ja) * 2014-05-21 2015-11-26 ソニー株式会社 データ処理装置、及び、データ処理方法
CN112260800B (zh) * 2015-03-02 2024-02-23 三星电子株式会社 发送设备和接收设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101874352A (zh) * 2007-11-26 2010-10-27 索尼公司 数据处理设备和数据处理方法以及编码设备和编码方法
CN101946414A (zh) * 2008-02-18 2011-01-12 三星电子株式会社 用于编码和解码使用低密度奇偶校验检查码的通信系统中的信道的设备和方法
CN103210591A (zh) * 2010-09-16 2013-07-17 索尼公司 数据处理设备以及数据处理方法
CN103548272A (zh) * 2011-05-27 2014-01-29 索尼公司 数据处理装置和数据处理方法

Also Published As

Publication number Publication date
MX2016000540A (es) 2016-04-28
US20160156371A1 (en) 2016-06-02
US10944431B2 (en) 2021-03-09
JPWO2015178215A1 (ja) 2017-04-20
EP3148088A4 (en) 2018-05-09
US20210152188A1 (en) 2021-05-20
US20190341942A1 (en) 2019-11-07
US10396824B2 (en) 2019-08-27
CA2917806C (en) 2021-09-21
CN105379126B (zh) 2019-12-17
WO2015178215A1 (ja) 2015-11-26
US11509331B2 (en) 2022-11-22
CN105379126A (zh) 2016-03-02
MX2019015354A (es) 2020-02-13
JP6424888B2 (ja) 2018-11-21
CA2917806A1 (en) 2015-11-26
EP3148088A1 (en) 2017-03-29
EP3148088B1 (en) 2021-03-03
CN110890893A (zh) 2020-03-17

Similar Documents

Publication Publication Date Title
CN110890893B (zh) 数据处理装置以及数据处理方法
CN110545109B (zh) 接收方法与接收装置
KR102190377B1 (ko) 데이터 처리 장치, 및, 데이터 처리 방법
CN106464269B (zh) 数据处理装置和数据处理方法
KR102189466B1 (ko) 데이터 처리 장치, 및, 데이터 처리 방법
KR102190362B1 (ko) 데이터 처리 장치 및 데이터 처리 방법
CN104969478B (zh) 数据处理装置以及数据处理方法
KR102346245B1 (ko) 송신 장치, 송신 방법, 수신 장치, 및, 수신 방법
JP2015170911A (ja) データ処理装置、及び、データ処理方法
JP6428649B2 (ja) データ処理装置、及び、データ処理方法
KR102444309B1 (ko) 데이터 처리 장치, 및, 데이터 처리 방법
JP2021121133A (ja) 送信装置、送信方法、受信装置、及び、受信方法
KR20180133947A (ko) 데이터 처리 장치 및 데이터 처리 방법
JP2021119695A (ja) 送信装置、送信方法、受信装置、及び、受信方法
KR20180133948A (ko) 데이터 처리 장치 및 데이터 처리 방법
JP2021121134A (ja) 送信装置、送信方法、受信装置、及び、受信方法
JP2015179960A (ja) データ処理装置、及び、データ処理方法
JP7047963B2 (ja) 送信装置、送信方法、受信装置、及び、受信方法
JP7022361B2 (ja) 送信装置、送信方法、受信装置、及び、受信方法
EP3148085B1 (en) Bit interleaved coded modulation with a group-wise interleaver adapted to a rate 10/15 ldpc code of length 16200
JP2015156531A (ja) データ処理装置、及び、データ処理方法
JP2021122129A (ja) 送信装置、送信方法、受信装置、及び、受信方法
JP2015179959A (ja) データ処理装置、及び、データ処理方法
JP6852428B2 (ja) 送信装置、送信方法、受信装置、及び、受信方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant