以下、図面を参照して、本発明による一実施例の伝送システムにおける送信装置1及び受信装置2を説明する。本発明による一実施例の伝送システムは、次世代地上放送伝送方式を想定した図1に示す送信装置1、及び図2に示す受信装置2から構成される。
本発明による一実施例の伝送システムでは、LDPC符号の符号長を276480、又は69120、或いは17280ビットとし、そのLDPC符号の符号化率rを、r=2/16,3/16,4/16,5/16,6/16,7/16,8/16,9/16,10/16,11/16,12/16,13/16,14/16のLDPC符号の13種類としている。
まず、図1を参照して、本発明による一実施例の送信装置1について説明する。
〔送信装置〕
図1は、本発明による一実施例の送信装置1の主要な構成要素のみを概略的に示すブロック図である。この送信装置1は、制御部11と、制御部11の処理を経て主信号の入力ビット列を送信するよう生成された変調信号を送信する変調信号送信部12とを備える。制御部11は、主信号の信号処理を行う伝送フレーム生成部111、エネルギー拡散部112、BCH符号化部113、LDPC符号化器114、ビットインターリーバ115、及びマッパ・変調部116と、TMCC生成部117とを備える。
制御部11は、中央演算処理ユニット(CPU)を備えるコンピューターとして構成することができ、当該コンピューターが備える記憶部(図示せず)には、当該CPUにより読み出し制御部11における各機能を実現するためのプログラムが格納される。
TMCC生成部117は、変調方式及び符号化率といった伝送に関するパラメータを含むTMCC信号を生成し主信号より前に伝送する手段として構成される。即ち、TMCC生成部117は、伝送フレーム生成部111から発生される主信号に対して、TMCC信号を時分割多重により伝送することで、主信号とは独立して、後述する図2に示す受信装置2に対し伝送に関するパラメータを伝送することが可能である。また、TMCC生成部117は、LDPC符号化器114、ビットインターリーバ115、及びマッパ・変調部116に対して、TMCC信号が指定するLDPC符号化率(以下、単に「符号化率」とも称する)、及び変調方式を指定する機能を有する。
伝送フレーム生成部111は、LDPC符号化率に応じた伝送フレーム構成に基づき、主信号の入力ビット列を、所定の長さに区切り、LDPC符号化を可能とする伝送フレームを生成する。即ち、伝送フレーム生成部111では、主信号の入力ビット列が、情報ビット長として(符号長)×(符号化率)ビット毎に区切られ、都度、後続する機能ブロックに出力される。
伝送フレーム生成部111によって生成する伝送フレームは、LDPC符号化率を満たす情報ビット及びLDPCパリティから構成され、送信装置1は、この伝送フレーム構成を用いることにより、符号化、インターリーブ及び変調を行う。そして、後述する図2に示す受信装置2は、この伝送フレーム構成に基づいて、復調、デインターリーブ及び誤り訂正符号の復号を行う。
エネルギー拡散部112は、伝送フレーム生成部111の出力ビット列に対し、エネルギー拡散(ビットランダム化)を行う。これは、擬似ランダムな「1」及び「0」のパターンを、M系列を使って発生させ、これとスロット内のデータとでMOD2により加算することにより実現する。これにより、「1」又は「0」が連続することがなくなることから、後述する受信装置2において、同期再生の安定化を図ることができる。
BCH符号化部113は、外符号として、必要に応じて設けられる誤り訂正符号化処理であり、所定のデータに対してBCH符号化を施す。外符号の一例として、高度衛星放送方式で利用可能な192ビットのBCH符号を適用することも可能であるが、その他にも、168ビットのBCH符号を適用できる。
尚、BCHパリティは基本的に情報ビットの一部として扱われ、LDPC符号で訂正しきれない軽微なビット誤りを保護する役割を有する。しかしながら、誤り訂正の大部分の能力はLDPC符号に依存する。即ち、BCH符号化部113は無くともよい場合もあり、例えばLDPC符号の符号長276480ビット、又は69120ビット、或いは17280ビットに対しLDPCパリティ長が等しい場合、LDPC符号の訂正能力は同等である。従って、以後、BCH符号化部113を用いるとき、情報ビットには、BCH符号のパリティが含まれるものとして説明する。
そして、いずれのLDPC符号化率の場合も、次世代地上放送伝送方式を想定した伝送フレーム長は、LDPC符号長である276480ビット、又は69120ビット、或いは17280ビットに相当する。276480ビットは360の整数倍で構成され、360×768で分割することが可能である。69120ビットは360の整数倍で構成され、360×192で分割することが可能である。17280ビットは360の整数倍で構成され、360×48で分割することが可能である。
LDPC符号化器114は、図3(a)に示すように、LDPC符号化部1141aによりLDPCパリティを付与するLDPC符号化処理と、パリティインターリーブ部1141bによるパリティインターリーブの処理とを並列処理する並列処理部1141により構成される。
LDPC符号化部1141aは、LDPC符号の検査行列を用いたLDPC符号化処理を行う処理部である。より具体的に、LDPC符号化部1141aは、検査行列Hを生成し、この検査行列Hを用いてLDPC符号パリティの生成を行う。検査行列Hの行方向の長さがLDPC符号長Nに相当する。また、検査行列Hの列方向の長さがLDPC符号化率に応じたパリティ長Pとなる。また、非特許文献1に記載されているように、検査行列Hは並列処理数Mに基づく周期的構造を有する。
パリティインターリーブ部1141bは、LDPC符号化部1141aからの符号化データのパリティビットを、他のパリティビットの位置にインターリーブ(ビット並び替え)するパリティインターリーブを行う処理部である。パリティインターリーブ部1141bにて行うパリティインターリーブの処理については、米国地上デジタルテレビ規格であるATSC3.0と同様とすることができる(例えば、非特許文献2参照)。
このように、LDPC符号化器114は、LDPC符号化部1141aによりLDPCパリティを付与するLDPC符号化処理と、パリティインターリーブ部1141bによるパリティインターリーブの処理とを並列処理するよう構成され、TMCC生成部117で生成するTMCC信号が指定する所定の符号化率に基づき、エネルギー拡散部112を経て(又はBCH符号化部113を経て)入力される対象データに対して、LDPC符号化を施すとともにパリティインターリーブの処理を施すよう並列処理し、その処理後のデータをビットインターリーバ115に出力する。
ビットインターリーバ115は、TMCC生成部117で生成するTMCC信号が指定するLDPC符号化率及び所定の変調方式に基づき、LDPC符号化器114から入力されるデータに対しインターリーブ(ビット並び替え)を施し、マッパ・変調部116に出力する。ビットインターリーバ115の詳細は後述する。
マッパ・変調部116は、TMCC生成部117で生成するTMCC信号が指定する所定の変調方式に基づきmビットのシンボルを、2m個の信号点のうちのいずれかにマッピングし、IQ信号(同相成分Iと直交位相成分Qの直交信号)とした直交変調を施して変調信号を生成する。変調方式は、例えば、BPSK(π/2シフトBPSK(Binary Phase Shift Keying))、QPSK、8PSK、16APSK或いは16QAM、32APSK或いは32QAM、64QAM、256QAM、1024QAM、4096QAM等が含まれるが、典型的にはQPSK、16QAM、64QAM、256QAM、1024QAM、又は4096QAMを用いる。
次に、図2を参照して、本発明による一実施例の受信装置2について説明する。
〔受信装置〕
図2は、本発明による一実施例の受信装置2の主要な構成要素のみを概略的に示すブロック図である。この受信装置2は、送信装置1から伝送された変調信号を受信する変調信号受信部21と、変調信号受信部21によって受信した変調信号を信号処理するよう制御する制御部22とを備える。制御部22は、主信号の信号処理を行う復調部・デマッパ221、ビットデインターリーバ223、LDPC復号器224、BCH復号部225、及びエネルギー逆拡散部226と、TMCC復調・復号部222とを備えている。
復調部・デマッパ221は、変調信号受信部21から入力された変調信号を直交復調し、ビットデインターリーバ223に対し復調してデマッピングしたIQ信号(同相成分Iと直交位相成分Qの直交信号)のシンボルをビットデインターリーバ223に出力する。尚、TMCC復調・復号部222は、復調部・デマッパ221に先立ちTMCC信号の復調・復号を行い、復調部・デマッパ221に対して、主信号の変調に適用した変調方式を指定する。また、TMCC復調・復号部222は、ビットデインターリーバ223に対しては主信号のLDPC符号化に適用した符号化率及び変調方式を指定し、LDPC復号器224に対しては主信号のLDPC符号化に適用した符号化率及び変調方式を指定する。
ビットデインターリーバ223は、図1に示す送信装置1側のビットインターリーバ115の逆処理に対応しており、TMCC復調・復号部222で復調・復号したTMCC信号が指定するLDPC符号化率及び所定の変調方式に基づき、復調部・デマッパ221から入力されるシンボルに対し送信装置1側のビットインターリーバ115に対応するデインターリーブ(ビット並び替え)を施し、LDPC復号器224に出力する。ビットデインターリーバ223の詳細は後述する。
LDPC復号器224は、図4(a)に示すように、パリティデインターリーブ部2241aによるパリティデインターリーブの処理と、LDPC復号部2241bにより検査行列を用いたLDPC復号処理とを並列処理する並列処理部2241により構成される。
パリティデインターリーブ部2241aは、ビットデインターリーバ223から得られるシンボルのデータに対し、送信装置1側のLDPC符号化器114における図3(a)に示すパリティインターリーブ部1141bによるパリティインターリーブの処理に対する逆処理を行う処理部である。従って、パリティデインターリーブ部2241aにて行うパリティデインターリーブの処理については、米国地上デジタルテレビ規格であるATSC3.0と同様とすることができる(例えば、非特許文献2参照)。
LDPC復号部2241bは、パリティデインターリーブ部2241aによる処理後のシンボルのデータに対し対数尤度比を算出し、TMCC復調・復号部222で復調・復号したTMCC信号が指定するLDPC符号化率に相当する検査行列Hを用いて、sum-product復号法等によるLDPC復号法を用いて誤り訂正の復号処理を行う処理部である。
このように、LDPC復号器224は、パリティデインターリーブ部2241aによるパリティデインターリーブの処理と、LDPC復号部2241bにより検査行列を用いたLDPC復号処理とを並列処理するよう構成され、ビットデインターリーバ223から得られるシンボルのデータに対し、パリティデインターリーブ部2241aによるデインターリーブ処理を行った後、LDPC符号化率に応じた検査行列Hを用いて、sum-product復号法等によるLDPC復号法を用いて誤り訂正の復号処理を行うよう並列処理し、その処理後のデータをBCH復号部22に出力する。
BCH復号部225は、LDPC復号器224により復号したデータに対し、送信装置1のBCH符号化部113に対応する復号処理を行い、エネルギー逆拡散部226に出力する。尚、送信装置1側でBCH復号部113の処理が不要とされているときは、BCH復号部225の処理も不要である。BCH符号の利用の有無は送受間で予め定めておくことや、TMCC信号に含める構成とすることもできる。
エネルギー逆拡散部226は、BCH復号部225から得られるデータに対し、送信装置1側のエネルギー拡散部112において擬似ランダム符号がMOD2により加算された処理を元に戻すため、再度同じ擬似ランダム符号をMOD2により加算し、エネルギー逆拡散処理を行う。これにより、受信装置2は、送信装置1から送信された主信号の入力ビット列に対応する出力ビット列を復元して外部に出力する。
以上のように、本発明による一実施例の送信装置1及び受信装置2は、長い符号長を持つLDPC符号による誤り訂正符号に対応した伝送フレームを用いて、各符号化率と各変調方式の組み合わせをMODCODで定義付けて伝送することができる。従って、主信号として伝送するMPEG-2 TS又はその他のデジタルデータストリームを効率良く伝送することが可能である。
そして、本発明による一実施例の送信装置1及び受信装置2は、符号長276480ビット、又は69120ビット、或いは17280ビットのLDPC符号を採用し、LDPC符号化率に関して検査行列初期値テーブルから求められる検査行列を用いて誤り訂正を行うよう構成される。そして、本発明による一実施例の送信装置1及び受信装置2は、MODCODで定義付けた各符号化率と各変調方式の組み合わせで、ビットインターリーバ115(及びビットデインターリーバ223)におけるグループワイズインターリーバ(及び対応するグループワイズデインターリーバ)における並び替えパターンについて、並びに、マッパ・変調部116(及び復調部・デマッパ221)におけるコンスタレーションとして信号点の配置が一様になっているUC(Uniform Constellation)、一様になっていないNUC(Non Uniform Constellation)のそれぞれについて最適化した組み合わせと設計値が施されている。
以下、図3(a)に示す本発明に係る一実施例のビットインターリーバ115、及び図4(a)に示す本発明に係る一実施例のビットデインターリーバ223について、順に説明する。
(ビットインターリーバ)
図3(a)は、本発明による一実施例のビットインターリーバ115の概略構成と、該ビットインターリーバに前置されるLDPC符号化器114の概略構成を示すブロック図である。また、図3(b)には、従来技法に基づく比較例のビットインターリーバ115の概略構成と、該ビットインターリーバ115に前置されるLDPC符号化器114の概略構成を示すブロック図を示しており、説明の便宜上、同様な構成要素には同一の参照番号を付している。
図3(a)に示す本発明による一実施例のビットインターリーバ115、及びLDPC符号化器114の構成と、図3(b)に示す従来技法に基づく比較例のビットインターリーバ115、及びLDPC符号化器114の構成とを対比して理解されるように、本発明による一実施例のビットインターリーバ115では、グループワイズインターリーバ1152及びブロックインターリーバ1153に前置して、パリティデインターリーバ1151が設けられている点で相違しており、他の構成要素は同様である。
尚、図3(a),(b)に示すLDPC符号化器114は、上述したように、LDPC符号化部1141aによりLDPCパリティを付与するLDPC符号化処理と、パリティインターリーブ部1141bによるパリティインターリーブの処理とを並列処理する並列処理部1141により構成される。
LDPC符号化器114におけるパリティインターリーブ部1141bは、LDPC符号化部1141aのLDPC符号化処理によって検査行列に基づいてLDPC符号化の対象データに対してMビットのビットグループ単位で生成し付与されるLDPCパリティのデータ(パリティビット)について、LDPC符号の符号長、LDPC符号化率、及び当該Mビットに対応する並列処理数Mにより決定されるインターリーブ定数Qldpcに基づき規則的に並べ替える処理部(情報ビットのインターリーブは行わない)である。即ち、パリティインターリーブ部1141bは、米国地上デジタルテレビ規格であるATSC3.0と同様に、LDPC符号のパリティビット長Pのビット列に対し並列処理数Mで分けた各ブロックについて、各ブロックのビット順に従って読み出し/書き込みの並び替えを行うブロックインターリーブの一種である。
パリティインターリーバを行うために必要となる定数(本願明細書中、「インターリーブ定数」と称する)であるQldpcは、LDPC符号のパリティビット長Pと、LDPC符号の検査行列が持つ並列処理数MとしてQ=P/Mで与えられる。より具体的には、図5に示すように、並列処理数M=360としたインターリーブ定数Qldpcは、符号長276480ビット時と、符号長69120ビット時と、符号長17280ビット時とで異なる値を持ち、更に、各LDPC符号の符号化率r=2/16,3/16,4/16,5/16,6/16,7/16,8/16,9/16,10/16,11/16,12/16,13/16,14/16に応じて異なる値を持つ。
ここで、図3(b)に示す従来技法に基づく比較例のビットインターリーバ115では、バースト誤りが生じうる伝送環境下においてLDPC-IRA符号では、13種類の符号化率rのLDPC符号のうち冗長度が低い(即ち、符号化率が高い)ときに、パリティインターリーブの処理を施すと、かえってビット誤り率に関する伝送性能が劣化する場合があることが分かった。
より具体的には、バースト誤りが生じうる伝送環境下において、符号長276480ビット、又は符号長69120ビットの場合では符号化率r=8/16,9/16,10/16,11/16,12/16,13/16,14/16のとき、符号長17280ビットの場合では符号化率r=7/16,8/16,9/16,10/16,11/16,12/16,13/16,14/16のときに、パリティインターリーブの処理を施すと、かえってビット誤り率に関する伝送性能が劣化する傾向にあることが分かった。
一方で、バースト誤りが生じうる伝送環境下において、符号長276480ビット、又は符号長69120ビットの場合では符号化率r=2/16,3/16,4/16,5/16,6/16,7/16のとき、符号長17280ビットの場合では符号化率r=2/16,3/16,4/16,5/16,6/16のときに、パリティインターリーブの処理の有無による伝送性能の差はほとんど見られないことも分かった。
そこで、本発明による一実施例のビットインターリーバ115は、図3(a)に示すように、LDPC符号化器114から入力されるデータに対しインターリーブ(ビット並び替え)する機能を有し、パリティデインターリーバ1151、グループワイズインターリーバ1152、及びブロックインターリーバ1153から構成される。
パリティデインターリーバ1151は、LDPC符号化器114(パリティインターリーブ部1141b)から得られる符号化データのパリティビットについて、パリティインターリーブ部1141bに対応するパリティデインターリーブ(パリティインターリーブの逆処理)、即ち、パリティインターリーブ部1141bによって並び替えられたパリティビットの位置を元の位置に戻すパリティデインターリーブを行い、そのパリティデインターリーブ後の符号化データを、グループワイズインターリーバ1152に出力する。
パリティインターリーブ部1141bとパリティデインターリーバ1151の各処理は正反対の処理であるため、LDPC符号化部1141aの出力と、パリティデインターリーバ1151の出力は同一である。そのため、パリティインターリーブ部1141b及びパリティインターリーバ1151は、本来、信号処理ブロック上は省略可能であるが、LDPC符号化器114が、LDPCパリティを付与するLDPC符号化部1141aの処理と、パリティインターリーブ部1141bの処理とを並列処理するハードウェアで構成する場合では、本発明に係る作用・効果を生じさせるのに、パリティデインターリーバ1151の処理が必要になる。
グループワイズインターリーバ1152は、パリティデインターリーバ1151による処理後の符号化データについてグループワイズインターリーブを行い、そのグループワイズインターリーブ後の符号化データを、ブロックインターリーバ1153に出力する。
ここで、グループワイズインターリーバ1152は、1符号分の符号化データを、その先頭から360ビット単位に区分し、その1区分の360ビットをビットグループとして、パリティインターリーバ1151からの符号化データをビットグループ単位でインターリーブする。
グループワイズインターリーブを行うことで、グループワイズインターリーブを行わない場合に比較して、エラーレートを改善させることができ、その結果、データ伝送において、良好な通信品質を確保することができる。
ブロックインターリーバ1153は、グループワイズインターリーバ1152からの符号化データをブロック単位で並び替えるブロックインターリーブを行うことで、例えば、1符号分の符号化データを、マッピングの単位であるmビットのシンボルにシンボル化し、マッパ・変調部116に出力する。
ここで、ブロックインターリーバ1153は、例えば、カラム(column)方向に所定のビット数を記憶する記憶領域としてのカラムが、ロウ(row)方向に、シンボルのビット数mに等しい数だけ並んだ記憶領域に対して、グループワイズインターリーバ1152からの符号化データをカラム方向に書き込み、ロウ方方向に読み出すことで、例えば、1符号分の符号ビットを、mビットのシンボルにして出力する。
尚、マッパ・変調部116における変調方式がBPSK又はQPSKである場合、グループワイズインターリーバ1152とブロックインターリーバ1153による改善効果は低いため、送信装置1側におけるビットインターリーバ115にて、グループワイズインターリーバ1152とブロックインターリーバ1153による各処理を省略してもよい。
(ビットデインターリーバ)
図4(a)は、本発明による一実施例のビットデインターリーバ223の概略構成と、該ビットデインターリーバ223に後置されるLDPC復号器224の概略構成を示すブロック図である。また、図4(b)には、従来技法に基づく比較例のビットデインターリーバ223の概略構成と、該ビットデインターリーバ223に後置されるLDPC復号器224の概略構成を示すブロック図を示しており、説明の便宜上、同様な構成要素には同一の参照番号を付している。
図4(a)に示す本発明による一実施例のビットデインターリーバ223、及びLDPC復号器224の構成と、図4(b)に示す従来技法に基づく比較例のビットデインターリーバ223、及びLDPC復号器224の構成とを対比して理解されるように、本発明による一実施例のビットデインターリーバ223では、ブロックデインターリーバ2231及びグループワイズデインターリーバ2232に後置して、パリティインターリーバ2233が設けられている点で相違しており、他の構成要素は同様である。
尚、図4(a),(b)に示すLDPC復号器224は、上述したように、パリティデインターリーブ部2241aによるパリティデインターリーブの処理と、LDPC復号部2241bにより検査行列を用いたLDPC復号処理とを並列処理する並列処理部2241により構成される。
LDPC復号器224におけるパリティデインターリーブ部2241aは、ビットデインターリーバ223から得られるシンボルのデータに対し、図3(a)に示す送信側のLDPC符号化器114におけるパリティインターリーブ部1141bによるパリティインターリーブの処理に対する逆処理を行う処理部である。即ち、パリティデインターリーブ部2241aは、米国地上デジタルテレビ規格であるATSC3.0と同様に、LDPC符号のパリティビット長Pのビット列に対し並列処理数Mで分けた各ブロックについて、各ブロックのビット順に従って読み出し/書き込みの並び替えを行うブロックデインターリーブの一種である。
そして、図4(a)に示す本発明による一実施例のビットデインターリーバ223は、図3(a)に示すビットインターリーバ115の逆処理に対応しており、送信装置1側のビットインターリーバ115の処理を復元するために、復調部・デマッパ221からのデータである各ビットの尤度のビットデインターリーブを行う機能を有し、ブロックデインターリーバ2231、グループワイズデインターリーバ2232、及びパリティインターリーバ2233から構成される。
ブロックデインターリーバ2231は、復調部・デマッパ221からのシンボルの各ビットに対応する尤度を対象として、送信装置1側のブロックインターリーバ1153に対応するブロックデインターリーブ(ブロックインターリーブの逆処理)、即ち、ブロックインターリーバ1153によって並び替えられた符号化データの符号ビットの位置を元の位置に戻すブロックデインターリーブを行い、その結果得られる符号化データをグループワイズデインターリーバ2232に出力する。
グループワイズデインターリーバ2232は、ブロックデインターリーバ2231から出力された各ビット尤度を対象として、送信装置1側のグループワイズインターリーバ1152に対応するグループワイズデインターリーブ(グループワイズインターリーブの逆処理)、即ち、グループワイズインターリーバ1152によってビットグループ単位で並びが変更された符号化データの符号ビットをビットグループ単位で並び替えることにより、元の並びに戻すグループワイズデインターリーブを行い、その結果得られる符号化データをパリティインターリーバ2233に出力する。
パリティインターリーバ2233は、グループワイズデインターリーバ2232から出力された各ビット尤度を対象として、パリティインターリーブ(送信装置1側のパリティインターリーブ部1141bと同処理)を行い、その結果得られる各ビットの尤度を、LDPC復号器224におけるパリティデインターリーブ部2241aに出力する。
パリティデインターリーブ部2241aとパリティインターリーバ2233の各処理は正反対の処理であるため、グループワイズデインターリーバ2232の出力と、パリティデインターリーブ部2241aの出力は同一である。そのため、パリティデインターリーブ部2241a及びパリティインターリーバ2233は、本来、信号処理ブロック上は省略可能であるが、LDPC復号器224が、パリティデインターリーブの処理と、検査行列を用いたLDPC復号処理とを並列処理するハードウェアで構成する場合では、本発明に係る作用・効果を生じさせるのに、パリティインターリーバ2233の処理が必要になる。
尚、マッパ・変調部116における変調方式がBPSK又はQPSKである場合に、グループワイズインターリーバ1152とブロックインターリーバ1153による改善効果は低いとする理由から送信装置1側におけるビットインターリーバ115にてグループワイズインターリーバ1152とブロックインターリーバ1153による各処理が省略されているときは、ビットデインターリーバ223にてグループワイズデインターリーバ2232とブロックデインターリーバ2231の各処理を省略する。
以下、本発明に係るビットインターリーバ115の理解を高めるために、グループワイズインターリーバ1152とブロックインターリーバ1153による各処理についても説明する。尚、ビットデインターリーバ223は、ビットインターリーバ115の逆処理に対応しており、主としてグループワイズインターリーバ1152とブロックインターリーバ1153について説明する。
(グループワイズインターリーブ)
図6及び図7を参照して、グループワイズインターリーバ1152にて行うグループワイズインターリーブの処理の詳細について説明する。図6は本発明による一実施例のグループワイズインターリーバ1152の処理を説明するための図であり、図7にはグループワイズインターリーバ1152の処理を示している。
グループワイズインターリーバ1152は、図6に示すように、1符号分の符号化データを、その先頭から360ビット単位に区分し、その1区分の360ビットをビットグループとして、所定のパターン(以下、「GWパターン」ともいう)に従ってパリティインターリーバ1151からの符号化データをビットグループ単位でインターリーブする。このGWパターンは、変調方式とLDPC符号化率との組み合わせに応じて定められ、所定の記憶部(図示せず)にGWテーブルとして記憶保持される。従って、グループワイズインターリーバ1152は、図7に示すように、グループワイズインターリーブの処理を行う際に、当該所定の記憶部から変調方式とLDPC符号化率の組み合わせに対応するGWテーブルからGWパターンを読み出して処理を行う。
図6及び図7には、符号長Nは69120ビットの例を示しており、BCH符号を用いているときはBCHパリティを含む情報ビット(Kビット)に対し、LDPC符号化率に応じたLDPCパリティビット(Mビット)が付与されている。
そして、グループワイズインターリーバ1152によりそのユニットサイズとして360ビットで区分すると、符号長N=69120ビットの符号化データは、ビットグループ0,1, …,191,192(=69120/360)個のビットグループに区分される。
また、以下では、GWパターンを、ビットグループを表す数字の並びで表すこととする。例えば、符号長Nが69120ビットの符号化データについてGWパターン4,2,0,3,1は、ビットグループ0,1,2,3,4の並びを、ビットグループ4,2,0,3,1の並びにインターリーブする(並び替える)ことを表す。
グループワイズインターリーバ1152は、図7に示すように、符号長N=69120ビットの符号化データのビットグループ0乃至191の並びを、GWテーブルに示される所定のGWパターンの並びにインターリーブする。
(ブロックインターリーブ)
次に、図8乃至図11を参照して、ブロックインターリーバ1153にて行うブロックインターリーブの処理の詳細について説明する。図8及び図9は、本発明による一実施例のブロックインターリーバ1153の処理を説明するための図であり、図10にはそのブロックインターリーバ1153の処理(例1)を、図11にはブロックインターリーバ1153の処理(例2)を示している。尚、図8乃至図11には、符号長Nは69120ビットの例を示している。
まず、図8に例示するブロックインターリーバ1153は、パート1(Part 1)と呼ばれる記憶領域と、パート2(Part 2)と呼ばれる記憶領域とを有する。そして、ブロックインターリーバ1153は、パート1に対して、符号化データを書き込んで読み出すことにより、ブロックインターリーブを行う。
パート1及び2は、いずれも、ロウ(Row)方向に1ビットを記憶しカラム(Column)方向に所定のビット数を記憶するよう、記憶領域としてのカラム(column)が、ロウ方向に、シンボルを構成するビット数mに等しい数Cだけ並んで構成される。
パート1の各カラムがカラム方向に記憶する行数(ビット数)をパートカラム長R1とし、パート2の各カラムがカラム方向に記憶する行数(ビット数)をパートカラム長R2とすると、(R1+R2)×Cは、ブロックインターリーブの対象の符号化データの符号長N(本実施形態では、69120ビット)に等しい。
また、パートカラム長R1は、ユニットサイズとした360ビットの倍数に等しく、パートカラム長R2は、パート1のパートカラム長R1とパート2のパートカラム長R2との和(以下、カラム長ともいう)R1+R2を、ユニットサイズとした360ビットで除算したときの剰余に等しい。
ここで、カラム長R1+R2は、ブロックインターリーブの対象の符号化データの符号長Nを、シンボルを構成するビット数mで除算した値に等しい。
例えば、符号長Nが69120ビットの符号化データについて、変調方式として、16QAMを採用する場合には、シンボルのビット数mは4ビットであるから、カラム長R1+R2は、17280(=69120/4)ビットになる。
更に、カラム長R1+R2=17280を、ユニットサイズとした360ビットで除算したときの剰余は0であるから、パート2のパートカラム長R2は0ビットとなる。
そして、パート1のパートカラム長R1は、R1+R2-R2=17280ビットとなる。
ところで、パート2のパートカラム長R2は常に0ビットとすることや、パート1及びパート2のうち一方のみブロックインターリーブを行う構成とすることも可能である。例えば変調方式がQPSK、16QAM、64QAM、256QAM、1024QAM及び、4096QAMのうちいずれの場合も、パート1のみブロックインターリーブを行うとしてもよい。
ただし、本例では、符号長Nと変調方式との組み合わせとして、パート1及び2のカラム数m、並びに、パートカラム長(行数)R1及びR2を、図9に示すように構成している。図9を参照するに、1024QAMのみR2>0として設定し、変調方式が1024QAMの場合のみブロックインターリーブを行わないパート2の領域を設定している。そして、ブロックインターリーバ1153は、パート1に対して、符号化データを書き込んで読み出すことにより、ブロックインターリーブを行う。
例えば、図10に示すように、変調方式がQPSK,16QAM,64QAM,256QAM、及び4096QAMのうちいずれかの場合、ブロックインターリーバ1153は、符号長N及び多値数m(シンボルのビット数mに等しい)で表される符号化データのブロックの全体について、ロウ(row)方向にグループワイズインターリーバ1152からの符号化データをカラム方向に書き込み、ロウ方方向に読み出すことで、例えば、1符号分の符号ビットを、mビットのシンボルにして出力する。変調方式がQPSK,16QAM,64QAM,256QAM、及び4096QAMであるいずれの場合、R2=0であり、符号化データのブロックの全体についてブロックインターリーブを行う。
また、図11に示すように、変調方式が1024QAMである場合、ブロックインターリーバ1153は、符号長N及び多値数m(シンボルのビット数mに等しい)で表される符号化データのブロックから切り取ったパート1の部分について、ロウ(row)方向にグループワイズインターリーバ1152からの符号化データをカラム方向に書き込み、ロウ方方向に読み出すことで、例えば、1符号分の符号ビットを、mビットのシンボルにして出力する。R2=720であり、パート2はブロックインターリーブを行わない。
このように、ブロックインターリーバ1153では、1符号語の符号化データの符号ビットを、パート1のカラムの上から下方向(カラム方向)に書き込むことが、左から右方向のカラムに向かって行われる。そして、符号ビットの書き込みが、パート1のカラムの最も右のカラム(m番目のカラム)の一番下まで終了すると、残りの符号ビットをパート2のカラムの上から下方向(カラム方向)に書き込むことが、左から右方向のカラムに向かって行われる。その後、符号ビットの書き込みが、パート2のカラムの最も右のカラム(m番目のカラム)の一番下まで終了すると、パート1のm個全てのカラムの1行目から、ロウ方向に、mビット単位で、符号ビットが読み出される。パート1のm個すべてのカラムからの符号ビットの読み出しが最後の行であるR1行目まで終了すると、パート2のm個全てのカラムの1行目から、ロウ方向に、mビット単位で、符号ビットが読み出され最後の行であるR2行目まで行われる。
以上のようにして、ブロックインターリーバ1153は、パート1及び2からmビット単位で読み出される符号ビットは、mビットのシンボルにしてマッパ・変調部116に出力する。
(本発明に係る一実施例の伝送システムのエラーレート性能)
上述したように、変調方式がBPSK又はQPSKである場合にはビットインターリーバ115においてグループワイズインターリーバ1152及びブロックインターリーバ1153の各処理を省略することも可能である。そこで、上述した本発明に係る作用・効果を確認するために、パリティデインターリーバ1151のみからなるビットインターリーバ115を備える送信装置1と、パリティインターリーバ2233のみからなるビットデインターリーバ223を備える受信装置2からなる伝送システムのエラーレート性能について、そのビットインターリーバ115及びビットデインターリーバ223が無い形態を想定した従来技法と比較評価した。図12は、本発明に係る一実施例の伝送システムと、その従来技法に基づく比較例の伝送システムとを対比するLDPC符号化率7/16のQPSK変調適用時のC/N対BER特性を示す図である。
ここでは、LDPC符号には符号長17280ビットのLDPC-IRA符号の検査行列を用いている。符号化率は7/16、インターリーブ定数Qldpc=27(=17280*(1-7/16)/360)、及び変調方式はQPSKである。また、バースト誤りが生じうるレイリーフェージング(Rayleigh Fading)の伝送路の環境下とし、復号アルゴリズムはsum-product復号法とし繰り返し復号回数は50回、エラーレート性能の評価はBCH復号前のデータ(即ち、BCH符号なしと同等)により行っている。
図12から理解されるように、本発明に係る伝送システムによれば、例えばビット誤り率(BER)=10-7にて、C/Nが約0.15「dB」改善していることが分かる。
尚、本発明に係るビットインターリーバ115及びパリティインターリーバ2233において、それぞれ図3(a)及び図4(a)に示すように、グループワイズインターリーバ1152及びブロックインターリーバ1153とブロックデインターリーバ2231及びグループワイズデインターリーバ2232を設けている場合、エラーレート性能が変わることが想定されるが、その場合でも、図12に例示するような本発明の有効性が確認される。
また、図12では一例のみを示しているが、バースト誤りが生じうるレイリーフェージングの伝送路の環境下においてLDPC-IRA符号の検査行列を用いるときに、符号長276480ビット、又は符号長69120ビットの場合では符号化率r=8/16,9/16,10/16,11/16,12/16,13/16,14/16のとき、符号長17280ビットの場合では符号化率r=7/16,8/16,9/16,10/16,11/16,12/16,13/16,14/16のときに、パリティインターリーブの処理を施すと、かえってビット誤り率に関する伝送性能が劣化する傾向にあることも分かっており、上述した技法に基づいた伝送システムを構成することで、その効果を確認できる。
一方で、バースト誤りが生じうるレイリーフェージングの伝送路の環境下において、符号長276480ビット、又は符号長69120ビットの場合では符号化率r=2/16,3/16,4/16,5/16,6/16,7/16のとき、符号長17280ビットの場合では符号化率r=2/16,3/16,4/16,5/16,6/16のときに、パリティインターリーブの処理の有無による伝送性能の差はほとんど見られないことも、上述した技法に基づいた伝送システムを構成することで、その作用を確認できる。
上述した実施例に関して、送信装置1及び受信装置2の各制御部11,22として機能するコンピューターを構成し、ビットインターリーバ及びビットデインターリーバ、並びに送信装置1及び受信装置2の各手段を機能させるためのプログラムを好適に用いることができる。具体的には、各手段を制御するための制御部11,22をコンピューター内の中央演算処理装置(CPU)で構成でき、且つ、各手段を動作させるのに必要となるプログラムを適宜記憶する記憶部を少なくとも1つのメモリで構成させることができる。即ち、そのようなコンピューターに、CPUによって該プログラムを実行させることにより、上述した各手段の有する機能を実現させることができる。更に、各手段の有する機能を実現させるためのプログラムを、前述の記憶部(メモリ)の所定の領域に格納させることができる。そのような記憶部は、装置内部のRAM又はROMなどで構成させることができ、或いは又、外部記憶装置(例えば、ハードディスク)で構成させることもできる。また、そのようなプログラムは、コンピューターで利用されるOS上のソフトウェア(ROM又は外部記憶装置に格納される)の一部で構成させることができる。更に、そのようなコンピューターに、各手段として機能させるためのプログラムは、コンピューター読取り可能な記録媒体に記録することができる。また、上述した各手段をハードウェア又はソフトウェアの一部として構成させ、各々を組み合わせて実現させることもできる。
上述の実施例については代表的な例として説明したが、本発明の趣旨及び範囲内で、多くの変更及び置換することができることは当業者に明らかである。例えば、LDPC符号化と組み合わされる場合の他の誤り訂正符号化として、BCH符号化以外に、リードソロモン符号化などのブロック符号化のみならず、畳込み符号化であってもよく、又は他のLDPC符号化を組み合わせても良い。従って、本発明は、上述の実施例によって制限するものと解するべきではなく、特許請求の範囲によってのみ制限される。