KR101785726B1 - 선형 블록 부호를 사용하는 통신 또는 방송 시스템에서 데이터 송수신 장치 및 방법 - Google Patents
선형 블록 부호를 사용하는 통신 또는 방송 시스템에서 데이터 송수신 장치 및 방법 Download PDFInfo
- Publication number
- KR101785726B1 KR101785726B1 KR1020100098007A KR20100098007A KR101785726B1 KR 101785726 B1 KR101785726 B1 KR 101785726B1 KR 1020100098007 A KR1020100098007 A KR 1020100098007A KR 20100098007 A KR20100098007 A KR 20100098007A KR 101785726 B1 KR101785726 B1 KR 101785726B1
- Authority
- KR
- South Korea
- Prior art keywords
- bits
- bit
- output
- input
- signal
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
Abstract
본 발명은 통신 또는 방송 시스템에서 데이터 송신 방법에 있어서, 입력된 정보 데이터 비트들을 부호화하여 부호어를 생성하는 과정; 상기 부호어를 인터리빙하는 과정; 변조 방식 및 부호율을 기반으로 하여 결정된 비트 매핑 테이블을 이용하여 상기 인터리빙된 부호어를 역다중화하는 과정; 상기 역다중화된 비트들을 변조하여 변조 신호를 출력하는 과정; 및 상기 변조 신호를 전송하는 과정을 포함한다.
Description
본 발명은 통신 또는 방송 시스템에서 데이터 송수신 장치 및 방법에 관한 것으로서, 특히 선형 블록 부호를 사용하는 통신 또는 방송 시스템에서 데이터 송수신 장치 및 방법에 관한 것이다.
일반적으로 통신 또는 방송 시스템에서 데이터 송수신의 개략적인 과정은 다음과 같다. 즉, 송신측의 정보원(Source)에서 생성된 데이터는 원천 부호화(Source Coding)와 채널 부호화(Channel Coding), 인터리빙(Interleaving), 변조(Modulation)를 거쳐 채널(Channel)을 통해 무선 송신한다. 또한 수신측에서는 상기 무선 송신된 신호를 수신하여 복조(Demodulation), 디인터리빙(Deinterleaving), 채널 복호화(Channel Decoding), 원천 복호화(Source Decoding)를 수행하게 된다.
그런데 통신 또는 방송 시스템에서는 채널의 여러 가지 잡음(noise)과 페이딩(fading) 현상 및 심볼간 간섭(inter-symbol interference : ISI)에 의해 신호의 왜곡이 생기게 된다. 특히 차세대 이동 통신, 디지털 방송 및 휴대 인터넷과 같이 높은 데이터 처리량과 신뢰도를 요구하는 고속 디지털 통신 또는 방송 시스템에서는 잡음과 페이딩 및 ISI에 의한 신호 왜곡을 극복하기 위한 기술이 필수적이다. 상기 채널 부호화와 인터리빙이 그 대표적인 기술에 해당한다.
인터리빙이란 전송하고자 하는 비트들의 손상되는 부분이 한곳에 집중되지 않고 여러 곳으로 분산되도록 함으로써, 페이딩 채널을 통과하면서 자주 발생하는 군집 오류(Burst Error)를 방지하여 데이터 전송 손실을 최소화하고 후술하는 채널 부호화의 효과를 상승시키기 위하여 사용된다.
또한 채널 부호화는 잡음과 페이딩 및 ISI 등에 의한 신호의 왜곡을 수신측이 확인하고 이를 효율적으로 복원할 수 있도록 하여 통신의 신뢰도를 높이기 위한 하나의 방법으로 널리 사용되고 있다. 채널 부호화에 사용되는 부호(Code)들은 오류를 정정시킨다는 의미에서 오류정정부호(error-correcting code: ECC)로 불리며, 다양한 종류의 오류정정부호에 대한 연구가 활발히 이루어지고 있다.
일반적으로 알려져 있는 선형 블록 부호에는 저밀도 패리티 검사 코드(Low Density Parity Check code: LDPC code)가 있다. 후술되는 본 발명은 선형 블록 부호 중 LDPC 부호를 기반으로 후술 하도록 하며 이하에서 LDPC 부호에 대한 간략한 설명을 하기로 한다.
상기 LDPC 부호는 일반적으로 패리티 검사행렬(parity-check matrix)로 정의되며 Tanner 그래프로 통칭되는 이분(bipartite) 그래프를 이용하여 표현할 수 있다. 여기서 이분 그래프는 그래프를 구성하는 정점들이 서로 다른 2 종류로 나누어져 있음을 의미하며, 상기 LDPC 부호의 경우에는 변수 노드(variable node)와 검사 노드(check node)라 불리는 정점들로 이루어진 이분 그래프로 표현된다. 여기서 변수 노드는 부호화된 비트와 일대일 대응된다.
이하에서 도 1과 2를 참조하여 상기 LDPC 부호의 그래프 표현 방법에 대해 설명한다. 도 1은 LDPC 부호의 패리티 검사 행렬 
의 예시도이다. 도 1에서는 4개의 행(row)과 8개의 열(column)로 구성된 LDPC 부호의 패리티 검사 행렬을 가정한 것이다. 도 1의 행렬은 8개의 열을 가짐으로써 길이가 8인 부호어(codeword)를 생성하는 LDPC 부호를 나타낸다. 상기 패리티 검사 행렬 H1과 8개의 비트들로 구성된 부호어 
은 아래와 같은 수학식 1의 관계를 가지고 있다.
상기 
는 패리티 검사 행렬 H의 열을 의미한다. 그러므로 패리티 검사 행렬의 각각의 열은 각각의 부호어 비트와 관계가 있다고 할 수 있다. 즉, 패리티 검사 행렬의 
번째 열 
은 부호어의 
번째 비트 
와 관계가 있다. 그러므로 각각의 열 
의 0이 아닌 원소의 개수 및 위치는 부호 비트 
의 성능과 관계가 있다.
도 2는 LDPC 부호의 패리티 검사 행렬 H의 그래프 표현도이다. 즉, 도 1의 H에 대응하는 Tanner 그래프를 도시한 도면이다. 도 2를 참조하면, 상기 LDPC 부호의 상기 Tanner 그래프는 8개의 변수 노드들 x1(202), x2(204), x3(206), x4(208), x5(210), x6(212), x7(214), x8(216)과 4개의 검사 노드(check node)(218, 220, 222, 224)들로 구성되어 있다. 여기서 상기 LDPC 부호의 패리티 검사 행렬 H의 i번째 열과 j번째 행은 각각 변수 노드 xi와 j 번째 검사 노드에 대응된다. 또한 상기 LDPC 부호의 패리티 검사 행렬 H의 i번째 열과 j번째 행이 교차하는 지점의 1의 값, 즉 0이 아닌 값의 의미는, 상기 도 2와 같이 상기 Tanner 그래프 상에서 상기 변수 노드 xi와 j번째 검사 노드 사이에 선분(edge)이 존재함을 의미한다.
상기 LDPC 부호의 Tanner 그래프에서 변수 노드 및 검사 노드의 차수(degree)는 각 노드들에 연결되어 있는 선분의 개수를 의미하며, 이는 상기 LDPC 부호의 패리티 검사행렬에서 해당 노드에 대응되는 열 또는 행에서 0이 아닌 원소(entry)들의 개수와 동일하다. 예를 들어 상기 도 2에서 변수 노드들 x1(202), x2(204), x3(206), x4(208), x5(210), x6(212), x7(214), x8(216)의 차수는 각각 순서대로 4, 3, 3, 3, 2, 2, 2, 2가 되며, 검사 노드들(218, 220, 222, 224)의 차수는 각각 순서대로 6, 5, 5, 5가 된다. 또한 상기 도 2의 변수 노드들에 대응되는 상기 도 1의 패리티 검사 행렬 H1의 각각의 열에서 0이 아닌 원소들의 개수는 상기한 차수들 4, 3, 3, 3, 2, 2, 2, 2와 순서대로 일치하며, 상기 도 2의 검사 노드들에 대응되는 상기 도 1의 패리티 검사 행렬 H1의 각각의 행에서 0이 아닌 원소들의 개수는 상기한 차수들 6, 5, 5, 5와 순서대로 일치한다.
상술한 것처럼 부호화된 각 비트는 패리티 검사 행렬의 열(column)과 관계가 있으며, Tanner 그래프상의 변수 노드와도 일대일로 대응된다. 또한 부호화된 비트와 일대일 대응 되는 변수 노드의 차수를 부호화 비트의 차수라고 한다.
또한 LDPC 부호는 높은 차수를 갖는 부호어 비트가 낮은 차수를 갖는 부호어 비트에 비하여 복호 성능이 우수한 특성이 있는 것으로 알려져 있다. 이는 높은 차수의 변수 노드가 낮은 차수의 변수 노드에 비하여 반복 복호를 통하여 많은 정보를 획득함에 따라 복호 성능이 우수해 질 수 있기 때문이다. 그러나 이것만으로는 정확히 부호어 비트의 성능을 판단 할 수가 없다. 각 부호어 비트들과 일대일로 매핑되는 Tanner 그래프상의 변수 노드의 사이클과 같은 다른 특성들을 살펴보아야 한다.
도 3은 상기 특정 구조를 가지는 LDPC 부호의 패리티 검사 행렬의 예를 도시한 것이다. 이하 LDPC 부호는 유럽 방송 시스템인 DVB-S2, DVB-T2, DVB-NGH에서 사용하는 부호이다. 부호어가 정보어를 포함하는 구조인 systematic 구조이다. 이하에서는 설명의 편의를 위하여 도 3의 패리티 검사 행렬을 기반으로 설명하고자 하나, 본 발명이 도 3의 패리티 검사 행렬에 국한 되는 것은 아니다. 또한 DVB-S2(DVB- Satellite Second Generation), DVB-T2(Digital Video Broadcasting-Second Generation Terrestrial), DVB-NGH(DVB-Next Generation Handheld)에 국한 된 것은 아니다.
상기 도 3을 참조하면, 패리티 검사 행렬은 정보어 파트와 패리티 파트로 구성되며, 정보어 파트는 
개의 column으로 구성되며, 패리티 파트는 
개의 column으로 구성된다. 상기 패리티 검사 행렬의 row의 개수는 패리티 파트의 column의 개수와 동일한 
로 구성된다.
상기 도 3의 패리티 검사 행렬에서 패리티 비트에 대응되는 부분인 
번째 열(column)부터 
번째 열까지의 무게 1의 위치는 이중 대각(dual diagonal) 구조를 가진다. 따라서, 상기 패리티 비트에 대응되는 열의 차수(degree)는 상기 
번째 열을 제외하고 모두 2이며, 상기 
번째 열의 차수는 1 임을 알 수 있다.
상기 도 3을 참조하면, 패리티 검사 행렬에서 정보어 부분에 해당하는 부분, 즉 0번째 열부터 
번째 열까지의 구조를 이루는 규칙은 다음과 같다.
<규칙 1>: 패리티 검사 행렬에서 정보어에 해당하는 
개의 열을 
개씩 그룹화(grouping)하여, 총 
개의 열 그룹(column group)을 생성한다. 각 열 그룹에 속해있는 각각의 열을 구성하는 방법은 하기 규칙 2를 따른다.
<규칙 2>: 먼저 
번째 
열 그룹의 각 0 번째 열에서의 1의 위치를 결정한다. 여기서, 각 
번째 열 그룹의 0 번째 열의 차수를 
라 할 때, 1이 있는 각 행의 위치를 
이라 가정하면, 
번째 열 그룹 내의 
번째 열에서 1이 있는 행의 위치 
는 하기 수학식 2과 같이 정의된다.
상기 규칙 1 및 규칙 2에 따르면 
번째 
열 그룹 내에 속하는 열들의 차수는 모두 
로 일정함을 알 수 있다. 이하에서는 상기 규칙에 따라 패리티 검사 행렬에 대한 정보를 저장하고 있는 LDPC 부호의 구조를 쉽게 이해하기 위하여 구체적인 예를 살펴본다.
구체적인 예로서 
이며, 3개의 열 그룹의 0 번째 열에 대한 1이 있는 행의 위치 정보는 다음과 같은 수열들로 나타낼 수 있다. 여기서 이 수열들을 "무게-1 위치 수열(weight-1 position sequence)"이라 부른다.
상기 각 열 그룹의 0 번째 열에 대한 1이 있는 행의 위치에 대한 무게-1 위치 수열은 편의상 다음과 같이 각 열 그룹 별로 해당 수열만 표기하기도 한다.
1 2 8 10
0 9 13
0 14
즉, 상기 
번째 무게-1 위치 수열은 
번째 열 그룹에 대한 1이 있는 행의 위치 정보를 순차적으로 나타낸 것이다.
지금까지는 LDPC 부호에 대하여 살펴보았다. 이하에서는 통신 또는 방송 시스템에서 통상적으로 사용하는 고차 변조 방식인 QAM(Quardrature Amplitude Modulation) 방식을 적용할 경우의 신호 성좌(signal constellation)에 대해서 설명한다. QAM에서 변조된 심볼은 실수부와 허수부로 구성되며 각 실수부와 허수부의 크기와 부호를 다르게 하여 다양한 변조 심볼을 구성할 수 있다. QAM의 특성을 살펴보기 위하여 QPSK 변조 방식과 함께 설명하기로 한다.
도 4a는 일반적인 QPSK(Quadrature Phase Shift Keying) 변조 방식의 신호 성좌의 개략도이다.
y0는 실수부의 부호를 결정하며 y1 은 허수부의 부호를 결정한다. 즉, y0가 0일 경우 실수부의 부호는 양(plus : +)이며, y0가 1일 경우 실수부의 부호는 음(minus : -)이다. 또한, y1이 0일 경우 허수부의 부호는 양(plus : +)이며, y1이 1일 경우 허수부의 부호는 음(minus : -)이다. y0, y1 각각이 실수부와 허수부의 부호를 표시하는 부호표시비트 이므로 y0, y1 의 오류 발생 확률은 같기 때문에, QPSK 변조 방식의 경우 하나의 변조 신호에 해당하는 (y0, y1) 각 비트의 신뢰도는 동일하다. 여기서 y0,q, y1,q 로 표기했을 때, 아래 첨자 두 번째 인덱스 q는 변조신호구성비트의 q번째 출력임을 의미한다.
도 4b는 일반적인 16-QAM 변조 방식의 신호 성좌의 개략도이다. 하나의 변조 신호 비트에 해당하는 (y0, y1, y2, y3)의 의미는 다음과 같다. 비트 y0와 y2는 각각 실수부의 부호와 크기를 결정하며, 비트 y1과 y3 각각은 허수부의 부호와 크기를 결정한다. 다시 말하면, y0와 y1은 신호의 실수부와 허수부의 부호를 결정하며, y2와 y3 는 신호의 실수부와 허수부의 크기를 결정한다. 변조된 신호의 크기를 판별하는 것보다 부호를 판별하는 것이 더 용이하기 때문에 y2와 y3에 대하여 오류가 발생할 확률이 y0와 y1 보다 높다. 따라서 비트들의 오류가 발생하지 않을 확률 또는 신뢰도(reliability)는 R(y0) = R(y1) > R(y2) = R(y3)의 순서가 된다. 여기서 R(y)는 비트 y에 대한 신뢰도를 나타낸다. QPSK와 달리 QAM의 변조신호구성 비트들 (y0, y1, y2, y3)는 각 비트의 신뢰도가 상이한 특성이 있다.
16-QAM 변조 방식은 신호를 구성하는 4비트 중 2개의 비트는 신호의 실수부와 허수부의 부호를 결정하며, 2개의 비트는 신호의 실수부와 허수부의 크기를 나타내면 되므로 (y0, y1, y2, y3)의 순서와 각 비트의 역할은 변할 수 있음은 당연하다.
도 4c는 일반적인 64-QAM 변조 방식의 신호 성좌의 개략도이다. 여기서, 하나의 변조 신호 비트에 해당하는 (y0, y1, y2, y3, y4, y5) 중 비트 y0, y2와 y4는 실수부의 부호와 크기를 결정하며, y1, y3와 y5는 허수부의 부호와 크기를 결정한다. 이때 y0와 y1는 각각 실수부와 허수부의 부호를 결정하며, y2, y3, y4, y5는 각각 실수부와 허수부의 크기를 결정한다. 변조된 심볼의 크기를 판별하는 것보다 부호를 판별하는 것이 더 용이하기 때문에 y0와 y1의 신뢰도는 y2, y3, y4, y5의 신뢰도에 비하여 높다. y2, y3는 변조된 심볼의 크기가 4보다 큰 값인지 작은 값인지에 따라 결정되며, y4, y5는 변조된 심볼의 크기가 2를 기준으로 4와 0에 가까운지에 따라서 결정되거나, 6을 기준으로 4 또는 8에 가까운지에 따라 결정된다. 따라서 y2, y3의 결정 범위의 크기는 4가 되고, y4, y5 의 결정 범위의 크기는 2가 된다. 따라서 y2, y3의 신뢰도가 y4, y5에 비하여 높다. 이를 정리하면, 각 비트들의 오류가 발생하지 않을 확률 즉, 신뢰도는 R(y0) = R(y1) > R(y2) = R(y3) > R(y4) = R(y5)의 순서가 된다.
64-QAM 변조 방식은 신호를 구성하는 6비트 중 2개의 비트는 신호의 실수부와 허수부의 부호를 결정하며, 4개의 비트는 신호의 실수부와 허수부의 크기를 나타내기만 하면 된다. 따라서 (y0, y1, y2, y3, y4, y5)의 순서와 각 비트의 역할은 변할 수 있다. 또한 256-QAM 이상의 신호 성좌의 경우에도 도면에는 도시하지 않았지만, 앞서 설명된 것과 동일한 방식으로 변조 신호 구성 비트들의 역할과 신뢰도가 달라진다. 즉, 하나의 변조 신호 비트를 (y0, y1, y2, y3, y4, y5, y6, y7)이라하면, R(y0) = R(y1) > R(y2) = R(y3) > R(y4) = R(y5) > R(y6) = R(y7)이 성립한다.
그런데 종래에는 LDPC 부호를 사용하는 통신 또는 방송 시스템에서 인터리빙/디인터리빙을 수행하는 경우 LDPC 부호나 고차 변조의 변조부호 구성 비트의 신뢰도 특성과 무관하게 임의의 인터리빙/디인터리빙 방식을 사용하거나, LDPC 부호의 변수 노드 또는 검사 노드의 차수만을 고려한 인터리빙/디인터리빙 및 신호 성좌 비트 매핑 방식을 사용함으로써 채널을 통해 전송되는 신호의 왜곡을 최소화하지 못하는 문제점이 있었다.
또한 하나의 시스템에서, 다수의 부호율을 지원하기 위하여 다수의 패리티 검사 행렬을 사용한다. 이때 각 부호율별로 디그리(degree) 분포 특성이 달라지며, 분포 특성이 달라짐에 따라 신호 성좌 비트 매핑 방식을 달리 해야 한다. 그러나 너무 많은 비트 매핑 방식을 사용할 경우 시스템의 복잡도를 증가 하게 되므로 최대한 동일 비트 매핑 방식을 사용할 수 있는 방법이 필요하다.
따라서 본 발명에서는 패리티 검사 행렬을 사용하는 통신 또는 방송 시스템에서 신호 왜곡을 감소시키는 송수신 장치 및 방법을 제공한다.
또한 본 발명에서는 패리티 검사 행렬을 사용하는 통신 또는 방송 시스템에서 LDPC 부호어의 성능을 향상시키는 인터리빙 장치 및 방법을 제공한다.
또한 본 발명에서는 패리티 검사 행렬을 사용하는 통신 또는 방송 시스템에서 LDPC 부호어의 성능을 향상시키는 신호 성좌 비트 매핑 장치 및 방법을 제공한다.
상술한 과제를 해결하기 위한 본 발명은 통신 또는 방송 시스템에서 데이터 송신 방법에 있어서, 입력된 정보 데이터 비트들을 부호화하여 부호어를 생성하는 과정; 상기 부호어를 인터리빙하는 과정; 변조 방식 및 부호율을 기반으로 하여 결정된 비트 매핑 테이블을 이용하여 상기 인터리빙된 부호어를 역다중화하는 과정; 상기 역다중화된 비트들을 변조하여 변조 신호를 출력하는 과정; 및 상기 변조 신호를 전송하는 과정을 포함한다.
본 발명에 따른 효과는 다음과 같다.
본 발명은 패리티 검사 행렬을 사용하는 통신 또는 방송 시스템에서 LDPC 부호어의 성능을 최대화시킬 수 있다.
본 발명은 LDPC 부호의 복호 성능을 향상시킨다. 또한 본 발명은 LDPC 부호를 구성하는 비트들 중 오류 정정 능력이 낮은 비트들의 신뢰도를 향상시킨다.
본 발명은 잡음과 페이딩 현상 및 심볼간 간섭(ISI) 등에 의해 링크의 성능이 떨어질 확률이 높은 무선 채널 환경에서 특히 링크의 성능을 높여 데이터 송수신의 신뢰성을 향상시킬 수 있다.
본 발명은 신뢰성 있는 LDPC 부호의 송수신은 전체 통신 또는 방송 시스템에서 신호의 오류 확률을 감소시켜 고속의 통신을 가능하게 한다.
본 발명은 신뢰성 있는 LDPC 부호의 송수신은 전체 통신 또는 방송 시스템에서 신호의 오류 확률을 감소시켜 고속의 통신을 가능하게 한다.
도 1은 LDPC 부호의 패리티 검사 행렬 H1의 예시도,
도 2는 LDPC 부호의 패리티 검사 행렬 H1의 그래프 표현도,
도 3는 특정 구조를 가지는 LDPC 부호의 패리티 검사 행렬의 예시도,
도 4a는 일반적인 QPSK 변조 방식의 신호 성좌의 개략도,
도 4b는 일반적인 16-QAM 변조 방식의 신호 성좌의 개략도,
도 4c는 일반적인 64-QAM 변조 방식의 신호 성좌의 개략도,
도 5는 본 발명의 실시 예에 따른 LDPC 부호를 사용하는 통신 또는 방송 시스템의 구성도,
도 6a 내지 도 6d는 본 발명의 실시 예에 따른 인터리버와 신호 성좌 비트 매핑기의 구성도,
도 7a 및 도 7b는 본 발명의 실시 예에 따른 인터리버의 동작을 나타내는 예시도,
도 8a 및 도 8b는 본 발명의 실시 예에 따른 인터리버와 비트 매핑 방법을 설명하는 예시도,
도 9는 본 발명의 실시 예에 따른 송수신기 블록 구성도,
도 10은 본 발명의 다른 실시 예에 따른 송수신기 블록 구성도.
도 2는 LDPC 부호의 패리티 검사 행렬 H1의 그래프 표현도,
도 3는 특정 구조를 가지는 LDPC 부호의 패리티 검사 행렬의 예시도,
도 4a는 일반적인 QPSK 변조 방식의 신호 성좌의 개략도,
도 4b는 일반적인 16-QAM 변조 방식의 신호 성좌의 개략도,
도 4c는 일반적인 64-QAM 변조 방식의 신호 성좌의 개략도,
도 5는 본 발명의 실시 예에 따른 LDPC 부호를 사용하는 통신 또는 방송 시스템의 구성도,
도 6a 내지 도 6d는 본 발명의 실시 예에 따른 인터리버와 신호 성좌 비트 매핑기의 구성도,
도 7a 및 도 7b는 본 발명의 실시 예에 따른 인터리버의 동작을 나타내는 예시도,
도 8a 및 도 8b는 본 발명의 실시 예에 따른 인터리버와 비트 매핑 방법을 설명하는 예시도,
도 9는 본 발명의 실시 예에 따른 송수신기 블록 구성도,
도 10은 본 발명의 다른 실시 예에 따른 송수신기 블록 구성도.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대한 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 5는 본 발명의 일 실시 예에 따른 LDPC 부호의 패리티 검사 행렬을 사용하는 통신 또는 방송 시스템의 구성도이다. 이하 도 5를 참조하여 본 발명의 실시 예에 따른 LDPC 부호의 패리티 검사 행렬을 사용하는 통신 또는 방송 시스템의 구성에 대하여 살펴보기로 한다.
본 발명의 송신기(500)는 부호기(encoder)(511)와, 인터리버(interleaver)(513)와, 신호 성좌 비트 매핑기(bit mapping into constellation or signal constellation bit mapping)(515)(이하 "비트 매핑기"로 약칭한다.), 변조기(modulator)(517)를 포함한다. 또한 본 발명의 수신기(550)는 복조기(de-modulator)(557)와, 신호 성좌 비트 디매핑기(signal constellation bit demapping)(555)(이하 "비트 디매핑기"로 약칭한다.), 디인터리버(deinterleaver)(553)와, 복호기(decoder)(551)를 포함한다.
우선 도 5에서 본 발명의 송신기 및 수신기의 동작을 간략히 살펴보고 본 발명에서 제안하는 인터리버와 비트 매핑기 구성 및 동작은 도 6a 내지 도 6b 이하에서 상세히 설명하기로 한다.
먼저 송신기(500)에 정보 데이터 비트열(information data bit stream)인 
가 입력되면 
는 부호기(511)로 전달되고, 부호기(511)는 상기 정보 데이터 비트들을 소정의 방식으로 부호화하여 부호어(codeword) 
를 생성하고 이를 인터리버(513)로 출력한다. 상기 부호의 부호율은 
이다. 이하에서는, 부호어 관점에서 설명하겠지만 이에 한정하지 않는다. 즉, 비트 단위의 부호화는 패리티 검사 행렬의 열 단위의 부호화와 대응된다.
인터리버(513)는 부호기(511)에서 출력된 부호어를 소정 방식으로 인터리빙하여 비트 매핑기(515)로 출력한다. 상기 인터리버(513)의 인터리빙 동작은 본 발명에서 제안하는 인터리빙 방식에 따라 수행된다. 상기 인터리빙 방식의 상세한 설명은 후술하기로 한다.
비트 매핑기(515)는 인터리버(513)에서 출력된 비트들 즉, 인터리빙된 LDPC 부호어인 
를 소정의 방식으로 신호 성좌 비트 매핑하여 변조기(517)로 출력한다. 상기 비트 매핑기(515)는 본 발명에서 제안하는 매핑 방식에 따라 매핑된다. 상기 매핑 방식은 상기 
의 차수들의 분포 특성에 따라 변조 심볼을 구성하는 비트들에 매핑하는 것으로서 그 상세한 설명은 후술하기로 한다.
변조기(517)는 상기 비트 매핑기(515)에서 출력된 신호를 소정의 방식으로 변조하여 송신 안테나(Tx. Ant)를 통해 송신한다. 본 발명의 상기 인터리버(513)와 비트 매핑기(515)는 변조기(517)가 상기 
를 변조할 때 비트 오류율(bit error rate : BER) 또는 부호어 오류율(Frame error rate : FER)을 최소화할 수 있도록 인터리빙과 비트 매핑을 수행하여 성능을 높이게 된다.
이하에서 상기 인터리버(513)와 비트 매핑기(515)는 인터리버의 입력 신호인 부호어 비트와 비트 매핑기의 출력 신호인 변조 신호 구성 비트과의 관계가 이하의 규칙을 만족하도록 설계한다. 부호어의 비트수는 n이며, 22m-QAM 변조 방식을 사용한다고 가정한다.
규칙 3) 가장 낮은 차수의 비트를 구성하는 비율에 따라 다른 비트 매핑 방식을 사용하도록 한다.
규칙 4) 가장 낮은 차수의 비트를 구성하는 비율이 클 경우 가장 높은 차수의 비트들은 신뢰도가 가장 낮은 변조 신호 비트로 구성한다.
규칙 5) 동일 변조 신호를 구성하는 부호어 비트들 사이의 사이클이 최대한 클 수 있도록 한다.
규칙 6) 다수의 패리티 검사 행렬을 사용 할 경우 최대한 동일한 비트 매핑 방법을 사용할 수 있도록 비트 매핑 방식 혹은 패리티 검사 행렬의 열의 위치를 변경 시키는 방법등을 고려한다.
규칙 3)의 경우 각 부호율에 따라 최적의 매핑 방법을 사용해야 하는 단점이 발생할 수 있다. 그러므로 규칙 6에서와 같이 패리티 검사 행렬의 정보어 파트의 열의 위치를 변경 시키면서 동시에 매핑 방법을 최적화 할 수 있는 방법을 고려하여 최소개의 비트 매핑 방식을 사용하도록 한다. 상세한 설명은 이하에서 하도록 한다.
규칙 5)의 경우 상기 도 6a 내지 도 6d의 디먹스(DEMUX)를 결정함에 있어서, DEMUX의 입력 비트들이 변조 신호의 신뢰도가 높은 MSB에 매핑 될지 변조 신호의 신뢰도가 낮은 LSB에 매핑 될지 우선적으로 결정하고, MSB를 구성하는 변조 신호의 다수의 비트들 중에서 선택을 할 때는 부호어 비트들 사이의 사이클을 고려하도록 한다.
상기와 같이 LDPC 부호어 비트들과 변조 신호 구성 비트들 사이의 관계를 구성하게 되면 LDPC 부호어의 복호 성능을 향상 시킬 수 있다. 상기 규칙의 가장 큰 특징은 기존의 방식과 달리 패리티 검사 행렬의 디그리 분포를 고려하도록 하며, 최적의 성능을 고려하면서 최소의 개수를 사용하는 매핑 방법을 사용하기 위하여 패리티 검사 행렬의 열의 위치를 변경 시키면서 매핑 방법을 동시에 고려하도록 하는 것이다. 상기 패리티 검사 행렬의 디그리 분포는 부호율과 부호의 길이에 따라 변경 될 수 있다.
상기의 규칙을 적용한 매핑 방식이 우수한 성능을 얻을 수 있는 이유를 자세히 설명하면 다음과 같다.
LDPC 부호어에서 낮은 차수의 비트들은 복호 과정에서 오류를 정정하는 능력은 작지만 신뢰도가 높은 변조 신호 구성 비트에 매핑함으로써 성능을 개선할 수 있다. 하지만 낮은 차수의 비트들을 모두 높은 신뢰도의 변조 신호 구성 비트에 매핑하게 되면, 상대적으로 높은 차수의 비트들은 모두 낮은 신뢰도의 변조 신호 구성 비트에 매핑되기 때문에 낮은 신뢰도의 영향력이 커질 수 있다. 따라서 낮은 차수에 모두 높은 신뢰도를 가지는 변조 신호 구성 비트를 매핑하는 것보다 일부만 높은 신뢰도를 가지는 구성 비트에 매핑하는 것이 성능 개선을 가능하게 한다. 단, 낮은 차수의 비트들에 낮은 신뢰도를 갖는 변조 신호 구성 비트들만 매핑하게 되면, 낮은 차수의 비트들의 오류 정정 능력에 심각한 열화(degradation)를 초래하여 오류 마루(error floor)가 발생할 수 있음에 유의한다. 그러므로 낮은 차수의 비트들 중 낮은 신뢰도를 가지는 구성 비트에 매핑하는 비율은 신중히 선택되어야 하고 패리티 검사 행렬의 차수 분포에 따라 다를 수 있다.
한편 수신기(550)는 송신기(500)에서 송신된 신호를 수신하여 송신기(500)의 역의 과정을 거쳐 신호를 출력한다. 즉, 수신 안테나(Rx. Ant)를 통해서 수신기(550)로 입력된 신호는 복조기(557)로 전달된다. 복조기(557)는 상기 송신기(500)의 변조기(517)의 변조 방식에 대응하는 복조 방식으로 수신된 신호를 복조하여 비트 디매핑기(555)로 출력한다. 비트 디매핑기(555)는 상기 복조기(557)에서 출력한 신호를 송신기(500)의 비트 매핑기(515)에서 수행한 매핑 방식에 대응하여 비트 디매핑한 후 디인터리버(553)로 출력한다. 디인터리버(553)는 비트 디매핑기(555)에서 출력된 신호를 송신기(500)의 인터리버(513)에서 적용한 인터리빙 방식에 대응하도록 디인터리빙한 후 복호기(551)로 출력한다. 복호기(551)는 상기 디인터리빙된 신호를 상기 송신기(500)의 부호기(511)에서 적용한 방식에 대응하는 복호 방식으로 복호하여 최종 정보 데이터 비트로 복원한다.
한편, 상기 도 5에서는 상기 변조기(517)에서 출력된 신호는 별도의 무선 주파수(Radio Frequency : 이하 "RF"라 함) 신호 송신 처리를 위한 RF송신부(도 5에 도시하지 않음)에서 RF 처리되어 송신안테나를 통해 송신되고, 마찬가지로 수신 안테나에서 수신된 신호는 RF 신호 수신 처리를 위한 RF 수신부(도 5에 도시하지 않음)에서 RF 처리되어 상기 복조기(557)로 입력된다.
본 발명의 송신기는 고차 변조 방식의 비균일(unequal) 신뢰도 특성을 이용한 인터리버(513)와 비트 매핑기(515)를 특징으로 하며, 본 발명의 수신기는 고차 변조 방식의 비균일(unequal) 신뢰도 특성을 이용한 디인터리버(553)와 비트 디매핑기(555)를 특징으로 한다. 이하의 도 5에서 본 발명에서 제안하는 인터리버와 신호 성좌 비트 매핑기의 동작을 상세히 설명하도록 한다.
도 6a 내지 도 6d는 본 발명 일 실시 예에 따른 인터리버와 신호 성좌 비트 매핑기의 구성도이다.
도 6a 내지 도 6d에 도시한 바와 같이 도 5의 비트 매핑기(515)는 역다중화부(DEMUX)로 구성됨을 볼 수 있다. 도 6a는 QPSK 변조 신호를 사용하는 방식이고, 도 6b는 16-QAM 변조 신호를 사용하는 방식이며, 도 6c는 64-QAM 변조 신호를 사용하는 방식이며, 도 6d는 임의의 변조 방식을 사용하는 방식을 각각 도시한 것이다. 그러면 이하에서는 4가지 방식들에 대하여 함께 살펴보기로 한다.
부호화된 신호 x가 각 변조 방식에 따라 해당하는 비트 인터리버(611, 631, 651, 681)(이하, "인터리버"라 칭함)입력되면 부호화된 신호를 인터리빙하여 인터리빙된 신호 
를 출력한다. 그리고 인터리빙된 신호 
는 각각 대응하는 역다중화부(621, 641, 661, 682)로 입력되어 다수의 스트림으로 분리된다. 즉, 도 6a는 QPSK의 경우이므로 4개의 스트림으로 분리되고, 도 6b는 16-QAM의 경우이므로 8개의 스트림으로 분리되고, 도 6c는 64-QAM의 경우이므로 12개의 스트림으로 분리된다. 즉, 상기 도 6a, 6b, 및 6c의 구성을 통해 각각 입력된 신호들은 해당하는 방식에 따라 인터리빙된 후 변조 신호를 구성하는 비트의 두 배수의 스트림으로 분리되어 출력된다. 이는 변조 신호를 구성하는 비트의 수 만큼 스트림을 구성하는 방법에 비하여, 상기 방법이 부호어 비트들을 변조 신호를 구성 하는 비트들에 매핑 하는 방법을 다양하게 할 수 있으므로 성능의 향상을 가져 올 수 있다.
상기 각각의 역다중화부들(621, 641, 661, 682)은 하나의 스트림을 입력받아 다수의 스트림으로 분리하여 변조 신호의 비트들을 구성하게 되는데 본 발명에서는 인터리빙된 부호어들이 변조 신호의 비트들 중 어느 비트를 구성하게 되는지가 중요하다. 이하에서 각각의 역다중화부들(621, 641, 661, 682)의 동작 중 도 6b와 같이 16QAM 변조 신호를 사용하는 경우에 대하여 상세한 설명을 한다. 또한 도 6c와 같이 64QAM 변조 신호를 사용하는 경우에 대하여서도 상세한 설명을 한다. 그 외의 다른 변조 신호를 사용하는 경우는 16QAM 변조 신호를 사용하는 방식과 동일한 방식으로 적용이 가능하므로 설명을 생략하기로 한다.
먼저 LDPC 부호어 비트들 
이 인터리버(631)에 입력된다. 인터리빙 방식과 각각의 변조 신호의 비트 매핑 방식은 LDPC 부호의 비트별 차수 분포 및 신호 성좌의 비트별 신뢰도를 동시에 고려하여 결정된다. 그러면 이에 대하여 좀 더 상세히 살펴보기로 한다.
인터리버(631)의 출력 비트들 
은 역다중화부(641)로 입력되어 변조 신호를 구성하는 비트 수로 역다중화되어 출력된다. 즉, 16-QAM의 경우 변조 신호는 4개의 비트로 구성되므로 역다중화부(641)의 입력 비트들은 4*2=8개의 비트로 역다중화되어 출력된다. 이때 연속적으로 입력되는 8개의 비트들 
과 신호를 구성하는 
와의 매핑 관계에 따라 상기 비트 매핑 방법이 결정된다. 이하에서 본 발명에 따른 인터리빙 방식과 비트 매핑 방법을 상세히 설명한다. 또한 본 발명이 제안하는 인터리버와 비트 매핑기는 앞에서 언급한 규칙에 의하여 설계된 것이다.
도 6b에서는 LDPC 부호어 비트의 개수가 
에 대하여 
는 도 4b의 16-QAM 변조 방식의 (
)에 매핑 된다. 즉, 
가 하나의 16-QAM 변조 신호를 구성하며 각각 (
) = (
)와 같이 매핑 되며, 
가 하나의 16-QAM 변조 신호를 구성하며 각각 (
) = (
)와 같이 매핑 된다. 즉, 역다중화부(641)의 출력 비트 
중 
가 
번째 변조 신호의 실수부를 구성하며 
가 
번째 변조 신호의 허수부를 구성함을 알 수 있다. 또한 
중 
가 
번째 변조 신호의 실수부를 구성하며 
가 
번째 변조 신호의 허수부를 구성함을 알 수 있다.
64-QAM의 경우 변조 신호는 6개의 비트로 구성되므로 역다중화부(661)의 입력 비트들은 6*2=12개의 비트로 역다중화되어 출력된다. 이때 연속적으로 입력되는 12개의 비트들 
과 신호를 구성하는 
와의 매핑 관계에 따라 상기 비트 매핑 방법이 결정된다. 이하에서 본 발명에 따른 인터리빙 방식과 비트 매핑 방법을 상세한 설명한다. 또한 본 발명이 제안하는 인터리버와 비트 매핑기는 앞에서 언급한 규칙에 의하여 설계된 것이다.
도 6에서는 역다중화부(661)의 출력 비트 
,
는 도 4c의 64-QAM 변조 방식의 (
)에 매핑 된다. 즉, 
가 하나의 64-QAM 변조 신호를 구성하며 각각 (
) = (
) 매핑 되며, 
가 하나의 64-QAM 변조 신호를 구성하며 각각 (
) = (
) 매핑 된다. 
가 
번째 변조 신호의 실수부를 구성하며 
가 
번째 변조 신호의 허수부를 구성함을 알 수 있다. 또한 
가 
번째 변조 신호의 실수부를 구성하며 
가 
번째 변조 신호의 허수부를 구성함을 알 수 있다.
그러면 여기서 본 발명의 실시 예에 따른 인터리버의 설계 과정을 살펴보기로 한다. 본 발명에 따른 인터리버의 설계 과정은 다음의 단계를 따른다.
제 1 단계: 변조 심볼에서 사용하는 비트의 수 즉, 변조 신호 구성 비트의 수의 2배수와 동일하도록 인터리버의 열(column)의 개수를 결정한다.
제 2 단계: 제 1 단계에서 결정된 열의 수로 부호어의 길이를 나눈 값을 인터리버 행(interleave row)의 개수로 결정한다.
제 3 단계: 크기가 결정된 인터리버에 LDPC 부호어 비트를 열의 순서로 입력(write)된다.
제 4 단계: 부호어 비트가 쓰여진 각각의 열에서 하나의 비트씩 출력(read)한다.
상기 제 3 단계에서 하나의 비트씩 입력할 경우 행에 따라서는 시작하는 열의 위치가 바뀔 수 있다.
하기 <표 1>에서 부호어의 길이가 16200과 4320인 경우를 예로 들어 각 변조 방식에 따른 인터리버의 행(row)과 열(column)의 크기를 표시하였다.
그러면 이하에서 도 7a 및 도 7b를 참조하여 설명에서 상기 인터리버의 설계와 동작을 예를 들어 설명한다.
도 7a 및 도 7b는 본 발명의 일 실시 예에 따른 인터리버의 동작을 나타내는 예시도이다. 도 7a 및 도 7b의 인터리버는 16-QAM 변조 방식을 사용하고 LDPC 부호어의 길이가 4320인 경우를 가정하였다. 이하에서, 상술한 인터리버의 설계와 동작 즉, 제1 단계 내지 제4 단계에 따라서 인터리버 동작을 설명한다.
제 1 단계에서 16-QAM에서 사용하는 비트 수인 8개의 열이 구성되고, 제 2 단계에서 행의 비트 수는 4320/8 = 540으로 결정된다. 제 3 단계에서 LDPC 부호어 비트들이 순차적으로 각 열에 입력된다. 또한 각 열의 입력이 완료되면, 도시한 바와 같이 다음 열에 입력이 이루어지며, 이때 각 열에 입력되는 비트 수는 상기에서 계산된 행의 개수인 540이다. 그리고 제 4 단계에 따라 각 열에서 한 비트씩 순차적으로 출력하도록 한다. 이때 도 7a의 경우는 column 0의 첫 번째 비트부터 column 7의 첫 번째 비트까지 순차적으로 출력한 후 column 0의 두 번째 비트부터 column 7의 두 번째 비트까지 순차적으로 출력한다. 위의 과정을 행의 개수(540)만큼 반복한다.
64-QAM 변조 방식에 대하여서는 12개의 열이 구성되고, 제 2단계에서의 행의 비트 수는 4320/12= 360으로 결정된다. 64-QAM 변조 방식를 사용하는 경우는 16QAM 변조 신호를 사용하는 방식과 동일한 방식으로 적용이 가능하므로 자세한 설명을 생략하기로 한다.
상기 과정을 거쳐 LDPC 부호어는 인터리빙 된다. 이에 부가하여 인터리빙의 성능을 추가적으로 높이기 위하여 각각의 열 내부에서도 임의의 인터리빙이 수행되도록 구성될 수도 있다. 만약 인접한 부호어 비트들 사이에 연관성이 있을 경우 인터리빙을 수행하여 연집 오류(burst error)에 더 강해질 수 있다. 가장 간단한 일예로 임의의 인터리빙은 cyclic shift를 할 수 있다. 이 경우, cyclic shift를 각각 수행하기 보다는 shift하려는 값을 시작점으로 입력 할 수 있다. 이를 도 7b에서 표현하였다.
지금까지 인터리빙 방식에 대해 설명하였다. 이하에서는 본 발명이 제안하는 비트 매핑 방식에 대하여 설명한다.
이하에서 설명되는 비트 매핑 방식은 LDPC 부호어의 인터리빙 출력 중 한 행의 출력을 기준으로 차수가 가장 높은 비트를 변조 신호를 구성하는 변조 신호 구성 비트들 중 신뢰도가 가장 낮은 비트 중에 하나에 매핑하고, 차수가 가장 낮은 비트중 일부를 변조 신호 구성 비트들 중 신뢰도가 가장 높은 비트 중에 하나에 매핑하고, 이때 차수가 가장 낮은 비트들의 비율에 따라 가장 높은 비트에 매핑하는 비율을 달리 한다. 그러나 다수의 DEMUX를 사용할 경우 시스템의 복잡도가 증가하므로 가장 낮은 비트들의 비율에 따라 모두 달리 하지 않고 최대한 동일한 DEMUX를 사용할 수 있도록 한다. 그러기 위해서 패리티 검사 행렬의 열의 위치를 변경 시키도록 한다. 혹은 정보어 파트에 대하여서만 인터리버를 사용하는 방식을 사용하도록 한다. 자세한 설명은 이하 도 9 내지 도 10을 이용 하도록 한다.
이하에서는 도 6의 DEMUX에 대하여 상세하게 설명하도록 한다. DEMUX의 출력 스트림의 개수는 변조 방식에 따라 다르며 표 2와 같다.
도 6d의 DEMUX는 다음과 같이 비트 인터리빙된 
를 입력 받아 
를 출력 하도록 한다.
상기 d0는 부호어의 비트 수를 서브 스트림의 개수로 나눈 값이 심볼의 개수인 경우 상기 심볼의 인덱스를 나타낸다. 상기 e는 de-multiplexed된 비트 서브 스트림의 수를 나타낸다.
이하에서는 16-QAM 변조 방식에 대한 도 6b의 DEMUX를 상세히 설명하고자 한다. 부호어 길이는 
이다.
Bit interleaver의 출력 비트들 인
는 Demux에 입력되어 
(
) 값이 출력 된다. 이하의 표 3 내지 표 6의 input bit number, 
mod
는 입력 비트 
의 인덱스값 
에 대하여 
값을 의미하며, output bit number, 
는 출력 비트 
의 인덱스 
에서 
값을 의미한다.
도 7a와 같이 column 0의 비트부터 column 7의 비트로 순차적으로 출력하는 인터리버를 가정할 때, 16QAM 변조 방식에 따라 인터리버의 출력 비트가 변조 신호 구성 비트에 할당되는 방식의 도 6b의 Demux의 실시 예를 하기 <표 3> 내지 <표 6>로 예시하였다.
<표 3>에 의하면, 
는 
와 매핑, 
는 
와 매핑, 
는 
와 매핑, 
는 
와 매핑, 
는 
와 매핑, 
는 
와 매핑, 
는 
와 매핑, 
는 
와 매핑하다. 상기 매핑 된다는 의미는 
(
, 
)임을 의미한다.
도 6b에서 설명된 Demux의 출력 값들 중에 
과 
와 
와 
는 하나의 동일 변조 신호를 구성하며, 
와 
비트들은 상기 도 4b의 y0와 y1을 각각 구성하며, 변조 신호 구성 비트들 중 신뢰도가 가장 높은 비트에 할당되며, 
와 
비트들은 상기 도 4b의 y2와 y3을 각각 구성하며, 변조 신호 구성 비트들 중에서 신뢰도가 가장 낮은 비트에 할당된다. 또한, 도 6b에서 설명된 Demux 출력 값들 중에 
과 
와 
와 
는 동일 변조 신호를 구성하며, 
과 
비트들은 상기 도 4b의 y0와 y1을 각각 구성하며, 변조 신호 구성 비트들 중 신뢰도가 가장 높은 비트에 할당되며, 
와 
는 비트들은 상기 도 4b의 y2와 y3을 각각 구성하며, 변조 신호 구성 비트들 중에서 신뢰도가 가장 낮은 비트에 할당된다.
상기 <표 3>내지 <표 6>를 살펴보면, 인터리버 출력 신호들이 규칙 1), 2), 및 3)를 모두 만족함을 알 수 있다.
이하에서는 64-QAM 변조 방식에 대한 도 6c의 DEMUX를 상세히 설명하고자 한다.
Bit interleaver의 출력 비트들 인 
는 Demux에 입력되어 
(
) 값이 출력된다. 이하의 <표 7> 내지 <표 10>의 input bit number, 
mod 
는 입력 비트 
의 인덱스값 
에 대하여 
값을 의미하며, output bit number, 
는 출력 비트 
의 인덱스 
에서 
값을 의미한다.
64-QAM 변조 방식에 따라 인터리버의 출력 비트가 변조 신호 구성 비트에 할당되는 방식의 도 6의 Demux의 실시 예를 하기 <표 7> 내지 <표 10>로 예시하였다.
<표 7>에 의하면, 
는 
에 매핑, 
는 
에 매핑, 
는 
에 매핑, 
는 
에 매핑, 
는 
에 매핑, 
는 
에 매핑, 
는 
에 매핑, 
는 
에 매핑, 
는 
에 매핑, 
는 
에 매핑, 
는 
에 매핑, 
는 
에 매핑된다. 상기 매핑 된다는 의미는 
임을 의미한다. (
, 
)
실시 예1)
이해를 돕기 위하여 지금까지 본 발명에서 제안한 인터리빙 및 비트 매핑 방식에 따라서 신호의 입출력을 이하의 도 8a를 참조하여 설명하기로 한다.
변조 방식은 16-QAM이고 부호어의 길이를 24로 가정하면, 인터리버의 열의 크기는 8, 행의 크기는 3이 된다. 비트 매핑 방법은 상기 <표 3>의 <16 QAM - 방법 1>을 적용한다고 가정하자.
LDPC 부호기에서 출력된 부호어를 X = [x0, x1, x2, x3, x4, x5, x6, x7, x8, x9, x10, x11, x12, x13, x14, x15, x16, x17, x18, x19, x20, x21, x22, x23]라 하자. 인터리버(551)에 상기 부호어 비트를 열의 순서로 쓰면, 인터리버(551)의 column 1에는 {x0, x1, x2}, column 2에는 {x3, x4, x5}, column 3에는 {x6, x7, x8}, column 4에는 {x9, x10, x11}, column 5에는 {x12, x13, x14}, column 6에는 {x15, x16, x17}, column 7에는 {x18, x19, x20}, column 8에는 {x21, x22, x23}이 각각 입력된다. 입력된 각 열들에서 행의 순서로 출력되는 비트들 즉, 인터리빙되어 출력되는 신호인 v = [v0, v1, v2, v3, v4, v5, v6, v7] = [x0, x3, x6, x9, x12, x15, x18, x21] 이 된다.
v가 역다중화부(551)로 입력되면 상기의 매핑 규칙에 따라 매핑되므로 y = {b0,0, b1,0, b2,0, b3,0, b4,0, b5,0, b6,0, b7,0} = {v2, v0, v5, v7, v4, v3, v6, v1} = {x6, x0, x15, x21, x12, x9, x18, x3}으로 대응된다. 즉, 첫 번째 변조 신호를 구성하는 b0,0 및 b1,0 및 b2,0, 및 b3,0 에 매핑되는 비트들을 살펴보면, 신뢰도가 가장 높은 부호 결정 비트인 b0,0 및 b1,0 에 매핑되는 부호어는 x6, x0 이다. 또한 신뢰도가 낮은 크기 결정 비트인 b2,0, b3,0 에 매핑되는 부호어는 x15와 x21이 된다. 또한, 즉, 두 번째 변조 신호를 구성하는 b4,0 및 b5,0 및 b6,0, 및 b7,0 에 매핑되는 비트들을 살펴보면, 신뢰도가 가장 높은 부호 결정 비트인 b4,0 및 b5,0 에 매핑되는 부호어는 x12, x9 이다. 또한 신뢰도가 낮은 크기 결정 비트인 b6,0, b37,0 에 매핑되는 부호어는 x18와 x3이 된다.
실시 예 2)
이해를 돕기 위하여 지금까지 본 발명에서 제안한 인터리빙 및 비트 매핑 방식에 따라서 신호의 입출력을 이하의 도 8b를 참조하여 설명하기로 한다.
변조 방식은 16-QAM이고 부호어의 길이를 24로 가정하면, 인터리버의 열의 크기는 8, 행의 크기는 3이 된다. 비트 매핑 방법은 상기 <표 4>의 <16 QAM - 방법 2>을 적용한다고 가정하자.
LDPC 부호기에서 출력된 부호어를 X = [x0, x1, x2, x3, x4, x5, x6, x7, x8, x9, x10, x11, x12, x13, x14, x15, x16, x17, x18, x19, x20, x21, x22, x23]라 하자. 인터리버(551)에 상기 부호어 비트를 열의 순서로 쓰면, 인터리버(551)의 column 1에는 {x0, x1, x2}, column 2에는 {x3, x4, x5}, column 3에는 {x6, x7, x8}, column 4에는 {x9, x10, x11}, column 5에는 {x12, x13, x14}, column 6에는 {x15, x16, x17}, column 7에는 {x18, x19, x20}, column 8에는 {x21, x22, x23}이 각각 입력된다. 입력된 각 열들에서 행의 순서로 출력되는 비트들 즉, 인터리빙되어 출력되는 신호인 v = [v0, v1, v2, v3, v4, v5, v6, v7] = [x0, x3, x6, x9, x12, x15, x18, x21] 이 된다.
v가 역다중화부(551)로 입력되면 상기의 매핑 규칙에 따라 매핑되므로 y = {b0,0, b1,0, b2,0, b3,0, b4,0, b5,0, b6,0, b7,0} = {v5, v1, v2, v7, v4, v3, v6, v0} = {x15, x3, x6, x21, x12, x9, x18, x0}으로 대응된다. 즉, 첫 번째 변조 신호를 구성하는 b0,0 및 b1,0 및 b2,0, 및 b3,0 에 매핑되는 비트들을 살펴보면, 신뢰도가 가장 높은 부호 결정 비트인 b0,0 및 b1,0 에 매핑되는 부호어는 x15, x3 이다. 또한 신뢰도가 낮은 크기 결정 비트인 b2,0, b3,0 에 매핑되는 부호어는 x6와 x21이 된다. 또한, 즉, 두 번째 변조 신호를 구성하는 b4,0 및 b5,0 및 b6,0, 및 b7,0 에 매핑되는 비트들을 살펴보면, 신뢰도가 가장 높은 부호 결정 비트인 b4,0 및 b5,0 에 매핑되는 부호어는 x12, x9 이다. 또한 신뢰도가 낮은 크기 결정 비트인 b6,0, b37,0 에 매핑되는 부호어는 x18와 x0이 된다.
실시 예 3)
LDPC 부호의 예로서 상기 도 3의 패리티 검사 행렬의 구조를 갖는 LDPC 부호에 대하여 
, 
, 
, 
, 
이며, 20개의 열 그룹의 0 번째 열에 대한 1이 있는 행의 위치 정보는 다음과 같은 수열들로 나타낼 수 있다. 즉, 상기 
번째 무게-1 위치 수열은 
번째 열 그룹에 대한 1이 있는 행의 위치 정보를 순차적으로 나타낸 것이다.
이 경우, 16-QAM 변조 방식에 대하여 <표 4>의 Demux 방식을 사용하고, 64-QAM 변조 방식에 대하여 <표 7>을 사용할 경우 우수한 성능을 얻을 수 있다.
22 451 529 665 1424 1566 1843 1897 1940 2069 2334 2760 2833
287 303 321 644 874 1110 1132 1175 1266 1377 1610 1819 2517
58 183 247 821 965 1315 1558 1802 1969 2013 2095 2271 2627
181 285 1171 1208 1239 1468 1956 1992 2083 2253 2456 2664 2859
209 1067 1240 2698
970 1201 2099 2388
211 1820 2602 2630
471 1101 1972 2244
254 793 2546 2680
147 761 1495 2794
75 1108 2256 2842
178 796 1309 1763
1820 2157 2470 2686
998 1502 1728 2431
1385 1432 1919 2730
244 972 1673 1902
583 1333 1645 2675
316 664 1086 2854
776 997 2287 2825
537 1719 1746 2728
실시 예4)
LDPC 부호의 예로서 상기 도 3의 패리티 검사 행렬의 구조를 갖는 LDPC 부호에 대하여 
, 
, 
, 
, 
이며, 25개의 열 그룹의 0 번째 열에 대한 1이 있는 행의 위치 정보는 다음과 같은 수열들로 나타낼 수 있다. 즉, 상기 
번째 무게-1 위치 수열은 
번째 열 그룹에 대한 1이 있는 행의 위치 정보를 순차적으로 나타낸 것이다.
이 경우, 16-QAM 변조 방식에 대하여 <표 4>의 Demux 방식을 사용하고, 64-QAM 변조 방식에 대하여 <표 7>을 사용하면 우수한 성능을 얻을 수 있다.
103 134 272 282 763 1086 1107 1599 1797 1904 2047 2281 2398
8 232 419 579 676 1333 1486 1710 1777 2079 2193 2377 2415
147 268 335 726 1260 1536 1654 1879 1975 2086 2187 2314 2378
5 450 726 833 860 1200 1425 1507 1512 1588 1921 2029 2504
841 1428 1909 2157
1173 1467 1744 2137
253 618 2173 2309
1163 1518 1836 2425
1276 1563 1646 2320
140 799 847 1306
49 1249 1364 1663
38 509 517 1816
677 761 1544 1842
798 1021 1728 1911
160 772 1325 2465
146 1214 1241 1700
608 672 2082 2506
648 1514 1777 2489
82 415 1755 2196
1096 2140 2149 2475
278 1030 1051 2285
66 1439 2345 2391
251 1683 2252 2494
130 260 428 1328
767 1335 1374 2152
실시 예 5)
LDPC 부호의 예로서 상기 도 3의 패리티 검사 행렬의 구조를 갖는 LDPC 부호에 대하여 
, 
, 
, 
, 
이며, 12개의 열 그룹의 0 번째 열에 대한 1이 있는 행의 위치 정보는 다음과 같은 수열들로 나타낼 수 있다. 즉, 상기 
번째 무게-1 위치 수열은 
번째 열 그룹에 대한 1이 있는 행의 위치 정보를 순차적으로 나타낸 것이다.
이 경우 16-QAM 변조 방식에 대하여 <표 3>의 Demux 방식을 사용하고, 64-QAM 변조 방식에 대하여 <표 8> 내지 <표 10>을 사용하면 우수한 성능을 얻을 수 있다.
384 944 1269 2266
407 1907 2268 2594
1047 1176 1742 1779
304 890 1817 2645
102 316 353 2250
488 811 1662 2323
31 2397 2468 3321
102 514 828 1010 1024 1663 1737 1870 2154 2390 2523 2759 3380
216 383 679 938 970 975 1668 2212 2300 2381 2413 2754 2997
536 889 993 1395 1603 1691 2078 2344 2545 2741 3157 3334 3377
694 1115 1167 2548
1266 1993 3229 3415
실시 예 6)
LDPC 부호의 예로서 상기 도 3의 패리티 검사 행렬의 구조를 갖는 LDPC 부호에 대하여 
, 
, 
, 
, 
이며, 15개의 열 그룹의 0 번째 열에 대한 1이 있는 행의 위치 정보는 다음과 같은 수열들로 나타낼 수 있다. 즉, 상기 
번째 무게-1 위치 수열은 
번째 열 그룹에 대한 1이 있는 행의 위치 정보를 순차적으로 나타낸 것이다.
이 경우 16-QAM 변조 방식에 대하여 <표 3>의 Demux 방식을 사용하고, 64-QAM 변조 방식에 대하여 <표 9> 내지 <표 10>을 사용하면 우수한 성능을 얻을 수 있다.
1343 1563 2745 3039
1020 1147 1792 2609
2273 2320 2774 2976
665 2539 2669 3010
581 1178 1922 2998
633 2559 2869 2907
876 1213 2191 2261
916 1217 1632 2798
500 992 1230 2630
1842 2038 2169 2312
595 679 1206 1486
1087 2681 2894 3123
73 185 355 1381 1672 1998 2406 2577 2600 2834 3084 3115 3150
22 65 390 1022 1046 1465 1498 1682 1879 2108 2164 2203 3106
127 213 714 816 1031 1456 1815 2097 2183 2404 2934 2999 3153
상기 실시 예 5)과 실시 예 6)의 패리티 검사 행렬를 기반으로 하는 LDPC 부호의 경우, 다른 디그리 분포를 갖고 있음에도 불구하고 최대 디그리를 갖는 열(column)의 위치를 조정하여 동일한 DEMUX를 사용할 수 있다. 이에 대한 상세한 설명은 도 9내지 도 10을 이용하여 하도록 한다.
이하에서는 본 발명에서 제안한 인터리빙 및 비트 매핑 방식을 상세히 설명하기 위하여 DVB-T2 시스템 및 DVB-NGH 시스템을 기반으로 설명하도록 한다. 그러나 이와 같은 시스템에 한정하지 않는다.
도 9는 본 발명의 실시 예에 따른 송수신기 블록 구성도이다.
도 9의 송신기(932)는 부호기(900)과 패리티 인터리버(908), 정보어 인터리버(910), 블록 인터리버(912)로 구성된 패리티 인터리버(902)와 디먹스(904)와 셀 성좌 매핑기(Mapping Cell to Constellation)(906)으로 구성된다.
상기 Encoder(900)에서는 LDPC 부호화 하고 부호화 된 비트들은 비트 인터리버(902)에 입력된다. 상기 비트 인터리버(902)는 패리티 인터리버(908)과 정보어 인터리버(910)과 블록 인터리버(912)로 구성된다. 상기 패리티 인터리버(908)은 LDPC 부호어 중에서 패리티 비트들만을 방식으로 DVB-T2 시스템에서 사용하고 있다. 자세한 설명은 본 발명의 논지를 흐릴 수 있으므로 생략하도록 한다. 상기 정보어 인터리버(910)은 LDPC 부호어 중에서 정보어 비트들만을 인터리빙 하는 방식이다. 이는 상기에서 설명한 바와 같이, 최적의 성능을 얻기 위하여 각각의 부호율 별로 다른 Demux를 사용하지 않기 위하여 정보어 비트들만을 인터리빙하여 동일 demux를 사용할 수 있도록 한다. 상기 패리티 인터리버(908)과 상기 정보어 인터리버(910)은 순서가 변경되어도 동일한 효과를 얻을 수 있음은 당연하다. 상기 정보어 인터리버(910)의 출력 데이터는 상기 블록 인터리버(912)에 입력된다. 상기 블록 인터리버(912)는 상기 도 6에서 설명한 바와 동일한 동작을 한다. 상기 블록 인터리버(912)의 출력 데이터는 상기 demux(904)에 입력된다. 상기 demux(904)는 상기 <표 3> 내지 <표 10>을 기반으로 구성되며, 상기 도 6(a-d) 내지 도 8(a-d)에서 상세히 설명한 demux의 동작을 수행하도록 한다. 상기 demux(904)의 출력 비트들은 셀 성좌 매핑기(906)에 입력된다. 상기 demux(904)는 상기 도 4의 신호 성좌 비트 매핑기(915)와 동일한 역할을 함은 당연하다. 또한 상기 송신기(932)에서 상기 패리티 인터리버(908)은 꼭 필요한 블록은 아님은 당연하다.
송신기(932)에서의 인터리빙 방식과 비트 매핑 방식에 대해 설명하였다. 이하에서 수신기(934)에서 사용되는 디인터리빙 및 비트 디매핑 방식에 대해서 설명한다. 수신기(934)는 송신기(932)에 대응하여 구성됨은 당업자에 자명하므로 간략히 설명한다. 즉, 수신기(934)의 셀 성좌 디매핑기(Demapping Cell to Constellation)(916)은 수신된 신호를 고차 복조하여 변조 신호 구성 비트를 출력하고, 먹스(Mux)(918)는 출력된 변조 신호 구성 비트를 비트 디매핑하여 디매핑 신호를 출력한다. 이때 사용되는 디매핑 방법은 송신기(904)의 비트 매핑 방식에 상응한다. 비트 디인터리버(Bit deinterleaver)(920)는 출력된 디매핑 신호를 비트 디인터리빙(Bit deinterleaving)하여 출력한다. 이때 비트 디인터리버(920)의 크기는 상기 상술한 송신기의 비트 인터리버(902)의 크기와 동일하다. 상기 디인터리버(920)는 블록 디인터리버(924), 정보어 디인터리버(926)과 패리티 디인터리버(928)로 구성된다. 상기 블록 디인터리버(924)은 상기 패리티 디인터리버된 신호를 행(row)으로 차례로 입력하고, 이를 열(column)의 순서로 출력하면 디인터리빙된 신호들이 출력된다. 출력된 디인터리빙된 신호들은 정보어 디인터리버(926)에 입력된다. 상기 정보어 디인터리버(926)은 상기 정보어 인터리버(910)의 인터리빙 방식에 상응한다. 출력된 정보어 디인터리빙 신호들은 패리티 디인터리버(928)에 입력된다. 상기 패리티 디인터리버(928)은 상기 패리티 인터리버(908)의 인터리빙 방식에 상응한다. 출력된 디인터리빙된 신호들은 복호기(922)에 입력된다. 상기 복호기(922)에서는 상기 부호기(900)의 상응하여 복호화된 신호들을 출력한다.
상기 도 9의 정보어 인터리버(910)를 사용하는 대신 패리티 검사행렬의 열(column)의 위치를 변경할 수 있다. 그러므로, 상기 도 9의 정보어 인터리버(910) 대신 상기 정보어 인터리버(910)에 상응하게 패리티 검사 행렬의 열(column)의 위치를 변경하여 사용하도록 한다. 상기 변경된 패리티 검사 행렬은 메모리에 저장하여 사용할 수 있음은 당연하다.
도 10는 본 발명의 다른 실시 예에 따른 송수신기 블록 구성도이다.
도 10의 부호기(1000)는 LDPC 부호화하고 부호화 된 비트들은 비트 인터리버(1002)에 입력된다. 상기 비트 인터리버(1002)는 두 개의 블록으로 구성되며 패리티 인터리버(1008)과 블록 인터리버(1010)으로 구성된다. 제어기(1012)에서는 상기 패리티 인터리버(1008)와 블록인터리버(1010)에 부호율에 맞도록 패리티 비트의 개수와 블록 인터리버(1010)에서 출력될 때 시작점의 위치 등을 알려주도록 한다. 상기 패리티 인터리버는 상기 부호어 비트들 중 패리티 비트들만 인터리빙하는 방식으로 DVB-T2 시스템에서 사용하고 있다. 상기 비트 인터리버(1002)의 출력 비트들은 demux(1004)에 입력된다. 상기 demux(1004)는 본 발명의 <표 3> 내지 <표 10>을 기반으로 구성되며, 상기 도 6(a-d) 내지 도 8(a-d)에서 상세히 설명한 demux의 동작을 수행하도록 한다. 상기 demux(1004)의 출력 비트들은 셀 성좌 매핑기(1006)에 입력된다. 상기 demux(1004)는 상기 도 5의 비트 매핑기(515)와 동일한 역할을 함은 당연하다. 또한 상기 송신기(1014)에서 상기 패리티 인터리버(1008)은 꼭 필요한 블록은 아님은 당연하다.
송신기(1014)에서의 인터리빙 방식과 비트 매핑 방식에 대해 설명하였다. 이하에서 수신기(1016)에서 사용되는 디인터리빙 및 비트 디매핑 방식에 대해서 설명한다. 수신기(1016)는 송신기(1014)에 대응하여 구성됨은 당업자에 자명하므로 간략히 설명한다. 즉, 수신기(1016)의 셀 성좌 디매핑기(Demapping Cell to Constellation)(1018)은 수신된 신호를 고차 복조하여 변조 신호 구성 비트를 출력하고, Mux(1020)는 출력된 변조 신호 구성 비트를 비트 디매핑하여 디매핑 신호를 출력한다. 이때 사용되는 디매핑 방법은 송신기(1014)의 비트 매핑 방식에 상응한다. 비트 디인터리버(1022)는 출력된 디매핑 신호를 비트 디인터리빙하여 출력한다. 이때 디인터리버(1022)의 크기는 상기 상술한 송신기의 인터리버의 크기와 동일하다. 상기 디인터리버(1022)는 블록 디인터리버(1026)와 패리티 디인터리버(1028)로 구성된다. 상기 블록 디인터리버(1026)은 상기 패리티 디인터리버된 신호를 행(row)으로 차례로 입력하고, 이를 열(column)의 순서로 출력하면 디인터리빙된 신호들이 출력된다. 출력된 디인터리빙된 신호들은 패리티 디인터리버(1028)에 입력된다. 상기 패리티 디인터리버(1028)은 상기 패리티 인터리버(1008)의 인터리빙 방식에 상응한다. 출력된 디인터리빙된 신호들은 복호기(1024)에 입력된다. 상기 복호기(1024)에서는 상기 부호기(1000)의 상응하여 복호화된 신호들을 출력한다.
송신기(500)에서의 인터리빙 방식과 비트 매핑 방식에 대해 설명하였다. 이하에서 수신기(550)에서 사용되는 디인터리빙 및 비트 디매핑 방식에 대해서 설명한다. 수신기(550)는 송신기(500)에 대응하여 구성됨은 당업자에 자명하므로 간략히 설명한다. 즉, 수신기(550)의 복조기(557)는 수신된 신호를 고차 복조하여 변조 신호 구성 비트를 출력하고, 비트 디매핑기(555)는 출력된 변조 신호 구성 비트를 비트 디매핑하여 디매핑 신호를 출력한다. 이때 사용되는 디매핑 방법은 송신기(500)의 비트 매핑 방식에 상응한다. 또한 비트 디매핑기(555)는 송신기(500)의 비트 매핑기(515)에 대응하므로 다중화부(도면에 도시되지 않음)로 구성된다.
비트 디매핑되어 출력된 신호는 디인터리버(553)로 입력된다. 이때 디인터리버의 크기는 상기 상술한 송신기의 인터리버의 크기와 동일하다. 디인터리버에 상기 비트 디매핑된 신호를 행으로 차례로 입력하고, 이를 열의 순서로 순방향(row 1부터 출력함)으로 출력하면 디인터리빙된 LDPC 부호어 비트들이 출력된다. 출력된 디인터리빙된 LDPC 부호어들은 복호기(551)로 입력되어 복호되어 출력된다.
Claims (16)
- 통신 또는 방송 시스템에서 데이터 송신 방법에 있어서,
입력된 정보 데이터 비트들을 부호화하여 부호어를 생성하는 과정;
상기 부호어를 인터리빙하는 과정;
변조 방식 및 부호율을 기반으로 하여 결정된 비트 매핑 테이블을 이용하여 상기 인터리빙된 부호어를 역다중화하는 과정;
상기 역다중화된 비트들을 변조하여 변조 신호를 출력하는 과정; 및
상기 변조 신호를 전송하는 과정을 포함하고,
상기 변조 방식이 16QAM이고, 상기 부호율이 1/5 및 1/4일 경우, 상기 비트 매핑 테이블은 다음과 같이 정의되고,
,
상기 입력 비트 수(Input bit number)는 상기 인터리빙된 부호어가 입력되는 역다중화기의 입력 비트 수를 나타내고,
상기 출력 비트 수(Out bit number)는 상기 역다중화기의 출력 비트 수로써, 상기 역다중화된 비트들 b e,do 를 구성하는 비트 수를 나타내고,
상기 di 는 상기 입력 비트들의 인덱스 값을 나타내고,
상기 e는 상기 역다중화된 비트들로 구성된 심볼 b e,do 을 구성하는 비트들의 인덱스를 나타내고,
상기 Nsubframes은 서브스트림의 개수를 나타내는 데이터 송신 방법. - 통신 또는 방송 시스템에서 데이터 송신 방법에 있어서,
입력된 정보 데이터 비트들을 부호화하여 부호어를 생성하는 과정;
상기 부호어를 인터리빙하는 과정;
변조 방식 및 부호율을 기반으로 하여 결정된 비트 매핑 테이블을 이용하여 상기 인터리빙된 부호어를 역다중화하는 과정;
상기 역다중화된 비트들을 변조하여 변조 신호를 출력하는 과정; 및
상기 변조 신호를 전송하는 과정을 포함하고,
상기 변조 방식이 16QAM이고, 상기 부호율이 1/3 및 5/12일 경우, 상기 비트 매핑 테이블은 다음과 같이 정의되고,
상기 입력 비트 수(Input bit number)는 상기 인터리빙된 부호어가 입력되는 역다중화기의 입력 비트 수를 나타내고,
상기 출력 비트 수(Out bit number)는 상기 역다중화기의 출력 비트 수로써, 상기 역다중화된 비트들 b e,do 를 구성하는 비트 수를 나타내고,
상기 di 는 상기 입력 비트들의 인덱스 값을 나타내고,
상기 e는 상기 역다중화된 비트들로 구성된 심볼 b e,do 을 구성하는 비트들의 인덱스를 나타내고,
상기 Nsubframes은 서브스트림의 개수를 나타내는 데이터 송신 방법. - 통신 또는 방송 시스템에서 데이터 송신 방법에 있어서,
입력된 정보 데이터 비트들을 부호화하여 부호어를 생성하는 과정;
상기 부호어를 행렬로 정의되는 인터리버를 통하여 인터리빙하는 과정;
변조 방식 및 부호율을 기반으로 하여 결정된 비트 매핑 테이블을 이용하여 상기 인터리빙된 부호어를 역다중화하는 과정;
상기 역다중화된 비트들을 변조하여 변조 신호를 출력하는 과정; 및
상기 변조 신호를 전송하는 과정을 포함하고,
상기 변조 신호를 출력하는 과정은,
상기 인터리버를 통하여 출력되는 상기 인터리빙된 부호어 중, 상기 행렬의 한 행의 출력을 기준으로, 가장 낮은 차수를 갖는 비트의 비율에 따라서 결정되는 비트 매핑 방식을 적용하여 상기 인터리빙된 부호어를 역다중화하는 과정을 포함함을 특징으로 하는 데이터 송신 방법. - 통신 또는 방송 시스템에서 데이터 송신 방법에 있어서,
입력된 정보 데이터 비트들을 부호화하여 부호어를 생성하는 과정;
상기 부호어를 인터리빙하는 과정;
변조 방식 및 부호율을 기반으로 하여 결정된 비트 매핑 테이블을 이용하여 상기 인터리빙된 부호어를 역다중화하는 과정;
상기 역다중화된 비트들를 변조하여 변조 신호를 출력하는 과정; 및
상기 변조 신호를 전송하는 과정을 포함하고,
상기 인터리빙된 부호어를 역다중화하는 과정은,
패리티 검사 행렬의 디그리 분포 및 상기 패리티 검사 행렬의 정보어 파트의 열의 위치 중 적어도 하나에 따라서 결정되는 비트 매핑 방식을 적용하여 상기 인터리빙된 부호어를 비트 매핑하는 과정을 포함함을 특징으로 하는 데이터 송신 방법. - 통신 또는 방송 시스템에서 데이터 송신 장치에 있어서,
입력된 정보 데이터 비트들을 부호화하여 부호어를 생성하는 부호기;
상기 부호어를 인터리빙하는 인터리버;
변조 방식 및 부호율을 기반으로 하여 결정된 비트 매핑 테이블을 이용하여 상기 인터리빙된 부호어를 역다중화하는 역다중화기;
상기 역다중화된 비트들을 변조하여 변조 신호를 출력하는 변조기; 및
상기 변조 신호를 전송하는 송신기를 포함하고,
상기 변조 방식이 16QAM이고, 상기 부호율이 1/5 및 1/4일 경우, 상기 비트 매핑 테이블은 다음과 같이 정의되고,
상기 입력 비트 수(Input bit number)는 상기 인터리빙된 부호어가 입력되는 상기 역다중화기의 입력 비트 수를 나타내고,
상기 출력 비트 수(Out bit number)는 상기 역다중화기의 출력 비트 수로써, 상기 역다중화된 비트들 b e,do 를 구성하는 비트 수를 나타내고,
상기 di 는 상기 입력 비트들의 인덱스 값을 나타내고,
상기 e는 상기 역다중화된 비트들로 구성된 심볼 b e,do 을 구성하는 비트들의 인덱스를 나타내고,
상기 Nsubframes은 서브스트림의 개수를 나타내는 데이터 송신 장치. - 통신 또는 방송 시스템에서 데이터 송신 장치에 있어서,
입력된 정보 데이터 비트들을 부호화하여 부호어를 생성하는 부호기;
상기 부호어를 인터리빙하는 인터리버;
변조 방식 및 부호율을 기반으로 하여 결정된 비트 매핑 테이블을 이용하여 상기 인터리빙된 부호어를 역다중화하는 역다중화기;
상기 역다중화된 비트들을 변조하여 변조 신호를 출력하는 변조기; 및
상기 변조 신호를 전송하는 송신기를 포함하고,
상기 변조 방식이 16QAM이고, 상기 부호율이 1/3 및 5/12일 경우, 상기 비트 매핑 테이블은 다음과 같이 정의되고,
상기 입력 비트 수(Input bit number)는 상기 인터리빙된 부호어가 입력되는 상기 역다중화기의 입력 비트 수를 나타내고,
상기 출력 비트 수(Out bit number)는 상기 역다중화기의 출력 비트 수로써, 상기 역다중화된 비트들 b e,do 를 구성하는 비트 수를 나타내고,
상기 di 는 상기 입력 비트들의 인덱스 값을 나타내고,
상기 e는 상기 역다중화된 비트들로 구성된 심볼 b e,do 을 구성하는 비트들의 인덱스를 나타내고,
상기 Nsubframes은 서브스트림의 개수를 나타내는 데이터 송신 장치. - 통신 또는 방송 시스템에서 데이터 송신 장치에 있어서,
입력된 정보 데이터 비트들을 부호화하여 부호어를 생성하는 부호기;
상기 부호어를 인터리빙하며, 행렬로 정의되는 인터리버;
변조 방식 및 부호율을 기반으로 하여 결정된 비트 매핑 테이블을 이용하여 상기 인터리빙된 부호어를 역다중화하는 역다중화기;
상기 역다중화된 비트를 변조하여 변조 신호를 출력하는 변조기; 및
상기 변조 신호를 전송하는 송신기를 포함하고,
상기 역다중화기는 상기 인터리버를 통하여 출력되는 상기 인터리빙된 부호어 중, 상기 행렬의 한 행의 출력을 기준으로, 가장 낮은 차수를 갖는 비트의 비율에 따라서 결정되는 비트 매핑 방식을 적용하여 상기 인터리빙된 부호어를 역다중화하는 데이터 송신 장치. - 통신 또는 방송 시스템에서 데이터 송신 장치에 있어서,
입력된 정보 데이터 비트들을 부호화하여 부호어를 생성하는 부호기;
상기 부호어를 인터리빙하는 인터리버;
변조 방식 및 부호율을 기반으로 하여 결정된 비트 매핑 테이블을 이용하여 상기 인터리빙된 부호어를 역다중화하는 역다중화기;
상기 역다중화된 비트를 변조하여 변조 신호를 출력하는 변조기; 및
상기 변조 신호를 전송하는 송신기를 포함하고,
상기 역다중화기는 패리티 검사 행렬의 디그리 분포 및 상기 패리티 검사 행렬의 정보어 파트의 열의 위치 중 적어도 하나에 따라서 결정되는 비트 매핑 방식을 적용하여 상기 인터리빙된 부호어를 역다중화하는 데이터 송신 장치. - 통신 시스템에서 데이터 수신 방법에 있어서,
송신기에서 송신된 신호를 수신하는 과정;
상기 신호를 복조하는 과정;
변조 방식 및 부호율을 기반으로 하여 결정된 비트 디매핑 테이블을 이용하여 상기 복조된 신호를 다중화하는 과정; 및
상기 다중화된 비트들을 복호화하는 과정을 포함하고, 상기 변조 방식이 16QAM이고, 상기 부호율이 1/5 및 1/4일 경우, 상기 비트 디매핑 테이블은 다음과 같이 정의되고,
,
상기 입력 비트 수(Input bit number)는 상기 다중화된 비트들가 출력되는 다중화기에서 출력 비트 수를 나타내고,
상기 출력 비트 수(Out bit number)는 상기 다중화기의 입력 비트 수로써, 상기 복조된 신호 b e,do 를 구성하는 비트 수를 나타내고,
상기 di 는 상기 출력 비트들의 인덱스 값을 나타내고,
상기 e는 상기 복조된 신호로 구성된 심볼 b e,do 을 구성하는 비트들의 인덱스를 나타내고,
상기 Nsubframes은 서브스트림의 개수를 나타내는 데이터 수신 방법. - 통신 시스템에서 데이터 수신 방법에 있어서,
송신기에서 송신된 신호를 수신하는 과정;
상기 신호를 복조하는 과정;
변조 방식 및 부호율을 기반으로 하여 결정된 비트 디매핑 테이블을 이용하여 상기 복조된 신호를 다중화하는 과정; 및
상기 다중화된 비트들을 복호화하는 과정을 포함하고,
상기 변조 방식이 16QAM이고, 상기 부호율이 1/3 및 5/12일 경우, 상기 비트 디매핑 테이블은 다음과 같이 정의되고,
상기 입력 비트 수(Input bit number)는 상기 다중화된 비트들가 출력되는 다중화기에서 출력 비트 수를 나타내고,
상기 출력 비트 수(Out bit number)는 상기 다중화기의 입력 비트 수로써, 상기 복조된 신호 b e,do 를 구성하는 비트 수를 나타내고,
상기 di 는 상기 출력 비트들의 인덱스 값을 나타내고,
상기 e는 상기 복조된 신호로 구성된 심볼 b e,do 을 구성하는 비트들의 인덱스를 나타내고,
상기 Nsubframes은 서브스트림의 개수를 나타내는 데이터 수신 방법. - 삭제
- 통신 시스템에서 데이터 수신 방법에 있어서,
송신기에서 송신된 신호를 수신하는 과정;
상기 신호를 복조하는 과정;
변조 방식 및 부호율을 기반으로 하여 결정된 비트 디매핑 테이블을 이용하여 상기 복조된 신호를 다중화하는 과정; 및
상기 다중화된 비트들을 복호화하는 과정을 포함하고,
상기 다중화하는 과정은,
패리티 검사 행렬의 디그리 분포 및 상기 패리티 검사 행렬의 정보어 파트의 열의 위치 중 적어도 하나에 따라서 결정되는 비트 디매핑 방식을 적용하여 상기 복조된 신호를 비트 디매핑하는 과정을 포함함을 특징으로 하는 데이터 수신 방법. - 통신 또는 방송 시스템에서 데이터 수신 장치에 있어서,
송신측에서 송신된 신호를 수신하는 수신기;
상기 신호를 복조하는 복조기;
변조 방식 및 부호율을 기반으로 하여 결정된 비트 디매핑 테이블을 이용하여 상기 복조된 신호를 다중화하는 다중화기; 및
상기 다중화된 비트들을 복호화하는 복호기를 포함하고,
상기 변조 방식이 16QAM이고, 상기 부호율이 1/5 및 1/4일 경우, 상기 비트 디매핑 테이블은 다음과 같이 정의되고,
,
상기 입력 비트 수(Input bit number)는 상기 다중화된 비트들이 출력되는 상기 다중화기에서 출력 비트 수를 나타내고,
상기 출력 비트 수(Out bit number)는 상기 다중화기의 입력 비트 수로써, 상기 복조된 신호 b e,do 를 구성하는 비트 수를 나타내고,
상기 di 는 상기 출력 비트들의 인덱스 값을 나타내고,
상기 e는 상기 복조된 신호로 구성된 심볼 b e,do 을 구성하는 비트들의 인덱스를 나타내고,
상기 Nsubframes은 서브스트림의 개수를 나타내는 데이터 수신 장치. - 통신 또는 방송 시스템에서 데이터 수신 장치에 있어서,
송신측에서 송신된 신호를 수신하는 수신기;
상기 신호를 복조하는 복조기;
변조 방식 및 부호율을 기반으로 하여 결정된 비트 디매핑 테이블을 이용하여 상기 복조된 신호를 다중화하는 다중화기; 및
상기 다중화된 비트들을 복호화하는 복호기를 포함하고,
상기 변조 방식이 16QAM이고, 상기 부호율이 1/3 및 5/12일 경우, 상기 비트 디매핑 테이블은 다음과 같이 정의되고,
상기 입력 비트 수(Input bit number)는 상기 다중화된 비트들이 출력되는 상기 다중화기에서 출력 비트 수를 나타내고,
상기 출력 비트 수(Out bit number)는 상기 다중화기의 입력 비트 수로써, 상기 복조된 신호 b e,do 를 구성하는 비트 수를 나타내고,
상기 di 는 상기 출력 비트들의 인덱스 값을 나타내고,
상기 e는 상기 복조된 신호로 구성된 심볼 b e,do 을 구성하는 비트들의 인덱스를 나타내고,
상기 Nsubframes은 서브스트림의 개수를 나타내는 데이터 수신 장치. - 삭제
- 통신 또는 방송 시스템에서 데이터 수신 장치에 있어서,
송신측에서 송신된 신호를 수신하는 수신기;
상기 신호를 복조하는 복조기;
변조 방식 및 부호율을 기반으로 하여 결정된 비트 디매핑 테이블을 이용하여 상기 복조된 신호를 다중화하는 다중화기; 및
상기 다중화된 비트들을 복호화하는 복호기를 포함하고,
상기 다중화기는 패리티 검사 행렬의 디그리 분포 및 상기 패리티 검사 행렬의 정보어 파트의 열의 위치 중 적어도 하나에 따라서 결정되는 비트 디매핑 방식을 적용하여 상기 복조된 신호를 비트 디매핑함을 특징으로 하는 데이터 수신 장치.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/KR2011/006330 WO2012026787A2 (en) | 2010-08-26 | 2011-08-26 | Apparatus and method for transmitting and receiving data in a communication or broadcasting system using linear block code |
| MX2013001764A MX2013001764A (es) | 2010-08-26 | 2011-08-26 | Aparato y metodo de transmision y recepcion de datos en sistema de comunicacion o radiodifusion utilizando codigo de bloque lineal. |
| US13/219,048 US8948304B2 (en) | 2010-08-26 | 2011-08-26 | Apparatus and method for transmitting and receiving data in a communication or broadcasting system using linear block code |
| CA2809522A CA2809522C (en) | 2010-08-26 | 2011-08-26 | Apparatus and method for transmitting and receiving data in a communication or broadcasting system using linear block code |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20100083190 | 2010-08-26 | ||
| KR1020100083190 | 2010-08-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120025358A KR20120025358A (ko) | 2012-03-15 |
| KR101785726B1 true KR101785726B1 (ko) | 2017-10-16 |
Family
ID=46131796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100098007A KR101785726B1 (ko) | 2010-08-26 | 2010-10-07 | 선형 블록 부호를 사용하는 통신 또는 방송 시스템에서 데이터 송수신 장치 및 방법 |
Country Status (3)
| Country | Link |
|---|---|
| KR (1) | KR101785726B1 (ko) |
| CA (1) | CA2809522C (ko) |
| MX (1) | MX2013001764A (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9577678B2 (en) | 2014-01-29 | 2017-02-21 | Electronics And Telecommunications Research Institute | Bit interleaver for low-density parity check codeword having length of 64800 and code rate of 7/15 and quadrature phase shift keying, and bit interleaving method using same |
| KR102260748B1 (ko) * | 2014-01-29 | 2021-06-07 | 한국전자통신연구원 | 길이가 64800이며, 부호율이 7/15인 ldpc 부호어 및 qpsk를 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 |
-
2010
- 2010-10-07 KR KR1020100098007A patent/KR101785726B1/ko active IP Right Grant
-
2011
- 2011-08-26 CA CA2809522A patent/CA2809522C/en not_active Expired - Fee Related
- 2011-08-26 MX MX2013001764A patent/MX2013001764A/es active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| CA2809522A1 (en) | 2012-03-01 |
| KR20120025358A (ko) | 2012-03-15 |
| MX2013001764A (es) | 2013-03-21 |
| CA2809522C (en) | 2016-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8948304B2 (en) | Apparatus and method for transmitting and receiving data in a communication or broadcasting system using linear block code | |
| KR101435681B1 (ko) | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서데이터 송수신 장치 및 방법 | |
| KR101492634B1 (ko) | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 데이터 송수신 장치 및 방법 | |
| CN107094023B (zh) | 比特交织方法、比特交织器以及信号处理方法、信号处理装置 | |
| US20130216001A1 (en) | Interleaving method and deinterleaving method | |
| KR101481435B1 (ko) | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호매핑 방법 및 이를 위한 장치 | |
| CN110730010B (zh) | 传输设备及其交织方法 | |
| US11817953B2 (en) | Transmitting apparatus and signal processing method thereof | |
| KR101785726B1 (ko) | 선형 블록 부호를 사용하는 통신 또는 방송 시스템에서 데이터 송수신 장치 및 방법 | |
| KR20230066535A (ko) | 부호율이 4/15인 ldpc 부호어를 위한 비균등 16-심볼 신호성상을 이용한 bicm 수신 장치 및 이를 이용한 방법 | |
| KR101426558B1 (ko) | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서데이터 송수신 장치 및 방법 | |
| KR101426557B1 (ko) | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서데이터 송수신 장치 및 방법 | |
| KR102531458B1 (ko) | 부호율이 3/15인 ldpc 부호어를 위한 비균등 16-심볼 신호성상을 이용한 변조기 및 이를 이용한 변조 방법 | |
| KR102531459B1 (ko) | 부호율이 2/15인 ldpc 부호어를 위한 비균등 16-심볼 신호성상을 이용한 변조기 및 이를 이용한 변조 방법 | |
| KR101187072B1 (ko) | 패리티 검사 행렬을 이용한 부호화 방법 | |
| KR101411777B1 (ko) | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서데이터 송수신 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AMND | Amendment | ||
| A201 | Request for examination | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) |