JP6564964B2 - 送信装置及び送信方法、受信装置及び受信方法、並びに、プログラム - Google Patents
送信装置及び送信方法、受信装置及び受信方法、並びに、プログラム Download PDFInfo
- Publication number
- JP6564964B2 JP6564964B2 JP2019505840A JP2019505840A JP6564964B2 JP 6564964 B2 JP6564964 B2 JP 6564964B2 JP 2019505840 A JP2019505840 A JP 2019505840A JP 2019505840 A JP2019505840 A JP 2019505840A JP 6564964 B2 JP6564964 B2 JP 6564964B2
- Authority
- JP
- Japan
- Prior art keywords
- parity
- information
- bits
- check matrix
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/1154—Low-density parity-check convolutional codes [LDPC-CC]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/1157—Low-density generator matrices [LDGM]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/19—Single error correction without using particular properties of the cyclic codes, e.g. Hamming codes, extended or generalised Hamming codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/635—Error control coding in combination with rate matching
- H03M13/6356—Error control coding in combination with rate matching by repetition or insertion of dummy data, i.e. rate reduction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Error Detection And Correction (AREA)
- Mobile Radio Communication Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
1 7 90 172 209 359 401 420 483 487
57 164 192 197 284 307 174 356 408 425
22 50 191 379 385 396 427 445 480 543
32 49 71 234 255 286 297 312 537 550
30 70 88 111 176 201 283 322 419 499
86 94 177 193 266 368 373 389 475 529
134 223 242 254 285 319 403 496 503 534
18 84 106 165 170 199 321 355 386 410
129 158 226 269 288 316 397 413 444 549
33 113 133 194 256 305 318 380 507
317 354 402
53 64 374
83 314 378
162 259 280
166 281 486
185 439 489
119 156 224
26 62 244
8 246 482
15 72 91
43 69 390
127 186 506
55 81 412
である送信装置、又は、そのような送信装置として、コンピュータを機能させるためのプログラムである。
1 7 90 172 209 359 401 420 483 487
57 164 192 197 284 307 174 356 408 425
22 50 191 379 385 396 427 445 480 543
32 49 71 234 255 286 297 312 537 550
30 70 88 111 176 201 283 322 419 499
86 94 177 193 266 368 373 389 475 529
134 223 242 254 285 319 403 496 503 534
18 84 106 165 170 199 321 355 386 410
129 158 226 269 288 316 397 413 444 549
33 113 133 194 256 305 318 380 507
317 354 402
53 64 374
83 314 378
162 259 280
166 281 486
185 439 489
119 156 224
26 62 244
8 246 482
15 72 91
43 69 390
127 186 506
55 81 412
である送信方法である。
1 7 90 172 209 359 401 420 483 487
57 164 192 197 284 307 174 356 408 425
22 50 191 379 385 396 427 445 480 543
32 49 71 234 255 286 297 312 537 550
30 70 88 111 176 201 283 322 419 499
86 94 177 193 266 368 373 389 475 529
134 223 242 254 285 319 403 496 503 534
18 84 106 165 170 199 321 355 386 410
129 158 226 269 288 316 397 413 444 549
33 113 133 194 256 305 318 380 507
317 354 402
53 64 374
83 314 378
162 259 280
166 281 486
185 439 489
119 156 224
26 62 244
8 246 482
15 72 91
43 69 390
127 186 506
55 81 412
になっている。
1 7 90 172 209 359 401 420 483 487
57 164 192 197 284 307 174 356 408 425
22 50 191 379 385 396 427 445 480 543
32 49 71 234 255 286 297 312 537 550
30 70 88 111 176 201 283 322 419 499
86 94 177 193 266 368 373 389 475 529
134 223 242 254 285 319 403 496 503 534
18 84 106 165 170 199 321 355 386 410
129 158 226 269 288 316 397 413 444 549
33 113 133 194 256 305 318 380 507
317 354 402
53 64 374
83 314 378
162 259 280
166 281 486
185 439 489
119 156 224
26 62 244
8 246 482
15 72 91
43 69 390
127 186 506
55 81 412
である送信装置から送信されてくる信号を復調する復調部と、前記信号を復調することにより得られる前記LDPC符号を、前記検査行列を用いて復号する復号部とを備える受信装置、又は、そのような受信装置として、コンピュータを機能させるためのプログラムである。
1 7 90 172 209 359 401 420 483 487
57 164 192 197 284 307 174 356 408 425
22 50 191 379 385 396 427 445 480 543
32 49 71 234 255 286 297 312 537 550
30 70 88 111 176 201 283 322 419 499
86 94 177 193 266 368 373 389 475 529
134 223 242 254 285 319 403 496 503 534
18 84 106 165 170 199 321 355 386 410
129 158 226 269 288 316 397 413 444 549
33 113 133 194 256 305 318 380 507
317 354 402
53 64 374
83 314 378
162 259 280
166 281 486
185 439 489
119 156 224
26 62 244
8 246 482
15 72 91
43 69 390
127 186 506
55 81 412
である送信装置から送信されてくる信号を復調することと、前記信号を復調することにより得られる前記LDPC符号を、前記検査行列を用いて復号することとを含む受信方法である。
1 7 90 172 209 359 401 420 483 487
57 164 192 197 284 307 174 356 408 425
22 50 191 379 385 396 427 445 480 543
32 49 71 234 255 286 297 312 537 550
30 70 88 111 176 201 283 322 419 499
86 94 177 193 266 368 373 389 475 529
134 223 242 254 285 319 403 496 503 534
18 84 106 165 170 199 321 355 386 410
129 158 226 269 288 316 397 413 444 549
33 113 133 194 256 305 318 380 507
317 354 402
53 64 374
83 314 378
162 259 280
166 281 486
185 439 489
119 156 224
26 62 244
8 246 482
15 72 91
43 69 390
127 186 506
55 81 412
である送信装置から送信されてくる信号が復調され、前記信号を復調することにより得られる前記LDPC符号が、前記検査行列を用いて復号される。
if ( (n % 3) ==0) PPDU(n) =r (n/3);
if ( (n % 3) ==1) PPDU(n) =d (n/3);
if ( (n % 3) ==2) PPDU(n) =d (n/3+1);
}
if ( (n % 2) ==0) PPDU(n) =r (n/2);
if ( (n % 2) ==1) PPDU(n) =d (n/2);
}
・・・(8)
・・・(9)
・・・(10)
12 28 39 146 165 187 311 363 406 438
58 83 111 134 174 207 241 414 431 442
104 142 175 201 274 289 325 333 340 419
309 376 390
125 318 386
32 220 426
151 188 230
267 283 437
17 413
Claims (6)
- 符号長が736ビットであり、符号化率が1/4のLDPC符号の検査行列を用いてLDPC符号化を行う符号化部と、
前記LDPC符号化により得られるLDPC符号を繰り返し配置した繰り返しユニットを用いて変調を行う変調部と
を備え、
前記LDPC符号は、情報ビットとパリティビットを含み、
前記検査行列は、前記情報ビットに対応する情報行列部及び前記パリティビットに対応するパリティ行列部を含み、
前記パリティ行列部は、階段構造を有し、
前記情報行列部は、検査行列初期値テーブルによって表され、
前記検査行列初期値テーブルは、前記情報行列部の1の要素の位置を8列ごとに表すテーブルであって、
1 7 90 172 209 359 401 420 483 487
57 164 192 197 284 307 174 356 408 425
22 50 191 379 385 396 427 445 480 543
32 49 71 234 255 286 297 312 537 550
30 70 88 111 176 201 283 322 419 499
86 94 177 193 266 368 373 389 475 529
134 223 242 254 285 319 403 496 503 534
18 84 106 165 170 199 321 355 386 410
129 158 226 269 288 316 397 413 444 549
33 113 133 194 256 305 318 380 507
317 354 402
53 64 374
83 314 378
162 259 280
166 281 486
185 439 489
119 156 224
26 62 244
8 246 482
15 72 91
43 69 390
127 186 506
55 81 412
である
送信装置。 - 符号長が736ビットであり、符号化率が1/4のLDPC符号の検査行列を用いてLDPC符号化を行うことと、
前記LDPC符号化により得られるLDPC符号を繰り返し配置した繰り返しユニットを用いて変調を行うことと
を含み、
前記LDPC符号は、情報ビットとパリティビットを含み、
前記検査行列は、前記情報ビットに対応する情報行列部及び前記パリティビットに対応するパリティ行列部を含み、
前記パリティ行列部は、階段構造を有し、
前記情報行列部は、検査行列初期値テーブルによって表され、
前記検査行列初期値テーブルは、前記情報行列部の1の要素の位置を8列ごとに表すテーブルであって、
1 7 90 172 209 359 401 420 483 487
57 164 192 197 284 307 174 356 408 425
22 50 191 379 385 396 427 445 480 543
32 49 71 234 255 286 297 312 537 550
30 70 88 111 176 201 283 322 419 499
86 94 177 193 266 368 373 389 475 529
134 223 242 254 285 319 403 496 503 534
18 84 106 165 170 199 321 355 386 410
129 158 226 269 288 316 397 413 444 549
33 113 133 194 256 305 318 380 507
317 354 402
53 64 374
83 314 378
162 259 280
166 281 486
185 439 489
119 156 224
26 62 244
8 246 482
15 72 91
43 69 390
127 186 506
55 81 412
である
送信方法。 - 符号長が736ビットであり、符号化率が1/4のLDPC符号の検査行列を用いてLDPC符号化を行う符号化部と、
前記LDPC符号化により得られるLDPC符号を繰り返し配置した繰り返しユニットを用いて変調を行う変調部と
して、コンピュータを機能させるためのプログラムであり、
前記LDPC符号は、情報ビットとパリティビットを含み、
前記検査行列は、前記情報ビットに対応する情報行列部及び前記パリティビットに対応するパリティ行列部を含み、
前記パリティ行列部は、階段構造を有し、
前記情報行列部は、検査行列初期値テーブルによって表され、
前記検査行列初期値テーブルは、前記情報行列部の1の要素の位置を8列ごとに表すテーブルであって、
1 7 90 172 209 359 401 420 483 487
57 164 192 197 284 307 174 356 408 425
22 50 191 379 385 396 427 445 480 543
32 49 71 234 255 286 297 312 537 550
30 70 88 111 176 201 283 322 419 499
86 94 177 193 266 368 373 389 475 529
134 223 242 254 285 319 403 496 503 534
18 84 106 165 170 199 321 355 386 410
129 158 226 269 288 316 397 413 444 549
33 113 133 194 256 305 318 380 507
317 354 402
53 64 374
83 314 378
162 259 280
166 281 486
185 439 489
119 156 224
26 62 244
8 246 482
15 72 91
43 69 390
127 186 506
55 81 412
である
プログラム。 - 符号長が736ビットであり、符号化率が1/4のLDPC符号の検査行列を用いてLDPC符号化を行う符号化部と、
前記LDPC符号化により得られるLDPC符号を繰り返し配置した繰り返しユニットを用いて変調を行う変調部と
を備え、
前記LDPC符号は、情報ビットとパリティビットを含み、
前記検査行列は、前記情報ビットに対応する情報行列部及び前記パリティビットに対応するパリティ行列部を含み、
前記パリティ行列部は、階段構造を有し、
前記情報行列部は、検査行列初期値テーブルによって表され、
前記検査行列初期値テーブルは、前記情報行列部の1の要素の位置を8列ごとに表すテーブルであって、
1 7 90 172 209 359 401 420 483 487
57 164 192 197 284 307 174 356 408 425
22 50 191 379 385 396 427 445 480 543
32 49 71 234 255 286 297 312 537 550
30 70 88 111 176 201 283 322 419 499
86 94 177 193 266 368 373 389 475 529
134 223 242 254 285 319 403 496 503 534
18 84 106 165 170 199 321 355 386 410
129 158 226 269 288 316 397 413 444 549
33 113 133 194 256 305 318 380 507
317 354 402
53 64 374
83 314 378
162 259 280
166 281 486
185 439 489
119 156 224
26 62 244
8 246 482
15 72 91
43 69 390
127 186 506
55 81 412
である
送信装置
から送信されてくる信号を復調する復調部と、
前記信号を復調することにより得られる前記LDPC符号を、前記検査行列を用いて復号する復号部と
を備える受信装置。 - 符号長が736ビットであり、符号化率が1/4のLDPC符号の検査行列を用いてLDPC符号化を行う符号化部と、
前記LDPC符号化により得られるLDPC符号を繰り返し配置した繰り返しユニットを用いて変調を行う変調部と
を備え、
前記LDPC符号は、情報ビットとパリティビットを含み、
前記検査行列は、前記情報ビットに対応する情報行列部及び前記パリティビットに対応するパリティ行列部を含み、
前記パリティ行列部は、階段構造を有し、
前記情報行列部は、検査行列初期値テーブルによって表され、
前記検査行列初期値テーブルは、前記情報行列部の1の要素の位置を8列ごとに表すテーブルであって、
1 7 90 172 209 359 401 420 483 487
57 164 192 197 284 307 174 356 408 425
22 50 191 379 385 396 427 445 480 543
32 49 71 234 255 286 297 312 537 550
30 70 88 111 176 201 283 322 419 499
86 94 177 193 266 368 373 389 475 529
134 223 242 254 285 319 403 496 503 534
18 84 106 165 170 199 321 355 386 410
129 158 226 269 288 316 397 413 444 549
33 113 133 194 256 305 318 380 507
317 354 402
53 64 374
83 314 378
162 259 280
166 281 486
185 439 489
119 156 224
26 62 244
8 246 482
15 72 91
43 69 390
127 186 506
55 81 412
である
送信装置
から送信されてくる信号を復調することと、
前記信号を復調することにより得られる前記LDPC符号を、前記検査行列を用いて復号することと
を含む受信方法。 - 符号長が736ビットであり、符号化率が1/4のLDPC符号の検査行列を用いてLDPC符号化を行う符号化部と、
前記LDPC符号化により得られるLDPC符号を繰り返し配置した繰り返しユニットを用いて変調を行う変調部と
を備え、
前記LDPC符号は、情報ビットとパリティビットを含み、
前記検査行列は、前記情報ビットに対応する情報行列部及び前記パリティビットに対応するパリティ行列部を含み、
前記パリティ行列部は、階段構造を有し、
前記情報行列部は、検査行列初期値テーブルによって表され、
前記検査行列初期値テーブルは、前記情報行列部の1の要素の位置を8列ごとに表すテーブルであって、
1 7 90 172 209 359 401 420 483 487
57 164 192 197 284 307 174 356 408 425
22 50 191 379 385 396 427 445 480 543
32 49 71 234 255 286 297 312 537 550
30 70 88 111 176 201 283 322 419 499
86 94 177 193 266 368 373 389 475 529
134 223 242 254 285 319 403 496 503 534
18 84 106 165 170 199 321 355 386 410
129 158 226 269 288 316 397 413 444 549
33 113 133 194 256 305 318 380 507
317 354 402
53 64 374
83 314 378
162 259 280
166 281 486
185 439 489
119 156 224
26 62 244
8 246 482
15 72 91
43 69 390
127 186 506
55 81 412
である
送信装置
から送信されてくる信号を復調する復調部と、
前記信号を復調することにより得られる前記LDPC符号を、前記検査行列を用いて復号する復号部と
して、コンピュータを機能させるためのプログラム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017046992 | 2017-03-13 | ||
JP2017046992 | 2017-03-13 | ||
PCT/JP2018/007088 WO2018168428A1 (ja) | 2017-03-13 | 2018-02-27 | 送信装置及び送信方法、受信装置及び受信方法、並びに、プログラム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019141376A Division JP7077276B2 (ja) | 2017-03-13 | 2019-07-31 | 送信装置及び送信方法、受信装置及び受信方法、並びに、プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6564964B2 true JP6564964B2 (ja) | 2019-08-21 |
JPWO2018168428A1 JPWO2018168428A1 (ja) | 2019-11-07 |
Family
ID=63522385
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019505840A Active JP6564964B2 (ja) | 2017-03-13 | 2018-02-27 | 送信装置及び送信方法、受信装置及び受信方法、並びに、プログラム |
JP2019141376A Active JP7077276B2 (ja) | 2017-03-13 | 2019-07-31 | 送信装置及び送信方法、受信装置及び受信方法、並びに、プログラム |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019141376A Active JP7077276B2 (ja) | 2017-03-13 | 2019-07-31 | 送信装置及び送信方法、受信装置及び受信方法、並びに、プログラム |
Country Status (5)
Country | Link |
---|---|
US (1) | US11012091B2 (ja) |
EP (1) | EP3598648B1 (ja) |
JP (2) | JP6564964B2 (ja) |
CN (1) | CN110192350B (ja) |
WO (1) | WO2018168428A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220053491A1 (en) * | 2020-08-17 | 2022-02-17 | Charter Communications Operating, Llc | Methods and apparatus for spectrum utilization coordination between wireline backhaul and wireless systems |
US11844057B2 (en) | 2020-09-09 | 2023-12-12 | Charter Communications Operating, Llc | Methods and apparatus for wireless data traffic management in wireline backhaul systems |
CN114337912A (zh) * | 2020-09-30 | 2022-04-12 | 华为技术有限公司 | 一种无源光网络系统中的数据处理方法和数据处理设备 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7237174B2 (en) * | 2003-09-04 | 2007-06-26 | The Directv Group, Inc. | Method and system for providing short block length low density parity check (LDPC) codes in support of broadband satellite applications |
FR2895406B1 (fr) | 2005-12-22 | 2010-08-13 | Inst Francais Du Petrole | Procede pour la fabrication de 2,3-dimethylbut-1-ene |
KR101102396B1 (ko) * | 2006-02-08 | 2012-01-05 | 엘지전자 주식회사 | 이동통신 시스템에서의 코드워드 크기 정합 방법 및 송신장치 |
AU2008330816B2 (en) * | 2007-11-26 | 2013-01-17 | Sony Corporation | Data process device, data process method, coding device, coding method |
US20100275090A1 (en) | 2007-12-14 | 2010-10-28 | Panasonic Corporation | Radio communication apparatus and puncturing method |
JP2012015687A (ja) | 2010-06-30 | 2012-01-19 | Sony Corp | データ処理装置、及びデータ処理方法 |
JP5601182B2 (ja) * | 2010-12-07 | 2014-10-08 | ソニー株式会社 | データ処理装置、及びデータ処理方法 |
JP5630278B2 (ja) * | 2010-12-28 | 2014-11-26 | ソニー株式会社 | データ処理装置、及びデータ処理方法 |
KR101702358B1 (ko) * | 2011-01-06 | 2017-02-03 | 삼성전자주식회사 | 저밀도 패리티 검사 코드를 사용하는 통신 시스템에서의 채널 부호화/복호화 방법 및 장치 |
JP5648852B2 (ja) * | 2011-05-27 | 2015-01-07 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
CN105531936B (zh) * | 2013-09-20 | 2020-01-03 | 索尼公司 | 数据处理装置和数据处理方法 |
JP6364417B2 (ja) * | 2013-09-20 | 2018-07-25 | サターン ライセンシング エルエルシーSaturn Licensing LLC | データ処理装置、データ処理方法、及び、記録媒体 |
WO2015072145A1 (ja) * | 2013-11-15 | 2015-05-21 | 日本放送協会 | 符号化器、復号器、送信装置及び受信装置 |
WO2016140516A2 (en) | 2015-03-02 | 2016-09-09 | Samsung Electronics Co., Ltd. | Transmitter and parity permutation method thereof |
-
2018
- 2018-02-27 WO PCT/JP2018/007088 patent/WO2018168428A1/ja unknown
- 2018-02-27 JP JP2019505840A patent/JP6564964B2/ja active Active
- 2018-02-27 CN CN201880007603.0A patent/CN110192350B/zh active Active
- 2018-02-27 US US16/474,568 patent/US11012091B2/en active Active
- 2018-02-27 EP EP18767367.8A patent/EP3598648B1/en active Active
-
2019
- 2019-07-31 JP JP2019141376A patent/JP7077276B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
US20190393898A1 (en) | 2019-12-26 |
CN110192350B (zh) | 2023-08-29 |
EP3598648A1 (en) | 2020-01-22 |
EP3598648A4 (en) | 2020-01-22 |
JPWO2018168428A1 (ja) | 2019-11-07 |
WO2018168428A1 (ja) | 2018-09-20 |
JP7077276B2 (ja) | 2022-05-30 |
JP2019193306A (ja) | 2019-10-31 |
US11012091B2 (en) | 2021-05-18 |
CN110192350A (zh) | 2019-08-30 |
EP3598648B1 (en) | 2021-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Ji et al. | Sparse vector coding for ultra reliable and low latency communications | |
JP7077276B2 (ja) | 送信装置及び送信方法、受信装置及び受信方法、並びに、プログラム | |
US8165064B2 (en) | Enhancements to the positioning pilot channel | |
US11171669B2 (en) | Apparatus for transmitting data in interleave division multiple access (IDMA) system | |
CN109565371A (zh) | 针对marc/mamrc系统利用全双工中继器和有限反馈对数字信号的动态和选择性fd-dsdf传输 | |
US11736229B2 (en) | Transmission apparatus and method, in particular for use in a low throughput network | |
US11218171B2 (en) | Shortened LDPC codes with repetition of code bits for low throughput networks | |
JP7230805B2 (ja) | 通信装置および方法 | |
CN106656409B (zh) | 一种校验码穿孔和解穿孔方法及装置 | |
US7814392B2 (en) | System, apparatus and methods of dynamically determined error correction codes in communication systems | |
CN109565330A (zh) | 用于针对具有至少一个动态半双工中继器的系统利用选择性逻辑来发射数字信号的方法、相应的程序产品以及中继器设备 | |
Perez-Neira | Radio frequency coding | |
Gan et al. | Distributed ranging and localization for wireless networks via compressed sensing | |
CN117134779A (zh) | 数据处理方法、电子设备、存储介质及程序产品 | |
Mohamed | Wireless Communications Systems Architecture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190612 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20190612 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20190625 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190704 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190729 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6564964 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |