JP5359882B2 - データ処理装置、及びデータ処理方法 - Google Patents
データ処理装置、及びデータ処理方法 Download PDFInfo
- Publication number
- JP5359882B2 JP5359882B2 JP2009543805A JP2009543805A JP5359882B2 JP 5359882 B2 JP5359882 B2 JP 5359882B2 JP 2009543805 A JP2009543805 A JP 2009543805A JP 2009543805 A JP2009543805 A JP 2009543805A JP 5359882 B2 JP5359882 B2 JP 5359882B2
- Authority
- JP
- Japan
- Prior art keywords
- column
- address
- storage means
- bits
- columns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 title claims abstract description 180
- 238000003672 processing method Methods 0.000 title claims abstract description 24
- 239000011159 matrix material Substances 0.000 claims abstract description 503
- 238000000034 method Methods 0.000 claims abstract description 270
- 230000008569 process Effects 0.000 claims abstract description 137
- 230000008707 rearrangement Effects 0.000 claims abstract description 70
- 125000004122 cyclic group Chemical group 0.000 claims description 55
- 238000006243 chemical reaction Methods 0.000 claims description 50
- 230000001174 ascending effect Effects 0.000 claims description 16
- 230000010363 phase shift Effects 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 abstract description 74
- 230000015654 memory Effects 0.000 description 169
- 238000010586 diagram Methods 0.000 description 95
- 238000004364 calculation method Methods 0.000 description 38
- 238000004891 communication Methods 0.000 description 16
- 238000013507 mapping Methods 0.000 description 16
- 238000013500 data storage Methods 0.000 description 15
- 238000004088 simulation Methods 0.000 description 14
- 238000012937 correction Methods 0.000 description 9
- 238000006467 substitution reaction Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000004422 calculation algorithm Methods 0.000 description 3
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 3
- 230000006837 decompression Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000017105 transposition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
- H03M13/1131—Scheduling of bit node or check node processing
- H03M13/1137—Partly parallel processing, i.e. sub-blocks or sub-groups of nodes being processed in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
- H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6522—Intended application, e.g. transmission or communication standard
- H03M13/6552—DVB-T2
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/3405—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power
- H04L27/3416—Modifications of the signal space to increase the efficiency of transmission, e.g. reduction of the bit error rate, bandwidth, or average power in which the information is carried by both the individual signal points and the subset to which the individual points belong, e.g. using coset coding, lattice coding, or related schemes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/3488—Multiresolution systems
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L2001/0092—Error control systems characterised by the topology of the transmission link
- H04L2001/0093—Point-to-multipoint
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Error Detection And Correction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Detection And Correction Of Errors (AREA)
Description
・・・(8)
・・・(9)
符号ビットb0を、シンボルビットy8に、
符号ビットb1を、シンボルビットy0に、
符号ビットb2を、シンボルビットy6に、
符号ビットb3を、シンボルビットy1に、
符号ビットb4を、シンボルビットy4に、
符号ビットb5を、シンボルビットy5に、
符号ビットb6を、シンボルビットy2に、
符号ビットb7を、シンボルビットy3に、
符号ビットb8を、シンボルビットy7に、
符号ビットb9を、シンボルビットy10に、
符号ビットb10を、シンボルビットy11に、
符号ビットb11を、シンボルビットy9に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy8に、
符号ビットb2を、シンボルビットy0に、
符号ビットb4を、シンボルビットy6に、
符号ビットb6を、シンボルビットy1に、
符号ビットb8を、シンボルビットy4に、
符号ビットb10を、シンボルビットy5に、
符号ビットb12を、シンボルビットy2に、
符号ビットb14を、シンボルビットy3に、
符号ビットb16を、シンボルビットy7に、
符号ビットb18を、シンボルビットy10に、
符号ビットb20を、シンボルビットy11に、
符号ビットb22を、シンボルビットy9に、
符号ビットb1を、シンボルビットy20に、
符号ビットb3を、シンボルビットy12に、
符号ビットb5を、シンボルビットy18に、
符号ビットb7を、シンボルビットy13に、
符号ビットb9を、シンボルビットy16に、
符号ビットb11を、シンボルビットy17に、
符号ビットb13を、シンボルビットy14に、
符号ビットb15を、シンボルビットy15に、
符号ビットb17を、シンボルビットy19に、
符号ビットb19を、シンボルビットy22に、
符号ビットb21を、シンボルビットy23に、
符号ビットb23を、シンボルビットy21に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy8に、
符号ビットb1を、シンボルビットy3に、
符号ビットb2を、シンボルビットy7に、
符号ビットb3を、シンボルビットy10に、
符号ビットb4を、シンボルビットy19に、
符号ビットb5を、シンボルビットy4に、
符号ビットb6を、シンボルビットy9に、
符号ビットb7を、シンボルビットy5に、
符号ビットb8を、シンボルビットy17に、
符号ビットb9を、シンボルビットy6に、
符号ビットb10を、シンボルビットy14に、
符号ビットb11を、シンボルビットy11に、
符号ビットb12を、シンボルビットy2に、
符号ビットb13を、シンボルビットy18に、
符号ビットb14を、シンボルビットy16に、
符号ビットb15を、シンボルビットy15に、
符号ビットb16を、シンボルビットy0に、
符号ビットb17を、シンボルビットy1に、
符号ビットb18を、シンボルビットy13に、
符号ビットb19を、シンボルビットy12に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy10に、
符号ビットb1を、シンボルビットy15に、
符号ビットb2を、シンボルビットy4に、
符号ビットb3を、シンボルビットy19に、
符号ビットb4を、シンボルビットy21に、
符号ビットb5を、シンボルビットy16に、
符号ビットb6を、シンボルビットy23に、
符号ビットb7を、シンボルビットy18に、
符号ビットb8を、シンボルビットy11に、
符号ビットb9を、シンボルビットy14に、
符号ビットb10を、シンボルビットy22に、
符号ビットb11を、シンボルビットy5に、
符号ビットb12を、シンボルビットy6に、
符号ビットb13を、シンボルビットy17に、
符号ビットb14を、シンボルビットy13に、
符号ビットb15を、シンボルビットy20に、
符号ビットb16を、シンボルビットy1に、
符号ビットb17を、シンボルビットy3に、
符号ビットb18を、シンボルビットy9に、
符号ビットb19を、シンボルビットy2に、
符号ビットb20を、シンボルビットy7に、
符号ビットb21を、シンボルビットy8に、
符号ビットb22を、シンボルビットy12に、
符号ビットb23を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy0に、
符号ビットb1を、シンボルビットy1に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy7に、
符号ビットb1を、シンボルビットy1に、
符号ビットb2を、シンボルビットy4に、
符号ビットb3を、シンボルビットy2に、
符号ビットb4を、シンボルビットy5に、
符号ビットb5を、シンボルビットy3に、
符号ビットb6を、シンボルビットy6に、
符号ビットb7を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy11に、
符号ビットb1を、シンボルビットy7に、
符号ビットb2を、シンボルビットy3に、
符号ビットb3を、シンボルビットy10に、
符号ビットb4を、シンボルビットy6に、
符号ビットb5を、シンボルビットy2に、
符号ビットb6を、シンボルビットy9に、
符号ビットb7を、シンボルビットy5に、
符号ビットb8を、シンボルビットy1に、
符号ビットb9を、シンボルビットy8に、
符号ビットb10を、シンボルビットy4に、
符号ビットb11を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy15に、
符号ビットb1を、シンボルビットy1に、
符号ビットb2を、シンボルビットy13に、
符号ビットb3を、シンボルビットy3に、
符号ビットb4を、シンボルビットy8に、
符号ビットb5を、シンボルビットy11に、
符号ビットb6を、シンボルビットy9に、
符号ビットb7を、シンボルビットy5に、
符号ビットb8を、シンボルビットy10に、
符号ビットb9を、シンボルビットy6に、
符号ビットb10を、シンボルビットy4に、
符号ビットb11を、シンボルビットy7に、
符号ビットb12を、シンボルビットy12に、
符号ビットb13を、シンボルビットy2に、
符号ビットb14を、シンボルビットy14に、
符号ビットb15を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy7に、
符号ビットb1を、シンボルビットy3に、
符号ビットb2を、シンボルビットy1に、
符号ビットb3を、シンボルビットy5に、
符号ビットb4を、シンボルビットy2に、
符号ビットb5を、シンボルビットy6に、
符号ビットb6を、シンボルビットy4に、
符号ビットb7を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy0に、
符号ビットb1を、シンボルビットy1に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy0に、
符号ビットb1を、シンボルビットy5に、
符号ビットb2を、シンボルビットy1に、
符号ビットb3を、シンボルビットy2に、
符号ビットb4を、シンボルビットy4に、
符号ビットb5を、シンボルビットy7に、
符号ビットb6を、シンボルビットy3に、
符号ビットb7を、シンボルビットy6に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy7に、
符号ビットb1を、シンボルビットy1に、
符号ビットb2を、シンボルビットy4に、
符号ビットb3を、シンボルビットy2に、
符号ビットb4を、シンボルビットy5に、
符号ビットb5を、シンボルビットy3に、
符号ビットb6を、シンボルビットy6に、
符号ビットb7を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy2に、
符号ビットb1を、シンボルビットy7に、
符号ビットb2を、シンボルビットy6に、
符号ビットb3を、シンボルビットy9に、
符号ビットb4を、シンボルビットy0に、
符号ビットb5を、シンボルビットy3に、
符号ビットb6を、シンボルビットy1に、
符号ビットb7を、シンボルビットy8に、
符号ビットb8を、シンボルビットy4に、
符号ビットb9を、シンボルビットy11に、
符号ビットb10を、シンボルビットy5に、
符号ビットb11を、シンボルビットy10に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy11に、
符号ビットb1を、シンボルビットy7に、
符号ビットb2を、シンボルビットy3に、
符号ビットb3を、シンボルビットy10に、
符号ビットb4を、シンボルビットy6に、
符号ビットb5を、シンボルビットy2に、
符号ビットb6を、シンボルビットy9に、
符号ビットb7を、シンボルビットy5に、
符号ビットb8を、シンボルビットy1に、
符号ビットb9を、シンボルビットy8に、
符号ビットb10を、シンボルビットy4に、
符号ビットb11を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy2に、
符号ビットb1を、シンボルビットy11に、
符号ビットb2を、シンボルビットy3に、
符号ビットb3を、シンボルビットy4に、
符号ビットb4を、シンボルビットy0に、
符号ビットb5を、シンボルビットy9に、
符号ビットb6を、シンボルビットy1に、
符号ビットb7を、シンボルビットy8に、
符号ビットb8を、シンボルビットy10に、
符号ビットb9を、シンボルビットy13に、
符号ビットb10を、シンボルビットy7に、
符号ビットb11を、シンボルビットy14に、
符号ビットb12を、シンボルビットy6に、
符号ビットb13を、シンボルビットy15に、
符号ビットb14を、シンボルビットy5に、
符号ビットb15を、シンボルビットy12に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy7に、
符号ビットb1を、シンボルビットy3に、
符号ビットb2を、シンボルビットy1に、
符号ビットb3を、シンボルビットy5に、
符号ビットb4を、シンボルビットy2に、
符号ビットb5を、シンボルビットy6に、
符号ビットb6を、シンボルビットy4に、
符号ビットb7を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
Claims (33)
- データをインターリーブするデータ処理装置において、
LDPC(Low Density Parity Check)符号が、そのLDPC符号の2ビット以上の符号ビットを1個のシンボルとして送信される場合において、
前記LDPC符号の検査行列の任意の1行にある1に対応する複数の符号ビットが、同一のシンボルに含まれないように、前記LDPC符号の符号ビットを並び替える並び替え処理を行う並び替え手段を備える
データ処理装置。 - データをインターリーブするデータ処理装置において、
LDPC(Low Density Parity Check)符号の検査行列のうちの、前記LDPC符号の情報ビットに対応する部分である情報行列が巡回構造になっているLDPC符号が、そのLDPC符号の2ビット以上の符号ビットを1個のシンボルとして送信され、
ロウ方向とカラム方向に前記LDPC符号の符号ビットを記憶する記憶手段の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットがシンボルとされる場合において、
前記記憶手段の前記カラム方向に、前記LDPC符号の符号ビットが書き込まれるときの書き始めの位置を、前記記憶手段のカラムごとに変更するカラムツイストインターリーブを、前記LDPC符号の符号ビットを並び替える並び替え処理として行う並び替え手段を備える
データ処理装置。 - 前記LDPC符号の検査行列のうちの、前記LDPC符号のパリティビットに対応する部分であるパリティ行列は、列置換によって、前記パリティ行列の一部を除く部分が巡回構造になっている擬似巡回構造になる
請求項2に記載のデータ処理装置。 - 前記パリティ行列は、階段構造になっており、列置換によって、前記擬似巡回構造になる
請求項3に記載のデータ処理装置。 - 前記LDPC符号は、DVB-S.2の規格に規定されたLDPC符号である
請求項4に記載のデータ処理装置。 - 前記LDPC符号のmビットの符号ビットが、1個のシンボルにされる場合において、
前記LDPC符号の符号長をNビットとするとともに、所定の正の整数をbとするとき、
前記記憶手段は、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記LDPC符号の符号ビットは、前記記憶手段の前記カラム方向に書き込まれ、その後、前記ロウ方向に読み出され、
前記記憶手段の前記ロウ方向に読み出されたmbビットの符号ビットが、b個のシンボルにされる
請求項5に記載のデータ処理装置。 - 前記LDPC符号のパリティビットを、他のパリティビットの位置にインターリーブするパリティインターリーブを行うパリティインターリーブ手段を備え、
前記並び替え手段は、前記パリティインターリーブ後の前記LDPC符号を対象として、前記カラムツイストインターリーブを行う
請求項6に記載のデータ処理装置。 - 前記LDPC符号のパリティビットのビット数Mは、素数以外の値であり、
前記パリティビットのビット数Mの1とM以外の約数のうちの2つの約数であり、かつ、積が前記パリティビットのビット数Mとなる2つの約数をP及びqと、
前記LDPC符号の情報ビットのビット数をKと、
0以上P未満の整数をxと、
0以上q未満の整数をyと、
それぞれするとき、
前記パリティインターリーブ手段は、前記LDPC符号のK+1ないしK+M番目の符号ビットであるパリティビットのうちの、K+qx+y+1番目の符号ビットを、K+Py+x+1番目の符号ビットの位置にインターリーブする
請求項7に記載のデータ処理装置。 - 前記LDPC符号は、DVB-S.2の規格に規定された、11個の符号化率それぞれの、符号長Nが64800ビットのLDPC符号であり、
前記mビットが2ビットであり、かつ、前記整数bが1であり、
前記LDPC符号の2ビットの符号ビットが、所定の変調方式で定める4個の信号点のうちのいずれかにマッピングされ、
前記記憶手段が、ロウ方向に2×1ビットを記憶する2個のカラムを有し、カラム方向に64800/(2×1)ビットを記憶する
場合において、
前記並び替え手段は、
前記記憶手段のカラム方向の先頭の位置のアドレスを0として、前記記憶手段のカラム方向の各位置のアドレスを、昇順の整数で表すとき、
前記記憶手段の2個のカラムのうちの1番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記記憶手段の2個のカラムのうちの2番目のカラムの書き始めの位置を、アドレスが2の位置とする
請求項8に記載のデータ処理装置。 - 前記LDPC符号は、DVB-S.2の規格に規定された、11個の符号化率それぞれの、符号長Nが64800ビットのLDPC符号であり、
前記mビットが2ビットであり、かつ、前記整数bが2であり、
前記LDPC符号の2ビットの符号ビットが、所定の変調方式で定める4個の信号点のうちのいずれかにマッピングされ、
前記記憶手段が、ロウ方向に2×2ビットを記憶する4個のカラムを有し、カラム方向に64800/(2×2)ビットを記憶する
場合において、
前記並び替え手段は、
前記記憶手段のカラム方向の先頭の位置のアドレスを0として、前記記憶手段のカラム方向の各位置のアドレスを、昇順の整数で表すとき、
前記記憶手段の4個のカラムのうちの1番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記記憶手段の4個のカラムのうちの2番目のカラムの書き始めの位置を、アドレスが2の位置とし、
前記記憶手段の4個のカラムのうちの3番目のカラムの書き始めの位置を、アドレスが4の位置とし、
前記記憶手段の4個のカラムのうちの4番目のカラムの書き始めの位置を、アドレスが7の位置とする
請求項8に記載のデータ処理装置。 - 前記LDPC符号は、DVB-S.2の規格に規定された、11個の符号化率それぞれの、符号長Nが64800ビットのLDPC符号であり、
前記mビットが4ビットであり、かつ、前記整数bが2であり、
前記LDPC符号の4ビットの符号ビットが、所定の変調方式で定める16個の信号点のうちのいずれかにマッピングされ、
前記記憶手段が、ロウ方向に4×2ビットを記憶する8個のカラムを有し、カラム方向に64800/(4×2)ビットを記憶する
場合において、
前記並び替え手段は、
前記記憶手段のカラム方向の先頭の位置のアドレスを0として、前記記憶手段のカラム方向の各位置のアドレスを、昇順の整数で表すとき、
前記記憶手段の8個のカラムのうちの1番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記記憶手段の8個のカラムのうちの2番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記記憶手段の8個のカラムのうちの3番目のカラムの書き始めの位置を、アドレスが2の位置とし、
前記記憶手段の8個のカラムのうちの4番目のカラムの書き始めの位置を、アドレスが4の位置とし、
前記記憶手段の8個のカラムのうちの5番目のカラムの書き始めの位置を、アドレスが4の位置とし、
前記記憶手段の8個のカラムのうちの6番目のカラムの書き始めの位置を、アドレスが5の位置とし、
前記記憶手段の8個のカラムのうちの7番目のカラムの書き始めの位置を、アドレスが7の位置とし、
前記記憶手段の8個のカラムのうちの8番目のカラムの書き始めの位置を、アドレスが7の位置とする
請求項8に記載のデータ処理装置。 - 前記LDPC符号は、DVB-S.2の規格に規定された、11個の符号化率それぞれの、符号長Nが64800ビットのLDPC符号であり、
前記mビットが6ビットであり、かつ、前記整数bが2であり、
前記LDPC符号の6ビットの符号ビットが、所定の変調方式で定める64個の信号点のうちのいずれかにマッピングされ、
前記記憶手段が、ロウ方向に6×2ビットを記憶する12個のカラムを有し、カラム方向に64800/(6×2)ビットを記憶する
場合において、
前記並び替え手段は、
前記記憶手段のカラム方向の先頭の位置のアドレスを0として、前記記憶手段のカラム方向の各位置のアドレスを、昇順の整数で表すとき、
前記記憶手段の12個のカラムのうちの1番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記記憶手段の12個のカラムのうちの2番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記記憶手段の12個のカラムのうちの3番目のカラムの書き始めの位置を、アドレスが2の位置とし、
前記記憶手段の12個のカラムのうちの4番目のカラムの書き始めの位置を、アドレスが2の位置とし、
前記記憶手段の12個のカラムのうちの5番目のカラムの書き始めの位置を、アドレスが3の位置とし、
前記記憶手段の12個のカラムのうちの6番目のカラムの書き始めの位置を、アドレスが4の位置とし、
前記記憶手段の12個のカラムのうちの7番目のカラムの書き始めの位置を、アドレスが4の位置とし、
前記記憶手段の12個のカラムのうちの8番目のカラムの書き始めの位置を、アドレスが5の位置とし、
前記記憶手段の12個のカラムのうちの9番目のカラムの書き始めの位置を、アドレスが5の位置とし、
前記記憶手段の12個のカラムのうちの10番目のカラムの書き始めの位置を、アドレスが7の位置とし、
前記記憶手段の12個のカラムのうちの11番目のカラムの書き始めの位置を、アドレスが8の位置とし、
前記記憶手段の12個のカラムのうちの12番目のカラムの書き始めの位置を、アドレスが9の位置とする
請求項8に記載のデータ処理装置。 - 前記LDPC符号は、DVB-S.2の規格に規定された、11個の符号化率それぞれの、符号長Nが64800ビットのLDPC符号であり、
前記mビットが8ビットであり、かつ、前記整数bが2であり、
前記LDPC符号の8ビットの符号ビットが、所定の変調方式で定める256個の信号点のうちのいずれかにマッピングされ、
前記記憶手段が、ロウ方向に8×2ビットを記憶する16個のカラムを有し、カラム方向に64800/(8×2)ビットを記憶する
場合において、
前記並び替え手段は、
前記記憶手段のカラム方向の先頭の位置のアドレスを0として、前記記憶手段のカラム方向の各位置のアドレスを、昇順の整数で表すとき、
前記記憶手段の16個のカラムのうちの1番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記記憶手段の16個のカラムのうちの2番目のカラムの書き始めの位置を、アドレスが2の位置とし、
前記記憶手段の16個のカラムのうちの3番目のカラムの書き始めの位置を、アドレスが2の位置とし、
前記記憶手段の16個のカラムのうちの4番目のカラムの書き始めの位置を、アドレスが2の位置とし、
前記記憶手段の16個のカラムのうちの5番目のカラムの書き始めの位置を、アドレスが2の位置とし、
前記記憶手段の16個のカラムのうちの6番目のカラムの書き始めの位置を、アドレスが3の位置とし、
前記記憶手段の16個のカラムのうちの7番目のカラムの書き始めの位置を、アドレスが7の位置とし、
前記記憶手段の16個のカラムのうちの8番目のカラムの書き始めの位置を、アドレスが15の位置とし、
前記記憶手段の16個のカラムのうちの9番目のカラムの書き始めの位置を、アドレスが16の位置とし、
前記記憶手段の16個のカラムのうちの10番目のカラムの書き始めの位置を、アドレスが20の位置とし、
前記記憶手段の16個のカラムのうちの11番目のカラムの書き始めの位置を、アドレスが22の位置とし、
前記記憶手段の16個のカラムのうちの12番目のカラムの書き始めの位置を、アドレスが22の位置とし、
前記記憶手段の16個のカラムのうちの13番目のカラムの書き始めの位置を、アドレスが27の位置とし、
前記記憶手段の16個のカラムのうちの14番目のカラムの書き始めの位置を、アドレスが27の位置とし、
前記記憶手段の16個のカラムのうちの15番目のカラムの書き始めの位置を、アドレスが28の位置とし、
前記記憶手段の16個のカラムのうちの16番目のカラムの書き始めの位置を、アドレスが32の位置とする
請求項8に記載のデータ処理装置。 - 前記LDPC符号は、DVB-S.2の規格に規定された、11個の符号化率それぞれの、符号長Nが64800ビットのLDPC符号であり、
前記mビットが10ビットであり、かつ、前記整数bが2であり、
前記LDPC符号の10ビットの符号ビットが、所定の変調方式で定める1024個の信号点のうちのいずれかにマッピングされ、
前記記憶手段が、ロウ方向に10×2ビットを記憶する20個のカラムを有し、カラム方向に64800/(10×2)ビットを記憶する
場合において、
前記並び替え手段は、
前記記憶手段のカラム方向の先頭の位置のアドレスを0として、前記記憶手段のカラム方向の各位置のアドレスを、昇順の整数で表すとき、
前記記憶手段の20個のカラムのうちの1番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記記憶手段の20個のカラムのうちの2番目のカラムの書き始めの位置を、アドレスが1の位置とし、
前記記憶手段の20個のカラムのうちの3番目のカラムの書き始めの位置を、アドレスが3の位置とし、
前記記憶手段の20個のカラムのうちの4番目のカラムの書き始めの位置を、アドレスが4の位置とし、
前記記憶手段の20個のカラムのうちの5番目のカラムの書き始めの位置を、アドレスが5の位置とし、
前記記憶手段の20個のカラムのうちの6番目のカラムの書き始めの位置を、アドレスが6の位置とし、
前記記憶手段の20個のカラムのうちの7番目のカラムの書き始めの位置を、アドレスが6の位置とし、
前記記憶手段の20個のカラムのうちの8番目のカラムの書き始めの位置を、アドレスが9の位置とし、
前記記憶手段の20個のカラムのうちの9番目のカラムの書き始めの位置を、アドレスが13の位置とし、
前記記憶手段の20個のカラムのうちの10番目のカラムの書き始めの位置を、アドレスが14の位置とし、
前記記憶手段の20個のカラムのうちの11番目のカラムの書き始めの位置を、アドレスが14の位置とし、
前記記憶手段の20個のカラムのうちの12番目のカラムの書き始めの位置を、アドレスが16の位置とし、
前記記憶手段の20個のカラムのうちの13番目のカラムの書き始めの位置を、アドレスが21の位置とし、
前記記憶手段の20個のカラムのうちの14番目のカラムの書き始めの位置を、アドレスが21の位置とし、
前記記憶手段の20個のカラムのうちの15番目のカラムの書き始めの位置を、アドレスが23の位置とし、
前記記憶手段の20個のカラムのうちの16番目のカラムの書き始めの位置を、アドレスが25の位置とし、
前記記憶手段の20個のカラムのうちの17番目のカラムの書き始めの位置を、アドレスが25の位置とし、
前記記憶手段の20個のカラムのうちの18番目のカラムの書き始めの位置を、アドレスが26の位置とし、
前記記憶手段の20個のカラムのうちの19番目のカラムの書き始めの位置を、アドレスが28の位置とし、
前記記憶手段の20個のカラムのうちの20番目のカラムの書き始めの位置を、アドレスが30の位置とする
請求項8に記載のデータ処理装置。 - 前記LDPC符号は、DVB-S.2の規格に規定された、11個の符号化率それぞれの、符号長Nが64800ビットのLDPC符号であり、
前記mビットが12ビットであり、かつ、前記整数bが1であり、
前記LDPC符号の12ビットの符号ビットが、所定の変調方式で定める4096個の信号点のうちのいずれかにマッピングされ、
前記記憶手段が、ロウ方向に12×1ビットを記憶する12個のカラムを有し、カラム方向に64800/(12×1)ビットを記憶する
場合において、
前記並び替え手段は、
前記記憶手段のカラム方向の先頭の位置のアドレスを0として、前記記憶手段のカラム方向の各位置のアドレスを、昇順の整数で表すとき、
前記記憶手段の12個のカラムのうちの1番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記記憶手段の12個のカラムのうちの2番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記記憶手段の12個のカラムのうちの3番目のカラムの書き始めの位置を、アドレスが2の位置とし、
前記記憶手段の12個のカラムのうちの4番目のカラムの書き始めの位置を、アドレスが2の位置とし、
前記記憶手段の12個のカラムのうちの5番目のカラムの書き始めの位置を、アドレスが3の位置とし、
前記記憶手段の12個のカラムのうちの6番目のカラムの書き始めの位置を、アドレスが4の位置とし、
前記記憶手段の12個のカラムのうちの7番目のカラムの書き始めの位置を、アドレスが4の位置とし、
前記記憶手段の12個のカラムのうちの8番目のカラムの書き始めの位置を、アドレスが5の位置とし、
前記記憶手段の12個のカラムのうちの9番目のカラムの書き始めの位置を、アドレスが5の位置とし、
前記記憶手段の12個のカラムのうちの10番目のカラムの書き始めの位置を、アドレスが7の位置とし、
前記記憶手段の12個のカラムのうちの11番目のカラムの書き始めの位置を、アドレスが8の位置とし、
前記記憶手段の12個のカラムのうちの12番目のカラムの書き始めの位置を、アドレスが9の位置とする
請求項8に記載のデータ処理装置。 - 前記LDPC符号は、DVB-S.2の規格に規定された、10個の符号化率それぞれの、符号長Nが16200ビットのLDPC符号であり、
前記mビットが2ビットであり、かつ、前記整数bが1であり、
前記LDPC符号の2ビットの符号ビットが、所定の変調方式で定める4個の信号点のうちのいずれかにマッピングされ、
前記記憶手段が、ロウ方向に2×1ビットを記憶する2個のカラムを有し、カラム方向に16200/(2×1)ビットを記憶する
場合において、
前記並び替え手段は、
前記記憶手段のカラム方向の先頭の位置のアドレスを0として、前記記憶手段のカラム方向の各位置のアドレスを、昇順の整数で表すとき、
前記記憶手段の2個のカラムのうちの1番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記記憶手段の2個のカラムのうちの2番目のカラムの書き始めの位置を、アドレスが0の位置とする
請求項8に記載のデータ処理装置。 - 前記LDPC符号は、DVB-S.2の規格に規定された、10個の符号化率それぞれの、符号長Nが16200ビットのLDPC符号であり、
前記mビットが2ビットであり、かつ、前記整数bが2であり、
前記LDPC符号の2ビットの符号ビットが、所定の変調方式で定める4個の信号点のうちのいずれかにマッピングされ、
前記記憶手段が、ロウ方向に2×2ビットを記憶する4個のカラムを有し、カラム方向に16200/(2×2)ビットを記憶する
場合において、
前記並び替え手段は、
前記記憶手段のカラム方向の先頭の位置のアドレスを0として、前記記憶手段のカラム方向の各位置のアドレスを、昇順の整数で表すとき、
前記記憶手段の4個のカラムのうちの1番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記記憶手段の4個のカラムのうちの2番目のカラムの書き始めの位置を、アドレスが2の位置とし、
前記記憶手段の4個のカラムのうちの3番目のカラムの書き始めの位置を、アドレスが3の位置とし、
前記記憶手段の4個のカラムのうちの4番目のカラムの書き始めの位置を、アドレスが3の位置とする
請求項8に記載のデータ処理装置。 - 前記LDPC符号は、DVB-S.2の規格に規定された、10個の符号化率それぞれの、符号長Nが16200ビットのLDPC符号であり、
前記mビットが4ビットであり、かつ、前記整数bが2であり、
前記LDPC符号の4ビットの符号ビットが、所定の変調方式で定める16個の信号点のうちのいずれかにマッピングされ、
前記記憶手段が、ロウ方向に4×2ビットを記憶する8個のカラムを有し、カラム方向に16200/(4×2)ビットを記憶する
場合において、
前記並び替え手段は、
前記記憶手段のカラム方向の先頭の位置のアドレスを0として、前記記憶手段のカラム方向の各位置のアドレスを、昇順の整数で表すとき、
前記記憶手段の8個のカラムのうちの1番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記記憶手段の8個のカラムのうちの2番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記記憶手段の8個のカラムのうちの3番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記記憶手段の8個のカラムのうちの4番目のカラムの書き始めの位置を、アドレスが1の位置とし、
前記記憶手段の8個のカラムのうちの5番目のカラムの書き始めの位置を、アドレスが7の位置とし、
前記記憶手段の8個のカラムのうちの6番目のカラムの書き始めの位置を、アドレスが20の位置とし、
前記記憶手段の8個のカラムのうちの7番目のカラムの書き始めの位置を、アドレスが20の位置とし、
前記記憶手段の8個のカラムのうちの8番目のカラムの書き始めの位置を、アドレスが21の位置とする
請求項8に記載のデータ処理装置。 - 前記LDPC符号は、DVB-S.2の規格に規定された、10個の符号化率それぞれの、符号長Nが16200ビットのLDPC符号であり、
前記mビットが6ビットであり、かつ、前記整数bが2であり、
前記LDPC符号の6ビットの符号ビットが、所定の変調方式で定める64個の信号点のうちのいずれかにマッピングされ、
前記記憶手段が、ロウ方向に6×2ビットを記憶する12個のカラムを有し、カラム方向に16200/(6×2)ビットを記憶する
場合において、
前記並び替え手段は、
前記記憶手段のカラム方向の先頭の位置のアドレスを0として、前記記憶手段のカラム方向の各位置のアドレスを、昇順の整数で表すとき、
前記記憶手段の12個のカラムのうちの1番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記記憶手段の12個のカラムのうちの2番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記記憶手段の12個のカラムのうちの3番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記記憶手段の12個のカラムのうちの4番目のカラムの書き始めの位置を、アドレスが2の位置とし、
前記記憶手段の12個のカラムのうちの5番目のカラムの書き始めの位置を、アドレスが2の位置とし、
前記記憶手段の12個のカラムのうちの6番目のカラムの書き始めの位置を、アドレスが2の位置とし、
前記記憶手段の12個のカラムのうちの7番目のカラムの書き始めの位置を、アドレスが3の位置とし、
前記記憶手段の12個のカラムのうちの8番目のカラムの書き始めの位置を、アドレスが3の位置とし、
前記記憶手段の12個のカラムのうちの9番目のカラムの書き始めの位置を、アドレスが3の位置とし、
前記記憶手段の12個のカラムのうちの10番目のカラムの書き始めの位置を、アドレスが6の位置とし、
前記記憶手段の12個のカラムのうちの11番目のカラムの書き始めの位置を、アドレスが7の位置とし、
前記記憶手段の12個のカラムのうちの12番目のカラムの書き始めの位置を、アドレスが7の位置とする
請求項8に記載のデータ処理装置。 - 前記LDPC符号は、DVB-S.2の規格に規定された、10個の符号化率それぞれの、符号長Nが16200ビットのLDPC符号であり、
前記mビットが8ビットであり、かつ、前記整数bが1であり、
前記LDPC符号の8ビットの符号ビットが、所定の変調方式で定める256個の信号点のうちのいずれかにマッピングされ、
前記記憶手段が、ロウ方向に8×1ビットを記憶する8個のカラムを有し、カラム方向に16200/(8×1)ビットを記憶する
場合において、
前記並び替え手段は、
前記記憶手段のカラム方向の先頭の位置のアドレスを0として、前記記憶手段のカラム方向の各位置のアドレスを、昇順の整数で表すとき、
前記記憶手段の8個のカラムのうちの1番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記記憶手段の8個のカラムのうちの2番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記記憶手段の8個のカラムのうちの3番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記記憶手段の8個のカラムのうちの4番目のカラムの書き始めの位置を、アドレスが1の位置とし、
前記記憶手段の8個のカラムのうちの5番目のカラムの書き始めの位置を、アドレスが7の位置とし、
前記記憶手段の8個のカラムのうちの6番目のカラムの書き始めの位置を、アドレスが20の位置とし、
前記記憶手段の8個のカラムのうちの7番目のカラムの書き始めの位置を、アドレスが20の位置とし、
前記記憶手段の8個のカラムのうちの8番目のカラムの書き始めの位置を、アドレスが21の位置とする
請求項8に記載のデータ処理装置。 - 前記LDPC符号は、DVB-S.2の規格に規定された、10個の符号化率それぞれの、符号長Nが16200ビットのLDPC符号であり、
前記mビットが10ビットであり、かつ、前記整数bが2であり、
前記LDPC符号の10ビットの符号ビットが、所定の変調方式で定める1024個の信号点のうちのいずれかにマッピングされ、
前記記憶手段が、ロウ方向に10×2ビットを記憶する20個のカラムを有し、カラム方向に16200/(10×2)ビットを記憶する
場合において、
前記並び替え手段は、
前記記憶手段のカラム方向の先頭の位置のアドレスを0として、前記記憶手段のカラム方向の各位置のアドレスを、昇順の整数で表すとき、
前記記憶手段の20個のカラムのうちの1番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記記憶手段の20個のカラムのうちの2番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記記憶手段の20個のカラムのうちの3番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記記憶手段の20個のカラムのうちの4番目のカラムの書き始めの位置を、アドレスが2の位置とし、
前記記憶手段の20個のカラムのうちの5番目のカラムの書き始めの位置を、アドレスが2の位置とし、
前記記憶手段の20個のカラムのうちの6番目のカラムの書き始めの位置を、アドレスが2の位置とし、
前記記憶手段の20個のカラムのうちの7番目のカラムの書き始めの位置を、アドレスが2の位置とし、
前記記憶手段の20個のカラムのうちの8番目のカラムの書き始めの位置を、アドレスが2の位置とし、
前記記憶手段の20個のカラムのうちの9番目のカラムの書き始めの位置を、アドレスが5の位置とし、
前記記憶手段の20個のカラムのうちの10番目のカラムの書き始めの位置を、アドレスが5の位置とし、
前記記憶手段の20個のカラムのうちの11番目のカラムの書き始めの位置を、アドレスが5の位置とし、
前記記憶手段の20個のカラムのうちの12番目のカラムの書き始めの位置を、アドレスが5の位置とし、
前記記憶手段の20個のカラムのうちの13番目のカラムの書き始めの位置を、アドレスが5の位置とし、
前記記憶手段の20個のカラムのうちの14番目のカラムの書き始めの位置を、アドレスが7の位置とし、
前記記憶手段の20個のカラムのうちの15番目のカラムの書き始めの位置を、アドレスが7の位置とし、
前記記憶手段の20個のカラムのうちの16番目のカラムの書き始めの位置を、アドレスが7の位置とし、
前記記憶手段の20個のカラムのうちの17番目のカラムの書き始めの位置を、アドレスが7の位置とし、
前記記憶手段の20個のカラムのうちの18番目のカラムの書き始めの位置を、アドレスが8の位置とし、
前記記憶手段の20個のカラムのうちの19番目のカラムの書き始めの位置を、アドレスが8の位置とし、
前記記憶手段の20個のカラムのうちの20番目のカラムの書き始めの位置を、アドレスが10の位置とする
請求項8に記載のデータ処理装置。 - 前記LDPC符号は、DVB-S.2の規格に規定された、10個の符号化率それぞれの、符号長Nが16200ビットのLDPC符号であり、
前記mビットが12ビットであり、かつ、前記整数bが2であり、
前記LDPC符号の12ビットの符号ビットが、所定の変調方式で定める4096個の信号点のうちのいずれかにマッピングされ、
前記記憶手段が、ロウ方向に12×2ビットを記憶する24個のカラムを有し、カラム方向に16200/(12×2)ビットを記憶する
場合において、
前記並び替え手段は、
前記記憶手段のカラム方向の先頭の位置のアドレスを0として、前記記憶手段のカラム方向の各位置のアドレスを、昇順の整数で表すとき、
前記記憶手段の24個のカラムのうちの1番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記記憶手段の24個のカラムのうちの2番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記記憶手段の24個のカラムのうちの3番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記記憶手段の24個のカラムのうちの4番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記記憶手段の24個のカラムのうちの5番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記記憶手段の24個のカラムのうちの6番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記記憶手段の24個のカラムのうちの7番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記記憶手段の24個のカラムのうちの8番目のカラムの書き始めの位置を、アドレスが1の位置とし、
前記記憶手段の24個のカラムのうちの9番目のカラムの書き始めの位置を、アドレスが1の位置とし、
前記記憶手段の24個のカラムのうちの10番目のカラムの書き始めの位置を、アドレスが1の位置とし、
前記記憶手段の24個のカラムのうちの11番目のカラムの書き始めの位置を、アドレスが2の位置とし、
前記記憶手段の24個のカラムのうちの12番目のカラムの書き始めの位置を、アドレスが2の位置とし、
前記記憶手段の24個のカラムのうちの13番目のカラムの書き始めの位置を、アドレスが2の位置とし、
前記記憶手段の24個のカラムのうちの14番目のカラムの書き始めの位置を、アドレスが3の位置とし、
前記記憶手段の24個のカラムのうちの15番目のカラムの書き始めの位置を、アドレスが7の位置とし、
前記記憶手段の24個のカラムのうちの16番目のカラムの書き始めの位置を、アドレスが9の位置とし、
前記記憶手段の24個のカラムのうちの17番目のカラムの書き始めの位置を、アドレスが9の位置とし、
前記記憶手段の24個のカラムのうちの18番目のカラムの書き始めの位置を、アドレスが9の位置とし、
前記記憶手段の24個のカラムのうちの19番目のカラムの書き始めの位置を、アドレスが10の位置とし、
前記記憶手段の24個のカラムのうちの20番目のカラムの書き始めの位置を、アドレスが10の位置とし、
前記記憶手段の24個のカラムのうちの21番目のカラムの書き始めの位置を、アドレスが10の位置とし、
前記記憶手段の24個のカラムのうちの22番目のカラムの書き始めの位置を、アドレスが10の位置とし、
前記記憶手段の24個のカラムのうちの23番目のカラムの書き始めの位置を、アドレスが10の位置とし、
前記記憶手段の24個のカラムのうちの24番目のカラムの書き始めの位置を、アドレスが11の位置とする
請求項8に記載のデータ処理装置。 - 前記LDPC符号は、QPSK(Quadrature Phase Shift Keying),16QAM(Quadrature Amplitude Modulation),64QAM,256QAM,1024QAM、又は4096QAMの変調がされて送信される
請求項5に記載のデータ処理装置。 - 前記LDPC符号は、QC(Quasi-Cyclic)-LDPC符号であり、
前記並び替え手段は、
ロウ方向とカラム方向にLDPC符号の符号ビットを記憶する記憶手段の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットがシンボルとされる場合において、
前記記憶手段の前記カラム方向に、前記LDPC符号の符号ビットが書き込まれるときの書き始めの位置を、前記記憶手段のカラムごとに変更するカラムツイストインターリーブを、前記並び替え処理として行う
請求項1に記載のデータ処理装置。 - 前記パリティインターリーブ手段と、前記並び替え手段とが、一体的に構成される
請求項7に記載のデータ処理装置。 - データをインターリーブするデータ処理装置のデータ処理方法において、
LDPC(Low Density Parity Check)符号が、そのLDPC符号の2ビット以上の符号ビットを1個のシンボルとして送信される場合において、
前記データ処理装置が、前記LDPC符号の検査行列の任意の1行にある1に対応する複数の符号ビットが、同一のシンボルに含まれないように、前記LDPC符号の符号ビットを並び替える並び替え処理を行う
ステップを含むデータ処理方法。 - インターリーブがされ、2ビット以上の符号ビットが1個のシンボルにされて送信されてくるLDPC(Low Density Parity Check)符号を受信するデータ処理装置において、
検査行列の任意の1行にある1に対応するLDPC符号の複数の符号ビットが、同一のシンボルに含まれないように、前記LDPC符号の符号ビットを並び替える並び替え処理を行う
ことにより得られるLDPC符号を対象として、前記並び替え処理に対応する逆の並び替えである逆並び替え処理を行う逆並び替え手段と、
前記逆並び替え処理が行われた前記LDPC符号のLDPC復号を行うLDPC復号手段と
を備えるデータ処理装置。 - 前記逆並び替え手段は、
LDPC符号のパリティビットに対応する部分であるパリティ行列が階段構造になっている検査行列に従ったLDPC符号化を行うことにより得られるLDPC符号のパリティビットを、他のパリティビットの位置にインターリーブするパリティインターリーブを行い、
前記検査行列の任意の1行にある1に対応する前記LDPC符号の複数の符号ビットが、同一のシンボルに含まれないように、前記LDPC符号の符号ビットを並び替える並び替え処理を行う
ことにより得られるLDPC符号を対象として、逆並び替え処理を行い、
前記LDPC復号手段は、前記逆並び替え処理が行われ、かつ、前記パリティインターリーブに対応するデインターリーブであるパリティデインターリーブが行われていない前記LDPC符号のLDPC復号を、前記検査行列に対して、前記パリティインターリーブに相当する列置換を少なくとも行って得られる変換検査行列を用いて行う
請求項27に記載のデータ処理装置。 - インターリーブがされ、2ビット以上の符号ビットが1個のシンボルにされて送信されてくるLDPC(Low Density Parity Check)符号を受信するデータ処理装置のデータ処理方法において、
前記データ処理装置が、
検査行列の任意の1行にある1に対応するLDPC符号の複数の符号ビットが、同一のシンボルに含まれないように、前記LDPC符号の符号ビットを並び替える並び替え処理を行う
ことにより得られるLDPC符号を対象として、前記並び替え処理に対応する逆の並び替えである逆並び替え処理を行い、
前記逆並び替え処理が行われた前記LDPC符号のLDPC復号を行う
ステップを含むデータ処理方法。 - データをインターリーブするデータ処理装置のデータ処理方法において、
LDPC(Low Density Parity Check)符号の検査行列のうちの、前記LDPC符号の情報ビットに対応する部分である情報行列が巡回構造になっているLDPC符号が、そのLDPC符号の2ビット以上の符号ビットを1個のシンボルとして送信され、
ロウ方向とカラム方向に前記LDPC符号の符号ビットを記憶する記憶手段の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットがシンボルとされる場合において、
前記データ処理装置が、
前記記憶手段の前記カラム方向に、前記LDPC符号の符号ビットが書き込まれるときの書き始めの位置を、前記記憶手段のカラムごとに変更するカラムツイストインターリーブを、前記LDPC符号の符号ビットを並び替える並び替え処理として行う
ステップを含むデータ処理方法。 - インターリーブがされ、2ビット以上の符号ビットが1個のシンボルにされて送信されてくるLDPC(Low Density Parity Check)符号を受信するデータ処理装置において、
前記LDPC符号は、前記LDPC符号の検査行列のうちの、前記LDPC符号の情報ビットに対応する部分である情報行列が巡回構造になっているLDPC符号であり、
ロウ方向とカラム方向に前記LDPC符号の符号ビットを記憶する記憶手段の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットがシンボルとされる場合において、
前記記憶手段の前記カラム方向に、前記LDPC符号の符号ビットが書き込まれるときの書き始めの位置を、前記記憶手段のカラムごとに変更するカラムツイストインターリーブを、前記LDPC符号の符号ビットを並び替える並び替え処理として行う
ことにより得られるLDPC符号を対象として、前記並び替え処理に対応する逆の並び替えである逆並び替え処理を行う逆並び替え手段と、
前記逆並び替え処理が行われた前記LDPC符号のLDPC復号を行うLDPC復号手段と
を備えるデータ処理装置。 - 前記逆並び替え手段は、
LDPC符号のパリティビットに対応する部分であるパリティ行列が階段構造になっている検査行列に従ったLDPC符号化を行うことにより得られるLDPC符号のパリティビットを、他のパリティビットの位置にインターリーブするパリティインターリーブを行い、
前記並び替え処理を行う
ことにより得られるLDPC符号を対象として、逆並び替え処理を行い、
前記LDPC復号手段は、前記逆並び替え処理が行われ、かつ、前記パリティインターリーブに対応するデインターリーブであるパリティデインターリーブが行われていない前記LDPC符号のLDPC復号を、前記検査行列に対して、前記パリティインターリーブに相当する列置換を少なくとも行って得られる変換検査行列を用いて行う
請求項31に記載のデータ処理装置。 - インターリーブがされ、2ビット以上の符号ビットが1個のシンボルにされて送信されてくるLDPC(Low Density Parity Check)符号を受信するデータ処理装置のデータ処理方法において、
前記LDPC符号は、前記LDPC符号の検査行列のうちの、前記LDPC符号の情報ビットに対応する部分である情報行列が巡回構造になっているLDPC符号であり、
ロウ方向とカラム方向に前記LDPC符号の符号ビットを記憶する記憶手段の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットがシンボルとされる場合において、
前記記憶手段の前記カラム方向に、前記LDPC符号の符号ビットが書き込まれるときの書き始めの位置を、前記記憶手段のカラムごとに変更するカラムツイストインターリーブを、前記LDPC符号の符号ビットを並び替える並び替え処理として行う
ことにより得られるLDPC符号を対象として、
前記データ処理装置が、
前記並び替え処理に対応する逆の並び替えである逆並び替え処理を行い、
前記逆並び替え処理が行われた前記LDPC符号のLDPC復号を行う
ステップを含むデータ処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009543805A JP5359882B2 (ja) | 2007-11-26 | 2008-11-26 | データ処理装置、及びデータ処理方法 |
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007304690 | 2007-11-26 | ||
JP2007304690 | 2007-11-26 | ||
JP2008070467 | 2008-03-18 | ||
JP2008070467 | 2008-03-18 | ||
JP2009543805A JP5359882B2 (ja) | 2007-11-26 | 2008-11-26 | データ処理装置、及びデータ処理方法 |
PCT/JP2008/071385 WO2009069618A1 (ja) | 2007-11-26 | 2008-11-26 | データ処理装置、及びデータ処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009069618A1 JPWO2009069618A1 (ja) | 2011-04-14 |
JP5359882B2 true JP5359882B2 (ja) | 2013-12-04 |
Family
ID=40678513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009543805A Expired - Fee Related JP5359882B2 (ja) | 2007-11-26 | 2008-11-26 | データ処理装置、及びデータ処理方法 |
Country Status (18)
Country | Link |
---|---|
US (1) | US8516335B2 (ja) |
EP (4) | EP2237427A3 (ja) |
JP (1) | JP5359882B2 (ja) |
KR (1) | KR101474049B1 (ja) |
CN (1) | CN101874350B (ja) |
AU (1) | AU2008330661B9 (ja) |
BR (1) | BRPI0819645A2 (ja) |
CO (1) | CO6300822A2 (ja) |
DK (2) | DK2237431T3 (ja) |
EA (1) | EA024941B1 (ja) |
ES (1) | ES2634907T3 (ja) |
HU (1) | HUE032945T2 (ja) |
MY (1) | MY157352A (ja) |
NZ (1) | NZ585420A (ja) |
PL (1) | PL2237432T3 (ja) |
PT (1) | PT2237432T (ja) |
TW (2) | TWI427937B (ja) |
WO (1) | WO2009069618A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012165265A (ja) * | 2011-02-08 | 2012-08-30 | Sony Corp | データ処理装置、及び、データ処理方法 |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ES2407505T3 (es) | 2007-10-30 | 2013-06-12 | Sony Corporation | Aparato y método de procesamiento de datos |
TWI497920B (zh) * | 2007-11-26 | 2015-08-21 | Sony Corp | Data processing device and data processing method |
EP2323326A2 (en) | 2009-11-06 | 2011-05-18 | Electronics and Telecommunications Research Institute | Terminal transmission apparatus for providing multimedia service via satellite communication link and method for providing multimedia service using the same |
KR101200493B1 (ko) | 2009-11-06 | 2012-11-12 | 한국전자통신연구원 | 위성링크를 통한 다중 멀티미디어 서비스 단말 전송 장치 및 다중 멀티미디어 서비스 제공 방법 |
WO2012026787A2 (en) * | 2010-08-26 | 2012-03-01 | Samsung Electronics Co., Ltd. | Apparatus and method for transmitting and receiving data in a communication or broadcasting system using linear block code |
JP5601182B2 (ja) | 2010-12-07 | 2014-10-08 | ソニー株式会社 | データ処理装置、及びデータ処理方法 |
JP5630278B2 (ja) * | 2010-12-28 | 2014-11-26 | ソニー株式会社 | データ処理装置、及びデータ処理方法 |
JP5630283B2 (ja) * | 2011-01-19 | 2014-11-26 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
JP5637393B2 (ja) * | 2011-04-28 | 2014-12-10 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
EP2525496A1 (en) | 2011-05-18 | 2012-11-21 | Panasonic Corporation | Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes |
EP2525498A1 (en) | 2011-05-18 | 2012-11-21 | Panasonic Corporation | Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes |
EP2525497A1 (en) | 2011-05-18 | 2012-11-21 | Panasonic Corporation | Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes |
EP2525495A1 (en) * | 2011-05-18 | 2012-11-21 | Panasonic Corporation | Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes |
EP2552043A1 (en) | 2011-07-25 | 2013-01-30 | Panasonic Corporation | Spatial multiplexing for bit-interleaved coding and modulation with quasi-cyclic LDPC codes |
EP2560311A1 (en) | 2011-08-17 | 2013-02-20 | Panasonic Corporation | Cyclic-block permutations for spatial multiplexing with quasi-cyclic LDPC codes |
US9230596B2 (en) * | 2012-03-22 | 2016-01-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Systems and methods for variable rate coding in a data processing system |
KR102051298B1 (ko) * | 2012-07-27 | 2019-12-03 | 선 페이턴트 트러스트 | 송신방법, 수신방법, 송신기 및 수신기 |
EP2690790A1 (en) * | 2012-07-27 | 2014-01-29 | Panasonic Corporation | Bit interleaving for rotated constellations with quasi-cyclic LDPC codes |
JP2014045436A (ja) * | 2012-08-28 | 2014-03-13 | Jvc Kenwood Corp | 送信装置、受信装置、送信方法、受信方法 |
WO2014123016A1 (ja) * | 2013-02-08 | 2014-08-14 | ソニー株式会社 | データ処理装置、及びデータ処理方法 |
US20160043737A1 (en) * | 2013-02-08 | 2016-02-11 | Sony Corporation | Data processing device and data processing method |
EP2955855A4 (en) * | 2013-02-08 | 2016-08-17 | Sony Corp | DATA PROCESSING DEVICE AND DATA PROCESSING METHOD |
US20150046766A1 (en) * | 2013-02-08 | 2015-02-12 | Sony Corporation | Data processing apparatus and data processing method |
WO2014123015A1 (ja) * | 2013-02-08 | 2014-08-14 | ソニー株式会社 | データ処理装置、及びデータ処理方法 |
US9450704B2 (en) * | 2013-04-08 | 2016-09-20 | Samsung Electronics Co., Ltd. | Transmitting apparatus, interleaving method thereof, receiving apparatus, and deinterleaving method thereof |
KR102104937B1 (ko) | 2013-06-14 | 2020-04-27 | 삼성전자주식회사 | Ldpc 부호의 부호화 장치, 그의 부호화 방법, 복호화 장치 및 그의 복호화 방법 |
WO2015016673A1 (en) | 2013-08-01 | 2015-02-05 | Lg Electronics Inc. | Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals |
MX2016003553A (es) * | 2013-09-26 | 2016-07-21 | Sony Corp | Dispositivo de procesamiento de datos y metodo de procesamiento de datos. |
KR20160064086A (ko) * | 2013-09-26 | 2016-06-07 | 소니 주식회사 | 데이터 처리 장치 및 데이터 처리 방법 |
JP2015156530A (ja) | 2014-02-19 | 2015-08-27 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
KR101908349B1 (ko) * | 2014-02-20 | 2018-10-16 | 상하이 내셔널 엔지니어링 리서치 센터 오브 디지털 텔레비전 컴퍼니, 리미티드 | Ldpc 코드워드 인터리빙 매핑 방법 및 디인터리빙 디매핑 방법 |
JP6428649B2 (ja) * | 2014-05-21 | 2018-11-28 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
US20160204804A1 (en) * | 2015-01-13 | 2016-07-14 | Sony Corporation | Data processing apparatus and method |
KR102287627B1 (ko) * | 2015-02-16 | 2021-08-10 | 한국전자통신연구원 | 길이가 64800이며, 부호율이 4/15인 ldpc 부호어 및 4096-심볼 맵핑을 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 |
US9847794B2 (en) | 2015-05-19 | 2017-12-19 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
US10110256B2 (en) | 2016-09-16 | 2018-10-23 | Micron Technology, Inc. | Apparatuses and methods for staircase code encoding and decoding for storage devices |
JP6903979B2 (ja) * | 2017-02-20 | 2021-07-14 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
JP6897205B2 (ja) * | 2017-02-20 | 2021-06-30 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
JP6895053B2 (ja) * | 2017-02-20 | 2021-06-30 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
JP7135344B2 (ja) * | 2018-01-18 | 2022-09-13 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
JP7077628B2 (ja) * | 2018-01-18 | 2022-05-31 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
JP7077629B2 (ja) * | 2018-01-18 | 2022-05-31 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007036776A (ja) * | 2005-07-28 | 2007-02-08 | Sony Corp | 復号装置および復号方法 |
JP2007096658A (ja) * | 2005-09-28 | 2007-04-12 | Matsushita Electric Ind Co Ltd | 無線送信装置および無線受信装置 |
JP2008529448A (ja) * | 2005-02-03 | 2008-07-31 | エージェンシー フォー サイエンス,テクノロジー アンド リサーチ | データの送信方法、データの受信方法、送信機、受信機、並びにコンピュータプログラム製品 |
JP4317196B2 (ja) * | 2005-03-11 | 2009-08-19 | 三星電子株式会社 | 低密度のパリティ検査符号を用いる通信システムにおける送信装置、受信装置、信号送信方法および信号受信方法 |
JP4808722B2 (ja) * | 2005-09-06 | 2011-11-02 | Kddi株式会社 | データ伝送システム及びデータ伝送方法 |
JP5048629B2 (ja) * | 2007-10-30 | 2012-10-17 | ソニー株式会社 | データ処理装置及び方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6353900B1 (en) | 1998-09-22 | 2002-03-05 | Qualcomm Incorporated | Coding system having state machine based interleaver |
JP4505953B2 (ja) | 2000-06-08 | 2010-07-21 | ソニー株式会社 | 符号化装置及び符号化方法、並びに、復号装置及び復号方法 |
EP1463255A1 (en) * | 2003-03-25 | 2004-09-29 | Sony United Kingdom Limited | Interleaver for mapping symbols on the carriers of an OFDM system |
JP4224777B2 (ja) | 2003-05-13 | 2009-02-18 | ソニー株式会社 | 復号方法および復号装置、並びにプログラム |
KR100505694B1 (ko) | 2003-07-09 | 2005-08-02 | 삼성전자주식회사 | 직접 계산 방식에 의한 코드화 직교 주파수 분할 다중화수신기의 채널 상태 평가 장치 및 그 방법 |
JP2005051469A (ja) | 2003-07-28 | 2005-02-24 | Sony Corp | 符号化装置および符号化方法、並びにプログラム |
US7334181B2 (en) * | 2003-09-04 | 2008-02-19 | The Directv Group, Inc. | Method and system for providing short block length low density parity check (LDPC) codes |
US7165205B2 (en) * | 2004-05-14 | 2007-01-16 | Motorola, Inc. | Method and apparatus for encoding and decoding data |
KR100946884B1 (ko) * | 2005-07-15 | 2010-03-09 | 삼성전자주식회사 | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널인터리빙/디인터리빙 장치 및 그 제어 방법 |
JP2007214783A (ja) * | 2006-02-08 | 2007-08-23 | Kddi Corp | 送信装置、受信装置及び伝送方法 |
US7971130B2 (en) | 2006-03-31 | 2011-06-28 | Marvell International Ltd. | Multi-level signal memory with LDPC and interleaving |
-
2008
- 2008-11-21 TW TW097145263A patent/TWI427937B/zh not_active IP Right Cessation
- 2008-11-21 TW TW102141939A patent/TWI538415B/zh active
- 2008-11-26 WO PCT/JP2008/071385 patent/WO2009069618A1/ja active Application Filing
- 2008-11-26 BR BRPI0819645-1A patent/BRPI0819645A2/pt active Search and Examination
- 2008-11-26 ES ES10170638.0T patent/ES2634907T3/es active Active
- 2008-11-26 NZ NZ585420A patent/NZ585420A/xx unknown
- 2008-11-26 US US12/743,454 patent/US8516335B2/en not_active Expired - Fee Related
- 2008-11-26 MY MYPI2010002346A patent/MY157352A/en unknown
- 2008-11-26 EP EP10170615.8A patent/EP2237427A3/en not_active Ceased
- 2008-11-26 KR KR1020107010853A patent/KR101474049B1/ko active IP Right Grant
- 2008-11-26 EP EP10170624.0A patent/EP2237431B1/en active Active
- 2008-11-26 PT PT101706380T patent/PT2237432T/pt unknown
- 2008-11-26 HU HUE10170638A patent/HUE032945T2/en unknown
- 2008-11-26 EA EA201070627A patent/EA024941B1/ru not_active IP Right Cessation
- 2008-11-26 EP EP08854405.1A patent/EP2214319B1/en active Active
- 2008-11-26 AU AU2008330661A patent/AU2008330661B9/en not_active Ceased
- 2008-11-26 EP EP10170638.0A patent/EP2237432B1/en active Active
- 2008-11-26 CN CN200880117891.1A patent/CN101874350B/zh active Active
- 2008-11-26 JP JP2009543805A patent/JP5359882B2/ja not_active Expired - Fee Related
- 2008-11-26 DK DK10170624.0T patent/DK2237431T3/en active
- 2008-11-26 PL PL10170638T patent/PL2237432T3/pl unknown
- 2008-11-26 DK DK10170638.0T patent/DK2237432T3/en active
-
2010
- 2010-06-25 CO CO10076881A patent/CO6300822A2/es active IP Right Grant
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008529448A (ja) * | 2005-02-03 | 2008-07-31 | エージェンシー フォー サイエンス,テクノロジー アンド リサーチ | データの送信方法、データの受信方法、送信機、受信機、並びにコンピュータプログラム製品 |
JP4317196B2 (ja) * | 2005-03-11 | 2009-08-19 | 三星電子株式会社 | 低密度のパリティ検査符号を用いる通信システムにおける送信装置、受信装置、信号送信方法および信号受信方法 |
JP2007036776A (ja) * | 2005-07-28 | 2007-02-08 | Sony Corp | 復号装置および復号方法 |
JP4808722B2 (ja) * | 2005-09-06 | 2011-11-02 | Kddi株式会社 | データ伝送システム及びデータ伝送方法 |
JP2007096658A (ja) * | 2005-09-28 | 2007-04-12 | Matsushita Electric Ind Co Ltd | 無線送信装置および無線受信装置 |
JP5048629B2 (ja) * | 2007-10-30 | 2012-10-17 | ソニー株式会社 | データ処理装置及び方法 |
Non-Patent Citations (8)
Title |
---|
JPN6013021686; Takashi Yokokawa et al.: 'Parity and column twist bit interleaver for DVB-T2 LDPC codes' Turbo Codes and Related Topics, 2008 5th International Symposium on , 20090905, pp.123-127 * |
JPN6013021687; Robert D. Maddock et al.: 'Reliability-Based Coded Modulation With Low-Density Parity-Check Codes' IEEE Transactions on Communications Vol.54, No.3, 200603, pp.403-406 * |
JPN6013021690; 伝送路符号化部 DVB-S.2規格の概要 , 20060224, pp.3,7-13,20-30, 社団法人 電波産業会 デジタル放送システム開発部会 * |
JPN6013021692; 鈴木 陽一 外8名: '高度BSデジタル放送用LDPC符号の設計' 映像情報メディア学会誌 Vol.62, No.12, 20081201, pp.1997-2004 * |
JPN6013021695; 郷内 哲志 外1名: 'MIMOシステムにおけるLDPC-MMSE-SICとTurbo-MMSE-SIC の特性比較' 電子情報通信学会技術研究報告 Vol.104, No.684, 20050223, pp.25-30 * |
JPN6013038909; 内田 繁 外3名: '多値変調対応LDPC符号構成方法及びマッピング方法' 電子情報通信学会技術研究報告 Vol.105, No.196, 20050714, pp.7-12 * |
JPN6013038910; Yan Li et al.: 'Bit-reliability mapping in LDPC-coded modulation systems' Communications Letters, IEEE Vol.9, No.1, 200501, pp.1-3 * |
JPN6013038913; Aditya Ramamoorthy et al.: 'Error Floors of LDPC Coded BICM' Communications, 2007. ICC '07. IEEE International Conference on , 20070628, pp.839-844 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012165265A (ja) * | 2011-02-08 | 2012-08-30 | Sony Corp | データ処理装置、及び、データ処理方法 |
US9094043B2 (en) | 2011-02-08 | 2015-07-28 | Sony Corporation | Data processing device and data processing method |
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5359882B2 (ja) | データ処理装置、及びデータ処理方法 | |
JP5359881B2 (ja) | データ処理装置、及びデータ処理方法 | |
JP5273054B2 (ja) | データ処理装置、及びデータ処理方法、並びに、符号化装置、及び符号化方法 | |
JP5601182B2 (ja) | データ処理装置、及びデータ処理方法 | |
JP5288212B2 (ja) | データ処理装置、及びデータ処理方法 | |
JP5648852B2 (ja) | データ処理装置、及び、データ処理方法 | |
JP5630278B2 (ja) | データ処理装置、及びデータ処理方法 | |
JP5637393B2 (ja) | データ処理装置、及び、データ処理方法 | |
JP5664919B2 (ja) | データ処理装置、及び、データ処理方法 | |
JP5672489B2 (ja) | データ処理装置、及び、データ処理方法 | |
JP5630282B2 (ja) | データ処理装置、及び、データ処理方法 | |
JP5288213B2 (ja) | データ処理装置、及びデータ処理方法 | |
JP5630283B2 (ja) | データ処理装置、及び、データ処理方法 | |
WO2009104319A1 (ja) | 符号化装置、及び符号化方法 | |
WO2011105287A1 (ja) | データ処理装置、及びデータ処理方法 | |
JP2012151655A (ja) | データ処理装置、及び、データ処理方法 | |
WO2011105219A1 (ja) | データ処理装置、及びデータ処理方法 | |
JP2012151656A (ja) | データ処理装置、及び、データ処理方法 | |
JP2011176783A (ja) | データ処理装置、及びデータ処理方法 | |
JP2011182073A (ja) | データ処理装置、及びデータ処理方法 | |
WO2011105289A1 (ja) | データ処理装置、及びデータ処理方法 | |
JP2012235269A (ja) | データ処理装置、及び、データ処理方法 | |
JPWO2015041075A1 (ja) | データ処理装置、及びデータ処理方法 | |
JP2012239130A (ja) | データ処理装置、及び、データ処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130509 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130819 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5359882 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |