JP2012165265A - データ処理装置、及び、データ処理方法 - Google Patents
データ処理装置、及び、データ処理方法 Download PDFInfo
- Publication number
- JP2012165265A JP2012165265A JP2011025237A JP2011025237A JP2012165265A JP 2012165265 A JP2012165265 A JP 2012165265A JP 2011025237 A JP2011025237 A JP 2011025237A JP 2011025237 A JP2011025237 A JP 2011025237A JP 2012165265 A JP2012165265 A JP 2012165265A
- Authority
- JP
- Japan
- Prior art keywords
- storage area
- bits
- code
- column
- unit storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/033—Theoretical methods to calculate these checking codes
- H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1148—Structural properties of the code parity-check or generator matrix
- H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
- H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
- H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
- H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0064—Concatenated codes
- H04L1/0065—Serial concatenated codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0072—Error control for data other than payload data, e.g. control data
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2626—Arrangements specific to the transmitter only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mathematical Physics (AREA)
- Multimedia (AREA)
- Error Detection And Correction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Materials For Photolithography (AREA)
Abstract
【解決手段】符号長Nが16200ビットのLDPC符号が、メモリ31の、mb×N/(mb)ビットの単位記憶領域のカラム方向に書き込まれ、ロウ方向に読み出される。メモリ31から読み出されたmbビットの符号ビットは、b個のシンボルとされ、2m個の信号点にマッピングされる。カラムツイストインターリーバは、LDPC符号の検査行列の任意の1行にある1に対応する複数の符号ビットが、1個のシンボルに含まれないように、LDPC符号の符号ビットを並び替える並び替え処理として、メモリ31の単位記憶領域のカラム方向に、符号ビットが書き込まれるときの書き始めの位置を、カラムごとに変更するカラムツイストインターリーブを行う。本技術は、例えば、LDPC符号を伝送する場合に適用できる。
【選択図】図24
Description
・・・(8)
・・・(9)
・・・(10)
符号ビットb0を、シンボルビットy7に、
符号ビットb1を、シンボルビットy1に、
符号ビットb2を、シンボルビットy4に、
符号ビットb3を、シンボルビットy2に、
符号ビットb4を、シンボルビットy5に、
符号ビットb5を、シンボルビットy3に、
符号ビットb6を、シンボルビットy6に、
符号ビットb7を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy11に、
符号ビットb1を、シンボルビットy7に、
符号ビットb2を、シンボルビットy3に、
符号ビットb3を、シンボルビットy10に、
符号ビットb4を、シンボルビットy6に、
符号ビットb5を、シンボルビットy2に、
符号ビットb6を、シンボルビットy9に、
符号ビットb7を、シンボルビットy5に、
符号ビットb8を、シンボルビットy1に、
符号ビットb9を、シンボルビットy8に、
符号ビットb10を、シンボルビットy4に、
符号ビットb11を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy15に、
符号ビットb1を、シンボルビットy1に、
符号ビットb2を、シンボルビットy13に、
符号ビットb3を、シンボルビットy3に、
符号ビットb4を、シンボルビットy8に、
符号ビットb5を、シンボルビットy11に、
符号ビットb6を、シンボルビットy9に、
符号ビットb7を、シンボルビットy5に、
符号ビットb8を、シンボルビットy10に、
符号ビットb9を、シンボルビットy6に、
符号ビットb10を、シンボルビットy4に、
符号ビットb11を、シンボルビットy7に、
符号ビットb12を、シンボルビットy12に、
符号ビットb13を、シンボルビットy2に、
符号ビットb14を、シンボルビットy14に、
符号ビットb15を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy7に、
符号ビットb1を、シンボルビットy3に、
符号ビットb2を、シンボルビットy1に、
符号ビットb3を、シンボルビットy5に、
符号ビットb4を、シンボルビットy2に、
符号ビットb5を、シンボルビットy6に、
符号ビットb6を、シンボルビットy4に、
符号ビットb7を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy1,1)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy2,1)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb3,Gy2,3)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの3ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの3ビットに割り当てること、
及び、グループセット情報(Gb3,Gy1,3)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの3ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの3ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy4に、
符号ビットb1を、シンボルビットy3に、
符号ビットb2を、シンボルビットy2に、
符号ビットb3を、シンボルビットy1に、
符号ビットb4を、シンボルビットy6に、
符号ビットb5を、シンボルビットy5に、
符号ビットb6を、シンボルビットy7に、
符号ビットb7を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy0に、
符号ビットb1を、シンボルビットy7に、
符号ビットb2を、シンボルビットy3に、
符号ビットb3を、シンボルビットy4に、
符号ビットb4を、シンボルビットy5に、
符号ビットb5を、シンボルビットy2に、
符号ビットb6を、シンボルビットy6に、
符号ビットb7を、シンボルビットy1に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy1,1)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy2,1)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb3,Gy2,1)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb4,Gy2,2)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの2ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの2ビットに割り当てること、
及び、グループセット情報(Gb4,Gy1,3)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの3ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの3ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy4に、
符号ビットb1を、シンボルビットy3に、
符号ビットb2を、シンボルビットy2に、
符号ビットb3を、シンボルビットy1に、
符号ビットb4を、シンボルビットy6に、
符号ビットb5を、シンボルビットy5に、
符号ビットb6を、シンボルビットy7に、
符号ビットb7を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy0に、
符号ビットb1を、シンボルビットy7に、
符号ビットb2を、シンボルビットy3に、
符号ビットb3を、シンボルビットy4に、
符号ビットb4を、シンボルビットy5に、
符号ビットb5を、シンボルビットy2に、
符号ビットb6を、シンボルビットy6に、
符号ビットb7を、シンボルビットy1に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy1,1)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy2,1)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb3,Gy2,1)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb4,Gy2,2)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの2ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの2ビットに割り当てること、
及び、グループセット情報(Gb4,Gy1,3)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの3ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの3ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy4に、
符号ビットb1を、シンボルビットy3に、
符号ビットb2を、シンボルビットy2に、
符号ビットb3を、シンボルビットy1に、
符号ビットb4を、シンボルビットy6に、
符号ビットb5を、シンボルビットy5に、
符号ビットb6を、シンボルビットy7に、
符号ビットb7を、シンボルビットy0に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy0に、
符号ビットb1を、シンボルビットy7に、
符号ビットb2を、シンボルビットy3に、
符号ビットb3を、シンボルビットy4に、
符号ビットb4を、シンボルビットy5に、
符号ビットb5を、シンボルビットy2に、
符号ビットb6を、シンボルビットy6に、
符号ビットb7を、シンボルビットy1に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy1,1)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy2,1)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb3,Gy2,1)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb4,Gy2,1)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb5,Gy1,3)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの3ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの3ビットに割り当てること、
及び、グループセット情報(Gb5,Gy2,1)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy0に、
符号ビットb1を、シンボルビットy2に、
符号ビットb2を、シンボルビットy6に、
符号ビットb3を、シンボルビットy3に、
符号ビットb4を、シンボルビットy4に、
符号ビットb5を、シンボルビットy1に、
符号ビットb6を、シンボルビットy5に、
符号ビットb7を、シンボルビットy7に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy0に、
符号ビットb1を、シンボルビットy2に、
符号ビットb2を、シンボルビットy3に、
符号ビットb3を、シンボルビットy6に、
符号ビットb4を、シンボルビットy4に、
符号ビットb5を、シンボルビットy5に、
符号ビットb6を、シンボルビットy1に、
符号ビットb7を、シンボルビットy7に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy1,1)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy2,1)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb3,Gy2,1)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb4,Gy2,1)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb5,Gy1,3)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの3ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの3ビットに割り当てること、
及び、グループセット情報(Gb5,Gy2,1)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy0に、
符号ビットb1を、シンボルビットy2に、
符号ビットb2を、シンボルビットy6に、
符号ビットb3を、シンボルビットy3に、
符号ビットb4を、シンボルビットy4に、
符号ビットb5を、シンボルビットy1に、
符号ビットb6を、シンボルビットy5に、
符号ビットb7を、シンボルビットy7に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy0に、
符号ビットb1を、シンボルビットy2に、
符号ビットb2を、シンボルビットy3に、
符号ビットb3を、シンボルビットy6に、
符号ビットb4を、シンボルビットy4に、
符号ビットb5を、シンボルビットy5に、
符号ビットb6を、シンボルビットy1に、
符号ビットb7を、シンボルビットy7に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy1,1)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy2,1)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb3,Gy2,1)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb4,Gy2,1)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb5,Gy1,3)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの3ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの3ビットに割り当てること、
及び、グループセット情報(Gb5,Gy2,1)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy0に、
符号ビットb1を、シンボルビットy2に、
符号ビットb2を、シンボルビットy6に、
符号ビットb3を、シンボルビットy3に、
符号ビットb4を、シンボルビットy4に、
符号ビットb5を、シンボルビットy1に、
符号ビットb6を、シンボルビットy5に、
符号ビットb7を、シンボルビットy7に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy0に、
符号ビットb1を、シンボルビットy2に、
符号ビットb2を、シンボルビットy3に、
符号ビットb3を、シンボルビットy6に、
符号ビットb4を、シンボルビットy4に、
符号ビットb5を、シンボルビットy5に、
符号ビットb6を、シンボルビットy1に、
符号ビットb7を、シンボルビットy7に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy1,1)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy2,1)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb3,Gy2,2)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの2ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの2ビットに割り当てること、
グループセット情報(Gb4,Gy1,1)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb5,Gy1,2)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの2ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの2ビットに割り当てること、
及び、グループセット情報(Gb5,Gy2,1)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy0に、
符号ビットb1を、シンボルビットy2に、
符号ビットb2を、シンボルビットy6に、
符号ビットb3を、シンボルビットy3に、
符号ビットb4を、シンボルビットy4に、
符号ビットb5を、シンボルビットy1に、
符号ビットb6を、シンボルビットy5に、
符号ビットb7を、シンボルビットy7に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy0に、
符号ビットb1を、シンボルビットy2に、
符号ビットb2を、シンボルビットy3に、
符号ビットb3を、シンボルビットy6に、
符号ビットb4を、シンボルビットy4に、
符号ビットb5を、シンボルビットy5に、
符号ビットb6を、シンボルビットy1に、
符号ビットb7を、シンボルビットy7に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy1,1)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy2,1)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb3,Gy2,2)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの2ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの2ビットに割り当てること、
グループセット情報(Gb4,Gy1,1)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb5,Gy1,2)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの2ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの2ビットに割り当てること、
及び、グループセット情報(Gb5,Gy2,1)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy0に、
符号ビットb1を、シンボルビットy2に、
符号ビットb2を、シンボルビットy6に、
符号ビットb3を、シンボルビットy3に、
符号ビットb4を、シンボルビットy4に、
符号ビットb5を、シンボルビットy1に、
符号ビットb6を、シンボルビットy5に、
符号ビットb7を、シンボルビットy7に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy0に、
符号ビットb1を、シンボルビットy2に、
符号ビットb2を、シンボルビットy3に、
符号ビットb3を、シンボルビットy6に、
符号ビットb4を、シンボルビットy4に、
符号ビットb5を、シンボルビットy5に、
符号ビットb6を、シンボルビットy1に、
符号ビットb7を、シンボルビットy7に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy1,1)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy2,2)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの2ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの2ビットに割り当てること、
グループセット情報(Gb3,Gy2,1)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb4,Gy1,1)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb5,Gy1,1)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb6,Gy1,1)により、エラー確率が6番目に良い符号ビットグループGb6の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること、
及び、グループセット情報(Gb6,Gy2,1)により、エラー確率が6番目に良い符号ビットグループGb6の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy0に、
符号ビットb1を、シンボルビットy2に、
符号ビットb2を、シンボルビットy6に、
符号ビットb3を、シンボルビットy3に、
符号ビットb4を、シンボルビットy4に、
符号ビットb5を、シンボルビットy1に、
符号ビットb6を、シンボルビットy5に、
符号ビットb7を、シンボルビットy7に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy0に、
符号ビットb1を、シンボルビットy2に、
符号ビットb2を、シンボルビットy3に、
符号ビットb3を、シンボルビットy6に、
符号ビットb4を、シンボルビットy4に、
符号ビットb5を、シンボルビットy5に、
符号ビットb6を、シンボルビットy1に、
符号ビットb7を、シンボルビットy7に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy2,1)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy2,1)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb3,Gy3,1)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの1ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb4,Gy3,3)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの3ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの3ビットに割り当てること、
グループセット情報(Gb4,Gy1,4)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの4ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの4ビットに割り当てること、
及び、グループセット情報(Gb4,Gy2,2)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの2ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの2ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy2に、
符号ビットb1を、シンボルビットy8に、
符号ビットb2を、シンボルビットy4に、
符号ビットb3を、シンボルビットy11に、
符号ビットb4を、シンボルビットy0に、
符号ビットb5を、シンボルビットy10に、
符号ビットb6を、シンボルビットy1に、
符号ビットb7を、シンボルビットy9に、
符号ビットb8を、シンボルビットy5に、
符号ビットb9を、シンボルビットy7に、
符号ビットb10を、シンボルビットy3に、
符号ビットb11を、シンボルビットy6に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy2に、
符号ビットb1を、シンボルビットy3に、
符号ビットb2を、シンボルビットy4に、
符号ビットb3を、シンボルビットy10に、
符号ビットb4を、シンボルビットy0に、
符号ビットb5を、シンボルビットy11に、
符号ビットb6を、シンボルビットy1に、
符号ビットb7を、シンボルビットy9に、
符号ビットb8を、シンボルビットy5に、
符号ビットb9を、シンボルビットy6に、
符号ビットb10を、シンボルビットy8に、
符号ビットb11を、シンボルビットy7に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy2,1)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy2,1)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb3,Gy3,1)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの1ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb4,Gy1,1)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb5,Gy1,3)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの3ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの3ビットに割り当てること、
グループセット情報(Gb5,Gy3,3)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの3ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの3ビットに割り当てること、
及び、グループセット情報(Gb5,Gy2,2)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの2ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの2ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy2に、
符号ビットb1を、シンボルビットy8に、
符号ビットb2を、シンボルビットy4に、
符号ビットb3を、シンボルビットy6に、
符号ビットb4を、シンボルビットy0に、
符号ビットb5を、シンボルビットy11に、
符号ビットb6を、シンボルビットy1に、
符号ビットb7を、シンボルビットy9に、
符号ビットb8を、シンボルビットy5に、
符号ビットb9を、シンボルビットy7に、
符号ビットb10を、シンボルビットy3に、
符号ビットb11を、シンボルビットy10に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy2に、
符号ビットb1を、シンボルビットy3に、
符号ビットb2を、シンボルビットy4に、
符号ビットb3を、シンボルビットy0に、
符号ビットb4を、シンボルビットy1に、
符号ビットb5を、シンボルビットy5に、
符号ビットb6を、シンボルビットy6に、
符号ビットb7を、シンボルビットy9に、
符号ビットb8を、シンボルビットy11に、
符号ビットb9を、シンボルビットy7に、
符号ビットb10を、シンボルビットy8に、
符号ビットb11を、シンボルビットy10に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy2,1)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy2,1)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb3,Gy3,1)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの1ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb4,Gy1,1)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb5,Gy1,3)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの3ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの3ビットに割り当てること、
グループセット情報(Gb5,Gy3,3)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの3ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの3ビットに割り当てること、
及び、グループセット情報(Gb5,Gy2,2)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの2ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの2ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy2に、
符号ビットb1を、シンボルビットy8に、
符号ビットb2を、シンボルビットy4に、
符号ビットb3を、シンボルビットy6に、
符号ビットb4を、シンボルビットy0に、
符号ビットb5を、シンボルビットy11に、
符号ビットb6を、シンボルビットy1に、
符号ビットb7を、シンボルビットy9に、
符号ビットb8を、シンボルビットy5に、
符号ビットb9を、シンボルビットy7に、
符号ビットb10を、シンボルビットy3に、
符号ビットb11を、シンボルビットy10に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy2に、
符号ビットb1を、シンボルビットy3に、
符号ビットb2を、シンボルビットy4に、
符号ビットb3を、シンボルビットy0に、
符号ビットb4を、シンボルビットy1に、
符号ビットb5を、シンボルビットy5に、
符号ビットb6を、シンボルビットy6に、
符号ビットb7を、シンボルビットy9に、
符号ビットb8を、シンボルビットy11に、
符号ビットb9を、シンボルビットy7に、
符号ビットb10を、シンボルビットy8に、
符号ビットb11を、シンボルビットy10に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy2,1)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy2,1)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy3,1)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの1ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb3,Gy3,1)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの1ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb4,Gy1,1)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb5,Gy3,2)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの2ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの2ビットに割り当てること、
グループセット情報(Gb5,Gy1,3)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの3ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの3ビットに割り当てること、
及び、グループセット情報(Gb5,Gy2,2)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの2ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの2ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy2に、
符号ビットb1を、シンボルビットy8に、
符号ビットb2を、シンボルビットy4に、
符号ビットb3を、シンボルビットy11に、
符号ビットb4を、シンボルビットy0に、
符号ビットb5を、シンボルビットy10に、
符号ビットb6を、シンボルビットy1に、
符号ビットb7を、シンボルビットy9に、
符号ビットb8を、シンボルビットy5に、
符号ビットb9を、シンボルビットy7に、
符号ビットb10を、シンボルビットy3に、
符号ビットb11を、シンボルビットy6に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy2に、
符号ビットb1を、シンボルビットy3に、
符号ビットb2を、シンボルビットy4に、
符号ビットb3を、シンボルビットy10に、
符号ビットb4を、シンボルビットy0に、
符号ビットb5を、シンボルビットy11に、
符号ビットb6を、シンボルビットy1に、
符号ビットb7を、シンボルビットy9に、
符号ビットb8を、シンボルビットy5に、
符号ビットb9を、シンボルビットy6に、
符号ビットb10を、シンボルビットy8に、
符号ビットb11を、シンボルビットy7に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy2,1)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy2,1)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb3,Gy3,1)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの1ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb4,Gy3,1)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの1ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb4,Gy1,1)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb5,Gy3,1)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの1ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb6,Gy1,3)により、エラー確率が6番目に良い符号ビットグループGb6の符号ビットの3ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの3ビットに割り当てること、
グループセット情報(Gb6,Gy2,2)により、エラー確率が6番目に良い符号ビットグループGb6の符号ビットの2ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの2ビットに割り当てること、
及び、グループセット情報(Gb6,Gy3,1)により、エラー確率が6番目に良い符号ビットグループGb6の符号ビットの1ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの1ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy2に、
符号ビットb1を、シンボルビットy8に、
符号ビットb2を、シンボルビットy4に、
符号ビットb3を、シンボルビットy11に、
符号ビットb4を、シンボルビットy0に、
符号ビットb5を、シンボルビットy10に、
符号ビットb6を、シンボルビットy1に、
符号ビットb7を、シンボルビットy9に、
符号ビットb8を、シンボルビットy5に、
符号ビットb9を、シンボルビットy7に、
符号ビットb10を、シンボルビットy3に、
符号ビットb11を、シンボルビットy6に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy2に、
符号ビットb1を、シンボルビットy3に、
符号ビットb2を、シンボルビットy4に、
符号ビットb3を、シンボルビットy10に、
符号ビットb4を、シンボルビットy0に、
符号ビットb5を、シンボルビットy11に、
符号ビットb6を、シンボルビットy1に、
符号ビットb7を、シンボルビットy9に、
符号ビットb8を、シンボルビットy5に、
符号ビットb9を、シンボルビットy6に、
符号ビットb10を、シンボルビットy8に、
符号ビットb11を、シンボルビットy7に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy2,1)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy2,1)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb3,Gy3,1)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの1ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb4,Gy3,1)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの1ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb5,Gy1,1)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb6,Gy3,1)により、エラー確率が6番目に良い符号ビットグループGb6の符号ビットの1ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb7,Gy1,3)により、エラー確率が7番目に良い符号ビットグループGb7の符号ビットの3ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの3ビットに割り当てること、
グループセット情報(Gb7,Gy2,2)により、エラー確率が7番目に良い符号ビットグループGb7の符号ビットの2ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの2ビットに割り当てること、
及び、グループセット情報(Gb7,Gy3,1)により、エラー確率が7番目に良い符号ビットグループGb7の符号ビットの1ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの1ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy2に、
符号ビットb1を、シンボルビットy8に、
符号ビットb2を、シンボルビットy4に、
符号ビットb3を、シンボルビットy11に、
符号ビットb4を、シンボルビットy0に、
符号ビットb5を、シンボルビットy10に、
符号ビットb6を、シンボルビットy1に、
符号ビットb7を、シンボルビットy9に、
符号ビットb8を、シンボルビットy5に、
符号ビットb9を、シンボルビットy7に、
符号ビットb10を、シンボルビットy3に、
符号ビットb11を、シンボルビットy6に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy2に、
符号ビットb1を、シンボルビットy3に、
符号ビットb2を、シンボルビットy4に、
符号ビットb3を、シンボルビットy10に、
符号ビットb4を、シンボルビットy0に、
符号ビットb5を、シンボルビットy11に、
符号ビットb6を、シンボルビットy1に、
符号ビットb7を、シンボルビットy9に、
符号ビットb8を、シンボルビットy5に、
符号ビットb9を、シンボルビットy6に、
符号ビットb10を、シンボルビットy8に、
符号ビットb11を、シンボルビットy7に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy2,1)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy2,1)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb3,Gy3,1)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの1ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb4,Gy1,2)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの2ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの2ビットに割り当てること、
グループセット情報(Gb4,Gy3,1)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの1ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb5,Gy1,1)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb6,Gy2,2)により、エラー確率が6番目に良い符号ビットグループGb6の符号ビットの2ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの2ビットに割り当てること、
グループセット情報(Gb6,Gy3,2)により、エラー確率が6番目に良い符号ビットグループGb6の符号ビットの2ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの2ビットに割り当てること、
及び、グループセット情報(Gb6,Gy1,1)により、エラー確率が6番目に良い符号ビットグループGb6の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy2に、
符号ビットb1を、シンボルビットy8に、
符号ビットb2を、シンボルビットy4に、
符号ビットb3を、シンボルビットy6に、
符号ビットb4を、シンボルビットy0に、
符号ビットb5を、シンボルビットy11に、
符号ビットb6を、シンボルビットy1に、
符号ビットb7を、シンボルビットy9に、
符号ビットb8を、シンボルビットy5に、
符号ビットb9を、シンボルビットy7に、
符号ビットb10を、シンボルビットy3に、
符号ビットb11を、シンボルビットy10に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy2に、
符号ビットb1を、シンボルビットy3に、
符号ビットb2を、シンボルビットy4に、
符号ビットb3を、シンボルビットy0に、
符号ビットb4を、シンボルビットy1に、
符号ビットb5を、シンボルビットy5に、
符号ビットb6を、シンボルビットy6に、
符号ビットb7を、シンボルビットy9に、
符号ビットb8を、シンボルビットy11に、
符号ビットb9を、シンボルビットy7に、
符号ビットb10を、シンボルビットy8に、
符号ビットb11を、シンボルビットy10に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy2,1)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy2,1)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb3,Gy3,3)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの3ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの3ビットに割り当てること、
グループセット情報(Gb3,Gy1,2)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの2ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの2ビットに割り当てること、
グループセット情報(Gb4,Gy2,1)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb5,Gy3,1)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの1ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb5,Gy1,2)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの2ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの2ビットに割り当てること、
及び、グループセット情報(Gb5,Gy2,1)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy2に、
符号ビットb1を、シンボルビットy8に、
符号ビットb2を、シンボルビットy4に、
符号ビットb3を、シンボルビットy11に、
符号ビットb4を、シンボルビットy0に、
符号ビットb5を、シンボルビットy10に、
符号ビットb6を、シンボルビットy1に、
符号ビットb7を、シンボルビットy9に、
符号ビットb8を、シンボルビットy5に、
符号ビットb9を、シンボルビットy7に、
符号ビットb10を、シンボルビットy3に、
符号ビットb11を、シンボルビットy6に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy2に、
符号ビットb1を、シンボルビットy3に、
符号ビットb2を、シンボルビットy4に、
符号ビットb3を、シンボルビットy10に、
符号ビットb4を、シンボルビットy0に、
符号ビットb5を、シンボルビットy11に、
符号ビットb6を、シンボルビットy1に、
符号ビットb7を、シンボルビットy9に、
符号ビットb8を、シンボルビットy5に、
符号ビットb9を、シンボルビットy6に、
符号ビットb10を、シンボルビットy8に、
符号ビットb11を、シンボルビットy7に、
それぞれ割り当てる入れ替えを行う。
グループセット情報(Gb1,Gy2,1)により、エラー確率が1番目に良い符号ビットグループGb1の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb2,Gy2,1)により、エラー確率が2番目に良い符号ビットグループGb2の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb3,Gy3,2)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの2ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの2ビットに割り当てること、
グループセット情報(Gb3,Gy1,1)により、エラー確率が3番目に良い符号ビットグループGb3の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb4,Gy3,1)により、エラー確率が4番目に良い符号ビットグループGb4の符号ビットの1ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb5,Gy1,1)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの1ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb5,Gy2,1)により、エラー確率が5番目に良い符号ビットグループGb5の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb6,Gy3,1)により、エラー確率が6番目に良い符号ビットグループGb6の符号ビットの1ビットを、エラー確率が3番目に良いシンボルビットグループGy3のシンボルビットの1ビットに割り当てること、
グループセット情報(Gb6,Gy1,2)により、エラー確率が6番目に良い符号ビットグループGb6の符号ビットの2ビットを、エラー確率が1番目に良いシンボルビットグループGy1のシンボルビットの2ビットに割り当てること、
及び、グループセット情報(Gb6,Gy2,1)により、エラー確率が6番目に良い符号ビットグループGb6の符号ビットの1ビットを、エラー確率が2番目に良いシンボルビットグループGy2のシンボルビットの1ビットに割り当てること
が規定されている。
符号ビットb0を、シンボルビットy2に、
符号ビットb1を、シンボルビットy8に、
符号ビットb2を、シンボルビットy4に、
符号ビットb3を、シンボルビットy11に、
符号ビットb4を、シンボルビットy0に、
符号ビットb5を、シンボルビットy10に、
符号ビットb6を、シンボルビットy1に、
符号ビットb7を、シンボルビットy9に、
符号ビットb8を、シンボルビットy5に、
符号ビットb9を、シンボルビットy7に、
符号ビットb10を、シンボルビットy3に、
符号ビットb11を、シンボルビットy6に、
それぞれ割り当てる入れ替えを行う。
符号ビットb0を、シンボルビットy2に、
符号ビットb1を、シンボルビットy3に、
符号ビットb2を、シンボルビットy4に、
符号ビットb3を、シンボルビットy10に、
符号ビットb4を、シンボルビットy0に、
符号ビットb5を、シンボルビットy11に、
符号ビットb6を、シンボルビットy1に、
符号ビットb7を、シンボルビットy9に、
符号ビットb8を、シンボルビットy5に、
符号ビットb9を、シンボルビットy6に、
符号ビットb10を、シンボルビットy8に、
符号ビットb11を、シンボルビットy7に、
それぞれ割り当てる入れ替えを行う。
符号化率が1/5,4/15、及び、1/3の携帯用LDPC符号それぞれについては、図54、図57、及び、図60のAに示した、符号ビットb0ないしb7を、それぞれ、シンボルビットy4,y3,y2,y1,y6,y5,y7,y0に割り当てるビット割り当てパターンを、
符号化率が2/5,4/9,7/15,8/15,3/5、及び、2/3の携帯用LDPC符号については、図63、図66、図69、図72、図75、及び、図78のAに示した、符号ビットb0ないしb7を、それぞれ、シンボルビットy0,y2,y6,y3,y4,y1,y5,y7に割り当てるビット割り当てパターンを、
それぞれ採用することで、送信装置11には、2パターンのビット割り当てパターンを実装するだけで済む。
符号化率が1/5,2/5,4/9,7/15,3/5,2/3の携帯用LDPC符号それぞれについては、図81、図90、図93、図96、図102、及び、図105のAに示した、符号ビットb0ないしb11を、それぞれ、シンボルビットy2,y8,y4,y11,y0,y10,y1,y9,y5,y7,y3,y6に割り当てるビット割り当てパターンを、
符号化率が4/15,1/3,及び、8/15の携帯用LDPC符号それぞれについては、図84、図87、及び、図99のAに示した、符号ビットb0ないしb11を、それぞれ、シンボルビットy2,y8,y4,y6,y0,y11,y1,y9,y5,y7,y3,y10に割り当てるビット割り当てパターンを、
それぞれ採用することで、送信装置11には、2パターンのビット割り当てパターンを実装するだけで済む。
・・・(11)
・・・(12)
111 モードアダプテーション/マルチプレクサ, 112 パダー, 113 BBスクランブラ, 114 BCHエンコーダ, 115 LDPCエンコーダ, 116 ビットインターリーバ, 117 QAMエンコーダ, 118 時間インターリーバ, 119 MISO/MIMOエンコーダ, 120 周波数インターリーバ, 121 BCHエンコーダ, 122 LDPCエンコーダ, 123 QAMエンコーダ, 124 周波数インターリーバ, 131 フレームビルダ/リソースアロケーション部 132 OFDM生成部, 151 OFDM処理部, 152 フレーム管理部, 153 周波数デインターリーバ,
154 QAMデコーダ, 155 LDPCデコーダ, 156 BCHデコーダ, 161 周波数デインターリーバ, 162 MISO/MIMOデコーダ, 163 時間デインターリーバ, 164 QAMデコーダ, 165 ビットデインターリーバ, 166 LDPCデコーダ, 167 BCHデコーダ, 168 BBデスクランブラ, 169 ヌル削除部, 170 デマルチプレクサ, 300 枝データ格納用メモリ, 301 セレクタ, 302 チェックノード計算部, 303 サイクリックシフト回路, 304 枝データ格納用メモリ, 305 セレクタ, 306 受信データ用メモリ, 307 バリアブルノード計算部, 308 サイクリックシフト回路, 309 復号語計算部, 310 受信データ並べ替え部, 311 復号データ並べ替え部, 601 符号化処理部, 602 記憶部, 611 符号化率設定部, 612 初期値テーブル読み出し部, 613 検査行列生成部, 614 情報ビット読み出し部, 615 符号化パリティ演算部, 616 制御部, 701 バス, 702 CPU, 703 ROM, 704 RAM, 705 ハードディスク, 706 出力部, 707 入力部, 708 通信部, 709 ドライブ, 710 入出力インタフェース, 711
リムーバブル記録媒体, 1001 逆入れ替え部, 1002 メモリ, 1011
パリティデインターリーバ, 1101 取得部, 1101 伝送路復号処理部, 1103 情報源復号処理部, 1111 出力部, 1121 記録部
Claims (23)
- LDPC(Low Density Parity Check)符号の符号ビットをロウ方向とカラム方向に記憶する記憶領域である単位記憶領域を有する記憶部の前記単位記憶領域の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットがシンボルとされ、
前記LDPC符号の2ビット以上のmビットの符号ビットが1個のシンボルとして送信される場合に、
前記単位記憶領域の前記カラム方向に、前記LDPC符号の符号ビットが書き込まれるときの書き始めの位置を、前記単位記憶領域のカラムごとに変更するカラムツイストインターリーブを、前記LDPC符号の符号ビットを並び替える並び替え処理として行う並び替え部を備え、
前記LDPC符号の符号長をNビットと、所定の正の整数をbと、それぞれ表した場合に、
前記単位記憶領域が、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記単位記憶領域の前記ロウ方向に読み出されるmbビットの符号ビットが、b個のシンボルにされるとき、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットは2ビットであり、かつ、前記整数bは1であり、
前記LDPC符号の2ビットの符号ビットは、所定の変調方式で定める22個の信号点のうちのいずれかにマッピングされ、
前記単位記憶領域は、ロウ方向に2×1ビットを記憶する2個のカラムを有し、
前記記憶部は、1以上であるL個以上の前記単位記憶領域を有し、
L個の符号語のLDPC符号は、前記記憶部のL個の前記単位記憶領域に書き込まれた後に読み出され、
前記並び替え部は、
前記単位記憶領域のカラム方向の先頭の位置のアドレスを0として、前記単位記憶領域のカラム方向の各位置のアドレスを、昇順の整数で表すとき、
前記単位記憶領域の2個のカラムのうちの1番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記単位記憶領域の2個のカラムのうちの2番目のカラムの書き始めの位置を、アドレスが3の位置とする
データ処理装置。 - LDPC(Low Density Parity Check)符号の符号ビットをロウ方向とカラム方向に記憶する記憶領域である単位記憶領域を有する記憶部の前記単位記憶領域の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットがシンボルとされ、
前記LDPC符号の2ビット以上のmビットの符号ビットが1個のシンボルとして送信される場合に、
前記単位記憶領域の前記カラム方向に、前記LDPC符号の符号ビットが書き込まれるときの書き始めの位置を、前記単位記憶領域のカラムごとに変更するカラムツイストインターリーブを、前記LDPC符号の符号ビットを並び替える並び替え処理として行う並び替え部を備え、
前記LDPC符号の符号長をNビットと、所定の正の整数をbと、それぞれ表した場合に、
前記単位記憶領域が、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記単位記憶領域の前記ロウ方向に読み出されるmbビットの符号ビットが、b個のシンボルにされるとき、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットは2ビットであり、かつ、前記整数bは2であり
前記LDPC符号の2ビットの符号ビットは、所定の変調方式で定める22個の信号点のうちのいずれかにマッピングされ、
前記単位記憶領域は、ロウ方向に2×2ビットを記憶する4個のカラムを有し、
前記記憶部は、1以上であるL個以上の前記単位記憶領域を有し、
L個の符号語のLDPC符号は、前記記憶部のL個の前記単位記憶領域に書き込まれた後に読み出され、
前記並び替え部は、
前記単位記憶領域のカラム方向の先頭の位置のアドレスを0として、前記単位記憶領域のカラム方向の各位置のアドレスを、昇順の整数で表すとき、
前記単位記憶領域の4個のカラムのうちの1番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記単位記憶領域の4個のカラムのうちの2番目のカラムの書き始めの位置を、アドレスが2の位置とし、
前記単位記憶領域の4個のカラムのうちの3番目のカラムの書き始めの位置を、アドレスが3の位置とし、
前記単位記憶領域の4個のカラムのうちの4番目のカラムの書き始めの位置を、アドレスが0の位置とする
データ処理装置。 - LDPC(Low Density Parity Check)符号の符号ビットをロウ方向とカラム方向に記憶する記憶領域である単位記憶領域を有する記憶部の前記単位記憶領域の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットがシンボルとされ、
前記LDPC符号の2ビット以上のmビットの符号ビットが1個のシンボルとして送信される場合に、
前記単位記憶領域の前記カラム方向に、前記LDPC符号の符号ビットが書き込まれるときの書き始めの位置を、前記単位記憶領域のカラムごとに変更するカラムツイストインターリーブを、前記LDPC符号の符号ビットを並び替える並び替え処理として行う並び替え部を備え、
前記LDPC符号の符号長をNビットと、所定の正の整数をbと、それぞれ表した場合に、
前記単位記憶領域が、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記単位記憶領域の前記ロウ方向に読み出されるmbビットの符号ビットが、b個のシンボルにされるとき、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットは4ビットであり、かつ、前記整数bは1であり、
前記LDPC符号の4ビットの符号ビットは、所定の変調方式で定める24個の信号点のうちのいずれかにマッピングされ、
前記単位記憶領域は、ロウ方向に4×1ビットを記憶する4個のカラムを有し、
前記記憶部は、1以上であるL個以上の前記単位記憶領域を有し、
L個の符号語のLDPC符号は、前記記憶部のL個の前記単位記憶領域に書き込まれた後に読み出され、
前記並び替え部は、
前記単位記憶領域のカラム方向の先頭の位置のアドレスを0として、前記単位記憶領域のカラム方向の各位置のアドレスを、昇順の整数で表すとき、
前記単位記憶領域の4個のカラムのうちの1番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記単位記憶領域の4個のカラムのうちの2番目のカラムの書き始めの位置を、アドレスが2の位置とし、
前記単位記憶領域の4個のカラムのうちの3番目のカラムの書き始めの位置を、アドレスが3の位置とし、
前記単位記憶領域の4個のカラムのうちの4番目のカラムの書き始めの位置を、アドレスが0の位置とする
データ処理装置。 - LDPC(Low Density Parity Check)符号の符号ビットをロウ方向とカラム方向に記憶する記憶領域である単位記憶領域を有する記憶部の前記単位記憶領域の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットがシンボルとされ、
前記LDPC符号の2ビット以上のmビットの符号ビットが1個のシンボルとして送信される場合に、
前記単位記憶領域の前記カラム方向に、前記LDPC符号の符号ビットが書き込まれるときの書き始めの位置を、前記単位記憶領域のカラムごとに変更するカラムツイストインターリーブを、前記LDPC符号の符号ビットを並び替える並び替え処理として行う並び替え部を備え、
前記LDPC符号の符号長をNビットと、所定の正の整数をbと、それぞれ表した場合に、
前記単位記憶領域が、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記単位記憶領域の前記ロウ方向に読み出されるmbビットの符号ビットが、b個のシンボルにされるとき、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットは6ビットであり、かつ、前記整数bは1であり、
前記LDPC符号の6ビットの符号ビットは、所定の変調方式で定める26個の信号点のうちのいずれかにマッピングされ、
前記単位記憶領域は、ロウ方向に6×1ビットを記憶する6個のカラムを有し、
前記記憶部は、1以上であるL個以上の前記単位記憶領域を有し、
L個の符号語のLDPC符号は、前記記憶部のL個の前記単位記憶領域に書き込まれた後に読み出され、
前記並び替え部は、
前記単位記憶領域のカラム方向の先頭の位置のアドレスを0として、前記単位記憶領域のカラム方向の各位置のアドレスを、昇順の整数で表すとき、
前記単位記憶領域の6個のカラムのうちの1番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記単位記憶領域の6個のカラムのうちの2番目のカラムの書き始めの位置を、アドレスが1の位置とし、
前記単位記憶領域の6個のカラムのうちの3番目のカラムの書き始めの位置を、アドレスが3の位置とし、
前記単位記憶領域の6個のカラムのうちの4番目のカラムの書き始めの位置を、アドレスが8の位置とし、
前記単位記憶領域の6個のカラムのうちの5番目のカラムの書き始めの位置を、アドレスが1の位置とし、
前記単位記憶領域の6個のカラムのうちの6番目のカラムの書き始めの位置を、アドレスが6の位置とする
データ処理装置。 - LDPC(Low Density Parity Check)符号の符号ビットをロウ方向とカラム方向に記憶する記憶領域である単位記憶領域を有する記憶部の前記単位記憶領域の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットがシンボルとされ、
前記LDPC符号の2ビット以上のmビットの符号ビットが1個のシンボルとして送信される場合に、
前記単位記憶領域の前記カラム方向に、前記LDPC符号の符号ビットが書き込まれるときの書き始めの位置を、前記単位記憶領域のカラムごとに変更するカラムツイストインターリーブを、前記LDPC符号の符号ビットを並び替える並び替え処理として行う並び替え部を備え、
前記LDPC符号の符号長をNビットと、所定の正の整数をbと、それぞれ表した場合に、
前記単位記憶領域が、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記単位記憶領域の前記ロウ方向に読み出されるmbビットの符号ビットが、b個のシンボルにされるとき、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットは4ビットであり、かつ、前記整数bは2であり、
前記LDPC符号の4ビットの符号ビットは、所定の変調方式で定める24個の信号点のうちのいずれかにマッピングされ、
前記単位記憶領域は、ロウ方向に4×2ビットを記憶する8個のカラムを有し、
前記記憶部は、1以上であるL個以上の前記単位記憶領域を有し、
L個の符号語のLDPC符号は、前記記憶部のL個の前記単位記憶領域に書き込まれた後に読み出され、
前記並び替え部は、
前記単位記憶領域のカラム方向の先頭の位置のアドレスを0として、前記単位記憶領域のカラム方向の各位置のアドレスを、昇順の整数で表すとき、
前記単位記憶領域の8個のカラムのうちの1番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記単位記憶領域の8個のカラムのうちの2番目のカラムの書き始めの位置を、アドレスが1の位置とし、
前記単位記憶領域の8個のカラムのうちの3番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記単位記憶領域の8個のカラムのうちの4番目のカラムの書き始めの位置を、アドレスが8の位置とし、
前記単位記憶領域の8個のカラムのうちの5番目のカラムの書き始めの位置を、アドレスが2の位置とし、
前記単位記憶領域の8個のカラムのうちの6番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記単位記憶領域の8個のカラムのうちの7番目のカラムの書き始めの位置を、アドレスが1の位置とし、
前記単位記憶領域の8個のカラムのうちの8番目のカラムの書き始めの位置を、アドレスが5の位置とする
データ処理装置。 - LDPC(Low Density Parity Check)符号の符号ビットをロウ方向とカラム方向に記憶する記憶領域である単位記憶領域を有する記憶部の前記単位記憶領域の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットがシンボルとされ、
前記LDPC符号の2ビット以上のmビットの符号ビットが1個のシンボルとして送信される場合に、
前記単位記憶領域の前記カラム方向に、前記LDPC符号の符号ビットが書き込まれるときの書き始めの位置を、前記単位記憶領域のカラムごとに変更するカラムツイストインターリーブを、前記LDPC符号の符号ビットを並び替える並び替え処理として行う並び替え部を備え、
前記LDPC符号の符号長をNビットと、所定の正の整数をbと、それぞれ表した場合に、
前記単位記憶領域が、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記単位記憶領域の前記ロウ方向に読み出されるmbビットの符号ビットが、b個のシンボルにされるとき、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットは8ビットであり、かつ、前記整数bは1であり、
前記LDPC符号の8ビットの符号ビットは、所定の変調方式で定める28個の信号点のうちのいずれかにマッピングされ、
前記単位記憶領域は、ロウ方向に8×1ビットを記憶する8個のカラムを有し、
前記記憶部は、1以上であるL個以上の前記単位記憶領域を有し、
L個の符号語のLDPC符号は、前記記憶部のL個の前記単位記憶領域に書き込まれた後に読み出され、
前記並び替え部は、
前記単位記憶領域のカラム方向の先頭の位置のアドレスを0として、前記単位記憶領域のカラム方向の各位置のアドレスを、昇順の整数で表すとき、
前記単位記憶領域の8個のカラムのうちの1番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記単位記憶領域の8個のカラムのうちの2番目のカラムの書き始めの位置を、アドレスが1の位置とし、
前記単位記憶領域の8個のカラムのうちの3番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記単位記憶領域の8個のカラムのうちの4番目のカラムの書き始めの位置を、アドレスが8の位置とし、
前記単位記憶領域の8個のカラムのうちの5番目のカラムの書き始めの位置を、アドレスが2の位置とし、
前記単位記憶領域の8個のカラムのうちの6番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記単位記憶領域の8個のカラムのうちの7番目のカラムの書き始めの位置を、アドレスが1の位置とし、
前記単位記憶領域の8個のカラムのうちの8番目のカラムの書き始めの位置を、アドレスが5の位置とする
データ処理装置。 - LDPC(Low Density Parity Check)符号の符号ビットをロウ方向とカラム方向に記憶する記憶領域である単位記憶領域を有する記憶部の前記単位記憶領域の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットがシンボルとされ、
前記LDPC符号の2ビット以上のmビットの符号ビットが1個のシンボルとして送信される場合に、
前記単位記憶領域の前記カラム方向に、前記LDPC符号の符号ビットが書き込まれるときの書き始めの位置を、前記単位記憶領域のカラムごとに変更するカラムツイストインターリーブを、前記LDPC符号の符号ビットを並び替える並び替え処理として行う並び替え部を備え、
前記LDPC符号の符号長をNビットと、所定の正の整数をbと、それぞれ表した場合に、
前記単位記憶領域が、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記単位記憶領域の前記ロウ方向に読み出されるmbビットの符号ビットが、b個のシンボルにされるとき、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットは6ビットであり、かつ、前記整数bは2であり、
前記LDPC符号の6ビットの符号ビットは、所定の変調方式で定める26個の信号点のうちのいずれかにマッピングされ、
前記単位記憶領域は、ロウ方向に6×2ビットを記憶する12個のカラムを有し、
前記記憶部は、1以上であるL個以上の前記単位記憶領域を有し、
L個の符号語のLDPC符号は、前記記憶部のL個の前記単位記憶領域に書き込まれた後に読み出され、
前記並び替え部は、
前記単位記憶領域のカラム方向の先頭の位置のアドレスを0として、前記単位記憶領域のカラム方向の各位置のアドレスを、昇順の整数で表すとき、
前記単位記憶領域の12個のカラムのうちの1番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記単位記憶領域の12個のカラムのうちの2番目のカラムの書き始めの位置を、アドレスが12の位置とし、
前記単位記憶領域の12個のカラムのうちの3番目のカラムの書き始めの位置を、アドレスが7の位置とし、
前記単位記憶領域の12個のカラムのうちの4番目のカラムの書き始めの位置を、アドレスが1の位置とし、
前記単位記憶領域の12個のカラムのうちの5番目のカラムの書き始めの位置を、アドレスが3の位置とし、
前記単位記憶領域の12個のカラムのうちの6番目のカラムの書き始めの位置を、アドレスが1の位置とし、
前記単位記憶領域の12個のカラムのうちの7番目のカラムの書き始めの位置を、アドレスが8の位置とし、
前記単位記憶領域の12個のカラムのうちの8番目のカラムの書き始めの位置を、アドレスが7の位置とし、
前記単位記憶領域の12個のカラムのうちの9番目のカラムの書き始めの位置を、アドレスが1の位置とし、
前記単位記憶領域の12個のカラムのうちの10番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記単位記憶領域の12個のカラムのうちの11番目のカラムの書き始めの位置を、アドレスが3の位置とし、
前記単位記憶領域の12個のカラムのうちの12番目のカラムの書き始めの位置を、アドレスが9の位置とする
データ処理装置。 - 前記LDPC符号は、符号化率が1/5,4/15,1/3,2/5,4/9,7/15,8/15,3/5、又は、2/3のLDPC符号であり、
前記LDPC符号の検査行列は、その検査行列の、前記符号長、及び前記符号化率に応じた情報長に対応する情報行列の1の要素の位置を360列ごとに表す検査行列初期値テーブルによって定まる前記情報行列の1の要素を、列方向に360列ごとの周期で配置して構成され、
符号化率が1/5のLDPC符号の前記検査行列初期値テーブルは、
188 518 775 1694 1820 3394 3986 4140 4224 5236 5783 6313 6371 6792 7067 7084 7173 7445 7549 7973 9043 9219 9942 10111 10258 10300 10353 10707 10769 10796 11079 11661 12025 12042 12702 12838
7 25 392 557 625 838 1377 2223 2396 3058 3335 3348 3363 3918 4040 4128 4899 5189 5474 5838 6040 6124 7777 8220 8783 9299 9785 10924 11083 11902 12381 12513 12758 12834 12871 12950
76 4691 7180 7325 11292
6454 8048 12058 12946
3953 4932 10808 12700
4605 9117 9921 10662
2984 8202 10670 12877
4357 6205 7370 10403
5559 9847 10911 11147
からなり、
符号化率が4/15のLDPC符号の前記検査行列初期値テーブルは、
1953 2331 2545 2623 4653 5012 5700 6458 6875 7605 7694 7881 8416 8758 9181 9555 9578 9932 10068 11479 11699
514 784 2059 2129 2386 2454 3396 5184 6624 6825 7533 7861 9116 9473 9601 10432 11011 11159 11378 11528 11598
483 1303 1735 2291 3302 3648 4222 4522 5511 6626 6804 7404 7752 7982 8108 8930 9151 9793 9876 10786 11879
1956 7572 9020 9971
13 1578 7445 8373
6805 6857 8615 11179
7983 8022 10017 11748
4939 8861 10444 11661
2278 3733 6265 10009
4494 7974 10649
8909 11030 11696
3131 9964 10480
からなり、
符号化率が1/3のLDPC符号の前記検査行列初期値テーブルは、
77 182 354 816 916 958 1055 1261 1553 1874 2211 2490 2999 3267 3975 5018 5952 6198 6343 7027 7045 7751 7923 8649 9010 9022 9380 9956 10204 10339
5 612 1724 1737 1911 1914 2108 2496 2809 4037 5838 6950 8049 8081 9480 9512 9724 9745 9952 10203 10207 10270 10463 10486 10499 10515 10663 10678 10706 10741
22 345 1938 3636 4016 5293 6424 6589 7426 7547 8102 9038 9095 9127 9174 9239 9279 9810 10347 10403 10408 10591 10610 10632 10660 10721 10754 10765 10773 10791
17 3435 7278 9952
1442 2518 3132 7541
5464 9226 10615 10658
426 2473 8459 10750
1862 2111 6236 10546
1010 9922 10591 10735
29 2663 6553 10749
5652 7265 7789 10708
4534 5497 10784
345 3027 10761
2823 4127 10668
84 4800 9068
からなり、
符号化率が2/5のLDPC符号の前記検査行列初期値テーブルは、
13 88 136 188 398 794 855 918 954 1950 2762 2837 2847 4209 4342 5092 5334 5498 5731 5837 6150 6942 7127 7402 7936 8235 8307 8600 9001 9419 9442 9710
619 792 1002 1148 1528 1533 1925 2207 2766 3021 3267 3593 3947 4832 4873 5109 5488 5882 6079 6097 6276 6499 6584 6738 6795 7550 7723 7786 8732 9060 9270 9401
499 717 1551 1791 2535 3135 3582 3813 4047 4309 5126 5186 5219 5716 5977 6236 6406 6586 6591 7085 7199 7485 7726 7878 8027 8066 8425 8802 9309 9464 9553 9671
658 4058 7824 8512
3245 4743 8117 9369
465 6559 8112 9461
975 2368 4444 6095
4128 5993 9182 9473
9 3822 5306 5320
4 8311 9571 9669
13 8122 8949 9656
3353 4449 5829 8053
7885 9118 9674
7575 9591 9670
431 8123 9271
4228 7587 9270
8847 9146 9556
11 5213 7763
からなり、
符号化率が4/9のLDPC符号の前記検査行列初期値テーブルは、
567 1111 1821 2216 2255 2806 2860 3463 3697 3744 3839 3951 4212 4475 4884 5157 5679 6498 7043 7340 7403 7827 8233 8470 8699
18 24 1578 2569 3538 3714 4879 4922 5825 6417 7090 7285 7291 7451 7545 7758 7857 8180 8511 8687 8834 8877 8896 8923 8956
168 1839 1944 2745 2815 3874 4427 5366 6331 6396 6503 6512 7107 7608 7663 7742 8101 8223 8710 8722 8804 8825 8861 8909 8980
1 12 395 1035 1675 1946 2788 2823 3899 4097 4382 4741 4933 5267 7094 7503 7555 7929 8136 8377 8434 8668 8739 8756 8990
2635 4688 6722 6823
11 527 7081 7698
3930 4520 5817 7864
16 657 2009 8233
2965 5337 6600
521 6304 8963
1218 3326 6124
19 5853 8813
7129 8899 8962
3467 3632 8651
5895 6516 8973
2759 3422 8965
7205 8708 8961
4928 6921 8994
364 7206 8927
3918 4050 8435
からなり、
符号化率が7/15のLDPC符号の前記検査行列初期値テーブルは、
3 137 314 327 983 1597 2028 3043 3217 4109 6020 6178 6535 6560 7146 7180 7408 7790 7893 8123 8313 8526 8616 8638
356 1197 1208 1839 1903 2712 3088 3537 4091 4301 4919 5068 6025 6195 6324 6378 6686 6829 7558 7745 8042 8382 8587 8602
18 187 1115 1417 1463 2300 2328 3502 3805 4677 4827 5551 5968 6394 6412 6753 7169 7524 7695 7976 8069 8118 8522 8582
714 2713 2726 2964 3055 3220 3334 3459 5557 5765 5841 6290 6419 6573 6856 7786 7937 8156 8286 8327 8384 8448 8539 8559
3452 7935 8092 8623
56 1955 3000 8242
1809 4094 7991 8489
2220 6455 7849 8548
1006 2576 3247 6976
2177 6048 7795 8295
1413 2595 7446 8594
2101 3714 7541 8531
10 5961 7484
3144 4636 5282
5708 5875 8390
3322 5223 7975
197 4653 8283
598 5393 8624
906 7249 7542
1223 2148 8195
976 2001 5005
からなり、
符号化率が8/15のLDPC符号の前記検査行列初期値テーブルは、
32 384 430 591 1296 1976 1999 2137 2175 3638 4214 4304 4486 4662 4999 5174 5700 6969 7115 7138 7189
1788 1881 1910 2724 4504 4928 4973 5616 5686 5718 5846 6523 6893 6994 7074 7100 7277 7399 7476 7480 7537
2791 2824 2927 4196 4298 4800 4948 5361 5401 5688 5818 5862 5969 6029 6244 6645 6962 7203 7302 7454 7534
574 1461 1826 2056 2069 2387 2794 3349 3366 4951 5826 5834 5903 6640 6762 6786 6859 7043 7418 7431 7554
14 178 675 823 890 930 1209 1311 2898 4339 4600 5203 6485 6549 6970 7208 7218 7298 7454 7457 7462
4075 4188 7313 7553
5145 6018 7148 7507
3198 4858 6983 7033
3170 5126 5625 6901
2839 6093 7071 7450
11 3735 5413
2497 5400 7238
2067 5172 5714
1889 7173 7329
1795 2773 3499
2695 2944 6735
3221 4625 5897
1690 6122 6816
5013 6839 7358
1601 6849 7415
2180 7389 7543
2121 6838 7054
1948 3109 5046
272 1015 7464
からなり、
符号化率が3/5のLDPC符号の前記検査行列初期値テーブルは、
41 588 1367 1831 1964 3424 3732 4590 4677 5455 5542 5627 6415
904 1706 2800 3732 3783 4217 4507 4999 6010 6218 6282 6363 6456
356 1871 2216 2629 2994 3719 5194 5585 6012 6273 6393 6457 6474
1676 2419 2604 3939 4186 5080 5400 5552 5971 6023 6324 6442 6445
3 770 2770 3457 3815 4253 4512 4671 5390 5393 5818 5978 6441
491 548 1033 1042 1187 3816 4378 4956 5049 5649 5684 6177 6475
1489 2817 3377 3716 4229 4512 4664 5065 5257 5477 5550 5950 6447
1546 2444 4684
15 3546 6220
1427 6199 6430
103 3629 5526
1330 6150 6255
363 5660 6422
4069 5586 5885
722 820 2823
204 2820 6181
3710 6077 6106
2655 5428 6264
1850 5989 6245
2701 5315 6477
1286 4462 6159
3356 4359 4805
13 4416 4800
3103 4357 4685
1163 5127 6435
164 3202 3934
36 230 3514
からなり、
符号化率が2/3のLDPC符号の前記検査行列初期値テーブルは、
76 545 1005 1029 1390 1970 2525 2971 3448 3845 4088 4114 4163 4373 4640 4705 4970 5094
14 463 600 1676 2239 2319 2326 2815 2887 4278 4457 4493 4597 4918 4989 5038 5261 5384
451 632 829 1006 1530 1723 2205 2587 2801 3041 3849 4382 4595 4727 5006 5156 5224 5286
211 265 1293 1777 1926 2214 2909 2957 3178 3278 3771 4547 4563 4737 4879 5068 5232 5344
6 2901 3925 5384
2858 4152 5006 5202
9 1232 2063 2768
7 11 2781 3871
12 2161 2820 4078
3 3510 4668 5323
253 411 3215 5241
3919 4789 5040 5302
12 5113 5256 5352
9 1461 4004 5241
1688 3585 4480 5394
8 2127 3469 4360
2827 4049 5084 5379
1770 3331 5315 5386
1885 2817 4900 5088
2568 3854 4660
1604 3565 5373
2317 4636 5156
2480 2816 4094
14 4518 4826
127 1192 3872
93 2282 3663
2962 5085 5314
2078 4277 5089
9 5280 5292
50 2847 4742
からなる
請求項1ないし7に記載のいずれかのデータ処理装置。 - 前記LDPC符号は、
DVB-T.2の規格に規定されている、符号長が16200ビットで、符号化率が1/4,1/2,3/5,2/3、若しくは、3/4のLDPC符号、
又は、DVB-S.2の規格に規定されている、符号長が16200ビットで、符号化率が1/3若しくは2/5のLDPC符号
である
請求項1ないし7に記載のいずれかのデータ処理装置。 - LDPC(Low Density Parity Check)符号の符号ビットをロウ方向とカラム方向に記憶する記憶領域である単位記憶領域を有する記憶部の前記単位記憶領域の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットがシンボルとされ、
前記LDPC符号の2ビット以上のmビットの符号ビットが1個のシンボルとして送信される場合に、
前記単位記憶領域の前記カラム方向に、前記LDPC符号の符号ビットが書き込まれるときの書き始めの位置を、前記単位記憶領域のカラムごとに変更するカラムツイストインターリーブを、前記LDPC符号の符号ビットを並び替える並び替え処理として行う並び替えステップを備え、
前記LDPC符号の符号長をNビットと、所定の正の整数をbと、それぞれ表した場合に、
前記単位記憶領域が、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記単位記憶領域の前記ロウ方向に読み出されるmbビットの符号ビットが、b個のシンボルにされるとき、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットは2ビットであり、かつ、前記整数bは1であり、
前記LDPC符号の2ビットの符号ビットは、所定の変調方式で定める22個の信号点のうちのいずれかにマッピングされ、
前記単位記憶領域は、ロウ方向に2×1ビットを記憶する2個のカラムを有し、
前記記憶部は、1以上であるL個以上の前記単位記憶領域を有し、
L個の符号語のLDPC符号は、前記記憶部のL個の前記単位記憶領域に書き込まれた後に読み出され、
前記並び替えステップは、
前記単位記憶領域のカラム方向の先頭の位置のアドレスを0として、前記単位記憶領域のカラム方向の各位置のアドレスを、昇順の整数で表すとき、
前記単位記憶領域の2個のカラムのうちの1番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記単位記憶領域の2個のカラムのうちの2番目のカラムの書き始めの位置を、アドレスが3の位置とする
データ処理方法。 - LDPC(Low Density Parity Check)符号の符号ビットをロウ方向とカラム方向に記憶する記憶領域である単位記憶領域を有する記憶部の前記単位記憶領域の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットがシンボルとされ、
前記LDPC符号の2ビット以上のmビットの符号ビットが1個のシンボルとして送信される場合に、
前記単位記憶領域の前記カラム方向に、前記LDPC符号の符号ビットが書き込まれるときの書き始めの位置を、前記単位記憶領域のカラムごとに変更するカラムツイストインターリーブを、前記LDPC符号の符号ビットを並び替える並び替え処理として行う並び替えステップを備え、
前記LDPC符号の符号長をNビットと、所定の正の整数をbと、それぞれ表した場合に、
前記単位記憶領域が、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記単位記憶領域の前記ロウ方向に読み出されるmbビットの符号ビットが、b個のシンボルにされるとき、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットは2ビットであり、かつ、前記整数bは2であり、
前記LDPC符号の2ビットの符号ビットは、所定の変調方式で定める22個の信号点のうちのいずれかにマッピングされ、
前記単位記憶領域は、ロウ方向に2×2ビットを記憶する4個のカラムを有し、
前記記憶部は、1以上であるL個以上の前記単位記憶領域を有し、
L個の符号語のLDPC符号は、前記記憶部のL個の前記単位記憶領域に書き込まれた後に読み出され、
前記並び替えステップは、
前記単位記憶領域のカラム方向の先頭の位置のアドレスを0として、前記単位記憶領域のカラム方向の各位置のアドレスを、昇順の整数で表すとき、
前記単位記憶領域の4個のカラムのうちの1番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記単位記憶領域の4個のカラムのうちの2番目のカラムの書き始めの位置を、アドレスが2の位置とし、
前記単位記憶領域の4個のカラムのうちの3番目のカラムの書き始めの位置を、アドレスが3の位置とし、
前記単位記憶領域の4個のカラムのうちの4番目のカラムの書き始めの位置を、アドレスが0の位置とする
データ処理方法。 - LDPC(Low Density Parity Check)符号の符号ビットをロウ方向とカラム方向に記憶する記憶領域である単位記憶領域を有する記憶部の前記単位記憶領域の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットがシンボルとされ、
前記LDPC符号の2ビット以上のmビットの符号ビットが1個のシンボルとして送信される場合に、
前記単位記憶領域の前記カラム方向に、前記LDPC符号の符号ビットが書き込まれるときの書き始めの位置を、前記単位記憶領域のカラムごとに変更するカラムツイストインターリーブを、前記LDPC符号の符号ビットを並び替える並び替え処理として行う並び替えステップを備え、
前記LDPC符号の符号長をNビットと、所定の正の整数をbと、それぞれ表した場合に、
前記単位記憶領域が、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記単位記憶領域の前記ロウ方向に読み出されるmbビットの符号ビットが、b個のシンボルにされるとき、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットは4ビットであり、かつ、前記整数bは1であり、
前記LDPC符号の4ビットの符号ビットは、所定の変調方式で定める24個の信号点のうちのいずれかにマッピングされ、
前記単位記憶領域は、ロウ方向に4×1ビットを記憶する4個のカラムを有し、
前記記憶部は、1以上であるL個以上の前記単位記憶領域を有し、
L個の符号語のLDPC符号は、前記記憶部のL個の前記単位記憶領域に書き込まれた後に読み出され、
前記並び替えステップは、
前記単位記憶領域のカラム方向の先頭の位置のアドレスを0として、前記単位記憶領域のカラム方向の各位置のアドレスを、昇順の整数で表すとき、
前記単位記憶領域の4個のカラムのうちの1番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記単位記憶領域の4個のカラムのうちの2番目のカラムの書き始めの位置を、アドレスが2の位置とし、
前記単位記憶領域の4個のカラムのうちの3番目のカラムの書き始めの位置を、アドレスが3の位置とし、
前記単位記憶領域の4個のカラムのうちの4番目のカラムの書き始めの位置を、アドレスが0の位置とする
データ処理方法。 - LDPC(Low Density Parity Check)符号の符号ビットをロウ方向とカラム方向に記憶する記憶領域である単位記憶領域を有する記憶部の前記単位記憶領域の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットがシンボルとされ、
前記LDPC符号の2ビット以上のmビットの符号ビットが1個のシンボルとして送信される場合に、
前記単位記憶領域の前記カラム方向に、前記LDPC符号の符号ビットが書き込まれるときの書き始めの位置を、前記単位記憶領域のカラムごとに変更するカラムツイストインターリーブを、前記LDPC符号の符号ビットを並び替える並び替え処理として行う並び替えステップを備え、
前記LDPC符号の符号長をNビットと、所定の正の整数をbと、それぞれ表した場合に、
前記単位記憶領域が、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記単位記憶領域の前記ロウ方向に読み出されるmbビットの符号ビットが、b個のシンボルにされるとき、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットは6ビットであり、かつ、前記整数bは1であり、
前記LDPC符号の6ビットの符号ビットは、所定の変調方式で定める26個の信号点のうちのいずれかにマッピングされ、
前記単位記憶領域は、ロウ方向に6×1ビットを記憶する6個のカラムを有し、
前記記憶部は、1以上であるL個以上の前記単位記憶領域を有し、
L個の符号語のLDPC符号は、前記記憶部のL個の前記単位記憶領域に書き込まれた後に読み出され、
前記並び替えステップは、
前記単位記憶領域のカラム方向の先頭の位置のアドレスを0として、前記単位記憶領域のカラム方向の各位置のアドレスを、昇順の整数で表すとき、
前記単位記憶領域の6個のカラムのうちの1番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記単位記憶領域の6個のカラムのうちの2番目のカラムの書き始めの位置を、アドレスが1の位置とし、
前記単位記憶領域の6個のカラムのうちの3番目のカラムの書き始めの位置を、アドレスが3の位置とし、
前記単位記憶領域の6個のカラムのうちの4番目のカラムの書き始めの位置を、アドレスが8の位置とし、
前記単位記憶領域の6個のカラムのうちの5番目のカラムの書き始めの位置を、アドレスが1の位置とし、
前記単位記憶領域の6個のカラムのうちの6番目のカラムの書き始めの位置を、アドレスが6の位置とする
データ処理方法。 - LDPC(Low Density Parity Check)符号の符号ビットをロウ方向とカラム方向に記憶する記憶領域である単位記憶領域を有する記憶部の前記単位記憶領域の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットがシンボルとされ、
前記LDPC符号の2ビット以上のmビットの符号ビットが1個のシンボルとして送信される場合に、
前記単位記憶領域の前記カラム方向に、前記LDPC符号の符号ビットが書き込まれるときの書き始めの位置を、前記単位記憶領域のカラムごとに変更するカラムツイストインターリーブを、前記LDPC符号の符号ビットを並び替える並び替え処理として行う並び替えステップを備え、
前記LDPC符号の符号長をNビットと、所定の正の整数をbと、それぞれ表した場合に、
前記単位記憶領域が、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記単位記憶領域の前記ロウ方向に読み出されるmbビットの符号ビットが、b個のシンボルにされるとき、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットは4ビットであり、かつ、前記整数bは2であり、
前記LDPC符号の4ビットの符号ビットは、所定の変調方式で定める24個の信号点のうちのいずれかにマッピングされ、
前記単位記憶領域は、ロウ方向に4×2ビットを記憶する8個のカラムを有し、
前記記憶部は、1以上であるL個以上の前記単位記憶領域を有し、
L個の符号語のLDPC符号は、前記記憶部のL個の前記単位記憶領域に書き込まれた後に読み出され、
前記並び替えステップは、
前記単位記憶領域のカラム方向の先頭の位置のアドレスを0として、前記単位記憶領域のカラム方向の各位置のアドレスを、昇順の整数で表すとき、
前記単位記憶領域の8個のカラムのうちの1番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記単位記憶領域の8個のカラムのうちの2番目のカラムの書き始めの位置を、アドレスが1の位置とし、
前記単位記憶領域の8個のカラムのうちの3番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記単位記憶領域の8個のカラムのうちの4番目のカラムの書き始めの位置を、アドレスが8の位置とし、
前記単位記憶領域の8個のカラムのうちの5番目のカラムの書き始めの位置を、アドレスが2の位置とし、
前記単位記憶領域の8個のカラムのうちの6番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記単位記憶領域の8個のカラムのうちの7番目のカラムの書き始めの位置を、アドレスが1の位置とし、
前記単位記憶領域の8個のカラムのうちの8番目のカラムの書き始めの位置を、アドレスが5の位置とする
データ処理方法。 - LDPC(Low Density Parity Check)符号の符号ビットをロウ方向とカラム方向に記憶する記憶領域である単位記憶領域を有する記憶部の前記単位記憶領域の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットがシンボルとされ、
前記LDPC符号の2ビット以上のmビットの符号ビットが1個のシンボルとして送信される場合に、
前記単位記憶領域の前記カラム方向に、前記LDPC符号の符号ビットが書き込まれるときの書き始めの位置を、前記単位記憶領域のカラムごとに変更するカラムツイストインターリーブを、前記LDPC符号の符号ビットを並び替える並び替え処理として行う並び替えステップを備え、
前記LDPC符号の符号長をNビットと、所定の正の整数をbと、それぞれ表した場合に、
前記単位記憶領域が、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記単位記憶領域の前記ロウ方向に読み出されるmbビットの符号ビットが、b個のシンボルにされるとき、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットは8ビットであり、かつ、前記整数bは1であり、
前記LDPC符号の8ビットの符号ビットは、所定の変調方式で定める28個の信号点のうちのいずれかにマッピングされ、
前記単位記憶領域は、ロウ方向に8×1ビットを記憶する8個のカラムを有し、
前記記憶部は、1以上であるL個以上の前記単位記憶領域を有し、
L個の符号語のLDPC符号は、前記記憶部のL個の前記単位記憶領域に書き込まれた後に読み出され、
前記並び替えステップは、
前記単位記憶領域のカラム方向の先頭の位置のアドレスを0として、前記単位記憶領域のカラム方向の各位置のアドレスを、昇順の整数で表すとき、
前記単位記憶領域の8個のカラムのうちの1番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記単位記憶領域の8個のカラムのうちの2番目のカラムの書き始めの位置を、アドレスが1の位置とし、
前記単位記憶領域の8個のカラムのうちの3番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記単位記憶領域の8個のカラムのうちの4番目のカラムの書き始めの位置を、アドレスが8の位置とし、
前記単位記憶領域の8個のカラムのうちの5番目のカラムの書き始めの位置を、アドレスが2の位置とし、
前記単位記憶領域の8個のカラムのうちの6番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記単位記憶領域の8個のカラムのうちの7番目のカラムの書き始めの位置を、アドレスが1の位置とし、
前記単位記憶領域の8個のカラムのうちの8番目のカラムの書き始めの位置を、アドレスが5の位置とする
データ処理方法。 - LDPC(Low Density Parity Check)符号の符号ビットをロウ方向とカラム方向に記憶する記憶領域である単位記憶領域を有する記憶部の前記単位記憶領域の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットがシンボルとされ、
前記LDPC符号の2ビット以上のmビットの符号ビットが1個のシンボルとして送信される場合に、
前記単位記憶領域の前記カラム方向に、前記LDPC符号の符号ビットが書き込まれるときの書き始めの位置を、前記単位記憶領域のカラムごとに変更するカラムツイストインターリーブを、前記LDPC符号の符号ビットを並び替える並び替え処理として行う並び替えステップを備え、
前記LDPC符号の符号長をNビットと、所定の正の整数をbと、それぞれ表した場合に、
前記単位記憶領域が、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記単位記憶領域の前記ロウ方向に読み出されるmbビットの符号ビットが、b個のシンボルにされるとき、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットは6ビットであり、かつ、前記整数bは2であり、
前記LDPC符号の6ビットの符号ビットは、所定の変調方式で定める26個の信号点のうちのいずれかにマッピングされ、
前記単位記憶領域は、ロウ方向に6×2ビットを記憶する12個のカラムを有し、
前記記憶部は、1以上であるL個以上の前記単位記憶領域を有し、
L個の符号語のLDPC符号は、前記記憶部のL個の前記単位記憶領域に書き込まれた後に読み出され、
前記並び替えステップは、
前記単位記憶領域のカラム方向の先頭の位置のアドレスを0として、前記単位記憶領域のカラム方向の各位置のアドレスを、昇順の整数で表すとき、
前記単位記憶領域の12個のカラムのうちの1番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記単位記憶領域の12個のカラムのうちの2番目のカラムの書き始めの位置を、アドレスが12の位置とし、
前記単位記憶領域の12個のカラムのうちの3番目のカラムの書き始めの位置を、アドレスが7の位置とし、
前記単位記憶領域の12個のカラムのうちの4番目のカラムの書き始めの位置を、アドレスが1の位置とし、
前記単位記憶領域の12個のカラムのうちの5番目のカラムの書き始めの位置を、アドレスが3の位置とし、
前記単位記憶領域の12個のカラムのうちの6番目のカラムの書き始めの位置を、アドレスが1の位置とし、
前記単位記憶領域の12個のカラムのうちの7番目のカラムの書き始めの位置を、アドレスが8の位置とし、
前記単位記憶領域の12個のカラムのうちの8番目のカラムの書き始めの位置を、アドレスが7の位置とし、
前記単位記憶領域の12個のカラムのうちの9番目のカラムの書き始めの位置を、アドレスが1の位置とし、
前記単位記憶領域の12個のカラムのうちの10番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記単位記憶領域の12個のカラムのうちの11番目のカラムの書き始めの位置を、アドレスが3の位置とし、
前記単位記憶領域の12個のカラムのうちの12番目のカラムの書き始めの位置を、アドレスが9の位置とする
データ処理方法。 - LDPC(Low Density Parity Check)符号の符号ビットをロウ方向とカラム方向に記憶する記憶領域である単位記憶領域を有する記憶部の前記単位記憶領域の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットがシンボルとされ、
前記LDPC符号の2ビット以上のmビットの符号ビットが1個のシンボルとして送信される場合に、
前記単位記憶領域の前記カラム方向に、前記LDPC符号の符号ビットが書き込まれるときの書き始めの位置を、前記単位記憶領域のカラムごとに変更するカラムツイストインターリーブを、前記LDPC符号の符号ビットを並び替える並び替え処理として行う並び替え部を備え、
前記LDPC符号の符号長をNビットと、所定の正の整数をbと、それぞれ表した場合に、
前記単位記憶領域が、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記単位記憶領域の前記ロウ方向に読み出されるmbビットの符号ビットが、b個のシンボルにされるとき、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットは2ビットであり、かつ、前記整数bは1であり、
前記LDPC符号の2ビットの符号ビットは、所定の変調方式で定める22個の信号点のうちのいずれかにマッピングされ、
前記単位記憶領域は、ロウ方向に2×1ビットを記憶する2個のカラムを有し、
前記記憶部は、1以上であるL個以上の前記単位記憶領域を有し、
L個の符号語のLDPC符号は、前記記憶部のL個の前記単位記憶領域に書き込まれた後に読み出され、
前記並び替え部は、
前記単位記憶領域のカラム方向の先頭の位置のアドレスを0として、前記単位記憶領域のカラム方向の各位置のアドレスを、昇順の整数で表すとき、
前記単位記憶領域の2個のカラムのうちの1番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記単位記憶領域の2個のカラムのうちの2番目のカラムの書き始めの位置を、アドレスが3の位置とする
送信装置で得られる、前記並び替え処理後の符号ビットを、元の並びに戻す逆並び替え処理を行う逆並び替え部を備える
データ処理装置。 - LDPC(Low Density Parity Check)符号の符号ビットをロウ方向とカラム方向に記憶する記憶領域である単位記憶領域を有する記憶部の前記単位記憶領域の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットがシンボルとされ、
前記LDPC符号の2ビット以上のmビットの符号ビットが1個のシンボルとして送信される場合に、
前記単位記憶領域の前記カラム方向に、前記LDPC符号の符号ビットが書き込まれるときの書き始めの位置を、前記単位記憶領域のカラムごとに変更するカラムツイストインターリーブを、前記LDPC符号の符号ビットを並び替える並び替え処理として行う並び替え部を備え、
前記LDPC符号の符号長をNビットと、所定の正の整数をbと、それぞれ表した場合に、
前記単位記憶領域が、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記単位記憶領域の前記ロウ方向に読み出されるmbビットの符号ビットが、b個のシンボルにされるとき、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットは2ビットであり、かつ、前記整数bは2であり、
前記LDPC符号の2ビットの符号ビットは、所定の変調方式で定める22個の信号点のうちのいずれかにマッピングされ、
前記単位記憶領域は、ロウ方向に2×2ビットを記憶する4個のカラムを有し、
前記記憶部は、1以上であるL個以上の前記単位記憶領域を有し、
L個の符号語のLDPC符号は、前記記憶部のL個の前記単位記憶領域に書き込まれた後に読み出され、
前記並び替え部は、
前記単位記憶領域のカラム方向の先頭の位置のアドレスを0として、前記単位記憶領域のカラム方向の各位置のアドレスを、昇順の整数で表すとき、
前記単位記憶領域の4個のカラムのうちの1番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記単位記憶領域の4個のカラムのうちの2番目のカラムの書き始めの位置を、アドレスが2の位置とし、
前記単位記憶領域の4個のカラムのうちの3番目のカラムの書き始めの位置を、アドレスが3の位置とし、
前記単位記憶領域の4個のカラムのうちの4番目のカラムの書き始めの位置を、アドレスが0の位置とする
送信装置で得られる、前記並び替え処理後の符号ビットを、元の並びに戻す逆並び替え処理を行う逆並び替え部を備える
データ処理装置。 - LDPC(Low Density Parity Check)符号の符号ビットをロウ方向とカラム方向に記憶する記憶領域である単位記憶領域を有する記憶部の前記単位記憶領域の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットがシンボルとされ、
前記LDPC符号の2ビット以上のmビットの符号ビットが1個のシンボルとして送信される場合に、
前記単位記憶領域の前記カラム方向に、前記LDPC符号の符号ビットが書き込まれるときの書き始めの位置を、前記単位記憶領域のカラムごとに変更するカラムツイストインターリーブを、前記LDPC符号の符号ビットを並び替える並び替え処理として行う並び替え部を備え、
前記LDPC符号の符号長をNビットと、所定の正の整数をbと、それぞれ表した場合に、
前記単位記憶領域が、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記単位記憶領域の前記ロウ方向に読み出されるmbビットの符号ビットが、b個のシンボルにされるとき、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットは4ビットであり、かつ、前記整数bは1であり、
前記LDPC符号の4ビットの符号ビットは、所定の変調方式で定める24個の信号点のうちのいずれかにマッピングされ、
前記単位記憶領域は、ロウ方向に4×1ビットを記憶する4個のカラムを有し、
前記記憶部は、1以上であるL個以上の前記単位記憶領域を有し、
L個の符号語のLDPC符号は、前記記憶部のL個の前記単位記憶領域に書き込まれた後に読み出され、
前記並び替え部は、
前記単位記憶領域のカラム方向の先頭の位置のアドレスを0として、前記単位記憶領域のカラム方向の各位置のアドレスを、昇順の整数で表すとき、
前記単位記憶領域の4個のカラムのうちの1番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記単位記憶領域の4個のカラムのうちの2番目のカラムの書き始めの位置を、アドレスが2の位置とし、
前記単位記憶領域の4個のカラムのうちの3番目のカラムの書き始めの位置を、アドレスが3の位置とし、
前記単位記憶領域の4個のカラムのうちの4番目のカラムの書き始めの位置を、アドレスが0の位置とする
送信装置で得られる、前記並び替え処理後の符号ビットを、元の並びに戻す逆並び替え処理を行う逆並び替え部を備える
データ処理装置。 - LDPC(Low Density Parity Check)符号の符号ビットをロウ方向とカラム方向に記憶する記憶領域である単位記憶領域を有する記憶部の前記単位記憶領域の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットがシンボルとされ、
前記LDPC符号の2ビット以上のmビットの符号ビットが1個のシンボルとして送信される場合に、
前記単位記憶領域の前記カラム方向に、前記LDPC符号の符号ビットが書き込まれるときの書き始めの位置を、前記単位記憶領域のカラムごとに変更するカラムツイストインターリーブを、前記LDPC符号の符号ビットを並び替える並び替え処理として行う並び替え部を備え、
前記LDPC符号の符号長をNビットと、所定の正の整数をbと、それぞれ表した場合に、
前記単位記憶領域が、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記単位記憶領域の前記ロウ方向に読み出されるmbビットの符号ビットが、b個のシンボルにされるとき、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットは6ビットであり、かつ、前記整数bは1であり、
前記LDPC符号の6ビットの符号ビットは、所定の変調方式で定める26個の信号点のうちのいずれかにマッピングされ、
前記単位記憶領域は、ロウ方向に6×1ビットを記憶する6個のカラムを有し、
前記記憶部は、1以上であるL個以上の前記単位記憶領域を有し、
L個の符号語のLDPC符号は、前記記憶部のL個の前記単位記憶領域に書き込まれた後に読み出され、
前記並び替え部は、
前記単位記憶領域のカラム方向の先頭の位置のアドレスを0として、前記単位記憶領域のカラム方向の各位置のアドレスを、昇順の整数で表すとき、
前記単位記憶領域の6個のカラムのうちの1番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記単位記憶領域の6個のカラムのうちの2番目のカラムの書き始めの位置を、アドレスが1の位置とし、
前記単位記憶領域の6個のカラムのうちの3番目のカラムの書き始めの位置を、アドレスが3の位置とし、
前記単位記憶領域の6個のカラムのうちの4番目のカラムの書き始めの位置を、アドレスが8の位置とし、
前記単位記憶領域の6個のカラムのうちの5番目のカラムの書き始めの位置を、アドレスが1の位置とし、
前記単位記憶領域の6個のカラムのうちの6番目のカラムの書き始めの位置を、アドレスが6の位置とする
送信装置で得られる、前記並び替え処理後の符号ビットを、元の並びに戻す逆並び替え処理を行う逆並び替え部を備える
データ処理装置。 - LDPC(Low Density Parity Check)符号の符号ビットをロウ方向とカラム方向に記憶する記憶領域である単位記憶領域を有する記憶部の前記単位記憶領域の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットがシンボルとされ、
前記LDPC符号の2ビット以上のmビットの符号ビットが1個のシンボルとして送信される場合に、
前記単位記憶領域の前記カラム方向に、前記LDPC符号の符号ビットが書き込まれるときの書き始めの位置を、前記単位記憶領域のカラムごとに変更するカラムツイストインターリーブを、前記LDPC符号の符号ビットを並び替える並び替え処理として行う並び替え部を備え、
前記LDPC符号の符号長をNビットと、所定の正の整数をbと、それぞれ表した場合に、
前記単位記憶領域が、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記単位記憶領域の前記ロウ方向に読み出されるmbビットの符号ビットが、b個のシンボルにされるとき、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットは4ビットであり、かつ、前記整数bは2であり、
前記LDPC符号の4ビットの符号ビットは、所定の変調方式で定める24個の信号点のうちのいずれかにマッピングされ、
前記単位記憶領域は、ロウ方向に4×2ビットを記憶する8個のカラムを有し、
前記記憶部は、1以上であるL個以上の前記単位記憶領域を有し、
L個の符号語のLDPC符号は、前記記憶部のL個の前記単位記憶領域に書き込まれた後に読み出され、
前記並び替え部は、
前記単位記憶領域のカラム方向の先頭の位置のアドレスを0として、前記単位記憶領域のカラム方向の各位置のアドレスを、昇順の整数で表すとき、
前記単位記憶領域の8個のカラムのうちの1番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記単位記憶領域の8個のカラムのうちの2番目のカラムの書き始めの位置を、アドレスが1の位置とし、
前記単位記憶領域の8個のカラムのうちの3番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記単位記憶領域の8個のカラムのうちの4番目のカラムの書き始めの位置を、アドレスが8の位置とし、
前記単位記憶領域の8個のカラムのうちの5番目のカラムの書き始めの位置を、アドレスが2の位置とし、
前記単位記憶領域の8個のカラムのうちの6番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記単位記憶領域の8個のカラムのうちの7番目のカラムの書き始めの位置を、アドレスが1の位置とし、
前記単位記憶領域の8個のカラムのうちの8番目のカラムの書き始めの位置を、アドレスが5の位置とする
送信装置で得られる、前記並び替え処理後の符号ビットを、元の並びに戻す逆並び替え処理を行う逆並び替え部を備える
データ処理装置。 - LDPC(Low Density Parity Check)符号の符号ビットをロウ方向とカラム方向に記憶する記憶領域である単位記憶領域を有する記憶部の前記単位記憶領域の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットがシンボルとされ、
前記LDPC符号の2ビット以上のmビットの符号ビットが1個のシンボルとして送信される場合に、
前記単位記憶領域の前記カラム方向に、前記LDPC符号の符号ビットが書き込まれるときの書き始めの位置を、前記単位記憶領域のカラムごとに変更するカラムツイストインターリーブを、前記LDPC符号の符号ビットを並び替える並び替え処理として行う並び替え部を備え、
前記LDPC符号の符号長をNビットと、所定の正の整数をbと、それぞれ表した場合に、
前記単位記憶領域が、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記単位記憶領域の前記ロウ方向に読み出されるmbビットの符号ビットが、b個のシンボルにされるとき、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットは8ビットであり、かつ、前記整数bは1であり、
前記LDPC符号の8ビットの符号ビットは、所定の変調方式で定める28個の信号点のうちのいずれかにマッピングされ、
前記単位記憶領域は、ロウ方向に8×1ビットを記憶する8個のカラムを有し、
前記記憶部は、1以上であるL個以上の前記単位記憶領域を有し、
L個の符号語のLDPC符号は、前記記憶部のL個の前記単位記憶領域に書き込まれた後に読み出され、
前記並び替え部は、
前記単位記憶領域のカラム方向の先頭の位置のアドレスを0として、前記単位記憶領域のカラム方向の各位置のアドレスを、昇順の整数で表すとき、
前記単位記憶領域の8個のカラムのうちの1番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記単位記憶領域の8個のカラムのうちの2番目のカラムの書き始めの位置を、アドレスが1の位置とし、
前記単位記憶領域の8個のカラムのうちの3番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記単位記憶領域の8個のカラムのうちの4番目のカラムの書き始めの位置を、アドレスが8の位置とし、
前記単位記憶領域の8個のカラムのうちの5番目のカラムの書き始めの位置を、アドレスが2の位置とし、
前記単位記憶領域の8個のカラムのうちの6番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記単位記憶領域の8個のカラムのうちの7番目のカラムの書き始めの位置を、アドレスが1の位置とし、
前記単位記憶領域の8個のカラムのうちの8番目のカラムの書き始めの位置を、アドレスが5の位置とする
送信装置で得られる、前記並び替え処理後の符号ビットを、元の並びに戻す逆並び替え処理を行う逆並び替え部を備える
データ処理装置。 - LDPC(Low Density Parity Check)符号の符号ビットをロウ方向とカラム方向に記憶する記憶領域である単位記憶領域を有する記憶部の前記単位記憶領域の前記カラム方向に書き込まれ、前記ロウ方向に読み出される前記LDPC符号の符号ビットがシンボルとされ、
前記LDPC符号の2ビット以上のmビットの符号ビットが1個のシンボルとして送信される場合に、
前記単位記憶領域の前記カラム方向に、前記LDPC符号の符号ビットが書き込まれるときの書き始めの位置を、前記単位記憶領域のカラムごとに変更するカラムツイストインターリーブを、前記LDPC符号の符号ビットを並び替える並び替え処理として行う並び替え部を備え、
前記LDPC符号の符号長をNビットと、所定の正の整数をbと、それぞれ表した場合に、
前記単位記憶領域が、前記ロウ方向にmbビットを記憶するとともに、前記カラム方向にN/(mb)ビットを記憶し、
前記単位記憶領域の前記ロウ方向に読み出されるmbビットの符号ビットが、b個のシンボルにされるとき、
前記LDPC符号は、符号長Nが16200ビットのLDPC符号であり、
前記mビットは6ビットであり、かつ、前記整数bは2であり、
前記LDPC符号の6ビットの符号ビットは、所定の変調方式で定める26個の信号点のうちのいずれかにマッピングされ、
前記単位記憶領域は、ロウ方向に6×2ビットを記憶する12個のカラムを有し、
前記記憶部は、1以上であるL個以上の前記単位記憶領域を有し、
L個の符号語のLDPC符号は、前記記憶部のL個の前記単位記憶領域に書き込まれた後に読み出され、
前記並び替え部は、
前記単位記憶領域のカラム方向の先頭の位置のアドレスを0として、前記単位記憶領域のカラム方向の各位置のアドレスを、昇順の整数で表すとき、
前記単位記憶領域の12個のカラムのうちの1番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記単位記憶領域の12個のカラムのうちの2番目のカラムの書き始めの位置を、アドレスが12の位置とし、
前記単位記憶領域の12個のカラムのうちの3番目のカラムの書き始めの位置を、アドレスが7の位置とし、
前記単位記憶領域の12個のカラムのうちの4番目のカラムの書き始めの位置を、アドレスが1の位置とし、
前記単位記憶領域の12個のカラムのうちの5番目のカラムの書き始めの位置を、アドレスが3の位置とし、
前記単位記憶領域の12個のカラムのうちの6番目のカラムの書き始めの位置を、アドレスが1の位置とし、
前記単位記憶領域の12個のカラムのうちの7番目のカラムの書き始めの位置を、アドレスが8の位置とし、
前記単位記憶領域の12個のカラムのうちの8番目のカラムの書き始めの位置を、アドレスが7の位置とし、
前記単位記憶領域の12個のカラムのうちの9番目のカラムの書き始めの位置を、アドレスが1の位置とし、
前記単位記憶領域の12個のカラムのうちの10番目のカラムの書き始めの位置を、アドレスが0の位置とし、
前記単位記憶領域の12個のカラムのうちの11番目のカラムの書き始めの位置を、アドレスが3の位置とし、
前記単位記憶領域の12個のカラムのうちの12番目のカラムの書き始めの位置を、アドレスが9の位置とする
送信装置で得られる、前記並び替え処理後の符号ビットを、元の並びに戻す逆並び替え処理を行う逆並び替え部を備える
データ処理装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011025237A JP5672489B2 (ja) | 2011-02-08 | 2011-02-08 | データ処理装置、及び、データ処理方法 |
CN201280006754.7A CN103339863B (zh) | 2011-02-08 | 2012-02-01 | 数据处理装置和数据处理方法 |
CN201610204807.6A CN105871384A (zh) | 2011-02-08 | 2012-02-01 | 数据处理装置和数据处理方法 |
US13/982,494 US9094043B2 (en) | 2011-02-08 | 2012-02-01 | Data processing device and data processing method |
EP12744385.1A EP2675068B1 (en) | 2011-02-08 | 2012-02-01 | Column-twist interleaving for ldpc codes |
PCT/JP2012/052233 WO2012108308A1 (ja) | 2011-02-08 | 2012-02-01 | データ処理装置、及び、データ処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011025237A JP5672489B2 (ja) | 2011-02-08 | 2011-02-08 | データ処理装置、及び、データ処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012165265A true JP2012165265A (ja) | 2012-08-30 |
JP5672489B2 JP5672489B2 (ja) | 2015-02-18 |
Family
ID=46638524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011025237A Expired - Fee Related JP5672489B2 (ja) | 2011-02-08 | 2011-02-08 | データ処理装置、及び、データ処理方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9094043B2 (ja) |
EP (1) | EP2675068B1 (ja) |
JP (1) | JP5672489B2 (ja) |
CN (2) | CN105871384A (ja) |
WO (1) | WO2012108308A1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140145977A (ko) * | 2013-06-14 | 2014-12-24 | 삼성전자주식회사 | 패리티 검사 부호의 부호화 장치, 그의 부호화 방법, 복호화 장치 및 그의 복호화 방법 |
KR20160002666A (ko) * | 2013-04-21 | 2016-01-08 | 엘지전자 주식회사 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 |
JP2016533082A (ja) * | 2013-08-01 | 2016-10-20 | エルジー エレクトロニクス インコーポレイティド | 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法 |
JP2018509817A (ja) * | 2015-02-06 | 2018-04-05 | エルジー エレクトロニクス インコーポレイティド | 放送信号送信装置、放送信号受信装置、放送信号送信方法、及び放送信号受信方法 |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5601182B2 (ja) * | 2010-12-07 | 2014-10-08 | ソニー株式会社 | データ処理装置、及びデータ処理方法 |
US9065485B1 (en) * | 2011-01-05 | 2015-06-23 | Altera Corporation | Method and apparatus for interleaving using stored initial value |
JP5630283B2 (ja) * | 2011-01-19 | 2014-11-26 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
JP5630282B2 (ja) | 2011-01-19 | 2014-11-26 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
JP5637393B2 (ja) * | 2011-04-28 | 2014-12-10 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
JP5664919B2 (ja) * | 2011-06-15 | 2015-02-04 | ソニー株式会社 | データ処理装置、及び、データ処理方法 |
EP2930871B1 (en) * | 2012-12-07 | 2018-03-07 | Sun Patent Trust | Signal generation method, transmission device, reception method, and reception device |
US9246634B2 (en) * | 2013-02-10 | 2016-01-26 | Hughes Network Systems, Llc | Apparatus and method for improved modulation and coding schemes for broadband satellite communications systems |
MX338477B (es) | 2013-06-12 | 2016-04-18 | Sony Corp | Aparato de procesamiento de datos y metodo de procesamiento de datos. |
WO2015016672A1 (en) | 2013-08-01 | 2015-02-05 | Lg Electronics Inc. | Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals |
EP2858249A1 (en) * | 2013-10-07 | 2015-04-08 | Electronics and Telecommunications Research Institute | Low density parity check encoder |
KR20150085747A (ko) * | 2014-01-16 | 2015-07-24 | 한국전자통신연구원 | Wpan 통신 시스템의 송신 방법 및 장치 |
US9577678B2 (en) * | 2014-01-29 | 2017-02-21 | Electronics And Telecommunications Research Institute | Bit interleaver for low-density parity check codeword having length of 64800 and code rate of 7/15 and quadrature phase shift keying, and bit interleaving method using same |
CA3043836C (en) * | 2014-02-13 | 2020-10-20 | Electronics And Telecommunications Research Institute | Modulator and modulation method using non-uniform 16-symbol signal constellation for low-density parity check codeword having 4/15 code rate |
US9596116B2 (en) | 2014-02-20 | 2017-03-14 | Lg Electronics Inc. | Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals |
CN104917536B (zh) * | 2014-03-11 | 2019-11-12 | 中兴通讯股份有限公司 | 一种支持低码率编码的方法及装置 |
US10361720B2 (en) * | 2014-05-22 | 2019-07-23 | Electronics And Telecommunications Research Institute | Bit interleaver for low-density parity check codeword having length of 16200 and code rate of 3/15 and 64-symbol mapping, and bit interleaving method using same |
MX370053B (es) | 2014-06-02 | 2019-11-29 | Lg Electronics Inc | Aparato para transmitir señales de difusion, aparato para recibir señales de difusion, metodo para transmitir señales de difusion y metodo para recibir señales de difusion. |
KR102240750B1 (ko) * | 2015-01-20 | 2021-04-16 | 한국전자통신연구원 | 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 qpsk를 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법 |
WO2016153143A1 (ko) | 2015-03-23 | 2016-09-29 | 엘지전자 주식회사 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법 |
US9705530B2 (en) * | 2015-05-19 | 2017-07-11 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
US9716516B2 (en) * | 2015-05-19 | 2017-07-25 | Samsung Electronics Co., Ltd. | Transmitting apparatus and interleaving method thereof |
FR3038997A1 (fr) * | 2015-07-13 | 2017-01-20 | Univ Pierre Et Marie Curie (Paris 6) | Dispositif de traitement de donnees avec representation de valeurs par des intervalles de temps entre evenements |
JP6885026B2 (ja) * | 2016-11-18 | 2021-06-09 | ソニーグループ株式会社 | 送信装置、及び、送信方法 |
JP6880791B2 (ja) * | 2017-02-06 | 2021-06-02 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
JP6891518B2 (ja) * | 2017-02-06 | 2021-06-18 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
JP6852427B2 (ja) * | 2017-02-06 | 2021-03-31 | ソニー株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
JP6891519B2 (ja) * | 2017-02-06 | 2021-06-18 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
JP6880792B2 (ja) * | 2017-02-06 | 2021-06-02 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
JP6852428B2 (ja) * | 2017-02-06 | 2021-03-31 | ソニー株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
JP6903979B2 (ja) * | 2017-02-20 | 2021-07-14 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
JP6895052B2 (ja) * | 2017-02-20 | 2021-06-30 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
JP6897204B2 (ja) * | 2017-02-20 | 2021-06-30 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
JP6897205B2 (ja) * | 2017-02-20 | 2021-06-30 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
JP6895053B2 (ja) * | 2017-02-20 | 2021-06-30 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
JP6895070B2 (ja) * | 2017-08-22 | 2021-06-30 | ソニーグループ株式会社 | 送信装置、送信方法、受信装置、及び、受信方法 |
RU2731549C1 (ru) * | 2017-08-24 | 2020-09-04 | Телефонактиеболагет Лм Эрикссон (Пабл) | Сегментация на кодовые блоки для нового стандарта радиосвязи |
DE102019200256B4 (de) * | 2019-01-10 | 2020-07-30 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verschachteler |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009153109A (ja) * | 2007-10-30 | 2009-07-09 | Sony Corp | データ処理装置及び方法 |
WO2009107990A2 (en) * | 2008-02-26 | 2009-09-03 | Samsung Electronics Co., Ltd. | Method and apparatus for channel encoding and decoding in a communication system using low-density parity-check codes |
JP2011176782A (ja) * | 2010-02-26 | 2011-09-08 | Sony Corp | データ処理装置、及びデータ処理方法 |
JP2012004873A (ja) * | 2010-06-17 | 2012-01-05 | Sony Corp | データ処理装置、及びデータ処理方法 |
JP2012015688A (ja) * | 2010-06-30 | 2012-01-19 | Sony Corp | データ処理装置、及びデータ処理方法 |
JP2012085196A (ja) * | 2010-10-14 | 2012-04-26 | Sony Corp | データ処理装置、及びデータ処理方法 |
JP2012151653A (ja) * | 2011-01-19 | 2012-08-09 | Sony Corp | データ処理装置、及び、データ処理方法 |
JP2012151520A (ja) * | 2010-12-28 | 2012-08-09 | Sony Corp | データ処理装置、及びデータ処理方法 |
JP2012151654A (ja) * | 2011-01-19 | 2012-08-09 | Sony Corp | データ処理装置、及び、データ処理方法 |
JP5359882B2 (ja) * | 2007-11-26 | 2013-12-04 | ソニー株式会社 | データ処理装置、及びデータ処理方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2454193B (en) * | 2007-10-30 | 2012-07-18 | Sony Corp | Data processing apparatus and method |
JP4224777B2 (ja) | 2003-05-13 | 2009-02-18 | ソニー株式会社 | 復号方法および復号装置、並びにプログラム |
CN1848832A (zh) * | 2004-12-27 | 2006-10-18 | 株式会社东芝 | 无线电通信装置和无线电通信方法 |
TWI390856B (zh) | 2007-11-26 | 2013-03-21 | Sony Corp | Data processing device and data processing method |
TWI459724B (zh) * | 2007-11-26 | 2014-11-01 | Sony Corp | Data processing device and data processing method |
-
2011
- 2011-02-08 JP JP2011025237A patent/JP5672489B2/ja not_active Expired - Fee Related
-
2012
- 2012-02-01 EP EP12744385.1A patent/EP2675068B1/en not_active Not-in-force
- 2012-02-01 WO PCT/JP2012/052233 patent/WO2012108308A1/ja active Application Filing
- 2012-02-01 US US13/982,494 patent/US9094043B2/en not_active Expired - Fee Related
- 2012-02-01 CN CN201610204807.6A patent/CN105871384A/zh active Pending
- 2012-02-01 CN CN201280006754.7A patent/CN103339863B/zh not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009153109A (ja) * | 2007-10-30 | 2009-07-09 | Sony Corp | データ処理装置及び方法 |
JP5359882B2 (ja) * | 2007-11-26 | 2013-12-04 | ソニー株式会社 | データ処理装置、及びデータ処理方法 |
WO2009107990A2 (en) * | 2008-02-26 | 2009-09-03 | Samsung Electronics Co., Ltd. | Method and apparatus for channel encoding and decoding in a communication system using low-density parity-check codes |
JP2011176782A (ja) * | 2010-02-26 | 2011-09-08 | Sony Corp | データ処理装置、及びデータ処理方法 |
JP2012004873A (ja) * | 2010-06-17 | 2012-01-05 | Sony Corp | データ処理装置、及びデータ処理方法 |
JP2012015688A (ja) * | 2010-06-30 | 2012-01-19 | Sony Corp | データ処理装置、及びデータ処理方法 |
JP2012085196A (ja) * | 2010-10-14 | 2012-04-26 | Sony Corp | データ処理装置、及びデータ処理方法 |
JP2012151520A (ja) * | 2010-12-28 | 2012-08-09 | Sony Corp | データ処理装置、及びデータ処理方法 |
JP2012151653A (ja) * | 2011-01-19 | 2012-08-09 | Sony Corp | データ処理装置、及び、データ処理方法 |
JP2012151654A (ja) * | 2011-01-19 | 2012-08-09 | Sony Corp | データ処理装置、及び、データ処理方法 |
Non-Patent Citations (1)
Title |
---|
TAKASHI YOKOKAWA ET AL.: "Parity and Column Twist Bit Interleaver for DVB-T2 LDPC Codes", TURBO CODES AND RELATED TOPICS, 2008 5TH INTERNATIONAL SYMPOSIUM ON, JPN6014039392, 5 September 2008 (2008-09-05), pages 123 - 127, XP031353674, ISSN: 0002951106, DOI: 10.1109/TURBOCODING.2008.4658684 * |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160002666A (ko) * | 2013-04-21 | 2016-01-08 | 엘지전자 주식회사 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 |
KR20200028048A (ko) * | 2013-04-21 | 2020-03-13 | 엘지전자 주식회사 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 |
KR20200028042A (ko) * | 2013-04-21 | 2020-03-13 | 엘지전자 주식회사 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 |
KR102133853B1 (ko) | 2013-04-21 | 2020-07-14 | 엘지전자 주식회사 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 |
KR102133852B1 (ko) | 2013-04-21 | 2020-07-14 | 엘지전자 주식회사 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 |
KR102133845B1 (ko) | 2013-04-21 | 2020-07-21 | 엘지전자 주식회사 | 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법 및 방송 신호 수신 방법 |
KR20140145977A (ko) * | 2013-06-14 | 2014-12-24 | 삼성전자주식회사 | 패리티 검사 부호의 부호화 장치, 그의 부호화 방법, 복호화 장치 및 그의 복호화 방법 |
KR102146803B1 (ko) | 2013-06-14 | 2020-08-21 | 삼성전자주식회사 | 패리티 검사 부호의 부호화 장치, 그의 부호화 방법, 복호화 장치 및 그의 복호화 방법 |
JP2016533082A (ja) * | 2013-08-01 | 2016-10-20 | エルジー エレクトロニクス インコーポレイティド | 放送信号送信装置、放送信号受信装置、放送信号送信方法及び放送信号受信方法 |
US9800444B2 (en) | 2013-08-01 | 2017-10-24 | Lg Electronics Inc. | Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals |
US10142147B2 (en) | 2013-08-01 | 2018-11-27 | Lg Electronics Inc. | Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals |
JP2018509817A (ja) * | 2015-02-06 | 2018-04-05 | エルジー エレクトロニクス インコーポレイティド | 放送信号送信装置、放送信号受信装置、放送信号送信方法、及び放送信号受信方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103339863B (zh) | 2016-05-04 |
CN103339863A (zh) | 2013-10-02 |
US9094043B2 (en) | 2015-07-28 |
EP2675068A4 (en) | 2014-10-08 |
JP5672489B2 (ja) | 2015-02-18 |
EP2675068A1 (en) | 2013-12-18 |
EP2675068B1 (en) | 2017-05-03 |
WO2012108308A1 (ja) | 2012-08-16 |
CN105871384A (zh) | 2016-08-17 |
US20130311850A1 (en) | 2013-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5672489B2 (ja) | データ処理装置、及び、データ処理方法 | |
JP5630282B2 (ja) | データ処理装置、及び、データ処理方法 | |
JP5664919B2 (ja) | データ処理装置、及び、データ処理方法 | |
JP5648852B2 (ja) | データ処理装置、及び、データ処理方法 | |
JP5630283B2 (ja) | データ処理装置、及び、データ処理方法 | |
JP5630278B2 (ja) | データ処理装置、及びデータ処理方法 | |
JP5601182B2 (ja) | データ処理装置、及びデータ処理方法 | |
JP5500379B2 (ja) | データ処理装置、及びデータ処理方法 | |
JP5505725B2 (ja) | データ処理装置、及びデータ処理方法 | |
JP5637393B2 (ja) | データ処理装置、及び、データ処理方法 | |
WO2011105287A1 (ja) | データ処理装置、及びデータ処理方法 | |
WO2012098984A1 (ja) | データ処理装置、及び、データ処理方法 | |
WO2012002238A1 (ja) | データ処理装置、及びデータ処理方法 | |
WO2012098985A1 (ja) | データ処理装置、及び、データ処理方法 | |
WO2011105288A1 (ja) | データ処理装置、及びデータ処理方法 | |
JP2011176645A (ja) | データ処理装置、及びデータ処理方法 | |
JP2011182073A (ja) | データ処理装置、及びデータ処理方法 | |
WO2012050020A1 (ja) | データ処理装置、及びデータ処理方法 | |
WO2011105289A1 (ja) | データ処理装置、及びデータ処理方法 | |
WO2011158749A1 (ja) | データ処理装置、及びデータ処理方法 | |
JP2012235269A (ja) | データ処理装置、及び、データ処理方法 | |
WO2012002237A1 (ja) | データ処理装置、及びデータ処理方法 | |
JP2012239130A (ja) | データ処理装置、及び、データ処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140916 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141210 |
|
LAPS | Cancellation because of no payment of annual fees |