CN105871384A - 数据处理装置和数据处理方法 - Google Patents

数据处理装置和数据处理方法 Download PDF

Info

Publication number
CN105871384A
CN105871384A CN201610204807.6A CN201610204807A CN105871384A CN 105871384 A CN105871384 A CN 105871384A CN 201610204807 A CN201610204807 A CN 201610204807A CN 105871384 A CN105871384 A CN 105871384A
Authority
CN
China
Prior art keywords
code
bit
memory element
starting position
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610204807.6A
Other languages
English (en)
Inventor
篠原雄二
山本真纪子
横川峰志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN105871384A publication Critical patent/CN105871384A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H03M13/036—Heuristic code construction methods, i.e. code construction or code search based on using trial-and-error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • H03M13/1165—QC-LDPC codes as defined for the digital video broadcasting [DVB] specifications, e.g. DVB-Satellite [DVB-S2]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/2707—Simple row-column interleaver, i.e. pure block interleaving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2703—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques the interleaver involving at least two directions
    • H03M13/271—Row-column interleaver with permutations, e.g. block interleaving with inter-row, inter-column, intra-row or intra-column permutations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0065—Serial concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0072—Error control for data other than payload data, e.g. control data
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Materials For Photolithography (AREA)

Abstract

本发明涉及一种数据处理装置和数据处理方法，其能够改善耐差错性。码长N是16200位的LDPC码的码位写入到8个等的存储单元。当所述码位存储在所述存储单元中，作为分类所述LDPC码的码位的分类处理，进行针对每个存储单元改变所述码位的存储开始位置的处理，使得对应于所述LDPC码的检查矩阵的任意行的1的多个码位不包含在从所述存储单元读出的1个符号中。本技术例如可以适用于LDPC码的传送。

Description

数据处理装置和数据处理方法
分案申请
本申请是申请日为2012年2月1日、发明名称为“数据处理装置和数据处理方法”的申请号为201280006754.7的专利申请的分案申请。
技术领域
本技术涉及一种数据处理装置和数据处理方法，更具体地说，涉及一种能够改善对数据差错的容忍性的数据处理装置和数据处理方法。
背景技术
LDPC(Low Density Parity Check，低密度奇偶校验)码具有高纠错能力，近年来，开始应用于在欧洲进行的诸如DVB(Digital VideoBroadcasting，数字视频播送)-S.2等包括卫星数字播送在内的传输方案中(例如，参见非专利文献1)。此外，目前正在考虑在下一代地面数字播送中采用LDPC码。
近年的研究表明，与turbo码等类似，随着码长增加，LDPC码显示接近香农限(Shannon limit)的性能。此外，由于LDPC码具有最小距离与码长成比例的性质，所以作为特征有利的是，分组差错概率特性良好，并且在turbo码等的解码特性中观察到的所谓的差错平层现象几乎不发生。
下面具体说明LDPC码。LDPC码是线性码，并且不必须是二进制的，但LDPC这里描述为二进制的。
LDPC码的最大特征是，定义LDPC码的检查矩阵(parity check matrix)是稀疏的。这里，稀疏矩阵是其中矩阵的元素“1”的数量非常小的矩阵(其中大部分元素是“0”的矩阵)。
图1示出LDPC码的检查矩阵H的例子。
在图1的检查矩阵H中，每列的重量(列重)(“1”的数量)是“3”，每行的重量(行重)是“6”。
在通过LDPC码的编码(LDPC编码)中，例如，通过基于检查矩阵H产生生成矩阵G并且用生成矩阵G乘以二进制信息位，生成码字(LDPC码)。
具体而言，执行LDPC编码的编码装置首先计算生成矩阵G，其中用检查矩阵H的转置矩阵HT建立式GHT＝0。这里，当生成矩阵G是K×N矩阵时，编码装置用包括K位的信息位的位串(矢量u)乘以生成矩阵G，生成包括N位的码字c(＝uG)。在接收侧经由预定的通信路径接收由编码装置生成的码字(LDPC码)。
LDPC码可以通过消息传递算法被解码，消息传递算法已经作为Gallager的概率解码被提出，并且基于在包括变量节点(也称为消息节点)和校验节点的所谓的tanner图上的置信传播。这里，变量节点和校验节点在下文中适宜地简称为节点。
图2示出LDPC码的解码过程。
在下文中，其中在接收侧接收的LDPC码(1个码字)的第i个码位的值的“0”似然性由对数似然比(log likelihood ratio)表示的实数值(接收LLR)也适宜地称作接收值u0i。此外，从校验节点输出的消息由uj表示，从变量节点输出的消息由vi表示。
首先，在LDPC码的解码中，如图2所示，在步骤S11中，接收LDPC码，消息(校验节点消息)uj初始化为“0”，作为重复处理的计数的整数的变量k初始化为“0”，并且处理前进到步骤S12。在步骤S12中，随着基于在LDPC码被接收时获得的接收值u0i进行由式(1)表示的计算(变量节点计算)，获得消息(变量节点消息)vi，随着基于消息vi进行由式(2)表示的计算(校验节点计算)，获得消息uj。
[数学式1]
v i = u 0 i + Σ j = 1 d v - 1 u j ... ( 1 )
[数学式2]
tanh ( u j 2 ) = Π i = 1 d c - 1 tanh ( v i 2 ) ... ( 2 )
这里，在式(1)和式(2)中，dv和dc是表示检查矩阵H的纵方向(列)和横方向(行)的“1”的数量的可任意选择的参数，例如，在(3，6)码的情况下，dv是3，dc是6。
在式(1)的变量节点计算和式(2)的校验节点计算中，由于从消息将被输出的边(edge)(连接变量节点与校验节点的线)输入的消息不是计算目标，因此计算范围是1到dv-1或1到dc-1。此外，实际上，式(2)的校验节点计算是通过预先生成由针对两个输入v1和v2的一个输出所定义的由式(3)表示的函数R(v1，v2)的表并且如式(4)所示连续地(递归地)使用表而进行的。
[数学式3]
×＝2tanh-1{tanh(v1/2)tanh(v2/2)｝＝R(v1，v2)...(3)
[数学式4]
u j = R ( v 1 , R ( v 2 , R ( v 3 , . . . R ( v d c - 2 , v d c - 1 ) ) ) ) . . . ( 4 )
在步骤S12中，变量k增加“1”，并且处理前进到步骤S13。在步骤S13中，判断变量k是否大于预定的重复解码次数C。当在步骤S13中判断变量k不大于C时，则处理返回到步骤S12，并重复相同的处理。
此外，当在步骤S13中判断变量k大于C时，则处理前进到步骤S14，并且作为式(5)表示的计算最终输出的解码结果，获得消息vi，并输出，然后LDPC码的解码处理结束。
[数学式5]
v i = u 0 i + Σ j = 1 d v u j ... ( 5 )
这里，与式(1)的变量节点计算不同，使用来自连接到变量节点的所有边的消息uj，进行式(5)的计算。
图3示出(3，6)LDPC码(码率是1/2和码长是12)的检查矩阵H的例子。
在图3的检查矩阵H中，与图1相似，列重是3，行重是6。
图4示出图3的检查矩阵H的tanner图。
这里，在图4中，校验节点由加号“+”表示，变量节点由等号“＝”表示。校验节点和变量节点分别对应于检查矩阵H的行和列。校验节点和变量节点之间的连接线是边，并且对应于检查矩阵的元素“1”。
换句话说，在图4中，当检查矩阵的第j行和第i列的元素是“1”时，从顶部的第i个变量节点(“＝”的节点)通过边与从顶部的第j个校验节点(“+”的节点)连接。边表示对应于变量节点的码位具有针对校验节点的约束条件。
在用作LDPC码的解码方法的和积算法(sum product algorithm)中，重复进行变量节点计算和校验节点计算。
图5示出在变量节点处进行变量节点计算。
在变量节点中，使用来自连接到变量节点的剩余边的消息u1和u2和接收值u0i，通过式(1)的变量节点计算获得对应于将要被计算的边的消息vi。类似地获得对应于其他边的消息。
图6示出在校验节点处进行的校验节点计算。
这里，式(2)的校验节点计算可以使用式a×b＝exp{ln(|a|)+ln(|b|)}×sign(a)×sign(b)的关系被重写为式(6)。这里，当x≥0时，sign(x)是1，当x<0时，sign(x)是-1。
[数学式6]
u j = 2 tanh - 1 ( &Pi; i = 1 d c - 1 tanh ( v i 2 ) ) = 2 tanh - 1 &lsqb; exp { &Sigma; i = 1 d c - 1 ln ( | tanh ( v i 2 ) | ) } &times; &Pi; i = 1 d c - 1 s i g n ( tanh ( v i 2 ) ) &rsqb; = 2 tanh - 1 &lsqb; exp { - ( &Sigma; i = 1 d c - 1 - ln ( tanh ( | v i | 2 ) ) ) } &rsqb; &times; &Pi; i = 1 d c - 1 s i g n ( v i ) ... ( 6 )
在x≥0的情况下，当函数φ(x)定义为式φ(x)＝ln(tanh(x/2))时，由于式φ-1(x)＝2tanh-1(e-x)被建立，因此式(6)变形为式(7)。
[数学式7]
u j = &phi; - 1 ( &Sigma; i = 1 d c - 1 &phi; ( | v i | ) ) &times; &Pi; i = 1 d c - 1 s i g n ( v i ) ... ( 7 )
在校验节点中，式(2)的校验节点计算根据式(7)进行。
换句话说，在校验节点中，如图6所示，使用来自连接到校验节点的剩余边的消息v1、v2、v3、v4和v5，通过式(7)的校验节点计算获得对应于将要被计算的边的消息uj。类似地获得对应于其他边的消息。
式(7)的函数φ(x)可以由式φ(x)＝ln((ex+1)/(ex-1))表示，并且当x＞0时，为φ(x)＝φ-1(x)。当函数φ(x)和φ-1(x)作为硬件实施时，可以使用利用LUT(Look Up Table)的实施方法，但是两者成为相同的LUT。
引用文献列表
非专利文献
非专利文献1：DVB-S.2:ETSI EN 302 307 V1.1.2(2006-06)
发明内容
发明要解决的问题
LDPC码正被用于作为卫星数字播送标准的DVB-S.2和作为下一代地面数字播送的DVB-T.2中。此外，LDPC码被计划用于作为下一代CATV(Cable Television)数字播送标准的DVB-C.2中。
在符合诸如DVB-S.2等DVB标准的数字播送中，LDPC码被转换成诸如QPSK(Quadrature Phase Shift Keying)等正交调制(数字调制)的符号(符号化)，该符号用信号点映射并传输。
在LDPC码的符号化中，LDPC码的码位的交换在2位以上的码位单元中进行，并且交换后的码位被认为是符号的位。
作为用于LDPC码的符号化的交换码位的方法，已经提出了各种方法，例如，甚至在DVB-T.2中有规定。
另一方面，DVB-T.2是针对诸如安装在家庭里的电视接收机等固定终端用的数字播送标准，可能不适合便携式(移动)终端用的数字播送。
换句话说，与固定终端相比，移动终端需要电路尺寸更小和功耗更低。因此，在移动终端用的数字播送中，为了减少诸如在移动终端中LDPC码的解码等处理所需的负荷，例如，LDPC码的解码次数(重复解码次数C)或LDPC码的码长可能比固定终端用的数字播送更受限制。
然而，即使在这种限制下，也需要在一定程度保持对差错的容忍性。
鉴于上述情况完成了本技术，本技术涉及改善诸如对LDPC码等数据的差错的容忍性。
解决问题的方案
根据本技术的第一方面的数据处理装置/方法是下面的数据处理装置/方法，包括对用码长16200编码的LDPC码的码位进行分类处理的分类单元/步骤，其中，当所述码位存储在8个存储单元中时，所述分类处理针对每个存储单元改变所述码位的存储开始位置，和在所述分类处理中，每个存储单元的首地址设置到地址0，在所述8个存储单元中的第一个存储单元的写入开始位置设置到地址0，在所述8个存储单元中的第二个存储单元的写入开始位置设置到地址1，在所述8个存储单元中的第三个存储单元的写入开始位置设置到地址0，在所述8个存储单元中的第四个存储单元的写入开始位置设置到地址8，在所述8个存储单元中的第五个存储单元的写入开始位置设置到地址2，在所述8个存储单元中的第六个存储单元的写入开始位置设置到地址0，在所述8个存储单元中的第七个存储单元的写入开始位置设置到地址1，和在所述8个存储单元中的第八个存储单元的写入开始位置设置到地址5。
在第一方面中，进行对用码长16200编码的LDPC码的码位进行分类处理的分类步骤。在所述分类处理中，当所述码位存储在8个存储单元中时，针对每个存储单元改变所述码位的存储开始位置，和进行所述分类处理使得每个存储单元的首地址设置到地址0，在所述8个存储单元中的第一个存储单元的写入开始位置设置到地址0，在所述8个存储单元中的第二个存储单元的写入开始位置设置到地址1，在所述8个存储单元中的第三个存储单元的写入开始位置设置到地址0，在所述8个存储单元中的第四个存储单元的写入开始位置设置到地址8，在所述8个存储单元中的第五个存储单元的写入开始位置设置到地址2，在所述8个存储单元中的第六个存储单元的写入开始位置设置到地址0，在所述8个存储单元中的第七个存储单元的写入开始位置设置到地址1，和在所述8个存储单元中的第八个存储单元的写入开始位置设置到地址5。
根据本技术的第二方面的数据处理装置/方法是下面的数据处理装置/方法，包括针对2个接收的符号中包含的位进行逆分类处理的逆分类单元/步骤，其中所述2个符号是通过对用码长16200编码的LDPC码的码位进行分类处理获得的数据，和当所述码位存储在8个存储单元中时，所述分类处理针对每个存储单元改变所述码位的存储开始位置，和在所述分类处理中，每个存储单元的首地址设置到地址0，在所述8个存储单元中的第一个存储单元的写入开始位置设置到地址0，在所述8个存储单元中的第二个存储单元的写入开始位置设置到地址1，在所述8个存储单元中的第三个存储单元的写入开始位置设置到地址0，在所述8个存储单元中的第四个存储单元的写入开始位置设置到地址8，在所述8个存储单元中的第五个存储单元的写入开始位置设置到地址2，在所述8个存储单元中的第六个存储单元的写入开始位置设置到地址0，在所述8个存储单元中的第七个存储单元的写入开始位置设置到地址1，和在所述8个存储单元中的第八个存储单元的写入开始位置设置到地址5，和所述逆分类处理将分类后的码位返回到原排列。
在第二方面中，进行针对2个接收的符号中包含的位进行逆分类处理的逆分类步骤。所述2个符号是通过对用码长16200编码的LDPC码的码位进行分类处理获得的数据，和在所述分类处理中，当所述码位存储在8个存储单元中时，针对每个存储单元改变所述码位的存储开始位置，和进行所述分类处理使得每个存储单元的首地址设置到地址0，在所述8个存储单元中的第一个存储单元的写入开始位置设置到地址0，在所述8个存储单元中的第二个存储单元的写入开始位置设置到地址1，在所述8个存储单元中的第三个存储单元的写入开始位置设置到地址0，在所述8个存储单元中的第四个存储单元的写入开始位置设置到地址8，在所述8个存储单元中的第五个存储单元的写入开始位置设置到地址2，在所述8个存储单元中的第六个存储单元的写入开始位置设置到地址0，在所述8个存储单元中的第七个存储单元的写入开始位置设置到地址1，和在所述8个存储单元中的第八个存储单元的写入开始位置设置到地址5。在所述逆分类处理中，分类后的码位被返回到原排列。
根据本技术的第三方面的数据处理装置/方法是下面的数据处理装置/方法，包括对用码长16200编码的LDPC码的码位进行分类处理的分类单元/步骤，其中当所述码位存储在8个存储单元中时，所述分类处理针对每个存储单元改变所述码位的存储开始位置，和在所述分类处理中，每个存储单元的首地址设置到地址0，在所述8个存储单元中的第一个存储单元的写入开始位置设置到地址0，在所述8个存储单元中的第二个存储单元的写入开始位置设置到地址1，在所述8个存储单元中的第三个存储单元的写入开始位置设置到地址0，在所述8个存储单元中的第四个存储单元的写入开始位置设置到地址8，在所述8个存储单元中的第五个存储单元的写入开始位置设置到地址2，在所述8个存储单元中的第六个存储单元的写入开始位置设置到地址0，在所述8个存储单元中的第七个存储单元的写入开始位置设置到地址1，和在所述8个存储单元中的第八个存储单元的写入开始位置设置到地址5。
在第三方面中，进行对用码长16200编码的LDPC码的码位进行分类处理的分类步骤。在所述分类处理中，当所述码位存储在8个存储单元中时，针对每个存储单元改变所述码位的存储开始位置，和进行所述分类处理使得每个存储单元的首地址设置到地址0，在所述8个存储单元中的第一个存储单元的写入开始位置设置到地址0，在所述8个存储单元中的第二个存储单元的写入开始位置设置到地址1，在所述8个存储单元中的第三个存储单元的写入开始位置设置到地址0，在所述8个存储单元中的第四个存储单元的写入开始位置设置到地址8，在所述8个存储单元中的第五个存储单元的写入开始位置设置到地址2，在所述8个存储单元中的第六个存储单元的写入开始位置设置到地址0，在所述8个存储单元中的第七个存储单元的写入开始位置设置到地址1，和在所述8个存储单元中的第八个存储单元的写入开始位置设置到地址5。
根据本技术的第四方面的数据处理装置/方法是下面的数据处理装置/方法，包括针对1个接收的符号中包含的位进行逆分类处理的逆分类单元/步骤，其中所述1个符号是通过对用码长16200编码的LDPC码的码位进行分类处理获得的数据，和当所述码位存储在8个存储单元中时，所述分类处理针对每个存储单元改变所述码位的存储开始位置，和在所述分类处理中，每个存储单元的首地址设置到地址0，在所述8个存储单元中的第一个存储单元的写入开始位置设置到地址0，在所述8个存储单元中的第二个存储单元的写入开始位置设置到地址1，在所述8个存储单元中的第三个存储单元的写入开始位置设置到地址0，在所述8个存储单元中的第四个存储单元的写入开始位置设置到地址8，在所述8个存储单元中的第五个存储单元的写入开始位置设置到地址2，在所述8个存储单元中的第六个存储单元的写入开始位置设置到地址0，在所述8个存储单元中的第七个存储单元的写入开始位置设置到地址1，和在所述8个存储单元中的第八个存储单元的写入开始位置设置到地址5，和所述逆分类处理将分类后的码位返回到原排列。
在第四方面中，进行针对1个接收的符号中包含的位进行逆分类处理的逆分类步骤。所述1个符号是通过对用码长16200编码的LDPC码的码位进行分类处理获得的数据，和在所述分类处理中，当所述码位存储在8个存储单元中时，针对每个存储单元改变所述码位的存储开始位置，和进行所述分类处理使得每个存储单元的首地址设置到地址0，在所述8个存储单元中的第一个存储单元的写入开始位置设置到地址0，在所述8个存储单元中的第二个存储单元的写入开始位置设置到地址1，在所述8个存储单元中的第三个存储单元的写入开始位置设置到地址0，在所述8个存储单元中的第四个存储单元的写入开始位置设置到地址8，在所述8个存储单元中的第五个存储单元的写入开始位置设置到地址2，在所述8个存储单元中的第六个存储单元的写入开始位置设置到地址0，在所述8个存储单元中的第七个存储单元的写入开始位置设置到地址1，和在所述8个存储单元中的第八个存储单元的写入开始位置设置到地址5。在所述逆分类处理中，分类后的码位被返回到原排列。
根据本技术的第五方面的数据处理装置/方法是下面的数据处理装置/方法，包括对用码长16200编码的LDPC码的码位进行分类处理的分类单元/步骤，其中当所述码位存储在12个存储单元中时，所述分类处理针对每个存储单元改变所述码位的存储开始位置，和在所述分类处理中，每个存储单元的首地址设置到地址0，在所述12个存储单元中的第一个存储单元的写入开始位置设置到地址0，在所述12个存储单元中的第二个存储单元的写入开始位置设置到地址12，在所述12个存储单元中的第三个存储单元的写入开始位置设置到地址7，在所述12个存储单元中的第四个存储单元的写入开始位置设置到地址1，在所述12个存储单元中的第五个存储单元的写入开始位置设置到地址3，在所述12个存储单元中的第六个存储单元的写入开始位置设置到地址1，在所述12个存储单元中的第七个存储单元的写入开始位置设置到地址8，在所述12个存储单元中的第八个存储单元的写入开始位置设置到地址7，在所述12个存储单元中的第九个存储单元的写入开始位置设置到地址1，在所述12个存储单元中的第十个存储单元的写入开始位置设置到地址0，在所述12个存储单元中的第十一个存储单元的写入开始位置设置到地址3，和在所述12个存储单元中的第十二个存储单元的写入开始位置设置到地址9。
在第五方面中，进行对用码长16200编码的LDPC码的码位进行分类处理的分类步骤。在所述分类处理中，当所述码位存储在12个存储单元中时，针对每个存储单元改变所述码位的存储开始位置，和进行所述分类处理使得每个存储单元的首地址设置到地址0，在所述12个存储单元中的第一个存储单元的写入开始位置设置到地址0，在所述12个存储单元中的第二个存储单元的写入开始位置设置到地址12，在所述12个存储单元中的第三个存储单元的写入开始位置设置到地址7，在所述12个存储单元中的第四个存储单元的写入开始位置设置到地址1，在所述12个存储单元中的第五个存储单元的写入开始位置设置到地址3，在所述12个存储单元中的第六个存储单元的写入开始位置设置到地址1，在所述12个存储单元中的第七个存储单元的写入开始位置设置到地址8，在所述12个存储单元中的第八个存储单元的写入开始位置设置到地址7，在所述12个存储单元中的第九个存储单元的写入开始位置设置到地址1，在所述12个存储单元中的第十个存储单元的写入开始位置设置到地址0，在所述12个存储单元中的第十一个存储单元的写入开始位置设置到地址3，和在所述12个存储单元中的第十二个存储单元的写入开始位置设置到地址9。
根据本技术的第六方面的数据处理装置/方法是下面的数据处理装置/方法，包括针对2个接收的符号中包含的位进行逆分类处理的逆分类单元/步骤，其中所述2个符号是通过对用码长16200编码的LDPC码的码位进行分类处理获得的数据，和当所述码位存储在12个存储单元中时，所述分类处理针对每个存储单元改变所述码位的存储开始位置，和在所述分类处理中，每个存储单元的首地址设置到地址0，在所述12个存储单元中的第一个存储单元的写入开始位置设置到地址0，在所述12个存储单元中的第二个存储单元的写入开始位置设置到地址12，在所述12个存储单元中的第三个存储单元的写入开始位置设置到地址7，在所述12个存储单元中的第四个存储单元的写入开始位置设置到地址1，在所述12个存储单元中的第五个存储单元的写入开始位置设置到地址3，在所述12个存储单元中的第六个存储单元的写入开始位置设置到地址1，在所述12个存储单元中的第七个存储单元的写入开始位置设置到地址8，在所述12个存储单元中的第八个存储单元的写入开始位置设置到地址7，在所述12个存储单元中的第九个存储单元的写入开始位置设置到地址1，在所述12个存储单元中的第十个存储单元的写入开始位置设置到地址0，在所述12个存储单元中的第十一个存储单元的写入开始位置设置到地址3，和在所述12个存储单元中的第十二个存储单元的写入开始位置设置到地址9，和所述逆分类处理将分类后的码位返回到原排列。
在第六方面中，进行针对2个接收的符号中包含的位进行逆分类处理的逆分类步骤。所述2个符号是通过对用码长16200编码的LDPC码的码位进行分类处理获得的数据，和在所述分类处理中，当所述码位存储在12个存储单元中时，针对每个存储单元改变所述码位的存储开始位置，和进行所述分类处理使得每个存储单元的首地址设置到地址0，在所述12个存储单元中的第一个存储单元的写入开始位置设置到地址0，在所述12个存储单元中的第二个存储单元的写入开始位置设置到地址12，在所述12个存储单元中的第三个存储单元的写入开始位置设置到地址7，在所述12个存储单元中的第四个存储单元的写入开始位置设置到地址1，在所述12个存储单元中的第五个存储单元的写入开始位置设置到地址3，在所述12个存储单元中的第六个存储单元的写入开始位置设置到地址1，在所述12个存储单元中的第七个存储单元的写入开始位置设置到地址8，在所述12个存储单元中的第八个存储单元的写入开始位置设置到地址7，在所述12个存储单元中的第九个存储单元的写入开始位置设置到地址1，在所述12个存储单元中的第十个存储单元的写入开始位置设置到地址0，在所述12个存储单元中的第十一个存储单元的写入开始位置设置到地址3，和在所述12个存储单元中的第十二个存储单元的写入开始位置设置到地址9。在所述逆分类处理中，重排后的码位被返回到原排列。
此外，数据处理装置可以是独立的装置或可以是构成一个装置的内部块。
发明效果
根据本技术，可以改善对差错的容忍性。
附图说明
图1是说明LDPC码的检查矩阵H的图。
图2是说明LDPC码的解码过程的流程图。
图3是示出LDPC码的检查矩阵的例子的图。
图4是示出检查矩阵的tanner图的图。
图5是示出变量节点的图。
图6是示出校验节点的图。
图7是示出根据本技术实施方案的传输系统的构成例的图。
图8是示出发送装置11的构成例的方框图。
图9是示出位交织器116的构成例的方框图。
图10是示出检查矩阵的图。
图11是示出奇偶校验矩阵的图。
图12是用于说明在DVB-S.2标准中规定的LDPC码的检查矩阵的图。
图13是用于说明在DVB-S.2标准中规定的LDPC码的检查矩阵的图。
图14是示出16QAM的信号点配置的图。
图15是示出64QAM的信号点配置的图。
图16是示出64QAM的信号点配置的图。
图17是示出64QAM的信号点配置的图。
图18是用于说明多路分配器25的处理的图。
图19是用于说明多路分配器25的处理的图。
图20是示出关于LDPC码的解码的tanner图的图。
图21是示出具有楼梯结构的奇偶校验矩阵HT和对应于奇偶校验矩阵HT的tanner图的图。
图22是示出对应于奇偶交织后的LDPC码的检查矩阵H的奇偶校验矩阵HT的图。
图23是示出变换检查矩阵的图。
图24是用于说明列扭曲交织器24的处理的图。
图25是示出列扭曲交织所需的存储器31的列数和写入开始位置的地址的图。
图26是示出列扭曲交织所需的存储器31的列数和写入开始位置的地址的图。
图27是用于说明由位交织器116和QAM编码器117进行的处理的流程图。
图28是示出在模拟中采用的通信路径的模型的图。
图29是示出在模拟中获得的差错率和颤振器的多普勒频率fd之间的关系的图。
图30是示出在模拟中获得的差错率和颤振器的多普勒频率fd之间的关系的图。
图31是示出LDPC编码器115的构成例的方框图。
图32是用于说明LDPC编码器115的处理的流程图。
图33是示出其中码率是1/4和码长是16200的检查矩阵初始值表的例子的图。
图34是用于说明从检查矩阵初始值表获得检查矩阵H的方法的图。
图35是示出其中码率是1/5和码长是16200的检查矩阵初始值表的例子的图。
图36是示出其中码率是4/15和码长是16200的检查矩阵初始值表的例子的图。
图37是示出其中码率是1/3和码长是16200的检查矩阵初始值表的例子的图。
图38是示出其中码率是2/5和码长是16200的检查矩阵初始值表的例子的图。
图39是示出其中码率是4/9和码长是16200的检查矩阵初始值表的例子的图。
图40是示出其中码率是7/15和码长是16200的检查矩阵初始值表的例子的图。
图41是示出其中码率是8/15和码长是16200的检查矩阵初始值表的例子的图。
图42是示出其中码率是3/5和码长是16200的检查矩阵初始值表的例子的图。
图43是示出其中码率是2/3和码长是16200的检查矩阵初始值表的例子的图。
图44是示出其中列重是3和行重是6的度序列的合奏的tanner图的例子的图。
图45是示出多边型的合奏的tanner图的例子的图。
图46是示出码长16200的LDPC码的检查矩阵的最小环长和性能阈值的图。
图47是用于说明码长16200的LDPC码的检查矩阵的图。
图48是用于说明码长16200的LDPC码的检查矩阵的图。
图49是示出码长16200的LDPC码的BER的模拟结果的图。
图50是用于说明现有方法的交换处理的图。
图51是用于说明现有方法的交换处理的图。
图52是示出当码长16200和码率1/5的LDPC码通过16QAM调制并且倍数b是2时码位组和符号位组的图。
图53是示出当码长16200和码率1/5的LDPC码通过16QAM调制并且倍数b是2时分配规则的图。
图54是示出根据当码长16200和码率1/5的LDPC码通过16QAM调制并且倍数b是2时的分配规则码位交换的图。
图55是示出当码长16200和码率4/15的LDPC码通过16QAM调制并且倍数b是2时码位组和符号位组的图。
图56是示出当码长16200和码率4/15的LDPC码通过16QAM调制并且倍数b是2时分配规则的图。
图57是示出根据当码长16200和码率4/15的LDPC码通过16QAM调制并且倍数b是2时的分配规则码位交换的图。
图58是示出当码长16200和码率1/3的LDPC码通过16QAM调制并且倍数b是2时码位组和符号位组的图。
图59是示出当码长16200和码率1/3的LDPC码通过16QAM调制并且倍数b是2时分配规则的图。
图60是示出根据当码长16200和码率1/3的LDPC码通过16QAM调制并且倍数b是2时的分配规则码位交换的图。
图61是示出当码长16200和码率2/5的LDPC码通过16QAM调制并且倍数b是2时码位组和符号位组的图。
图62是示出当码长16200和码率2/5的LDPC码通过16QAM调制并且倍数b是2时分配规则的图。
图63是示出根据当码长16200和码率2/5的LDPC码通过16QAM调制并且倍数b是2时的分配规则码位交换的图。
图64是示出当码长16200和码率4/9的LDPC码通过16QAM调制并且倍数b是2时码位组和符号位组的图。
图65是示出当码长16200和码率4/9的LDPC码通过16QAM调制并且倍数b是2时分配规则的图。
图66是示出根据当码长16200和码率4/9的LDPC码通过16QAM调制并且倍数b是2时的分配规则码位交换的图。
图67是示出当码长16200和码率7/15的LDPC码通过16QAM调制并且倍数b是2时码位组和符号位组的图。
图68是示出当码长16200和码率7/15的LDPC码通过16QAM调制并且倍数b是2时分配规则的图。
图69是示出根据当码长16200和码率7/15的LDPC码通过16QAM调制并且倍数b是2时的分配规则码位交换的图。
图70是示出当码长16200和码率8/15的LDPC码通过16QAM调制并且倍数b是2时码位组和符号位组的图。
图71是示出当码长16200和码率8/15的LDPC码通过16QAM调制并且倍数b是2时分配规则的图。
图72是示出根据当码长16200和码率8/15的LDPC码通过16QAM调制并且倍数b是2时的分配规则码位交换的图。
图73是示出当码长16200和码率3/5的LDPC码通过16QAM调制并且倍数b是2时码位组和符号位组的图。
图74是示出当码长16200和码率3/5的LDPC码通过16QAM调制并且倍数b是2时分配规则的图。
图75是示出根据当码长16200和码率3/5的LDPC码通过16QAM调制并且倍数b是2时的分配规则码位交换的图。
图76是示出当码长16200和码率2/3的LDPC码通过16QAM调制并且倍数b是2时码位组和符号位组的图。
图77是示出当码长16200和码率2/3的LDPC码通过16QAM调制并且倍数b是2时分配规则的图。
图78是示出根据当码长16200和码率2/3的LDPC码通过16QAM调制并且倍数b是2时的分配规则码位交换的图。
图79是示出当码长16200和码率1/5的LDPC码通过64QAM调制并且倍数b是2时码位组和符号位组的图。
图80是示出当码长16200和码率1/5的LDPC码通过64QAM调制并且倍数b是2时分配规则的图。
图81是示出根据当码长16200和码率1/5的LDPC码通过64QAM调制并且倍数b是2时的分配规则码位交换的图。
图82是示出当码长16200和码率4/15的LDPC码通过64QAM调制并且倍数b是2时码位组和符号位组的图。
图83是示出当码长16200和码率4/15的LDPC码通过64QAM调制并且倍数b是2时分配规则的图。
图84是示出根据当码长16200和码率4/15的LDPC码通过64QAM调制并且倍数b是2时的分配规则码位交换的图。
图85是示出当码长16200和码率1/3的LDPC码通过64QAM调制并且倍数b是2时码位组和符号位组的图。
图86是示出当码长16200和码率1/3的LDPC码通过64QAM调制并且倍数b是2时分配规则的图。
图87是示出根据当码长16200和码率1/3的LDPC码通过64QAM调制并且倍数b是2时的分配规则码位交换的图。
图88是示出当码长16200和码率2/5的LDPC码通过64QAM调制并且倍数b是2时码位组和符号位组的图。
图89是示出当码长16200和码率2/5的LDPC码通过64QAM调制并且倍数b是2时分配规则的图。
图90是示出根据当码长16200和码率2/5的LDPC码通过64QAM调制并且倍数b是2时的分配规则码位交换的图。
图91是示出当码长16200和码率4/9的LDPC码通过64QAM调制并且倍数b是2时码位组和符号位组的图。
图92是示出当码长16200和码率4/9的LDPC码通过64QAM调制并且倍数b是2时分配规则的图。
图93是示出根据当码长16200和码率4/9的LDPC码通过64QAM调制并且倍数b是2时的分配规则码位交换的图。
图94是示出当码长16200和码率7/15的LDPC码通过64QAM调制并且倍数b是2时码位组和符号位组的图。
图95是示出当码长16200和码率7/15的LDPC码通过64QAM调制并且倍数b是2时分配规则的图。
图96是示出根据当码长16200和码率7/15的LDPC码通过64QAM调制并且倍数b是2时的分配规则码位交换的图。
图97是示出当码长16200和码率8/15的LDPC码通过64QAM调制并且倍数b是2时码位组和符号位组的图。
图98是示出当码长16200和码率8/15的LDPC码通过64QAM调制并且倍数b是2时分配规则的图。
图99是示出根据当码长16200和码率8/15的LDPC码通过64QAM调制并且倍数b是2时的分配规则码位交换的图。
图100是示出当码长16200和码率3/5的LDPC码通过64QAM调制并且倍数b是2时码位组和符号位组的图。
图101是示出当码长16200和码率3/5的LDPC码通过64QAM调制并且倍数b是2时分配规则的图。
图102是示出根据当码长16200和码率3/5的LDPC码通过64QAM调制并且倍数b是2时的分配规则码位交换的图。
图103是示出当码长16200和码率2/3的LDPC码通过64QAM调制并且倍数b是2时码位组和符号位组的图。
图104是示出当码长16200和码率2/3的LDPC码通过64QAM调制并且倍数b是2时分配规则的图。
图105是示出根据当码长16200和码率2/3的LDPC码通过64QAM调制并且倍数b是2时的分配规则码位交换的图。
图106是示出列扭曲交织所需的存储器31的列数和写入开始位置的地址的图。
图107是示出BER和FER的模拟结果的图。
图108是示出BER和FER的模拟结果的图。
图109是示出BER和FER的模拟结果的图。
图110是示出BER和FER的模拟结果的图。
图111是示出BER和FER的模拟结果的图。
图112是示出BER和FER的模拟结果的图。
图113是示出BER和FER的模拟结果的图。
图114是示出BER和FER的模拟结果的图。
图115是示出BER和FER的模拟结果的图。
图116是示出DVB-T.2中规定的码率是1/4和码长是16200的检查矩阵初始值表的例子的图。
图117是示出DVB-S.2中规定的码率是1/3和码长是16200的检查矩阵初始值表的例子的图。
图118是示出DVB-S.2中规定的码率是2/5和码长是16200的检查矩阵初始值表的例子的图。
图119是示出DVB-T.2中规定的码率是1/2和码长是16200的检查矩阵初始值表的例子的图。
图120是示出DVB-T.2中规定的码率是3/5和码长是16200的检查矩阵初始值表的例子的图。
图121是示出DVB-T.2中规定的码率是2/3和码长是16200的检查矩阵初始值表的例子的图。
图122是示出DVB-T.2中规定的码率是3/4和码长是16200的检查矩阵初始值表的例子的图。
图123是用于说明以L个码字为单位进行的列扭曲交织的图。
图124是示出接收装置12的构成例的方框图。
图125是示出位解交织器165的构成例的方框图。
图126是用于说明通过QAM解码器164、位解交织器165和LDPC解码器166进行的处理的流程图。
图127是示出LDPC码的检查矩阵的例子的图。
图128是示出通过对检查矩阵进行行置换和列置换获得的矩阵(变换检查矩阵)的图。
图129是示出分割成5×5的单元的变换检查矩阵的图。
图130是示出一起进行P个节点计算的解码装置的构成例的方框图。
图131是示出LDPC解码器166的构成例的方框图。
图132是用于说明构成位解交织器165的多路复用器54的处理的图。
图133是用于说明列扭曲解交织器55的处理的图。
图134是示出位解交织器165的另一个构成例的方框图。
图135是示出接收装置12可以适用的接收系统的第一构成例的方框图。
图136是示出接收装置12可以适用的接收系统的第二构成例的方框图。
图137是示出接收装置12可以适用的接收系统的第三构成例的方框图。
图138是示出根据本技术实施方案的计算机的构成例的方框图。
具体实施方式
[根据本技术的传输系统的构成例]
图7示出根据本技术的传输系统(系统是指其中多个装置逻辑装配，不论各构成的装置是否存在于单个壳体中)的实施方案的构成例。
参照图7，传输系统包括发送装置11和接收装置12。
发送装置11向固定终端或移动终端发送(播送)(发出)节目。换句话说，例如，发送装置11将诸如用作固定终端或移动终端的节目的图像数据或音频数据等作为传输目标的目标数据编码成LDPC码，并例如经由作为地面波的通信路径13发送LDPC码。
例如，接收装置12是移动终端，经由通信路径13接收从发送装置11发送的LDPC码，将LDPC码解码成目标数据，并输出解码后的目标数据。
这里，已知的是，图7的传输系统中使用的LDPC码在AWGN(Additive White Gaussian Noise)通信路径中显示出极高的能力。
然而，诸如地面波等通信路径13可能遭受突发差错或擦除。例如，在OFDM(Orthogonal Frequency Division Multiplexing)系统中，在其中D/U(Desired to Undesired Ratio)为0dB(Undesired＝echo的功率等于Desired＝主路径的功率)的多路径环境下，根据echo(主路径以外的路径)的延迟，特定符号的功率可能成为零(0)(擦除)。
此外，即使在颤振器(flutter)(具有多普勒频率的echo加上0延迟的通信路径)中，当D/U为0dB时，由于多普勒频率的原因，特定时刻的所有OFDM符号的功率也可能成为零(0)(擦除)。
此外，由于从在接收装置12侧的诸如从发送装置11接收信号的天线等接收单元(图未示)到接收装置12的互连状态或者接收装置12的功率的不稳定性，可能会发生突发差错。
另一方面，在LDPC码的解码时，在检查矩阵H的列中，即，在对应于LDPC码的码位的变量节点中，如图5所示，在加上LDPC码的码位(接收值u0i)的同时进行式(1)的变量节点计算，因此当在用于变量节点计算的码位中发生差错时，获得的消息的准确度下降。
此外，在LDPC码的解码中，在校验节点中，使用通过与校验节点连接的变量节点获得的消息进行式(7)的校验节点计算，因此当许多校验节点连接到同时具有差错(包括擦除)的多个变量节点(对应于它们的LDPC码的码位)时，解码性能劣化。
换句话说，例如，当连接到校验节点的2个以上的变量节点同时具有擦除时，校验节点返回其中对于所有变量节点，值为0的概率等于值为1的概率的消息。在这种情况下，返回相等概率的消息的校验节点不会对单一解码处理(一组变量节点计算和检查节点计算)起贡献，结果，必须增加解码处理的重复次数，因此解码性能劣化，进行LDPC码的解码的接收装置12的功耗增大。
在这方面，图7的传输系统被构造成在AWGN通信路径中维持性能的同时改善对突发差错或擦除的容忍性。
[发送装置11的构成例]
图8是示出图7的发送装置11的构成例的方框图。
在发送装置11中，作为目标数据的1个以上的输入流被供给到模式适应/多路复用器111(Mode Adaptation/Multiplexer)。
模式适应/多路复用器111进行模式选择和供给到其中的1个以上的输入流的多路复用，并将所产生的数据供给到填补器112。
填补器112对来自模式适应/多路复用器111的数据进行必要的补零(空插入)，并将所产生的数据供给到BB加扰器113。
BB加扰器113对来自填补器112的数据进行能量扩散处理，并将所产生的数据供给到BCH编码器114。
BCH编码器114对来自BB加扰器113的数据进行BCH编码，并将所产生的数据供给到作为LDPC目标数据(其是LDPC编码的目标)的LDPC编码器115。
LDPC编码器115根据其中对应于LDPC码的奇偶校验位的奇偶校验矩阵(parity matrix)具有楼梯结构的检查矩阵对来自BCH编码器114的LDPC目标数据进行LDPC编码，并作为信息位输出具有LDPC目标数据的LDPC码。
换句话说，LDPC编码器115进行将LDPC目标数据编码成例如在DVB-T.2标准中规定的诸如LDPC码等LDPC码，并输出所产生的LDPC码。
这里，在DVB-T.2标准中，除了在码长是16200位且码率是3/5时除外，采用DVB-S.2标准中规定的LDPC码。DVB-T.2标准中规定的LDPC码是IRA(Irregular Repeat Accumulate)码，并且LDPC码的检查矩阵中的奇偶校验矩阵具有楼梯结构。奇偶校验矩阵和楼梯结构将在后面描述。此外，IRA码记载在例如“Irregular Repeat-Accumulate Codes”，H.Jin，A.Khandekar和R.J.McEliece，Proceedings of 2nd InternationalSymposium on Turbo codes and Related Topics，pp.1-8，Sept.2000中。
从LDPC编码器115输出的LDPC码被供给到位交织器116。
位交织器116对来自LDPC编码器115的LDPC码进行后述的位交织，并将位交织后的LDPC码供给到QAM编码器117。
QAM编码器117将来自位交织器116的LDPC码以LDPC码的1个以上的码位(符号)为单位映射到代表正交调制的符号的信号点，并进行正交调制(多值调制)。
换句话说，QAM编码器117在通过代表与载波同相的I分量的I轴和代表与载波正交的Q分量的Q轴规定的IQ平面(IQ星座图)上将来自位交织器116的LDPC码映射到由进行LDPC码的正交调制的调制方式决定的信号点，并进行正交调制。
这里，由QAM编码器117进行的正交调制的调制方式的例子包括包含DVB-T标准中规定的调制方式在内的调制方式，即，QPSK(Quadrature Phase Shift Keying)、16QAM(Quadrature AmplitudeModulation)、64QAM、256QAM、1024QAM和4096QAM。QAM编码器117进行正交调制的调制方式例如根据发送装置11的操作者的操作预先设定。此外，在QAM编码器117中，可以进行诸如4PAM(Pulse AmplitudeModulation)等任何其他的正交调制。
通过QAM编码器117的处理获得的数据(映射到信号点的符号)被供给到时间交织器118。
时间交织器118对来自QAM编码器117的数据(符号)以符号为单位进行时间交织(在时间方向上的交织)，并将所产生的数据供给到MISO/MIMO编码器119。
MISO/MIMO编码器119对来自时间交织器118的数据(符号)进行空间-时间编码，并将所产生的数据供给到频率交织器120。
频率交织器120对来自MISO/MIMO编码器119的数据(符号)以符号为单位进行频率交织(在频率方向上的交织)，并将所产生的数据供给到帧构造器/资源分配单元131。
另一方面，BCH编码器121被供给称为前导L1等的传输控制用的控制数据(signalling)。
与BCH编码器114类似地，BCH编码器121对供给的控制数据进行BCH编码，并将所产生的数据供给到LDPC编码器122。
与LDPC编码器115类似地，LDPC编码器122对作为LDPC目标数据的来自BCH编码器121的数据进行LDPC编码，并将所产生的LDPC码供给到QAM编码器123。
与QAM编码器117类似地，QAM编码器123将来自LDPC编码器122的LDPC码以LDPC码的1个以上的码位(符号)为单位映射到代表正交调制的符号的信号点，进行正交调制，并将所产生的数据(符号)供给到频率交织器124。
与频率交织器120类似地，频率交织器124对来自QAM编码器123的数据(符号)以符号为单位进行频率交织，并将所产生的数据供给到帧构造器/资源分配单元131。
帧构造器/资源分配单元131将导频符号从频率交织器120和124插入到数据(符号)的必要位置，生成由来自所产生的数据(符号)的预定数量的符号构成的帧，并将帧供给到OFDM生成单元132。
OFDM生成单元132生成对应于来自帧的帧(该帧来自帧构造器/资源分配单元131)的OFDM信号，并经由通信路径13(图7)发送OFDM信号。
图9示出图8的位交织器116的构成例。
位交织器116是交织数据的数据处理装置，包括奇偶交织器23、列扭曲交织器24和多路分配器(DEMUX)25。
奇偶交织器23进行将来自LDPC编码器115的LDPC码的奇偶校验位交织到另一个奇偶校验位的位置的奇偶交织，并将奇偶交织后的LDPC码供给到列扭曲交织器24。
列扭曲交织器24对来自奇偶交织器23的LDPC码进行列扭曲交织，并将列扭曲交织后的LDPC码供给到多路分配器25。
换句话说，在图8的QAM编码器117中，在LDPC码的1个以上的码位被映射到代表正交调制的符号的信号点之后，发送LDPC码。
列扭曲交织器24作为分类来自奇偶交织器23的LDPC码的码位的分类处理进行例如后述的列扭曲交织，使得对应于LDPC编码器115使用的检查矩阵的任一行中存在的“1”的LDPC码的多个码位未包含在一个符号中。
多路分配器25对来自列扭曲交织器24的LDPC码进行交换用作符号的LDPC码的2个以上码位的位置的交换处理，并获得其中对AWGN的容忍性增强的LDPC码。此外，多路分配器25将通过交换处理获得的LDPC码的2个以上码位作为符号供给到QAM编码器117(图8)。
接下来，图10示出通过图8的LDPC编码器115用于LDPC编码的检查矩阵H。
检查矩阵H具有LDGM(Low-Density Generation Matrix)结构，并且基于在LDPC码的码位中对应于信息位的部分的信息矩阵HA和对应于奇偶校验位的奇偶校验矩阵HT，可以由式H＝[HA|HT](其中信息矩阵HA的元素用作左元素，奇偶校验矩阵HT的元素用作右元素的矩阵)表示。
这里，在1个LDPC码(1个码字)的码位中的信息位的位数和奇偶校验位的位数分别被称为信息长K和奇偶长(parity length)M，1个LDPC码的码位的位数被称为码长N(＝K+M)。
具有码长N的LDPC码的信息长K和奇偶长M取决于码率决定。此外，检查矩阵H是其中行×列是M×N的矩阵。此外，信息矩阵HA是M×K矩阵，奇偶校验矩阵HT是M×M矩阵。
图11示出DVB-T.2(和DVB-S.2)标准中规定的LDPC码的检查矩阵H的奇偶校验矩阵HT。
DVB-T.2标准中规定的LDPC码的检查矩阵H的奇偶校验矩阵HT具有如图11所示其中“1”的元素排列成楼梯状的楼梯结构。第一行中奇偶校验矩阵HT的行重是1，其余行中是2。此外，最后1列的列重是1，其余列中是2。
如上所述，其中奇偶校验矩阵HT具有楼梯结构的检查矩阵H的LDPC码可以使用检查矩阵H容易地生成。
换句话说，LDPC码(1个码字)由行矢量c表示，通过转置行矢量获得的列矢量由cT表示。此外，在作为LDPC码的行矢量c中的信息位的部分由行矢量A表示，奇偶校验位的部分由行矢量T表示。
在这种情况下，基于用作信息位的行矢量A和用作奇偶校验位的行矢量T，行矢量c可以由式c＝[A|T](其中行矢量A的元素用作左元素和行矢量T的元素用作右元素的行矢量)表示。
检查矩阵H和用作LDPC码的行矢量c＝[A|T]需要满足式HcT＝0，并且当检查矩阵H＝[HA|HT]的奇偶校验矩阵HT具有图11所示的楼梯结构时，通过从式HcT＝0中的列矢量HcT的第一行的元素开始依序使各行的元素为零(0)，可以逐次(按顺序)获得用作构成满足式HcT＝0的行矢量c＝[A|T]的奇偶校验位的行矢量T。
图12是用于说明DVB-T.2标准中规定的LDPC码的检查矩阵H的图。
从DVB-T.2标准中规定的LDPC码的检查矩阵H的第一列开始，对于KX列，列重设置为X，对于随后的K3列，列重设置为3，对于随后的M-1列，列重设置为2，对于最后1列，列重设置为1。
这里，KX+K3+M-1+1等于码长N。
图13是示出关于DVB-T.2标准中规定的LDPC码的各码率r的列数KX、K3和M和列重X的图。
在DVB-T.2标准中，规定了码长N是64800位的LDPC码和码长N是16200位的LDPC码。
对于码长N是64800位的LDPC码，规定了11个码率(标称率)1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6、8/9和9/10，对于码长N是16200位的LDPC码，规定了10个码率1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6和8/9。
这里，在下文中，码长N是64800位也被称作64k比特，码长N是16200位也被称作16k比特。
在LDPC码中，已知的是，对应于在检查矩阵H的列重中大的列的码位其差错率低。
在图12和图13所示的DVB-T.2标准中规定的检查矩阵H中，在开始侧(左侧)的列倾向于列重大，因此，在对应于检查矩阵H的LDPC码中，开始的码位倾向于对差错强(对差错具有容忍性)，在末尾的码位倾向于对差错弱。
接下来，图14示出当通过图8的QAM编码器117进行16QAM时，16个符号(与其对应的信号点)在IQ平面上的配置。
换句话说，图14的A示出DVB-T.2的16QAM的符号。
在16QAM中，1个符号由4位表示，并且存在16(＝24)个符号。16个符号以IQ平面的原点为中心以其中I方向×Q方向为4×4的正方形形状配置。
这里，当来自由1个符号表示的位串中最高有效位的第(i+1)位由位yi表示时，由16QAM的1个符号表示的4位可以从最高有效位依序表示为位y0、y1、y2和y3。当调制方式为16QAM时，LDPC码的码位的4位转换(符号化)成4位y0～y3的符号(符号值)。
图14的B示出在由16QAM的符号表示的4位(在下文中，也被称作符号位)y0～y3的每一个上的位边界。
这里，在符号位yi(在图14中，i＝0、1、2和3)上的位边界是指其中符号位yi是0的符号和其中符号位yi是1的符号之间的边界。
如图14的B所示，对于在由16QAM的符号表示的4符号位y0～y3中的最高有效的符号位y0，在IQ平面的Q轴上仅有一个部分成为位边界，对于第二(从最高有效位的第二)符号位y1，在IQ平面的I轴上仅有一个部分成为位边界。
此外，对于第三符号位y2，在4×4个的符号中，从左的第一和第二列之间和第三和第四列之间的两个部分成为位边界。
此外，对于第四符号位y3，在4×4个的符号中，从上的第一和第二行之间和第三和第四行之间的两个部分成为位边界。
由符号表示的符号位yi当许多符号远离位边界时不太可能具有差错(差错概率低)，当许多符号接近位边界时可能具有差错(差错概率高)。
这里，当不太可能具有差错(对差错强)的位被称为“强位”和可能具有差错(对差错弱)的位被称为“弱位”时，对于16QAM的符号的4符号位y0～y3，最高有效的符号位y0和第二符号位y1是强位，第三符号位y2和第四符号位y3是弱位。
图15～17示出当通过图8的QAM编码器117进行64QAM时，64个符号(与其对应的信号点)在IQ平面上的配置，即，DVB-T.2的16QAM的符号。
在64QAM中，1个符号由6位表示，并且存在64(＝26)个符号。64个符号以IQ平面的原点为中心以其中I方向×Q方向为8×8的正方形形状配置。
64QAM的1个符号的符号位可以从最高有效位依序表示为位y0、y1、y2、y3、y4和y5。当调制方式为64QAM时，LDPC码的码位的6位转换成6位的符号位y0～y5的符号。
这里，图15示出在64QAM的符号的符号位y0～y5中在最高有效的符号位y0和第二符号位y1上的位边界，图16示出在第三符号位y2和第四符号位y3上的位边界，图17示出在第五符号位y4和第六符号位y5上的位边界。
如图15所示，在最高有效的符号位y0和第二符号位y1上的位边界是一个部分。此外，如图16所示，在第三符号位y2和第四符号位y3上的位边界是两个部分，如图17所示，在第五符号位y4和第六符号位y5上的位边界是四个部分。
因此，对于64QAM的符号的符号位y0～y5，最高有效的符号位y0和第二符号位y1是强位，第三符号位y2和第四符号位y3是次强位。第五符号位y4和第六符号位y5是弱位。
从图14～17可以理解的是，对于正交调制的符号的符号位，高阶位可能是强位，低阶位可能是弱位。
这里，如上面结合图12和图13所述的，从LDPC编码器115(图8)输出的LDPC码包括对差错强的码位和对差错弱的码位。
此外，如上面结合图14～17所述的，作为通过QAM编码器117进行的正交调制的符号的符号位，存在强位和弱位。
因此，当LDPC码的对差错弱的码位被分配给正交调制的符号的弱符号位时，对差错的容忍性整体上降低。
在这方面，已经提出了交织LDPC码的码位使得LDPC码的对差错弱的码位被分配给正交调制的符号的强位(符号位)的交织器。
图9的多路分配器25可以进行交织器的处理。
图18是用于说明图9的多路分配器25的处理的图。
换句话说，图18的A示出多路分配器25的功能的构成例。
多路分配器25包括存储器31和交换单元32。
存储器31被供给来自LDPC编码器115的LDPC码。
存储器31具有在行(横)方向存储mb位和在列(纵)方向存储N/(mb)位的存储容量，在列方向写入供给到其中的LDPC码的码位，在行方向读出码位，并将码位供给到交换单元32。
这里，如上所述，N(＝信息长K+奇偶长M)代表LDPC码的码长。
此外，m代表用作1个符号的LDPC码的码位的位数，b是预定的正整数和用于使m成为整数倍的倍数。如上所述，多路分配器25将LDPC码的码位转换(符号化)成符号，并且倍数b代表通过多路分配器25的单次符号化获得的符号的个数。
图18的A示出当调制方式为64QAM时多路分配器25的构成例，因此用作1个符号的LDPC码的码位的位数m是6。
此外，在图18的A中，倍数b是1，因此存储器31具有其中列方向×行方向是N/(6×1)×(6×1)位的存储容量。
这里，存储器31中行方向是1位、列方向延伸的存储区域在下文中适宜地被称作列。在图18的A中，存储器31构造成6(＝6×1)列。
在多路分配器25中，从左列到右列进行从构成存储器31的列的顶部向下(在列方向上)写入LDPC码的码位。
此外，当码位的写入到最右列的底部结束时，从构成存储器31的所有列的第一列开始在行方向上以6位(mb位)为单位读出码位，并供给到交换单元32。
交换单元32进行交换来自存储器31的6位的码位的位置的交换处理，并作为代表64QAM的1个符号的6符号位y0、y1、y2、y3、y4和y5输出所产生的6位。
换句话说，从存储器31在行方向上读出mb位(这里，6位)的码位，但是当在从存储器31读出的mb位的码位中来自最高有效位的第i位(i＝0，1，...，mb-1)由位bi表示时，从存储器31在行方向上读出的6位的码位可以从最高有效位依序由位b0、b1、b2、b3、b4和b5表示。
尽管结合图12和图13说明了列重的关系，但是在位b0方向上存在的码位是对差错强的码位，在位b5方向上存在的码位是对差错弱的码位。
交换单元32可以进行交换来自存储器31的6位的码位b0～b5的位置的交换处理，使得在来自存储器31的6位的码位b0～b5中，对差错弱的码位被分配给在64QAM的1个符号的符号位y0～y5中的强位。
这里，作为交换来自存储器31的6位的码位b0～b5并将码位分配给代表64QAM的1个符号的6符号位y0～y5的交换方法，各个公司已经提出了各种方法。
图18的B示出第一交换方法，图18的C示出第二交换方法，图18的D示出第三交换方法。
在图18的B～D(在图19中类似)中，连接位bi和yj的线段是指码位bi被分配给符号位yj(交换符号位yj的位置)。
三种类型的交换方法中的任一种被提出用作图18的B的第一交换方法，两种类型的交换方法中的任一种被提出用作图18的C的第二交换方法。
作为图18的D的第三交换方法，提出了依序选择和使用六种类型的交换方法。
图19示出当调制方式为64QAM(因此，映射到1个符号的LDPC码的码位的位数m是6，与图18类似)和倍数b是2时多路分配器25的构成例和第四交换方法。
当倍数b是2时，存储器31具有其中列方向×行方向是N/(6×2)×(6×2)位的存储容量，并且构造成12(＝6×2)列。
图19的A示出向存储器31的LDPC码的写入顺序。
在多路分配器25中，如结合图18说明的，从左列到右列进行从构成存储器31的列的顶部向下(在列方向上)写入LDPC码的码位。
此外，当码位的写入到最右列的底部结束时，从构成存储器31的所有列的第一列开始在行方向上以12位(mb位)为单位读出码位，并供给到交换单元32。
交换单元32根据第四交换方法进行交换来自存储器31的12位的码位的位置的交换处理，并作为代表64QAM的2个符号(b个符号)的12符号位输出所产生的12位，即，代表64QAM的1个符号的6符号位y0、y1、y2、y3、y4和y5和代表接着的1个符号的6符号位y0、y1、y2、y3、y4和y5。
这里，图19的B示出通过图19的A的交换单元32的交换处理的第四交换方法。
此外，当倍数b是2时(当倍数b是3以上时类似)，通过交换处理mb位的码位被分配给连续的b个符号的mb位的符号位。在下面，包括图19，为了便于说明，来自连续的b个符号的mb位的符号位中的最高有效位的第(i+1)位由位(符号位)yi表示。
适宜的交换方法，即，在AWGN通信路径中的差错率改善，例如，根据LDPC码的码率、码长或调制方式而不同。
[奇偶交织]
接下来，结合图20～22说明通过图9的奇偶交织器23的奇偶交织。
图20示出LDPC码的检查矩阵的tanner图(的一部分)。
如图20所示，当连接到校验节点的2个以上的变量节点(与其对应的码位)同时具有诸如擦除等差错时，校验节点返回其中对于连接到校验节点的所有变量节点，值为0的概率等于值为1的概率的消息。因此，当连接到同一校验节点的多个变量节点同时具有擦除等时，解码性能劣化。
另一方面，从图8的LDPC编码器115输出的DVB-T.2标准中规定的LDPC码是IRA码，并且如图11所示，检查矩阵H的奇偶校验矩阵HT具有楼梯结构。
图21示出具有楼梯结构的奇偶校验矩阵HT和对应于奇偶校验矩阵HT的tanner图。
换句话说，图21的A示出具有楼梯结构的奇偶校验矩阵HT，图21的B示出对应于图21的A的奇偶校验矩阵HT的tanner图。
在具有楼梯结构的奇偶校验矩阵HT中，“1”的元素在各行中彼此相邻(第一行除外)。因此，在奇偶校验矩阵HT的tanner图中，对应于其中奇偶校验矩阵HT的值是“1”的两个相邻元素的列的两个相邻变量节点连接到同一校验节点。
因此，当对应于两个相邻变量节点的奇偶校验位由于突发差错、擦除等而同时具有差错时，连接到对应于具有差错的两个奇偶校验位的两个变量节点(使用奇偶校验位获得消息的变量节点)的校验节点返回其中对于连接到校验节点的变量节点，值为0的概率等于值为1的概率的消息，因此，解码性能劣化。此外，当突发长度(连续具有差错的奇偶校验位的数量)增大时，返回相等概率的消息的校验节点增加，解码性能进一步劣化。
在这方面，奇偶交织器23(图9)进行交织来自LDPC编码器115的LDPC码的奇偶校验位到另一个奇偶校验位的位置的奇偶交织，从而防止解码性能劣化。
图22示出对应于通过图9的奇偶交织器23进行奇偶交织后的LDPC码的检查矩阵H的奇偶校验矩阵HT。
这里，对应于从LDPC编码器115输出的DVB-T.2标准中规定的LDPC码的检查矩阵H的信息矩阵HA具有循环结构。
循环结构代表其中某一列与另一个循环移位的列匹配的结构，包括例如以下结构，其中对于每个P列，通过与用P列的第一列除以奇偶长M获得的值q成比例的值，P列的各行的“1”的位置成为在列方向上循环移位的位置。在下文中，循环结构中的P列适宜地被称作循环结构的单位列数。
作为DVB-T.2标准中规定的LDPC码，如上面结合图12和图13所述的，存在码长N是64800位和码长N是16200位的两种类型的LDPC码，并且对于这两种类型的LDPC码，循环结构的单位列数P被规定为360，其是在奇偶长M的除数中不包括1和M的除数之一。
此外，奇偶长M具有使用根据码率不同的值q由式M＝q×P＝q×360表示的质数以外的值。因此，与循环结构的单位列数P类似，值q是在奇偶长M的除数中不包括1和M的另一个除数，并且通过用奇偶长M除以循环结构的单位列数P获得(作为奇偶长M的除数的P和q之积是奇偶长M)。
如上所述，当信息长由K表示、0以上且小于P的整数由x表示和0以上且小于q的整数由y表示时，奇偶交织器23进行交织在N-位LDPC码的码位中第(K+qx+y+1)码位到第(K+Py+x+1)码位的位置的奇偶交织。
第(K+qx+y+1)码位和第(K+Py+x+1)码位是在第(K+1)码位后的码位，因此是奇偶校验位，因此LDPC码的奇偶校验位的位置通过奇偶交织移位。
根据奇偶交织，由于连接到同一校验节点的变量节点(与其对应的奇偶校验位)通过循环结构的单位列数P(即，这里360位)彼此分离，因此当突发长度小于360位时，可以避免多个变量节点同时连接到具有差错的同一校验节点的现象，结果，对突发差错的容忍性可以改善。
此外，进行过交织第(K+qx+y+1)码位到第(K+Py+x+1)码位的位置的奇偶交织的LDPC码与通过进行用第(K+Py+x+1)列置换原检查矩阵H的第(K+qx+y+1)列的列置换获得的检查矩阵(在下文中，也被称作“变换检查矩阵”)的LDPC码匹配。
此外，如图22所示，在变换检查矩阵的奇偶校验矩阵中，出现具有P列(在图22中，360列)作为单位的伪循环结构。
这里，伪循环结构是指其中除了一部分之外的部分具有循环结构的结构。在通过对对应于DVB-T.2标准中规定的LDPC码的检查矩阵的奇偶交织进行列置换获得的变换检查矩阵中，右手角部的360行×360列的部分(后述的移位矩阵)缺少“1”的元素(具有“0”的要素)，在这个意义上，形成不是(完全的)循环结构的伪循环结构。
图22的变换检查矩阵是通过使变换检查矩阵由构成矩阵构成以及对原检查矩阵H进行对应于奇偶交织的列置换而进行的行的置换(行置换)获得的矩阵。
[列扭曲交织]
接下来，结合图23～图26说明通过图9的列扭曲交织器24的用作分类处理的列扭曲交织。
图8的发送装置11作为1个符号发送LDPC码的1个以上的码位。换句话说，例如，当2个码位作为1个符号发送时，例如，QPSK用作调制方式，当4个码位作为1个符号发送时，例如，16QAM用作调制方式。
当2个以上的码位作为1个符号发送并且在某一符号中发生擦除等时，符号的所有码位具有差错(擦除)。
因此，为了降低连接到同一校验节点的多个变量节点(与其对应的码位)同时具有擦除的概率而改善解码性能，必须防止对应于1个符号的码位的变量节点连接到同一校验节点。
另一方面，如上所述，在从LDPC编码器115输出的DVB-T.2标准中规定的LDPC码的检查矩阵H中，信息矩阵HA具有循环结构，奇偶校验矩阵HT具有楼梯结构。此外，如上面结合图22所述的，在作为奇偶交织后的LDPC码的检查矩阵的变换检查矩阵中，循环结构(确切地，如上所述的伪循环结构)出现在奇偶校验矩阵中。
图23示出变换检查矩阵。
换句话说，图23的A示出其中码长N是64800位和码率(r)是3/4的LDPC码的检查矩阵H的变换检查矩阵。
在图23的A的变换检查矩阵中，具有值“1”的元素的位置用点(·)表示。
图23的B示出通过多路分配器25(图9)对图23的A的变换检查矩阵的LDPC码(即，奇偶交织后的LDPC码)进行的处理。
在图23的B中，16QAM用作调制方式，并且奇偶交织后的LDPC码的码位在列方向上写入构成多路分配器25的存储器31的4列中。
在列方向上写入构成存储器31的4列中的码位在行方向上以4位为单位读出，并用作1个符号。
在这种情况下，用作1个符号的4位的码位B0、B1、B2和B3可以是对应于在图23的A的变换检查矩阵的任意行中存在的“1”的码位，在这种情况下，分别对应于码位B0、B1、B2和B3的变量节点连接到同一校验节点。
因此，当用作1个符号的4位的码位B0、B1、B2和B3可以是对应于在变换检查矩阵的任意行中存在的“1”的码位时，如果在符号中发生擦除，那么在连接到分别对应于码位B0、B1、B2和B3的变量节点的同一校验节点中难于获得适宜的消息，因此解码性能劣化。
即使当使用3/4以外的码率时，类似地，存在其中对应于连接到同一校验节点的多个变量节点的多个码位用作16QAM的1个符号的情况。
在这方面，列扭曲交织器24进行交织来自奇偶交织器23的奇偶交织后的LDPC码的码位的列扭曲交织，使得对应于在变换检查矩阵的任意行中存在的“1”的多个码位不包含在1个符号中。
图24是用于说明列扭曲交织的图。
换句话说，图24示出多路分配器25的存储器31(图18和图19)。
如上面结合图18所述的，存储器31具有在行(横)方向存储mb位和在列(纵)方向存储N/(mb)位的存储容量，并且构造成mb列。此外，列扭曲交织器24当相对于存储器31在列方向上写入和在行方向上读出LDPC码的码位时通过控制写入开始位置进行列扭曲交织。
换句话说，列扭曲交织器24适宜地改变写入开始位置以在多个列的每一个中开始码位的写入，使得在行方向上读出的用作1个符号的多个码位不会变成对应于在变换检查矩阵的任意行中存在的“1”的码位(LDPC码的码位被分类，使得对应于在检查矩阵的任意行中存在的“1”的多个码位不包含在同一符号中)。
这里，图24示出当调制方式为16QAM和图18中说明的倍数b是1时存储器31的构成例。因此，用作1个符号的LDPC码的码位的位数m是4，存储器31构造成4(＝mb)个列。
列扭曲交织器24(代替图18的多路分配器25)从构成存储器31的4个列的顶部向下(在列方向上)从左列到右列进行写入LDPC码的码位。
此外，当码位的写入到最右列结束时，列扭曲交织器24从构成存储器31的所有列的第一列开始在行方向上以4位(mb位)为单位读出码位，并作为进行过列扭曲交织的LDPC码输出码位到多路分配器25的交换单元32(图18和图19)。
这里，在列扭曲交织器24中，当各列的开始(顶部)位置的地址由0表示并且在列方向上的各位置的地址由升序的整数表示时，最左列的写入开始位置设置成地址为0的位置，第二列(从左)的写入开始位置设置成地址为2的位置，第三列的写入开始位置设置成地址为4的位置，第四列的写入开始位置设置成地址为7的位置。
此外，对于写入开始位置是地址为0的位置以外的位置的列，在码位写入到最低位置之后，返回到开始(地址为0的位置)，并进行写入到就在写入开始位置前的位置。其后，进行到下(右)列的写入。
由于进行列扭曲交织，DVB-T.2标准中规定的LDPC码可以避免对应于连接到同一校验节点的多个变量节点的多个码位用作16QAM的1个符号(包含在同一符号中)的现象，结果，具有擦除的通信路径中的解码性能可以改善。
图25示出对于每种调制方式的DVB-T.2标准中规定的其中码长N是64800的11个码率的LDPC码，列扭曲交织所需的存储器31的列数和写入开始位置的地址。
当倍数b是1且在例如QPSK用作调制方式时1个符号的位数m是2的情况下，根据图25，存储器31包括在行方向上存储2×1(＝mb)位的2个列，并且在列方向上存储64800/(2×1)位。
此外，在存储器31的2个列中，第一列的写入开始位置是地址为0的位置，第二列的写入开始位置是地址为2的位置。
此外，例如，当图18的第一至第三交换方法中的任一种用作多路分配器25(图9)的交换处理的交换方法时，倍数b是1。
当倍数b是2且在例如QPSK用作调制方式时1个符号的位数m是2的情况下，根据图25，存储器31包括在行方向上存储2×2位的4个列，并且在列方向上存储64800/(2×2)位。
此外，在存储器31的4个列中，第一列的写入开始位置是地址为0的位置，第二列的写入开始位置是地址为2的位置，第三列的写入开始位置是地址为4的位置，第四列的写入开始位置是地址为7的位置。
此外，例如，当图19的第四交换方法用作多路分配器25(图9)的交换处理的交换方法时，倍数b是2。
当倍数b是1且在例如16QAM用作调制方式时1个符号的位数m是4的情况下，根据图25，存储器31包括在行方向上存储4×1位的4个列，并且在列方向上存储64800/(4×1)位。
此外，在存储器31的4个列中，第一列的写入开始位置是地址为0的位置，第二列的写入开始位置是地址为2的位置，第三列的写入开始位置是地址为4的位置，第四列的写入开始位置是地址为7的位置。
当倍数b是2且在例如16QAM用作调制方式时1个符号的位数m是4的情况下，根据图25，存储器31包括在行方向上存储4×2位的8个列，并且在列方向上存储64800/(4×2)位。
此外，在存储器31的8个列中，第一列的写入开始位置是地址为0的位置，第二列的写入开始位置是地址为0的位置，第三列的写入开始位置是地址为2的位置，第四列的写入开始位置是地址为4的位置，第五列的写入开始位置是地址为4的位置，第六列的写入开始位置是地址为5的位置，第七列的写入开始位置是地址为7的位置，第八列的写入开始位置是地址为7的位置。
当倍数b是1且在例如64QAM用作调制方式时1个符号的位数m是6的情况下，根据图25，存储器31包括在行方向上存储6×1位的6个列，并且在列方向上存储64800/(6×1)位。
此外，在存储器31的6个列中，第一列的写入开始位置是地址为0的位置，第二列的写入开始位置是地址为2的位置，第三列的写入开始位置是地址为5的位置，第四列的写入开始位置是地址为9的位置，第五列的写入开始位置是地址为10的位置，第六列的写入开始位置是地址为13的位置。
当倍数b是2且在例如64QAM用作调制方式时1个符号的位数m是6的情况下，根据图25，存储器31包括在行方向上存储6×2位的12个列，并且在列方向上存储64800/(6×2)位。
此外，在存储器31的12个列中，第一列的写入开始位置是地址为0的位置，第二列的写入开始位置是地址为0的位置，第三列的写入开始位置是地址为2的位置，第四列的写入开始位置是地址为2的位置，第五列的写入开始位置是地址为3的位置，第六列的写入开始位置是地址为4的位置，第七列的写入开始位置是地址为4的位置，第八列的写入开始位置是地址为5的位置，第九列的写入开始位置是地址为5的位置，第十列的写入开始位置是地址为7的位置，第十一列的写入开始位置是地址为8的位置，第十二列的写入开始位置是地址为9的位置。
当倍数b是1且在例如256QAM用作调制方式时1个符号的位数m是8的情况下，根据图25，存储器31包括在行方向上存储8×1位的8个列，并且在列方向上存储64800/(8×1)位。
此外，在存储器31的8个列中，第一列的写入开始位置是地址为0的位置，第二列的写入开始位置是地址为0的位置，第三列的写入开始位置是地址为2的位置，第四列的写入开始位置是地址为4的位置，第五列的写入开始位置是地址为4的位置，第六列的写入开始位置是地址为5的位置，第七列的写入开始位置是地址为7的位置，第八列的写入开始位置是地址为7的位置。
当倍数b是2且在例如256QAM用作调制方式时1个符号的位数m是8的情况下，根据图25，存储器31包括在行方向上存储8×2位的16个列，并且在列方向上存储64800/(8×2)位。
此外，在存储器31的16个列中，第一列的写入开始位置是地址为0的位置，第二列的写入开始位置是地址为2的位置，第三列的写入开始位置是地址为2的位置，第四列的写入开始位置是地址为2的位置，第五列的写入开始位置是地址为2的位置，第六列的写入开始位置是地址为3的位置，第七列的写入开始位置是地址为7的位置，第八列的写入开始位置是地址为15的位置，第九列的写入开始位置是地址为16的位置，第十列的写入开始位置是地址为20的位置，第十一列的写入开始位置是地址为22的位置，第十二列的写入开始位置是地址为22的位置，第十三列的写入开始位置是地址为27的位置，第十四列的写入开始位置是地址为27的位置，第十五列的写入开始位置是地址为28的位置，第十六列的写入开始位置是地址为32的位置。
当倍数b是1且在例如1024QAM用作调制方式时1个符号的位数m是10的情况下，根据图25，存储器31包括在行方向上存储10×1位的10个列，并且在列方向上存储64800/(10×1)位。
此外，在存储器31的10个列中，第一列的写入开始位置是地址为0的位置，第二列的写入开始位置是地址为3的位置，第三列的写入开始位置是地址为6的位置，第四列的写入开始位置是地址为8的位置，第五列的写入开始位置是地址为11的位置，第六列的写入开始位置是地址为13的位置，第七列的写入开始位置是地址为15的位置，第八列的写入开始位置是地址为17的位置，第九列的写入开始位置是地址为18的位置，第十列的写入开始位置是地址为20的位置。
当倍数b是2且在例如1024QAM用作调制方式时1个符号的位数m是10的情况下，根据图25，存储器31包括在行方向上存储10×2位的20个列，并且在列方向上存储64800/(10×2)位。
此外，在存储器31的20个列中，第一列的写入开始位置是地址为0的位置，第二列的写入开始位置是地址为1的位置，第三列的写入开始位置是地址为3的位置，第四列的写入开始位置是地址为4的位置，第五列的写入开始位置是地址为5的位置，第六列的写入开始位置是地址为6的位置，第七列的写入开始位置是地址为6的位置，第八列的写入开始位置是地址为9的位置，第九列的写入开始位置是地址为13的位置，第十列的写入开始位置是地址为14的位置，第十一列的写入开始位置是地址为14的位置，第十二列的写入开始位置是地址为16的位置，第十三列的写入开始位置是地址为21的位置，第十四列的写入开始位置是地址为21的位置，第十五列的写入开始位置是地址为23的位置，第十六列的写入开始位置是地址为25的位置，第十七列的写入开始位置是地址为25的位置，第十八列的写入开始位置是地址为26的位置，第十九列的写入开始位置是地址为28的位置，第二十列的写入开始位置是地址为30的位置。
当倍数b是1且在例如4096QAM用作调制方式时1个符号的位数m是12的情况下，根据图25，存储器31包括在行方向上存储12×1位的12个列，并且在列方向上存储64800/(12×1)位。
此外，在存储器31的12个列中，第一列的写入开始位置是地址为0的位置，第二列的写入开始位置是地址为0的位置，第三列的写入开始位置是地址为2的位置，第四列的写入开始位置是地址为2的位置，第五列的写入开始位置是地址为3的位置，第六列的写入开始位置是地址为4的位置，第七列的写入开始位置是地址为4的位置，第八列的写入开始位置是地址为5的位置，第九列的写入开始位置是地址为5的位置，第十列的写入开始位置是地址为7的位置，第十一列的写入开始位置是地址为8的位置，第十二列的写入开始位置是地址为9的位置。
当倍数b是2且在例如4096QAM用作调制方式时1个符号的位数m是12的情况下，根据图25，存储器31包括在行方向上存储12×2位的24个列，并且在列方向上存储64800/(12×2)位。
此外，在存储器31的24个列中，第一列的写入开始位置是地址为0的位置，第二列的写入开始位置是地址为5的位置，第三列的写入开始位置是地址为8的位置，第四列的写入开始位置是地址为8的位置，第五列的写入开始位置是地址为8的位置，第六列的写入开始位置是地址为8的位置，第七列的写入开始位置是地址为10的位置，第八列的写入开始位置是地址为10的位置，第九列的写入开始位置是地址为10的位置，第十列的写入开始位置是地址为12的位置，第十一列的写入开始位置是地址为13的位置，第十二列的写入开始位置是地址为16的位置，第十三列的写入开始位置是地址为17的位置，第十四列的写入开始位置是地址为19的位置，第十五列的写入开始位置是地址为21的位置，第十六列的写入开始位置是地址为22的位置，第十七列的写入开始位置是地址为23的位置，第十八列的写入开始位置是地址为26的位置，第十九列的写入开始位置是地址为37的位置，第二十列的写入开始位置是地址为39的位置，第二十一列的写入开始位置是地址为40的位置，第二十二列的写入开始位置是地址为41的位置，第二十三列的写入开始位置是地址为41的位置，第二十四列的写入开始位置是地址为41的位置。
图26示出对于每种调制方式的DVB-T.2标准中规定的其中码长N是16200的10个码率的LDPC码，列扭曲交织所需的存储器31的列数和写入开始位置的地址。
当倍数b是1且在例如QPSK用作调制方式时1个符号的位数m是2的情况下，根据图26，存储器31包括在行方向上存储2×1位的2个列，并且在列方向上存储16200/(2×1)位。
此外，在存储器31的2个列中，第一列的写入开始位置是地址为0的位置，第二列的写入开始位置是地址为0的位置。
当倍数b是2且在例如QPSK用作调制方式时1个符号的位数m是2的情况下，根据图26，存储器31包括在行方向上存储2×2位的4个列，并且在列方向上存储16200/(2×2)位。
此外，在存储器31的4个列中，第一列的写入开始位置是地址为0的位置，第二列的写入开始位置是地址为2的位置，第三列的写入开始位置是地址为3的位置，第四列的写入开始位置是地址为3的位置。
当倍数b是1且在例如16QAM用作调制方式时1个符号的位数m是4的情况下，根据图26，存储器31包括在行方向上存储4×1位的4个列，并且在列方向上存储16200/(4×1)位。
此外，在存储器31的4个列中，第一列的写入开始位置是地址为0的位置，第二列的写入开始位置是地址为2的位置，第三列的写入开始位置是地址为3的位置，第四列的写入开始位置是地址为3的位置。
当倍数b是2且在例如16QAM用作调制方式时1个符号的位数m是4的情况下，根据图26，存储器31包括在行方向上存储4×2位的8个列，并且在列方向上存储16200/(4×2)位。
此外，在存储器31的8个列中，第一列的写入开始位置是地址为0的位置，第二列的写入开始位置是地址为0的位置，第三列的写入开始位置是地址为0的位置，第四列的写入开始位置是地址为1的位置，第五列的写入开始位置是地址为7的位置，第六列的写入开始位置是地址为20的位置，第七列的写入开始位置是地址为20的位置，第八列的写入开始位置是地址为21的位置。
当倍数b是1且在例如64QAM用作调制方式时1个符号的位数m是6的情况下，根据图26，存储器31包括在行方向上存储6×1位的6个列，并且在列方向上存储16200/(6×1)位。
此外，在存储器31的6个列中，第一列的写入开始位置是地址为0的位置，第二列的写入开始位置是地址为0的位置，第三列的写入开始位置是地址为2的位置，第四列的写入开始位置是地址为3的位置，第五列的写入开始位置是地址为7的位置，第六列的写入开始位置是地址为7的位置。
当倍数b是2且在例如64QAM用作调制方式时1个符号的位数m是6的情况下，根据图26，存储器31包括在行方向上存储6×2位的12个列，并且在列方向上存储16200/(6×2)位。
此外，在存储器31的12个列中，第一列的写入开始位置是地址为0的位置，第二列的写入开始位置是地址为0的位置，第三列的写入开始位置是地址为0的位置，第四列的写入开始位置是地址为2的位置，第五列的写入开始位置是地址为2的位置，第六列的写入开始位置是地址为2的位置，第七列的写入开始位置是地址为3的位置，第八列的写入开始位置是地址为3的位置，第九列的写入开始位置是地址为3的位置，第十列的写入开始位置是地址为6的位置，第十一列的写入开始位置是地址为7的位置，第十二列的写入开始位置是地址为7的位置。
当倍数b是1且在例如256QAM用作调制方式时1个符号的位数m是8的情况下，根据图26，存储器31包括在行方向上存储8×1位的8个列，并且在列方向上存储16200/(8×1)位。
此外，在存储器31的8个列中，第一列的写入开始位置是地址为0的位置，第二列的写入开始位置是地址为0的位置，第三列的写入开始位置是地址为0的位置，第四列的写入开始位置是地址为1的位置，第五列的写入开始位置是地址为7的位置，第六列的写入开始位置是地址为20的位置，第七列的写入开始位置是地址为20的位置，第八列的写入开始位置是地址为21的位置。
当倍数b是1且在例如1024QAM用作调制方式时1个符号的位数m是10的情况下，根据图26，存储器31包括在行方向上存储10×1位的10个列，并且在列方向上存储16200/(10×1)位。
此外，在存储器31的10个列中，第一列的写入开始位置是地址为0的位置，第二列的写入开始位置是地址为1的位置，第三列的写入开始位置是地址为2的位置，第四列的写入开始位置是地址为2的位置，第五列的写入开始位置是地址为3的位置，第六列的写入开始位置是地址为3的位置，第七列的写入开始位置是地址为4的位置，第八列的写入开始位置是地址为4的位置，第九列的写入开始位置是地址为5的位置，第十列的写入开始位置是地址为7的位置。
当倍数b是2且在例如1024QAM用作调制方式时1个符号的位数m是10的情况下，根据图26，存储器31包括在行方向上存储10×2位的20个列，并且在列方向上存储16200/(10×2)位。
此外，在存储器31的20个列中，第一列的写入开始位置是地址为0的位置，第二列的写入开始位置是地址为0的位置，第三列的写入开始位置是地址为0的位置，第四列的写入开始位置是地址为2的位置，第五列的写入开始位置是地址为2的位置，第六列的写入开始位置是地址为2的位置，第七列的写入开始位置是地址为2的位置，第八列的写入开始位置是地址为2的位置，第九列的写入开始位置是地址为5的位置，第十列的写入开始位置是地址为5的位置，第十一列的写入开始位置是地址为5的位置，第十二列的写入开始位置是地址为5的位置，第十三列的写入开始位置是地址为5的位置，第十四列的写入开始位置是地址为7的位置，第十五列的写入开始位置是地址为7的位置，第十六列的写入开始位置是地址为7的位置，第十七列的写入开始位置是地址为7的位置，第十八列的写入开始位置是地址为8的位置，第十九列的写入开始位置是地址为8的位置，第二十列的写入开始位置是地址为10的位置。
当倍数b是1且在例如4096QAM用作调制方式时1个符号的位数m是12的情况下，根据图26，存储器31包括在行方向上存储12×1位的12个列，并且在列方向上存储16200/(12×1)位。
此外，在存储器31的12个列中，第一列的写入开始位置是地址为0的位置，第二列的写入开始位置是地址为0的位置，第三列的写入开始位置是地址为0的位置，第四列的写入开始位置是地址为2的位置，第五列的写入开始位置是地址为2的位置，第六列的写入开始位置是地址为2的位置，第七列的写入开始位置是地址为3的位置，第八列的写入开始位置是地址为3的位置，第九列的写入开始位置是地址为3的位置，第十列的写入开始位置是地址为6的位置，第十一列的写入开始位置是地址为7的位置，第十二列的写入开始位置是地址为7的位置。
当倍数b是2且在例如4096QAM用作调制方式时1个符号的位数m是12的情况下，根据图26，存储器31包括在行方向上存储12×2位的24个列，并且在列方向上存储16200/(12×2)位。
此外，在存储器31的24个列中，第一列的写入开始位置是地址为0的位置，第二列的写入开始位置是地址为0的位置，第三列的写入开始位置是地址为0的位置，第四列的写入开始位置是地址为0的位置，第五列的写入开始位置是地址为0的位置，第六列的写入开始位置是地址为0的位置，第七列的写入开始位置是地址为0的位置，第八列的写入开始位置是地址为1的位置，第九列的写入开始位置是地址为1的位置，第十列的写入开始位置是地址为1的位置，第十一列的写入开始位置是地址为2的位置，第十二列的写入开始位置是地址为2的位置，第十三列的写入开始位置是地址为2的位置，第十四列的写入开始位置是地址为3的位置，第十五列的写入开始位置是地址为7的位置，第十六列的写入开始位置是地址为9的位置，第十七列的写入开始位置是地址为9的位置，第十八列的写入开始位置是地址为9的位置，第十九列的写入开始位置是地址为10的位置，第二十列的写入开始位置是地址为10的位置，第二十一列的写入开始位置是地址为10的位置，第二十二列的写入开始位置是地址为10的位置，第二十三列的写入开始位置是地址为10的位置，第二十四列的写入开始位置是地址为11的位置。
图27是用于说明通过图8的LDPC编码器115、位交织器116和QAM编码器117的处理的流程图。
LDPC编码器115处于待机状态从BCH编码器114供给LDPC目标数据，在步骤S101中，LDPC编码器115将LDPC目标数据编码成LDPC码，并将LDPC码供给到位交织器116，处理前进到步骤S102。
在步骤S102中，位交织器116对来自LDPC编码器115的LDPC码进行位交织，并将通过符号化位交织后的LDPC码获得的符号供给到QAM编码器117，然后处理前进到步骤S103。
换句话说，在步骤S102中，在位交织器116(图9)中的奇偶交织器23对来自LDPC编码器115的LDPC码进行奇偶交织，并将奇偶交织后的LDPC码供给到列扭曲交织器24。
列扭曲交织器24对来自奇偶交织器23的LDPC码进行列扭曲交织，并将所产生的LDPC码供给到多路分配器25。
多路分配器25进行交换已经通过列扭曲交织器24进行过列扭曲交织的LDPC码的码位并使用交换后的码位作为符号的符号位(代表符号的位)的交换处理。
这里，通过多路分配器25的交换处理不仅可以根据图18和图19中示出的第一至第四交换方法进行，而且根据分配规则进行。分配规则是用于分配LDPC码的码位到代表符号的符号位的规则，其细节将在后面描述。
通过用多路分配器25的交换处理获得的符号从多路分配器25供给到QAM编码器117。
在步骤S103中，QAM编码器117通过将来自多路分配器25的符号映射到由通过QAM编码器117进行的正交调制的调制方式决定的信号点进行正交调制，并将所产生的数据供给到时间交织器118。
如上所述，由于进行奇偶交织和列扭曲交织，因此可以改善对在LDPC码的多个码位作为1个符号发送时发生的擦除或突发差错的容忍性。
这里，在图9中，为了便于说明，用作进行奇偶交织的块的奇偶交织器23和用作进行列扭曲交织的块的列扭曲交织器24单独构成，但是奇偶交织器23和列扭曲交织器24可以彼此一体地构成。
换句话说，通过相对于存储器的码位的写入和读出可以进行奇偶交织和列扭曲交织，并且由将用于写入码位的地址(写入地址)转换成用于读出码位的地址(读出地址)的矩阵表示。
因此，当通过用代表奇偶交织的矩阵乘以代表列扭曲交织的矩阵获得矩阵时，通过利用矩阵变换码位，可以获得进行奇偶交织和对奇偶交织后的LDPC码进一步地进行列扭曲交织的结果。
此外，除了奇偶交织器23和列扭曲交织器24之外，多路分配器25可以一体地构成。
换句话说，通过多路分配器25进行的交换处理也可以由将存储LDPC码的存储器31的写入地址变换成读出地址的矩阵表示。
因此，当通过用代表奇偶交织的矩阵乘以代表列扭曲交织的矩阵和代表交换处理的矩阵获得矩阵时，奇偶交织、列扭曲交织和交换处理可以利用矩阵一起进行。
此外，可以不进行奇偶交织和列扭曲交织中的一者或二者。
接下来，结合图28～30说明测量在图8的发送装置11上进行的差错率(误码率)的模拟。
使用作为具有0dB的D/U的颤振器的通信路径进行模拟。
图28示出在模拟中采用的通信路径的模型。
换句话说，图28的A示出在模拟中采用的颤振器的模型。
此外，图28的B示出作为由图28的A的模型表示的颤振器的通信路径的模型。
在图28的B中，H代表图28的A的颤振器的模型。此外，在图28的B中，N代表ICI(Inter Carrier Interference)，并且在模拟中，其功率的期望值E[N2]通过AWGN近似。
图29和图30示出在模拟中获得的差错率和颤振器的多普勒频率fd之间的关系。
图29示出当调制方式为16QAM、码率(r)是(3/4)和交换方法是第一交换方法时差错率和多普勒频率fd之间的关系。图30示出当调制方式为64QAM、码率(r)是(5/6)和交换方法是第一交换方法时差错率和多普勒频率fd之间的关系。
此外，在图29和图30中，粗线代表当进行所有的奇偶交织、列扭曲交织和交换处理时差错率和多普勒频率fd之间的关系，细线代表当在奇偶交织、列扭曲交织和交换处理中仅进行交换处理时差错率和多普勒频率fd之间的关系。
在图29和图30中，可以理解的是，与当仅进行交换处理时相比，当进行所有的奇偶交织、列扭曲交织和交换处理时，差错率进一步改善(减小)。
[LDPC编码器115的构成例]
图31是示出图8的LDPC编码器115的构成例的方框图。
图8的LDPC编码器122具有相似构成。
如上面结合图12和图13所述的，具有64800位和16200位的两种类型的码长N的LDPC码是在DVB-T.2标准中规定的。
对于码长N是64800位的LDPC码，11个码率1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6、8/9和9/10被规定，对于码长N是16200位的LDPC码，10个码率1/4、1/3、2/5、1/2、3/5、2/3、3/4、4/5、5/6和8/9被规定(图12和图13)。
例如，LDPC编码器115根据对于码长N和码率准备的检查矩阵H，进行码长N是64800位或16200位的各码率的LDPC码的编码(纠错编码)。
LDPC编码器115包括编码处理单元601和存储单元602。
编码处理单元601包括码率设定单元611、初始值表读出单元612、检查矩阵生成单元613、信息位读出单元614、编码奇偶运算单元615和控制单元616，并对被供给到LDPC编码器115的LDPC目标数据进行LDPC编码，并将所产生的LDPC码供给到位交织器116(图8)。
换句话说，码率设定单元611例如根据操作者的操作设置LDPC码的码长N和码率。
初始值表读出单元612从存储单元602读出对应于由码率设定单元611设定的码长N和码率的检查矩阵初始值(将在后面描述)。
检查矩阵生成单元613基于由初始值表读出单元612读出的检查矩阵初始值表，在列方向上以360列(循环结构的单位列数P)的周期配置对应于根据由码率设定单元611设置的码长N和码率的信息长K(＝码长N-奇偶长M)的信息矩阵HA的“1”的元素，生成检查矩阵H，并且在存储单元602中存储检查矩阵H。
信息位读出单元614从被供给到LDPC编码器115的LDPC目标数据读出(提取)对应于信息长K的信息位。
编码奇偶运算单元615从存储单元602读出由检查矩阵生成单元613生成的检查矩阵H，使用检查矩阵H基于预定的式对由信息位读出单元614读出的信息位计算奇偶校验位，并生成码字(LDPC码)。
控制单元616控制构成编码处理单元601的各块。
例如，对于诸如64800位和16200位等各码长N，存储单元602分别存储对应于图12和图13中示出的多个码率的多个检查矩阵初始值表。此外，存储单元602临时存储编码处理单元601的处理所需的数据。
图32是用于说明图31的LDPC编码器115的处理的流程图。
在步骤S201中，码率设定单元611决定(设置)进行LDPC编码的码长N和码率r。
在步骤S202中，初始值表读出单元612从存储单元602读出对应于由码率设定单元611决定的码长N和码率r的预定的检查矩阵初始值表。
在步骤S203中，使用由初始值表读出单元612从存储单元602读出的检查矩阵初始值表，检查矩阵生成单元613获得(生成)由码率设定单元611决定的码长N和码率r的LDPC码的检查矩阵H，并供给检查矩阵H且存储在存储单元602中。
在步骤S204中，信息位读出单元614从被供给到LDPC编码器115的LDPC目标数据读出对应于由码率设定单元611决定的码长N和码率r的信息长K(＝N×r)的信息位，从存储单元602读出由检查矩阵生成单元613获得的检查矩阵H，并将读出的信息位和检查矩阵H供给到编码奇偶运算单元615。
在步骤S205中，编码奇偶运算单元615顺次计算满足式(8)的码字c的奇偶校验位：
HcT＝0...(8)
在式(8)中，c代表用作码字(LDPC码)的行矢量，cT代表行矢量c的转置。
这里，如上所述，当用作LDPC码(1个码字)的行矢量c中的信息位的部分由行矢量A表示和奇偶校验位的部分由行矢量T表示时，行矢量c可以通过用作信息位的行矢量A和用作奇偶校验位的行矢量T由式c＝[A|T]表示。
检查矩阵H和用作LDPC码的行矢量c＝[A|T]需要满足式HcT＝0，并且用作构成满足式HcT＝0的行矢量c＝[A|T]的奇偶校验位的行矢量T可以通过从当检查矩阵H＝[HA|HT]的奇偶校验矩阵HT具有图11中示出的楼梯结构时式HcT＝0中的列矢量HcT的第一行的元素开始依序使各行的元素为零(0)而逐次获得。
当对于信息位A获得奇偶校验位T时，编码奇偶运算单元615输出由信息位A和奇偶校验位T表示的码字c＝[A|T]，作为信息位A的LDPC编码结果。
其后，在步骤S206中，控制单元616判断LDPC编码是否结束。当在步骤中S206中判断LDPC编码未结束时，即，例如，当仍然存在将要进行LDPC编码的LDPC目标数据时，处理返回到步骤S201(或步骤S204)，然后重复步骤S201(或步骤S204)到S206的处理。
此外，当在步骤中S206中判断LDPC编码结束时，即，例如，当没有将要进行LDPC编码的LDPC目标数据时，LDPC编码器115结束处理。
如上所述，准备对应于各码长N和各码率r的检查矩阵初始值表，并且LDPC编码器115使用从对应于预定的码长N和预定的码率r的检查矩阵初始值表生成的检查矩阵H进行预定的码长N和预定的码率r的LDPC编码。
[检查矩阵初始值表的例子]
检查矩阵初始值表是代表检查矩阵H的对应于根据LDPC码(由检查矩阵H定义的LDPC码)的码长N和码率r的信息长K的信息矩阵HA(图10)的“1”的元素的位置对于每个360列(循环结构的单位列数P)的表，并且对于各码长N和各码率r的检查矩阵H预先生成。
图33是示出检查矩阵初始值表的例子的图。
换句话说，图33示出对应于DVB-T.2标准中规定的其中码长N是16200位和码率(DVB-T.2中记载的码率)r为1/4的检查矩阵H的检查矩阵初始值表。
检查矩阵生成单元613(图31)使用检查矩阵初始值表按以下获得检查矩阵H。
换句话说，图34示出从检查矩阵初始值表获得检查矩阵H的方法。
图34的检查矩阵初始值表是对应于DVB-T.2标准中规定的其中码长N是16200位和码率r为2/3的检查矩阵H的检查矩阵初始值表。
如上所述，检查矩阵初始值表是代表对应于根据LDPC码的码长N和码率r的信息长K的信息矩阵HA(图10)的“1”的元素的位置对于每个360列(循环结构的单位列数P)的表，并且在第i行中，检查矩阵H的第(1+360×(i-1))列的“1”的元素的行序号(使检查矩阵H的第一行的行序号为0的行序号)通过第(1+360×(i-1))列的列重数设置。
这里，由于检查矩阵H的对应于奇偶长M的奇偶校验矩阵HT(图10)如图21所示那样设定，因此根据检查矩阵初始值表获得检查矩阵H的对应于信息长K的信息矩阵HA(图10)。
检查矩阵初始值表的行数k+1根据信息长K而不同。
在信息长K和检查矩阵初始值表的行数k+1之间建立式(9)的关系。
K＝(k+1)×360...(9)
这里，式(9)的360是图22中说明的循环结构的单位列数P。
在图34的检查矩阵初始值表中，在第一行至第三行中排列13个数值，在第四行至第(k+1)行(图34中的第30行)中排列3个数值。
因此，从图34的检查矩阵初始值表获得的检查矩阵H的列重对于从第一列至第(1+360×(3-1)-1)列的列为13，对于从第(1+360×(3-1))列到第K列的列为3。
0，2084，1613，1548，1286，1460，3196，4297，2481，3369，3451，4620和2622排列在图34的检查矩阵初始值表的第一行中，并且在检查矩阵H的第一列中，这代表行序号是0，2084，1613，1548，1286，1460，3196，4297，2481，3369，3451，4620和2622的行的元素是“1”(其他元素是“0”)。
此外，1，122，1516，3448，2880，1407，1847，3799，3529，373，971，4358和3108排列在图34的检查矩阵初始值表的第二列中，并且在检查矩阵H的第361(＝1+360×(2-1))列中，这代表行序号是1，122，1516，3448，2880，1407，1847，3799，3529，373，971，4358和3108的行的元素是“1”。
如上所述，检查矩阵初始值表代表检查矩阵H的信息矩阵HA的1的元素对于每个360列的位置。
检查矩阵H的第(1+360×(i-1))列以外的列，即，从第(2+360×(i-1))列至第(360×i)列的各列，是其中由检查矩阵初始值表决定的第(1+360×(i-1))列的1的元素根据奇偶长M向下(在列方向上向下)周期地循环移位并且设置的列。
换句话说，例如，第(2+360×(i-1))列是第(1+360×(i-1))列向下循环移位M/360(＝q)的列，接着的第(3+360×(i-1))列是其中第(1+360×(i-1))列向下循环移位2×M/360(＝2×q)的列(其中第(2+360×(i-1))列向下循环移位M/360(＝q)的列)。
这里，当检查矩阵初始值表的第i行(从顶部的第i行)的第j列(从左的第j列)的数值由hi，j表示并且检查矩阵H的第w列的第j个1的元素的行序号由Hw-j表示时，作为检查矩阵H的第(1+360×(i-1))列以外列的第w列的1的元素的行序号Hw-j可以通过式(10)获得。
Hw-j＝mod{hi，j+mod((w-1)，P)×q，M)...(10)
这里，mod(x，y)是指当x除以y时的余数。
此外，P是上述的循环结构的单位列数，例如，在DVB-T.2标准中为360。此外，q是通过用奇偶长M除以循环结构的单位列数P(＝360)获得的值M/360。
检查矩阵生成单元613(图31)基于检查矩阵初始值表规定检查矩阵H的第(1+360×(i-1))列的1的元素的行序号。
此外，检查矩阵生成单元613(图31)根据式(10)获得作为检查矩阵H的第(1+360×(i-1))列以外列的第w列的1的元素的行序号Hw-j，并生成其中获得的行序号的元素是1的检查矩阵H。
[适宜于移动终端的LDPC码]
另一方面，如果符合作为固定终端用的数字播送标准的例如DVB-T.2的发送装置和接收装置的规格可以尽可能没有任何变化地实施，那么移动终端用的数字播送的成本方面有利。
这里，2种码长的LDPC码，即，码长N是64k比特和16k比特，在DVB-T.2中被规定。
如果在DVB-T.2中规定的LDPC码用在移动终端用的数字播送中，由于与长码长的LDPC码相比短码长的LDPC码的优点在于减少在LDPC码的解码时等所需的存储器或延迟，因此，在移动终端用的数字播送中，在DVB-T.2中规定的两种码长的LDPC码中，希望采用具有16k比特的短码长的LDPC码。
然而，在移动终端中，为了减轻诸如LDPC码的解码等处理所需的负荷，例如，LDPC码的解码的重复次数(重复解码次数C)可以比在固定终端中更受限制，并且在移动终端用的数字播送中，在DVB-T.2中规定的16k比特的LDPC码可能没有足够的对差错的容忍性。
在这方面，发送装置11(图7)可以使用比在DVB-T.2中规定的16k比特的LDPC码具有对差错的更大容忍性的16k比特的新LDPC码作为适于移动终端用的数字播送的LDPC码(在下文中，也被称作“移动用LDPC码”)进行移动终端用的数字播送。
在移动用LDPC码中，为了尽可能地维持与DVB-T.2的兼容性，与在DVB-T.2中规定的LDPC码类似地，检查矩阵H的奇偶校验矩阵HT具有楼梯结构(图11)。
此外，在移动用LDPC码中，与在DVB-T.2中规定的LDPC码类似地，检查矩阵H的信息矩阵HA具有循环结构，并且循环结构的单位列数P被假定为360。
图35～43是示出其中码长N是16k比特的(移动用)LDPC码的检查矩阵初始值表的例子的图。
换句话说，图35示出对于其中码长N是16k比特和码率r为1/5的检查矩阵H的检查矩阵初始值表。
图36示出对于其中码长N是16k比特和码率r为4/15的检查矩阵H的检查矩阵初始值表。
图37示出对于其中码长N是16k比特和码率r为1/3的检查矩阵H的检查矩阵初始值表。
图38示出对于其中码长N是16k比特和码率r为2/5的检查矩阵H的检查矩阵初始值表。
图39示出对于其中码长N是16k比特和码率r为4/9的检查矩阵H的检查矩阵初始值表。
图40示出对于其中码长N是16k比特和码率r为7/15的检查矩阵H的检查矩阵初始值表。
图41示出对于其中码长N是16k比特和码率r为8/15的检查矩阵H的检查矩阵初始值表。
图42示出对于其中码长N是16k比特和码率r为3/5的检查矩阵H的检查矩阵初始值表。
图43示出对于其中码长N是16k比特和码率r为2/3的检查矩阵H的检查矩阵初始值表。
对于移动终端用的数字播送，LDPC编码器115(图8和图31)使用从图35～43中示出的检查矩阵初始值表获得的检查矩阵H对其中码长N是16k比特和码率r为1/5、4/15、1/3、2/5、4/9、7/15、8/15、3/5和2/3的9种之一的LDPC码进行编码。
使用从图35～43的检查矩阵初始值表获得的检查矩阵H获得的LDPC码是具有优异性能的LDPC码。
这里，具有优异性能的LDPC码是从适宜的检查矩阵H获得的LDPC码。
此外，适宜的检查矩阵H是当从检查矩阵H获得的LDPC码以低Es/No(每个符号的信号功率与噪声功率比)或以低Eb/No(每个位的信号功率与噪声功率比)发送时BER(误码率)低并满足预定条件的检查矩阵。
例如，通过进行当从满足预定条件的各种检查矩阵获得的LDPC码以低Es/No发送时的BER测量的模拟，可以获得适宜的检查矩阵H。
适宜的检查矩阵H必须满足的预定条件的例子包括通过被称作密度进化的码性能分析方法获得的分析结果良好的条件以及不存在1的元素的环路的条件(被称作cycle 4(循环4))。
这里，当1的元素象在cycle 4中那样密集地排列在信息矩阵HA中时，已知的是LDPC码的解码性能劣化，并且由于这个原因，不作为适宜的检查矩阵H必须满足的预定条件，存在cycle 4的条件是必要的。
此外，适宜的检查矩阵H必须满足的预定条件可以从LDPC码的解码性能改善或LDPC码的解码处理的容易性(简化性)的观点适宜地决定。
图44和图45是用于说明获得用作适宜的检查矩阵H必须满足的预定条件的分析结果的密度进化的图。
密度进化是对其中以后述的度序列(degree sequence)为特征的码长N为无限(∞)的所有LDPC码(合奏(ensemble))计算差错概率的期望值的码分析技术。
例如，当在AWGN信道上噪声的方差值从0连续增大时，某一合奏的差错概率的期望值在开始时为0，但是当噪声的方差值是某一阈值以上时不为0。
根据密度进化，通过比较差错概率的期望值不是0的噪声的方差值的阈值(在下文中，也被称作“性能阈值”)，可以决定合奏的性能是好还是坏(检查矩阵是否适宜)。
此外，当对于具体的LDPC码决定具体的LDPC码所属的合奏，然后对合奏进行密度进化时，可以预测LDPC码的粗略性能。
因此，当发现具有优异性能的合奏时，可以从属于该合奏的LDPC码中发现具有优异性能的LDPC码。
这里，度序列代表对LDPC码的码长N具有各值的重的变量节点和校验节点之比。
例如，其中码率是1/2的regular(3，6)LDPC码属于以其中所有变量节点的重(列重)为3和所有校验节点的重(行重)为6的度序列为特征的合奏。
图44示出合奏的tanner图。
在图44的tanner图中，由圆形标记(○标记)所示的变量节点以等于码长N的N个存在，矩形(□标记)所示的校验节点以等于通过码长N乘以码率1/2获得的乘法值的N/2个存在。
3(等于列重)个边连接到各变量节点，因此连接到N个变量节点的边总数以3N个存在。
此外，6(等于行重)个边连接到各校验节点，因此连接到N/2个校验节点的边总数以3N个存在。
此外，在图44的tanner图中，存在一个交织器。
交织器将连接到N个变量节点的3N个边随机分类，并将分类后的各边连接到与N/2个校验节点连接的3N个边之一。
分类连接到N个变量节点的3N个边的分类模式的数量为(3N)！(＝(3N)×(3N-1)×...×1)。因此，以其中所有变量节点的重是3和所有校验节点的重是6的度序列为特征的合奏成为(3N)！个LDPC码的集合。
在获得具有优异性能的LDPC码(适宜的检查矩阵)的模拟中，多边型(multi-edge type)的合奏用在密度进化中。
在多边型中，连接到变量节点的边和连接到校验节点的边所经过的交织器分割成2个以上(多边)，因此，合奏的特征更严格。
图45示出多边型的合奏的tanner图的例子。
在图45的tanner图中，存在两个交织器，即，第一交织器和第二交织器。
此外，在图45的tanner图中，存在其中1个边连接到第一交织器和没有边连接到第二交织器的v1个变量节点、其中1个边连接到第一交织器和2个边连接到第二交织器的v2个变量节点以及其中没有边连接到第一交织器和2个边连接到第二交织器的v3个变量节点。
此外，在图45的tanner图中，存在其中2个边连接到第一交织器和没有边连接到第二交织器的c1个校验节点、其中2个边连接到第一交织器和2个边连接到第二交织器的c2个校验节点以及其中没有边连接到第一交织器和3个边连接到第二交织器的c3个校验节点。
这里，密度进化和及其实施记载在例如“On the Design ofLow-Density Parity-Check Codes within 0.0045 dB of the Shannon Limit”，S.Y.Chung，G.D.Forney，T.J.Richardson，R.Urbanke，IEEECommunications Leggers，VOL.5，NO.2，Feb 2001中。
在获得图35～43的移动用LDPC码(的检查矩阵初始值表)的模拟中，通过多边型的密度进化发现其中作为BER开始下降(开始减少)的Eb/N0的性能阈值是预定值以下的合奏，并且在属于该合奏的LDPC码中，在诸如16QAM和64QAM等被移动终端用的数字播送使用的多个调制方式中BER低的LDPC码被选择作为具有优异性能的LDPC码。
这里，由于移动终端比固定终端在对差错的容忍性方面低，因此在移动终端用的数字播送中，为了改善对差错的容忍性，例如，采用诸如QPSK、16QAM或64QAM等信号点的数量相对较少的调制方式。
图35～43的检查矩阵初始值表是通过上述模拟获得的其中码长N是16k比特的LDPC码的检查矩阵初始值表。
图46是示出从图35～43的LDPC码的检查矩阵初始值表获得的奇偶校验矩阵H的最小环长和性能阈值的图，其中各LDPC码具有16k比特的码长N以及1/5、4/15、1/3、2/5、4/9、7/15、8/15、3/5和2/3的9种类型之一。
在从图35～43的检查矩阵初始值表获得的奇偶校验矩阵H中，其中码率r为1/5、4/15或3/5的检查矩阵H的最小环长是8个循环，其中码率r为1/3、2/5、4/9、7/15、8/15或2/3的检查矩阵H的最小环长是6个循环。
因此，cycle 4不存在于从图35～43的检查矩阵初始值表获得的奇偶校验矩阵H中。
此外，由于随着码率r减小，LDPC码的冗余性增大，所以性能阈值随着码率r减小倾向于改善(减小)。
图47是用于说明图35～43的(从检查矩阵初始值表获得的)检查矩阵H(在下文中，也被称作移动用LDPC码的检查矩阵H)的图。
对于从移动用LDPC码的检查矩阵H的第一列的KX列，列重是X，对于随后的KY1列的列重是Y1，对于随后的KY2列的列重是Y2，对于随后的(M-1)列的列重是2，对于最后列的列重是1。
这里，KX+KY1+KY2+M-1+1等于码长N(＝16200位)。
图48是示出对于移动用LDPC码的各码率r(＝1/5、4/15、1/3、2/5、4/9、7/15、8/15、3/5和2/3)，图47的列数KX、KY1、KY2和M以及列重X、Y1和Y2的图。
在其中码长N是16k的移动用LDPC码的检查矩阵H中，与图12和图13中说明的在DVB-T.2中规定的检查矩阵类似地，在开始侧(左侧)的列倾向于列重大，因此在移动用LDPC码的开始的码位倾向于对差错强(具有对差错的容忍性)。
图49是示出图35～43的移动用LDPC码的BER模拟结果的图。
在模拟中，假设AWGN通信路径(信道)，BPSK用作调制方式，50次用作重复解码次数C。
在图49中，横轴代表Es/N0(每个符号的信号功率与噪声功率比)，纵轴代表BER。
这里，在移动用LDPC码的码率r(＝1/5、4/15、1/3、2/5、4/9、7/15、8/15、3/5和2/3)中，对于1/5、1/3、2/5、4/9、3/5和2/3，同一码率的其中码长N是16k的LDPC码(在下文中，也被称作“标准16k码”)在DVB-T.2中被规定。
在模拟中，对于码率r为1/5、1/3、2/5、4/9、3/5和2/的移动用LDPC码，任一码率r的移动用LDPC码的BER也在DVB-T.2中被规定，并且已知的是同一码率的标准16k码的BER更为改善，因此根据移动用LDPC码可以改善对差错的容忍性。
这里，在作为移动用LDPC码的码率r的1/5、4/15、1/3、2/5、4/9、7/15、8/15、3/5和2/3中，与4/15、7/15和8/15相同的码率不存在于标准16k码中。
换句话说，不存在于标准16k码中的码率r(＝4/15、7/15和8/15)的LDPC码存在于移动用LDPC码中。
如上所述，由于不存在于标准16k码中的码率r(＝4/15、7/15和8/15)的LDPC码存在于移动用LDPC码中，因此对于移动用LDPC码的码率r(＝1/5、4/15、1/3、2/5、4/9、7/15、8/15、3/5和2/3)的BER以相对相等的间隔排列，其中在Es/N0方向上的间隔是约1dB的预定间隔以下的短间隔，如图49所示。
另一方面，由于标准16k码不具有作为标准16k码的码率r的4/15、7/15和8/15，在当码率r为1/5(DVB-T.2规格中的1/4)时的BER和当码率r为1/3时的BER之间以及当码率r为4/9(DVB-T.2规格中的1/2)时的BER和当码率r为3/5时的BER之间，在Es/N0方向上存在约2dB的相对较大间隙，因此，由于大的间隙，标准16k码的BER不均匀地排列。
对于通过发送装置11进行节目的播送的播送组织，代替其中在BER排列中存在约2db的大间隙且BER排列不均匀的标准16k码，其中BER以约1db以下的相对较小的相等间隔排列的移动用LDPC码具有根据信道(通信路径13)等的状态容易地选择用于播送的码率的优点。
[码长N是16200位的LDPC码的交换处理]
在移动终端用的数字播送中，当采用上述的移动用LDPC码(即，码长N是16200位的LDPC码)时，例如，在通信路径13(图7)中对差错的容忍性与在DVB-T.2中规定的具有64800位的长码长N的LDPC码相比下降。
在这方面，在移动终端用的数字播送中，希望实施改善对差错的容忍性的对策。
作为改善对差错的容忍性的对策，如上所述，例如，存在通过多路分配器25(图9)进行的交换处理以及采用其中诸如16QAM或64QAM等信号点的数量相对较少的调制方式的方法。
在交换处理中，作为交换在诸如DVB-T.2等的标准中规定的LDPC码的码位的交换方法，例如，可以使用第一至第四交换方法和在诸如DVB-T.2等的标准中规定的交换方法。
这里，当使用码长N是16200位的移动用LDPC码进行移动终端用的数字播送时，希望采用适于移动用LDPC码的交换处理。
换句话说，作为用于移动用LDPC码的交换处理，希望采用进一步改善对差错的容忍性的方式的交换处理。
在这方面，如上面结合图27所述的，多路分配器25(图9)被构造成能够进行根据分配规则的交换处理。
下面说明根据分配规则的交换处理，但是，在此之前，首先说明根据已提出的交换方法(在下文中，也被称作“现有方法”)的交换处理。
下面结合图50和图51，针对其中多路分配器25对在DVB-T.2等中规定的LDPC码(在下文中，也被称作“规定码”)进行根据现有方法的交换处理的例子，说明交换处理。
图50示出当LDPC码是DVB-T.2中规定的其中码长N是64800位和码率是3/5的LDPC码时，现有方法的交换处理的例子。
换句话说，图50的A示出当LDPC码是其中码长N是64800位和码率是3/5的规定码且调制方式为16QAM和倍数b是2时现有方法的交换处理的例子。
当调制方式为16QAM时，4(＝m)码位作为1个符号被映射到16QAM中设定的16个信号点中的任一个。
此外，当码长N是64800位和倍数b是2时，多路分配器25的存储器31(图18和图19)包括在行方向上存储4×2(＝mb)位的8个列并且在列方向上存储64800/(4×2)位。
在多路分配器25中，当LDPC码的码位在列方向上写入存储器31并且64800位的码位(1个码字)的写入结束时，在存储器31中写入的码位以4×2(＝mb)位的单位在行方向上读出，然后供给到交换单元32(图18和图19)。
交换单元32交换4×2(＝mb)位的码位b0～b7，使得例如，如图50的A所示，从存储器31读出的4×2(＝mb)位的码位b0，b1，b2，b3，b4，b5，b6和b7被分配给连续2(＝b)个符号的4×2(＝mb)位的符号位y0，y1，y2，y3，y4，y5，y6和y7。
换句话说，交换单元32进行交换，使得
码位b0被分配给符号位y7；
码位b1被分配给符号位y1；
码位b2被分配给符号位y4；
码位b3被分配给符号位y2；
码位b4被分配给符号位y5；
码位b5被分配给符号位y3；
码位b6被分配给符号位y6；和
码位b7被分配给符号位y0。
图50的B示出当LDPC码是其中码长N是64800位和码率是3/5的规定码且调制方式为64QAM和倍数b是2时现有方法的交换处理的例子。
当调制方式为64QAM时，6(＝m)码位作为1个符号被映射到64QAM中设定的64个信号点的任一个。
此外，当码长N是64800位和倍数b是2时，多路分配器25的存储器31(图18和图19)包括在行方向上存储6×2(＝mb)位的12个列并且在列方向上存储64800/(6×2)位。
在多路分配器25中，当LDPC码的码位在列方向上写入存储器31并且64800位的码位(1个码字)的写入结束时，在存储器31中写入的码位以6×2(＝mb)位的单位在行方向上读出，然后供给到交换单元32(图18和图19)。
交换单元32交换6×2(＝mb)位的码位b0～b11，使得例如，如图50的B所示，从存储器31读出的6×2(＝mb)位的码位b0，b1，b2，b3，b4，b5，b6，b7，b8，b9，b10和b11被分配给连续2(＝b)个符号的6×2(＝mb)位的符号位y0，y1，y2，y3，y4，y5，y6，y7，y8，y9，y10和y11。
换句话说，交换单元32进行交换，使得
码位b0被分配给符号位y11，
码位b1被分配给符号位y7；
码位b2被分配给符号位y3；
码位b3被分配给符号位y10；
码位b4被分配给符号位y6；
码位b5被分配给符号位y2；
码位b6被分配给符号位y9；
码位b7被分配给符号位y5；
码位b8被分配给符号位y1；
码位b9被分配给符号位y8；
码位b10被分配给符号位y4；和
码位b11被分配给符号位y0。
图50的C示出当LDPC码是其中码长N是64800位和码率是3/5的规定码且调制方式为256QAM和倍数b是2时现有方法的交换处理的例子。
当调制方式为256QAM时，8(＝m)码位作为1个符号被映射到256QAM中设定的256个信号点的任一个。
此外，当码长N是64800位和倍数b是2时，多路分配器25的存储器31(图18和图19)包括在行方向上存储8×2(＝mb)位的16个列并且在列方向上存储64800/(8×2)位。
在多路分配器25中，当LDPC码的码位在列方向上写入存储器31并且64800位的码位(1个码字)的写入结束时，在存储器31中写入的码位以8×2(＝mb)位的单位在行方向上读出，然后供给到交换单元32(图18和图19)。
交换单元32交换8×2(＝mb)位的码位b0～b15，使得例如，如图50的C所示，从存储器31读出的8×2(＝mb)位的码位b0，b1，b2，b3，b4，b5，b6，b7，b8，b9，b10，b11，b12，b13，b14和b15被分配给连续2(＝b)个符号的8×2(＝mb)位的符号位y0，y1，y2，y3，y4，y5，y6，y7，y8，y9，y10，y11，y12，y13，y14和y15。
换句话说，交换单元32进行交换，使得
码位b0被分配给符号位y15，
码位b1被分配给符号位y1；
码位b2被分配给符号位y13；
码位b3被分配给符号位y3；
码位b4被分配给符号位y8；
码位b5被分配给符号位y11；
码位b6被分配给符号位y9；
码位b7被分配给符号位y5；
码位b8被分配给符号位y10；
码位b9被分配给符号位y6；
码位b10被分配给符号位y4；
码位b11被分配给符号位y7；
码位b12被分配给符号位y12；
码位b13被分配给符号位y2；
码位b14被分配给符号位y14；和
码位b15被分配给符号位y0。
图51示出当LDPC码是其中码长N是16200位和码率是3/5的规定码时现有方法的交换处理的例子。
换句话说，图51的A示出当LDPC码是其中码长N是16200位和码率是3/5的LDPC码且调制方式为16QAM和倍数b是2时现有方法的交换处理的例子。
当调制方式为16QAM时，4(＝m)码位作为1个符号被映射到16QAM中设定的16个信号点中的任一个。
此外，当码长N是16200位和倍数b是2时，多路分配器25的存储器31(图18和图19)包括在行方向上存储4×2(＝mb)位的8个列并且在列方向上存储16200/(4×2)位。
在多路分配器25中，当LDPC码的码位在列方向上写入存储器31并且16200位的码位(1个码字)的写入结束时，在存储器31中写入的码位以4×2(＝mb)位的单位在行方向上读出，然后供给到交换单元32(图18和图19)。
交换单元32交换4×2(＝mb)位的码位b0～b7，使得例如，如图51的A所示，从存储器31读出的4×2(＝mb)位的码位b0，b1，b2，b3，b4，b5，b6和b7被分配给连续2(＝b)个符号的4×2(＝mb)位的符号位y0，y1，y2，y3，y4，y5，y6和y7。
换句话说，交换单元32进行交换，使得码位b0～b7被分配给符号位y0～y7，与图50的A的例子类似。
图51的B示出当LDPC码是其中码长N是16200位和码率是3/5的规定码且调制方式为64QAM和倍数b是2时现有方法的交换处理的例子。
当调制方式为64QAM时，6(＝m)码位作为1个符号被映射到64QAM中设定的64个信号点的任一个。
此外，当码长N是16200位和倍数b是2时，多路分配器25的存储器31(图18和图19)包括在行方向上存储6×2(＝mb)位的12个列并且在列方向上存储16200/(6×2)位。
在多路分配器25中，当LDPC码的码位在列方向上写入存储器31并且16200位的码位(1个码字)的写入结束时，在存储器31中写入的码位以6×2(＝mb)位的单位在行方向上读出，然后供给到交换单元32(图18和图19)。
交换单元32交换6×2(＝mb)位的码位b0～b11，使得例如，如图51的B所示，从存储器31读出的6×2(＝mb)位的码位b0，b1，b2，b3，b4，b5，b6，b7，b8，b9，b10和b11被分配给连续2(＝b)个符号的6×2(＝mb)位的符号位y0，y1，y2，y3，y4，y5，y6，y7，y8，y9，y10和y11。
换句话说，交换单元32进行交换，使得码位b0～b11被分配给符号位y0～y11，与图50的B的例子类似。
图51的C示出当LDPC码是其中码长N是16200位和码率是3/5的规定码且调制方式为256QAM和倍数b是1时现有方法的交换处理的例子。
当调制方式为256QAM时，8(＝m)码位作为1个符号被映射到256QAM中设定的256个信号点的任一个。
此外，当码长N是16200位和倍数b是1时，多路分配器25的存储器31(图18和图19)包括在行方向上存储8×1(＝mb)位的8个列并且在列方向上存储16200/(8×1)位。
在多路分配器25中，当LDPC码的码位在列方向上写入存储器31并且16200位的码位(1个码字)的写入结束时，在存储器31中写入的码位以8×1(＝mb)位的单位在行方向上读出，然后供给到交换单元32(图18和图19)。
交换单元32交换8×1(＝mb)位的码位b0～b7，使得例如，如图51的C所示，从存储器31读出的8×1(＝mb)位的码位b0，b1，b2，b3，b4，b5，b6和b7被分配给1(＝b)个符号的8×1(＝mb)位的符号位y0，y1，y2，y3，y4，y5，y6和y7。
换句话说，交换单元32进行交换，使得
码位b0被分配给符号位y7，
码位b1被分配给符号位y3；
码位b2被分配给符号位y1；
码位b3被分配给符号位y5；
码位b4被分配给符号位y2；
码位b5被分配给符号位y6；
码位b6被分配给符号位y4；和
码位b7被分配给符号位y0。
接下来，说明根据分配规则的交换处理(在下文中，也被称作“新交换方法的交换处理”)。
在移动终端用的数字播送中，使用具有少量信号点的诸如QPSK、16QAM或64QAM等调制方式，并且结合其中调制方式为16QAM的例子和其中调制方式为64QAM的例子说明新交换方法。
此外，当调制方式为QPSK时，由于代表QPSK的4个符号(信号点)的2位的符号位y0和y1不具有其中上面结合图14～17说明的一个对差错强而另一个对差错弱的关系，因此不需要进行交换处理(即使当进行交换处理时，对差错的容忍性也不会改变)。
图52～54(和图55～105)是说明新交换方法的图。
在新交换方法中，多路分配器25的交换单元32根据预定的分配规则进行mb位的码位的交换。
分配规则是分配LDPC码的码位到符号位的规则。分配规则规定了作为码位的码位组和被分配给该码位组的码位的符号位的符号位组的组合的组集，并且规定了该组集的码位组和符号位组的码位和符号位的位数(在下文中，也被称作“组位数”)。
这里，如上所述，在码位之间存在差错概率的差异，并且在符号位之间存在差错概率的差异。码位组是根据差错概率分组码位的组，符号位组是根据差错概率分组符号位的组。
图52示出当LDPC码是其中码长N是16200位和码率是1/5的移动用LDPC码且调制方式为16QAM(因此，m＝4)和倍数b是2时的码位组和符号位组。
在这种情况下，如图52的A所示，从存储器31读出的4×2(＝mb)位的码位根据差错概率的差异可以分组成3个码位组Gb1、Gb2和Gb3。
这里，在码位组Gb#i中，后缀#i越小，在属于码位组Gb#i的码位的差错概率方面是越好(越小)的组。
下面，在从存储器31在行方向上读出的mb位的码位中，来自最高有效位的第(#i+1)位也由位b#i表示，在连续的b个符号的mb位的符号位中，来自最高有效位的第(#i+1)位也由位y#i表示。
在图52的A中，码位b0属于码位组Gb1，码位b1属于码位组Gb2，码位b2，b3，b4，b5，b6和b7属于码位组Gb3。
当调制方式为16QAM和倍数b是2时，如图52的B所示，4×2(＝mb)位的符号位根据差错概率的差异可以分组成2个符号位组Gy1和Gy2。
这里，在符号位组Gy#i中，与码位组类似，后缀#i越小，在属于符号位组Gy#i的符号位的差错概率方面是越好的组。
在图52的B中，符号位y0、y1、y4和y5属于符号位组Gy1，符号位y2、y3、y6和y7属于符号位组Gy2。
图53示出当LDPC码是其中码长N是16200位和码率是1/5的移动用LDPC码且调制方式为16QAM和倍数b是2时的分配规则。
在图53的分配规则中，码位组Gb1和符号位组Gy1的组合规定为1个组集。此外，组集的组位数规定为1。
这里，下面，组集和其组位数被统称为“组集信息”。此外，例如，码位组Gb1和符号位组Gy1的组集和作为该组集的组位数的1由组集信息(Gb1，Gy1，1)表示。
在图53的分配规则中，除了组集信息(Gb1，Gy1，1)之外，组集信息(Gb2，Gy2，1)、(Gb3，Gy2，3)和(Gb3，Gy1，3)也被规定。
例如，组集信息(Gb1，Gy1，1)是指属于码位组Gb1的码位的1位被分配给属于符号位组Gy1的符号位的1位。
在这方面，图53的分配规则规定了
基于组集信息(Gb1，Gy1，1)，具有最高差错概率的码位组Gb1的码位的1位被分配给具有最高差错概率的符号位组Gy1的符号位的1位；
基于组集信息(Gb2，Gy2，1)，具有第二最高差错概率的码位组Gb2的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位；
基于组集信息(Gb3，Gy2，3)，具有第三最高差错概率的码位组Gb3的码位的3位被分配给具有第二最高差错概率的符号位组Gy2的符号位的3位；和
基于组集信息(Gb3，Gy1，3)，具有第三最高差错概率的码位组Gb3的码位的3位被分配给具有最高差错概率的符号位组Gy1的符号位的3位。
如上所述，码位组是根据差错概率分组码位的组，符号位组是根据差错概率分组符号位的组。因此，可以说，分配规则规定了码位的差错概率和被分配给该码位的符号位的差错概率的组合。
如上所述，规定了码位的差错概率和被分配给该码位的符号位的差错概率的组合的分配规则决定例如通过测量BER的模拟进一步改善对差错的容忍性(对噪声的容忍性)。
此外，即使当在同一符号位组的位中改变某一码位组的码位的分配目的地时，对差错的容忍性也不受(或几乎不受)影响。
因此，为了改善对差错的容忍性，优选地，使BER(误码率)最小的组集信息，即，码位的码位组和被分配给该码位组的码位的符号位的符号位组的组合(组集)以及该组集的码位组和符号位组的码位和符号位的位数(组位数)，被规定为分配规则，并根据分配规则进行码位的交换，使得码位被分配给符号位。
这里，根据分配规则分配码位到符号位的具体分配方法需要在发送装置11和接收装置12(图7)之间预先决定。
图54示出根据图53的分配规则码位的交换的例子。
换句话说，图54的A示出当LDPC码是其中码长N是16200位和码率是1/5的移动用LDPC码且调制方式为16QAM和倍数b是2时根据图53的分配规则码位的交换的第一例子。
当LDPC码是其中码长N是16200位和码率是1/5的移动用LDPC码且调制方式为16QAM和倍数b是2时，多路分配器25在行方向上以4×2(＝mb)位的单位读出在其中列方向×行方向是(16200/(4×2))×(4×2)位的存储器31中写入的码位，并将读出的码位供给到交换单元32(图18和图19)。
交换单元32根据图53的分配规则交换4×2(＝mb)位的码位b0～b7，使得例如，如图54的A所示，从存储器31读出的4×2(＝mb)位的码位b0～b7被分配给2(＝b)个符号的4×2(＝mb)位的符号位y0～y7。
换句话说，交换单元32进行交换，使得
码位b0被分配给符号位y4；
码位b1被分配给符号位y3；
码位b2被分配给符号位y2；
码位b3被分配给符号位y1；
码位b4被分配给符号位y6；
码位b5被分配给符号位y5；
码位b6被分配给符号位y7；和
码位b7被分配给符号位y0。
图54的B示出当LDPC码是其中码长N是16200位和码率是1/5的移动用LDPC码且调制方式为16QAM和倍数b是2时根据图53的分配规则码位的交换的第二例子。
根据图54的B，交换单元32根据图53的分配规则交换从存储器31读出的4×2(＝mb)位的码位b0～b7，使得
码位b0被分配给符号位y0；
码位b1被分配给符号位y7；
码位b2被分配给符号位y3；
码位b3被分配给符号位y4；
码位b4被分配给符号位y5；
码位b5被分配给符号位y2；
码位b6被分配给符号位y6；和
码位b7被分配给符号位y1。
这里，图54A的和B中示出的分配码位b#i到符号位y#i的方法遵循图53的分配规则(遵守分配规则)。
图55示出当LDPC码是其中码长N是16200位和码率是4/15的移动用LDPC码且调制方式为16QAM和倍数b是2时的码位组和符号位组。
在这种情况下，如图55的A所示，从存储器31读出的4×2(＝mb)位的码位根据差错概率的差异可以分组成4个码位组Gb1、Gb2、Gb3和Gb4。
在图55的A中，码位b0属于码位组Gb1，码位b1属于码位组Gb2，码位b2属于码位组Gb3，码位b3～b7属于码位组Gb4。
当调制方式为16QAM和倍数b是2时，如图55的B所示，4×2(＝mb)位的符号位根据差错概率的差异可以分组成2个符号位组Gy1和Gy2。
在图55的B中，与图52的B的例子类似，符号位y0、y1、y4和y5属于符号位组Gy1，符号位y2、y3、y6和y7属于符号位组Gy2。
图56示出当LDPC码是其中码长N是16200位和码率是4/15的移动用LDPC码且调制方式为16QAM和倍数b是2时的分配规则。
在图56的分配规则中，组集信息(Gb1，Gy1，1)、(Gb2，Gy2，1)、(Gb3，Gy2，1)、(Gb4，Gy2，2)和(Gb4，Gy1，3)被规定。
换句话说，图56的分配规则规定了
基于组集信息(Gb1，Gy1，1)，具有最高差错概率的码位组Gb1的码位的1位被分配给具有最高差错概率的符号位组Gy1的符号位的1位；
基于组集信息(Gb2，Gy2，1)，具有第二最高差错概率的码位组Gb2的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位；
基于组集信息(Gb3，Gy2，1)，具有第三最高差错概率的码位组Gb3的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位；
基于组集信息(Gb4，Gy2，2)，具有第四最高差错概率的码位组Gb4的码位的2位被分配给具有第二最高差错概率的符号位组Gy2的符号位的2位；和
基于组集信息(Gb4，Gy1，3)，具有第四最高差错概率的码位组Gb4的码位的3位被分配给具有最高差错概率的符号位组Gy1的符号位的3位。
图57示出根据图56的分配规则码位的交换的例子。
换句话说，图57的A示出当LDPC码是其中码长N是16200位和码率是4/15的移动用LDPC码且调制方式为16QAM和倍数b是2时根据图56的分配规则码位的交换的第一例子。
当LDPC码是其中码长N是16200位和码率是4/15的移动用LDPC码且调制方式为16QAM和倍数b是2时，多路分配器25在行方向上以4×2(＝mb)位的单位读出在其中列方向×行方向是(16200/(4×2))×(4×2)位的存储器31中写入的码位，并将读出的码位供给到交换单元32(图18和图19)。
交换单元32根据图56的分配规则交换4×2(＝mb)位的码位b0～b7，使得例如，如图57的A所示，从存储器31读出的4×2(＝mb)位的码位b0～b7被分配给2(＝b)个符号的4×2(＝mb)位的符号位y0～y7。
换句话说，交换单元32进行交换，使得
码位b0被分配给符号位y4；
码位b1被分配给符号位y3；
码位b2被分配给符号位y2；
码位b3被分配给符号位y1；
码位b4被分配给符号位y6；
码位b5被分配给符号位y5；
码位b6被分配给符号位y7；和
码位b7被分配给符号位y0。
图57的B示出当LDPC码是其中码长N是16200位和码率是4/15的移动用LDPC码且调制方式为16QAM和倍数b是2时根据图56的分配规则码位的交换的第二例子。
根据图57的B，交换单元32根据图56的分配规则交换从存储器31读出的4×2(＝mb)位的码位b0～b7，使得
码位b0被分配给符号位y0；
码位b1被分配给符号位y7；
码位b2被分配给符号位y3；
码位b3被分配给符号位y4；
码位b4被分配给符号位y5；
码位b5被分配给符号位y2；
码位b6被分配给符号位y6；和
码位b7被分配给符号位y1。
图58示出当LDPC码是其中码长N是16200位和码率是1/3的移动用LDPC码且调制方式为16QAM和倍数b是2时的码位组和符号位组。
在这种情况下，如图58的A所示，从存储器31读出的4×2(＝mb)位的码位根据差错概率的差异可以分组成4个码位组Gb1、Gb2、Gb3和Gb4。
在图58的A中，码位b0属于码位组Gb1，码位b1属于码位组Gb2，码位b2属于码位组Gb3，码位b3～b7属于码位组Gb4。
当调制方式为16QAM和倍数b是2时，如图58的B所示，4×2(＝mb)位的符号位根据差错概率的差异可以分组成2个符号位组Gy1和Gy2。
在图58的B中，与图52的B的例子类似，符号位y0、y1、y4和y5属于符号位组Gy1，符号位y2、y3、y6和y7属于符号位组Gy2。
图59示出当LDPC码是其中码长N是16200位和码率是1/3的移动用LDPC码且调制方式为16QAM和倍数b是2时的分配规则。
在图59的分配规则中，组集信息(Gb1，Gy1，1)、(Gb2，Gy2，1)、(Gb3，Gy2，1)、(Gb4，Gy2，2)和(Gb4，Gy1，3)被规定。
换句话说，图59的分配规则规定了
基于组集信息(Gb1，Gy1，1)，具有最高差错概率的码位组Gb1的码位的1位被分配给具有最高差错概率的符号位组Gy1的符号位的1位；
基于组集信息(Gb2，Gy2，1)，具有第二最高差错概率的码位组Gb2的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位；
基于组集信息(Gb3，Gy2，1)，具有第三最高差错概率的码位组Gb3的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位；
基于组集信息(Gb4，Gy2，2)，具有第四最高差错概率的码位组Gb4的码位的2位被分配给具有第二最高差错概率的符号位组Gy2的符号位的2位；和
基于组集信息(Gb4，Gy1，3)，具有第四最高差错概率的码位组Gb4的码位的3位被分配给具有最高差错概率的符号位组Gy1的符号位的3位。
图60示出根据图59的分配规则码位的交换的例子。
换句话说，图60的A示出当LDPC码是其中码长N是16200位和码率是1/3的移动用LDPC码且调制方式为16QAM和倍数b是2时根据图59的分配规则码位的交换的第一例子。
当LDPC码是其中码长N是16200位和码率是1/3的移动用LDPC码且调制方式为16QAM和倍数b是2时，多路分配器25在行方向上以4×2(＝mb)位的单位读出在其中列方向×行方向是(16200/(4×2))×(4×2)位的存储器31中写入的码位，并将读出的码位供给到交换单元32(图18和图19)。
交换单元32根据图59的分配规则交换4×2(＝mb)位的码位b0～b7，使得例如，如图60的A所示，从存储器31读出的4×2(＝mb)位的码位b0～b7被分配给2(＝b)个符号的4×2(＝mb)位的符号位y0～y7。
换句话说，交换单元32进行交换，使得
码位b0被分配给符号位y4；
码位b1被分配给符号位y3；
码位b2被分配给符号位y2；
码位b3被分配给符号位y1；
码位b4被分配给符号位y6；
码位b5被分配给符号位y5；
码位b6被分配给符号位y7；和
码位b7被分配给符号位y0。
图60的B示出当LDPC码是其中码长N是16200位和码率是1/3的移动用LDPC码且调制方式为16QAM和倍数b是2时根据图59的分配规则码位的交换的第二例子。
根据图60的B，交换单元32根据图59的分配规则交换从存储器31读出的4×2(＝mb)位的码位b0～b7，使得
码位b0被分配给符号位y0；
码位b1被分配给符号位y7；
码位b2被分配给符号位y3；
码位b3被分配给符号位y4；
码位b4被分配给符号位y5；
码位b5被分配给符号位y2；
码位b6被分配给符号位y6；和
码位b7被分配给符号位y1。
图61示出当LDPC码是其中码长N是16200位和码率是2/5的移动用LDPC码且调制方式为16QAM和倍数b是2时的码位组和符号位组。
在这种情况下，如图61的A所示，从存储器31读出的4×2(＝mb)位的码位根据差错概率的差异可以分组成5个码位组Gb1、Gb2、Gb3、Gb4和Gb5。
在图61的A中，码位b0属于码位组Gb1，码位b1属于码位组Gb2，码位b2属于码位组Gb3，码位b3属于码位组Gb4，码位b4～b7属于码位组Gb5。
当调制方式为16QAM和倍数b是2时，如图61的B所示，4×2(＝mb)位的符号位根据差错概率的差异可以分组成2个符号位组Gy1和Gy2。
在图61的B中，与图52的B的例子类似，符号位y0、y1、y4和y5属于符号位组Gy1，符号位y2、y3、y6和y7属于符号位组Gy2。
图62示出当LDPC码是其中码长N是16200位和码率是2/5的移动用LDPC码且调制方式为16QAM和倍数b是2时的分配规则。
在图62的分配规则中，组集信息(Gb1，Gy1，1)、(Gb2，Gy2，1)、(Gb3，Gy2，1)、(Gb4，Gy2，1)、(Gb5，Gy1，3)和(Gb5，Gy2，1)被规定。
换句话说，图62的分配规则规定了
基于组集信息(Gb1，Gy1，1)，具有最高差错概率的码位组Gb1的码位的1位被分配给具有最高差错概率的符号位组Gy1的符号位的1位；
基于组集信息(Gb2，Gy2，1)，具有第二最高差错概率的码位组Gb2的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位；
基于组集信息(Gb3，Gy2，1)，具有第三最高差错概率的码位组Gb3的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位；
基于组集信息(Gb4，Gy2，1)，具有第四最高差错概率的码位组Gb4的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位；
基于组集信息(Gb5，Gy1，3)，具有第五最高差错概率的码位组Gb5的码位的3位被分配给具有最高差错概率的符号位组Gy1的符号位的3位；和
基于组集信息(Gb5，Gy2，1)，具有第五最高差错概率的码位组Gb5的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位。
图63示出根据图62的分配规则码位的交换的例子。
换句话说，图63的A示出当LDPC码是其中码长N是16200位和码率是2/5的移动用LDPC码且调制方式为16QAM和倍数b是2时根据图62的分配规则码位的交换的第一例子。
当LDPC码是其中码长N是16200位和码率是2/5的移动用LDPC码且调制方式为16QAM和倍数b是2时，多路分配器25在行方向上以4×2(＝mb)位的单位读出在其中列方向×行方向是(16200/(4×2))×(4×2)位的存储器31中写入的码位，并将读出的码位供给到交换单元32(图18和图19)。
交换单元32根据图62的分配规则交换4×2(＝mb)位的码位b0～b7，使得例如，如图63的A所示，从存储器31读出的4×2(＝mb)位的码位b0～b7被分配给2(＝b)个符号的4×2(＝mb)位的符号位y0～y7。
换句话说，交换单元32进行交换，使得
码位b0被分配给符号位y0；
码位b1被分配给符号位y2；
码位b2被分配给符号位y6；
码位b3被分配给符号位y3；
码位b4被分配给符号位y4；
码位b5被分配给符号位y1；
码位b6被分配给符号位y5；和
码位b7被分配给符号位y7。
图63的B示出当LDPC码是其中码长N是16200位和码率是2/5的移动用LDPC码且调制方式为16QAM和倍数b是2时根据图62的分配规则码位的交换的第二例子。
根据图63的B，交换单元32根据图62的分配规则交换从存储器31读出的4×2(＝mb)位的码位b0～b7，使得
码位b0被分配给符号位y0；
码位b1被分配给符号位y2；
码位b2被分配给符号位y3；
码位b3被分配给符号位y6；
码位b4被分配给符号位y4；
码位b5被分配给符号位y5；
码位b6被分配给符号位y1；和
码位b7被分配给符号位y7。
图64示出当LDPC码是其中码长N是16200位和码率是4/9的移动用LDPC码且调制方式为16QAM和倍数b是2时的码位组和符号位组。
在这种情况下，如图64的A所示，从存储器31读出的4×2(＝mb)位的码位根据差错概率的差异可以分组成5个码位组Gb1、Gb2、Gb3、Gb4和Gb5。
在图64的A中，码位b0属于码位组Gb1，码位b1属于码位组Gb2，码位b2属于码位组Gb3，码位b3属于码位组Gb4，码位b4～b7属于码位组Gb5。
当调制方式为16QAM和倍数b是2时，如图64的B所示，4×2(＝mb)位的符号位根据差错概率的差异可以分组成2个符号位组Gy1和Gy2。
在图64的B中，与图52的B的例子类似，符号位y0、y1、y4和y5属于符号位组Gy1，符号位y2、y3、y6和y7属于符号位组Gy2。
图65示出当LDPC码是其中码长N是16200位和码率是4/9的移动用LDPC码且调制方式为16QAM和倍数b是2时的分配规则。
在图65的分配规则中，组集信息(Gb1，Gy1，1)、(Gb2，Gy2，1)、(Gb3，Gy2，1)、(Gb4，Gy2，1)、(Gb5，Gy1，3)和(Gb5，Gy2，1)被规定。
换句话说，图65的分配规则规定了
基于组集信息(Gb1，Gy1，1)，具有最高差错概率的码位组Gb1的码位的1位被分配给具有最高差错概率的符号位组Gy1的符号位的1位；
基于组集信息(Gb2，Gy2，1)，具有第二最高差错概率的码位组Gb2的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位；
基于组集信息(Gb3，Gy2，1)，具有第三最高差错概率的码位组Gb3的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位；
基于组集信息(Gb4，Gy2，1)，具有第四最高差错概率的码位组Gb4的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位；
基于组集信息(Gb5，Gy1，3)，具有第五最高差错概率的码位组Gb5的码位的3位被分配给具有最高差错概率的符号位组Gy1的符号位的3位；和
基于组集信息(Gb5，Gy2，1)，具有第五最高差错概率的码位组Gb5的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位。
图66示出根据图65的分配规则码位的交换的例子。
换句话说，图66的A示出当LDPC码是其中码长N是16200位和码率是4/9的移动用LDPC码且调制方式为16QAM和倍数b是2时根据图65的分配规则码位的交换的第一例子。
当LDPC码是其中码长N是16200位和码率是4/9的移动用LDPC码且调制方式为16QAM和倍数b是2时，多路分配器25在行方向上以4×2(＝mb)位的单位读出在其中列方向×行方向是(16200/(4×2))×(4×2)位的存储器31中写入的码位，并将读出的码位供给到交换单元32(图18和图19)。
交换单元32根据图65的分配规则交换4×2(＝mb)位的码位b0～b7，使得例如，如图66的A所示，从存储器31读出的4×2(＝mb)位的码位b0～b7被分配给2(＝b)个符号的4×2(＝mb)位的符号位y0～y7。
换句话说，交换单元32进行交换，使得
码位b0被分配给符号位y0；
码位b1被分配给符号位y2；
码位b2被分配给符号位y6；
码位b3被分配给符号位y3；
码位b4被分配给符号位y4；
码位b5被分配给符号位y1；
码位b6被分配给符号位y5；和
码位b7被分配给符号位y7。
图66的B示出当LDPC码是其中码长N是16200位和码率是4/9的移动用LDPC码且调制方式为16QAM和倍数b是2时根据图65的分配规则码位的交换的第二例子。
根据图66的B，交换单元32根据图65的分配规则交换从存储器31读出的4×2(＝mb)位的码位b0～b7，使得
码位b0被分配给符号位y0；
码位b1被分配给符号位y2；
码位b2被分配给符号位y3；
码位b3被分配给符号位y6；
码位b4被分配给符号位y4；
码位b5被分配给符号位y5；
码位b6被分配给符号位y1；和
码位b7被分配给符号位y7。
图67示出当LDPC码是其中码长N是16200位和码率是7/15的移动用LDPC码且调制方式为16QAM和倍数b是2时的码位组和符号位组。
在这种情况下，如图67的A所示，从存储器31读出的4×2(＝mb)位的码位根据差错概率的差异可以分组成5个码位组Gb1、Gb2、Gb3、Gb4和Gb5。
在图67的A中，码位b0属于码位组Gb1，码位b1属于码位组Gb2，码位b2属于码位组Gb3，码位b3属于码位组Gb4，码位b4～b7属于码位组Gb5。
当调制方式为16QAM和倍数b是2时，如图67的B所示，4×2(＝mb)位的符号位根据差错概率的差异可以分组成2个符号位组Gy1和Gy2。
在图67的B中，与图52的B的例子类似，符号位y0、y1、y4和y5属于符号位组Gy1，符号位y2、y3、y6和y7属于符号位组Gy2。
图68示出当LDPC码是其中码长N是16200位和码率是7/15的移动用LDPC码且调制方式为16QAM和倍数b是2时的分配规则。
在图68的分配规则中，组集信息(Gb1，Gy1，1)、(Gb2，Gy2，1)、(Gb3，Gy2，1)、(Gb4，Gy2，1)、(Gb5，Gy1，3)和(Gb5，Gy2，1)被规定。
换句话说，图68的分配规则规定了
基于组集信息(Gb1，Gy1，1)，具有最高差错概率的码位组Gb1的码位的1位被分配给具有最高差错概率的符号位组Gy1的符号位的1位；
基于组集信息(Gb2，Gy2，1)，具有第二最高差错概率的码位组Gb2的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位；
基于组集信息(Gb3，Gy2，1)，具有第三最高差错概率的码位组Gb3的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位；
基于组集信息(Gb4，Gy2，1)，具有第四最高差错概率的码位组Gb4的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位；
基于组集信息(Gb5，Gy1，3)，具有第五最高差错概率的码位组Gb5的码位的3位被分配给具有最高差错概率的符号位组Gy1的符号位的3位；和
基于组集信息(Gb5，Gy2，1)，具有第五最高差错概率的码位组Gb5的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位。
图69示出根据图68的分配规则码位的交换的例子。
换句话说，图69的A示出当LDPC码是其中码长N是16200位和码率是7/15的移动用LDPC码且调制方式为16QAM和倍数b是2时根据图68的分配规则码位的交换的第一例子。
当LDPC码是其中码长N是16200位和码率是7/15的移动用LDPC码且调制方式为16QAM和倍数b是2时，多路分配器25在行方向上以4×2(＝mb)位的单位读出在其中列方向×行方向是(16200/(4×2))×(4×2)位的存储器31中写入的码位，并将读出的码位供给到交换单元32(图18和图19)。
交换单元32根据图68的分配规则交换4×2(＝mb)位的码位b0～b7，使得例如，如图69的A所示，从存储器31读出的4×2(＝mb)位的码位b0～b7被分配给2(＝b)个符号的4×2(＝mb)位的符号位y0～y7。
换句话说，交换单元32进行交换，使得
码位b0被分配给符号位y0，
码位b1被分配给符号位y2，
码位b2被分配给符号位y6，
码位b3被分配给符号位y3，
码位b4被分配给符号位y4，
码位b5被分配给符号位y1，
码位b6被分配给符号位y5，和
码位b7被分配给符号位y7。
图69的B示出当LDPC码是其中码长N是16200位和码率是7/15的移动用LDPC码且调制方式为16QAM和倍数b是2时根据图68的分配规则码位的交换的第二例子。
根据图69的B，交换单元32根据图68的分配规则交换从存储器31读出的4×2(＝mb)位的码位b0～b7，使得
码位b0被分配给符号位y0，
码位b1被分配给符号位y2，
码位b2被分配给符号位y3，
码位b3被分配给符号位y6，
码位b4被分配给符号位y4，
码位b5被分配给符号位y5，
码位b6被分配给符号位y1，和
码位b7被分配给符号位y7。
图70示出当LDPC码是其中码长N是16200位和码率是8/15的移动用LDPC码且调制方式为16QAM和倍数b是2时的码位组和符号位组。
在这种情况下，如图70的A所示，从存储器31读出的4×2(＝mb)位的码位根据差错概率的差异可以分组成5个码位组Gb1、Gb2、Gb3、Gb4和Gb5。
在图70的A中，码位b0属于码位组Gb1，码位b1属于码位组Gb2，码位b2和b3属于码位组Gb3，码位b4属于码位组Gb4，码位b5～b7属于码位组Gb5。
当调制方式为16QAM和倍数b是2时，如图70的B所示，4×2(＝mb)位的符号位根据差错概率的差异可以分组成2个符号位组Gy1和Gy2。
在图70的B中，与图52的B的例子类似，符号位y0、y1、y4和y5属于符号位组Gy1，符号位y2、y3、y6和y7属于符号位组Gy2。
图71示出当LDPC码是其中码长N是16200位和码率是8/15的移动用LDPC码且调制方式为16QAM和倍数b是2时的分配规则。
在图71的分配规则中，组集信息(Gb1，Gy1，1)、(Gb2，Gy2，1)、(Gb3，Gy2，2)、(Gb4，Gy1，1)、(Gb5，Gy1，2)和(Gb5，Gy2，1)被规定。
换句话说，图71的分配规则规定了
基于组集信息(Gb1，Gy1，1)，具有最高差错概率的码位组Gb1的码位的1位被分配给具有最高差错概率的符号位组Gy1的符号位的1位，
基于组集信息(Gb2，Gy2，1)，具有第二最高差错概率的码位组Gb2的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位，
基于组集信息(Gb3，Gy2，2)，具有第三最高差错概率的码位组Gb3的码位的2位被分配给具有第二最高差错概率的符号位组Gy2的符号位的2位，
基于组集信息(Gb4，Gy1，1)，具有第四最高差错概率的码位组Gb4的码位的1位被分配给具有最高差错概率的符号位组Gy1的符号位的1位，
基于组集信息(Gb5，Gy1，2)，具有第五最高差错概率的码位组Gb5的码位的2位被分配给具有最高差错概率的符号位组Gy1的符号位的2位，和
基于组集信息(Gb5，Gy2，1)，具有第五最高差错概率的码位组Gb5的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位。
图72示出根据图71的分配规则码位的交换的例子。
换句话说，图72的A示出当LDPC码是其中码长N是16200位和码率是8/15的移动用LDPC码且调制方式为16QAM和倍数b是2时根据图71的分配规则码位的交换的第一例子。
当LDPC码是其中码长N是16200位和码率是8/15的移动用LDPC码且调制方式为16QAM和倍数b是2时，多路分配器25在行方向上以4×2(＝mb)位的单位读出在其中列方向×行方向是(16200/(4×2))×(4×2)位的存储器31中写入的码位，并将读出的码位供给到交换单元32(图18和图19)。
交换单元32根据图71的分配规则交换4×2(＝mb)位的码位b0～b7，使得例如，如图72的A所示，从存储器31读出的4×2(＝mb)位的码位b0～b7被分配给2(＝b)个符号的4×2(＝mb)位的符号位y0～y7。
换句话说，交换单元32进行交换，使得
码位b0被分配给符号位y0，
码位b1被分配给符号位y2，
码位b2被分配给符号位y6，
码位b3被分配给符号位y3，码位b4被分配给符号位y4，
码位b5被分配给符号位y1，
码位b6被分配给符号位y5，和
码位b7被分配给符号位y7。
图72的B示出当LDPC码是其中码长N是16200位和码率是8/15的移动用LDPC码且调制方式为16QAM和倍数b是2时根据图71的分配规则码位的交换的第二例子。
根据图72的B，交换单元32根据图71的分配规则交换从存储器31读出的4×2(＝mb)位的码位b0～b7，使得
码位b0被分配给符号位y0，
码位b1被分配给符号位y2，
码位b2被分配给符号位y3，
码位b3被分配给符号位y6，
码位b4被分配给符号位y4，
码位b5被分配给符号位y5，
码位b6被分配给符号位y1，和
码位b7被分配给符号位y7。
图73示出当LDPC码是其中码长N是16200位和码率是3/5的移动用LDPC码且调制方式为16QAM和倍数b是2时的码位组和符号位组。
在这种情况下，如图73的A所示，从存储器31读出的4×2(＝mb)位的码位根据差错概率的差异可以分组成5个码位组Gb1、Gb2、Gb3、Gb4和Gb5。
在图73的A中，码位b0属于码位组Gb1，码位b1属于码位组Gb2，码位b2和b3属于码位组Gb3，码位b4属于码位组Gb4，码位b5～b7属于码位组Gb5。
当调制方式为16QAM和倍数b是2时，如图73的B所示，4×2(＝mb)位的符号位根据差错概率的差异可以分组成2个符号位组Gy1和Gy2。
在图73的B中，与图52的B的例子类似，符号位y0、y1、y4和y5属于符号位组Gy1，符号位y2、y3、y6和y7属于符号位组Gy2。
图74示出当LDPC码是其中码长N是16200位和码率是3/5的移动用LDPC码且调制方式为16QAM和倍数b是2时的分配规则。
在图74的分配规则中，组集信息(Gb1，Gy1，1)、(Gb2，Gy2，1)、(Gb3，Gy2，2)、(Gb4，Gy1，1)、(Gb5，Gy1，2)和(Gb5，Gy2，1)被规定。
换句话说，图74的分配规则规定了
基于组集信息(Gb1，Gy1，1)，具有最高差错概率的码位组Gb1的码位的1位被分配给具有最高差错概率的符号位组Gy1的符号位的1位，
基于组集信息(Gb2，Gy2，1)，具有第二最高差错概率的码位组Gb2的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位，
基于组集信息(Gb3，Gy2，2)，具有第三最高差错概率的码位组Gb3的码位的2位被分配给具有第二最高差错概率的符号位组Gy2的符号位的2位，
基于组集信息(Gb4，Gy1，1)，具有第四最高差错概率的码位组Gb4的码位的1位被分配给具有最高差错概率的符号位组Gy1的符号位的1位，
基于组集信息(Gb5，Gy1，2)，具有第五最高差错概率的码位组Gb5的码位的2位被分配给具有最高差错概率的符号位组Gy1的符号位的2位，和
基于组集信息(Gb5，Gy2，1)，具有第五最高差错概率的码位组Gb5的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位。
图75示出根据图74的分配规则码位的交换的例子。
换句话说，图75的A示出当LDPC码是其中码长N是16200位和码率是3/5的移动用LDPC码且调制方式为16QAM和倍数b是2时根据图74的分配规则码位的交换的第一例子。
当LDPC码是其中码长N是16200位和码率是3/5的移动用LDPC码且调制方式为16QAM和倍数b是2时，多路分配器25在行方向上以4×2(＝mb)位的单位读出在其中列方向×行方向是(16200/(4×2))×(4×2)位的存储器31中写入的码位，并将读出的码位供给到交换单元32(图18和图19)。
交换单元32根据图74的分配规则交换4×2(＝mb)位的码位b0～b7，使得例如，如图75的A所示，从存储器31读出的4×2(＝mb)位的码位b0～b7被分配给2(＝b)个符号的4×2(＝mb)位的符号位y0～y7。
换句话说，交换单元32进行交换，使得
码位b0被分配给符号位y0，
码位b1被分配给符号位y2，
码位b2被分配给符号位y6，
码位b3被分配给符号位y3，
码位b4被分配给符号位y4，
码位b5被分配给符号位y1，
码位b6被分配给符号位y5，和
码位b7被分配给符号位y7。
图75的B示出当LDPC码是其中码长N是16200位和码率是3/5的移动用LDPC码且调制方式为16QAM和倍数b是2时根据图74的分配规则码位的交换的第二例子。
根据图75的B，交换单元32根据图74的分配规则交换从存储器31读出的4×2(＝mb)位的码位b0～b7，使得
码位b0被分配给符号位y0，
码位b1被分配给符号位y2，
码位b2被分配给符号位y3，
码位b3被分配给符号位y6，
码位b4被分配给符号位y4，
码位b5被分配给符号位y5，
码位b6被分配给符号位y1，和
码位b7被分配给符号位y7。
图76示出当LDPC码是其中码长N是16200位和码率是2/3的移动用LDPC码且调制方式为16QAM和倍数b是2时的码位组和符号位组。
在这种情况下，如图76的A所示，从存储器31读出的4×2(＝mb)位的码位根据差错概率的差异可以分组成6个码位组Gb1、Gb2、Gb3、Gb4、Gb5和Gb6。
在图76的A中，码位b0属于码位组Gb1，码位b1和b2属于码位组Gb2，码位b3属于码位组Gb3，码位b4属于码位组Gb4，码位b5属于码位组Gb5，码位b6和b7属于码位组Gb6。
当调制方式为16QAM和倍数b是2时，如图76的B所示，4×2(＝mb)位的符号位根据差错概率的差异可以分组成2个符号位组Gy1和Gy2。
在图76的B中，与图52的B的例子类似，符号位y0、y1、y4和y5属于符号位组Gy1，符号位y2、y3、y6和y7属于符号位组Gy2。
图77示出当LDPC码是其中码长N是16200位和码率是2/3的移动用LDPC码且调制方式为16QAM和倍数b是2时的分配规则。
在图77的分配规则中，组集信息(Gb1，Gy1，1)、(Gb2，Gy2，2)、(Gb3，Gy2，1)、(Gb4，Gy1，1)、(Gb5，Gy1，1)、(Gb6，Gy1，1)和(Gb6，Gy2，1)被规定。
换句话说，图77的分配规则规定了
基于组集信息(Gb1，Gy1，1)，具有最高差错概率的码位组Gb1的码位的1位被分配给具有最高差错概率的符号位组Gy1的符号位的1位，
基于组集信息(Gb2，Gy2，2)，具有第二最高差错概率的码位组Gb2的码位的2位被分配给具有第二最高差错概率的符号位组Gy2的符号位的2位，
基于组集信息(Gb3，Gy2，1)，具有第三最高差错概率的码位组Gb3的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位，
基于组集信息(Gb4，Gy1，1)，具有第四最高差错概率的码位组Gb4的码位的1位被分配给具有最高差错概率的符号位组Gy1的符号位的1位，
基于组集信息(Gb5，Gy1，1)，具有第五最高差错概率的码位组Gb5的码位的1位被分配给具有最高差错概率的符号位组Gy1的符号位的1位，
基于组集信息(Gb6，Gy1，1)，具有第六最高差错概率的码位组Gb6的码位的1位被分配给具有最高差错概率的符号位组Gy1的符号位的1位，和
基于组集信息(Gb6，Gy2，1)，具有第六最高差错概率的码位组Gb6的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位。
图78示出根据图77的分配规则码位的交换的例子。
换句话说，图78的A示出当LDPC码是其中码长N是16200位和码率是2/3的移动用LDPC码且调制方式为16QAM和倍数b是2时根据图77的分配规则码位的交换的第一例子。
当LDPC码是其中码长N是16200位和码率是2/3的移动用LDPC码且调制方式为16QAM和倍数b是2时，多路分配器25在行方向上以4×2(＝mb)位的单位读出在其中列方向×行方向是(16200/(4×2))×(4×2)位的存储器31中写入的码位，并将读出的码位供给到交换单元32(图18和图19)。
交换单元32根据图77的分配规则交换4×2(＝mb)位的码位b0～b7，使得例如，如图78的A所示，从存储器31读出的4×2(＝mb)位的码位b0～b7被分配给2(＝b)个符号的4×2(＝mb)位的符号位y0～y7。
换句话说，交换单元32进行交换，使得
码位b0被分配给符号位y0，
码位b1被分配给符号位y2，
码位b2被分配给符号位y6，
码位b3被分配给符号位y3，
码位b4被分配给符号位y4，
码位b5被分配给符号位y1，
码位b6被分配给符号位y5，和
码位b7被分配给符号位y7。
图78的B示出当LDPC码是其中码长N是16200位和码率是2/3的移动用LDPC码且调制方式为16QAM和倍数b是2时根据图77的分配规则码位的交换的第二例子。
根据图78的B，交换单元32根据图77的分配规则交换从存储器31读出的4×2(＝mb)位的码位b0～b7，使得
码位b0被分配给符号位y0，
码位b1被分配给符号位y2，
码位b2被分配给符号位y3，
码位b3被分配给符号位y6，
码位b4被分配给符号位y4，
码位b5被分配给符号位y5，
码位b6被分配给符号位y1，和
码位b7被分配给符号位y7。
图79示出当LDPC码是其中码长N是16200位和码率是1/5的移动用LDPC码且调制方式为64QAM(因此，m＝6)和倍数b是2时的码位组和符号位组。
在这种情况下，如图79的A所示，从存储器31读出的6×2(＝mb)位的码位根据差错概率的差异可以分组成4个码位组Gb1、Gb2、Gb3和Gb4。
在图79的A中，码位b0属于码位组Gb1，码位b1属于码位组Gb2，码位b2属于码位组Gb3，码位b3和b11属于码位组Gb4。
当调制方式为64QAM和倍数b是2时，如图79的B所示，6×2(＝mb)位的符号位根据差错概率的差异可以分组成3个符号位组Gy1、Gy2和Gy3。
在图79的B中，符号位y0、y1、y6和y7属于符号位组Gy1，符号位y2、y3、y8和y9属于符号位组Gy2，符号位y4、y5、y10和y11属于符号位组Gy3。
图80示出当LDPC码是其中码长N是16200位和码率是1/5的移动用LDPC码且调制方式为64QAM和倍数b是2时的分配规则。
在图80的分配规则中，组集信息(Gb1，Gy2，1)、(Gb2，Gy2，1)、(Gb3，Gy3，1)、(Gb4，Gy3，3)、(Gb4，Gy1，4)和(Gb4，Gy2，2)被规定。
换句话说，图80的分配规则规定了
基于组集信息(Gb1，Gy2，1)，具有最高差错概率的码位组Gb1的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位，
基于组集信息(Gb2，Gy2，1)，具有第二最高差错概率的码位组Gb2的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位，
基于组集信息(Gb3，Gy3，1)，具有第三最高差错概率的码位组Gb3的码位的1位被分配给具有第三最高差错概率的符号位组Gy3的符号位的1位，
基于组集信息(Gb4，Gy3，3)，具有第四最高差错概率的码位组Gb4的码位的3位被分配给具有第三最高差错概率的符号位组Gy3的符号位的3位，
基于组集信息(Gb4，Gy1，4)，具有第四最高差错概率的码位组Gb4的码位的4位被分配给具有最高差错概率的符号位组Gy1的符号位的4位，和
基于组集信息(Gb4，Gy2，2)，具有第四最高差错概率的码位组Gb4的码位的2位被分配给具有第二最高差错概率的符号位组Gy2的符号位的2位。
图81示出根据图80的分配规则码位的交换的例子。
换句话说，图81的A示出当LDPC码是其中码长N是16200位和码率是1/5的移动用LDPC码且调制方式为64QAM和倍数b是2时根据图80的分配规则码位的交换的第一例子。
当LDPC码是其中码长N是16200位和码率是1/5的移动用LDPC码且调制方式为64QAM和倍数b是2时，多路分配器25在行方向上以6×2(＝mb)位的单位读出在其中列方向×行方向是(16200/(6×2))×(6×2)位的存储器31中写入的码位，并将读出的码位供给到交换单元32(图18和图19)。
交换单元32根据图80的分配规则交换6×2(＝mb)位的码位b0～b11，使得例如，如图81的A所示，从存储器31读出的6×2(＝mb)位的码位b0～b11被分配给2(＝b)个符号的6×2(＝mb)位的符号位y0～y11。
换句话说，交换单元32进行交换，使得
码位b0被分配给符号位y2，
码位b1被分配给符号位y8，
码位b2被分配给符号位y4，
码位b3被分配给符号位y11，
码位b4被分配给符号位y0，
码位b5被分配给符号位y10，
码位b6被分配给符号位y1，
码位b7被分配给符号位y9，
码位b8被分配给符号位y5，
码位b9被分配给符号位y7，
码位b10被分配给符号位y3，和
码位b11被分配给符号位y6。
图81的B示出当LDPC码是其中码长N是16200位和码率是1/5的移动用LDPC码且调制方式为64QAM和倍数b是2时根据图80的分配规则码位的交换的第二例子。
根据图81的B，交换单元32根据图80的分配规则交换从存储器31读出的6×2(＝mb)位的码位b0～b11，使得
码位b0被分配给符号位y2，
码位b1被分配给符号位y3，
码位b2被分配给符号位y4，
码位b3被分配给符号位y10，
码位b4被分配给符号位y0，
码位b5被分配给符号位y11，
码位b6被分配给符号位y1，
码位b7被分配给符号位y9，
码位b8被分配给符号位y5，
码位b9被分配给符号位y6，
码位b10被分配给符号位y8，和
码位b11被分配给符号位y7。
图82示出当LDPC码是其中码长N是16200位和码率是4/15的移动用LDPC码且调制方式为64QAM(因此，m＝6)和倍数b是2时的码位组和符号位组。
在这种情况下，如图82的A所示，从存储器31读出的6×2(＝mb)位的码位根据差错概率的差异可以分组成5个码位组Gb1、Gb2、Gb3、Gb4和Gb5。
在图82的A中，码位b0属于码位组Gb1，码位b1属于码位组Gb2，码位b2属于码位组Gb3，码位b3属于码位组Gb4，码位b4和b11属于码位组Gb5。
当调制方式为64QAM和倍数b是2时，如图82的B所示，6×2(＝mb)位的符号位根据差错概率的差异可以分组成3个符号位组Gy1、Gy2和Gy3。
在图82的B中，与图79的B类似，符号位y0、y1、y6和y7属于符号位组Gy1，符号位y2、y3、y8和y9属于符号位组Gy2，符号位y4、y5、y10和y11属于符号位组Gy3。
图83示出当LDPC码是其中码长N是16200位和码率是4/15的移动用LDPC码且调制方式为64QAM和倍数b是2时的分配规则。
在图83的分配规则中，组集信息(Gb1，Gy2，1)、(Gb2，Gy2，1)、(Gb3，Gy3，1)、(Gb4，Gy1，1)、(Gb5，Gy1，3)、(Gb5，Gy3，3)和(Gb5，Gy2，2)被规定。
换句话说，图83的分配规则规定了
基于组集信息(Gb1，Gy2，1)，具有最高差错概率的码位组Gb1的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位，
基于组集信息(Gb2，Gy2，1)，具有第二最高差错概率的码位组Gb2的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位，
基于组集信息(Gb3，Gy3，1)，具有第三最高差错概率的码位组Gb3的码位的1位被分配给具有第三最高差错概率的符号位组Gy3的符号位的1位，
基于组集信息(Gb4，Gy1，1)，具有第四最高差错概率的码位组Gb4的码位的1位被分配给具有最高差错概率的符号位组Gy1的符号位的1位，
基于组集信息(Gb5，Gy1，3)，具有第五最高差错概率的码位组Gb5的码位的3位被分配给具有最高差错概率的符号位组Gy1的符号位的3位，
基于组集信息(Gb5，Gy3，3)，具有第五最高差错概率的码位组Gb5的码位的3位被分配给具有第三最高差错概率的符号位组Gy3的符号位的3位，和
基于组集信息(Gb5，Gy2，2)，具有第五最高差错概率的码位组Gb5的码位的2位被分配给具有第二最高差错概率的符号位组Gy2的符号位的2位。
图84示出根据图83的分配规则码位的交换的例子。
换句话说，图84的A示出当LDPC码是其中码长N是16200位和码率是4/15的移动用LDPC码且调制方式为64QAM和倍数b是2时根据图83的分配规则码位的交换的第一例子。
当LDPC码是其中码长N是16200位和码率是4/15的移动用LDPC码且调制方式为64QAM和倍数b是2时，多路分配器25在行方向上以6×2(＝mb)位的单位读出在其中列方向×行方向是(16200/(6×2))×(6×2)位的存储器31中写入的码位，并将读出的码位供给到交换单元32(图18和图19)。
交换单元32根据图83的分配规则交换6×2(＝mb)位的码位b0～b11，使得例如，如图84的A所示，从存储器31读出的6×2(＝mb)位的码位b0～b11被分配给2(＝b)个符号的6×2(＝mb)位的符号位y0～y11。
换句话说，交换单元32进行交换，使得
码位b0被分配给符号位y2，
码位b1被分配给符号位y8，
码位b2被分配给符号位y4，
码位b3被分配给符号位y6，
码位b4被分配给符号位y0，
码位b5被分配给符号位y11，
码位b6被分配给符号位y1，
码位b7被分配给符号位y9，
码位b8被分配给符号位y5，
码位b9被分配给符号位y7，
码位b10被分配给符号位y3，和
码位b11被分配给符号位y10。
图84的B示出当LDPC码是其中码长N是16200位和码率是4/15的移动用LDPC码且调制方式为64QAM和倍数b是2时根据图83的分配规则码位的交换的第二例子。
根据图84的B，交换单元32根据图83的分配规则交换从存储器31读出的6×2(＝mb)位的码位b0～b11，使得
码位b0被分配给符号位y2，
码位b1被分配给符号位y3，
码位b2被分配给符号位y4，
码位b3被分配给符号位y0，
码位b4被分配给符号位y1，
码位b5被分配给符号位y5，
码位b6被分配给符号位y6，
码位b7被分配给符号位y9，
码位b8被分配给符号位y11，
码位b9被分配给符号位y7，
码位b10被分配给符号位y8，和
码位b11被分配给符号位y10。
图85示出当LDPC码是其中码长N是16200位和码率是1/3的移动用LDPC码且调制方式为64QAM和倍数b是2时的码位组和符号位组。
在这种情况下，如图85的A所示，从存储器31读出的6×2(＝mb)位的码位根据差错概率的差异可以分组成5个码位组Gb1、Gb2、Gb3、Gb4和Gb5。
在图85的A中，码位b0属于码位组Gb1，码位b1属于码位组Gb2，码位b2属于码位组Gb3，码位b3属于码位组Gb4，码位b4和b11属于码位组Gb5。
当调制方式为64QAM和倍数b是2时，如图85的B所示，6×2(＝mb)位的符号位根据差错概率的差异可以分组成3个符号位组Gy1、Gy2和Gy3。
在图85的B中，与图79的B类似，符号位y0、y1、y6和y7属于符号位组Gy1，符号位y2、y3、y8和y9属于符号位组Gy2，符号位y4、y5、y10和y11属于符号位组Gy3。
图86示出当LDPC码是其中码长N是16200位和码率是1/3的移动用LDPC码且调制方式为64QAM和倍数b是2时的分配规则。
在图86的分配规则中，组集信息(Gb1，Gy2，1)、(Gb2，Gy2，1)、(Gb3，Gy3，1)、(Gb4，Gy1，1)、(Gb5，Gy1，3)、(Gb5，Gy3，3)和(Gb5，Gy2，2)被规定。
换句话说，图86的分配规则规定了
基于组集信息(Gb1，Gy2，1)，具有最高差错概率的码位组Gb1的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位，
基于组集信息(Gb2，Gy2，1)，具有第二最高差错概率的码位组Gb2的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位，
基于组集信息(Gb3，Gy3，1)，具有第三最高差错概率的码位组Gb3的码位的1位被分配给具有第三最高差错概率的符号位组Gy3的符号位的1位，
基于组集信息(Gb4，Gy1，1)，具有第四最高差错概率的码位组Gb4的码位的1位被分配给具有最高差错概率的符号位组Gy1的符号位的1位，
基于组集信息(Gb5，Gy1，3)，具有最高差错概率的码位组Gb5的码位的3位被分配给具有最高差错概率的符号位组Gy1的符号位的3位，
基于组集信息(Gb5，Gy3，3)，具有第五最高差错概率的码位组Gb5的码位的3位被分配给具有第三最高差错概率的符号位组Gy3的符号位的3位，和
基于组集信息(Gb5，Gy2，2)，具有第五最高差错概率的码位组Gb5的码位的2位被分配给具有第二最高差错概率的符号位组Gy2的符号位的2位。
图87示出根据图86的分配规则码位的交换的例子。
换句话说，图87的A示出当LDPC码是其中码长N是16200位和码率是1/3的移动用LDPC码且调制方式为64QAM和倍数b是2时根据图86的分配规则码位的交换的第一例子。
当LDPC码是其中码长N是16200位和码率是1/3的移动用LDPC码且调制方式为64QAM和倍数b是2时，多路分配器25在行方向上以6×2(＝mb)位的单位读出在其中列方向×行方向是(16200/(6×2))×(6×2)位的存储器31中写入的码位，并将读出的码位供给到交换单元32(图18和图19)。
交换单元32根据图86的分配规则交换6×2(＝mb)位的码位b0～b11，使得例如，如图87的A所示，从存储器31读出的6×2(＝mb)位的码位b0～b11被分配给2(＝b)个符号的6×2(＝mb)位的符号位y0～y11。
换句话说，交换单元32进行交换，使得
码位b0被分配给符号位y2，
码位b1被分配给符号位y8，
码位b2被分配给符号位y4，
码位b3被分配给符号位y6，
码位b4被分配给符号位y0，
码位b5被分配给符号位y11，
码位b6被分配给符号位y1，
码位b7被分配给符号位y9，
码位b8被分配给符号位y5，
码位b9被分配给符号位y7，
码位b10被分配给符号位y3，和
码位b11被分配给符号位y10。
图87的B示出当LDPC码是其中码长N是16200位和码率是1/3的移动用LDPC码且调制方式为64QAM和倍数b是2时根据图86的分配规则码位的交换的第二例子。
根据图87的B，交换单元32根据图86的分配规则交换从存储器31读出的6×2(＝mb)位的码位b0～b11，使得
码位b0被分配给符号位y2，
码位b1被分配给符号位y3，
码位b2被分配给符号位y4，
码位b3被分配给符号位y0，
码位b4被分配给符号位y1，
码位b5被分配给符号位y5，
码位b6被分配给符号位y6，
码位b7被分配给符号位y9，
码位b8被分配给符号位y11，
码位b9被分配给符号位y7，
码位b10被分配给符号位y8，和
码位b11被分配给符号位y10。
图88示出当LDPC码是其中码长N是16200位和码率是2/5的移动用LDPC码且调制方式为64QAM和倍数b是2时的码位组和符号位组。
在这种情况下，如图88的A所示，从存储器31读出的6×2(＝mb)位的码位根据差错概率的差异可以分组成5个码位组Gb1、Gb2、Gb3、Gb4和Gb5。
在图88的A中，码位b0属于码位组Gb1，码位b1和b2属于码位组Gb2，码位b3属于码位组Gb3，码位b4属于码位组Gb4，码位b5～b11属于码位组Gb5。
当调制方式为64QAM和倍数b是2时，如图88的B所示，6×2(＝mb)位的符号位根据差错概率的差异可以分组成3个符号位组Gy1、Gy2和Gy3。
在图88的B中，与图79的B类似，符号位y0、y1、y6和y7属于符号位组Gy1，符号位y2、y3、y8和y9属于符号位组Gy2，符号位y4、y5、y10和y11属于符号位组Gy3。
图89示出当LDPC码是其中码长N是16200位和码率是2/5的移动用LDPC码且调制方式为64QAM和倍数b是2时的分配规则。
在图89的分配规则中，组集信息(Gb1，Gy2，1)、(Gb2，Gy2，1)、(Gb2，Gy3，1)、(Gb3，Gy3，1)、(Gb4，Gy1，1)、(Gb5，Gy3，2)、(Gb5，Gy1，3)和(Gb5，Gy2，2)被规定。
换句话说，图89的分配规则规定了
基于组集信息(Gb1，Gy2，1)，具有最高差错概率的码位组Gb1的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位，
基于组集信息(Gb2，Gy2，1)，具有第二最高差错概率的码位组Gb2的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位，
基于组集信息(Gb2，Gy3，1)，具有第二最高差错概率的码位组Gb2的码位的1位被分配给具有第三最高差错概率的符号位组Gy3的符号位的1位，
基于组集信息(Gb3，Gy3，1)，具有第三最高差错概率的码位组Gb3的码位的1位被分配给具有第三最高差错概率的符号位组Gy3的符号位的1位，
基于组集信息(Gb4，Gy1，1)，具有第四最高差错概率的码位组Gb4的码位的1位被分配给具有最高差错概率的符号位组Gy1的符号位的1位，
基于组集信息(Gb5，Gy3，2)，具有第五最高差错概率的码位组Gb5的码位的2位被分配给具有第三最高差错概率的符号位组Gy3的符号位的2位，
基于组集信息(Gb5，Gy1，3)，具有第五最高差错概率的码位组Gb5的码位的3位被分配给具有最高差错概率的符号位组Gy1的符号位的3位，和
基于组集信息(Gb5，Gy2，2)，具有第五最高差错概率的码位组Gb5的码位的2位被分配给具有第二最高差错概率的符号位组Gy2的符号位的2位。
图90示出根据图89的分配规则码位的交换的例子。
换句话说，图90的A示出当LDPC码是其中码长N是16200位和码率是2/5的移动用LDPC码且调制方式为64QAM和倍数b是2时根据图89的分配规则码位的交换的第一例子。
当LDPC码是其中码长N是16200位和码率是2/5的移动用LDPC码且调制方式为64QAM和倍数b是2时，多路分配器25在行方向上以6×2(＝mb)位的单位读出在其中列方向×行方向是(16200/(6×2))×(6×2)位的存储器31中写入的码位，并将读出的码位供给到交换单元32(图18和图19)。
交换单元32根据图89的分配规则交换6×2(＝mb)位的码位b0～b11，使得例如，如图90的A所示，从存储器31读出的6×2(＝mb)位的码位b0～b11被分配给2(＝b)个符号的6×2(＝mb)位的符号位y0～y11。
换句话说，交换单元32进行交换，使得
码位b0被分配给符号位y2，
码位b1被分配给符号位y8，
码位b2被分配给符号位y4，
码位b3被分配给符号位y11，
码位b4被分配给符号位y0，
码位b5被分配给符号位y10，
码位b6被分配给符号位y1，
码位b7被分配给符号位y9，
码位b8被分配给符号位y5，
码位b9被分配给符号位y7，
码位b10被分配给符号位y3，和
码位b11被分配给符号位y6。
图90的B示出当LDPC码是其中码长N是16200位和码率是2/5的移动用LDPC码且调制方式为64QAM和倍数b是2时根据图89的分配规则码位的交换的第二例子。
根据图90的B，交换单元32根据图89的分配规则交换从存储器31读出的6×2(＝mb)位的码位b0～b11，使得
码位b0被分配给符号位y2，
码位b1被分配给符号位y3，
码位b2被分配给符号位y4，
码位b3被分配给符号位y10，
码位b4被分配给符号位y0，
码位b5被分配给符号位y11，
码位b6被分配给符号位y1，
码位b7被分配给符号位y9，
码位b8被分配给符号位y5，
码位b9被分配给符号位y6，
码位b10被分配给符号位y8，和
码位b11被分配给符号位y7。
图91示出当LDPC码是其中码长N是16200位和码率是4/9的移动用LDPC码且调制方式为64QAM和倍数b是2时的码位组和符号位组。
在这种情况下，如图91的A所示，从存储器31读出的6×2(＝mb)位的码位根据差错概率的差异可以分组成6个码位组Gb1、Gb2、Gb3、Gb4、Gb5和Gb6。
在图91的A中，码位b0属于码位组Gb1，码位b1属于码位组Gb2，码位b2属于码位组Gb3，码位b3和b4属于码位组Gb4，码位b5属于码位组Gb5，码位b6～b11属于码位组Gb6。
当调制方式为64QAM和倍数b是2时，如图91的B所示，6×2(＝mb)位的符号位根据差错概率的差异可以分组成3个符号位组Gy1、Gy2和Gy3。
在图91的B中，与图79的B类似，符号位y0、y1、y6和y7属于符号位组Gy1，符号位y2、y3、y8和y9属于符号位组Gy2，符号位y4、y5、y10和y11属于符号位组Gy3。
图92示出当LDPC码是其中码长N是16200位和码率是4/9的移动用LDPC码且调制方式为64QAM和倍数b是2时的分配规则。
在图92的分配规则中，组集信息(Gb1，Gy2，1)、(Gb2，Gy2，1)、(Gb3，Gy3，1)、(Gb4，Gy3，1)、(Gb4，Gy1，1)、(Gb5，Gy3，1)、(Gb6，Gy1，3)、(Gb6，Gy2，2)和(Gb6，Gy3，1)被规定。
换句话说，图92的分配规则规定了
基于组集信息(Gb1，Gy2，1)，具有最高差错概率的码位组Gb1的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位，
基于组集信息(Gb2，Gy2，1)，具有第二最高差错概率的码位组Gb2的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位，
基于组集信息(Gb3，Gy3，1)，具有第三最高差错概率的码位组Gb3的码位的1位被分配给具有第三最高差错概率的符号位组Gy3的符号位的1位，
基于组集信息(Gb4，Gy3，1)，具有第四最高差错概率的码位组Gb4的码位的1位被分配给具有第三最高差错概率的符号位组Gy3的符号位的1位，
基于组集信息(Gb4，Gy1，1)，具有第四最高差错概率的码位组Gb4的码位的1位被分配给具有最高差错概率的符号位组Gy1的符号位的1位，
基于组集信息(Gb5，Gy3，1)，具有第五最高差错概率的码位组Gb5的码位的1位被分配给具有第三最高差错概率的符号位组Gy3的符号位的1位，
基于组集信息(Gb6，Gy1，3)，具有第六最高差错概率的码位组Gb6的码位的3位被分配给具有最高差错概率的符号位组Gy1的符号位的3位，
基于组集信息(Gb6，Gy2，2)，具有第六最高差错概率的码位组Gb6的码位的2位被分配给具有第二最高差错概率的符号位组Gy2的符号位的2位，和
基于组集信息(Gb6，Gy3，1)具有第六最高差错概率的码位组Gb6的码位的1位被分配给具有第三最高差错概率的符号位组Gy3的符号位的1位。
图93示出根据图92的分配规则码位的交换的例子。
换句话说，图93的A示出当LDPC码是其中码长N是16200位和码率是4/9的移动用LDPC码且调制方式为64QAM和倍数b是2时根据图92的分配规则码位的交换的第一例子。
当LDPC码是其中码长N是16200位和码率是4/9的移动用LDPC码且调制方式为64QAM和倍数b是2时，多路分配器25在行方向上以6×2(＝mb)位的单位读出在其中列方向×行方向是(16200/(6×2))×(6×2)位的存储器31中写入的码位，并将读出的码位供给到交换单元32(图18和图19)。
交换单元32根据图92的分配规则交换6×2(＝mb)位的码位b0～b11，使得例如，如图93的A所示，从存储器31读出的6×2(＝mb)位的码位b0～b11被分配给2(＝b)个符号的6×2(＝mb)位的符号位y0～y11。
换句话说，交换单元32进行交换，使得
码位b0被分配给符号位y2，
码位b1被分配给符号位y8，
码位b2被分配给符号位y4，
码位b3被分配给符号位y11，
码位b4被分配给符号位y0，
码位b5被分配给符号位y10，
码位b6被分配给符号位y1，
码位b7被分配给符号位y9，
码位b8被分配给符号位y5，
码位b9被分配给符号位y7，
码位b10被分配给符号位y3，和
码位b11被分配给符号位y6。
图93的B示出当LDPC码是其中码长N是16200位和码率是4/9的移动用LDPC码且调制方式为64QAM和倍数b是2时根据图92的分配规则码位的交换的第二例子。
根据图93的B，交换单元32根据图92的分配规则交换从存储器31读出的6×2(＝mb)位的码位b0～b11，使得
码位b0被分配给符号位y2，
码位b1被分配给符号位y3，
码位b2被分配给符号位y4，
码位b3被分配给符号位y10，
码位b4被分配给符号位y0，
码位b5被分配给符号位y11，
码位b6被分配给符号位y1，
码位b7被分配给符号位y9，
码位b8被分配给符号位y5，
码位b9被分配给符号位y6，
码位b10被分配给符号位y8，和
码位b11被分配给符号位y7。
图94示出当LDPC码是其中码长N是16200位和码率是7/15的移动用LDPC码且调制方式为64QAM和倍数b是2时的码位组和符号位组。
在这种情况下，如图94的A所示，从存储器31读出的6×2(＝mb)位的码位根据差错概率的差异可以分组成7个码位组Gb1、Gb2、Gb3、Gb4、Gb5、Gb6和Gb7。
在图94的A中，码位b0属于码位组Gb1，码位b1属于码位组Gb2，码位b2属于码位组Gb3，码位b3属于码位组Gb4，码位b4属于码位组Gb5，码位b5属于码位组Gb6，码位b6～b11属于码位组Gb7。
当调制方式为64QAM和倍数b是2时，如图94的B所示，6×2(＝mb)位的符号位根据差错概率的差异可以分组成3个符号位组Gy1、Gy2和Gy3。
在图94的B中，与图79的B类似，符号位y0、y1、y6和y7属于符号位组Gy1，符号位y2、y3、y8和y9属于符号位组Gy2，符号位y4、y5、y10和y11属于符号位组Gy3。
图95示出当LDPC码是其中码长N是16200位和码率是7/15的移动用LDPC码且调制方式为64QAM和倍数b是2时的分配规则。
在图95的分配规则中，组集信息(Gb1，Gy2，1)、(Gb2，Gy2，1)、(Gb3，Gy3，1)、(Gb4，Gy3，1)、(Gb5，Gy1，1)、(Gb6，Gy3，1)、(Gb7，Gy1，3)、(Gb7，Gy2，2)和(Gb7，Gy3，1)被规定。
换句话说，图95的分配规则规定了
基于组集信息(Gb1，Gy2，1)，具有最高差错概率的码位组Gb1的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位，
基于组集信息(Gb2，Gy2，1)，具有第二最高差错概率的码位组Gb2的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位，
基于组集信息(Gb3，Gy3，1)，具有第三最高差错概率的码位组Gb3的码位的1位被分配给具有第三最高差错概率的符号位组Gy3的符号位的1位，
基于组集信息(Gb4，Gy3，1)，具有第四最高差错概率的码位组Gb4的码位的1位被分配给具有第三最高差错概率的符号位组Gy3的符号位的1位，
基于组集信息(Gb5，Gy1，1)，具有第五最高差错概率的码位组Gb5的码位的1位被分配给具有最高差错概率的符号位组Gy1的符号位的1位，
基于组集信息(Gb6，Gy3，1)，具有第六最高差错概率的码位组Gb6的码位的1位被分配给具有第三最高差错概率的符号位组Gy3的符号位的1位，
基于组集信息(Gb7，Gy1，3)，具有第七最高差错概率的码位组Gb7的码位的3位被分配给具有最高差错概率的符号位组Gy1的符号位的3位，
基于组集信息(Gb7，Gy2，2)，具有第七最高差错概率的码位组Gb7的码位的2位被分配给具有第二最高差错概率的符号位组Gy2的符号位的2位，和
基于组集信息(Gb7，Gy3，1)，具有第七最高差错概率的码位组Gb7的码位的1位被分配给具有第三最高差错概率的符号位组Gy3的符号位的1位。
图96示出根据图95的分配规则码位的交换的例子。
换句话说，图96的A示出当LDPC码是其中码长N是16200位和码率是7/15的移动用LDPC码且调制方式为64QAM和倍数b是2时根据图95的分配规则码位的交换的第一例子。
当LDPC码是其中码长N是16200位和码率是7/15的移动用LDPC码且调制方式为64QAM和倍数b是2时，多路分配器25在行方向上以6×2(＝mb)位的单位读出在其中列方向×行方向是(16200/(6×2))×(6×2)位的存储器31中写入的码位，并将读出的码位供给到交换单元32(图18和图19)。
交换单元32根据图95的分配规则交换6×2(＝mb)位的码位b0～b11，使得例如，如图96的A所示，从存储器31读出的6×2(＝mb)位的码位b0～b11被分配给2(＝b)个符号的6×2(＝mb)位的符号位y0～y11。
换句话说，交换单元32进行交换，使得
码位b0被分配给符号位y2，
码位b1被分配给符号位y8，
码位b2被分配给符号位y4，
码位b3被分配给符号位y11，
码位b4被分配给符号位y0，
码位b5被分配给符号位y10，
码位b6被分配给符号位y1，
码位b7被分配给符号位y9，
码位b8被分配给符号位y5，
码位b9被分配给符号位y7，
码位b10被分配给符号位y3，
码位b11被分配给符号位y6。
图96的B示出当LDPC码是其中码长N是16200位和码率是7/15的移动用LDPC码且调制方式为64QAM和倍数b是2时根据图95的分配规则码位的交换的第二例子。
根据图96的B，交换单元32根据图95的分配规则交换从存储器31读出的6×2(＝mb)位的码位b0～b11，使得
码位b0被分配给符号位y2，
码位b1被分配给符号位y3，
码位b2被分配给符号位y4，
码位b3被分配给符号位y10，
码位b4被分配给符号位y0，
码位b5被分配给符号位y11，
码位b6被分配给符号位y1，
码位b7被分配给符号位y9，
码位b8被分配给符号位y5，
码位b9被分配给符号位y6，
码位b10被分配给符号位y8，和
码位b11被分配给符号位y7。
图97示出当LDPC码是其中码长N是16200位和码率是8/15的移动用LDPC码且调制方式为64QAM和倍数b是2时的码位组和符号位组。
在这种情况下，如图97的A所示，从存储器31读出的6×2(＝mb)位的码位根据差错概率的差异可以分组成6个码位组Gb1、Gb2、Gb3、Gb4、Gb5和Gb6。
在图97的A中，码位b0属于码位组Gb1，码位b1属于码位组Gb2，码位b2属于码位组Gb3，码位b3～b5属于码位组Gb4，码位b6属于码位组Gb5，码位b7～b11属于码位组Gb6。
当调制方式为64QAM和倍数b是2时，如图97的B所示，6×2(＝mb)位的符号位根据差错概率的差异可以分组成3个符号位组Gy1、Gy2和Gy3。
在图97的B中，与图79的B类似，符号位y0、y1、y6和y7属于符号位组Gy1，符号位y2、y3、y8和y9属于符号位组Gy2，符号位y4、y5、y10和y11属于符号位组Gy3。
图98示出当LDPC码是其中码长N是16200位和码率是8/15的移动用LDPC码且调制方式为64QAM和倍数b是2时的分配规则。
在图98的分配规则中，组集信息(Gb1，Gy2，1)、(Gb2，Gy2，1)、(Gb3，Gy3，1)、(Gb4，Gy1，2)、(Gb4，Gy3，1)、(Gb5，Gy1，1)、(Gb6，Gy2，2)、(Gb6，Gy3，2)和(Gb6，Gy1，1)被规定。
换句话说，图98的分配规则规定了
基于组集信息(Gb1，Gy2，1)，具有最高差错概率的码位组Gb1的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位，
基于组集信息(Gb2，Gy2，1)，具有第二最高差错概率的码位组Gb2的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位，
基于组集信息(Gb3，Gy3，1)，具有第三最高差错概率的码位组Gb3的码位的1位被分配给具有第三最高差错概率的符号位组Gy3的符号位的1位，
基于组集信息(Gb4，Gy1，2)，具有第四最高差错概率的码位组Gb4的码位的2位被分配给具有第四最高差错概率的符号位组Gy1的符号位的2位，
基于组集信息(Gb4，Gy3，1)，具有第四最高差错概率的码位组Gb4的码位的1位被分配给具有第三最高差错概率的符号位组Gy3的符号位的1位，
基于组集信息(Gb5，Gy1，1)，具有第五最高差错概率的码位组Gb5的码位的1位被分配给具有最高差错概率的符号位组Gy1的符号位的1位，
基于组集信息(Gb6，Gy2，2)，具有第六最高差错概率的码位组Gb6的码位的2位被分配给具有第二最高差错概率的符号位组Gy2的符号位的2位，
基于组集信息(Gb6，Gy3，2)，具有第六最高差错概率的码位组Gb6的码位的2位被分配给具有第三最高差错概率的符号位组Gy3的符号位的2位，和
基于组集信息(Gb6，Gy1，1)，具有第六最高差错概率的码位组Gb6的码位的1位被分配给具有最高差错概率的符号位组Gy1的符号位的1位。
图99示出根据图98的分配规则码位的交换的例子。
换句话说，图99的A示出当LDPC码是其中码长N是16200位和码率是8/15的移动用LDPC码且调制方式为64QAM和倍数b是2时根据图98的分配规则码位的交换的第一例子。
当LDPC码是其中码长N是16200位和码率是8/15的移动用LDPC码且调制方式为64QAM和倍数b是2时，多路分配器25在行方向上以6×2(＝mb)位的单位读出在其中列方向×行方向是(16200/(6×2))×(6×2)位的存储器31中写入的码位，并将读出的码位供给到交换单元32(图18和图19)。
交换单元32根据图98的分配规则交换6×2(＝mb)位的码位b0～b11，使得例如，如图99的A所示，从存储器31读出的6×2(＝mb)位的码位b0～b11被分配给2(＝b)个符号的6×2(＝mb)位的符号位y0～y11。
换句话说，交换单元32进行交换，使得
码位b0被分配给符号位y2，
码位b1被分配给符号位y8，
码位b2被分配给符号位y4，
码位b3被分配给符号位y6，
码位b4被分配给符号位y0，
码位b5被分配给符号位y11，
码位b6被分配给符号位y1，
码位b7被分配给符号位y9，
码位b8被分配给符号位y5，
码位b9被分配给符号位y7，
码位b10被分配给符号位y3，和
码位b11被分配给符号位y10。
图99的B示出当LDPC码是其中码长N是16200位和码率是8/15的移动用LDPC码且调制方式为64QAM和倍数b是2时根据图98的分配规则码位的交换的第二例子。
根据图99的B，交换单元32根据图98的分配规则交换从存储器31读出的6×2(＝mb)位的码位b0～b11，使得
码位b0被分配给符号位y2，
码位b1被分配给符号位y3，
码位b2被分配给符号位y4，
码位b3被分配给符号位y0，
码位b4被分配给符号位y1，
码位b5被分配给符号位y5，
码位b6被分配给符号位y6，
码位b7被分配给符号位y9，
码位b8被分配给符号位y11，
码位b9被分配给符号位y7，
码位b10被分配给符号位y8，和
码位b11被分配给符号位y10。
图100示出当LDPC码是其中码长N是16200位和码率是3/5的移动用LDPC码且调制方式为64QAM和倍数b是2时的码位组和符号位组。
在这种情况下，如图100的A所示，从存储器31读出的6×2(＝mb)位的码位根据差错概率的差异可以分组成5个码位组Gb1、Gb2、Gb3、Gb4和Gb5。
在图100的A中，码位b0属于码位组Gb1，码位b1属于码位组Gb2，码位b2～b6属于码位组Gb3，码位b7属于码位组Gb4，码位b8～b11属于码位组Gb5。
当调制方式为64QAM和倍数b是2时，如图100的B所示，6×2(＝mb)位的符号位根据差错概率的差异可以分组成3个符号位组Gy1、Gy2和Gy3。
在图100的B中，与图79的B类似，符号位y0、y1、y6和y7属于符号位组Gy1，符号位y2、y3、y8和y9属于符号位组Gy2，符号位y4、y5、y10和y11属于符号位组Gy3。
图101示出当LDPC码是其中码长N是16200位和码率是3/5的移动用LDPC码且调制方式为64QAM和倍数b是2时的分配规则。
在图101的分配规则中，组集信息(Gb1，Gy2，1)、(Gb2，Gy2，1)、(Gb3，Gy3，3)、(Gb3，Gy1，2)、(Gb4，Gy2，1)、(Gb5，Gy3，1)、(Gb5，Gy1，2)和(Gb5，Gy2，1)被规定。
换句话说，图101的分配规则规定了
基于组集信息(Gb1，Gy2，1)，具有最高差错概率的码位组Gb1的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位，
基于组集信息(Gb2，Gy2，1)，具有第二最高差错概率的码位组Gb2的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位，
基于组集信息(Gb3，Gy3，3)，具有第三最高差错概率的码位组Gb3的码位的3位被分配给具有第三最高差错概率的符号位组Gy3的符号位的3位，
基于组集信息(Gb3，Gy1，2)，具有第三最高差错概率的码位组Gb3的码位的2位被分配给具有最高差错概率的符号位组Gy1的符号位的2位，
基于组集信息(Gb4，Gy2，1)，具有第四最高差错概率的码位组Gb4的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位，
基于组集信息(Gb5，Gy3，1)，具有第五最高差错概率的码位组Gb5的码位的1位被分配给具有第三最高差错概率的符号位组Gy3的符号位的1位，
基于组集信息(Gb5，Gy1，2)，具有第五最高差错概率的码位组Gb5的码位的2位被分配给具有最高差错概率的符号位组Gy1的符号位的2位，和
基于组集信息(Gb5，Gy2，1)，具有第五最高差错概率的码位组Gb5的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位。
图102示出根据图101的分配规则码位的交换的例子。
换句话说，图102的A示出当LDPC码是其中码长N是16200位和码率是3/5的移动用LDPC码且调制方式为64QAM和倍数b是2时根据图101的分配规则码位的交换的第一例子。
当LDPC码是其中码长N是16200位和码率是3/5的移动用LDPC码且调制方式为64QAM和倍数b是2时，多路分配器25在行方向上以6×2(＝mb)位的单位读出在其中列方向×行方向是(16200/(6×2))×(6×2)位的存储器31中写入的码位，并将读出的码位供给到交换单元32(图18和图19)。
交换单元32根据图101的分配规则交换6×2(＝mb)位的码位b0～b11，使得例如，如图102的A所示，从存储器31读出的6×2(＝mb)位的码位b0～b11被分配给2(＝b)个符号的6×2(＝mb)位的符号位y0～y11。
换句话说，交换单元32进行交换，使得
码位b0被分配给符号位y2，
码位b1被分配给符号位y8，
码位b2被分配给符号位y4，
码位b3被分配给符号位y11，
码位b4被分配给符号位y0，
码位b5被分配给符号位y10，
码位b6被分配给符号位y1，
码位b7被分配给符号位y9，
码位b8被分配给符号位y5，
码位b9被分配给符号位y7，
码位b10被分配给符号位y3，和
码位b11被分配给符号位y6。
图102的B示出当LDPC码是其中码长N是16200位和码率是3/5的移动用LDPC码且调制方式为64QAM和倍数b是2时根据图101的分配规则码位的交换的第二例子。
根据图102的B，交换单元32根据图101的分配规则交换从存储器31读出的6×2(＝mb)位的码位b0～b11，使得
码位b0被分配给符号位y2，
码位b1被分配给符号位y3，
码位b2被分配给符号位y4，
码位b3被分配给符号位y10，
码位b4被分配给符号位y0，
码位b5被分配给符号位y11，
码位b6被分配给符号位y1，
码位b7被分配给符号位y9，
码位b8被分配给符号位y5，
码位b9被分配给符号位y6，
码位b10被分配给符号位y8，和
码位b11被分配给符号位y7。
图103示出当LDPC码是其中码长N是16200位和码率是2/3的移动用LDPC码且调制方式为64QAM和倍数b是2时的码位组和符号位组。
在这种情况下，如图103的A所示，从存储器31读出的6×2(＝mb)位的码位根据差错概率的差异可以分组成6个码位组Gb1、Gb2、Gb3、Gb4、Gb5和Gb6。
在图103的A中，码位b0属于码位组Gb1，码位b1属于码位组Gb2，码位b2～b4属于码位组Gb3，码位b5属于码位组Gb4，码位b6和b7属于码位组Gb5，码位b8～b11属于码位组Gb6。
当调制方式为64QAM和倍数b是2时，如图103的B所示，6×2(＝mb)位的符号位根据差错概率的差异可以分组成3个符号位组Gy1、Gy2和Gy3.
在图103的B中，与图79的B类似，符号位y0、y1、y6和y7属于符号位组Gy1，符号位y2、y3、y8和y9属于符号位组Gy2，符号位y4、y5、y10和y11属于符号位组Gy3。
图104示出当LDPC码是其中码长N是16200位和码率是2/3的移动用LDPC码且调制方式为64QAM和倍数b是2时的分配规则。
在图104的分配规则中，组集信息(Gb1，Gy2，1)、(Gb2，Gy2，1)、(Gb3，Gy3，2)、(Gb3，Gy1，1)、(Gb4，Gy3，1)、(Gb5，Gy1，1)、(Gb5，Gy2，1)、(Gb6，Gy3，1)、(Gb6，Gy1，2)和(Gb6，Gy2，1)被规定。
换句话说，图104的分配规则规定了
基于组集信息(Gb1，Gy2，1)，具有最高差错概率的码位组Gb1的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位，
基于组集信息(Gb2，Gy2，1)，具有第二最高差错概率的码位组Gb2的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位，
基于组集信息(Gb3，Gy3，2)，具有第三最高差错概率的码位组Gb3的码位的2位被分配给具有第三最高差错概率的符号位组Gy3的符号位的2位，
基于组集信息(Gb3，Gy1，1)，具有第三最高差错概率的码位组Gb3的码位的1位被分配给具有最高差错概率的符号位组Gy1的符号位的1位，
基于组集信息(Gb4，Gy3，1)，具有第四最高差错概率的码位组Gb4的码位的1位被分配给具有第三最高差错概率的符号位组Gy3的符号位的1位，
基于组集信息(Gb5，Gy1，1)，具有第五最高差错概率的码位组Gb5的码位的1位被分配给具有最高差错概率的符号位组Gy1的符号位的1位，
基于组集信息(Gb5，Gy2，1)，具有第五最高差错概率的码位组Gb5的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位，
基于组集信息(Gb6，Gy3，1)，具有第六最高差错概率的码位组Gb6的码位的1位被分配给具有第三最高差错概率的符号位组Gy3的符号位的1位，
基于组集信息(Gb6，Gy1，2)，具有第六最高差错概率的码位组Gb6的码位的2位被分配给具有最高差错概率的符号位组Gy1的符号位的2位，和
基于组集信息(Gb6，Gy2，1)，具有第六最高差错概率的码位组Gb6的码位的1位被分配给具有第二最高差错概率的符号位组Gy2的符号位的1位。
图105示出根据图104的分配规则码位的交换的例子。
换句话说，图105的A示出当LDPC码是其中码长N是16200位和码率是2/3的移动用LDPC码且调制方式为64QAM和倍数b是2时根据图104的分配规则码位的交换的第一例子。
当LDPC码是其中码长N是16200位和码率是2/3的移动用LDPC码且调制方式为64QAM和倍数b是2时，多路分配器25在行方向上以6×2(＝mb)位的单位读出在其中列方向×行方向是(16200/(6×2))×(6×2)位的存储器31中写入的码位，并将读出的码位供给到交换单元32(图18和图19)。
交换单元32根据图104的分配规则交换6×2(＝mb)位的码位b0～b11，使得例如，如图105的A所示，从存储器31读出的6×2(＝mb)位的码位b0～b11被分配给2(＝b)个符号的6×2(＝mb)位的符号位y0～y11。
换句话说，交换单元32进行交换，使得
码位b0被分配给符号位y2，
码位b1被分配给符号位y8，
码位b2被分配给符号位y4，
码位b3被分配给符号位y11，
码位b4被分配给符号位y0，
码位b5被分配给符号位y10，
码位b6被分配给符号位y1，
码位b7被分配给符号位y9，
码位b8被分配给符号位y5，
码位b9被分配给符号位y7，
码位b10被分配给符号位y3，和
码位b11被分配给符号位y6。
图105的B示出当LDPC码是其中码长N是16200位和码率是2/3的移动用LDPC码且调制方式为64QAM和倍数b是2时根据图104的分配规则码位的交换的第二例子。
根据图105的B，交换单元32根据图104的分配规则交换从存储器31读出的6×2(＝mb)位的码位b0～b11，使得
码位b0被分配给符号位y2，
码位b1被分配给符号位y3，
码位b2被分配给符号位y4，
码位b3被分配给符号位y10，
码位b4被分配给符号位y0，
码位b5被分配给符号位y11，
码位b6被分配给符号位y1，
码位b7被分配给符号位y9，
码位b8被分配给符号位y5，
码位b9被分配给符号位y6，
码位b10被分配给符号位y8，和
码位b11被分配给符号位y7。
根据本申请的发明者进行的模拟，已经发现当进行新交换方法的交换处理时，与当未进行交换处理时相比，BER改善，因此根据新交换方法的交换处理，对差错的容忍性可以改善。
这里，作为通过经由交换单元32的交换处理的LDPC码的码位的交换方法，即，LDPC码的码位和代表符号的符号位的分配模式(在下文中，也被称作“位分配模式”)，对于具有不同码率的各LDPC码，可以采用对应的LDPC码专用的位分配模式。
然而，当对于具有不同码率的各LDPC码可以采用对应的LDPC码专用的位分配模式时，需要在发送装置11中实施多个位分配模式，并且需要对于具有不同类型的码率的各LDPC码改变(切换)位分配模式。
另一方面，根据上面结合图52～105说明的交换处理，可以减少在发送装置11中实施的位分配模式的数量。
换句话说，当调制方式为16QAM时，
对于码率是1/5、4/15和1/3的移动用LDPC码，如图54、57和60的A所示，分别使用分配码位b0～b7到符号位y4、y3、y2、y1、y6、y5、y7、y0的位分配模式，和
对于码率是2/5、4/9、7/15、8/15、3/5和2/3的移动用LDPC码，如图63、66、69、72、75和78的A所示，分别使用分配码位b0～b7到符号位y0、y2、y6、y3、y4、y1、y5、y7的位分配模式，
由此，发送装置11仅需要实施2种模式的位分配模式。
此外，当调制方式为64QAM时，
对于码率是1/5、2/5、4/9、7/15、3/5和2/3的移动用LDPC码，如图81、90、93、96、102和105的A所示，分别使用分配码位b0～b11到符号位y2、y8、y4、y11、y0、y10、y1、y9、y5、y7、y3、y6的位分配模式，和
对于码率是4/15、1/3和8/15的移动用LDPC码，如图84、87和99的A所示，分别使用分配码位b0～b11到符号位y2、y8、y4、y6、y0、y11、y1、y9、y5、y7、y3、y10的位分配模式，
由此，发送装置11仅需要实施2种模式的位分配模式。
在本实施方案中，为了便于说明，多路分配器25被构造成通过交换单元32对从存储器31读出的码位进行交换处理，但是通过控制相对于存储器31的码位的写入和读出，可以进行交换处理。
换句话说，例如，通过控制读出码位的地址(读出地址)，使得按交换后的码位的顺序从存储器31读出码位，可以进行交换处理。
[16k LDPC码的列扭曲交织]
当LDPC编码器115(图8和图31)使用图35～43中示出的检查矩阵(从检查矩阵初始值表计算出)进行LDPC编码以生成作为16k比特的LDPC码的移动用LDPC码时，在作为通过列扭曲交织器24(图9)进行的分类处理的列扭曲交织中存储器31的各列(图24)的写入开始位置不同于在DVB-T.2中规定的LDPC码中的写入开始位置(图25和图26)。
图106是示出对于移动用LDPC码，列扭曲交织所需的存储器31的列数和写入开始位置的地址的图。
即，图106示出对于图35～43中示出的码长N是16k比特和码率r为1/5、4/15、1/3、2/5、4/9、7/15、8/15、3/5和2/3的9种的(从由检查矩阵初始值表计算出的检查矩阵获得的)移动用LDPC码，在每种调制方式下列扭曲交织所需的存储器31的列数和写入开始位置的地址。
例如，具有相对较少信号点数的QPSK、16QAM、64QAM和256QAM用作对于移动用LDPC码的调制方式。
当倍数b是1且在QPSK用作调制方式时1个符号的位数m是2的情况下，存储器31包括在行方向上存储2×1位的2个列，并且在列方向上存储N/(mb)＝16200/(2×1)位。
存储器31的2个列的第一列的写入开始位置是地址为0的位置，第二列的写入开始位置是地址为3的位置。
当倍数b是1且在16QAM用作调制方式时1个符号的位数m是4的情况下，存储器31包括在行方向上存储4×1位的4个列，并且在列方向上存储N/(mb)＝16200/(4×1)位。
当倍数b是2且在QPSK用作调制方式时1个符号的位数m是2的情况下，存储器31包括在行方向上存储2×2位的4个列，并且在列方向上存储N/(mb)＝16200/(2×2)位。
当倍数b是1且在16QAM用作调制方式时1个符号的位数m是4的情况下，以及当倍数b是2且在QPSK用作调制方式时1个符号的位数m是2的情况下，在存储器31的4个列中，第一列的写入开始位置是地址为0的位置，第二列的写入开始位置是地址为2的位置，第三列的写入开始位置是地址为3的位置，第四列的写入开始位置是地址为0的位置。
当倍数b是1且在64QAM用作调制方式时1个符号的位数m是6的情况下，存储器31包括在行方向上存储6×1位的6个列，并且在列方向上存储N/(mb)＝16200/(6×1)位。
在存储器31的6个列中，第一列的写入开始位置是地址为0的位置，第二列的写入开始位置是地址为1的位置，第三列的写入开始位置是地址为3的位置，第四列的写入开始位置是地址为8的位置，第五列的写入开始位置是地址为1的位置，第六列的写入开始位置是地址为6的位置。
当倍数b是1且在256QAM用作调制方式时1个符号的位数m是8的情况下，存储器31包括在行方向上存储8×1位的8个列，并且在列方向上存储N/(mb)＝16200/(8×1)位。
当倍数b是2且在16QAM用作调制方式时1个符号的位数m是4的情况下，存储器31包括在行方向上存储4×2位的8个列，并且在列方向上存储N/(mb)＝16200/(4×2)位。
在存储器31的8个列中，第一列的写入开始位置是地址为0的位置，第二列的写入开始位置是地址为1的位置，第三列的写入开始位置是地址为0的位置，第四列的写入开始位置是地址为8的位置，第五列的写入开始位置是地址为2的位置，第六列的写入开始位置是地址为0的位置，第七列的写入开始位置是地址为1的位置，第八列的写入开始位置是地址为5的位置。
当倍数b是2且在64QAM用作调制方式时1个符号的位数m是6的情况下，存储器31包括在行方向上存储6×2位的12个列，并且在列方向上存储16200/(6×2)位。
在存储器31的12个列中，第一列的写入开始位置是地址为0的位置，第二列的写入开始位置是地址为12的位置，第三列的写入开始位置是地址为7的位置，第四列的写入开始位置是地址为1的位置，第五列的写入开始位置是地址为3的位置，第六列的写入开始位置是地址为1的位置，第七列的写入开始位置是地址为8的位置，第八列的写入开始位置是地址为7的位置，第九列的写入开始位置是地址为1的位置，第十列的写入开始位置是地址为0的位置，第十一列的写入开始位置是地址为3的位置，第十二列的写入开始位置是地址为9的位置。
对于图35～43中示出的移动用LDPC码进行的列扭曲交织使得可以防止对应于连接到同一校验节点的多个变量节点的多个码位成为QPSK、16QAM、64QAM或256QAM的1个符号(被包含在同一符号中)。结果，可以改善其中发生擦除的通信路径中的解码性能，即，改善耐差错性。
图107、图108、图109、图110、图111、图112、图113、图114和图115是示出当对于移动用LDPC码进行列扭曲交织时BER和FER(误帧率)的模拟结果的图。
在图107～115中，横轴代表Es/N0(每个符号的信号功率与噪声功率比)，纵轴代表BER和FER。
图107示出码率r为1/5的移动用LDPC码的BER(实线)和FER(虚线)，图108示出码率r为4/15的移动用LDPC码的BER和FER，图109示出码率r为1/3的移动用LDPC码的BER和FER，图110示出码率r为2/5的移动用LDPC码的BER和FER，图111示出码率r为4/9的移动用LDPC码的BER和FER，图112示出码率r为7/15的移动用LDPC码的BER和FER，图113示出码率r为8/15的移动用LDPC码的BER和FER，图114示出码率r为3/5的移动用LDPC码的BER和FER，图115示出码率r为2/3的移动用LDPC码的BER和FER。
在图107示出的模拟中，其中发生符号擦除概率为0.40的Rayleigh衰落的通信路径(Rayleigh信道)被考虑。在图108示出的模拟中，其中发生符号擦除概率为0.367的Rayleigh衰落的通信路径(Rayleigh信道)被考虑。在图109示出的模拟中，其中发生符号擦除概率为0.334的Rayleigh衰落的通信路径(Rayleigh信道)被考虑。在图110示出的模拟中，其中发生符号擦除概率为0.30的Rayleigh衰落的通信路径(Rayleigh信道)被考虑。在图111示出的模拟中，其中发生符号擦除概率为0.278的Rayleigh衰落的通信路径(Rayleigh信道)被考虑。在图112示出的模拟中，其中发生符号擦除概率为0.267的Rayleigh衰落的通信路径(Rayleigh信道)被考虑。在图113示出的模拟中，其中发生符号擦除概率为0.234的Rayleigh衰落的通信路径(Rayleigh信道)被考虑。在图114示出的模拟中，其中发生符号擦除概率为0.20的Rayleigh衰落的通信路径(Rayleigh信道)被考虑。在图115示出的模拟中，其中发生符号擦除概率为0.167的Rayleigh衰落的通信路径(Rayleigh信道)被考虑。
在图107～110示出的全部模拟中，倍数b是2，16QAM用作调制方式，重复进行的解码操作数C为50次。
从图107～115可以看到，BER和FER减小到小值。
图106中示出的列扭曲交织也可以适用于除了图35～43中示出的(从检查矩阵初始值表计算出的检查矩阵的)移动用LDPC码之外的码长是16200位的LDPC码。
即，图106中示出的列扭曲交织可以适用于例如DVB-T.2标准中规定的码长是16200位和码率(DVB-T.2中记载的码率)是1/4、1/2、3/5、2/3或3/4的LDPC码(标准16k码)，或者DVB-S.2标准中规定的码长是16200位和码率是1/3或2/5的LDPC码。在这种情况下，与移动用LDPC码类似地，可以防止对应于连接到同一校验节点的多个变量节点的多个码位成为QPSK、16QAM、64QAM或256QAM的1个符号。
如上所述，图106中示出的列扭曲交织可以共同使用移动用LDPC码以及DVB-T.2或DVB-S.2中规定的码长是16200位的LDPC码。
图116～122是示出DVB-T.2标准中规定的码长是16200位和码率(DVB-T.2中记载的码率)是1/4、1/2、3/5、2/3或3/4的LDPC码和DVB-S.2标准中规定的码长是16200位和码率是1/3或2/5的LDPC码的检查矩阵初始值表的图。
即，图116示出DVB-T.2标准中规定的码长是16200位和码率是1/4的LDPC码的检查矩阵初始值表。图117示出DVB-S.2标准中规定的码长是16200位和码率是1/3的LDPC码的检查矩阵初始值表。图118示出DVB-S.2标准中规定的码长是16200位和码率是2/5的LDPC码的检查矩阵初始值表。图119示出DVB-T.2标准中规定的码长是16200位和码率是1/2的LDPC码的检查矩阵初始值表。图120示出DVB-T.2标准中规定的码长是16200位和码率是3/5的LDPC码的检查矩阵初始值表。图121示出DVB-T.2标准中规定的码长是16200位和码率是2/3的LDPC码的检查矩阵初始值表。图122示出DVB-T.2标准中规定的码长是16200位和码率是3/4的LDPC码的检查矩阵初始值表。
在上述实施方案中，列扭曲交织以1个码字为单位进行。即，在各列的写入开始位置变化的同时，1个码字的LDPC码在列方向上写入到存储器31。在1个码字的LDPC码写入后，1个码字的LDPC码在行方向上读出。然而，列扭曲交织可以以多个码字为单位进行。
在本实施方案中，假设等于或大于1的整数由L表示。
图123是用于说明以L个码字为单位进行的列扭曲交织的图。
当以L个码字为单位进行列扭曲交织时，多路分配器25的存储器31(图18和19)包括L个以上的单元存储区域作为存储区域。
单元存储区域是其中LDPC码在行方向和列方向上存储的存储区域，在行方向上存储mb位和在列方向上存储N/(mb)位。即，单元区域包括存储N/(mb)位的mb列。
单元存储区域可以通过任何方法在存储器31中确保。
图123的A是示出其中L个单元存储区域在存储器31中在列(纵)方向上配置成一行的样子的图，图123的B是示出其中L个单元存储区域在存储器31中在行(横)方向上配置成一行的样子的图。
此外，图123的C是示出其中Lh个单元存储区域在存储器31中在行方向上配置和Lv个单元存储区域在列方向上配置的样子的图。在图123的C中，Lh×Lv等于或大于L。
当列扭曲交织以L个码字为单位进行时，L个码字中的第一个码字在存储器31的L(或以上)个单元存储区域中的第一个单元存储区域的列方向上写入。
当第一个码字写入到第一个单元存储区域结束时，第二个码字在第二个单元存储区域的列方向上写入。类似地，L个码字中的第i(i＝1，2，…，L)个码字在存储器31的L个单元存储区域中的第i个单元存储区域的列方向上写入。
在第i个码字写入到第i个单元存储区域时，如上所述，各列的写入开始位置被控制。
然后，当第L个码字写入到第L个单元存储区域结束时，即，当全部L个码字的写入结束时，从第一个单元存储区域在行方向上读出第一个码字。
当从第一个单元存储区域读出第一个码字结束时，从第二个单元存储区域在行方向上读出第二个码字。类似地，读出第L个码字。
如上所述，与当以1个码字为单位进行列扭曲交织时类似地，当以L个码字为单位进行列扭曲交织时，可以防止对应于连接到同一校验节点的多个变量节点的多个码位成为1个符号(被包含在同一符号中)。结果，可以改善其中发生擦除的通信路径中的解码性能。
当L等于或大于2时，即，当以多个码字为单位进行列扭曲交织时，发送装置(图8)的时间交织器118或频率交织器120对于从进行过列扭曲交织的多个码字获得的符号可以进行一次时间交织操作或一次频率交织操作。
当对于从多个码字获得的符号进行一次时间交织操作或一次频率交织操作时，取决于时间或频率的衰落或擦除的影响与从多个码字获得的符号混合，并可以改善耐差错性。
在便携式(移动)终端用的数字播送中，由于接收环境(通信路径13(图7)的传输路径特性)时刻变化。因此，如上所述，当对于从多个码字获得的符号进行一次时间交织操作或一次频率交织操作时，改善耐差错性特别有效。
[接收装置12的构成例]
图124是示出图7的接收装置12的构成例的方框图。
OFDM处理单元(OFDM操作)151从发送装置11(图7)接收OFDM信号，并处理OFDM信号。通过OFDM处理单元151的信号处理获得的数据(符号)被供给到帧管理(frame management)单元152。
帧管理单元152处理(解释)由从OFDM处理单元151供给的符号构成的帧，并将从处理结果获得的目标数据的符号和控制数据的符号分别供给到频率解交织器161和153。
频率解交织器153对来自帧管理单元152的每个符号进行频率解交织，并将结果供给到QAM解码器154。
QAM解码器154对来自频率解交织器153的符号(在信号点上配置的符号)进行解映射(信号点配置解码)和正交解调，并将得到的数据(LDPC码)供给到LDPC解码器(LDPC decoder)155。
LDPC解码器155对来自QAM解码器154的LDPC码进行LDPC解码，并将通过解码处理获得的LDPC目标数据(这里，BCH码)供给到BCH解码器(BCH decoder)156。
BCH解码器156对来自LDPC解码器155的LDPC目标数据进行BCH解码，并输出通过解码处理获得的控制数据(发信号)。
另一方面，频率解交织器161对来自帧管理单元152的每个符号进行频率解交织，并将符号供给到MISO/MIMO解码器(MISO/MIMOdecoder)162。
MISO/MIMO解码器162对来自频率解交织器161的数据(符号)进行时间-空间解码，并将数据供给到时间解交织器(Time Deinterleaver)163。
时间解交织器163对来自MISO/MIMO解码器162的数据(符号)以符号为单位进行时间解交织，并将数据供给到QAM解码器(QAM decoder)164。
QAM解码器164对来自时间解交织器163的符号(在信号点上配置的符号)进行解映射(信号点配置解码)和正交解调，并将获得的数据(符号)供给到位解交织器(Bit Deinterleaver)165。
位解交织器165对来自QAM解码器164的数据(符号)进行位解交织，并将获得的LDPC码供给到LDPC解码器166。
LDPC解码器166对来自位解交织器165的LDPC码进行LDPC解码，并将解码后的LDPC目标数据(这里，BCH码)供给到BCH解码器167。
BCH解码器167对来自LDPC解码器155的LDPC目标数据进行BCH解码，并将解码后的数据供给到BB解扰器(BB DeScrambler)168。
BB解扰器168对来自BCH解码器167的数据进行能量逆扩散处理，并将处理后的数据供给到空删除(Null Deletion)单元169。
空删除单元169从来自BB解扰器168的数据删除由图8的填补器112插入的null数据，并将数据供给到多路分配器(Demultiplexer)170。
多路分配器170对来自空删除单元169的数据的经多路复用的1个以上的流(目标数据)进行分离，并作为输出流输出经多路分配的流。
图125是示出图124的位解交织器165的构成例的方框图。
位解交织器165包括多路复用器(MUX)54和列扭曲解交织器55，并对来自QAM解码器164(图124)的符号的符号位进行(位)解交织。
换句话说，多路复用器54对来自QAM解码器164的符号的符号位进行对应于由图9的多路分配器25进行的交换处理的逆交换处理(交换处理的逆处理)。即，多路复用器54进行将由交换处理交换的LDPC码的码位(符号位)的位置返回到原位置的逆交换处理。然后，多路复用器54将通过处理获得的LDPC码供给到列扭曲解交织器55。
列扭曲解交织器55对来自多路复用器54的LDPC码进行对应于用作由图9的列扭曲交织器24进行的分类处理的列扭曲解交织的列扭曲解交织(列扭曲交织的逆处理)。即，列扭曲解交织器55进行例如用作将通过用作分类处理的列扭曲交织而改变排列的LDPC码的码位返回到原排列的逆分类处理的列扭曲解交织。
具体而言，列扭曲解交织器55通过相对于与图24等示出的存储器31具有相同构成的解交织用存储器写入和读出LDPC码的码位而进行列扭曲解交织。
列扭曲解交织器55使用在从存储器31读出码位时的读出地址作为写入地址在解交织用存储器的行方向上写入码位。此外，列扭曲解交织器55使用在向存储器31写入码位时的写入地址作为读出地址在解交织用存储器的列方向上读出码位。
通过列扭曲解交织获得的LDPC码被从列扭曲解交织器55供给到LDPC解码器166。
按所述顺序对从QAM解码器164供给到位解交织器165的LDPC码进行奇偶交织、列扭曲交织和交换处理。然而，位解交织器165仅进行对应于交换处理的逆交换处理和对应于列扭曲交织的列扭曲解交织，而未进行对应于奇偶交织的奇偶解交织(奇偶交织的逆处理)，即，将通过奇偶交织而改变排列的LDPC码的码位返回到原排列的奇偶解交织。
因此，进行过逆交换处理和列扭曲解交织但未进行奇偶解交织的LDPC码从位解交织器165(的列扭曲解交织器55)供给到LDPC解码器166。
使用通过对用于由通过图8的LDPC编码器115进行LDPC编码的检查矩阵H至少进行对应于奇偶交织的列置换获得的变换检查矩阵，LDPC解码器166进行来自位解交织器165的LDPC码的LDPC解码，并作为LDPC目标数据的解码结果输出解码后的数据。
图126是用于说明由图125的QAM解码器164、位解交织器165和LDPC解码器166进行的处理的流程图。
在步骤S111中，QAM解码器164对来自时间解交织器163的符号(映射到信号点的符号)进行解映射和正交解调，并将符号供给到位解交织器165。然后，处理前进到步骤S112。
在步骤S112中，位解交织器165进行来自QAM解码器164的符号的符号位的解交织(位解交织)。然后，处理前进到步骤S113。
换句话说，在步骤S112中，在位解交织器165中，多路复用器54对来自QAM解码器164的符号的符号位进行逆交换处理，并将通过逆交换处理获得的LDPC码的码位供给到列扭曲解交织器55。
列扭曲解交织器55对来自多路复用器54的LDPC码进行列扭曲解交织，并将通过列扭曲解交织获得的LDPC码供给到LDPC解码器166。
在步骤S113中，使用通过对用于由通过图8的LDPC编码器115进行LDPC编码的检查矩阵H至少进行对应于奇偶交织的列置换获得的变换检查矩阵，LDPC解码器166进行来自列扭曲解交织器55的LDPC码的LDPC解码，并作为LDPC目标数据的解码结果输出解码后的数据到BCH解码器167。
在图125中，与图9的例子类似地，为了便于说明，进行逆交换处理的多路复用器54与进行列扭曲解交织的列扭曲解交织器55单独地构造。然而，多路复用器54可以与列扭曲解交织器55一体地构造。
当图9的位交织器116未进行列扭曲交织时，不需要将列扭曲解交织器55设置在图125的位解交织器165中。
接下来，将说明通过图124的LDPC解码器166进行的LDPC解码。
如上所述，图124的LDPC解码器166使用通过对用于由通过图8的LDPC编码器115进行LDPC编码的检查矩阵H至少进行对应于奇偶交织的列置换获得的变换检查矩阵，进行来自列扭曲解交织器55的进行过逆交换处理和列扭曲解交织但未进行奇偶解交织的LDPC码的LDPC解码。
使用变换检查矩阵进行LDPC解码而在降低电路规模的同时能够充分降低工作频率到可行范围的LDPC解码处理已被提出(例如，参见日本专利No.4224777)。
首先，结合图127～130说明已经提出的使用变换检查矩阵的LDPC解码处理。
图127示出其中码长N是90和码率是2/3的LDPC码的检查矩阵H的例子。
在图127中(后述的图128和图129中类似地)，0由句点(.)表示。
在图127的检查矩阵H中，奇偶校验矩阵具有楼梯结构。
图128示出对图127的检查矩阵H进行式(11)的行置换和式(12)的列置换获得的检查矩阵H’。
行置换：第(6s+t+1)行→第(5t+s+1)行...(11)
列置换：第(6x+y+61)列→第(5y+x+61)列...(12)
在式(11)和(12)中，s、t、x和y分别是满足0≤s＜5、0≤t＜6、0≤x＜5和0≤t＜6的整数。
根据式(11)的行置换，当除以6时余数为1的第1行、第7行、第13行、第19行和第25行分别用第1行、第2行、第3行、第4行和第5行置换，和当除以6时余数为2的第2行、第8行、第14行、第20行和第26行分别用第6行、第7行、第8行、第9行和第10行置换。
根据式(12)的列置换，对于第61列和后续的列(奇偶校验矩阵)，当除以6时余数为1的第61列、第67列、第73列、第79列和第85列分别用第61列、第62列、第63列、第64列和第65列置换，和当除以6时余数为2的第62列、第68列、第74列、第80列和第86列分别用第66列、第67列、第68列、第69列和第70列置换。
按此方式，通过对图127的检查矩阵H进行行和列置换获得的矩阵是图128的检查矩阵H’。
LDPC码的码位的排列不受检查矩阵H的行置换的影响。
式(12)的列置换对应于将第(K+qx+y+1)码位交织到第(K+Py+x+1)码位的位置的奇偶交织，即，当信息长K是60、循环结构的单位列数P是5和奇偶长M(这里，30)的除数q(＝M/P)是6时的奇偶交织。
当用图128的检查矩阵(在下文中，适宜地称作“变换检查矩阵”)H’乘以通过对图127的检查矩阵(在下文中，适宜地称作“原检查矩阵”)H的LDPC码进行与式(12)相同的置换获得的检查矩阵时，输出0矢量。换句话说，当对用作原检查矩阵H的LDPC码(1个码字)的行矢量c进行式(12)的列置换获得的行矢量由c’表示时，由于因检查矩阵的性质的原因，HcT变成0矢量，因此H’c’T也变成0矢量。
如上所述，图128的变换检查矩阵H’是通过对原检查矩阵H的LDPC码c进行式(12)的列置换获得的LDPC码c’的检查矩阵。
因此，通过对原检查矩阵H的LDPC码c进行式(12)的列置换、使用图128的变换检查矩阵H’对列置换后的LDPC码c’进行解码(LDPC解码)和对解码结果进行式(12)的列置换的逆置换，可以获得与当使用检查矩阵H解码原检查矩阵H的LDPC码时相同的解码结果。
图129示出具有5×5的矩阵的单位间隔的图128的变换检查矩阵H’。
在图129中，变换检查矩阵H’由5×5的单位矩阵、其中单位矩阵的1个以上的1是0的矩阵(在下文中，适宜地称作“准单位矩阵”)、通过循环移位单位矩阵或准单位矩阵获得的矩阵(在下文中，适宜地称作“移位矩阵”)、单位矩阵、准单位矩阵或移位矩阵的2个以上之和(在下文中，适宜地称作“和矩阵”)以及5×5的0矩阵的组合表示。
可以说，图129的变换检查矩阵H’由5×5的单位矩阵、准单位矩阵、移位矩阵、和矩阵以及0矩阵构成。因此，在下文中，构成变换检查矩阵H’的5×5的矩阵适宜地称作“构成矩阵”。
对于由P×P的构成矩阵表示的检查矩阵的LDPC码的解码，可以使用对于P个校验节点和P个变量节点同时进行校验节点计算和变量节点计算的体系结构(architecture)。
图130是示出进行上述解码处理的解码装置的构成例的方框图。
换句话说，图130示出使用通过对图127的原检查矩阵H至少进行式(12)的列置换获得的图129的变换检查矩阵H’进行LDPC码的解码的解码装置的构成例。
图130的解码装置包括6个FIFO 3001～3006的分支数据存储用存储器300、选择FIFO 3001～3006的选择器301、校验节点计算单元302、两个循环移位电路303和308、包括18个FIFO 3041～30418的分支数据存储用存储器304、选择FIFO 3041～30418的选择器305、存储接收数据的接收数据用存储器306、变量节点计算单元307、解码字计算单元309、接收数据分类单元310和解码数据分类单元311。
首先，说明在分支数据存储用存储器300和304中存储数据的方法。
分支数据存储用存储器300包括6个FIFO 3001～3006，其中FIFO的数目，即，6，等于图129的变换检查矩阵H’的行数30除以构成矩阵的行数5获得的商。FIFO 300y(y＝1，2，...，6)包括多个阶段的存储区域，并且每阶段存储区域被构造成同时读出和写入对应于数目等于构成矩阵的行数和列数的5个边的消息。FIFO 300y的存储区域的阶段数是作为图129的变换检查矩阵在行方向上的1的数量(汉明重)的最大数的9。
在FIFO 3001中，对应于来自图129的变换检查矩阵H’的第一行至第五行的1的位置的数据(来自变量节点的消息vi)存储在横方向上的各行中(0被忽略的形式)。换句话说，当第j行第i列由(j，i)表示时，对应于来自变换检查矩阵H’的(1，1)至(5，5)的5×5的单位矩阵的1的位置的数据存储在FIFO 3001的第一阶段的存储区域中。对应于来自变换检查矩阵H’的(1，21)至(5，25)的移位矩阵(通过将5×5的单位矩阵在右方向上循环移位3位获得的移位矩阵)的1的位置数据存储在第二阶段的存储区域中。类似地，与变换检查矩阵H’相关的数据存储在第三至第八阶段的存储区域中。对应于来自变换检查矩阵H’的(1，86)至(5，90)的移位矩阵(通过用0置换5×5的单位矩阵的第一行中的1和将矩阵在左方向上循环移位1位获得的移位矩阵)的1的位置的数据存储在第九阶段的存储区域中。
在FIFO 3002中，存储对应于来自图129的变换检查矩阵H’的第六行至第十行的1的位置的数据。换句话说，对应于构成来自变换检查矩阵H’的(6，1)至(10，5)的和矩阵(其是通过将5×5的单位矩阵在右方向上循环移位1位获得的第一移位矩阵和通过将5×5的单位矩阵在右方向上循环移位2位获得的第二移位矩阵之和的和矩阵)的第一移位矩阵的1的位置的数据存储在FIFO 3002的第一阶段的存储区域中。对应于构成来自变换检查矩阵H’的(6，1)至(10，5)的和矩阵的第二移位矩阵的1的位置的数据存储在第二阶段的存储区域中。
换句话说，对于重为2以上的构成矩阵，当构成矩阵由重为1的P×P的单位矩阵、其中单位矩阵的元素的1的1个以上是0的准单位矩阵、或者通过循环移位单位矩阵或准单位矩阵获得的移位矩阵的2个以上的和的形式表示时，对应于重为1的单位矩阵、准单位矩阵或移位矩阵的1的位置的数据(对应于属于单位矩阵、准单位矩阵或移位矩阵的边的消息)存储在同一地址(在FIFO 3001～3006中相同的FIFO)中。
类似地，与变换检查矩阵H’相关的数据存储在第三至第九阶段的存储区域中。
类似地，与变换检查矩阵H’相关的数据存储在FIFO 3003～3006中。
分支数据存储用存储器304包括18个FIFO 3041～30418，其中FIFO的数目，即，18，等于变换检查矩阵H’的列数90除以构成矩阵的列数5获得的商。FIFO 304x(x＝1，2，...，18)包括多个阶段的存储区域，并且每阶段存储区域被构造成同时读出和写入对应于数目等于变换构成矩阵H’的行数和列数的5个边的消息。
在FIFO 3041中，对应于来自图129的变换检查矩阵H’的第一列至第五列的1的位置的数据(来自校验节点的消息uj)存储在纵方向的各列中(0被忽略的形式)。换句话说，对应于来自变换检查矩阵H’的(1，1)至(5，5)的5×5的单位矩阵的1的位置的数据存储在FIFO 3041的第一阶段的存储区域中。对应于构成来自变换检查矩阵H’的(6，1)至(10，5)的和矩阵(其是通过将5×5的单位矩阵在右方向上循环移位1位获得的第一移位矩阵和通过将5×5的单位矩阵在右方向上循环移位2位获得的第二移位矩阵之和的和矩阵)的第一移位矩阵的1的位置的数据存储在第二阶段的存储区域中。此外，对应于构成来自变换检查矩阵H’的(6，1)至(10，5)的和矩阵的第二移位矩阵的1的位置的数据存储在第三阶段的存储区域中。
换句话说，对于重为2以上的构成矩阵，当构成矩阵由重为1的P×P的单位矩阵、其中单位矩阵的元素的1的1个以上是0的准单位矩阵、或者通过循环移位单位矩阵或准单位矩阵获得的移位矩阵的2个以上的和的形式表示时，对应于重为1的单位矩阵、准单位矩阵或移位矩阵的1的位置的数据(对应于属于单位矩阵、准单位矩阵或移位矩阵的边的消息)存储在同一地址(在FIFO 3041～30418中相同的FIFO)中。
类似地，与变换检查矩阵H’相关的数据存储在第四和第五阶段的存储区域中。FIFO 3041的存储区域的阶段数是作为变换检查矩阵H’的第一列和第五列在行方向上的1的数量(汉明重)的最大数的5。
类似地，与变换检查矩阵H’相关的数据存储在FIFO 3042～3043中，并且数据的长(阶段数)是5。类似地，与变换检查矩阵H’相关的数据存储在FIFO 3044～30412中，并且每个FIFO的长是3。类似地，与变换检查矩阵H’相关的数据存储在FIFO 30413～30418中，并且数据的长是2。
接下来，说明图130的解码装置的操作。
分支数据存储用存储器300包括6个FIFO 3001～3006，并根据代表从前阶段的循环移位电路308供给的5个消息D311所属的变换检查矩阵H’的行的信息(矩阵数据)D312，从FIFO 3001～3006中选择存储数据的FIFO，并且在所选的FIFO中顺次存储5个消息D311。当读出数据时，分支数据存储用存储器300从FIFO 3001顺次读出5个消息D3001，并将读出的5个消息D3001供给到下阶段的选择器301。在从FIFO 3001的消息的读出结束之后，分支数据存储用存储器300从FIFO 3002～3006顺次读出消息，并将读出的消息供给到选择器301。
选择器301根据选择信号D301从在FIFO 3001～3006中正在从其读出数据的FIFO选择5个消息，并将所选的消息作为消息D302供给到校验节点计算单元302。
校验节点计算单元302包括5个校验节点计算器3021～3025，并使用通过选择器301供给的消息D302(D3021～D3025)(式(7)的消息vi)根据式(7)进行校验节点计算，并将通过校验节点计算获得的5个消息D303(D3031～D3035)(式(7)的消息uj)供给到循环移位电路303。
基于代表其中具有对应边的作为变换检查矩阵H’中的源的单位矩阵被循环移位的次数的信息(矩阵数据)D305，循环移位电路303循环移位通过校验节点计算单元302获得的5个消息D3031～D3035，并将循环移位的结果作为消息D304供给到分支数据存储用存储器304。
分支数据存储用存储器304包括18个FIFO 3041～30418，并根据代表从前阶段的循环移位电路303供给的5个消息D304所属的变换检查矩阵H’的行的信息D305，从FIFO 3041～30418中选择存储数据的FIFO，并且在所选的FIFO中顺次存储5个消息D304。当读出数据时，分支数据存储用存储器304从FIFO 3041顺次读出5个消息D3061，并将读出的5个消息D3061供给到下阶段的选择器305。在从FIFO 3041的数据的读出结束之后，分支数据存储用存储器304从3042～30418顺次读出消息，并将读出的消息供给到选择器305。
选择器305根据选择信号D307从在FIFO 3041～30418中正在从其读出数据的FIFO选择5个消息，并将所选的消息作为消息D308供给到变量节点计算单元307和解码字计算单元309。
接收数据分类单元310进行式(12)的列置换以分类通过通信路径13接收的LDPC码D313，并将分类后的数据作为接收数据D314供给到接收数据用存储器306。接收数据用存储器306计算来自从接收数据分类单元310供给的接收数据D314的接收LLR(对数似然比)，并且存储接收LLR，并将5个接收LLR作为接收值D309供给到变量节点计算单元307和解码字计算单元309。
变量节点计算单元307包括5个变量节点计算器3071～3075，并使用通过选择器305供给的消息D308(D3081～D3085)(式(1)的消息uj)和从接收数据用存储器306供给的接收值D309(式(1)的接收值u0i)根据式(1)进行变量节点计算，并将通过计算获得的消息D310(D3101～D3105)(式(1)的消息vi)供给到循环移位电路308。
基于代表其中具有对应边的作为变换检查矩阵H’中的源的单位矩阵被循环移位的次数的信息，循环移位电路308循环移位通过变量节点计算单元307计算的消息D3101～D3105，并将循环移位的结果作为消息D311供给到分支数据存储用存储器300。
上述的一系列操作使得可以进行LDPC码的一次解码。在图130的解码装置中，在解码LDPC码的预定次数之后，解码字计算单元309和解码数据分类单元311计算并输出最终的解码结果。
换句话说，解码字计算单元309包括5个解码字计算器3091～3095，并使用从选择器305输出的5个消息D308(D3081～D3085)(式(5)的消息uj)和从接收数据用存储器306供给的5个接收值D309(式(5)的接收值u0i)，作为多次解码的最终阶段基于式(5)计算解码结果(解码字)，并将解码数据D315作为计算结果供给到解码数据分类单元311。
解码数据分类单元311对从解码字计算单元309供给的解码数据D315进行式(12)的列置换的逆置换以分类其排列，并作为最终的解码结果D316输出分类后的解码数据。
如上所述，对于检查矩阵(原检查矩阵)进行行置换或/和列置换，以将检查矩阵转换成P×P的单位矩阵、其中元素1的1个以上是0的准单位矩阵、通过循环移位单位矩阵或准单位矩阵获得的移位矩阵、单位矩阵、准单位矩阵或移位矩阵的2个以上之和的和矩阵以及P×P的0矩阵的组合(即，可以由构成矩阵的组合表示的检查矩阵(变换检查矩阵))。因此，可以使用对于P个校验节点和P个变量节点同时进行校验节点计算和变量节点计算的体系结构来进行LDPC码的解码。结果，P个节点计算可以同时进行，可以抑制操作频率到可行的范围，并且可以重复进行多次LDPC解码处理。
与图130的解码装置类似地，构成图124的接收装置12的LDPC解码器166被构造成通过同时进行P个校验节点和P个变量节点的校验节点计算和变量节点计算而进行LDPC解码。
换句话说，为了简化说明，假设从构成图8的发送装置11的LDPC编码器115输出的LDPC码的检查矩阵是例如如图127所示的其中奇偶校验矩阵具有楼梯结构的检查矩阵H。在这种情况下，发送装置11的奇偶交织器23进行交织第(K+qx+y+1)码位到第(K+Py+x+1)码位的位置的奇偶交织，其中信息长K设置为60、循环结构的单位列数P设置为5和奇偶长M的除数q(＝M/P)设置为6。
如上所述，由于奇偶交织对应于式(12)的列置换，因此LDPC解码器166不需要进行式(12)的列置换。
因此，在图124的接收装置12中，未进行过奇偶解交织的LDPC码，即，进行过式(12)的列置换的LDPC码，从列扭曲解交织器55供给到LDPC解码器166。LDPC解码器166进行与图130的解码装置相同的处理，除了未进行式(12)的列置换。
换句话说，图131示出图124的LDPC解码器166的构成例。
在图131中，LDPC解码器166具有与图130的解码装置相同的构成，除了未设置图130的接收数据分类单元310，并且进行与图130的解码装置相同的处理，除了未进行式(12)的列置换。因此，省略了对它们的说明。
如上所述，由于LDPC解码器166可以被构造成不包括接收数据分类单元310，因此可以减小解码装置到比图130的解码装置更小的尺寸。
此外，在图127～131中，为了简化说明，LDPC码的码长N设置为90，信息长K设置为60，循环结构的单位列数P(构成矩阵的行数和列数)设置为5，奇偶长M的除数q(＝M/P)设置为6。然而，码长N、信息长K、循环结构的单位列数P和除数q(＝M/P)不限于上述值。
换句话说，在图8的发送装置11中，LDPC编码器115输出例如其中码长N是64800或16200、信息长K是N-Pq(＝N-M)、循环结构的单位列数P是360和除数q是M/P的LDPC码。然而，图131的LDPC解码器166对于LDPC码可以同时进行P个校验节点和P个变量节点的校验节点计算和变量节点计算而进行LDPC解码。
图132是用于说明构成图125的位解交织器165的多路复用器54的处理的图。
换句话说，图132的A示出多路复用器54的功能的构成例。
多路复用器54包括逆交换单元1001和存储器1002。
多路复用器54对从前阶段的QAM解码器164供给的符号的符号位进行对应于由发送装置11的多路分配器25进行的交换处理的逆交换处理(交换处理的逆处理)，即，将由交换处理交换的LDPC码的码位(符号位)的位置返回到原位置的逆交换处理，并将通过逆交换处理获得的LDPC码供给到后阶段的列扭曲解交织器55。
换句话说，在多路复用器54中，b个符号的mb位的符号位y0，y1，...，ymb-1以(连续的)b个符号的单位被供给到逆交换单元1001。
逆交换单元1001进行返回mb位的符号位y0～ymb-1到mb位的原码位b0，b1，...，bmb-1的排列(在构成发送装置11侧的多路分配器25的交换单元32进行交换处理之前的码位b0～bmb-1的排列)的逆交换处理，并输出通过逆交换处理获得的mb位的码位b0～bmb-1。
与构成发送装置11侧的多路分配器25的存储器31类似地，存储器1002具有在行(横)方向存储mb位和在列(纵)方向存储N/(mb)位的存储容量。换句话说，存储器1002由存储N/(mb)位的mb个列构成。
在存储器1002中，在其中从发送装置11的多路分配器25的存储器31读出码位的方向上写入从逆交换单元1001输出的LDPC码的码位，并且在其中将码位写入到存储器31的方向上读出被写入在存储器1002中的码位。
换句话说，在接收装置12的多路复用器54中，如图132的A所示，以mb位的单位在行方向上从存储器1002的第一行到下行顺次写入从逆交换单元1001输出的LDPC码的码位。
然后，当对应于1码长的码位的写入结束时，多路复用器54从存储器1002在列方向上读出码位，并将码位供给到后阶段的列扭曲解交织器55。
图132B是示出从存储器1002的码位的读出的图。
多路复用器54从左列到右列进行从构成存储器1002的列的顶部向下(在列方向上)读出LDPC码的码位的处理。
图133是用于说明构成图125的位解交织器165的列扭曲解交织器55的处理的图。
换句话说，图133示出多路复用器54的存储器1002的构成例。
存储器1002具有在列(纵)方向存储mb位和在行(横)方向存储N/(mb)位的存储容量，并且由mb个列构成。
列扭曲解交织器55控制当在行方向上将LDPC码的码位写入到存储器1002和在列方向上从存储器1002读出LDPC码的码位时的读出开始位置，从而进行列扭曲解交织。
换句话说，列扭曲解交织器55适宜地改变在多个列的每列上码位的读出开始的读出开始位置，以进行将通过列扭曲交织分类的码位的排列返回到原排列的逆分类处理。
图133示出如图24所示的当调制方式为16QAM和倍数b是1时的存储器1002的构成例。因此，1个符号的位数是4位，并且存储器1002包括4(＝mb)个列。
代替多路复用器54，列扭曲解交织器55从存储器1002的第一行到下行在行方向上顺次写入从交换单元1001输出的LDPC码的码位。
当对应于1码长的码位的写入结束时，列扭曲解交织器55从左列到右列进行从存储器1002的顶部向下(在列方向上)读出码位的处理。
使用发送装置11侧的列扭曲交织器24从其写入码位的写入开始位置作为码位的读出开始位置，列扭曲解交织器55从存储器1002读出码位。
换句话说，在列扭曲解交织器55中，当各列的开始(顶部)位置的地址是0并且在列方向上的各位置的地址由升序的整数表示时，如果调制方式为16QAM和倍数b是1，那么最左列的读出开始位置设置成地址为0的位置，第二列(从左)的读出开始位置设置成地址为2的位置，第三列的读出开始位置设置成地址为4的位置，第四列的读出开始位置设置成地址为7的位置。
对于读出开始位置是地址为0的位置以外的位置的列，在码位读出到最低位置之后，返回到开始(地址为0的位置)，并进行读出到就在读出开始位置前的位置。其后，进行从下(右)列的读出。
进行上述列扭曲解交织，使通过列扭曲交织分类的码位的排列返回到原排列。
与图123中示出的以L个码字为单位进行的列扭曲交织类似地，列扭曲解交织可以以L个码字为单位进行。
在这种情况下，与图123中示出的存储器31类似地，存储器1002包括L个单元存储区域，并且L个码字在行方向上顺次写入到L个单元存储区域。
当L个码字的写入结束时，在列方向上从L个单元存储区域顺次读出L个码字。
使用列扭曲交织器24从其写入LDPC码的写入开始位置作为读出开始位置，从各单元存储区域读出码字。
图134是示出图124的位解交织器165的另一个构成例的方框图。
在图134中，对应于图125的部件由相同的附图标记表示，并且在下面适宜地省略了对它们的说明。
换句话说，图134的位解交织器165具有与图125相同的构成，除了新设置有奇偶解交织器1011。
在图134中，位解交织器165包括多路复用器(MUX)54、列扭曲解交织器55和奇偶解交织器1011，并对来自QAM解码器164的LDPC码的码位进行位解交织。
换句话说，多路复用器54对来自QAM解码器164的LDPC码进行对应于由发送装置11的多路分配器25进行的交换处理的逆交换处理(交换处理的逆处理)，即，将由交换处理交换的码位的位置返回到原位置的逆交换处理，并将通过逆交换处理获得的LDPC码供给到列扭曲解交织器55。
列扭曲解交织器55对来自多路复用器54的LDPC码进行对应于用作由发送装置11的列扭曲交织器24进行的分类处理的列扭曲交织的列扭曲解交织。
通过列扭曲解交织获得的LDPC码被从列扭曲解交织器55供给到奇偶解交织器1011。
奇偶解交织器1011对通过列扭曲解交织器55进行过列扭曲解交织的码位进行对应于由发送装置11的奇偶交织器23进行的奇偶交织的奇偶解交织(奇偶交织的逆处理)，即，将通过奇偶交织而改变排列的LDPC码的码位返回到原排列的奇偶解交织。
通过奇偶解交织获得的LDPC码被从奇偶解交织器1011供给到LDPC解码器166。
因此，进行过逆交换处理、列扭曲解交织和奇偶解交织的LDPC码，即，通过根据检查矩阵H的LDPC编码获得的LDPC码，被从图134的位解交织器165供给到LDPC解码器166。
使用用于由发送装置11的LDPC编码器115进行的LDPC编码的检查矩阵H或通过对检查矩阵H至少进行对应于奇偶交织的列置换获得的变换检查矩阵H，LDPC解码器166进行来自位解交织器165的LDPC码的LDPC解码，并作为LDPC目标数据的解码结果输出解码后的数据。
在图134中，通过根据检查矩阵H的LDPC编码获得的LDPC码从位解交织器165(的奇偶解交织器1011)供给到LDPC解码器166。因此，当使用用于由发送装置11的LDPC编码器115进行的LDPC编码的检查矩阵H进行LDPC码的LDPC解码时，例如，LDPC解码器166可以构造成设有通过逐个节点地顺次进行消息(校验节点消息和变量节点消息)的计算的完全串行解码(full serial decoding)方法进行LDPC解码的解码装置或者对所有节点同时进行消息的计算(并行)的完全并行解码(fullparallel decoding)方法进行LDPC解码的解码装置。
在LDPC解码器166中，当使用通过对用于由发送装置11的LDPC编码器115进行的LDPC编码的检查矩阵H至少进行对应于奇偶交织的列置换获得的变换检查矩阵进行LDPC码的LDPC解码时，LDPC解码器166可以构造成设有具有同时进行P(或P的1以外的除数)个校验节点和P个变量节点的校验节点计算和变量节点计算的体系结构和具有通过对LDPC码进行与用于获得变换检查矩阵的列置换相同的列置换而分类LDPC码的码位的接收数据分类单元310的解码装置(图130)。
在图134中，为了便于说明，进行逆交换处理的多路复用器54、进行列扭曲解交织的列扭曲解交织器55和进行奇偶解交织的奇偶解交织器1011彼此单独地构造。然而，与发送装置11的奇偶交织器23、列扭曲交织器24和多路分配器25类似地，多路复用器54、列扭曲解交织器55和奇偶解交织器1011中的2个以上可以一体地构造。
[接收系统的构成例]
图135是示出接收装置12可以适用的接收系统的第一构成例的方框图。
在图135中，接收系统包括获取单元1101、传输路径解码处理单元1102和信息源解码处理单元1103。
获取单元1101通过诸如地面数字播送、卫星数字播送、CATV网络、互联网或任何其他网络等图中未示出的传输路径(通信路径)获取包括通过对诸如节目的图像数据或音频数据等LDPC目标数据至少进行LDPC编码获得的LDPC码的信号，并将获取的信号供给到传输路径解码处理单元1102。
当通过获取单元1101获取的信号经由例如地面波、卫星波、CATV(有线电视)网络等从播送站播送时，获取单元1101例如由调谐器、STB(机顶盒)等构成。此外，例如，当通过获取单元1101获取的信号象在IPTV(互联网协议电视)中那样以多点播送的方式从web服务器发送时，获取单元1101可以例如由诸如NIC(网络接口卡)等网络I/F(接口)构成。
传输路径解码处理单元1102对应于接收装置12。传输路径解码处理单元1102对由获取单元1101经由传输路径获取的信号进行传输路径解码处理，至少包括纠正传输路径中发生的差错的处理，并将通过传输路径解码处理获得的信号供给到信息源解码处理单元1103。
换句话说，由获取单元1101经由传输路径获取的信号是通过至少进行用于纠正传输路径中发生的差错的纠错编码而获得的信号，并且传输路径解码处理单元1102对信号进行诸如纠错处理等传输路径解码处理。
纠错编码的例子包括LDPC编码和BCH编码。本实施方案中，作为纠错编码，至少进行LDPC编码。
此外，传输路径解码处理包括例如调制信号的解调等处理。
信息源解码处理单元1103对进行过传输路径解码处理的信号进行信息源解码处理，至少包括将压缩的信息解压缩到原始信息的处理。
换句话说，由获取单元1101经由传输路径获取的信号可以进行压缩信息的压缩编码，从而减少诸如用作信息的图像或声音等数据的量。在这种情况下，信息源解码处理单元1103对进行过传输路径解码处理的信号进行诸如将压缩的信息解压缩到原始信息的处理(解压缩处理)等信息源解码处理。
当由获取单元1101经由传输路径获取的信号未进行压缩编码时，信息源解码处理单元1103不进行将压缩的信息解压缩到原始信息的处理。
解压缩处理的例子包括MPEG解码。此外，传输路径解码处理包括例如解扰以及解压缩处理。
在具有上述构成的接收系统中，获取单元1101经由传输路径获取通过对诸如图像或声音等数据进行诸如MPEG编码等压缩编码和诸如LDPC编码等纠错编码而获得的信号，并将获取的信号供给到传输路径解码处理单元1102。
传输路径解码处理单元1102作为传输路径解码处理对来自获取单元1101的信号进行例如与由接收装置12进行的处理相同的处理，并将处理过的信号供给到信息源解码处理单元1103。
信息源解码处理单元1103对来自传输路径解码处理单元1102的信号进行诸如MPEG解码等信息源解码处理，并输出通过信息源解码处理获得的图像或声音。
例如，上述的图135的接收系统可以适用于接收用作数字播送的电视播送的电视调谐器。
获取单元1101、传输路径解码处理单元1102和信息源解码处理单元1103均可以构造为独立的装置(硬件(例如，IC(集成电路)或软件模块)。
对于获取单元1101、传输路径解码处理单元1102和信息源解码处理单元1103，获取单元1101和传输路径解码处理单元1102的集合、传输路径解码处理单元1102和信息源解码处理单元1103的集合以及获取单元1101、传输路径解码处理单元1102和信息源解码处理单元1103的集合均可以构造为独立的装置。
图136是示出接收装置12可以适用的接收系统的第二构成例的方框图。
在图136中，对应于图135的部件由相同的附图标记表示，并且适宜地省略了对它们的说明。
图136的接收系统与图135类似之处在于，设有获取单元1101、传输路径解码处理单元1102和信息源解码处理单元1103，但与图135不同之处在于，新设置有输出单元1111。
例如，输出单元1111是显示图像的显示装置或输出声音的扬声器，并且作为从信息源解码处理单元1103输出的信号输出图像或声音。换句话说，输出单元1111显示图像或输出声音。
例如，上述的图136的接收系统可以适用于接收用作数字播送的电视播送的TV(电视机)或接收无线电播送的无线电接收机等。
当通过获取单元1101获取的信号未进行压缩编码时，从传输路径解码处理单元1102输出的信号被供给到输出单元1111。
图137是示出接收装置12可以适用的接收系统的第三构成例的方框图。
在图137中，对应于图135的部件由相同的附图标记表示，并且适宜地省略了对它们的说明。
图137的接收系统与图135类似之处在于，设有获取单元1101和传输路径解码处理单元1102。
然而，图137的接收系统与图135不同之处在于，未设置信息源解码处理单元1103，并且新设置有记录单元1121。
记录单元1121在诸如光盘、硬盘(磁盘)或闪存器等记录(存储)介质中记录(存储)从传输路径解码处理单元1102输出的信号(例如，MPEG TS的TS包)。
图137的接收系统可以适用于例如记录电视播送的记录器。
在图137中，接收系统可以包括信息源解码处理单元1103，并且记录单元1121可以记录由信息源解码处理单元1103进行过信息源解码处理的信号，即，解码后的图像或声音。
[计算机的实施方案]
接下来，上述的一系列处理可以通过硬件进行，或者也可以通过软件进行。当一系列处理通过软件进行时，构成这种软件的程序安装到例如通用的计算机等中。
图138示出其中安装有进行一系列处理的程序的计算机的实施方案的构成例。
程序可以被记录在预先配备在计算机中的用作记录介质的硬盘705或ROM 703中。
可选择地，程序可以暂时或永久地存储(记录)在诸如软盘、CD-ROM(Compact Disc Read Only Memory)、MO(Magneto Optical)盘、DVD(Digital Versatile Disc)、磁盘或半导体存储器等可移除记录介质711中。可移除记录介质711可被提供作为所谓的封装软件。
除了其中程序从可移除记录介质711安装在计算机中之外，程序可以通过以下方法安装：程序以经由数字卫星播送用的人造卫星的无线方式从下载站点传送计算机中，或者程序以经由诸如LAN(局域网)或因特网等网络的有线方式传送到计算机中，然后，计算机可以通过通信单元708接收所传送的程序，并将程序安装在内置的硬盘705中。
计算机包括内置的CPU(中央处理单元)702。CPU 702经由总线701连接到输入/输出接口710。当用户操作诸如键盘、鼠标、麦克风等输入单元707以经由输入/输出接口710输入指令时，CPU 702响应于该指令执行在ROM(Read Only Memory)703中存储的程序。可选择地，CPU 702将存储在硬盘705中的程序，从卫星或网络传送、通过通信单元708接收并安装在硬盘705中的程序，或从安装在驱动器709中的可移除记录介质711中读出并安装在硬盘705中的程序加载在RAM(Random AccessMemory)704上，并执行程序。按此方式，CPU 702进行根据上述流程图的处理或由上述的方框图的构成所进行的处理。然后，CPU 702使处理结果在需要时从由LCD(Liquid Crystal Display)或扬声器等构成的输出单元706输出，或者使处理结果经由输入/输出接口710从通信单元708传送，并使处理结果记录在硬盘705中。
在本说明书中，描述使计算机进行各种处理的程序的处理步骤不必须一定要根据作为流程图所记载的顺序按时间顺序进行，并且可以包括平行地或单独地进行的处理(例如，平行处理或基于对象的处理)。
此外，程序可以由一个计算机处理或者可以由多个计算机分布式地处理。此外，程序可以传送到远程的计算机并被该计算机执行。
本技术的实施方案不限于上述实施方案，并且在不脱离本技术的精神和范围的情况下可以对本技术进行各种修改和变化。
换句话说，例如，用于上述移动终端用的数字播送的LDPC码(的检查矩阵初始值表)等可以用于固定终端用的数字播送等。
附图标记说明
11 发送装置
12 接收装置
23 奇偶交织器
24 列扭曲交织器
25 多路分配器
31 存储器
32 交换单元
54 多路复用器
55 列扭曲交织器
111 模式适应/多路复用器
112 填补器
113 BB加扰器
114 BCH编码器
115 LDPC编码器
116 位交织器
117 QAM编码器
118 时间交织器
119 MISO/MIMO编码器
120 频率交织器
121 BCH编码器
122 LDPC编码器
123 QAM编码器
124 频率交织器
131 帧构造器/资源分配单元
132 OFDM生成单元
151 OFDM处理单元
152 帧管理单元
153 频率解交织器
154 QAM解码器
155 LDPC解码器
156 BCH解码器
161 频率解交织器
162 MISO/MIMO解码器
163 时间解交织器
164 QAM解码器
165 位解交织器
166 LDPC解码器
167 BCH解码器
168 BB解扰器
169 空删除单元
170 多路分配器
300 分支数据存储用存储器
301 选择器
302 校验节点计算单元
303 循环移位电路
304 分支数据存储用存储器
305 选择器
306 接收数据用存储器
307 变量节点计算单元
308 循环移位电路
309 解码字计算单元
310 接收数据分类单元
311 解码数据分类单元
601 编码处理单元
602 存储单元
611 码率设定单元
612 初始值表读出单元
613 检查矩阵生成单元
614 信息位读出单元
615 编码奇偶运算单元
616 控制单元
701 总线
702 CPU
703 ROM
704 RAM
705 硬盘
706 输出单元
707 输入单元
708 通信单元
709 驱动器
710 输入/输出接口
711 可移除记录介质
1001 逆交换单元
1002 存储器
1011 奇偶解交织器
1101 获取单元
1101 传输路径解码处理单元
1103 信息源解码处理单元
1111 输出单元
1121 记录单元

Claims (10)

1.一种数据处理装置，包括：
对用码长16200编码的LDPC码的码位进行分类处理的分类单元，
其中，当所述码位存储在8个存储单元中时，所述分类处理针对每个存储单元改变所述码位的存储开始位置，和
在所述分类处理中，每个存储单元的首地址设置到地址0，在所述8个存储单元中的第一个存储单元的写入开始位置设置到地址0，在所述8个存储单元中的第二个存储单元的写入开始位置设置到地址1，在所述8个存储单元中的第三个存储单元的写入开始位置设置到地址0，在所述8个存储单元中的第四个存储单元的写入开始位置设置到地址8，在所述8个存储单元中的第五个存储单元的写入开始位置设置到地址2，在所述8个存储单元中的第六个存储单元的写入开始位置设置到地址0，在所述8个存储单元中的第七个存储单元的写入开始位置设置到地址1，和在所述8个存储单元中的第八个存储单元的写入开始位置设置到地址5。
2.如权利要求1所述的数据处理装置，还包括：
作为2个符号输出从所述8个存储单元获取的8位的输出单元，从每个存储单元获取1位，
其中所述符号是映射到16个信号点中的一个的数据。
3.如权利要求1所述的数据处理装置，
其中所述存储单元在行方向上配置，并且每个存储单元在列方向上存储所述码位，和
所述分类单元改变所述存储单元中的在列方向上的存储开始位置，在列方向上写入所述码位，并在行方向上读出所述码位，从而进行所述分类处理。
4.如权利要求1所述的数据处理装置，
其中代替针对每个存储单元改变所述存储开始位置，所述分类单元针对每个存储单元改变读出开始位置，从而进行与所述分类处理相同的分类处理。
5.一种数据处理方法，包括：
对用码长16200编码的LDPC码的码位进行分类处理的分类步骤，
其中，当所述码位存储在8个存储单元中时，所述分类处理针对每个存储单元改变所述码位的存储开始位置，和
在所述分类处理中，每个存储单元的首地址设置到地址0，在所述8个存储单元中的第一个存储单元的写入开始位置设置到地址0，在所述8个存储单元中的第二个存储单元的写入开始位置设置到地址1，在所述8个存储单元中的第三个存储单元的写入开始位置设置到地址0，在所述8个存储单元中的第四个存储单元的写入开始位置设置到地址8，在所述8个存储单元中的第五个存储单元的写入开始位置设置到地址2，在所述8个存储单元中的第六个存储单元的写入开始位置设置到地址0，在所述8个存储单元中的第七个存储单元的写入开始位置设置到地址1，和在所述8个存储单元中的第八个存储单元的写入开始位置设置到地址5。
6.一种数据处理装置，包括：
针对2个接收的符号中包含的位进行逆分类处理的逆分类单元，
其中所述2个符号是通过对用码长16200编码的LDPC码的码位进行分类处理获得的数据，
当所述码位存储在8个存储单元中时，所述分类处理针对每个存储单元改变所述码位的存储开始位置，
在所述分类处理中，每个存储单元的首地址设置到地址0，在所述8个存储单元中的第一个存储单元的写入开始位置设置到地址0，在所述8个存储单元中的第二个存储单元的写入开始位置设置到地址1，在所述8个存储单元中的第三个存储单元的写入开始位置设置到地址0，在所述8个存储单元中的第四个存储单元的写入开始位置设置到地址8，在所述8个存储单元中的第五个存储单元的写入开始位置设置到地址2，在所述8个存储单元中的第六个存储单元的写入开始位置设置到地址0，在所述8个存储单元中的第七个存储单元的写入开始位置设置到地址1，和在所述8个存储单元中的第八个存储单元的写入开始位置设置到地址5，和
所述逆分类处理将重排后的码位返回到原排列。
7.如权利要求6所述的数据处理装置，
其中所述2个符号是包含从所述8个存储单元获取的8位的2个数据项，从每个存储单元获取1位，和
每个符号是映射到16个信号点中的一个的数据。
8.如权利要求6所述的数据处理装置，
其中所述存储单元在行方向上配置，并且每个存储单元在列方向上存储所述码位，和
所述分类处理改变所述存储单元中的在列方向上的存储开始位置，在列方向上写入所述码位，并在行方向上读出所述码位。
9.如权利要求6所述的数据处理装置，
其中代替针对每个存储单元改变所述存储开始位置，所述分类处理针对每个存储单元改变读出开始位置。
10.一种数据处理方法，包括：
针对2个接收的符号中包含的位进行逆分类处理的逆分类步骤，
其中所述2个符号是通过对用码长16200编码的LDPC码的码位进行分类处理获得的数据，
当所述码位存储在8个存储单元中时，所述分类处理针对每个存储单元改变所述码位的存储开始位置，
在所述分类处理中，每个存储单元的首地址设置到地址0，在所述8个存储单元中的第一个存储单元的写入开始位置设置到地址0，在所述8个存储单元中的第二个存储单元的写入开始位置设置到地址1，在所述8个存储单元中的第三个存储单元的写入开始位置设置到地址0，在所述8个存储单元中的第四个存储单元的写入开始位置设置到地址8，在所述8个存储单元中的第五个存储单元的写入开始位置设置到地址2，在所述8个存储单元中的第六个存储单元的写入开始位置设置到地址0，在所述8个存储单元中的第七个存储单元的写入开始位置设置到地址1，和在所述8个存储单元中的第八个存储单元的写入开始位置设置到地址5，和
所述逆分类处理将重排后的码位返回到原排列。
CN201610204807.6A 2011-02-08 2012-02-01 数据处理装置和数据处理方法 Pending CN105871384A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011025237A JP5672489B2 (ja) 2011-02-08 2011-02-08 データ処理装置、及び、データ処理方法
JP2011-025237 2011-02-08
CN201280006754.7A CN103339863B (zh) 2011-02-08 2012-02-01 数据处理装置和数据处理方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201280006754.7A Division CN103339863B (zh) 2011-02-08 2012-02-01 数据处理装置和数据处理方法

Publications (1)

Publication Number Publication Date
CN105871384A true CN105871384A (zh) 2016-08-17

Family

ID=46638524

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610204807.6A Pending CN105871384A (zh) 2011-02-08 2012-02-01 数据处理装置和数据处理方法
CN201280006754.7A Expired - Fee Related CN103339863B (zh) 2011-02-08 2012-02-01 数据处理装置和数据处理方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201280006754.7A Expired - Fee Related CN103339863B (zh) 2011-02-08 2012-02-01 数据处理装置和数据处理方法

Country Status (5)

Country Link
US (1) US9094043B2 (zh)
EP (1) EP2675068B1 (zh)
JP (1) JP5672489B2 (zh)
CN (2) CN105871384A (zh)
WO (1) WO2012108308A1 (zh)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5601182B2 (ja) * 2010-12-07 2014-10-08 ソニー株式会社 データ処理装置、及びデータ処理方法
US9065485B1 (en) * 2011-01-05 2015-06-23 Altera Corporation Method and apparatus for interleaving using stored initial value
JP5630282B2 (ja) 2011-01-19 2014-11-26 ソニー株式会社 データ処理装置、及び、データ処理方法
JP5630283B2 (ja) 2011-01-19 2014-11-26 ソニー株式会社 データ処理装置、及び、データ処理方法
JP5637393B2 (ja) * 2011-04-28 2014-12-10 ソニー株式会社 データ処理装置、及び、データ処理方法
JP5664919B2 (ja) * 2011-06-15 2015-02-04 ソニー株式会社 データ処理装置、及び、データ処理方法
US9374141B2 (en) * 2012-12-07 2016-06-21 Sun Patent Trust Signal generation method, transmission device, reception method, and reception device
US9246634B2 (en) * 2013-02-10 2016-01-26 Hughes Network Systems, Llc Apparatus and method for improved modulation and coding schemes for broadband satellite communications systems
US9191082B2 (en) * 2013-04-21 2015-11-17 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
KR102023558B1 (ko) 2013-06-12 2019-09-23 새턴 라이센싱 엘엘씨 데이터 처리 장치, 및 데이터 처리 방법
KR102146803B1 (ko) * 2013-06-14 2020-08-21 삼성전자주식회사 패리티 검사 부호의 부호화 장치, 그의 부호화 방법, 복호화 장치 및 그의 복호화 방법
CN105493461B (zh) 2013-08-01 2019-04-09 Lg 电子株式会社 发送广播信号的设备、接收广播信号的设备、发送广播信号的方法以及接收广播信号的方法
CN105453553B (zh) * 2013-08-01 2018-08-28 Lg 电子株式会社 发送广播信号的设备、接收广播信号的设备、发送广播信号的方法以及接收广播信号的方法
EP2858249A1 (en) * 2013-10-07 2015-04-08 Electronics and Telecommunications Research Institute Low density parity check encoder
KR20150085747A (ko) * 2014-01-16 2015-07-24 한국전자통신연구원 Ｗｐａｎ 통신 시스템의 송신 방법 및 장치
US9577678B2 (en) * 2014-01-29 2017-02-21 Electronics And Telecommunications Research Institute Bit interleaver for low-density parity check codeword having length of 64800 and code rate of 7/15 and quadrature phase shift keying, and bit interleaving method using same
CA2881540C (en) * 2014-02-13 2017-08-01 Electronics And Telecommunications Research Institute Modulator and modulation method using non-uniform 16-symbol signal constellation for low-density parity check codeword having 4/15 code rate
US9596116B2 (en) 2014-02-20 2017-03-14 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals
CN104917536B (zh) * 2014-03-11 2019-11-12 中兴通讯股份有限公司 一种支持低码率编码的方法及装置
US10361720B2 (en) * 2014-05-22 2019-07-23 Electronics And Telecommunications Research Institute Bit interleaver for low-density parity check codeword having length of 16200 and code rate of 3/15 and 64-symbol mapping, and bit interleaving method using same
CN106416267B (zh) 2014-06-02 2019-10-08 Lg电子株式会社 发送广播信号的设备、接收广播信号的设备、发送广播信号的方法以及接收广播信号的方法
KR102240750B1 (ko) * 2015-01-20 2021-04-16 한국전자통신연구원 길이가 64800이며, 부호율이 2/15인 ldpc 부호어 및 qpsk를 위한 비트 인터리버 및 이를 이용한 비트 인터리빙 방법
EP3255881A4 (en) * 2015-02-06 2019-03-06 LG Electronics Inc. BROADCAST SIGNAL DEVICE, BROADCAST SIGNAL RECEIVER, BROADCAST SENDING METHOD AND BROADCAST SIGNAL RECEPTION PROCEDURE
CN107431513B (zh) 2015-03-23 2021-07-13 Lg 电子株式会社 广播信号发送设备、广播信号接收设备、广播信号发送方法以及广播信号接收方法
US9716516B2 (en) * 2015-05-19 2017-07-25 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9705530B2 (en) * 2015-05-19 2017-07-11 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
FR3038997A1 (fr) * 2015-07-13 2017-01-20 Univ Pierre Et Marie Curie (Paris 6) Dispositif de traitement de donnees avec representation de valeurs par des intervalles de temps entre evenements
JP6885026B2 (ja) * 2016-11-18 2021-06-09 ソニーグループ株式会社 送信装置、及び、送信方法
JP6891519B2 (ja) * 2017-02-06 2021-06-18 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6852428B2 (ja) * 2017-02-06 2021-03-31 ソニー株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6852427B2 (ja) * 2017-02-06 2021-03-31 ソニー株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6891518B2 (ja) * 2017-02-06 2021-06-18 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6880792B2 (ja) * 2017-02-06 2021-06-02 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6880791B2 (ja) * 2017-02-06 2021-06-02 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6897204B2 (ja) * 2017-02-20 2021-06-30 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6903979B2 (ja) * 2017-02-20 2021-07-14 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6897205B2 (ja) * 2017-02-20 2021-06-30 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6895053B2 (ja) * 2017-02-20 2021-06-30 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6895052B2 (ja) * 2017-02-20 2021-06-30 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
JP6895070B2 (ja) * 2017-08-22 2021-06-30 ソニーグループ株式会社 送信装置、送信方法、受信装置、及び、受信方法
BR112020003426A2 (pt) * 2017-08-24 2020-08-25 Telefonaktiebolaget Lm Ericsson (Publ) segmentação de bloco de código para novo rádio 3gpp
DE102019200256B4 (de) * 2019-01-10 2020-07-30 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verschachteler

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1848832A (zh) * 2004-12-27 2006-10-18 株式会社东芝 无线电通信装置和无线电通信方法
CN101425994A (zh) * 2007-10-30 2009-05-06 索尼株式会社 数据处理设备和方法
EP2216907A1 (en) * 2007-11-26 2010-08-11 Sony Corporation Data processing device and data processing method
CN101874350A (zh) * 2007-11-26 2010-10-27 索尼公司 数据处理设备和数据处理方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4224777B2 (ja) 2003-05-13 2009-02-18 ソニー株式会社 復号方法および復号装置、並びにプログラム
DK2056549T3 (da) * 2007-10-30 2013-02-04 Sony Corp Databehandlingsanordning og -fremgangsmåde
TWI459724B (zh) 2007-11-26 2014-11-01 Sony Corp Data processing device and data processing method
KR101503059B1 (ko) 2008-02-26 2015-03-19 삼성전자주식회사 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 채널 부호/복호 방법 및 장치
JP2011176782A (ja) * 2010-02-26 2011-09-08 Sony Corp データ処理装置、及びデータ処理方法
JP2012004873A (ja) * 2010-06-17 2012-01-05 Sony Corp データ処理装置、及びデータ処理方法
JP2012015688A (ja) * 2010-06-30 2012-01-19 Sony Corp データ処理装置、及びデータ処理方法
JP2012085196A (ja) * 2010-10-14 2012-04-26 Sony Corp データ処理装置、及びデータ処理方法
JP5630278B2 (ja) * 2010-12-28 2014-11-26 ソニー株式会社 データ処理装置、及びデータ処理方法
JP5630283B2 (ja) * 2011-01-19 2014-11-26 ソニー株式会社 データ処理装置、及び、データ処理方法
JP5630282B2 (ja) * 2011-01-19 2014-11-26 ソニー株式会社 データ処理装置、及び、データ処理方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1848832A (zh) * 2004-12-27 2006-10-18 株式会社东芝 无线电通信装置和无线电通信方法
CN101425994A (zh) * 2007-10-30 2009-05-06 索尼株式会社 数据处理设备和方法
EP2216907A1 (en) * 2007-11-26 2010-08-11 Sony Corporation Data processing device and data processing method
CN101874350A (zh) * 2007-11-26 2010-10-27 索尼公司 数据处理设备和数据处理方法

Also Published As

Publication number Publication date
JP5672489B2 (ja) 2015-02-18
US9094043B2 (en) 2015-07-28
US20130311850A1 (en) 2013-11-21
EP2675068B1 (en) 2017-05-03
EP2675068A1 (en) 2013-12-18
WO2012108308A1 (ja) 2012-08-16
EP2675068A4 (en) 2014-10-08
CN103339863B (zh) 2016-05-04
CN103339863A (zh) 2013-10-02
JP2012165265A (ja) 2012-08-30

Similar Documents

Publication Publication Date Title
CN105871384A (zh) 数据处理装置和数据处理方法
CN103210591B (zh) 数据处理设备以及数据处理方法
CN103339862B (zh) 数据处理装置和数据处理方法
CN103548272B (zh) 数据处理装置和数据处理方法
CN103181082B (zh) 数据处理装置和数据处理方法
CN105915230A (zh) 数据处理装置和数据处理方法
TWI479807B (zh) Data processing device and data processing method
CN104221292B (zh) 数据处理装置和数据处理方法
TWI497920B (zh) Data processing device and data processing method
JP5630282B2 (ja) データ処理装置、及び、データ処理方法
TWI459724B (zh) Data processing device and data processing method
JP5637393B2 (ja) データ処理装置、及び、データ処理方法
CN104205648B (zh) 数据处理装置和数据处理方法
CN101874351B (zh) 数据处理设备和数据处理方法
CN105191147B (zh) 数据处理装置和数据处理方法
CN104969477B (zh) 数据处理装置和数据处理方法
CN105379127A (zh) 数据处理装置以及数据处理方法
CN103404037A (zh) 数据处理装置和数据处理方法
CN105409130B (zh) 数据处理装置和数据处理方法
CN105379126A (zh) 数据处理装置以及数据处理方法
CN105379125B (zh) 数据处理装置以及数据处理方法
JP2011176782A (ja) データ処理装置、及びデータ処理方法
CN104969476B (zh) 数据处理装置以及数据处理方法
CN105379124B (zh) 数据处理装置以及数据处理方法
JP2012151656A (ja) データ処理装置、及び、データ処理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160817

WD01 Invention patent application deemed withdrawn after publication