CN103684694A - 一种适用于ofdm基带系统的软比特解码系统 - Google Patents
一种适用于ofdm基带系统的软比特解码系统 Download PDFInfo
- Publication number
- CN103684694A CN103684694A CN201310720037.7A CN201310720037A CN103684694A CN 103684694 A CN103684694 A CN 103684694A CN 201310720037 A CN201310720037 A CN 201310720037A CN 103684694 A CN103684694 A CN 103684694A
- Authority
- CN
- China
- Prior art keywords
- data
- module
- unit
- bit
- solution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Error Detection And Correction (AREA)
Abstract
本发明涉及一种适用于OFDM基带系统的软比特解码系统。其包括依次连接的解映射模块、解交织模块、解删余模块和维特比译码模块,解映射模块中设有三比特量化器,解映射模块生成软比特后利用三比特量化器进行三比特量化输出;解交织模块中设有三个硬比特解交织器,每个解交织器分别处理解映射模块三比特输出的高位、中间位和低位,处理后进行三比特输出;解删余模块对解交织模块输出的数据进行解删余操作后输出;维特比译码模块对解删余后数据进行译码,输出译码结果;其中各个模块间的数据采用并行方式传输。本发明的软比特生成采用三比特量化机制,各个模块对三比特量化机制作了适应性的改进,使整个OFDM基带系统接收端解码模块得到完善。
Description
技术领域
本发明涉及OFDM基带系统解码领域,更具体地,涉及一种适用于OFDM基带系统的软比特解码系统。
背景技术
正交频分复用(OFDM,Orthogonal Frequency Division Multiplexing)技术由于其频谱利用率高、抗多径衰落能力强、传输可靠等特点,已经成为第四代移动通信系统中最具竞争力的传输技术,并被广泛应用在无线局域网等高速数字通信系统中。解码作为OFDM基带系统接收端的重要组成部分,也可应用于室内无线音频产品中
在OFDM系统基带接收端,需要对接收到的数据进行一个解码的过程,解码的过程包含解映射、解交织、解删余、维特比译码四个模块。近年来许多学者提出了一些解码的方法,主要有以下几个方面:
(1)硬判决解码系统。硬判决是指解调器根据其判决门限对接收到的信号波形直接进行判决后输出0或1。传统的硬判决解码系统以1比特作为数据处理单位,因此每个时钟周期进行数据处理时,所包含的信息量小,直接影响整体译码性能。
(2)软比特解码系统。软判决的解调器不进行判决,直接输出模拟量,或是将解调器输出波形进行多电平量化(不是简单的0、1两电平量化),然后送往译码器,即编码信道的输出是没有经过判决的“软信息”。但已有的软比特解码系统不适用于硬件描述型软比特解码系统的设计,与周边解码模块不相容,因此必须进行系统整体硬件架构重新设计以及解决各模块间相容性问题,使整个解码架构体系得到完善。
发明内容
本发明为克服上述现有技术所述的至少一种缺陷(不足),提供一种完善解码架构,能解决模块间相容性设计问题的适用于OFDM基带系统的软比特解码系统。
为解决上述技术问题,本发明的技术方案如下:
一种适用于OFDM基带系统的软比特解码系统,包括依次连接的解映射模块、解交织模块、解删余模块和维特比译码模块,所述解映射模块中设有三比特量化器,解映射模块生成软比特后利用三比特量化器进行三比特量化输出;
所述解交织模块中设有三个硬比特解交织器,每个解交织器分别处理解映射模块三比特输出的高位、中间位和低位,经过处理后再进行三比特输出;
所述解删余模块对解交织模块输出的数据进行解删余操作后输出;
维特比译码模块对已进行三比特量化的解删余数据进行译码,输出译码结果;
其中,各个模块间的数据采用并行方式传输。
上述方案中,所述解映射模块中的判决电路采用移位加乘法判决电路实现。
上述方案中,解交织模块中设有乒乓存储模块对数据进行输入和输出,所述乒乓存储模块包括输入数据选择单元、第一数据暂存单元、第二数据暂存单元、输出数据选择单元和数据处理单元;
所述输入数据选择单元用于将输入的数据流按周期缓存到第一数据暂存单元和第二数据暂存单元中;
所述第一数据暂存单元和第二数据暂存单元用于暂存输入的数据流;
输出数据选择单元用于将第一数据暂存单元和第二数据暂存单元中的数据按周期输送到数据处理单元中;
数据处理单元对数据进行运算处理后输出。
上述方案中,所述解删余模块中包括输出控制模块和与输出控制模块连接的1/2码率解删余处理模块、2/3码率解删余处理模块、3/4码率解删余处理模块,输出控制模块根据解交织模块输出数据的编码率自适应选通1/2码率解删余处理模块、2/3码率解删余处理模块、3/4码率解删余处理模块中一个模块输出解删余后的数据。
上述方案中,解删余模块在解删余过程中采用同步缓冲机制对数据进行处理。
上述方案中,所述维特比译码模块包括控制单元和分别与控制单元连接的分支度量单元、加比选单元、幸存路径管理单元、判决输出单元;
分支度量单元用于计算解删余输出数据的分支路径距离;
加比选单元用于将旧的状态路径度量与相应的新产生的分支路径距离相加,通过比较后选择到达同一状态的两个路径度量值中较小的分支来更新路径度量;
幸存路径管理单元用于将加比选单元生成的路径信息进行存储管理;
判决输出单元用于根据加比选单元选择的路径度量,从中选择一个最小值,并输出该最小值对应的幸存路径;
控制单元用于控制各个单元的工作。
上述方案中,分支度量单元采用欧氏距离计算分支路径距离。
上述方案中,所维特比译码模块还包括与加比选单元连接的溢出处理单元,用于对加比选单元的路径度量累加值进行溢出处理。
上述方案中,所述加比选单元采用6级流水线技术进行64种状态累计路径距离的跟踪处理。
与现有技术相比,本发明技术方案的有益效果是:
(1)本发明的软判决解码系统包含解映射模块、解交织模块、解删余模块以及维特比译码模块;整个系统架构的软比特生成采用三比特量化机制,模块间数据以并行方式传输,降低时钟频率,各模块之间独立控制,适合模块移植。各个模块针对三比特量化机制都作了适应性的改进,解决了各个模块间相容性的问题,使整个OFDM基带系统接收端解码模块得到完善。
(2)本发明中的解交织模块采用乒乓操作,可以同时读写,从而能够高速完成数据的无缝缓冲与处理。
(3)本发明中的解删余模块采用自适应方式,根据多速率数据传输的变化情况,自适应调节解删余的具体操作,能够处理各种编码率的数据,提高系统的兼容性。
附图说明
图1为本发明一种适用于OFDM基带系统的软比特解码系统具体实施例的系统架构图。
图2为本发明具体实施例1中解映射模块1的结构图。
图3为本发明具体实施例1中移位加乘法判决电路的示意图。
图4为16-QAM灰度星座映射关系图。
图5为在16-QAM灰度星座映射关系图中b0从0跳转到1的示意图。
图6为本发明中解映射模块的仿真图。
图7为解交织模块的乒乓操作示意图。
图8为乒乓存储模块的架构图。
图9为解交织模块的仿真图。
图10为编码率为2/3时解删余过程示意图。
图11为编码效率为3/4时解删余过程示意图。
图12为解删余的仿真图。
图13为维特比译码模块的架构图。
图14为加比选单元中采用6级流水线技术进行64种状态累计路径距离的跟踪处理时的架构图。
图15为维特比译码模块的仿真图。
具体实施方式
附图仅用于示例性说明,不能理解为对本专利的限制;
为了更好说明本实施例,附图某些部件会有省略、放大或缩小,并不代表实际产品的尺寸;
对于本领域技术人员来说,附图中某些公知结构及其说明可能省略是可以理解的。
下面结合附图和实施例对本发明的技术方案做进一步的说明。
实施例1
如图1所示,为本发明一种适用于OFDM基带系统的软比特解码系统具体实施例的系统架构图,包括依次连接的解映射模块1、解交织模块2、解删余模块3和维特比译码模块4,解映射模块1中设有三比特量化器,解映射模块1生成软比特后利用三比特量化器进行三比特量化输出;
解交织模块2中设有三个硬比特解交织器,每个解交织器分别处理解映射模块1三比特输出的高位、中间位和低位,经过处理后再进行三比特输出;
解删余模块3对解交织模块2输出的数据进行解删余操作后输出;
维特比译码模块3对已进行三比特量化的解删余数据进行译码,输出译码结果;
其中,各个模块间的数据采用并行方式传输。
在本发明中,解映射模块1是整个解码架构中软数据的产生模块,为了解映射输出数据能与维特比译码解码4的输入相容,本发明在解映射模块1中设置了三比特量化器,利用三比特量化器实现三比特的输出。解映射模块1在进行软比特生成时,利用移位加乘法判决电路设计取代除法判决电路设计,大大减少实现复杂度。另外采用自适应方式对多种映射方式进行匹配解映射操作,并最终通过量化器输出并行数据。
如图2所示,为本具体实施例中解映射模块1的结构图。参见图2,本具体实施例的解映射模块1采用了四种解映射方式,分别为BPSK(BinaryPhaseShiftKeying,二相相移键控)、QPSK(Quadrature Phase Shift Keying,四相相移键控)、16QAM(QuadratureAmplitudeModulation,正交幅度键控)、64QAM四种。在具体应用时可以根据实际需要在解映射模块1中集成多种解映射方式,在解映射过程中,解映射模块1根据输入的数据采用自适应方式对多种映射方式匹配解映射操作,然后通过三比特量化器输出并行数据。下面通过一个实例详细介绍解映射模块1中软数据的产生过程。
以16位有符号数M乘以3/7为例,给出固定系数乘法的具体实现。对分数3/7进行数值分析,有:
可以看出,M乘以3/7可用图3所示的移位加乘法判决电路实现。利用此方法进行运算,可以使运算复杂大大大降低。
如在一个实例中,在解映射软处理部分采用16-QAM解映射方式。如图4所示,为16-QAM灰度星座映射关系图,其中,4比特映射到星座图中I、Q两路的关系如下表所示:
若编码数据经过加性高斯白噪声AWGN的影响得到接收信号y,其表达式为
y=c+n (1)
其中c为调制编码序列,n为均值μ为零,方差σ2=N0/2的加性高斯白噪声,N0表示加性高斯白噪声的平均功率,其噪声的概率分布为:
对于软比特b0而言,如图5所示,当b0从0跳转到1时,在星座图中仅仅实部收到影响;
当b0=0时,对应的QAM星座点取-3或-1,此时接收信号y的条件概率为
其中,yre为信号y的实部。同理,当b0=1时,对应可取的QAM星座点为1或3,此时y的条件概率为
计算软比特b0通过计算b0的似然比(Likelihood ratio),即:
从上式可以看出,分子分母都为指数成分,因此对上式两边同时去对数,此log型似然比(LLR,log-likelihood ratio)即为b0的软比特输出值,其表达式为
其中,log(·)表示以e为底对对数。由于上式计算过程复杂,因此可以遵循以下原则进行简化:
对于输入值yre,寻找星座点中b0=0和b0=1对应最接近的位置,并设这两个位置为s0(b0=0)和s1(b0=1),d0=|yre-s0|,d1=|yre-s1|,则其软比特sb(b0)简化表示为:
将N0=2σ2代入式(7)得:
对式(8)进行归一化处理,除以2/σ2得到最终表达式如下:
例如当yre<-2时,最接近yre的b0=0和b0=1对应位置为-3和1,代入式(9)得
同理可得,16QAM基于I相位的软比特输出值为:
DI,2=-|yI[i]|+2
其中DI,1=sb(b0),DI,2=sb(b1),yI=yre。由于多进制M-QAM星座图存在I、Q对称关系,因此,DQ,1与DI,1表达式相同,DQ,2=DI,2表达式相同。即sb(b2)与sb(b0)的表达式相同,sb(b3)与sb(b1)的表达式相同。
根据上述的原理,同理可得64QAM基于I相位的软比特输出值为:
可对16QAM和64QAM的软比特输出值进行进一步简化的
对16QAM:
DI,1≈yI[i]
DI,2≈-|yI[i]|+2
对64QAM:
DI,1≈yI[i]
DI,2≈-|yI[i]|+4
DI,3≈-||yI[i]|-4|+2
根据以上推导:
1.对于BPSK对应的输入为b0=X/M,除以归一化因子K(这里K=1),其中,X表示输入的实部数据,原因在于输入的数据是复数形式,Y表示输入的虚部数据,M为量化倍数;
2.对于QPSK对应的输入为b0=X/M,b1=Y/M,X/M,Y/M都要除以归一化因子K(这里K=1/sqrt(2));
3.对于16QAM对应的输入为b0=X/M,b1=-|X/M|+2,b2=Y/M,b3=-|Y/M|+2,每种情况的X/M,Y/M都要除以归一化因子K(这里K=1/sqrt(10));
4.对于64QAM对应的输入为b0=X/M,b1=-|X/M|+4,b2=-||X/M|-4|+2,b3=Y/M,b4=-|Y/M|+4,b5=-||Y/M|-4|+2,每种情况的X/M,Y/M都要除以归一化因子K(这里K=1/sqrt(42));
用以上的输入代替以下判定情况中的X/M,然后对以下八种情况进行判定得到相应输出:
也就是说,对应于传统的1比特输出,本实例经量化后变为3比特。本发明软判决采用3比特量化,在[-1,1]之间进行23段等份量化,显然,经过软比特判决后,判定精确度得到提升,由仿真图6可看出其实现过程的复杂度并不高。
在具体实施过程中,如图7所示,解交织模块2中采用乒乓操作对数据进行输入和输出,以完成数据的无缝缓冲与处理。如图8所示,解交织模块中设有乒乓存储模块对数据进行输入和输出,乒乓存储模块包括输入数据选择单元、第一数据暂存单元、第二数据暂存单元、输出数据选择单元和数据处理单元;
所述输入数据选择单元用于将输入的数据流按周期缓存到第一数据暂存单元和第二数据暂存单元中;
所述第一数据暂存单元和第二数据暂存单元用于暂存输入的数据流;
输出数据选择单元用于将第一数据暂存单元和第二数据暂存单元中的数据按周期输送到数据处理单元中;
数据处理单元对数据进行运算处理后输出。
乒乓操作的处理流程为:输入数据通过“输入数据选择单元”将数据流等时分配到两个数据缓冲区(第一数据暂存单元和第二数据暂存单元),数据缓冲模块这里选择双端口RAM。在第一个周期,将输入的数据流缓存到“第一数据暂存单元”;在第二个周期,通过“输入数据选择单元”的切换,将输入的数据缓存到“第二数据暂存单元”,同时将“第一数据暂存单元”缓存的第一个周期数据通过“输出数据选择单元”的选择,输送到“数据处理单元”即上位机读走进行处理;在第三个缓冲周期通过“输入数据选择单元”的再次切换,将输入的数据流缓存到“第一数据暂存单元”,同时将“第二数据暂存单元”缓存的第二个周期的数据通过“输出数据选择单元”切换,输送到“数据处理单元”进行运算处理,如此循环。
解交织模块2一般包含一阶解交织和二阶解交织,对于BPSK、QPSK一般不需要进行一阶解交织,而16QAM经一阶解交织后数据以24个比特为一周期,其中前12个数据位置不变,后12个数据呈奇偶变换;64QAM一阶解交织以54个比特为一周期,其中前18个数据位置不变,中间18个数据以3比特为单位右移一位,后18个数据以3比特为单位循环右移2位;二阶解交织四种解调方式分别为16*3、16*6、16*12、16*18的矩阵存储结构,本发明采用乒乓存储结构,可同时读写,完成数据的无缝缓冲与处理。
在本发明中,因为每种解映射方式都经过3比特量化,那么输出的数据由原先硬判决的1位变成了3位,只需将各个解映射方式的高中低3位的数据分别输入到三个解交织器中,分别处理解映射后的低位、中位和高位,输出再将其组合在一起。每个解交织器每次输出2比特的数据,三个解交织器输出6个比特的数据,三个解交织器的低位输出构成一个3比特的数据输出,那么可以知道本发明的解交织器每次输出2个3比特的数据。由仿真结果图9可知本次设计的解交织器是正确可行的。
解交织后得到的数据送入解删余模块3,为了满足多种码率可选,需要加入解删余模块3。在具体实施过程中,解删余模块3中包括输出控制模块和与输出控制模块连接的1/2码率解删余处理模块、2/3码率解删余处理模块、3/4码率解删余处理模块,输出控制模块根据解交织模块2输出数据的编码率自适应选通1/2码率解删余处理模块、2/3码率解删余处理模块、3/4码率解删余处理模块中一个模块输出解删余后的数据。在实际实现时,2/3码率解删余处理模块的处理具有周期性,每进入6个比特的数据,输出8比特的数据。同样,3/4码率解删余模块每进入4个比特的数据,输出6比特的数据。输出控制模块默认选通1/2码率解删余处理模块的输出。在处理DATA字段对应数据的过程中,编码率为2/3时选通2/3码率解删余处理模块的输出,编码率为3/4时选通3/4码率解删余处理模块的输出。解删余为删余的逆过程,基本思想就是在之前删余丢弃的比特位置上补零即可。根据RATE字段的不同,有3种不同的编码效率:1/2、2/3和3/4。根据标准,SIGNAL字段对应OFDM符号的编码效率为1/2,DATA字段对应OFDM符号的编码效率可为1/2、2/3和3/4中的任意一种。当编码效率为1/2时,无需进行解删余操作。当编码率为2/3时,需要进行图10所示的解删余操作。当编码效率为3/4时,需要进行图11所示的解删余操作。由图12的仿真图可知,本设计的解删余是可行的。
解删余模块3只是对于输入的数据作部分丢弃处理,并不改变数据的信息结构,因此解删余后的输出依然是3比特的软数据。在本发明中,解删余模块3采用自适应方式,根据多速率数据传输的变化情况,自适应调节解删余的具体操作。另外,在解删余过程采用同步缓冲机制,数据缓存可以显著提高读取性能,使得处理过程高速稳定。如本具体实施例可以使用同步FIFO机制,FIFO是一种先进先出结构,被广泛用于数据缓冲。从功能上看,FIFO类似于一个队列,数据从一端写入,从另一端读出。双口RAM是实现FIFO的最常用载体,所谓同步FIFO是指FIFO的读写操作都是基于同一个时钟的控制来完成。
在具体实施过程中,维特比译码模块4采用的也是3比特量化,如图13所示,其主要由五部分组成:分支度量单元(Branch Metric Unit)、加比选单元(Add-Compare-SelectUnit)、溢出处理单元、幸存路径管理单元(SurvivorManagementUnit)、判决输出单元(Decide-OutputUnit)和控制单元(ControlUnit)。
控制单元分别连接分支度量单元、加比选单元、幸存路径管理单元、判决输出单元;
分支度量单元用于计算解删余输出数据的分支路径距离;
加比选单元用于将旧的状态路径度量与相应的新产生的分支路径距离相加,通过比较后选择到达同一状态的两个路径度量值中较小的分支来更新路径度量;
溢出处理单元与加比选单元连接的,用于对加比选单元的路径度量累加值进行溢出处理;
幸存路径管理单元用于将加比选单元生成的路径信息进行存储管理;
判决输出单元用于根据加比选单元选择的路径度量,从中选择一个最小值,并输出该最小值对应的幸存路径;
控制单元用于控制各个单元的工作。
具体工作时,将解删余输出的数据首先被送入各分支度量单元中计算出相应的分支路径距离,软比特译码用计算欧氏距离替代原有硬判决的汉明距离;加比选单元将旧的状态路径度量与相应的新产生的分支路径距离相加,通过比较后选择到达同一状态的两个路径度量值中较小的分支来更新路径度量;溢出处理防止加比选单元中的路径度量累加值发生溢出;幸存路径管理单元将加比选单元生成的路径信息进行存储管理;判决输出单元根据加比选单元选择的路径度量,从中选择一个最小值,并输出该最小值对应的幸存路径。所有这些单元都在控制单元的协调下工作。
其中,维特比译码模块4采用6级流水线技术进行64种状态累计路径距离的跟踪处理;设计了精简欧氏距离计算方法,大大降低了距离计算时的实现复杂度。流水线是指程序执行时多条指令重叠进行操作的一种准并行处理实现技术,它实际上是把规模较大、层次较多的组合逻辑电路分为几个级,在每一级插入寄存器组并暂存中间数据。K级的流水线就是从组合逻辑的输入到输出恰好有K个寄存器组(分为K级,每一级都有一个寄存器组),上一级的输出是下一级的输入而又无反馈的电路。本次采用的6级流水线技术主要应用于加比选单元,处理流程图如图14所示:
第一级是对64个输入符号两两放入比较器进行比较,将比较完的最小值存入寄存器并送入下一级进行比较,依次进行,采用六级流水线处理得到最终最小的路径度量值。因为维特比算法的实质就是在网格图上选择与接收符号序列距离最短的一条路径作为结果来进行译码的,而这部分的核心功能就是由加比选(ACSU)单元来完成。维特比译码器的速率瓶颈是ACSU单元,由于有64个状态,故在每一时刻需要进行64次加比选操作,所以通过插入流水线的方法来提高速率。
本发明中,解删余后输出的数据完全匹配维特比译码模块的输入,到此,整个维特比软比特解码周边模块的改进就完成了,整个系统架构的软比特生成采用三比特量化机制,模块间数据以并行方式传输,降低时钟频率,各模块配备独立的控制模块,适合模块移植。本发明的一个创新就在于这个整体的框架结构的设计以及模块间的相容性,通过对周边模块的创新设计来串接维特比软判决译码模块,使整个OFDM基带系统接收端解码模块得到完善。
由图15仿真图对照可知,软比特译码相对于硬判决来说整体译码性能在相同信噪比下高出2dB。由此可见,本发明提出的OFDM基带系统软比特解码的实现方法以现有的软比特维特比译码为中心,搭建了软比特解映射、解交织、解删余模块并已硬件实现,从而对整个OFDM基带系统软比特译码的架构进行了完善使解码模块之间具有相容性。
相同或相似的标号对应相同或相似的部件;
附图中描述位置关系的用于仅用于示例性说明,不能理解为对本专利的限制;
显然,本发明的上述实施例仅仅是为清楚地说明本发明所作的举例,而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明权利要求的保护范围之内。
Claims (9)
1.一种适用于OFDM基带系统的软比特解码系统,包括依次连接的解映射模块、解交织模块、解删余模块和维特比译码模块,其特征在于,
所述解映射模块中设有三比特量化器,解映射模块生成软比特后利用三比特量化器进行三比特量化输出;
所述解交织模块中设有三个硬比特解交织器,每个解交织器分别处理解映射模块三比特输出的高位、中间位和低位,经过处理后再进行三比特输出;
所述解删余模块对解交织模块输出的数据进行解删余操作后输出;
维特比译码模块对已进行三比特量化的解删余数据进行译码,输出译码结果;
其中,各个模块间的数据采用并行方式传输。
2.根据权利要求1所述的适用于OFDM基带系统的软比特解码系统,其特征在于,所述解映射模块中的判决电路采用移位加乘法判决电路实现。
3.根据权利要求1所述的适用于OFDM基带系统的软比特解码系统,其特征在于,解交织模块中设有乒乓存储模块对数据进行输入和输出,所述乒乓存储模块包括输入数据选择单元、第一数据暂存单元、第二数据暂存单元、输出数据选择单元和数据处理单元;
所述输入数据选择单元用于将输入的数据流按周期缓存到第一数据暂存单元和第二数据暂存单元中;
所述第一数据暂存单元和第二数据暂存单元用于暂存输入的数据流;
输出数据选择单元用于将第一数据暂存单元和第二数据暂存单元中的数据按周期输送到数据处理单元中;
数据处理单元对数据进行运算处理后输出。
4.根据权利要求1所述的适用于OFDM基带系统的软比特解码系统,其特征在于,所述解删余模块中包括输出控制模块和与输出控制模块连接的1/2码率解删余处理模块、2/3码率解删余处理模块、3/4码率解删余处理模块,输出控制模块根据解交织模块输出数据的编码率自适应选通1/2码率解删余处理模块、2/3码率解删余处理模块、3/4码率解删余处理模块中一个模块输出解删余后的数据。
5.根据权利要求1所述的适用于OFDM基带系统的软比特解码系统,其特征在于,解删余模块在解删余过程中采用同步缓冲机制对数据进行处理。
6.根据权利要求1所述的适用于OFDM基带系统的软比特解码系统,其特征在于,所述维特比译码模块包括控制单元和分别与控制单元连接的分支度量单元、加比选单元、幸存路径管理单元、判决输出单元;
分支度量单元用于计算解删余输出数据的分支路径距离;
加比选单元用于将旧的状态路径度量与相应的新产生的分支路径距离相加,通过比较后选择到达同一状态的两个路径度量值中较小的分支来更新路径度量;
幸存路径管理单元用于将加比选单元生成的路径信息进行存储管理;
判决输出单元用于根据加比选单元选择的路径度量,从中选择一个最小值,并输出该最小值对应的幸存路径;
控制单元用于控制各个单元的工作。
7.根据权利要求5所述的适用于OFDM基带系统的软比特解码系统,其特征在于,分支度量单元采用欧氏距离计算分支路径距离。
8.根据权利要求5所述的适用于OFDM基带系统的软比特解码系统,其特征在于,所维特比译码模块还包括与加比选单元连接的溢出处理单元,用于对加比选单元的路径度量累加值进行溢出处理。
9.根据权利要求5所述的适用于OFDM基带系统的软比特解码系统,其特征在于,所述加比选单元采用6级流水线技术进行64种状态累计路径距离的跟踪处理。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310720037.7A CN103684694B (zh) | 2013-12-23 | 2013-12-23 | 一种适用于ofdm基带系统的软比特解码系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310720037.7A CN103684694B (zh) | 2013-12-23 | 2013-12-23 | 一种适用于ofdm基带系统的软比特解码系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103684694A true CN103684694A (zh) | 2014-03-26 |
CN103684694B CN103684694B (zh) | 2017-05-10 |
Family
ID=50321102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310720037.7A Expired - Fee Related CN103684694B (zh) | 2013-12-23 | 2013-12-23 | 一种适用于ofdm基带系统的软比特解码系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103684694B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106341136A (zh) * | 2015-07-08 | 2017-01-18 | 北京忆芯科技有限公司 | Ldpc解码方法及其装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4888146B2 (ja) * | 2007-02-09 | 2012-02-29 | パナソニック株式会社 | Ofdm受信装置 |
TWI398137B (zh) * | 2009-10-30 | 2013-06-01 | Mstar Semiconductor Inc | 軟判決方法及其訊號接收系統 |
CN101848002B (zh) * | 2010-06-18 | 2012-09-19 | 上海交通大学 | Rs级联网格调制码的迭代译码装置及其译码方法 |
-
2013
- 2013-12-23 CN CN201310720037.7A patent/CN103684694B/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106341136A (zh) * | 2015-07-08 | 2017-01-18 | 北京忆芯科技有限公司 | Ldpc解码方法及其装置 |
CN106341136B (zh) * | 2015-07-08 | 2021-05-25 | 北京忆芯科技有限公司 | Ldpc解码方法及其装置 |
Also Published As
Publication number | Publication date |
---|---|
CN103684694B (zh) | 2017-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
ES2259227T3 (es) | Decodificacion iterativa de señales. | |
US6141384A (en) | Decoder for trellis encoded interleaved data stream and HDTV receiver including such a decoder | |
US6813742B2 (en) | High speed turbo codes decoder for 3G using pipelined SISO log-map decoders architecture | |
US7684505B2 (en) | Method and apparatus for encoding interleaving and mapping data to facilitate GBPS data rates in wireless systems | |
CN100355201C (zh) | 缩减的软输出信息分组的选择 | |
CN101453221B (zh) | 基于比特交织编码调制系统的映射器及其映射方法 | |
US8719658B2 (en) | Accessing memory during parallel turbo decoding | |
KR20090083351A (ko) | 트렐리스 코딩된 변조(tcm), 다중 레벨 코딩된 변조(tlcm) 및 비트 인터리빙된 mlcm(bimlcm)을 이용한 단일 캐리어 블록 전송 | |
CN101299746B (zh) | 星座映射解映射及线性变换星座图映射解映射方法和装置 | |
CN100527803C (zh) | 增加残留边带维特比解码器 | |
JP5937194B2 (ja) | 低密度パリティ検査符号を使用するシステムにおける信号マッピング/デマッピング装置及び方法 | |
Martin et al. | On multilevel codes and iterative multistage decoding | |
CN102064839A (zh) | 一种高速低功耗多码率的Viterbi译码器 | |
CN103684694A (zh) | 一种适用于ofdm基带系统的软比特解码系统 | |
CN1129257C (zh) | 串行回溯的最大似然解码方法及其使用该方法的解码器 | |
Shr et al. | A low-complexity Viterbi decoder for space-time trellis codes | |
CN1307432A (zh) | 用于Turbo码的解码方法和解码器 | |
CN103986477A (zh) | 矢量viterbi译码指令及viterbi译码装置 | |
CN108400788A (zh) | Turbo译码的硬件实现方法 | |
CN100505557C (zh) | 基于Viterbi译码的多路并行循环块回溯方法 | |
CN108432168A (zh) | 一种解调及译码的方法和设备 | |
CN105721104A (zh) | 一种维特比译码实现方法 | |
CN103546170A (zh) | 一种低功耗状态反馈式维特比译码器及译码方法 | |
CN101771422B (zh) | 交织方法、编码方法、交织器与编码器 | |
Ljunger | Turbo decoder with early stopping criteria |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170510 Termination date: 20181223 |