KR20010088148A - 블록 인터리빙 방법 및 그를 위한 장치 - Google Patents

블록 인터리빙 방법 및 그를 위한 장치 Download PDF

Info

Publication number
KR20010088148A
KR20010088148A KR1020000012190A KR20000012190A KR20010088148A KR 20010088148 A KR20010088148 A KR 20010088148A KR 1020000012190 A KR1020000012190 A KR 1020000012190A KR 20000012190 A KR20000012190 A KR 20000012190A KR 20010088148 A KR20010088148 A KR 20010088148A
Authority
KR
South Korea
Prior art keywords
address
interleaver memory
interleaver
symbols
stored
Prior art date
Application number
KR1020000012190A
Other languages
English (en)
Other versions
KR100499467B1 (ko
Inventor
유동철
조경국
Original Assignee
서평원
엘지정보통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신주식회사 filed Critical 서평원
Priority to KR10-2000-0012190A priority Critical patent/KR100499467B1/ko
Publication of KR20010088148A publication Critical patent/KR20010088148A/ko
Application granted granted Critical
Publication of KR100499467B1 publication Critical patent/KR100499467B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2778—Interleaver using block-wise interleaving, e.g. the interleaving matrix is sub-divided into sub-matrices and the permutation is performed in blocks of sub-matrices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2782—Interleaver implementations, which reduce the amount of required interleaving memory
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 통신 시스템에 관한 것으로, 특히 인터리빙될 심볼량이 많고 다양한 전송속도(rate)를 지원해야 될 통신시스템에 보다 효율적인 블록 인터리빙 방법 및 그를 위한 장치에 관한 것이다.
이에 대해 본 발명에서는 인터리빙될 심볼량이 많고 다양한 전송속도(rate)를 지원해야 될 통신 시스템에서 자원 낭비 없는 새로운 인터리빙 기법에 의해 역방향 BRO 인터리빙 쓰기와 순차적인 읽기를 적용한 블록 인터리빙 방법 및 그를 위한 장치를 제공한다.

Description

블록 인터리빙 방법 및 그를 위한 장치{Block interleaving method, and apparatus for the same}
본 발명은 통신 시스템에 관한 것으로, 특히 인터리빙될 심볼량이 많고 다양한 전송속도(rate)를 지원해야 된 통신시스템에 보다 효율적인 블록 인터리빙 방법 및 그를 위한 장치에 관한 것이다.
일반적으로 통신 시스템에서는 전송 성능 향상을 위해 채널 코딩(channelcoding)과 함께 인터리빙(interleaving)이 사용된다.
인터리빙은 전송 다이버시티(diversity)를 얻기 위해 통신 시스템이 채택하는 것이며, 이 인터리빙을 위한 인터리버의 종류로는 블록 인터리버(block interleaver), 컨벌루션널 인터리버(convolutional interleaver) 등이 있다.
이하의 설명은 블록 인터리버에 관한 것이다.
도 1은 종래의 블록 인터리빙 방법을 설명하기 위한 장치 구성을 나타낸 블록도이다.
도 1을 참조하면, 채널 코딩된 입력심볼은 인터리버 메모리(10)에 순차적으로 저장된다. 여기서 채널 코딩에는 에러 검출 및 수정이 가능한 코드가 사용되는데, 이하에서는 리드-솔로몬 코드(Reed-Solomon code)나 BCH 코드(Bose Chaudhuri Hockenghem code)와 같이 입력 코드에 일정한 중복도(redundancy)를 가하는 블록 코드가 사용된다. 이후 인터리빙 알고리즘에 따라 인터리버 메모리(10)에 저장된 심볼들을 읽는다.
이에 대해 보다 상세히 설명하자면, 입력심볼은 인터리버 쓰기주소 발생기(interleaver write address generator)(20)에서 만들어진 쓰기주소(write address)에 순차적으로 저장된다. 여기서 인터리버 쓰기주소 발생기(20)는 0번지에서 (N-1)번지까지의 행 주소를 순차적으로 발생시킨다.
이렇게 인터리버 메모리(10)에 저장된 심볼들에 대해, 인터리버 읽기주소 발생기(interleaver read address generator)(30)가 인터리버 알고리즘에 따라 읽기주소(read address)를 발생시키면 그 해당 읽기주소에 저장되어 있던 심볼이 출력된다. 이 때 인터리버 읽기주소 발생기(30)의 읽기주소 발생을 위한 알고리즘에 사용되는 파라미터로는 인터리버 메모리 크기(N ×N), 인터리버 매개변수(m, J)가 있다.
매개변수 m은 인터리버 메모리(10)의 열 주소(column address)를 표현한 이진 주소값을 비트 인버젼(bit inversion)시킨 이진 주소값이며, 매개변수 J는 서로 인접된 심볼들간의 거리를 나타낸다.
여기서, 비트 인버젼에 대해 간단히 설명하면, 인터리버 메모리(10)의 크기가 (N ×N = 8 ×8)일 경우 열(column)을 나타내는 이진 주소값은 차례로 "0=000(2), 1=001(2), 2=010(2), 3=011(2), 4=100(2), 5=101(2), 6=110(2), 7=111(2)"이다. 이를 각각 비트 인버젼 시키면, "000(2)=0, 100(2)=4, 010(2)=2, 110(2)=6, 001(2)=1, 101(2)=5, 011(2)=3, 111(2)=7" 이 된다. 다음에 설명될 비트 리버싱 연산(Bit Reversing Operation ; 이하, BRO 라 약칭함) 인터리버에 이 같은 비트 인버젼이 적용되어, 원래 열 주소값 순서대로 심볼을 출력시키지 않고 비트 인버젼된 열 주소값 순서대로 심볼을 출력시킨다.
다음은 상기한 파라미터들을 사용하는 종래의 BRO 인터리버에 대해 설명한다.
종래의 BRO 인터리버에는 인터리버 쓰기주소 발생기(20)가 발생시킨 0번지에서 (N-1)번지까지의 행 주소대로 입력심볼이 저장된다. 다음에 BRO 인터리버에 저장된 심볼들은 다음 식 1에 나타낸 주소(Ai)에 따라 출력된다.
상기한 식 1에서 i= 0 ~ (N-1) 이며,는 x보다 크지 않는 최대 정수이다. 또한 BROm(y)는 y의 비트 인버젼시키는 연산자로써, 상기에서도 언급한 바와 같이 BRO 인터리버의 크기가 (8 ×8)일 경우에 BROm(6)=3이 된다.
상기에서 설명된 바와 같이 종래에는 채널 코딩을 거친 심볼들이 순차적으로 인터리버 메모리에 저장된 후 상기한 식 1에 의한 읽기주소에 따라 출력되는 구성을 가진다.
그런데 이 때 만약 인터리딩될 심볼량이 많아서 인터리버 메모리에 심볼들을 저장하는 시간이 인터리버 메모리로부터 심볼들을 읽어내는 시간보다 많이 걸릴 경우에는, 하나의 인터리버 메모리를 갖는 구조로는 완전한 인터리빙 효과를 얻을 수 없다. 이 때문에 두 개의 인터리버 메모리를 사용하는 이중 버퍼링 구조가 요구된다.
그러나 이중 버퍼링 구조는 자원 낭비를 초래하므로, 하나의 인터리버 메모리를 사용하면서도 보다 효율적으로 인터리빙을 처리할 수 있는 새로운 기법이 요구되며, 특히 인터리빙될 심볼량의 변화에 따라 체계적인 인터리빙 구조가 필요하다.
본 발명의 목적은 상기한 점을 감안하여 안출한 것으로, 인터리빙될 심볼량이 많고 다양한 전송속도(rate)를 지원해야 될 통신 시스템에서 자원 낭비 없는 새로운 인터리빙 기법에 의해 역방향 BRO 인터리빙 쓰기와 순차적인 읽기를 적용한 블록 인터리빙 방법 및 그를 위한 장치를 제공하는데 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 블록 인터리빙 방법의 특징은, 인터리버 메모리의 마지막 행 주소부터 입력되는 심볼을 저장하고, 그 다음 인터리버 메모리의 행 주소값을 비트 인버젼시킨 그 주소값의 역방향 행 순서에 따라 다음에 입력되는 심볼들을 상기 인터리버 메모리에 저장하는 단계와, 상기 인터리버 메모리의 마지막 열 주소에 저장된 심볼을 출력하고, 그 다음 상기 인터리버 메모리의 열 주소값의 역방향 열 순서에 따라 상기 저장된 심볼들을 순차적으로 출력하는 단계로 이루어진다.
여기서, 상기 저장 단계가 상기 인터리버 메모리의 크기가 (N ×N), 상기 인터리버 메모리의 열 주소값을 비트 인버젼시킨 그 주소값이 m, 그리고 서로 인접한 심볼들간의 거리가 J일 경우, 입력되는 i번째 심볼이 y에 대해 비트 인버젼시키는 연산자인 BROm(y)를 포함한의 주소에 저장된다.
상기한 목적을 달성하기 위한 본 발명에 따른 블록 인터리빙 장치의 특징은, 입력되는 심볼들을 행 단위로 써서 저장하고, 그 저장된 심볼들을 열 단위로 읽어서 출력하는 인터리버 메모리와, 상기 인터리버 메모리의 마지막 행 주소값을 발생시키고, 그 다음 상기 인터리버 메모리의 행 주소값을 비트 인버젼시킨 주소값을발생시켜 보다 큰 주소값부터 상기 인터리버 메모리에 제공하는 인터리버 쓰기주소 발생기와, 역방향으로 순차적인 열 주소값을 발생시켜 상기 인터리버 메모리에 제공하는 인터리버 읽기주소 발생기를 포함하여 구성된다.
바람직하게는, 상기 인터리버 쓰기주소 발생기가, 상기 인터리버 메모리의 크기가 (N ×N), 상기 인터리버 메모리의 열 주소값을 비트 인버젼시킨 그 주소값이 m, 그리고 서로 인접한 심볼들간의 거리가 J일 경우에, 입력되는 i번째 심볼이 y에 대해 비트 인버젼시키는 연산자인 BROm(y)를 포함한의 주소에 저장되도록 하는 주소값을 발생시킨다.
도 1은 종래의 블록 인터리빙 방법을 설명하기 위한 장치 구성을 나타낸 블록도.
도 2는 본 발명의 블록 인터리빙 방법을 설명하기 위한 장치 구성을 나타낸 블록도.
*도면의 주요부분에 대한 부호의 설명*
100 : 인터리버 메모리
200 : 인터리버 쓰기주소 발생기
300 : 인터리버 읽기주소 발생기
이하 본 발명에 따른 블록 인터리빙 방법 및 그를 위한 장치에 대한 바람직한 일 실시 예를 첨부된 도면을 참조하여 설명한다.
본 발명에서는 채널 코딩된 입력심볼을 인터리버 메모리에 순차적으로 쓰고 읽는 기존과 달리 역방향 BRO 인터리빙 쓰기와 순차적인 읽기를 적용한다. 따라서 본 발명에서는 역방향 BRO 인터리빙 쓰기와 순차적인 읽기를 적용하는데 필수적인 역방향 인터리빙 주소 발생 알고리즘(Backward Interleaving Address Generation Algorithm)을 제시하며, 그에 따른 블록 인터리빙 방법 및 장치 구성에 대해 설명한다.
도 2는 본 발명의 블록 인터리빙 방법을 설명하기 위한 장치 구성을 나타낸블록도이다.
도 2를 참조하면, 입력 코드에 일정한 중복도(redundancy)를 가함으로써 에러 검출 및 수정이 가능한 리드-솔로몬 코드(Reed-Solomon code)나 BCH 코드(Bose Chaudhuri Hockenghem code)와 같은 블록 코드로 채널 코딩된 입력심볼은 인터리버 메모리(100)에 저장된다. 이후 인터리버 메모리(100)에 저장된 심볼들을 (N-1)번지부터 0번지까지 순서대로 읽어서 출력시킨다.
도 2에 도시된 인터리버 메모리(100)의 크기가 (N ×N)이고 인터리버 메모리(100)에 행(row) 단위로 저장되고 열(column) 단위로 출력되는 경우, 입력심볼은 인터리버 쓰기주소 발생기(interleaver write address generator)(200)에서 역방향 인터리빙 주소 발생 알고리즘에 의해 만들어진 쓰기주소(write address)에 저장된다.
이하 인터리버 쓰기주소 발생기(200)에서 사용되는 역방향 인터리빙 주소 발생 알고리즘에 대해 보다 상세히 설명한다.
이 역방향 인터리빙 주소 발생 알고리즘에 사용되는 파라미터로는 인터리버 메모리 크기(N ×N)를 나타내는 파라미터와, 인터리버 메모리(100)의 행 주소(row address)를 표현한 이진 주소값을 비트 인버젼(bit inversion)시킨 이진 주소값을 나타낸 인터리버 매개변수(m)와 서로 인접된 심볼들간의 거리를 나타낸 매개변수(J)에 대한 각 파라미터를 사용한다. 이후 인터리버 읽기주소 발생기(300)는 (N-1)번지에서 0번지까지의 열 주소를 순차적으로 발생시켜 인터리버 메모리(100)에 저장된 심볼들이 출력되도록 한다.
앞에서도 언급한 비트 인버젼에 대해 설명한다. 인터리버 메모리(100)의 크기가 (N ×N = 8 ×8)일 때 행(row)을 나타내는 이진 주소값이 차례로 "0=000(2), 1=001(2), 2=010(2), 3=011(2), 4=100(2), 5=101(2), 6=110(2), 7=111(2)"이다. 이 이진 주소값들을 각각 비트 인버젼시키면 "000(2)=0, 100(2)=4, 010(2)=2, 110(2)=6, 001(2)=1, 101(2)=5, 011(2)=3, 111(2)=7" 이 된다.
본 발명에 따른 BRO 인터리버에는 이 같은 비트 인버젼이 적용되어, 입력심볼이 인터리버 쓰기주소 발생기(200)에서 발생된 다음 식 4의 주소(Ai)에 따라 저장된다.
상기한 식 2에서 i= 0 ~ (N-1) 이며,는 x보다 크지 않는 최대 정수이다. 또한 BROm(y)는 y의 비트 인버젼시키는 연산자로써, 상기에서도 언급한 바와 같이 BRO 인터리버의 크기가 (8 ×8)일 경우에 BROm(0)=0, BROm(1)=4, BROm(2)=2, BROm(3)=6, BROm(4)=1, BROm(5)=5, BROm(6)=3, BROm(7)=7이 된다.
입력심볼을 저장할 인터리버 메모리(100)의 쓰기주소를 발생시키는 인터리버 쓰기주소 발생기(200)는 상기한 식 2에서 i가 0에서 (N-1)까지 증가하므로, 입력심볼들은 인터리버 메모리(100)의 마지막 쓰기주소에서부터 상기한 식 2에 의한 쓰기주소에 저장된다.
다음에 BRO 인터리버에 저장된 심볼들은 인터리버 읽기주소 발생기(300)가 발생시킨 (N-1)번지에서 0번지까지의 열 주소대로 출력된다.
본 발명에 따른 상기의 인터리빙 구조를 사용함으로써, 입력심볼을 인터리버 메모리(100)에 쓰는 시간동안 인터리버 메모리(100)로부터 읽어내는 출력심볼량에 해당되는 메모리 영역만 더 있으면 이중 메모리 구조를 운용하는 경우와 동일하게 블록 인터리빙을 실현할 수 있다.
이상에서 설명한 바와 같이 본 발명의 블록 인터리빙 방법 및 그를 위한 장치에 따르면 다음과 같은 효과가 있다.
본 발명에서는 인터리빙 주소를 만들어 내는 역방향 인터리빙 주소 발생 알고리즘(Backward Interleaving Address Generation Algorithm)을 적용하여 역방향 BRO 인터리빙 쓰기와 순차적인 읽기를 수행함으로써 자원 낭비 없는 체계적인 인터리빙 구조를 실현할 수 있다.
또한 인터리딩될 심볼량이 많아서 인터리버 메모리에 심볼들을 저장하는 시간이 인터리버 메모리로부터 심볼들을 읽어내는 시간보다 많이 걸릴 경우에, 하나의 인터리버 메모리를 갖는 구조로도 완전한 인터리빙 효과를 얻을 수 있다.
특히 본 발명은 음성 데이터를 전송하는 시스템은 물론 영상이나 디지털 데이터를 전송하는 고속 통신 시스템에 보다 효과적인 인터리빙 구조를 제공하며, 전송시간별로 인터리빙될 심볼량이 변하거나 여러 인터리버를 통합하려는 시스템에유용하다.

Claims (4)

  1. 인터리버 메모리의 마지막 행 주소부터 입력되는 심볼을 저장하고, 그 다음 인터리버 메모리의 행 주소값을 비트 인버젼시킨 그 주소값의 역방향 행 순서에 따라 다음에 입력되는 심볼들을 상기 인터리버 메모리에 저장하는 단계와,
    상기 인터리버 메모리의 마지막 열 주소에 저장된 심볼을 출력하고, 그 다음 상기 인터리버 메모리의 열 주소값의 역방향 열 순서에 따라 상기 저장된 심볼들을 순차적으로 출력하는 단계로 이루어지는 것을 특징으로 하는 블록 인터리빙 방법.
  2. 제 1 항에 있어서, 상기 저장 단계는, 상기 인터리버 메모리의 크기가 (N ×N), 상기 인터리버 메모리의 열 주소값을 비트 인버젼시킨 그 주소값이 m, 그리고 서로 인접한 심볼들간의 거리가 J일 경우,
    입력되는 i번째 심볼이 y에 대해 비트 인버젼시키는 연산자인 BROm(y)를 포함한의 주소에 저장되는 것을 특징으로 하는 블록 인터리빙 방법.
  3. 입력되는 심볼들을 행 단위로 써서 저장하고, 그 저장된 심볼들을 열 단위로 읽어서 출력하는 인터리버 메모리와,
    상기 인터리버 메모리의 마지막 행 주소값을 발생시키고, 그 다음 상기 인터리버 메모리의 행 주소값을 비트 인버젼시킨 주소값을 발생시켜 보다 큰 주소값부터 상기 인터리버 메모리에 제공하는 인터리버 쓰기주소 발생기와,
    역방향으로 순차적인 열 주소값을 발생시켜 상기 인터리버 메모리에 제공하는 인터리버 읽기주소 발생기를 포함하여 구성되는 것을 특징으로 하는 블록 인터리빙 장치.
  4. 제 3 항에 있어서, 상기 인터리버 쓰기주소 발생기는, 상기 인터리버 메모리의 크기가 (N ×N), 상기 인터리버 메모리의 열 주소값을 비트 인버젼시킨 그 주소값이 m, 그리고 서로 인접한 심볼들간의 거리가 J일 경우에, 입력되는 i번째 심볼이 y에 대해 비트 인버젼시키는 연산자인 BROm(y)를 포함한의 주소에 저장되도록 하는 주소값을 발생시키는 것을 특징으로 하는 블록 인터리빙 장치.
KR10-2000-0012190A 2000-03-10 2000-03-10 블록 인터리빙 방법 및 그를 위한 장치 KR100499467B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0012190A KR100499467B1 (ko) 2000-03-10 2000-03-10 블록 인터리빙 방법 및 그를 위한 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0012190A KR100499467B1 (ko) 2000-03-10 2000-03-10 블록 인터리빙 방법 및 그를 위한 장치

Publications (2)

Publication Number Publication Date
KR20010088148A true KR20010088148A (ko) 2001-09-26
KR100499467B1 KR100499467B1 (ko) 2005-07-07

Family

ID=19654195

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0012190A KR100499467B1 (ko) 2000-03-10 2000-03-10 블록 인터리빙 방법 및 그를 위한 장치

Country Status (1)

Country Link
KR (1) KR100499467B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100510643B1 (ko) * 2000-11-01 2005-08-30 엘지전자 주식회사 이동통신 시스템에서의 인터리빙 방법
KR100525549B1 (ko) * 2002-12-11 2005-10-31 주식회사 팬택앤큐리텔 블럭 인터리버의 읽기용 어드레스 계수 장치 및 그 방법
KR100925911B1 (ko) * 2004-07-29 2009-11-09 콸콤 인코포레이티드 다이버시티 인터리빙을 위한 시스템 및 방법
US8391410B2 (en) 2004-07-29 2013-03-05 Qualcomm Incorporated Methods and apparatus for configuring a pilot symbol in a wireless communication system
KR101365372B1 (ko) * 2004-12-27 2014-02-19 엘지전자 주식회사 이동 통신 시스템에서의 고속 패킷데이타 채널의 인터리빙방법
US9042212B2 (en) 2005-07-29 2015-05-26 Qualcomm Incorporated Method and apparatus for communicating network identifiers in a communication system
US9246728B2 (en) 2004-07-29 2016-01-26 Qualcomm Incorporated System and method for frequency diversity
US9391751B2 (en) 2005-07-29 2016-07-12 Qualcomm Incorporated System and method for frequency diversity

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100782214B1 (ko) * 2001-05-15 2007-12-05 엘지전자 주식회사 멀티 캐리어 인터리빙 구현장치 및 방법

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100510643B1 (ko) * 2000-11-01 2005-08-30 엘지전자 주식회사 이동통신 시스템에서의 인터리빙 방법
KR100525549B1 (ko) * 2002-12-11 2005-10-31 주식회사 팬택앤큐리텔 블럭 인터리버의 읽기용 어드레스 계수 장치 및 그 방법
KR100925911B1 (ko) * 2004-07-29 2009-11-09 콸콤 인코포레이티드 다이버시티 인터리빙을 위한 시스템 및 방법
US8189539B2 (en) 2004-07-29 2012-05-29 Qualcomm Incorporated System and method for frequency diversity
US8391410B2 (en) 2004-07-29 2013-03-05 Qualcomm Incorporated Methods and apparatus for configuring a pilot symbol in a wireless communication system
US9003243B2 (en) 2004-07-29 2015-04-07 Qualcomm Incorporated System and method for modulation diversity
US9246728B2 (en) 2004-07-29 2016-01-26 Qualcomm Incorporated System and method for frequency diversity
KR101365372B1 (ko) * 2004-12-27 2014-02-19 엘지전자 주식회사 이동 통신 시스템에서의 고속 패킷데이타 채널의 인터리빙방법
US9042212B2 (en) 2005-07-29 2015-05-26 Qualcomm Incorporated Method and apparatus for communicating network identifiers in a communication system
US9391751B2 (en) 2005-07-29 2016-07-12 Qualcomm Incorporated System and method for frequency diversity

Also Published As

Publication number Publication date
KR100499467B1 (ko) 2005-07-07

Similar Documents

Publication Publication Date Title
KR100370239B1 (ko) 고속 블럭 파이프라인 구조의 리드-솔로몬 디코더에적용하기 위한 메모리 장치와 메모리 액세스 방법 및 그메모리 장치를 구비한 리드-솔로몬 디코더
EP0681373B1 (en) Convolutional interleaver with reduced memory requirements and address generator therefor
JP2004088789A (ja) 通信システムのインターリビング／ディインターリビング装置及び方法
JPH10214486A (ja) 重畳インターリーバ及びメモリのアドレス発生方法
JP2005514848A (ja) 通信システムのインターリービング装置及び方法
US6182265B1 (en) Method for encoding a channel using a parallel convolutional encoder
GB2305086A (en) Viterbi trellis decoder using branch metrics
US20080209119A1 (en) Methods and systems for generating error correction codes
US6163871A (en) RAM based error correction code encoder and syndrome generator with programmable interleaving degrees
KR100499467B1 (ko) 블록 인터리빙 방법 및 그를 위한 장치
US7770010B2 (en) Dynamically configurable interleaver scheme using at least one dynamically changeable interleaving parameter
US7895498B2 (en) Apparatuses and method for error correction coding and error correction decoding
JP2009512353A (ja) 低フレーム誤り率のために改善されたターボ符号インターリーバ
JP3891568B2 (ja) 誤り訂正符号を復号化する方法及び装置
US7363552B2 (en) Method and apparatus for convolutional interleaving/de-interleaving technique
US7398446B2 (en) Low power operation of an address interleaver
JPH10313275A (ja) 移動電話システムのデータ処理用メモリ
US6718505B1 (en) Method and apparatus for error correction in a process of decoding cross-interleaved Reed-Solomon code (CIRC)
KR100487366B1 (ko) 블록 인터리빙 방법 및 그를 위한 장치
CN108023662B (zh) 一种可配置的分组交织方法及交织器
US6687870B1 (en) Method and apparatus for interleaving for information transmission or storage applications
KR100248395B1 (ko) 디지털 통신용 채널 부호기 설계방법
KR20030047100A (ko) 터보 복호화 장치에서 인터리버와 디인터리버간 메모리공유 장치 및 방법
JP2005216477A (ja) 選択的なｐｏ補正を利用したｄｖｄデコーディング方法及び装置
EP1111799B1 (en) Error correction with a cross-interleaved Reed-Solomon code, particularly for CD-ROM

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E801 Decision on dismissal of amendment
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130514

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee