CN101771498B - 比特交织存储器的扩展系统和方法 - Google Patents

Abstract

一种比特交织存储器的扩展方法，包括以下步骤：基于一次比特交织的存储器的行列地址进行行列地址的互换映射；将所述互换映射地址与所述存储器的行列地址叠加扩展，以获得第一映射地址；将所述第一映射地址均分地映射到多个存储器上，并映射所述多个存储器为执行比特交织同时读写操作的存储器。本发明能够利用较小存储空间的存储器实现数据的交织。

Description

比特交织存储器的扩展系统和方法

技术领域

本发明涉及通信技术，尤其涉及一种比特交织存储器的扩展系统和方法。

背景技术

在移动通信中，为了进一步提高数据传输的抗干扰性能，经常利用交织器将原始数据序列打乱，使得交织前后数据序列的相关性减弱，这样便大大降低了数据突发错误的影响。例如，通常规则交织是将数据按行排列输入，并按列输出。

在一些数字通信协议中，比特交织器虽然仅仅是将数据流进行交织，但其容量大，时序复杂。由于它本身的功能决定，几乎要全部充满时才能读出数据。例如在按行输入数据充满整个交织器后，才能按列读出数据。因此按照常规交织方法，则需要很大的存储器才能满足交织的功能要求。例如，在一种移动视频系统中，按照系统协议的规定，一次比特交织所需存储器的大小为384×360×6bit＝138240x6bit。

此外，按照常规方法，在按列读出数据的同时，由于读写操作不能并行执行，因此若为了避免按时序要求需要输入的新数据因等待造成数据的丢失，则需要另外设置一块存储器来放置需输入的交织数据。也就是说，若满足时序要求，一次比特交织所需的存储器大小则还要再乘以2倍。因此，常规交织方法需要很大的存储器才能满足交织器的功能要求和数字系统的时序要求，造成了存储资源的浪费。

发明内容

本发明的目的旨在至少解决现有技术中的上述问题之一。

为此，本发明的实施例提出一种比特交织存储器的扩展系统，以使得交织器能够在满足功能和时序要求前提下，使用较小的存储器实现数据流交织。

根据本发明的一个方面，本发明实施例提供了一种比特交织存储器的扩展系统，包括：第一地址映射模块，所述第一地址映射模块基于一次比特交织的存储器的行列地址进行行列地址的互换映射，并将所述互换映射地址与所述存储器的行列地址叠加扩展，以获得第一映射地址；第二地址映射模块，所述第二地址映射模块将所述第一映射地址均分地映射到多个存储器上，并映射所述多个存储器为执行比特交织同时读写操作的存储器。

根据本发明进一步的实施例，所述多个存储器包括第一存储器、第二存储器、第三存储器和第四存储器，并且所述第一存储器和第三存储器的组合、所述第二存储器和所述第四存储器的组合被映射为执行比特交织行同时读写操作的一对奇偶乒乓存储器，所述第一存储器和所述第二存储器的组合、所述第三存储器和所述第四存储器的组合被映射为执行比特交织列同时读写操作的一对奇偶乒乓存储器。

根据本发明进一步的实施例，所述多个存储器包括第一存储器、第二存储器、第三存储器、第四存储器、第五存储器和第六存储器，并且所述第一存储器、所述第三存储器及所述第五存储器的组合与所述第二存储器、所述第四存储器及所述第六存储器的组合分别被映射为执行比特交织行同时读写操作的存储器，所述第一存储器和所述第二存储器的组合、所述第三存储器和所述第四存储器的组合以及所述第五存储器和所述第六存储器的组合被分别映射为执行比特交织列同时读写操作的存储器。

根据本发明的另一方面，本发明实施例提供了一种比特交织存储器的扩展方法，包括以下步骤：a.基于一次比特交织的存储器的行列地址进行行列地址的互换映射；b.将所述互换映射地址与所述存储器的行列地址叠加扩展，以获得第一映射地址；c.将所述第一映射地址均分地映射到多个存储器上，并映射所述多个存储器为执行比特交织同时读写操作的存储器。

根据本发明进一步的实施例，所述多个存储器包括第一存储器、第二存储器、第三存储器和第四存储器，并且所述步骤c包括：将所述第一存储器和所述第三存储器的组合、所述第二存储器和所述第四存储器的组合映射为执行比特交织行同时读写操作的一对奇偶乒乓存储器；以及将所述第一存储器和所述第二存储器的组合、所述第三存储器和所述第四存储器的组合映射为执行比特交织列同时读写操作的一对奇偶乒乓存储器。

根据本发明进一步的实施例，所述多个存储器包括第一存储器、第二存储器、第三存储器、第四存储器、第五存储器和第六存储器上，并且所述步骤c包括：将所述第一存储器、所述第三存储器及所述第五存储器的组合与所述第二存储器、所述第四存储器及所述第六存储器的组合分别映射为执行比特交织行同时读写操作的存储器；以及将所述第一存储器和所述第二存储器的组合、所述第三存储器和所述第四存储器的组合以及所述第五存储器和所述第六存储器的组合分别映射为执行比特交织列同时读写操作的存储器。

本发明通过将现有技术用于一次比特交织的存储器地址进行扩展映射，并将该存储器映射地址均分拆成由多个在行、列操作时相应构成可同时执行读写操作的存储器映射，因此相比现有技术，本发明能够使得交织器在满足功能和时序要求前提下，利用具有较小存储大小的存储器实现数据流的交织，节省存储器资源。

本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明的上述和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：

图1为本发明比特交织存储器的扩展系统的结构方框图；

图2为本发明实施例的第一映射地址的映射原理图；

图3为奇偶乒乓存储器地址结构示意图；

图4为图3实施例的比特交织存储器扩展系统的交织存储器地址映射示意图；

图5为另一实施例的执行同时读写操作的存储器地址结构示意图；

图6为图5实施例的比特交织存储器扩展系统的交织存储器地址映射示意图；

图7为本发明比特交织存储器生成方法步骤流程图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。

首先，请参考图1，该图显示了本发明比特交织存储器的扩展系统的结构方框图。如图所示，本发明的扩展系统包括第一地址映射模块12和第二地址映射模块14。其中第一地址映射模块12基于一次比特交织的存储器的行列地址进行行列地址的互换映射，并将互换映射地址与存储器的行列地址叠加扩展，以获得第一映射地址。第二地址映射模块14则将所述第一映射地址均分地映射到多个存储器上，并映射所述多个存储器为执行比特交织同时读写操作的存储器。

关于第一地址映射模块12的工作原理可以结合图2的实施例进行说明，图2为本发明实施例的第一映射地址的映射原理图。如图所示，交织存储器1和交织存储器2(分别对应编号22和24)表示现有技术进行一次比特交织使用的存储器，例如每个交织存储器22、24对应的地址为384行和360列。第一地址映射模块12首先在一个交织存储器22或24的基础上，将交织存储器22或24的行列地址进行行列地址的互换映射。也就是对交织存储器22或24的行、列矩阵进行矩阵转置，将交织存储器22或24中的列变为行，行变为列。

然后，第一地址映射模块12将得到的互换(转置)映射地址与交织存储器22或24原本的行列地址进行叠加扩展，从而获得图2所示的第一映射地址26。如图2所示，第一映射地址26相比一个交织存储器22或24的原有地址，增加了360列×24列的存储空间(如图2中阴影部分a所示)。但是，与现有技术所需的两个交织存储器22和24的存储大小相比，第一映射地址26对应的存储空间节省了很大一部分的存储资源。通过上述地址映射，使得具有该映射地址的存储器可以按行、列均能够读入交织对应的输入数据。

但是需要指出的是，上述具体行、列数地址的存储器只是出于示例的目的，而不是为了限制本发明的保护范围。普通技术人员显然知道，通信系统中还存在很多其他行列地址的交织存储器。

但是，比特交织器的数据一般是分块输入的，充满后再分次输出，其中每个数据输出对应一个脉冲。由于数据输入和输出在时间上通常是交错的，如果仅使用第一映射地址26得到上述地址映射的存储器，则无法满足通信系统的时序要求。因此需要将第一映射地址进一步扩展到可执行比特交织同时读写操作的存储器中，以满足比特交织要求的时序要求。

被映射能够执行同时读写操作的多块存储器的实际存储地址分别用来表示第一映射地址不同地址的存储器，从而这些存储器的映射地址结合一起构成全部的第一映射地址。例如多块存储器具有奇偶乒乓存储器结构，其中奇存储器来映射第一映射地址的奇地址，偶存储器来映射第一映射地址的偶地址，关于奇偶乒乓存储器的一般结构可以参考图3。或者，第一映射地址可以映射到如图5的实施例所示地址结构的多块存储器中。关于图3和图5实施例，下文中将分别给出详细描述。

如图3所示，一个存储器的总地址可以映射到以奇偶地址排列的两块存储器中，一块存储器的实际存储地址映射为总地址中的偶地址，例如地址0、地址2、地址4等偶数地址，一块存储器的实际存储地址映射为总地址中的奇地址，例如地址1、地址3等等奇地址。通过对两块存储器对应的奇偶地址操作，可以视为对原存储器的总地址对应操作。

奇偶乒乓存储器具有以下特点：1.可同时进行两个操作；2.两个操作必须是分别针对奇偶两块存储器，不能是同一块；3.如果两个操作针对同一块存储器，则其中任意一个只需等一个脉冲就可继续并行。结合图2实施例可知，利用奇偶乒乓存储器的方式，在按行输入数据充满384×360的交织器存储空间后，在按列读出数据的同时则可以根据时序要求，将需要输入的数据读到第一映射地址26的对应列中。由于采用奇偶乒乓存储器的形式，因此可以避免在利用一个具有映射地址26的存储器存在数据读写不能同步的问题，从而满足交织器的时序要求。

另外，由于交织器要分行列两种方式读写，而仅仅利用奇偶乒乓存储器来映射第一映射地址，则无法满足行列两个方向上都是奇偶排列。

结合上述情况，本发明的第二地址映射模块14提出了第一映射地址26的扩展映射结构。

下面，结合图4的实施例对第二地址映射模块14的映射原理作出详细说明，图4为结合图2实施例的本发明比特交织存储器扩展系统的奇偶乒乓存储器地址映射示意图。

第二地址映射模块14将第一映射地址26均分地映射到第一存储器42、第二存储器44、第三存储器46和第四存储器48上，并且将第一存储器42和第三存储器46的组合与第二存储器44和第四存储器48的组合映射为执行比特交织行操作的一对奇偶乒乓存储器；将第一存储器42和第二存储器44的组合与第三存储器46和第四存储器48的组合映射为执行比特交织列操作的一对奇偶乒乓存储器。即，按行操作时存储器(42，46)和(44，48)看作一对奇偶乒乓，按列操作时存储器(42，44)和(46，48)看作一对奇偶乒乓。

在一个实施例中，例如将第一存储器42和第三存储器46映射为执行比特交织行操作的偶存储器，将第二存储器44和第四存储器48映射为执行比特交织行操作的奇存储器；并将第一存储器42和第二存储器44映射为执行比特交织列操作的偶存储器，将第三存储器46和第四存储器48映射为执行比特交织列操作的奇存储器。具体映射公式如下：

(M，I)＝(2x，2y)-＞(M1，I1)＝(x，y)；

(M，I)＝(2x，2y+1)-＞(M2，I2)＝(x，y)；

(M，I)＝(2x+1，2y)-＞(M3，I3)＝(x，y)；

(M，I)＝(2x+1，2y+1)-＞(M4，I4)＝(x，y)。

其中，(M1，I1)、(M2，I2)、(M3，I3)、(M4，I4)分别表示第一存储器42、第二存储器44、第三存储器46和第四存储器48的行、列地址，(M，I)表示第一存储器42、第二存储器44、第三存储器46和第四存储器48在第一映射地址中对应的映射行、列地址，即M代表总行数，I代表总列数。x、y为每个存储器的实际地址，与第一映射地址的均分行、列地址对应。例如对于图4的实施例，其中x＝0，1，2，3，......，191；y＝0，1，2，3，......，191，是通过图2实施例的第一映射地址26的行、列地址384均分为四份确定。箭头“-＞”表示指向，用于指明各个存储器的实际地址与其映射地址的对应关系。

当然，本发明的奇偶乒乓存储器的地址映射关系不局限于该具体实施例，例如可以第一存储器42和第三存储器46映射为执行比特交织行操作的奇存储器，将第二存储器44和第四存储器48映射为执行比特交织行操作的偶存储器；执行比特交织列操作的奇偶乒乓存储器映射类似相应改变。

图5给出了本发明另一实施例的执行同时读写操作的存储器地址结构示意图，如图所示，第一映射地址可以映射到三个存储器52、54和56中，每个存储器中具有不同的映射地址，因此通过对这三块存储器对应的地址操作，可以视为对第一映射地址对应操作。

具有这种结构的存储器可同时进行读写操作操作，例如图5实施例的三个存储器52、54、56按照以下方式执行同时读写操作：在对存储器52执行读操作的同时，可以对存储器54执行写操作；在对存储器54执行读操作的同时，对存储器56执行写操作；对存储器56执行读操作的同时，对存储器52执行写操作。

如上文所述，由于交织器要分行列两种方式读写，而仅仅利用图5结构的存储器来映射第一映射地址，无法满足行列两个方向上地址的顺序排列。因此，第二地址映射模块14需要第一映射地址26的进行扩展映射。

下面，结合图6的实施例对第二地址映射模块14的映射原理作出详细说明，图6为结合图5实施例的比特交织存储器扩展系统的交织存储器地址映射示意图。

第二地址映射模块14将第一映射地址26均分地映射到第一存储器62、第二存储器64、第三存储器66、第四存储器68、第五存储器70和第六存储器72上，并且将第一存储器62、第三存储器66和第五存储器70的组合与第二存储器64、第四存储器68和第六存储器72的组合分别映射为可执行比特交织行同时读写操作的存储器；将第一存储器62和第二存储器64的组合、第三存储器66和第四存储器68的组合以及第五存储器70和第六存储器72的组合分别映射为可执行比特交织列操作的存储器。

即，按行操作时存储器(62，66，70)和(64，68，72)看作两个用于同时分别执行读写操作的存储器，按列操作时存储器(62，64)、(66，68)和(70，72)看作三个可同时分别用于执行读写操作的存储器。

在一个实施例中，第二地址映射模块14可根据以下公式执行上述执行比特交织同时读写操作的各个存储器映射，具体映射公式如下：

(M，I)＝(3x，2y)-＞(M1，I1)＝(x，y)；

(M，I)＝(3x，2y+1)-＞(M2，I2)＝(x，y)；

(M，I)＝(3x+1，2y)-＞(M3，I3)＝(x，y)；

(M，I)＝(3x+1，2y+1)-＞(M4，I4)＝(x，y)；

(M，I)＝(3x+2，2y)-＞(M5，I5)＝(x，y)；

(M，I)＝(3x+2，2y+1)-＞(M6，I7)＝(x，y)；

其中，(M1，I1)、(M2，I2)、(M3，I3)、(M4，I4)、(M5，I5)及(M6，I6)分别表示第一存储器62、第二存储器64、第三存储器66、第四存储器68、第五存储器70和第六存储器72的行、列地址，(M，I)表示第一存储器62、第二存储器64、第三存储器66、第四存储器68、第五存储器70和第六存储器72在第一映射地址26中对应的映射行、列地址，即M代表总行数，I代表总列数。x、y为每个存储器的实际地址，与第一映射地址的均分行、列地址对应。例如对于图6的实施例，其中x＝0，1，2，3，......，125；y＝0，1，2，3，......，125，是通过图2实施例的第一映射地址26的行、列地址384均分为六份确定。

需要指出的是，本发明映射的用于执行比特交织同时读写操作的存储器数量不局限于上述具体实施例，例如根据采样交织器所需的存储器行列地址，第二地址映射模块14可以将第一映射地址均分映射到9个存储器中，这些存储器按照3×3的结构适当组合，以分别构成执行比特交织行、列同时读写操作的对应存储器。或者均分映射到行、列具有4×3、4×4...等等类似结构执行同时读写操作的多个存储器中。

因此，通过第一地址映射模块12和第二地址映射模块14的地址映射和扩展，从而利用具有上述映射地址和关系的多个存储器，能够在满足交织功能和时序要求的前提下，利用较小的存储空间来实现数据交织。

现在，请参考图7，该图为本发明比特交织存储器生成方法步骤流程图。

如图所示，首先基于一次比特交织的存储器的行列地址进行行列地址的互换映射(步骤102)。也就是说，在现有技术进行一次比特交织使用的存储器地址的基础上，对交织存储器的行、列矩阵进行矩阵转置，得到行列互换的存储器地址。当然，行列互换前后的存储器空间大小不变。

然后，将互换(转置)映射地址与存储器原有的行列地址叠加扩展，以获得第一映射地址(步骤104)。第一映射地址结构的获得可以参考图2实施例。除非原来的交织器存储地址的行、列数相同，否则通过上述步骤，在原有一个存储器地址的基础上可以相应增加一定的存储地址。但是，与现有技术所需的两个交织存储器大小相比，通过步骤102和104获得的第一映射地址对应的存储空间减少了很大一部分。并且通过上述地址映射，使得具有该映射地址的存储器可以按行、列均能够读入交织对应的输入数据。

接着，将第一映射地址均分地映射到多个存储器上，并映射所述多个存储器为执行比特交织同时读写操作的存储器(步骤106)。

步骤106中被映射的多个存储器例如具有图3实施例所示的奇偶乒乓结构，或者如图5实施例所示分别具有表示第一映射地址中不同地址的结构。

对于奇偶乒乓结构，例如多个存储器包括第一存储器、第二存储器、第三存储器和第四存储器，并且在步骤c中将第一存储器和第三存储器的组合、第二存储器和第四存储器的组合映射为执行比特交织行同时读写操作的一对奇偶乒乓存储器；以及将第一存储器和第二存储器的组合、第三存储器和第四存储器的组合映射为执行比特交织列同时读写操作的一对奇偶乒乓存储器。

在本实施例中，按行操作时将第一存储器和第三存储器映射为偶存储器，将第二存储器和第四存储器映射为奇存储器；按列操作时，将第一存储器和第二存储器映射为偶存储器，将第三存储器和第四存储器映射为奇存储器。具体映射公式如下：

(M，I)＝(2x，2y)-＞(M1，I1)＝(x，y)；

(M，I)＝(2x，2y+1)-＞(M2，I2)＝(x，y)；

(M，I)＝(2x+1，2y)-＞(M3，I3)＝(x，y)；

(M，I)＝(2x+1，2y+1)-＞(M4，I4)＝(x，y)。

其中，(M1，I1)、(M2，I2)(M3，I3)(M4，I4)分别表示第一存储器、第二存储器、第三存储器和第四存储器的行、列地址，(M，I)表示第一存储器、第二存储器、第三存储器和第四存储器在第一映射地址中对应的映射行、列地址，即M代表总行数，I代表总列数。x、y为每个存储器的实际地址，与第一映射地址的均分行、列地址对应，是通过第一映射地址的总行、列地址根据采用的存储器数据对应均分后确定。箭头“-＞”表示指向，用于指明各个存储器的实际地址与其映射地址的对应关系。

或者，将第一映射地址映射到具有例如图5结构的多个存储器中。在一个实施例中，多个存储器包括第一存储器、第二存储器、第三存储器、第四存储器、第五存储器和第六存储器上，并且在步骤c中将第一存储器、第三存储器及第五存储器的组合与第二存储器、第四存储器及第六存储器的组合分别映射为执行比特交织行同时读写操作的存储器；以及将第一存储器和第二存储器的组合、第三存储器和第四存储器的组合以及第五存储器和第六存储器的组合分别映射为执行比特交织列同时读写操作的存储器。

例如，在本实施例中根据以下公式执行所述执行比特交织同时读写操作存储器映射：

(M，I)＝(3x，2y)-＞(M1，I1)＝(x，y)；

(M，I)＝(3x，2y+1)-＞(M2，I2)＝(x，y)；

(M，I)＝(3x+1，2y)-＞(M3，I3)＝(x，y)；

(M，I)＝(3x+1，2y+1)-＞(M4，I4)＝(x，y)；

(M，I)＝(3x+2，2y)-＞(M5，I5)＝(x，y)；

(M，I)＝(3x+2，2y+1)-＞(M6，I7)＝(x，y)；

其中(M1，I1)、(M2，I2)、(M3，I3)、(M4，I4)、(M5，I5)、(M6，I6)分别表示第一存储器、第二存储器、第三存储器、第四存储器、第五存储器和第六存储器的行、列地址，(M，I)表示第一存储器、第二存储器、第三存储器、第四存储器、第五存储器和第六存储器在第一映射地址中对应的映射行、列地址，x、y与第一映射地址的均分行、列地址对应。

需要指出的是，本发明映射的用于执行比特交织同时读写操作的存储器数量不局限于上述具体实施例，例如根据采样交织器所需的存储器行列地址，可以将第一映射地址均分映射到具有图5所示地址结构的9个存储器中，这些存储器按照3×3的结构适当组合，以分别构成执行比特交织行、列同时读写操作的对应存储器。或者将第一映射地址均分映射到行、列具有4×3、4×4...等等类似结构执行同时读写操作的多个存储器中。

因此，通过本发明的扩展方法对现有技术采用的一次比特交织地址进行映射和扩展，并将映射地址分配由多个可执行比特交织同时读写操作的存储器联合映射，从而能够在满足交织功能和时序要求的前提下，利用较小的存储空间来实现数据交织。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同限定。

Claims (2)

1.一种比特交织存储器的扩展系统，其特征在于，包括：

第一地址映射模块，所述第一地址映射模块基于一次比特交织的存储器的行列地址进行行列地址的互换映射，并将互换映射后的地址与所述存储器的行列地址叠加扩展，以获得第一映射地址；和

第二地址映射模块，所述第二地址映射模块将所述第一映射地址均分地映射到多个存储器上，并映射所述多个存储器为执行比特交织同时读写操作的存储器，

其中，所述多个存储器包括第一存储器、第二存储器、第三存储器和第四存储器，并且所述第一存储器和第三存储器的组合、所述第二存储器和所述第四存储器的组合被映射为执行比特交织行同时读写操作的一对奇偶乒乓存储器，或者，所述第一存储器和所述第二存储器的组合、所述第三存储器和所述第四存储器的组合被映射为执行比特交织列同时读写操作的一对奇偶乒乓存储器，所述第二地址映射模块根据以下公式执行所述奇偶乒乓存储器映射：

(M，I)＝(2x，2y)-＞(M1，I1)＝(x，y)；

(M，I)＝(2x，2y+1)-＞(M2，I2)＝(x，y)；

(M，I)＝(2x+1，2y)-＞(M3，I3)＝(x，y)；

(M，I)＝(2x+1，2y+1)-＞(M4，I4)＝(x，y)；其中

(M1，I1)、(M2，I2)、(M3，I3)、(M4，I4)分别表示所述第一存储器、所述第二存储器、所述第三存储器和所述第四存储器的行、列地址，(M，I)表示所述第一存储器、所述第二存储器、所述第三存储器和所述第四存储器在所述第一映射地址中对应的映射行、列地址，x、y与所述第一映射地址的均分行、列地址对应；或者其中

所述多个存储器包括第一存储器、第二存储器、第三存储器、第四存储器、第五存储器和第六存储器，并且所述第一存储器、所述第三存储器及所述第五存储器的组合与所述第二存储器、所述第四存储器及所述第六存储器的组合分别被映射为执行比特交织行同时读写操作的存储器，或者，所述第一存储器和所述第二存储器的组合、所述第三存储器和所述第四存储器的组合以及所述第五存储器和所述第六存储器的组合被分别映射为执行比特交织列同时读写操作的存储器，所述第二地址映射模块根据以下公式执行所述执行比特交织同时读写操作存储器映射：

(M，I)＝(3x，2y)-＞(M1，I1)＝(x，y)；

(M，I)＝(3x，2y+1)-＞(M2，I2)＝(x，y)；

(M，I)＝(3x+1，2y)-＞(M3，I3)＝(x，y)；

(M，I)＝(3x+1，2y+1)-＞(M4，I4)＝(x，y)；

(M，I)＝(3x+2，2y)-＞(M5，I5)＝(x，y)；

(M，I)＝(3x+2，2y+1)-＞(M6，I6)＝(x，y)；

其中(M1，I1)、(M2，I2)、(M3，I3)、(M4，I4)、(M5，I5)、(M6，I6)分别表示所述第一存储器、所述第二存储器、所述第三存储器、所述第四存储器、所述第五存储器和所述第六存储器的行、列地址，(M，I)表示所述第一存储器、所述第二存储器、所述第三存储器、所述第四存储器、所述第五存储器和所述第六存储器在所述第一映射地址中对应的映射行、列地址，x、y与所述第一映射地址的均分行、列地址对应。

2.一种比特交织存储器的扩展方法，其特征在于，包括以下步骤：

a.第一地址映射模块基于一次比特交织的存储器的行列地址进行行列地址的互换映射；

b.所述第一地址映射模块将互换映射后的地址与所述存储器的行列地址叠加扩展，以获得第一映射地址；和

c.第二地址映射模块将所述第一映射地址均分地映射到多个存储器上，并映射所述多个存储器为执行比特交织同时读写操作的存储器，

其中，所述多个存储器包括第一存储器、第二存储器、第三存储器和第四存储器，并且所述步骤c包括：将所述第一存储器和所述第三存储器的组合、所述第二存储器和所述第四存储器的组合映射为执行比特交织行同时读写操作的一对奇偶乒乓存储器；或者，将所述第一存储器和所述第二存储器的组合、所述第三存储器和所述第四存储器的组合映射为执行比特交织列同时读写操作的一对奇偶乒乓存储器，

所述步骤c根据以下公式执行所述奇偶乒乓存储器映射：

(M，I)＝(2x，2y)-＞(M1，I1)＝(x，y)；

(M，I)＝(2x，2y+1)-＞(M2，I2)＝(x，y)；

(M，I)＝(2x+1，2y)-＞(M3，I3)＝(x，y)；

(M，I)＝(2x+1，2y+1)-＞(M4，I4)＝(x，y)；其中

(M1，I1)、(M2，I2)、(M3，I3)、(M4，I4)分别表示所述第一存储器、所述第二存储器、所述第三存储器和所述第四存储器的行、列地址，(M，I)表示所述第一存储器、所述第二存储器、所述第三存储器和所述第四存储器在所述第一映射地址中对应的映射行、列地址，x、y与所述第一映射地址的均分行、列地址对应，或者其中

所述多个存储器包括第一存储器、第二存储器、第三存储器、第四存储器、第五存储器和第六存储器，并且所述步骤c包括：将所述第一存储器、所述第三存储器及所述第五存储器的组合与所述第二存储器、所述第四存储器及所述第六存储器的组合分别映射为执行比特交织行同时读写操作的存储器；或者，将所述第一存储器和所述第二存储器的组合、所述第三存储器和所述第四存储器的组合以及所述第五存储器和所述第六存储器的组合分别映射为执行比特交织列同时读写操作的存储器，

所述步骤c根据以下公式执行所述执行比特交织同时读写操作存储器映射：

(M，I)＝(3x，2y)-＞(M1，I1)＝(x，y)；

(M，I)＝(3x，2y+1)-＞(M2，I2)＝(x，y)；

(M，I)＝(3x+1，2y)-＞(M3，I3)＝(x，y)；

(M，I)＝(3x+1，2y+1)-＞(M4，I4)＝(x，y)；

(M，I)＝(3x+2，2y)-＞(M5，I5)＝(x，y)；

(M，I)＝(3x+2，2y+1)-＞(M6，I6)＝(x，y)；其中

(M1，I1)、(M2，I2)、(M3，I3)、(M4，I4)、(M5，I5)、(M6，I6)分别表示所述第一存储器、所述第二存储器、所述第三存储器、所述第四存储器、所述第五存储器和所述第六存储器的行、列地址，(M，I)表示所述第一存储器、所述第二存储器、所述第三存储器、所述第四存储器、所述第五存储器和所述第六存储器在所述第一映射地址中对应的映射行、列地址，x、y与所述第一映射地址的均分行、列地址对应。

Images