CN102521180B - 一种多通道实时直读存储器结构 - Google Patents
一种多通道实时直读存储器结构 Download PDFInfo
- Publication number
- CN102521180B CN102521180B CN201110395981.0A CN201110395981A CN102521180B CN 102521180 B CN102521180 B CN 102521180B CN 201110395981 A CN201110395981 A CN 201110395981A CN 102521180 B CN102521180 B CN 102521180B
- Authority
- CN
- China
- Prior art keywords
- passage
- channel
- data
- storer
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本发明公开了一种多通道实时直读存储器结构，包括：存储器由第一通道存储器和差异寄存器组组成；与存储器连接的分时复用控制器，该分时复用控制器包括一个状态机和一组缓冲数据寄存器；与分时复用控制器连接的包括第一通道的多个通道控制器，所述状态机控制各通道以时间片轮转，所述缓冲数据寄存器用于对各通道的数据缓冲，所述第一存储器用于存储第一通道的完整存储数据，所述差异寄存器组用于存储排除第一通道的多个通道中其它通道与第一通道差异的存储数据。采用上述提出的多通道实时直接访问存储器技术方案，避免了存储器重复存储相同数据造成存储空间的资源浪费，各个通道在不同的时间片中访问存储器，提高了集成电路的效率，降低了功耗。
Description
技术领域
本发明属于集成电路技术领域，特别涉及一种多通道实时直读存储器结构。
背景技术
HDMI技术以其传输质量高、控制便捷、版权保护等特点，带来了视频传输技术的革命。HDMI接口也由单一的链接，发展到今天的多端口的切换。在多源HDMI切换数据中，当源端设备接入以后，通过DDC通道获取EDID信息，系统为每个DDC通道配置了一个存储器用于预置EDID数据。为每个DDC通道配置一个预置了EDID信息的存储器，解决了多源HDMI接口之间EDID数据的有效获取。
通常在一个具有HDMI多源输入，一个终端显示输出的系统中，EDID数据的存储和获取通常采用如图1、图2的设计。
图1中，系统为每个HDMI通道配置了一个EDID ROM。当系统中存在N个通道时，需相应的配置N个EDID ROM，用于存储EDID信息。此方案解决了多通道实时获取EDID数据，但多个EDID ROM分离元件的存在，增加了产商的材料费用。
图2中，芯片集成了EDID存储器，采用多路控制器控制多通道访问EDID存储器，获取EDID信息。多路控制器中存在多个选择器，当存在N个通道时，对应的存在N个选择器。选择器用于选择EDID数据。此方案集成了EDID存储器，解决了大量分离元件存在带来的物料增加，但多路通道访问EDID存储器，采用的选择器占用了芯片大量的资源，降低了集成电路效率。
发明内容
本发明的目的是提供一种多通道实时直读存储器结构，以解决现有技术中多通道实时直读存储器结构较为复杂，占用过多资源的问题。
本发明的技术方案是，一种多通道实时直读存储器结构，该结构包括：
存储器，该存储器由第一通道存储器和差异寄存器组组成；
与存储器连接的分时复用控制器，该分时复用控制器包括一个状态机和一组缓冲数据寄存器；
与分时复用控制器连接的包括第一通道的多个通道控制器，其中，所述状态机控制各通道以时间片轮转，所述缓冲数据寄存器用于对各通道的数据缓冲，所述第一存储器用于存储第一通道的完整存储数据，所述差异寄存器组用于存储排除第一通道的多个通道中其它通道与第一通道差异的存储数据。
优选的，所述的通道控制器包括并转串模块和数据交换控制信号生成器。
优选的，所述状态机的状态数目M由通道个数N决定，满足M＝N+1关系，
状态机的状态依次分别定义为第一通道状态、第二通道状态、……、第N通道状态和一个结束等待状态，
当状态机检测到任何一个通道访问存储器时，状态机开始进入第一通道状态，随着时间片的轮转，直到进入最后一个结束等待状态，此时状态机将停止在这一状态，此后状态机将一直检测是否有通道访问存储器，若有，状态机进入第一通道状态，以此反复的运转。
优选的，所述的多通道实时直读存储器读写操作包括步骤：
分时复用控制器检测有无通道访问存储器，若有，生成状态机复位信号进入第一通道状态，若无，则操作结束；
当状态机生成复位信号进入第一通道状态，系统检测第一通道缓冲数据寄存器写使能信号EN1，若有效，匹配地址，从存储器中获取有效的数据，从而更新第一通道缓冲数据寄存器中的数据，若无效，则不更新，跳转到第二通道状态，执行第一通道状态相同的操作，直到执行到第N通道状态，最后进入结束等待状态。
进一步的，所述的通道是HDMI接口标准的DDC通道，存储器用于存储各通道的EDID数据，N组EDID数据被存储于同一个存储器和差异寄存器组中，差异寄存器组为3(N-1)个字节容量，用于存储除第一通道以外的DDC通道与第一通道差异数据的存储部分，这里，N是非零整数。
本发明的多通道实时直接访问存储器的技术方案，实现方法是当几组数据相同部分占一组完整数据很大比例时，采用分别存储一组完整数据和其它组数据与之差异的数据，各通道通过分时复用访问存储器资源。采用上述提出的多通道实时直接访问存储器技术方案，避免了存储器重复存储相同数据造成存储空间的资源浪费；采用分时复用的方法，各个通道在不同的时间片中访问存储器，共享资源，提高了集成电路的效率，降低了功耗。
附图说明
图1现有技术中一种多通道实时直读存储器结构图
图2现有技术中另一种多通道实时直读存储器结构图
图3本发明实施例中多通道实时直读存储器的系统框图
图4本发明实施例中通道控制器结构图
图5本发明实施例中分时复用状态机控制器结构图
图6本发明实施例中多通道实时直读存储器方案的流程图
具体实施方式
以下结合附图进一步说明本发明的具体实施方式，实施方案采用4个通道。
如图3，多通道实时直接访问存储器的系统框图，包括：存储器、4个接口通道控制器和分时复用状态机控制器。
存储器：用于存储各通道的数据，包括通道1存储器和差异寄存器组。通道1存储器是用于存储通道1完整数据的存储部分；差异寄存器组是用于存储其它通道与通道1差异数据的存储部分。
4个接口通道控制器：它们采用相同的结构，用于连接外设接口与存储器，以大小相同时间片轮转共享使用存储器。并行8位数据从存储器传输到通道时，数据将被串行化，以匹配外部设备的传输速度。
分时复用状态机控制器：包括控制各个通道时间片轮转的一组状态机和一组用于缓存4个通道的4个缓冲数据寄存器。通道个数是4，所以状态机的状态数目是5，依次定义为通道1，通道2，通道3，通道4，结束等待状态。
上述的4个接口通道控制器，采用相同的结构，如图4，其通道控制器包括并转串模块和数据交换控制信号生成器。数据交换控制信号生成器产生控制信号，控制通道获取有效数据，同时控制并转串模块，实现数据从并行到串行的转换。
上述的分时复用状态机控制器，状态图如图5，图中状态机复位信号生成电路产生开始信号进入状态机，状态机系统默认在通道1状态。当开始信号到来，系统从通道1状态轮转执行到通道4状态，最后到结束等待状态。状态机将一直停留在结束等待状态，以等待下一次开始复位信号的到来。
多通道访问存储器时，有两种情况：同一个时间只有一个通道读取存储器；同一个时间有大于2个通道读取存储器。状态机在任意一个通道状态中设置了缓冲寄存器写使能信号，在通道状态执行过程中，依次判断缓冲寄存器写使能信号，若有效，则开始比较地址，从存储器中获取有效数据，然后更新缓冲寄存器；若无效，缓冲寄存器将不被更新。
上述的多通道实时直接访问存储器的设计流程如图6，图中系统上电复位后：
第一步：分时复用的状态机控制器开始检测有无通道访问存储器，若有，生成状态机复位信号进入通道1状态；若无，则分时复用存储器操作结束。
第二步：当状态机生成复位信号进入通道1状态，系统检测通道1状态缓冲寄存器写使能信号EN1，若有效，匹配地址，从存储器中获取有效的数据，从而更新缓冲寄存器1中的数据；若无效，则不更新缓冲寄存器1。跳转到通道2状态，依次执行通道1状态相同的操作；直到执行到通道4状态，最后进入结束等待状态。
第三步：在执行的过程中，系统将一直检测各通道访问存储器信号，若有，系统将通过状态机复位信号生成器，产生状态机复位信号，系统进入状态机控制器通道1状态，依次执行第二步操作。
对于HDMI接口，可以有如下实施例。实施方案采用4个HDMI接口，即存在4个DDC访问通道。HDMI多通道实时直读存储器的系统，包括：存储器、4个DDC通道控制器和分时复用状态机控制器。
存储器：用于存储各通道的EDID数据，包括通道1存储器和差异寄存器组。通道1存储器是用于存储通道1完整EDID数据的存储部分；差异寄存器组是用于存储其它DDC通道与通道1差异数据的存储部分，每个DDC通道与通道1比较存在3个字节的差异数据，即存在9个字节的差异寄存器组。
4个DDC通道控制器：它们采用相同的结构，用于连接外设接口与存储器，以大小相同时间片轮转共享使用存储器。并行8位数据从存储器传输到DDC通道时，数据将被串行化，以匹配外部设备的传输速度。
分时复用状态机控制器：包括控制各个DDC通道时间片轮转的一组状态机和一组用于缓存4个DDC通道的4个缓冲数据寄存器。DDC通道个数是4，所以状态机的状态数目是5，依次定义为通道1，通道2，通道3，通道4，结束等待状态。
上述的4个DDC通道控制器，采用相同的结构，如图4，其通道控制器包括并转串模块和数据交换控制信号生成器。数据交换控制信号生成器产生控制信号，控制通道获取有效数据，同时控制并转串模块，实现数据从并行到串行的转换。
为了使HDMI的多路DDC通道实时直接的访问EDID存储器，提高集成电路效率，采用分时复用状态机控制多路DDC通道访问EDID存储器。在HDMI多源接口芯片的设计中，各通道EDID数据存在3个字节的差异，设计中EDID数据存储可以采用分别存储一组完整数据和其余组数据与之差异数据的方法，减小芯片面积。N组EDID数据被存储于同一个存储器和3(N-1)个差异寄存器组中。
Claims (5)
1.一种多通道实时直读存储器结构，其特征在于，该结构包括：
存储器，该存储器由第一通道存储器和差异寄存器组组成；
与存储器连接的分时复用控制器，该分时复用控制器包括一个状态机和一组缓冲数据寄存器；
与分时复用控制器连接的包括第一通道的多个通道控制器，其中，
所述状态机控制各通道以时间片轮转，所述缓冲数据寄存器用于对各通道的数据缓冲，所述第一通道存储器用于存储第一通道的完整存储数据，所述差异寄存器组用于存储除第一通道以外的通道与第一通道差异的存储数据。
2.如权利要求1所述的多通道实时直读存储器结构，其特征在于，所述的通道控制器包括并转串模块和数据交换控制信号生成器。
3.如权利要求1所述的多通道实时直读存储器结构，其特征在于，所述状态机的状态数目M由通道个数N决定，满足M＝N+1关系，
状态机的状态依次分别定义为第一通道状态、第二通道状态、……、第N通道状态和一个结束等待状态，
当状态机检测到任何一个通道访问存储器时，状态机开始进入第一通道状态，随着时间片的轮转，直到进入最后一个结束等待状态，此时状态机将停止在这一状态，此后状态机将一直检测是否有通道访问存储器，若有，状态机进入第一通道状态，以此反复的运转。
4.如权利要求1所述的多通道实时直读存储器结构，其特征在于，所述的多通道实时直读存储器读写操作包括步骤：
分时复用控制器检测有无通道访问存储器，若有，生成状态机复位信号进入第一通道状态，若无，则操作结束；
当状态机生成复位信号进入第一通道状态，系统检测第一通道缓冲数据寄存器写使能信号EN1，若有效，匹配地址，从存储器中获取有效的数据，从而更新第一通道缓冲数据寄存器中的数据，若无效，则不更新，跳转到第二通道状态，执行第一通道状态相同的操作，直到执行到第N通道状态，最后进入结束等待状态。
5.如权利要求1所述的多通道实时直读存储器结构，其特征在于，所述的通道是HDMI接口标准的DDC通道，存储器用于存储各通道的EDID数据，N组EDID数据被存储于同一个存储器和差异寄存器组中，差异寄存器组为3(N-1)个字节容量，用于存储除第一通道以外的DDC通道与第一通道差异数据的存储部分，这里，N是非零整数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110395981.0A CN102521180B (zh) | 2011-12-02 | 2011-12-02 | 一种多通道实时直读存储器结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110395981.0A CN102521180B (zh) | 2011-12-02 | 2011-12-02 | 一种多通道实时直读存储器结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102521180A CN102521180A (zh) | 2012-06-27 |
| CN102521180B true CN102521180B (zh) | 2014-10-22 |
Family
ID=46292109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110395981.0A Active CN102521180B (zh) | 2011-12-02 | 2011-12-02 | 一种多通道实时直读存储器结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102521180B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107391422A (zh) * | 2017-07-19 | 2017-11-24 | 上海航天测控通信研究所 | 多路异步串行通讯数据访问系统及方法 |
| CN107391071A (zh) * | 2017-07-31 | 2017-11-24 | 苏州佳世达电通有限公司 | 显示设备及用于显示设备的接口切换方法 |
| CN107884627A (zh) * | 2017-10-20 | 2018-04-06 | 上海四旻机电科技有限公司 | 一种多通道高精度pwm测量模块 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2919745Y (zh) * | 2006-07-05 | 2007-07-04 | 海信集团有限公司 | Hdmi接口的多路切换扩展电路及电视机 |
| CN101937409A (zh) * | 2010-09-02 | 2011-01-05 | 中国电子科技集团公司第三十八研究所 | 分时复用存储器直接访问控制器 |
| CN202332303U (zh) * | 2011-12-02 | 2012-07-11 | 百利通科技（扬州）有限公司 | 一种多通道实时直读存储器结构 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7464241B2 (en) * | 2004-11-22 | 2008-12-09 | Intel Corporation | Memory transaction burst operation and memory components supporting temporally multiplexed error correction coding |
| US7428603B2 (en) * | 2005-06-30 | 2008-09-23 | Sigmatel, Inc. | System and method for communicating with memory devices via plurality of state machines and a DMA controller |
-
2011
- 2011-12-02 CN CN201110395981.0A patent/CN102521180B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2919745Y (zh) * | 2006-07-05 | 2007-07-04 | 海信集团有限公司 | Hdmi接口的多路切换扩展电路及电视机 |
| CN101937409A (zh) * | 2010-09-02 | 2011-01-05 | 中国电子科技集团公司第三十八研究所 | 分时复用存储器直接访问控制器 |
| CN202332303U (zh) * | 2011-12-02 | 2012-07-11 | 百利通科技（扬州）有限公司 | 一种多通道实时直读存储器结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102521180A (zh) | 2012-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101611516B1 (ko) | 직렬 포트 메모리 통신 레이턴시 및 신뢰성을 향상시키기 위한 방법 및 시스템 | |
| JP6127038B2 (ja) | メモリシステムおよび方法 | |
| US7978721B2 (en) | Multi-serial interface stacked-die memory architecture | |
| KR101467623B1 (ko) | 메모리 모듈 및 메모리 모듈 제어 방법 | |
| CN109656851B (zh) | 一种时间确定的包括多路高速总线通道及共享接口的系统 | |
| US20030088743A1 (en) | Mobile wireless communication device architectures and methods therefor | |
| US20130024621A1 (en) | Memory-centered communication apparatus in a coarse grained reconfigurable array | |
| JP2013520721A (ja) | 異なるメモリ種類にアクセスする異なる速度での時分割多重化 | |
| WO2021207919A1 (zh) | 控制器、存储器件访问系统、电子设备和数据传输方法 | |
| JP2012521612A (ja) | コンフィギュラブルな帯域幅メモリ・デバイスおよび方法 | |
| CN102521180B (zh) | 一种多通道实时直读存储器结构 | |
| CN101769988A (zh) | 芯片调试方法、系统和调试模块 | |
| CN102404183B (zh) | 仲裁方法和仲裁器 | |
| CN202332303U (zh) | 一种多通道实时直读存储器结构 | |
| US20220147097A1 (en) | Synchronization signal generating circuit, chip and synchronization method and device, based on multi-core architecture | |
| US8127108B2 (en) | Apparatus, system and method for prefetching data in bus system | |
| US8599886B2 (en) | Methods and apparatus for reducing transfer qualifier signaling on a two-channel bus | |
| CN111831209A (zh) | 数据存取装置及系统 | |
| US20100268854A1 (en) | System and method for utilizing peripheral first-in-first-out (fifo) resources | |
| US11755502B2 (en) | Methods of controlling power consumption, boards, electronic devices and storage media | |
| US8139615B2 (en) | Data processing apparatus | |
| CN115328832B (zh) | 一种基于pcie dma的数据调度系统与方法 | |
| KR101324580B1 (ko) | 복수의 ｄｍａ 채널을 갖는 메모리 시스템 및 복수의 ｄｍａ 채널에 대한 통합 관리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170717 Address after: 3, building 20, building 481, 200233 Guiping Road, Shanghai Patentee after: Bailitong Electronic Co., Ltd. (Shanghai) Address before: 225009 building, building 108, Weiyang Road, Yangzhou, Jiangsu, China Patentee before: Pericom Technology (Yangzhou) Co., Ltd. |
|
| TR01 | Transfer of patent right |