CN101937409A - 分时复用存储器直接访问控制器 - Google Patents
分时复用存储器直接访问控制器 Download PDFInfo
- Publication number
- CN101937409A CN101937409A CN 201010273958 CN201010273958A CN101937409A CN 101937409 A CN101937409 A CN 101937409A CN 201010273958 CN201010273958 CN 201010273958 CN 201010273958 A CN201010273958 A CN 201010273958A CN 101937409 A CN101937409 A CN 101937409A
- Authority
- CN
- China
- Prior art keywords
- peripheral
- time
- data
- memory bus
- dma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Bus Control (AREA)
Abstract
本发明公开了一种分时复用存储器直接访问控制器，其包括：多个以统一规模的数据片为单位的外设访问通道，用于连接外设接口和宽带存储总线；分时复用多路器，用于在不同的时间片将不同的外设访问通道与宽带存储总线连接；控制模块，包括一组控制寄存器及控制信号产生逻辑电路，以便配置端口，用于输入控制寄存器的编号和控制数据，并对各个控制寄存器进行配置，控制信号产生逻辑电路根据控制寄存器的值产生时序控制信号，控制外设访问通道和分时复用多路器。将每个外设的DMA操作以统一规模的数据片为单位来进行，在不同的时隙传输属于不同外设通道的数据片，通过分时复用，提高了DMA的吞吐率。
Description
技术领域
本发明涉及一种分时复用存储器直接访问控制器，属微处理器存储器技术领域。
背景技术
存储器直接访问(Direct Memory Access，以下简称DMA)，是一种微处理器干预最少的数据传输技术，直接在存储器和外设之间传输数据。DMA，由独立于微处理器的、称为DMA控制器的第三方控制模块进行管理，DMA控制器与微处理器共享存储总线。
随着微电子技术的发展，集成电路集成度的日益提高，微处理器上集成的功能部件越来越多，微处理器的存储总线带宽也越来越宽，存储总线带宽与单个外设带宽之间的差异也越来越大。在这种背景下，以外设直接访问宽带存储总线，就会造成外设访问期间宽带存储总线带宽的浪费；在有两个及两个以上外设存在的情况下，限制了DMA的吞吐率；同时，当两个及两个以上的外设不得不排队以获得存储总线的访问权限时，实际上也降低了每个外设的传输带宽。
发明目的
本发明的目的在于提供一种能够平衡处微理器的宽带存储总线与两个及两个以上相对慢速的外设之间的带宽差异，克服两个及两个以上外设直接访问宽带存储总线时的带宽浪费，使存储总线访问权在不同的时隙授予不同的外设通道，以充分利用宽带存储总线的带宽，满足每个慢速外设的DMA带宽需求的分时复用存储器直接访问控制器。
发明内容
其技术方案是：一种分时复用存储器直接访问控制器，包括：
一多个以统一规模的数据片为单位的外设访问通道，用于连接外设接口和宽带存储总线，当数据从宽带存储总线向外设传输时，将宽带存储总线的数据串行化，以匹配外设带宽；当数据从外设向宽带存储总线传输时，将外设接口的相对慢速数据并行化，以匹配宽带存储总线带宽；
-分时复用多路器，用于在不同的时间片将不同的外设访问通道与宽带存储总线连接；
-控制模块，包括一组控制寄存器、控制信号产生逻辑电路和一个配置端口；配置端口，用于输入控制寄存器的编号和控制数据；控制信号产生逻辑电路根据配置端口的输入配置各个控制寄存器，并根据控制寄存器的状态产生时序控制信号，控制各个外设访问通道和分时复用多路器。
其技术效果是：本发明分时复用存储器直接访问控制器，平衡了处微理器的宽带存储总线与两个及两个以上相对慢速的外设之间的带宽差异，避免了慢速外设直接访问宽带存储总线造成的宽带存储总线的带宽浪费，将每个外设的DMA操作以统一规模的数据片为单位来进行，在不同的时隙传输属于不同外设通道的数据片，通过分时复用，提高了DMA的吞吐率。
附图说明
图1是分时复用DMA控制器架构示意图；
图2是分时复用DMA操作流程图；
图3是分时复用DMA控制器与存储总线接口时序示意图。
具体实施方式
如图1所示，一种分时复用存储器直接访问控制器，包括：
-以统一规模的数据片为单位的外设访问通道，用于连接外设接口和宽带存储总线，当数据从宽带存储总线向外设传输时，将宽带存储总线的数据串行化，以匹配外设带宽；当数据从外设向宽带存储总线传输时，将外设接口的相对慢速数据并行化，以匹配宽带存储总线带宽。
-分时复用多路器，用于在不同的时间片将不同的外设访问通道与宽带存储总线连接；
-控制模块，包括一组控制寄存器、控制信号产生逻辑电路和一个配置端口；该组控制寄存器是可配置的，并且每个控制寄存器对应一个唯一的编号，以便配置端口；配置端口，用于输入控制寄存器的编号和控制数据；控制信号产生逻辑电路根据配置端口的输入配置各个控制寄存器，并根据控制寄存器的状态产生时序控制信号，控制各个外设访问通道和分时复用多路器。
上述以统一规模的数据片为单位的多个外设访问通道，每个外设访问通道包括一个缓冲寄存器组及一个先进先出缓冲器(FIFO buffer，First In First Out buffer)。缓冲寄存器组的规模、先进先出缓冲器的深度以及分时复用多路器的端口宽度必须与宽带存储总线的带宽匹配，分时复用多路器的端口数必须和慢速外设的通道数匹配，匹配的原则如下：
定义宽带存储总线的带宽及慢速外设的带宽都以“字节/秒”为单位；
定义直接存储器访问过程中的数据都以字节为单位；
定义宽带存储总线带宽是慢速外设平均带宽的N倍，即1≤N≤32；
定义慢速外设的数目为M，则所述缓冲寄存器组的规模为N字节，所述先进先出缓冲的深度为N字节，所述分时复用多路器的输入端口数为M、输入端口宽度为N字节。
上述控制寄存器包括一个通道使能寄存器CHER、一个通道状态寄存器CHSR、最多三十二个通道传输长度寄存器CHLR0～CHLR31。使能寄存器共32位，其中的每一位CHER代表一个外设访问通道是否被使能，在CHER为1时，表明对应外设访问通道被使能，反之表明该通道没有被使能，只有被使能的外设访问通道才能参与分时复用DMA传输。通道状态寄存器共32位，其中的每一位CHSR对应代表一个外设访问通道的状态，在CHSR为1时，表明对应外设通道已经准备好，能够进行一个数据片的传输，反之表明对应通道没有准备好，当前传输周期不能进行数据片传输。三十二个通道传输长度寄存器CHLR0～CHLR31，每个通道传输长度寄存器位宽为32位，其中的数值代表对应外设通道DMA传输的数据总长度，这样，每个外设所能传输的数据长度最少为0字节，最多为232-1＝4294967295字节。
上述分时复用DMA的处理流程如图2所示，当控制寄存器CHER被配置时，触发一个分时复用DMA启始信号Bgn，该信号变低一个存储总线周期，就表明分时复用DMA启动。分时复用DMA启动之后，按照下述步骤进行操作：
第一步，首先按位检测通道使能寄存器CHER，记录下被使能的外设通道总数T，并将通道变量t初始化为0。
第二步，检测第t个被使能的通道是否准备好，若准备好，则传输第t个被使能通道的一个数据片，否则检测下一个被使能的通道。通道准备好的条件是，缓冲寄存器组已填满、或对应通道的传输长度已经达到，具体而言分为两种情况：当从外设通道向存储总线传输时，对应通道的缓冲寄存器组被来自先进先出缓冲的数据填满、或对应通道传输长度规定的最后一个字节写入了缓冲寄存器组，就表明该通道已准备好；当从存储总线向外设传输时，对应通道的缓冲寄存器组已被来自存储总线的数据填满、或对应通道传输长度规定的最后一个字节写入了缓冲寄存器组，就表明该通道已准备好。
第三步，当传输完第t个被使能通道的一个数据片之后，检测该通道的传输是否完成，当该通道传输完成时，清除该通道在CHER寄存器中的对应位；否则将通道变量t加1并对K取模值，之后返回第二步。第t个被使能通道传输完成的条件是，该通道对应的传输长度寄存器规定的所有字节都已传输完毕。
第四步，当第t个被使能通道传输完成、并清除CHER中的对应位之后，检测CHER是否被全部清除，当CHER被全部清除时，表明所有通道的传输全部完成，即分时复用DMA结束；当CHER没有被全部清除时，返回第一步，继续剩下的DMA传输。
如图3所示，当CHER被配置时，触发一个分时复用DMA启始信号Bgn，Bgn信号变低一个存储总线周期，表示分时复用DMA传输开始；Req信号变低一个存储总线周期，表示分时复用DMA控制器向存储总线申请一个数据片的传输；Ack信号变低，表示存储总线相应传输请求，DMA控制器能够进行一个数据片的传输；Bus信号表示分时复用DMA控制器与存储总线之间传输的数据，Ch0 slice0表示第0个外设通道传输的第0个数据片、Ch1slice0表示第1个外设通道传输的第0个数据片……以此类推。
Claims (4)
1.分时复用存储器直接访问控制器，其特征在于，包括：
-多个以统一规模的数据片为单位的外设访问通道，用于连接外设接口和宽带存储总线，当数据从宽带存储总线向外设传输时，将宽带存储总线的数据串行化，以匹配外设带宽；当数据从外设向宽带存储总线传输时，将外设接口的相对慢速数据并行化，以匹配宽带存储总线带宽；
-分时复用多路器，用于在不同的时间片将不同的外设访问通道与宽带存储总线连接；
-控制模块，包括一组控制寄存器、控制信号产生逻辑电路和一个配置端口；配置端口，用于输入控制寄存器的编号和控制数据；控制信号产生逻辑电路根据配置端口的输入配置各个控制寄存器，并根据控制寄存器的状态产生时序控制信号，控制各个外设访问通道和分时复用多路器。
2.如权利要求1所述的分时复用存储器直接访问控制器，其特征在于：所述多个以统一规模的数据片为单位的外设访问通道，每个外设访问通道包括一个缓冲寄存器组及一个先进先出缓冲器。
3.如权利要求2所述的分时复用存储器直接访问控制器，其特征在于：所述缓冲寄存器组的规模与宽带存储总线的带宽匹配，定义宽带存储总线的带宽及慢速外设的带宽都以“字节/秒”为单位；
定义直接存储器访问过程中的数据都以字节为单位；
定义宽带存储总线带宽是慢速外设平均带宽的N倍，即1≤N≤32；
定义慢速外设的数目为M，则所述缓冲寄存器组的规模为N字节，所述先进先出缓冲的深度为N字节，所述分时复用多路器的输入端口数为M、输入端口宽度为N字节。
4.如权利要求1所述的分时复用存储器直接访问控制器，其特征在于：所述控制寄存器包括一个通道使能寄存器、一个通道状态寄存器和多个通道传输长度寄存器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010273958XA CN101937409B (zh) | 2010-09-02 | 2010-09-02 | 分时复用存储器直接访问控制器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010273958XA CN101937409B (zh) | 2010-09-02 | 2010-09-02 | 分时复用存储器直接访问控制器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101937409A true CN101937409A (zh) | 2011-01-05 |
| CN101937409B CN101937409B (zh) | 2012-06-27 |
Family
ID=43390745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010273958XA Active CN101937409B (zh) | 2010-09-02 | 2010-09-02 | 分时复用存储器直接访问控制器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101937409B (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102521180A (zh) * | 2011-12-02 | 2012-06-27 | 百利通科技（扬州）有限公司 | 一种多通道实时直读存储器结构 |
| CN103226529A (zh) * | 2012-01-31 | 2013-07-31 | 上海华虹集成电路有限责任公司 | 基于Nandflash的双端口存储器电路 |
| CN104076233A (zh) * | 2014-07-18 | 2014-10-01 | 彭浩明 | 老化程度检测方法及检测装置 |
| CN105740156A (zh) * | 2014-12-08 | 2016-07-06 | 联想(北京)有限公司 | 访问控制方法及装置、访问方法、存储方法及访问系统 |
| CN106683694A (zh) * | 2016-12-19 | 2017-05-17 | 西安微电子技术研究所 | 一种速率自适应的存储器接口电路 |
| CN109859684A (zh) * | 2017-11-30 | 2019-06-07 | 乐金显示有限公司 | 显示装置及其接口方法 |
| CN111198532A (zh) * | 2020-01-20 | 2020-05-26 | 北京韬盛科技发展有限公司 | 一种分时复用交叉启停系统及其控制方法 |
| CN112463668A (zh) * | 2020-11-20 | 2021-03-09 | 华中科技大学 | 一种基于stt-mram的多通道高速数据访存结构 |
| CN116662228A (zh) * | 2023-06-16 | 2023-08-29 | 深圳市东方聚成科技有限公司 | 分时复用局部存储器的访问方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101504633A (zh) * | 2009-03-27 | 2009-08-12 | 北京中星微电子有限公司 | 一种多通道dma控制器 |
| CN201465098U (zh) * | 2009-07-14 | 2010-05-12 | 浪潮电子信息产业股份有限公司 | 一种多通道交叉的dma |
-
2010
- 2010-09-02 CN CN201010273958XA patent/CN101937409B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101504633A (zh) * | 2009-03-27 | 2009-08-12 | 北京中星微电子有限公司 | 一种多通道dma控制器 |
| CN201465098U (zh) * | 2009-07-14 | 2010-05-12 | 浪潮电子信息产业股份有限公司 | 一种多通道交叉的dma |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102521180B (zh) * | 2011-12-02 | 2014-10-22 | 百利通科技（扬州）有限公司 | 一种多通道实时直读存储器结构 |
| CN102521180A (zh) * | 2011-12-02 | 2012-06-27 | 百利通科技（扬州）有限公司 | 一种多通道实时直读存储器结构 |
| CN103226529A (zh) * | 2012-01-31 | 2013-07-31 | 上海华虹集成电路有限责任公司 | 基于Nandflash的双端口存储器电路 |
| CN103226529B (zh) * | 2012-01-31 | 2017-03-15 | 上海华虹集成电路有限责任公司 | 基于Nandflash的双端口存储器电路 |
| CN104076233B (zh) * | 2014-07-18 | 2017-03-15 | 彭浩明 | 老化程度检测方法及检测装置 |
| CN104076233A (zh) * | 2014-07-18 | 2014-10-01 | 彭浩明 | 老化程度检测方法及检测装置 |
| CN105740156B (zh) * | 2014-12-08 | 2019-01-15 | 联想(北京)有限公司 | 访问控制方法及装置、访问方法、存储方法及访问系统 |
| CN105740156A (zh) * | 2014-12-08 | 2016-07-06 | 联想(北京)有限公司 | 访问控制方法及装置、访问方法、存储方法及访问系统 |
| CN106683694A (zh) * | 2016-12-19 | 2017-05-17 | 西安微电子技术研究所 | 一种速率自适应的存储器接口电路 |
| CN109859684A (zh) * | 2017-11-30 | 2019-06-07 | 乐金显示有限公司 | 显示装置及其接口方法 |
| CN111198532A (zh) * | 2020-01-20 | 2020-05-26 | 北京韬盛科技发展有限公司 | 一种分时复用交叉启停系统及其控制方法 |
| CN111198532B (zh) * | 2020-01-20 | 2021-06-22 | 北京韬盛科技发展有限公司 | 一种分时复用交叉启停系统及其控制方法 |
| CN112463668A (zh) * | 2020-11-20 | 2021-03-09 | 华中科技大学 | 一种基于stt-mram的多通道高速数据访存结构 |
| CN112463668B (zh) * | 2020-11-20 | 2021-10-22 | 华中科技大学 | 一种基于stt-mram的多通道高速数据访存结构 |
| CN116662228A (zh) * | 2023-06-16 | 2023-08-29 | 深圳市东方聚成科技有限公司 | 分时复用局部存储器的访问方法 |
| CN116662228B (zh) * | 2023-06-16 | 2024-01-30 | 深圳市东方聚成科技有限公司 | 分时复用局部存储器的访问方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101937409B (zh) | 2012-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101937409B (zh) | 分时复用存储器直接访问控制器 | |
| EP1716474B1 (en) | Adaptive-allocation of i/o bandwidth using a configurable interconnect topology | |
| CN100568008C (zh) | 一种片上多核处理器的测试电路及其可测试性设计方法 | |
| CN100471156C (zh) | 数据总线桥接器及其工作方法 | |
| EP2457154B1 (en) | Pseudo-synchronous time division multiplexing | |
| CN103530245B (zh) | 一种基于fpga的srio互联交换装置 | |
| CN101383712A (zh) | 一种片上网络的路由节点微结构 | |
| WO2010129096A2 (en) | A packetized interface for coupling agents | |
| CN110188059A (zh) | 数据有效位统一配置的流控式fifo缓存结构及方法 | |
| CN209149287U (zh) | 大数据运算加速系统 | |
| CN108259390A (zh) | 互连总线中虚拟通道的优先级推送方法和装置 | |
| CN104657297B (zh) | 计算设备扩展系统及扩展方法 | |
| CN206946471U (zh) | 一种多通道共享读写sdram的电路装置 | |
| CN114679423B (zh) | 一种面向流控机制的无死锁可扩展互连裸芯架构 | |
| CN107832249A (zh) | 三线实现和带有spi接口外设进行通讯的系统及方法 | |
| CN102521180B (zh) | 一种多通道实时直读存储器结构 | |
| CN106487364A (zh) | 一种时钟缓冲器电路和集成电路 | |
| CN103116557B (zh) | 基于计数变化进行动态超时控制的数据接收方法 | |
| CN106683694A (zh) | 一种速率自适应的存储器接口电路 | |
| CN101192208A (zh) | 一种基于8位处理器的双总线电路 | |
| CN111752689B (zh) | 一种基于数据流的神经网络多引擎同步计算系统 | |
| KR101527674B1 (ko) | 백플레인, 이를 이용한 제어 시스템 및 방법 | |
| EP1733309A1 (en) | Integrated circuit and method for transaction retraction | |
| CN101795284A (zh) | Sata链接层发送数据通路及fifo存储优化的方法 | |
| CN202332303U (zh) | 一种多通道实时直读存储器结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20191119 Address after: 5 / F, airborne center, 38 new area, No. 199, Xiangzhang Avenue, hi tech Zone, Hefei City, Anhui Province 230000 Patentee after: Anhui core Century Technology Co., Ltd. Address before: 230088, 199 camphor Road, Shushan District, Anhui, Hefei Patentee before: No.38 Inst., China Electronic Sci. & Tech. Group Co. |
|
| TR01 | Transfer of patent right |