CN112463668B - 一种基于stt-mram的多通道高速数据访存结构 - Google Patents

一种基于stt-mram的多通道高速数据访存结构 Download PDF

Info

Publication number
CN112463668B
CN112463668B CN202011310989.8A CN202011310989A CN112463668B CN 112463668 B CN112463668 B CN 112463668B CN 202011310989 A CN202011310989 A CN 202011310989A CN 112463668 B CN112463668 B CN 112463668B
Authority
CN
China
Prior art keywords
channel
stt
mram
asynchronous fifo
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011310989.8A
Other languages
English (en)
Other versions
CN112463668A (zh
Inventor
刘冬生
陆家昊
刘子龙
成轩
魏来
卢楷文
马贤
刘波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Hikstor Technology Co Ltd
Original Assignee
Huazhong University of Science and Technology
Hikstor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology, Hikstor Technology Co Ltd filed Critical Huazhong University of Science and Technology
Priority to CN202011310989.8A priority Critical patent/CN112463668B/zh
Publication of CN112463668A publication Critical patent/CN112463668A/zh
Application granted granted Critical
Publication of CN112463668B publication Critical patent/CN112463668B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor

Abstract

本发明公开了一种基于STT‑MRAM的多通道高速数据访存结构，其特征在于，包括STT‑MRAM、高速总线、总线互联模块、多通道异步FIFO模块、通道仲裁器以及控制器；所述总线互联模块作为主机连接所述高速总线与所述多通道异步FIFO模块，通过调用所述高速总线来实现对所述STT‑MRAM的访问，完成所述多通道异步FIFO模块与STT‑MRAM之间的数据搬移；所述多通道异步FIFO模块用于缓存需要搬移的数据；所述通道仲裁器根据来自所述控制器的通道号，确定读写顺序和控制通道的转换；所述控制器用于产生访问所述STT‑MRAM的地址，同时接收来自连接着不同通道的设备的读写请求，并产生相应的通道号码输入给所述通道仲裁器。

Description

一种基于STT-MRAM的多通道高速数据访存结构
技术领域
本发明属于新型存储器读写电路技术领域，更具体地，涉及一种基于自旋转移力矩磁随机存储器(Spin-transfer torque Magnetic RAM,STT-MRAM)的多通道高速数据访存电路结构。
背景技术
随着技术的不断发展，处理器的主频和性能已经得到了飞速的增长，而相比之下，传统存储器访问速度的增长受到诸多限制，其数据访存的延迟相对于处理器主频而言不断增大，极大地限制了整体系统性能的提升。而通过采用多级缓存(Cache)体系结构以及增加数据局部性和Cache命中率的访存策略等方法能够对数据访存的平均延时有所缓解，但仍然不能从根本上解决问题。逐渐增大的处理器和存储器之间的性能差距，为下一代高性能计算机系统的高性能设计带来了极大的挑战。
当前人工智能已成为未来智能计算的核心趋势之一，人工智能算法理论已经表明数据需要在存储器与处理器之间不断进行大量交换。而存储墙的存在导致处理器的大部分时间和功耗是消耗在数据的搬移上，而不是数据的计算上。目前存储墙问题已经成为限制人工智能芯片提高性能和降低功耗的关键。在传统体系结构下，人工智能芯片的存储器通常由易失性存储器SRAM和非易失性存储器eFlash构成，eFlash毫秒级擦写速度严重影响了人工智能算法的运行效率。解决这些问题的一个有效途径之一就是将高速的非易失性存储器与存储计算结合起来。新型存储器STT-MRAM具有非易失性、高性能(读写速度和SRAM相当)、低功耗、高密度(与DRAM和Flash的密度相当)、高擦写次数(擦写次数>1013)及与CMOS工艺兼容等特点，STT-MRAM能够满足人工智能芯片对嵌入式存储器的要求。因此对于基于新型存储器STT-MRAM的高速数据访存电路结构的设计与研究具有重大意义。
而当前STT-MRAM的数据访存仍然采用传统的总线结构，当多个设备想要对STT-MRAM进行访存时，需要首先发起总线申请，然后通过总线仲裁器根据优先级先后响应各个设备的总线申请，而对于低速的设备，还需要使用总线桥将STT-MRAM连接的高速总线桥接到低速总线后再完成跨时钟域的数据传输。这种传统存储访问的总线结构对于具有高性能特性的新型存储器STT-MRAM来说存在访存效率低、控制逻辑复杂、功耗开销大的缺点。
发明内容
针对现有技术的缺陷和改进需求，本发明提供了一种STT-MRAM的多通道高速数据访存结构，其目的在于，充分利用STT-MRAM高速读写特性，以降低数据搬移过程中的总体延迟，提升存储器模块的整体性能。
为实现上述目的，本发明设计了一种基于STT-MRAM的多通道高速数据访存结构，其特征在于，包括STT-MRAM、高速总线、总线互联模块、多通道异步FIFO(First In FirstOut，先进先出)模块、通道仲裁器以及控制器；所述总线互联模块作为主机连接所述高速总线与所述多通道异步FIFO模块，通过调用所述高速总线来实现对所述STT-MRAM的访问，完成所述多通道异步FIFO模块与STT-MRAM之间的数据搬移；所述多通道异步FIFO模块用于缓存需要搬移的数据；所述通道仲裁器根据来自所述控制器的通道号，确定读写顺序和控制通道的转换；所述控制器用于产生访问所述STT-MRAM的地址，同时接收来自连接着不同通道的设备的读写请求，并产生相应的通道号码输入给所述通道仲裁器。
可选地，所述高速总线为高级扩展接口(AXI)总线，所述STT-MRAM具有AXI总线接口，连接到所述AXI总线上，作为从机等待所述主机发出访问请求。
可选地，所述多通道异步FIFO模块包括多组异步FIFO接收单元和异步FIFO发送单元；每个通道包含一组异步FIFO接收单元和异步FIFO发送单元，分别负责接收和发送数据的缓存。
可选地，每个所述通道相互独立，互不影响。
可选地，对每个异步FIFO接收单元和异步FIFO发送单元的读操作和写操作都以流水线方式进行。
可选地，所述基于STT-MRAM的多通道高速数据访存结构还包括接收数据分配器和发送数据选择器；所述接收数据分配器和发送数据选择器均连接至所述通道仲裁器、异步FIFO多通道模块和总线互联模块；所述通道仲裁器具有可配置工作模式，通过控制所述接收数据分配器和发送数据选择器，完成对通道的选择，实现单通道和多通道两种工作模式访问所述STT-MRAM。
可选地，所述通道仲裁器包括：独热码产生器、查找表、累加器和比较器；所述独热码产生器用于根据所述控制器输入的原始通道信号，产生有效独热码，其中所述有效独热码相互或操作得到所述原始通道信号，所述有效独热码被输入到所述查找表中；所述累加器用于产生所述查找表的地址；所述地址与所产生的有效独热码的总数输入到所述比较器中进行比较，当相等时，将所述地址重置为零，产生循环递增的所述地址，在每个时钟周期输出所述地址所对应的查找表的数值，则最终产生了循环通道选择的控制信号，实现了通道的时分复用。
可选地，所述独热码产生器产生独热码的方法包括：获取所述原始通道信号的位宽n，并产生n个独热码，其中n为正整数；获取所述原始通道信号中1的数量m，并从所述n个独热码中随机选择m个独热码进行或操作，其中所述m为小于等于n的正整数；判断所述m个独热码的或操作结果是否与所述原始通道信号相同，若是，则将所述m个独热码作为有效独热码输出；否则重新选择m个独热码进行或操作，直到或操作的结果与所述通道信号相同为止。
可选地，所述通道仲裁器还包括：选择器，用于每次选取一个所述独热码产生器产生的有效独热码，依次输入到所述查找表中。
根据本申请的另一个发明，还提供了一种数据存储器，该存储器采用上述的任意一种数据访存结构。
总体而言，本发明所构思的以上技术方案，能够取得以下有益效果：
(1)本发明的电路，通过高速总线对STT-MRAM进行直接读写，通过异步FIFO组实现处理单元和存储器之间跨时钟域的数据搬移，异步FIFO组的缓冲功能能够充分利用STT-MRAM的高性能特性，能够在保证数据不丢失的前提下以最高频率访问STT-MRAM，由此能够降低数据访存延迟，提高系统整体性能，同时控制逻辑简单，功耗开销低。
(2)本发明的电路，通道仲裁器产生选择控制信号，通过接收数据选择器和发送数据分配器，来完成对通道的选择，在多通道模式下，可采用时分复用策略，能够满足多种应用情况下，保持对STT-MRAM性能的充分释放。
附图说明
图1本发明实施例的一种基于STT-MRAM的多通道高速数据访存电路结构图；
图2为本发明实施例的一种通道仲裁器电路结构图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面结合附图及实施例，对本发明进行进一步的详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
为充分利用新型存储器STT-MRAM的高性能特性，实现适应多种应用场景的高速数据访存，本发明提供了一种基于STT-MRAM的多通道高速数据访存电路结构，如图1所示，包括：带有总线接口的STT-MRAM 102、高速总线104、总线互联模块106、通道仲裁器108、控制器110、多通道异步FIFO模块112。所述总线互联模块106作为主机连接所述高速总线104与所述多通道异步FIFO模块112，通过调用所述高速总线104来实现对所述STT-MRAM 102的访问，完成所述多通道异步FIFO模块112与STT-MRAM 102之间的数据搬移。所述多通道异步FIFO模块112用于缓存需要搬移的数据。所述通道仲裁器108根据来自所述控制器110的通道号，确定读写顺序和控制通道的转换。所述控制器110用于产生访问所述STT-MRAM 102的地址，同时接收来自连接着不同通道的设备120-124的读写请求，并产生相应的通道号码输入给所述通道仲裁器108。
在本申请的一个实施例中，所述高速总线为高级扩展接口(Advanced eXtensibleInterface，AXI)总线，所述STT-MRAM具有AXI总线接口，连接到所述AXI总线上，作为从机等待所述主机发出访问请求。在本申请的一个实施例中，采用AXI 3.0协议完成对新型存储器的数据访存。
所述控制器110的输出端与分别与高速总线104、通道仲裁器108和多通道异步FIFO模块112的输入端连接，输入端与设备120-124的输出端连接。
所述通道仲裁器108的第一输出端与所述总线互联模块106连接，第二输出端与发送数据选择器116和接收数据分配器114连接。本发明的电路，通过通道仲裁器产生发送数据选择器116和接收数据分配器114的选择控制信号。
所述多通道异步FIFO模块112与接收数据分配器、发送数据选择器116以及设备120-124连接，完成跨时钟域的数据缓存。
在本发明的一个实施例中，所述多通道异步FIFO模块112包括多组异步FIFO接收单元RX FIFO 0、RX FIFO 1、RX FIFO 2和异步FIFO发送单元TX FIFO 0、TX FIFO 1、TXFIFO 2。每个通道包含一组异步FIFO接收单元和异步FIFO发送单元，分别负责接收和发送数据的缓存。每个所述通道相互独立，互不影响。
进一步地，对每个异步FIFO接收单元和异步FIFO发送单元的读操作和写操作都以流水线方式进行。
在本申请的一个实施例中，所述基于STT-MRAM的多通道高速数据访存结构还包括接收数据分配器114和发送数据选择器116。所述接收数据分配器114和发送数据选择器116均连接至所述通道仲裁器108、异步FIFO多通道模块112和总线互联模块106。所述通道仲裁器108具有可配置工作模式，通过控制所述接收数据分配器114和发送数据选择器116，完成对通道的选择，实现单通道和多通道两种工作模式访问所述STT-MRAM 102。
进一步地，在本申请的一个实施例中，如图2所示，所述通道仲裁器108包括：独热码产生器130、查找表132、累加器134和比较器133。所述独热码产生器130用于根据所述控制器110输入的原始通道信号，产生有效独热码，其中所述有效独热码相互或操作得到所述原始通道信号，所述有效独热码被输入到所述查找表132中。所述累加器134用于产生所述查找表的地址。所述地址与所产生的独热码的总数输入到所述比较器中进行比较，当相等时，将所述地址重置为零，产生循环递增的所述地址，在每个时钟周期输出所述地址所对应的查找表的数值，则最终产生了循环通道选择的控制信号，实现了通道的时分复用。
具体地，在本申请的一个实施例中，所述独热码产生器产生独热码的方法包括：
获取所述原始通道信号的位宽n，并产生n个独热码，其中n为正整数；
获取所述原始通道信号中1的数量m，并从所述n个独热码中随机选择m个独热码进行或操作，其中所述m为小于等于n的正整数；
判断所述m个独热码的或操作结果是否与所述原始通道信号相同，若是，则将所述m个独热码作为有效独热码输出；否则重新选择m个独热码进行或操作，直到或操作的结果与所述通道信号相同为止。
例如，假设原始通道信号为1010，则原始通道信号的位宽为n为4，原始通道信号中1的数量m为2。那么独热码产生器会产生4个独热码，分别为1000，0100，0010以及0001。然后随机地选取其中任意2个进行或操作，直到选取到1000和0010这两个独热码时，它们的或操作结果与原始通道信号相同，那么独热码产生器就会将1000和0010这两个独热码作为有效独热码输出。
进一步地，如图2所述，所述通道仲裁器108还包括：选择器131，用于每次选取一个所述独热码产生器130产生的有效独热码，依次输入到所述查找表132中。
在本申请的另一个实施例中，还提供了一种数据存储器，该数据存储器采用上述任一种的数据访存结构。优选地，所述数据存储器为STT-MRAM。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种基于STT-MRAM的多通道高速数据访存结构，其特征在于，包括STT-MRAM、高速总线、总线互联模块、多通道异步FIFO模块、通道仲裁器以及控制器；所述总线互联模块作为主机连接所述高速总线与所述多通道异步FIFO模块，通过调用所述高速总线来实现对所述STT-MRAM的访问，完成所述多通道异步FIFO模块与STT-MRAM之间的数据搬移；所述多通道异步FIFO模块用于缓存需要搬移的数据；所述通道仲裁器根据来自所述控制器的通道号，确定读写顺序和控制通道的转换；所述控制器用于产生访问所述STT-MRAM的地址，同时接收来自连接着不同通道的设备的读写请求，并产生相应的通道号码输入给所述通道仲裁器；
所述通道仲裁器包括：独热码产生器、查找表、累加器和比较器；所述独热码产生器用于根据所述控制器输入的原始通道信号，产生有效独热码，其中所述有效独热码相互或操作得到所述原始通道信号，所述有效独热码被输入到所述查找表中；所述累加器用于产生所述查找表的地址；所述地址与所产生的有效独热码的总数输入到所述比较器中进行比较，当相等时，将所述地址重置为零，产生循环递增的所述地址，在每个时钟周期输出所述地址所对应的查找表的数值，则最终产生了循环通道选择的控制信号，实现了通道的时分复用。
2.根据权利要求1所述的基于STT-MRAM的多通道高速数据访存结构，其特征在于，所述高速总线为高级扩展接口(AXI)总线，所述STT-MRAM具有AXI总线接口，连接到所述AXI总线上，作为从机等待所述主机发出访问请求。
3.根据权利要求1所述的基于STT-MRAM的多通道高速数据访存结构，其特征在于，所述多通道异步FIFO模块包括多组异步FIFO接收单元和异步FIFO发送单元；每个通道包含一组异步FIFO接收单元和异步FIFO发送单元，分别负责接收和发送数据的缓存。
4.根据权利要求3所述的基于STT-MRAM的多通道高速数据访存结构，其特征在于，每个所述通道相互独立，互不影响。
5.根据权利要求3所述的基于STT-MRAM的多通道高速数据访存结构，其特征在于，对每个异步FIFO接收单元和异步FIFO发送单元的读操作和写操作都以流水线方式进行。
6.根据权利要求 1所述的基于STT-MRAM的多通道高速数据访存结构，其特征在于，还包括接收数据分配器和发送数据选择器；所述接收数据分配器和发送数据选择器均连接至所述通道仲裁器、异步FIFO多通道模块和总线互联模块；所述通道仲裁器具有可配置工作模式，通过控制所述接收数据分配器和发送数据选择器，完成对通道的选择，实现单通道和多通道两种工作模式访问所述STT-MRAM。
7.根据权利要求 1所述的基于STT-MRAM的多通道高速数据访存结构，其特征在于，所述独热码产生器产生独热码的方法包括：
获取所述原始通道信号的位宽n，并产生n个独热码，其中n为正整数；
获取所述原始通道信号中1的数量m，并从所述n个独热码中随机选择m个独热码进行或操作，其中所述m为小于等于n的正整数；
判断所述m个独热码的或操作结果是否与所述原始通道信号相同，若是，则将所述m个独热码作为有效独热码输出；否则重新选择m个独热码进行或操作，直到或操作的结果与所述通道信号相同为止。
8.根据权利要求 1所述的基于STT-MRAM的多通道高速数据访存结构，其特征在于，所述通道仲裁器还包括：选择器，用于每次选取一个所述独热码产生器产生的有效独热码，依次输入到所述查找表中。
9.一种数据存储器，其特征在于，采用如权利要求1-8任一项所述的数据访存结构。
CN202011310989.8A 2020-11-20 2020-11-20 一种基于stt-mram的多通道高速数据访存结构 Active CN112463668B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011310989.8A CN112463668B (zh) 2020-11-20 2020-11-20 一种基于stt-mram的多通道高速数据访存结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011310989.8A CN112463668B (zh) 2020-11-20 2020-11-20 一种基于stt-mram的多通道高速数据访存结构

Publications (2)

Publication Number Publication Date
CN112463668A CN112463668A (zh) 2021-03-09
CN112463668B true CN112463668B (zh) 2021-10-22

Family

ID=74798239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011310989.8A Active CN112463668B (zh) 2020-11-20 2020-11-20 一种基于stt-mram的多通道高速数据访存结构

Country Status (1)

Country Link
CN (1) CN112463668B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101902379A (zh) * 2009-06-01 2010-12-01 中兴通讯股份有限公司 高级可扩展接口总线系统及其访问控制方法
CN101937409A (zh) * 2010-09-02 2011-01-05 中国电子科技集团公司第三十八研究所 分时复用存储器直接访问控制器
CN103605632A (zh) * 2013-11-18 2014-02-26 山东大学 一种axi总线与ahb总线的通信方法与装置
CN105138489A (zh) * 2015-08-13 2015-12-09 东南大学 网络数据包缓存空间id管理单元
CN109271335A (zh) * 2018-07-24 2019-01-25 上海威固信息技术股份有限公司 一种多通道数据源ddr缓存的fpga实现方法
CN110189775A (zh) * 2018-02-22 2019-08-30 爱思开海力士有限公司 接口电路和具有该接口电路的存储装置
CN110196824A (zh) * 2018-05-31 2019-09-03 腾讯科技（深圳）有限公司 实现数据传输的方法及装置、电子设备
CN111506264A (zh) * 2020-04-10 2020-08-07 华中科技大学 支持灵活分块存取的虚拟多通道sdram访问方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7308561B2 (en) * 2003-12-12 2007-12-11 Alcatel Lucent Fast, scalable pattern-matching engine
US8661200B2 (en) * 2010-02-05 2014-02-25 Nokia Corporation Channel controller for multi-channel cache
CN105005546B (zh) * 2015-06-23 2018-01-30 中国兵器工业集团第二一四研究所苏州研发中心 一种内置交点队列的异步axi总线结构

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101902379A (zh) * 2009-06-01 2010-12-01 中兴通讯股份有限公司 高级可扩展接口总线系统及其访问控制方法
CN101937409A (zh) * 2010-09-02 2011-01-05 中国电子科技集团公司第三十八研究所 分时复用存储器直接访问控制器
CN103605632A (zh) * 2013-11-18 2014-02-26 山东大学 一种axi总线与ahb总线的通信方法与装置
CN105138489A (zh) * 2015-08-13 2015-12-09 东南大学 网络数据包缓存空间id管理单元
CN110189775A (zh) * 2018-02-22 2019-08-30 爱思开海力士有限公司 接口电路和具有该接口电路的存储装置
CN110196824A (zh) * 2018-05-31 2019-09-03 腾讯科技（深圳）有限公司 实现数据传输的方法及装置、电子设备
CN109271335A (zh) * 2018-07-24 2019-01-25 上海威固信息技术股份有限公司 一种多通道数据源ddr缓存的fpga实现方法
CN111506264A (zh) * 2020-04-10 2020-08-07 华中科技大学 支持灵活分块存取的虚拟多通道sdram访问方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Domain Wall Memory based Digital Signal processors for area and energy-efficiency;Jinil Chung;《IEEE》;20150727;第1-6页 *
一种宽带零中频接收前端设计与性能测试;刘波;《中国优秀硕士学位论文全文数据库信息科技辑》;20161231(第2016年12期);I136-5 *
多通道高速数据转发系统的设计与实现;任敏;《中国优秀硕士学位论文全文数据库信息科技辑》;20170228(第2017年02期);I140-1390 *

Also Published As

Publication number Publication date
CN112463668A (zh) 2021-03-09

Similar Documents

Publication Publication Date Title
JP2015195080A (ja) マイクロスレッドメモリ
US6345334B1 (en) High speed semiconductor memory device capable of changing data sequence for burst transmission
CN112035381B (zh) 一种存储系统及存储数据处理方法
CN103246625B (zh) 一种数据与地址共用引脚自适应调整访存粒度的方法
KR20050051672A (ko) 스케일러블 멀티채널 메모리 액세스를 위한 방법 및 메모리제어기
CN102622192B (zh) 一种弱相关多端口并行存储控制器
CN112463714A (zh) 远程直接内存访问方法、异构计算系统及电子设备
US20070011379A1 (en) I/O energy reduction using previous bus state and I/O inversion bit for bus inversion
CN105183662A (zh) 一种无cache一致性协议的分布式共享片上存储架构
WO2021159494A1 (zh) 固态存储硬盘和固态存储硬盘的控制方法
CN111459857B (zh) 一种tcm控制器及数据缓存读取方法
US9202541B2 (en) Semiconductor apparatus configured to reduce data processing performance
CN112463668B (zh) 一种基于stt-mram的多通道高速数据访存结构
CN105373348A (zh) 一种混合内存的硬件实现系统及方法
EP1761855B1 (en) Data processing system and method for interconnect arbitration
US20110314197A1 (en) Data processing system
JP2022050018A (ja) 電子装置及び転送方法
US20220005521A1 (en) Programmable Memory Controller Circuits And Methods
Wang et al. Design of 2D DMA Controller for Crypto-engine in Video Stream Data Encryption Card
CN114840458B (zh) 读写模块、片上系统和电子设备
US20240079036A1 (en) Standalone Mode
US20240078200A1 (en) Memory operating method, memory and electronic device
US20210279128A1 (en) Buffer that supports burst transfers having parallel crc and data transmissions
WO2022160321A1 (zh) 一种访问内存的方法和装置
US11928039B1 (en) Data-transfer test mode

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant