CN101452695B - 数据存取装置及方法 - Google Patents

Abstract

本发明涉及一种数据存取装置及方法，特别是涉及一种存取可支持微型低电压差动讯号(mini-Low Voltage Differential Signal，mini-LVDS)讯号传输接口的先进先出(First In First Out，FIFO)存储器的数据存取装置及方法。本发明的数据存取装置包括：一先进先出(First-in First-out，FIFO)存储器，用以储存该影像数据；以及一控制器，用以经由一环形手段存取该先进先出存储器；其中，该控制器是以像素为单位(Pixel-basis)来写入该影像数据至该先进先出存储器，并以传输通道为单位(Channel-basis)读取该先进先出存储器中的该影像数据。

Description

数据存取装置及方法

技术领域

本发明涉及一种数据存取装置及方法，特别是涉及一种存取可支持微型低电压差动讯号(mini-Low Voltage Differential Signal，mini-LVDS)讯号传输接口的先进先出(First In First Out，FIFO)寄存器(存储器)的数据存取装置及方法。 

背景技术

在科技发展日新月异的现今时代中，追求高解析度为显示器的市场趋势，为了解决随着高解析度规格对应的较高的数据传输频宽需求，数据传输接口，如微型低电压差动讯号(mini-Low Voltage Differential Signal，mini-LVDS)接口，已经存在以提供更高的数据传输频宽需求。 

微型低电压差动讯号接口是一种高速序列式传输，其具有可支持3通道、4通道、5通道或6通道的数据输出组态，以同时输出寄存器中3个至6个存储区块中的数据。而微型低电压差动讯号接口支持3通道的数据输入组态。在传统设计中，微型低电压差动讯号接口使用寄存器的读取指标(Pointer)可弹性地以3至6个存储区块为读取指标的步阶单位，亦即，读取指标的地址每次完成读取之后，则以3、4、5、或6个存储区块为单位，改变其所指向的地址。如此，寄存器可以弹性地支持3至6通道的数据输出组态。 

在传统设计中，寄存器的存储区块数目需为写入与读取指标的各步阶单位的公倍数，即是3、4、5及6的公倍数，使得写入与读取指标在根据不同的步阶单位，来改变其所指向的地址时，寄存器的存储区块数目能同时都能让3、4、5及6整除，而不产生余数。如此，在传统设计中，寄存器的存储区块数目至少需设计为60的倍数。然而，这将使得传统设计中寄存器的存储区块数目较多，即需要较大容量的寄存器，而使得成本也相对地提高。因此，如何使得所需的寄存器的大小降低，是业界所致力的课题之一。

发明内容

本发明有关于一种数据存取装置及方法，其具有可有效缩短应用于微型低电压差动讯号(mini-Low Voltage Differential Signal，LVDS)接口的寄存器的存储区块数目的优点，以解决现有技术需要大容量寄存器的问题。本发明提出一种数据存取装置，用以存取一影像数据，该装置包括：一先进先出(First-in First-out，FIFO)存储器，用以储存该影像数据；以及一控制器，用以经由一环形手段存取该先进先出存储器；其中，该控制器是以像素为单位(Pixel-basis)来写入该影像数据至该先进先出存储器，并以传输通道为单位(Channel-basis)读取该先进先出存储器中的该影像数据。 

本发明还提出一种数据存取方法，用以存取一影像数据，该方法包括：以像素为单位(Pixel-basis)写入该影像数据至一先进先出(First-in First-out，FIFO)存储器；以及，以传输通道为单位(Channel-basis)读取储存于该先进先出存储器中的该影像数据；其中，该先进先出存储器是通过一环形手段被存取。 

本发明还提出一种数据存取方法，用以存取一先进先出(First In FirstOut，FIFO)存储器，该先进先出存储器具有多个存储区块，每个存储区块具有多个存储单元，该数据存取方法包括：(a)提供一写入指标，用以指向该先进先出存储器的一写入地址；(b)于一写入时钟讯号的控制之下，根据该写入指标目前所指向的写入地址写入N笔数据至该先进先出存储器中对应N个存储区块中，其中，当该写入指标目前所指向的写入地址与该先进先出存储器中最后一个存储区块的地址之差等于X，而X+1小于N时，则该N笔数据中之前X+1笔数据被写入该先进先出存储器之后X+1个存储区块，该N笔数据中之后N-(X+1)笔数据被写入该先进先出存储器之前N-(X+1)个存储区块中，N为正整数；(c)于步骤(b)之后，根据该写入地址与数字N执行相对于该先进先出存储器的存储区块数目的同余加法(ModuloAddition)，以得到在下一次写入操作中，该写入指标所指向的写入地址；(d)提供一一阶读取指标，用以指向该先进先出存储器的一读取地址；(e)于一读取时钟讯号的控制之下，根据该一阶读取指标目前所指向的读取地址分别经由M个通道输出该先进先出存储器中对应的M个存储区块中的M笔数据，其中，当该一阶读取指标目前所指向的读取地址与该先进先出存储 器中最后一个存储区块的地址的差等于Y，且Y+1小于M时，则分别读取该先进先出存储器之后Y+1个存储区块中的数据，以及该先进先出存储器之前M-(Y+1)个存储区块中的数据，以分别得到该M笔数据中之前Y+1笔数据及后M-(Y+1)笔数据，M为正整数；以及，(f)于步骤(e)之后，根据该读取地址与数字M执行相对于该先进先出存储器的存储区块数目的同余加法，以得到在下一次读取操作中，该一阶读取指标所指向的读取地址；其中，经由该M个通道输出的该M笔数据实质上为一微型低电压差动讯号(mini-Low Voltage Differential Signal，mini-LVDS)数据。 

为使本发明的上述内容能更明显易懂，下文特举一较佳实施例，并结合附图详细说明如下。 

附图说明

图1示出了依照本实施例的数据传输系统的方块图。 

图2示出了依照本实施例的FIFO寄存器的示意图。 

图3示出了图2中的先进先出寄存器的读取操作示意图。 

图4示出了图2中的先进先出寄存器于前一个控制时间周期中的读取操作示意图。 

图5示出了依照本实施例的FIFO寄存器支持的影像数据位数、读取通道数、写入与读取时钟讯号Wr_Clk与Rd_Clk的频率关系表。 

图6示出了依照本实施例的数据存取方法的流程图。 

图7示出了依照本实施例的数据存取方法的部分流程图。 

附图符号说明 

10：显示面板驱动电路 

12：时序控制器 

14：源极驱动器 

16：微型低电压差动讯号接口单元 

16a：存储器 

16b：控制器 

20：显示面板

具体实施方式

本实施例提出一种微型低电压差动讯号(mini-Low Voltage DifferentialSignal，mini-LVDS)接口单元，其可通过较小的先进先出(First In First Out，FIFO)寄存器，来支持mini-LVDS接口不同的输出组态。 

请参照图1，其示出了应用本实施例的微型低电压差动讯号接口单元的方块图。mini-LVDS接口单元10应用于显示面板驱动电路10中，显示面板驱动电路10例如应用于显示系统(未示出了)。显示面板驱动电路10用以接收来自影像数据源的影像数据，并输出对应的模拟数据Sa1～SaN至显示面板20以显示对应的影像，N为大于1的整数。 

显示面板20包括一个像素阵列(未示出)，其中各个像素例如包括N个次像素。输入至mini-LVDS接口单元10的影像数据Sd1～SdN分别对应至模拟数据Sa1～SaN，模拟数据Sa1～SaN例如用以分别驱动显示面板20中一个像素的N个次像素，如此，以驱动此像素来显示对应的影像。在本实施例中以N等于3、影像数据Sd1～Sd3分别与用以驱动像素包括的红色、绿色及蓝色三个次像素的模拟数据Sa1～Sa3为例作说明，各笔影像数据Sd1～Sd3例如均包括8位(Bit)的数据。 

显示面板驱动电路10还包括：时序控制器(Timing Controller，TCON)12及多个源极驱动器14。时序控制器12用以接收来自影像数据源的影像数据，经过适当处理后，时序控制器12将影像数据Sd1～Sd3输出至mini-LVDS接口单元16。mini-LVDS接口单元16用以经由M个通道Ch1～ChM来分别输出M笔影像数据Se1～SeM至源极驱动器14。M实质上等于mini-LVDS接口可支持的输出通道数目，在mini-LVDS接口的规格中，其可支持3个通道、4个通道、5个通道及6个通道的数据输出格式。在本实施例中是以M等于6为例作说明。 

mini-LVDS接口单元16包括：存储器16a及控制器16b。存储器16a用以被程式化定义出一个FIFO寄存器，来做为时序控制器12与源极驱动器14间的mini-LVDS接口的传输寄存器。在一较佳实施例中，mini-LVDS接口单元被整合于时序控制器中，当作时序控制器的输出接口，此时，mini-LVDS接口单元内的存储器即做为时序控制器的输出寄存器。 

请参照图2，其示出了依照本实施例的FIFO寄存器的示意图。在本实施例中，FIFO寄存器为被定义成实质上具有环形(Circular)结构的环形FIFO 寄存器，意即，控制器16b是以环形手段来存取此FIFO寄存器。FIFO寄存器包括多个存储区块，每一存储区块包括多个存储单元，而每一存储单元可用以储存一位的数据。在本实施例中，以环形FIFO寄存器包括12个存储区块MU0～MU11，各存储区块具有8个存储单元以储存8位的数据的情形为例作说明。 

控制器16b用以控制FIFO寄存器数据的存取，在本实施例中，控制器16b藉由写入指标(Pointer)Wr_Ptr、一阶读取指标Rd_Ptr_L1、二阶读取指标Rd_Ptr_L2、写入时钟讯号Wr_Clk及读取时钟讯号Rd_Clk，来进行FIFO寄存器的数据存取操作，并进行与时序控制器12及源极驱动器14间的数据传输，其中，写入指标(Pointer)Wr_Ptr、一阶读取指标Rd_Ptr_L1、及二阶读取指标Rd_Ptr_L2是由控制器16b产生。 

写入指标Wr_Ptr被设定来指向FIFO寄存器的目前的写入地址，在写入时钟讯号Wr_Clk的一个写入时钟周期中，控制器16b同时根据写入指标Wr_Ptr所指向的写入地址来写入影像数据Sd1～Sd3至FIFO寄存器的3(＝N)个对应的存储区块中。举例来说，写入指标Wr_Ptr被设定来指向FIFO寄存器中的存储区块MU0，此时，控制器16b将影像数据Sd1～Sd3分别写入至存储区块MU0及其后2(＝N-1)个存储区块，即存储区块MU1及MU2中。 

在一般情形中，控制器16b是将3(＝N)笔影像数据Sd1～Sd3分别地写入FIFO寄存器中被写入指标Wr_Ptr指向的存储区块及其后的N-1个存储区块。其中，当写入指标Wr_Ptr目前所指向的地址与FIFO寄存器中最后一个存储区块的地址之差等于X，而X+1小于3(＝N)时，N笔影像数据Sd1～Sd3中之前X+1笔影像数据被写入FIFO寄存器之后X+1个存储区块，N笔影像数据中之后3-(X+1)笔影像数据被写入FIFO寄存器之前3-(X+1)个存储区块中。举例来说，当写入指标Wr_Ptr是指向环形FIFO寄存器中的存储区块MU10，则X等于1。如此，影像数据Sd1～Sd3中之前2笔影像数据Sd1及Sd2分别被写入存储区块MU10及MU11中，而影像数据Sd1～Sd3中之后1笔影像数据Sd3被写入影像数据MU0。 

控制器16b根据写入指标Wr_Ptr目前指向的地址与3(＝N)执行相对于FIFO寄存器的存储区块总数的同余加法(Modulo Addition)，以得到写入指标Wr_Ptr在写入时钟讯号Wr_Clk的下一个写入时钟周期中所指向的地址。例如，当写入指标Wr_Ptr目前指向的地址指向MU10时，在写入时钟讯号 Wr_Clk的下一个写入时钟周期中，控制器16b设定写入指标Wr_Ptr指向FIFO寄存器中的存储区块MU1。如此，控制器16b可在下一个写入时钟周期中，将下一组影像数据Sd1～Sd3分别写入存储区块MU1～MU3中。 

请参照图3，其示出了图2的先进先出寄存器的读取操作的示意图。控制器16b读取一阶读取指标Rd_Ptr_L1，一阶读取指标Rd_Ptr_L1被设定来指向环形FIFO寄存器的读取地址。在期间CT_TP中，控制器16b根据一阶读取指标Rd_Ptr_L1所指向的读取地址来读取FIFO寄存器中的6(＝M)个存储区块的影像数据Se1～Se6。 

在本实施例中，控制器16b还读取二阶读取指标Rd_Ptr_L2，二阶读取指标Rd_Ptr_L2被设定来指向前述6个存储区块中8个存储单元其中之一的地址。在读取时钟讯号Rd_Clk的四个读取时钟周期Rd_TP1～Rd_TP4中，控制器16b分别根据二阶读取指标Rd_Ptr_L2，来输出前述影像数据Se1～Se6的第0与第1位、第2与第3位、第4与第5位及第6与第7位的数据，意即，在每一读取时钟周期中，输出6(＝M)笔位对(bit-pair)数据到对应的6(＝M)个输出通道中。而读取时钟周期Rd_TP1～Rd_TP4是包含在期间CT_TP中。 

举例来说，在期间CT_TP中，一阶读取指标Rd_Ptr_L1被设定来指向FIFO寄存器中的存储区块MU6。此时包括存储区块MU6及其后的5(＝M-1)个存储区块MU7～MU11储存的数据被视为影像数据Se1～Se6，控制器16b是在期间CT_TP中读取影像数据Se1～Se6。在读取时钟周期Rd_TP1中，二阶读取指标Rd_Ptr_L2被设定来指向存储区块MU6～MU11的第0个存储单元。此时控制器16b读取各存储区块MU6～MU11中的第0及第1个存储单元内的数据，并分别将其经由通道Ch1～Ch6输出，使其成为影像数据Se1～Se6的第0及第1位的数据。 

在读取时钟周期Rd_TP2、Rd_TP3与Rd_TP4中，二阶读取指标Rd_Ptr_L2在读取时钟周期Rd_TP2～Rd_TP4中分别指向存储区块MU6～MU11中的第2、第4与第6个存储单元，如此，控制器16b可分别在读取时钟周期Rd_TP2～Rd_TP4中读取存储区块MU6～MU11中的第2及第3个存储单元、第4及第5个存储单元与第6及第7个存储单元所储存的数据，并经由通道Ch1～Ch6输出。这样一来，控制器16b可在期间CT_TP中，输出影像数据Se1～SeM。 

在一般情形中，控制器16b分别地自FIFO寄存器中被一阶读取指标Rd_Ptr_L1指向的存储区块及其后的M-1个存储区块中读取6(＝M)笔影像数据Se1～Se6。其中，当FIFO寄存器中对应至一阶读取指标Rd_Ptr_L1目前所指向的地址与FIFO寄存器中最后一个存储区块的地址的差等于Y，且Y+1小于M时，控制器16b分别读取FIFO寄存器之后Y+1个存储区块中的数据，以及FIFO寄存器之前M-(Y+1)个存储区块中的数据，以分别得到M笔影像数据Se1～Se6中之前Y+1笔影像数据及后M-(Y+1)笔影像数据。举例来说，当一阶读取指标Rd_Ptr_L1指向环形FIFO寄存器中的存储区块MU9，此时Y＝2，如此，控制器16b读取存储区块MU9～MU11中的数据，以分别得到影像数据Se1～Se3。控制器16b还读取存储区块MU0～MU2中的数据以分别得到影像数据Se4～Se6。 

在下一个期间CT_TP’中，控制器16b根据一阶读取指标Rd_Ptr_L1目前指向的地址与6(＝M)执行12(FIFO寄存器的存储区块总数)的同余加法，以得到一阶读取指标Rd_Ptr_L1在下一个期间CT_TP’中所指向的地址。例如，当一阶读取指标Rd_Ptr_L1目前指向FIFO寄存器中的存储区块MU6，在下一个期间CT_TP’中，控制器16b设定一阶读取指标Rd_Ptr_L1指向FIFO寄存器中的存储区块MU0。如此，在下一个期间CT_TP’中，存储区块MU0～MU5中的数据被视为影像数据Se1～Se6。控制器16b经由通道Ch1～Ch6分别输出影像数据Se1～Se6至源极驱动器14，此时的读取操作示意图如图4所示。 

本实施例的写入指标Wr_Ptr与一阶读取指标Rd_Ptr_L1于移动时均以1个存储区块为其步阶单位，而其分别于写入时钟周期与期间CT_TP中移动N个及M个步阶单位，以达到对应的数据写入与读取操作。如此，FIFO寄存器的存储区块数目不需设计为N及M个的公倍数而亦可使寄存器的存储区块数目可被写入与读取指标的步阶单位整除。如此，本实施例的FIFO寄存器的存储区块数目可小于N与M的公倍数。本实施例除了以1个存储区块为步阶单位的外，亦可以N与M的公因数作为步阶单位。 

本实施例的FIFO寄存器所需要的存储区块总数由写入与读取时钟讯号Wr_Clk及Rd_Clk间的数字延迟(Latency)所决定。假设FIFO寄存器的写入致能讯号(Write Enable)(未示出了)及读取致能讯号(Read Enable)(未示出)间的数字延迟时间为1个写入时钟周期。此时，FIFO寄存器的长度例如需大 于或等于两倍的写入指标Wr_Ptr指向的地址改变一次之前所写入的存储区块数量与一阶读取指标Rd_Ptr_L1指向的地址改变一次之前所读取的存储区块的数量的和，于本实施例中，FIFO寄存器的长度应大于或等于12(＝3×2+6)个存储区块。如此，本实施例的FIFO寄存器的存储区块数目可为大于或等于12个存储区块的任意数目。这样一来，相较于传统寄存器的存储区块数目至少需设计为3～6的公倍数(即是其需包括60的倍数个的存储区块)，本实施例的FIFO寄存器的存储区块数目可有效地缩短。 

FIFO寄存器的数据写入与数据读取的速度较佳地为实质上相等，以避免FIFO寄存器的数据写入大于数据读取的速度或数据读取大于数据写入的速度，而产生对应的数据存取错误的问题。就控制器16b对FIFO寄存器执行的写入操作而言，其于每个写入时钟周期中写入一像素所对应的影像数据，意即，以像素为单位来写入数据，在本实施例中，一像素具有3(＝N)笔8位的影像数据，即其数据写入速度为每个写入时钟周期24位。 

就控制器16b对FIFO寄存器执行的读取操作而言，其于每个读取时钟周期中分别自M个存储区块读取M笔位对数据进而分别输出至M个输出通道，意即，读取操作是以通道为单位，在本实施例中，控制器16b于每个读取时钟周期中读取6(即M)笔2位的影像数据输出至6个输出通道中，即其数据读取速度为每个读取时钟周期12位。如此，为了使FIFO寄存器的数据写入及数据读取的速度为实质上相等，读取时钟讯号Rd_Clk的频率较佳地实质上等于写入时钟讯号Wr_Clk的2倍。这样一来，FIFO寄存器的数据写入与数据读取的速度均为每个写入时钟周期24位(亦即每个读取时钟周期12位)，如此，使FIFO寄存器具有相同的数据写入与读取速度。 

本实施例中以mini-LVDS接口单元16支持6个输出通道时的存取操作为例作说明，然，本实施例的mini-LVDS接口单元16亦可支持3～5个输出通道，或可支持影像数据Sd1～SdN为6位时，3～6个输出通道的操作。当mini-LVDS接口单元16操作于前述数据传输操作中，mini-LVDS接口单元16的操作实质上可根据其支持6个输出通道且影像数据Sd1～SdN包括8位时的操作类推得到。但是，读取与写入时钟讯号的频率需作若干调整，以使FIFO寄存器的数据写入与数据读取的速度为实质上相等。 

经由上述说明可知，由于控制器16b是以像素为单位来执行写入操作，而以通道为单位来执行读取操作，读取时钟讯号的频率实质上为写入时钟 讯号的频率的T倍，而T等于对应至一像素的影像数据的总位数除以2M所得到的数值。请参照图5，其示出了依照本实施例的FIFO寄存器支持的影像数据位数、读取通道数、写入与读取时钟讯号Wr_Clk与Rd_Clk的频率关系表。例如当影像数据Sd1～SdN(N＝3)的位数等于8时，FIFO寄存器的数据写入速度等于每写入时钟周期24位；此时若FIFO寄存器支持3个、4个及5个输出通道时，其的数据读取速度等于每读取时钟周期6个、8个及10位。如此，读取时钟讯号Rd_Clk的频率实质上需为写入时钟讯号Wr_Clk的频率的4倍、3倍及12/5倍，以使FIFO寄存器的数据写入与数据读取速度为实质上相等。 

例如当影像数据Sd1～SdN(N＝3)的位数等于6时，FIFO寄存器的数据写入速度等于每写入时钟周期18位；若FIFO寄存器支持3个、4个、5个及6个输出通道，其数据读取速度分别等于每个读取时钟周期读取6个、8个、10个及12位。如此，读取时钟讯号Rd_Clk的频率需提升为时钟讯号Wr_Clk的频率的3倍、9/4(＝18/8)倍、9/5(＝18/10)倍及3/2(＝18/12)倍，以使FIFO寄存器的数据写入与数据读取速度为实质上相等。 

请参照图6，其示出了依照本实施例的数据存取方法的流程图。本实施例的数据存取方法存取用以做为低电压差动讯号接口输出寄存器的FIFO寄存器，此数据存取方法包括下列的步骤。首先如步骤(a)，控制器16b提供写入指标Wr_Ptr，写入指标Wr_Ptr用以指向FIFO寄存器的写入地址。举例来说，写入指标Wr_Ptr指向存储区块MU0。 

接着，如步骤(b)，控制器16b在写入时钟讯号Wr_Clk的控制下，根据写入指标Wr_Ptr目前指向的写入地址写入影像数据Sd1～SdN至FIFO寄存器的N个存储区块。N例如等于3，而影像数据Sd1～Sd3例如分别被写入存储区块MU0～MU2中。其中，当写入指标Wr_Ptr目前所指向的地址与FIFO寄存器中最后一个存储区块的地址的差等于X，而X+1小于3(＝N)时，N笔影像数据Sd1～Sd3中之前X+1笔影像数据被写入FIFO寄存器之后X+1个存储区块，N笔影像数据中之后3-(X+1)笔影像数据被写入FIFO寄存器之前3-(X+1)个存储区块中。 

然后如步骤(c)，在下一次写入操作中，控制器16b根据写入指标Wr_Ptr目前指向的地址与N执行相对于FIFO寄存器的存储区块数目的同余加法，以得到在下一次写入操作中，写入指标Wr_Ptr所指向的地址。

接着，如步骤(d)，控制器16b提供一阶读取指标Rd_Ptr_L1，一阶读取指标Rd_Ptr_L1用以指向FIFO寄存器的一读取地址。例如一阶读取指标Rd_Ptr_L1指向存储区块MU6。 

然后如步骤(e)，控制器16b于读取时钟讯号Rd_Clk的控制下，根据一阶读取指标Rd_Ptr_L1目前所指向的地址分别经由M个通道输出FIFO寄存器的M个存储区块中的M笔数据。其中M个存储区块例如等于存储区块MU6～MU11。其中，当一阶读取指标Rd_Ptr_L1目前所指向的地址与FIFO寄存器中最后一个存储区块的地址的差等于Y，且Y+1小于M时，控制器16b分别读取FIFO寄存器之后Y+1个存储区块中的数据，以及FIFO寄存器之前M-(Y+1)个存储区块中的数据，以分别得到M笔影像数据Se1～Se6中之前Y+1笔影像数据及后M-(Y+1)笔影像数据。 

之后，如步骤(f)所示，在下一次读取操作中，控制器16b根据一阶读取指标Rd_Ptr_L1目前指向的地址与M执行相对于FIFO寄存器的存储区块数目的同余加法，以得到在下一次读取操作中，一阶读取指标Rd_Ptr_L1所指向的地址。 

其中，于步骤(e)中还可包括步骤(e1)～(e3)，其详细内容如图7所示。于步骤(e1)中，控制器16b提供二阶读取指标Rd_Ptr_L2，二阶读取指标Rd_Ptr_L2指向各M个存储区块的多个存储单元的一的地址。例如在读取时钟周期Rd_TP1中，二阶读取指标Rd_Ptr_L2指向存储区块MU6～MU11中的第0个存储单元。 

接着，如步骤(e2)，控制器16b在读取时钟周期Rd_TP1中，根据二阶读取指标Rd_Ptr_L2所指向的地址输出存储区块MU6～MU11的部分存储单元的数据。例如在读取时钟周期Rd_TP1中，mini-LVDS接口单元16分别输出存储区块MU6～MU11的第0及第1个存储单元中所储存的数据。如步骤(e3)所示，于步骤(e2)之后，控制器16b重新设定二阶读取指标Rd_Ptr_L2，并重复步骤(e2)与(e3)，直到各该M个存储区块的所有存储单元的数据均输出后为止。 

举例来说，在步骤(e3)中，控制器16b重新设定二阶读取指标Rd_Ptr_L2为指向存储区块MU6～MU11中的第2个存储单元。然后回头执行步骤(e2)，控制器16b在读取时钟周期Rd_TP2中，输出存储区块MU6～MU11中的第2及第3个存储单元中所储存的数据。之后于步骤(e3)，控制器16b重新设 定二阶读取指标Rd_Ptr_L2为指向存储区块MU6～MU11的第4个存储单元。然后回头执行步骤(e2)，控制器16b在读取时钟周期Rd_TP3中，输出存储区块MU6～MU11中的第4及第5个存储单元中所储存的数据。如以上叙述，控制器16b重复地执行步骤(e3)与(e2)，以将存储区块MU6～MU11中的数据依序地经由通道Ch1～Ch6输出。 

本实施例的mini-LVDS接口单元、数据存取装置及方法是通过设计支持mini-LVDS接口传输的寄存器为FIFO寄存器，设计存取前述FIFO寄存器的写入与一阶读取指标的地址步阶单位等于一个存储区块，且以环形手段来存取此FIFO寄存器。此外，本实施例还同时使用了一个二阶读取指标。如此，本实施例的数据存取装置及方法可有效地减少FIFO寄存器大小的且仍可有效地支持mini-LVDS接口的不同输出组态的优点。 

综上所述，虽然本发明已以一较佳实施例揭示如上，然其并非用以限定本发明。本发明所属技术领域的技术人员在不脱离本发明的精神和范围的前提下可作各种的更动与润饰。因此，本发明的保护范围以本发明的权利要求为准。

Claims (15)

1.一数据存取装置，用以存取一影像数据，该装置包括：

一先进先出存储器，被定义为环形结构，用以储存该影像数据并支持微型低电压差动讯号接口传输，其中该先进先出存储器包括多个存储区块，每个存储区块包括多个存储单元；以及

一控制器，用于以环形手段存取该先进先出存储器，其中，该控制器以像素为单位将该影像数据写入至该先进先出存储器，并以传输通道为单位读取该先进先出存储器中的该影像数据；

其中，该控制器根据一一阶读取指标及一二阶读取指标来读取该先进先出存储器中储存的该影像数据，该一阶读取指标用以指示对应至所述存储区块其中之一的地址，该二阶读取指标用以指示对应至所述存储单元其中之一的地址。

2.如权利要求1所述的数据存取装置，其中该数据存取装置整合于一时序控制器中。

3.如权利要求1所述的数据存取装置，其中该控制器在一写入时钟讯号的一写入时钟周期中将对应至一像素的影像数据写入该先进先出存储器。

4.如权利要求3所述的数据存取装置，其中在一读取时钟讯号的一读取时钟周期中，该控制器将该影像数据中的M笔位对数据分别读取至M个输出通道，其中M为正整数。

5.如权利要求4所述的数据存取装置，其中该读取时钟讯号的频率实质上为该写入时钟讯号的频率的T倍，其中T等于对应至该像素的该影像数据的总位数除以2M所得到的数值。

6.一数据存取方法，用以存取一影像数据，该方法包括：

以像素为单位写入该影像数据至一先进先出存储器；以及

以传输通道为单位读取储存于该先进先出存储器中的该影像数据，其中，提供一一阶读取指标及一二阶读取指标，根据该一阶及该二阶读取指标读出储存在该先进先出存储器中的影像数据；

其中，该先进先出存储器被定义为环形结构并支持微型低电压差动讯号接口传输，并且以环形手段被存取；该先进先出存储器包括多个存储区块，每个存储区块包括多个存储单元，该一阶读取指标用以指示对应至所述存储区块其中之一的地址，该二阶读取指标用以指示对应至所述存储单元其中之一的地址。

7.如权利要求6所述的数据存取方法，其中对应至一像素的影像数据是在一写入时钟讯号的一写入时钟周期中被写入该先进先出存储器。

8.如权利要求7所述的数据存取方法，其中在一读取时钟讯号的一读取时钟周期中，该影像数据中的M笔位对数据分别从该先进先出存储器中被读取至M个输出通道，其中M为正整数。

9.如权利要求8所述的数据存取方法，其中该读取时钟讯号的频率实质上为该写入时钟讯号的频率的T倍，其中T等于对应至该像素的该影像数据的总位数除以2M所得到的数值。

10.如权利要求6所述的数据存取方法，其中该先进先出存储器被整合在一时序控制器中。

11.一种数据存取方法，用以存取一先进先出存储器，该先进先出存储器具有多个存储区块，每个存储区块具有多个存储单元，该数据存取方法包括：

(a)提供一写入指标，用以指向该先进先出存储器的一写入地址；

(b)于一写入时钟讯号的控制下，根据该写入指标目前所指向的写入地址写入N笔数据至该先进先出存储器中对应N个存储区块中，其中，当该写入指标目前所指向的写入地址与该先进先出存储器中最后一个存储区块的地址的差等于X，而X+1小于N时，则该N笔数据中之前X+1笔数据被写入该先进先出存储器之后X+1个存储区块，该N笔数据中之后N-(X+1)笔数据被写入该先进先出存储器之前N-(X+1)个存储区块中，N为正整数；

(c)于步骤(b)之后，根据该写入地址与数字N执行相对于该先进先出存储器的存储区块数目的同佘加法，以得到在下一次写入操作中，该写入指标所指向的写入地址；

(d)提供一一阶读取指标，用以指向该先进先出存储器的一读取地址；

(e)于一读取时钟讯号的控制下，根据该一阶读取指标目前所指向的读取地址分别经由M个通道输出该先进先出存储器中对应的M个存储区块中的M笔数据，其中，当该一阶读取指标目前所指向的读取地址与该先进先出存储器中最后一个存储区块的地址之差等于Y，且Y+1小于M时，则分别读取该先进先出存储器之后Y+1个存储区块中的数据，以及该先进先出存储器之前M-(Y+1)个存储区块中的数据，以分别得到该M笔数据中之前Y+1笔数据及后M-(Y+1)笔数据，M为正整数；以及

(f)于步骤(e)之后，根据该读取地址与数字M执行相对于该先进先出存储器的存储区块数目的同佘加法，以得到在下一次读取操作中，该一阶读取指标所指向的读取地址；

其中，经由该M个通道输出的该M笔数据实质上为一微型低电压差动讯号数据。

12.如权利要求11所述的数据存取方法，其中步骤(e)还包括：

(e1)提供一二阶读取指标，该二阶读取指标指向各该M个存储区块的复数存储单元之一的地址；

(e2)根据该二阶读取指标所指向的地址，输出各该M个存储区块的部分存储单元的数据；及

(e3)于步骤(e2)之后，重新设定该二阶读取指标，并重复步骤(e2)与(e3)，直到各该M个存储区块的所有存储单元的数据均输出后为止。

13.如权利要求11所述的数据存取方法，其中该N笔数据分别为用以驱动一液晶显示面板中一像素的N个次像素的N笔次像素数据。

14.如权利要求13所述的数据存取方法，其中该N笔数据中的每一笔数据为8位的数据。

15.如权利要求14所述的数据存取方法，其中当M分别等于3、4、5或6时，该读取时钟讯号的频率实质上分别等于该写入时钟讯号的频率的4倍、3倍、12/5倍或2倍。

Images