CN104409098A - 容量翻倍的芯片内部表项及其实现方法 - Google Patents
容量翻倍的芯片内部表项及其实现方法 Download PDFInfo
- Publication number
- CN104409098A CN104409098A CN201410733975.5A CN201410733975A CN104409098A CN 104409098 A CN104409098 A CN 104409098A CN 201410733975 A CN201410733975 A CN 201410733975A CN 104409098 A CN104409098 A CN 104409098A
- Authority
- CN
- China
- Prior art keywords
- storer
- control signal
- list item
- chip internal
- double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Static Random-Access Memory (AREA)
Abstract
本发明揭示了一种容量翻倍的芯片内部表项及其实现方法，通过在常规的nROrmW存储器或者nRmW存储器上增加一个外部控制信号和少量控制逻辑，使得在控制信号使能时，nROrmW存储器内n×m块并行的1RW存储器或者nRmW存储器内n×m块并行的1R1W存储器变成N组并联的存储器单元，N和n/N均为正整数，每组存储器单元内的1RW存储器或1R1W存储器为串联结构，从而实现在特定模式下的表项容量翻倍甚至更多，控制逻辑用于控制nROrmW存储器或nRmW存储器的读写操作。本发明使得nROrmW存储器或nRmW存储器内部并行结构的多块存储器变成串行结构的存储器，从而使得表项容量增大，提高芯片的应用灵活度。
Description
技术领域
本发明涉及芯片内部表项容量技术领域，尤其是涉及一种容量翻倍的芯片内部表项及其实现方法。
背景技术
随着芯片存储技术的快速发展，对交换芯片的性能要求也越来越高。现有高性能交换芯片常规应用场合一般要求每个端口的发送和接受带宽都要达到设计最大值，如交换芯片通常会采用分布式的读写逻辑来操作内部表项，即这些表项支持多个读端口和写端口同时进行操作，从而支持很高的带宽。以两读或一写存储器2ROr1W存储器为例，这种存储器可以支持两路接口同时来进行读操作，从而实现支持很高的带宽。
但在某些特定的应用场合，其对带宽要求不是很高，但要求表项容量很大，因此有必要研究一种实现芯片内部表项容量增大的方法。
发明内容
本发明的目的在于克服现有技术的缺陷，提供一种容量翻倍的芯片内部表项及其实现方法，通过增加一定的控制逻辑和外部控制信号，以使得交换芯片内部表项容量翻倍，从而提高芯片的应用灵活度。
为实现上述目的，本发明提出如下技术方案：一种容量翻倍的芯片内部表项，所述芯片内部表项为nROrmW存储器，所述nROrmW存储器包括n×m个1RW存储器、一个外部控制信号和控制逻辑，其中n，m为大于等于0的整数，所述nROrmW存储器外部具有n个读端口和m个写端口，初始时，所述n×m个1RW存储器之间均为并联结构；当所述外部控制信号使能时，所述n×m个1RW存储器被分成N组存储器单元，N和n/N均为正整数，每组所述存储器单元之间并联，且每组内的所述1RW存储器之间为串联结构，所述控制逻辑用于控制所述nROrmW存储器的读写操作。
优选地，所述外部控制信号使能后，所述控制逻辑转变外部端口访问地址为所述nROrmW存储器内部1RW存储器的访问地址，使其与相应的外部读端口和写端口的访问地址相对应。
优选地，采用一个比特表示所述外部控制信号的状态，“0”表示控制信号不使能，“1”表示控制信号使能。
优选地，所述n×m个1RW存储器最多被分成n组并行的存储器单元，每组所述存储器单元内具有m个1RW存储器。
对应地，本发明提供一种实现芯片内部表项容量翻倍的方法，所述外部控制信号使能，控制所述nROrmW存储器内的n×m个1RW存储器分成N组存储器单元，N和n/N均为正整数，且每组内的所述1RW存储器之间转变为串联结构。
本发明还提供了另外一种容量翻倍的芯片内部表项，所述芯片内部表项为nRmW存储器，所述nRmW存储器包括n×m个1R1W存储器、一个外部控制信号和控制逻辑，所述nRmW存储器外部具有n个读端口和m个写端口，所述外部控制信号不使能时，所述n×m个1R1W存储器均为并联结构；当所述外部控制信号使能时，所述n×m个1R1W存储器被分成N组，N和n/N均为正整数，每组之间并联，且每组内的1R1W存储器为串联结构，所述控制逻辑用于控制所述nRmW存储器的读写操作。
优选地，所述外部控制信号使能后，所述控制逻辑转变外部端口访问地址为所述nRmW存储器内部1R1W存储器的访问地址，使其与相应的外部读端口和写端口的访问地址相对应。
优选地，采用一个比特表示所述外部控制信号的状态。
优选地，所述n×m个1R1W存储器最多被分成n组并行的存储器单元，每组所述存储器单元内具有m个1R1W存储器。
对应地，本发明还提供了一种容量翻倍的芯片内部表项的实现方法，所述外部控制信号使能，控制所述nRmW存储器内的n×m个1R1W存储器分成N组存储器单元，N和n/N均为正整数，且每组内的所述1R1W存储器之间转变为串联结构。
本发明通过在常规的nROrmW存储器或者nRmW存储器上增加一个外部控制信号和少量控制逻辑，使得在控制信号使能时，nROrmW存储器内n×m块并行的1RW存储器或者nRmW存储器内n×m块并行的1R1W存储器变成N组并联的存储器单元，N和n/N均为正整数，每组存储器单元内的1RW存储器或1R1W存储器为串联结构，从而实现在特定模式下的表项容量翻倍甚至更多。
本发明的有益效果是：本发明通过增加控制逻辑，使得nROrmW存储器或nRmW存储器内部并行结构的多块存储器变成串行结构的存储器，从而达到表项容量增大，提高芯片的应用灵活度。
附图说明
图1是本发明实施例控制信号不使能时的芯片内部表项读写示意图；
图2是本发明实施例控制信号使能时的芯片内部表项读写示意图。
具体实施方式
下面将结合本发明的附图，对本发明实施例的技术方案进行清楚、完整的描述。
本发明实施例以2ROr1W存储器为例，具体介绍本发明容量翻倍的芯片内部表项及其实现方法。如图1所示，2ROr1W存储器外部具有一个写端口和两个读端口，可同时支持两个读端口进行读操作。其内部具有两个1RW存储器、一个外部控制信号和控制逻辑，定义两个1RW存储器分别为存储器0、存储器1，每个1RW存储器具有一个内部读端口和一个写端口，初始时，即外部控制信号不使能时，两块1RW存储器为并行结构，其各自的写端口均直接连接到外部的写端口，读端口则分别连接到两个外部的读端口。
设每块1RW存储器的最大深度为N，即其可访问的地址范围为0～N-1，这样当外部控制信号不使能时，由于2ROr1W存储器外部的两个读端口可能同时读写内部的任意地址，所以此时2ROr1W存储器支持的地址访问范围是0～N-1，可保证芯片高带宽的需求。
在某些情况下，如果两个读端口不会同时访问该2ROr1W存储器，则可以启动外部控制信号使能。如图2所示，当外部控制信号使能时，两块1RW存储器串联起来变成一块大的1RW存储器，此时外部读写端口的访问地址等于两个1RW存储器的容量之和，即从地址范围0～N-1扩展为范围0～2N-1，实现了表项容量翻番。这种情况下支持的带宽就只有常规2ROr1W存储器的一半。
由于外部控制信号使能情况下，2ROr1W存储器外部读写接口上的地址访问空间是0～2N-1，而内部1RW存储器可支持的地址空间只有0～N-1，所以2ROr1W存储器外部接口上的读写地址信号需要做适当转换才能用作内部1RW存储器的读写地址。如图2所示，当外部接口读写地址小于N时，则选择存储器0进行读写操作，同时保持存储器0的实际读写地址与2ROr1W存储器外部接口读写地址相同，即存储器0的读地址和写地址分别等于外部的读端口地址和写端口地址；当外部接口读写地址大于N-1时，选择存储器1进行读写操作，同时将存储器1的实际读写地址转换为外部接口读写地址减去N，即存储器1的读地址和写地址分别等于外部的读端口地址减去N和写端口地址减去N。
本发明实施例的外部控制信号采用一个比特来表示其状态，具体地，用“0”表示控制信号不使能，“1”表示控制信号使能。
控制逻辑用于根据外部写地址判断将写数据写入到哪块1RW存储器，且用于根据外部读地址判断从哪块1RW存储器读取数据，并控制转换外部接口上的读写地址为内部1RW存储器的读写地址。控制逻辑包括如图2中的地址判断逻辑和选择器。
当然本发明不限于实现2ROr1W存储器的容量翻倍。如果是4ROr1W的表项，其内部具有4块并联的1RW存储器。在外部控制信号使能时，若其内部4块1RW存储器变成了两组并联的存储器单元，每组存储器单元内的两块1RW存储器串联，这样便实现了容量翻倍；如果是4块1RW存储器全部串联在一起，则表项容量增加为原来的4倍。
如果是2R2W存储器，其内部有4块并联结构的1R1W存储器，在容量翻倍模式时，如果4块1R1W存储器由并联变成两两串联，容量增加了1倍；如果是4块1R1W存储器全部串联在一起，则容量增加到原来的4倍。
同理，对于有n个读端口和m个写端口的nRmW内部表项存储器，其内部具有n×m块并联的1R1W存储器，在翻倍模式时可变成容量翻倍的(n/2)RmW存储器，如果带宽可变得更小则表项容量可翻更多倍。
本发明的技术内容及技术特征已揭示如上，然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰，因此，本发明保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求所涵盖。
Claims (10)
1.一种容量翻倍的芯片内部表项，其特征在于，所述芯片内部表项为nROrmW存储器，所述nROrmW存储器包括n×m个1RW存储器、一个外部控制信号和控制逻辑，其中n，m为大于等于0的整数，所述nROrmW存储器外部具有n个读端口和m个写端口，初始时，所述n×m个1RW存储器之间均为并联结构；当所述外部控制信号使能时，所述n×m个1RW存储器被分成N组存储器单元，N和n/N均为正整数，每组所述存储器单元之间并联，且每组存储器单元内的所述1RW存储器之间为串联结构，所述控制逻辑用于控制所述nROrmW存储器的读写操作。
2.根据权利要求1所述的容量翻倍的芯片内部表项，其特征在于，所述外部控制信号使能后，所述控制逻辑转变外部端口访问地址为所述nROrmW存储器内部1RW存储器的访问地址，使其与相应的外部读端口和写端口的访问地址相对应。
3.根据权利要求1所述的容量翻倍的芯片内部表项，其特征在于，采用一个比特数表示所述外部控制信号的状态。
4.根据权利要求1所述的容量翻倍的芯片内部表项，其特征在于，所述n×m个1RW存储器最多被分成n组并行的存储器单元，每组所述存储器单元内具有m个1RW存储器。
5.一种实现权利要求1所述的芯片内部表项容量翻倍的方法，其特征在于，所述外部控制信号使能，控制所述nROrmW存储器内的n×m个1RW存储器分成N组存储器单元，N和n/N均为正整数，且每组内的所述1RW存储器之间转变为串联结构。
6.一种容量翻倍的芯片内部表项，其特征在于，所述芯片内部表项为nRmW存储器，所述nRmW存储器包括n×m个1R1W存储器、一个外部控制信号和控制逻辑，所述nRmW存储器外部具有n个读端口和m个写端口，所述外部控制信号不使能时，所述n×m个1R1W存储器均为并联结构；当所述外部控制信号使能时，所述n×m个1R1W存储器被分成N组，N和n/N均为正整数，每组之间并联，且每组内的1R1W存储器为串联结构，所述控制逻辑用于控制所述nRmW存储器的读写操作。
7.根据权利要求6所述的容量翻倍的芯片内部表项，其特征在于，所述外部控制信号使能后，所述控制逻辑转变外部端口访问地址为所述nRmW存储器内部1R1W存储器的访问地址，使其与相应的外部读端口和写端口的访问地址相对应。
8.根据权利要求6所述的容量翻倍的芯片内部表项，其特征在于，采用一个比特表示所述外部控制信号的状态。
9.根据权利要求6所述的容量翻倍的芯片内部表项，其特征在于，所述n×m个1R1W存储器最多被分成n组并行的存储器单元，每组所述存储器单元内具有m个1R1W存储器。
10.一种实现权利要求6所述的芯片内部表项容量翻倍的方法，其特征在于，所述外部控制信号使能，控制所述nRmW存储器内的n×m个1R1W存储器分成N组存储器单元，N和n/N均为正整数，且每组内的所述1R1W存储器之间转变为串联结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410733975.5A CN104409098A (zh) | 2014-12-05 | 2014-12-05 | 容量翻倍的芯片内部表项及其实现方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410733975.5A CN104409098A (zh) | 2014-12-05 | 2014-12-05 | 容量翻倍的芯片内部表项及其实现方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104409098A true CN104409098A (zh) | 2015-03-11 |
Family
ID=52646718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410733975.5A Pending CN104409098A (zh) | 2014-12-05 | 2014-12-05 | 容量翻倍的芯片内部表项及其实现方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104409098A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106302260A (zh) * | 2016-07-28 | 2017-01-04 | 盛科网络（苏州）有限公司 | 4r4w全共享报文的数据缓存处理方法及数据处理系统 |
| CN106297861A (zh) * | 2016-07-28 | 2017-01-04 | 盛科网络（苏州）有限公司 | 可扩展的多端口存储器的数据处理方法及数据处理系统 |
| CN110703999A (zh) * | 2019-09-30 | 2020-01-17 | 盛科网络（苏州）有限公司 | 存储器的读操作的调度方法和存储器 |
| CN110704369A (zh) * | 2019-10-09 | 2020-01-17 | 盛科网络（苏州）有限公司 | 存储器及其控制方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101154433A (zh) * | 2006-09-28 | 2008-04-02 | 奇梦达闪存有限责任公司 | 存储系统和该存储系统的操作方法 |
| CN202887737U (zh) * | 2012-10-22 | 2013-04-17 | 中国船舶重工集团公司第七一九研究所 | 便携式大容量高速读写网络存储器 |
| CN103309626A (zh) * | 2013-07-03 | 2013-09-18 | 盛科网络（苏州）有限公司 | 实现网络芯片多读写端口存储器的方法及相应存储器 |
-
2014
- 2014-12-05 CN CN201410733975.5A patent/CN104409098A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101154433A (zh) * | 2006-09-28 | 2008-04-02 | 奇梦达闪存有限责任公司 | 存储系统和该存储系统的操作方法 |
| CN202887737U (zh) * | 2012-10-22 | 2013-04-17 | 中国船舶重工集团公司第七一九研究所 | 便携式大容量高速读写网络存储器 |
| CN103309626A (zh) * | 2013-07-03 | 2013-09-18 | 盛科网络（苏州）有限公司 | 实现网络芯片多读写端口存储器的方法及相应存储器 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106302260A (zh) * | 2016-07-28 | 2017-01-04 | 盛科网络（苏州）有限公司 | 4r4w全共享报文的数据缓存处理方法及数据处理系统 |
| CN106297861A (zh) * | 2016-07-28 | 2017-01-04 | 盛科网络（苏州）有限公司 | 可扩展的多端口存储器的数据处理方法及数据处理系统 |
| CN106297861B (zh) * | 2016-07-28 | 2019-02-22 | 盛科网络（苏州）有限公司 | 可扩展的多端口存储器的数据处理方法及数据处理系统 |
| CN106302260B (zh) * | 2016-07-28 | 2019-08-02 | 盛科网络（苏州）有限公司 | 4个读端口4个写端口全共享报文的数据缓存处理方法及数据处理系统 |
| US10818325B2 (en) | 2016-07-28 | 2020-10-27 | Centec Networks (Su Zhou) Co., Ltd. | Data processing method and data processing system for scalable multi-port memory |
| CN110703999A (zh) * | 2019-09-30 | 2020-01-17 | 盛科网络（苏州）有限公司 | 存储器的读操作的调度方法和存储器 |
| CN110704369A (zh) * | 2019-10-09 | 2020-01-17 | 盛科网络（苏州）有限公司 | 存储器及其控制方法 |
| CN110704369B (zh) * | 2019-10-09 | 2023-06-06 | 苏州盛科通信股份有限公司 | 存储器及其控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101231877B (zh) | 存取n端口存储器m个存储器地址的方法及n端口存储器 | |
| CN104409098A (zh) | 容量翻倍的芯片内部表项及其实现方法 | |
| CN102882513B (zh) | 全加器电路和芯片 | |
| US8639891B2 (en) | Method of operating data storage device and device thereof | |
| CN101236774B (zh) | 单端口存储器实现多端口存储功能的装置和方法 | |
| CN102968394A (zh) | 一种基于乒乓机制的fpga与dsp数据传输系统 | |
| CN103309626A (zh) | 实现网络芯片多读写端口存储器的方法及相应存储器 | |
| CN102891679B (zh) | 或逻辑电路和芯片 | |
| CN102541769A (zh) | 一种存储器接口访问控制方法及装置 | |
| CN106066833A (zh) | 存取多端口存储器模块的方法及相关的存储器控制器 | |
| CN102237867B (zh) | 包括模块控制电路的半导体模块及其控制方法 | |
| US20180260345A1 (en) | Memory module and memory system including the same | |
| CN103809769A (zh) | 一种block ram级联实现结构 | |
| CN102118304B (zh) | 一种信元交换方法和装置 | |
| CN203909724U (zh) | 一种block ram级联实现结构 | |
| CN101178933A (zh) | 一种闪存阵列装置 | |
| US10083764B2 (en) | Memory system capable of re-mapping address | |
| CN104200847A (zh) | 存储器地址的测试方法及测试装置 | |
| CN102882514A (zh) | 与逻辑电路和芯片 | |
| CN102930898B (zh) | 一种构建多端口异步存储模块的方法 | |
| CN104850391A (zh) | 处理多个数据集的装置及其方法 | |
| CN203950033U (zh) | 高速记录雷达回波数据的设备 | |
| CN101813971B (zh) | 处理器及其内置存储器 | |
| CN109783395B (zh) | 内存访问方法、交换芯片、内存模组及电子设备 | |
| CN101771498B (zh) | 比特交织存储器的扩展系统和方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150311 |