CN102968394A - 一种基于乒乓机制的fpga与dsp数据传输系统 - Google Patents
一种基于乒乓机制的fpga与dsp数据传输系统 Download PDFInfo
- Publication number
- CN102968394A CN102968394A CN2012104012117A CN201210401211A CN102968394A CN 102968394 A CN102968394 A CN 102968394A CN 2012104012117 A CN2012104012117 A CN 2012104012117A CN 201210401211 A CN201210401211 A CN 201210401211A CN 102968394 A CN102968394 A CN 102968394A
- Authority
- CN
- China
- Prior art keywords
- fpga
- dsp
- read
- data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
本发明提供了一种基于乒乓机制的FPGA与DSP数据传输系统,包括双通道切换开关、FPGA、DSP和两存储器,FPGA控制双通道切换开关的开关状态以实现第一读写通道和第二读写通道的交替进行,从而实现数据的交替存储与读取;所述第一读写通道为:FPGA将自身缓存的当前数据写入第一存储器,同时DSP从第二存储器读取前一时刻写入的数据;所述第二读写通道为:FPGA将自身缓存的当前数据写入第二存储器,同时DSP从第一存储器读取前一时刻写入的数据。本发明通过乒乓的方式将连续数据在两块DDR2 SDRAM之间轮番交替存储和读取,节省等待时间,提高数据传输效率。
Description
技术领域
本发明涉及高速数据传输领域,具体涉及一种基于乒乓机制的FPGA与DSP数据传输系统,尤其适用于FPGA与DSP之间的图像数据高速传输。
背景技术
长期以来,高速图像传输与处理的工作大多在微型计算机上采用单机或机群联合机制执行。专用计算机的微处理器只是面向通用应用层面,对高速数字处理这种特殊的数据密集型的应用效率不高。同时,机群工作方式存在功耗大,系统复杂等问题,使得它的应用受到了限制。而采用DDR作为接口的FPGA和DSP协同作业方式实现高速信号传输与处理成为最近几年的热门。该类系统具有灵活、实用、可靠等特点,目前有很多基于这种架构的案例。
申请号为201010590964.8的中国发明专利公开了一种FPGA通过DDR2接口与DSP通信的方法及装置。此方法中,根据DDR2控制器的读写命令以及时序配置生成芯片自身所使用的读写时序,在所述读写时序执行所述命令指示的读写操作。从而通过DDR2接口代替原来的高速串行总线接口,实现FPGA与DSP的通信,降低数据传输实现成本。
申请号为200920109021.1的中国发明专利公开了一种涉及双通道数字射频存储板,其中就有DDR2存储模块、FPGA采集控制模块、DSP通信控制模块等。DDR2有两个子模块,分别与FPGA采集控制模块和DSP通信控制模块相连。该技术可实现较高频率信号的存储及传输功能,广泛应用于雷达和电子战对抗领域。
但上述两种方案均采用DDR2 SDRAM的单总线传输方式,效率低,难以适应高速数据的传输要求。
发明内容
本发明的目的在于提供一种基于乒乓机制的FPGA与DSP数据传输方法,实现FPGA与DSP之间的高效数据通信。
一种基于乒乓机制的FPGA与DSP数据传输系统,包括双通道切换开关、FPGA、DSP和两存储器,FPGA控制双通道切换开关的开关状态以实现第一读写通道和第二读写通道的交替进行,从而实现数据的交叉存储与读取;
所述第一读写通道为:FPGA将自身缓存的当前数据写入第一存储器,同时DSP从第二存储器读取前一时刻写入的数据;
所述第二读写通道为:FPGA将自身缓存的当前数据写入第二存储器,同时DSP从第一存储器读取前一时刻写入的数据。
所述双通道切换开关采用CPLD实现。
所述存储器采用双倍速率同步动态随机存储器DDR。
本发明的有益效果是:本发明基于乒乓机制的双通道数据存储和读取方式,是FPGA在往第一路存储器中写入数据的时候,DSP从第二路存储器读取数据;然后由双通道切换开关切换DDR2 SDRAM双通道,即控制FPGA向第二路存储器中写入数据,同时DSP往第一路存储器读取数据,实现数据的交替存储与处理。本发明通过乒乓的方式将连续图像数据在两块DDR2 SDRAM之间轮番交替存储和读取,实现并行处理,有利于节省等待时间,提高数据传输效率。进一步,选用DDR作为FPGA与DSP之间数据缓存设备能极大提高整个系统效能。
附图说明
图1是本发明双通道据传输的示意图。
具体实施方式
下面结合附图和实例进一步说明本发明的具体实施方式。
本发明基于乒乓机制的FPGA与DSP数据传输系统,包括双通道切换开关、FPGA、DSP和两存储器。本实例中,双通道切换开关采用CPLD实现,存储器采用第二代双倍速率同步动态随机存储器DDR2 SDRAM。
在图1中,双通道的DDR2 SDRAM的设计采用了乒乓机制的思想。即FPGA 3在往一路DDR2 SDRAM 1中写入数据的时候,DSP 4从另外一路的DDR2 SDRAM 2中读取数据。然后由CPLD 5控制FPGA 3与DSP 4对DDR2 SDRAM 1和2控制权的切换。由于DDR2 SDRAM 1和2是单口器件(只有一套总线),因此采用开关器件CPLD,作为两路DDR2 SDRAM 1和2的切换,以达到“多路复用”的功能。
DDR2_CH1与DDR2_CH2代表两路DDR2 SDRAM1和2,CPLD5中的两组箭头(一组细线箭头6和7,一组粗线箭头8),细线箭头6和7表示FPGA 3,DSP 4对原始的DDR2 SDRAM 1和2的总线控制权状态,粗线箭头表示经过CPLD 5切换之后的FPGA 3,DSP 4对DDR2 SDRAM 1和2的总线控制权状态。
CPLD作为双通道的DDR2 SDRAM的总线切换控制,硬件上由两个通道的DDR2 SDRAM(DDR2_CH1与DDR2_CH2)的数据线、地址线、控制信号线均连接到CPLD上,同时FPGA的DDR2 SDRAM接口信号线(数据线、地址线、控制信号线)也连接到CPLD上,DSP的EMIF接口连接到CPLD上;软件上由CPLD控制切换双通道的DDR2 SDRAM的总线,使FPGA和DSP交替从两个通道的DDR2 SDRAM读取和写入数据。
双通道的切换时机:当FPGA写第一路DDR2 SDRAM完成,并且DSP读另一路的DDR2 SDRAM完成时,有一开关切换控制信号触发,在该信号的上升沿处完成FPGA与DSP对前一时刻的DDR2 SDRAM总线控制权的切换。
本领域的技术人员容易理解,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (3)
1.一种基于乒乓机制的FPGA与DSP数据传输系统,包括双通道切换开关、FPGA、DSP和两存储器,FPGA控制双通道切换开关的开关状态以实现第一读写通道和第二读写通道的交替进行,从而实现数据的交替存储与读取;
所述第一读写通道为:FPGA将自身缓存的当前数据写入第一存储器,同时DSP从第二存储器读取前一时刻写入的数据;
所述第二读写通道为:FPGA将自身缓存的当前数据写入第二存储器,同时DSP从第一存储器读取前一时刻写入的数据。
2.根据权利要求1所述的FPGA与DSP数据传输系统,其特征在于,所述双通道切换开关采用CPLD。
3.根据权利要求1所述的FPGA与DSP数据传输系统,其特征在于,所述存储器采用双倍速率同步动态随机存储器DDR。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012104012117A CN102968394A (zh) | 2012-10-19 | 2012-10-19 | 一种基于乒乓机制的fpga与dsp数据传输系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012104012117A CN102968394A (zh) | 2012-10-19 | 2012-10-19 | 一种基于乒乓机制的fpga与dsp数据传输系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102968394A true CN102968394A (zh) | 2013-03-13 |
Family
ID=47798542
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012104012117A Pending CN102968394A (zh) | 2012-10-19 | 2012-10-19 | 一种基于乒乓机制的fpga与dsp数据传输系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102968394A (zh) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103218324A (zh) * | 2013-03-29 | 2013-07-24 | 哈尔滨工业大学 | 基于嵌入式处理器之间的零延时数据传输装置及方法 |
CN104463790A (zh) * | 2013-09-17 | 2015-03-25 | 联想(北京)有限公司 | 一种图像处理的方法、装置和系统 |
CN104519292A (zh) * | 2013-09-30 | 2015-04-15 | 大同股份有限公司 | 投影装置及其影像数据存取方法 |
CN104902193A (zh) * | 2015-05-19 | 2015-09-09 | 上海集成电路研发中心有限公司 | 一种基于fpga对图像数据进行分割处理和显示的方法 |
CN105049203A (zh) * | 2015-06-17 | 2015-11-11 | 复旦大学 | 一种支持多工作模式的可配置3des加解密算法电路 |
CN106980477A (zh) * | 2017-04-11 | 2017-07-25 | 华中科技大学 | 一种卫星序列图像中点目标实时检测与跟踪系统及方法 |
EP3629330A1 (en) * | 2016-06-27 | 2020-04-01 | Altera Corporation | Methods and apparatus for smart memory interface |
CN111459852A (zh) * | 2019-01-22 | 2020-07-28 | 阿里巴巴集团控股有限公司 | 缓存控制方法和装置以及电子设备 |
CN111639046A (zh) * | 2020-05-11 | 2020-09-08 | 中国科学院国家空间科学中心 | 远紫外极光成像仪数据的缓存与实时传输系统及方法 |
CN114553857A (zh) * | 2022-01-25 | 2022-05-27 | 西安歌尔泰克电子科技有限公司 | 数据传输的方法、装置、腕戴设备及介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5371877A (en) * | 1991-12-31 | 1994-12-06 | Apple Computer, Inc. | Apparatus for alternatively accessing single port random access memories to implement dual port first-in first-out memory |
CN101404545A (zh) * | 2008-10-29 | 2009-04-08 | 哈尔滨工程大学 | 水声通信处理平台 |
CN101604541A (zh) * | 2009-06-24 | 2009-12-16 | 北京理工大学 | 双通道数字射频存储板 |
CN101719109A (zh) * | 2009-12-28 | 2010-06-02 | 天津优尼莱博泰克电子科技发展有限公司 | 一种高速影子存储器控制结构 |
CN102053936A (zh) * | 2010-12-15 | 2011-05-11 | 北京北方烽火科技有限公司 | Fpga通过ddr2接口与dsp通信的方法及装置 |
-
2012
- 2012-10-19 CN CN2012104012117A patent/CN102968394A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5371877A (en) * | 1991-12-31 | 1994-12-06 | Apple Computer, Inc. | Apparatus for alternatively accessing single port random access memories to implement dual port first-in first-out memory |
CN101404545A (zh) * | 2008-10-29 | 2009-04-08 | 哈尔滨工程大学 | 水声通信处理平台 |
CN101604541A (zh) * | 2009-06-24 | 2009-12-16 | 北京理工大学 | 双通道数字射频存储板 |
CN101719109A (zh) * | 2009-12-28 | 2010-06-02 | 天津优尼莱博泰克电子科技发展有限公司 | 一种高速影子存储器控制结构 |
CN102053936A (zh) * | 2010-12-15 | 2011-05-11 | 北京北方烽火科技有限公司 | Fpga通过ddr2接口与dsp通信的方法及装置 |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103218324A (zh) * | 2013-03-29 | 2013-07-24 | 哈尔滨工业大学 | 基于嵌入式处理器之间的零延时数据传输装置及方法 |
CN103218324B (zh) * | 2013-03-29 | 2015-09-16 | 哈尔滨工业大学 | 基于嵌入式处理器之间的零延时数据传输装置及方法 |
CN104463790A (zh) * | 2013-09-17 | 2015-03-25 | 联想(北京)有限公司 | 一种图像处理的方法、装置和系统 |
CN104463790B (zh) * | 2013-09-17 | 2018-08-10 | 联想(北京)有限公司 | 一种图像处理的方法、装置和系统 |
CN104519292A (zh) * | 2013-09-30 | 2015-04-15 | 大同股份有限公司 | 投影装置及其影像数据存取方法 |
CN104902193B (zh) * | 2015-05-19 | 2018-06-22 | 上海集成电路研发中心有限公司 | 一种基于fpga对图像数据进行分割处理和显示的方法 |
CN104902193A (zh) * | 2015-05-19 | 2015-09-09 | 上海集成电路研发中心有限公司 | 一种基于fpga对图像数据进行分割处理和显示的方法 |
CN105049203A (zh) * | 2015-06-17 | 2015-11-11 | 复旦大学 | 一种支持多工作模式的可配置3des加解密算法电路 |
CN105049203B (zh) * | 2015-06-17 | 2018-06-29 | 复旦大学 | 一种支持多工作模式的可配置3des加解密算法电路 |
EP3629330A1 (en) * | 2016-06-27 | 2020-04-01 | Altera Corporation | Methods and apparatus for smart memory interface |
CN106980477A (zh) * | 2017-04-11 | 2017-07-25 | 华中科技大学 | 一种卫星序列图像中点目标实时检测与跟踪系统及方法 |
CN106980477B (zh) * | 2017-04-11 | 2018-01-02 | 华中科技大学 | 一种卫星序列图像中点目标实时检测与跟踪系统及方法 |
CN111459852A (zh) * | 2019-01-22 | 2020-07-28 | 阿里巴巴集团控股有限公司 | 缓存控制方法和装置以及电子设备 |
CN111459852B (zh) * | 2019-01-22 | 2023-05-05 | 阿里巴巴集团控股有限公司 | 缓存控制方法和装置以及电子设备 |
CN111639046A (zh) * | 2020-05-11 | 2020-09-08 | 中国科学院国家空间科学中心 | 远紫外极光成像仪数据的缓存与实时传输系统及方法 |
CN111639046B (zh) * | 2020-05-11 | 2022-07-12 | 中国科学院国家空间科学中心 | 远紫外极光成像仪数据的缓存与实时传输系统及方法 |
CN114553857A (zh) * | 2022-01-25 | 2022-05-27 | 西安歌尔泰克电子科技有限公司 | 数据传输的方法、装置、腕戴设备及介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102968394A (zh) | 一种基于乒乓机制的fpga与dsp数据传输系统 | |
KR101467623B1 (ko) | 메모리 모듈 및 메모리 모듈 제어 방법 | |
CN101800619B (zh) | 一种基于块交织的交织或解交织方法及其装置 | |
CN110069443B (zh) | 一种基于fpga控制的ufs存储阵列系统及数据传输方法 | |
CN101236774B (zh) | 单端口存储器实现多端口存储功能的装置和方法 | |
KR20140027859A (ko) | 호스트 장치 및 이를 포함하는 시스템 | |
CN102508803A (zh) | 一种矩阵转置存储控制器 | |
CN104239232A (zh) | 一种基于fpga内dpram的乒乓缓存操作结构 | |
CN1832035A (zh) | 适合矩阵转置的ddr存储控制器及矩阵行列访问方法 | |
CN104484129A (zh) | 一读一写存储器、多读多写存储器及其读写方法 | |
CN101236776A (zh) | 一种串行接口快闪存储器及其设计方法 | |
CN204129729U (zh) | 一种基于DMA传输的Flash存储控制系统 | |
CN111813709B (zh) | 一种基于fpga存算一体架构的高速并行存储方法 | |
US11113211B2 (en) | Memory device supporting rank-level parallelism and memory system including the same | |
CN104409098A (zh) | 容量翻倍的芯片内部表项及其实现方法 | |
CN201859658U (zh) | 嵌入式sdram存储模块 | |
CN216014252U (zh) | 基于hp接口的多通道数据采集存储回放卡及系统 | |
CN113740851B (zh) | 一种分时复用单ddr的sar成像数据处理系统 | |
CN112463668B (zh) | 一种基于stt-mram的多通道高速数据访存结构 | |
CN104156907A (zh) | 一种基于fpga的红外预处理存储系统及存储方法 | |
CN101813971B (zh) | 处理器及其内置存储器 | |
CN116414732A (zh) | 基于ddr3的高速大容量双通道双缓冲存储系统 | |
CN109388344B (zh) | 一种基于带宽扩展交叉编址的双端口sram访问控制系统及方法 | |
CN113886287A (zh) | 一种基于SoC的自适应实时缓存系统及方法 | |
CN107293318B (zh) | 一种可配位宽的嵌入式存储器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20130313 |