CN102053936A - Fpga通过ddr2接口与dsp通信的方法及装置 - Google Patents
Fpga通过ddr2接口与dsp通信的方法及装置 Download PDFInfo
- Publication number
- CN102053936A CN102053936A CN 201010590964 CN201010590964A CN102053936A CN 102053936 A CN102053936 A CN 102053936A CN 201010590964 CN201010590964 CN 201010590964 CN 201010590964 A CN201010590964 A CN 201010590964A CN 102053936 A CN102053936 A CN 102053936A
- Authority
- CN
- China
- Prior art keywords
- ddr2
- read
- write
- interface
- dsp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
本发明公开了一种FPGA通过DDR2接口与DSP通信的方法及装置，包括：对DDR2接口进行上电启动中的初始化处理；并且，接收DSP的DDR2控制器的时序配置；接收到DDR2控制器发来的读写命令时，根据所述读写命令以及所述时序配置生成读写时序；在所述读写时序执行所述读写命令指示的读写操作。该方法和装置能够使FPGA通过DDR2接口实现与DSP的通信，降低了与DSP通信的FPGA芯片器件的成本以及资源消耗。
Description
技术领域
本发明涉及通信领域，尤其涉及一种场可编程门阵列(FPGA，Field Programmable Gate Array)通过DDR2接口与数字信号处理器(DSP，Digital Signal Processor)通信的方法及装置。
背景技术
随着DSP技术的发展和数字处理带宽的增加，目前的DSP外部接口都向着高速串行接口发展，而抛弃了原有的并行低速接口，这样有利于减少芯片的引脚数量，从而减小芯片的尺寸，也大大简化了PCB布线的复杂度。
但随之而来的问题是：使用高速串行总线带来了器件成本的大幅增加，包括芯片本身和与其连接的芯片，如FPGA，FPGA在使用高速串行总线和DSP链接时，必须使用带有高速串行收发器的FPGA，而且实现高速串行总线链接的协议要消耗大量的FPGA资源，这样造成了FPGA器件成本的激增以及资源的消耗。
发明内容
有鉴于此，本发明要解决的技术问题是，提供一种通过DDR2接口与DSP通信的方法及装置，能够使FPGA通过DDR2接口实现与DSP的通信，降低了与FPGA器件的成本以及FPGA的资源消耗。
为此，本发明实施例采用如下技术方案：
本发明实施例提供一种FPGA通过DDR2接口与DSP通信的方法，包括：
对DDR2接口进行上电启动中的初始化处理；并且，接收DSP的DDR2控制器的时序配置；
接收到DDR2控制器发来的读写命令时，根据所述读写命令以及所述时序配置生成读写时序；
在所述读写时序执行所述读写命令指示的读写操作。
其中，所述对DDR2接口进行上电启动中的初始化处理包括：
接收DDR2控制器发来的MR初始化命令和EMR初始化命令；
根据所述初始化命令中携带的寄存器参数值相应进行MR和EMR的初始化；
启动DDR2接口内部的锁相环；
根据EMR中的OCD校验模式值，进行DDR接口的阻抗校验。
根据所述读写命令以及所述时序配置生成读写时序包括：
根据所述读写命令以及时序配置确定DDR2控制器的读写时序；
将所述DDR2控制器的读写时序转换为芯片内部部件能够识别的读写时序。
所述在所述写时序执行所述写命令指示的写操作包括：
接收DDR2控制器发来的数据；
将所述数据转换为单倍速率数据；
在对应的写时序对转换后的单倍速率数据进行写操作。
所述在所述读时序执行所述读命令指示的读操作包括：
在对应的读时序进行读操作；
将读出的数据转换为DDR2数据；
将转换后的DDR2数据发送给DDR2控制器。
本发明实施例还提供一种FPGA通过DDR2接口与DSP通信的装置，包括：
接收单元，用于对DDR2接口进行上电启动中的初始化处理；并且，接收DSP的DDR2控制器的时序配置；
生成单元，用于接收到DDR2控制器发来的读写命令时，根据所述读写命令以及所述时序配置生成读写时序；
操作单元，用于在所述读写时序执行所述读写命令指示的读写操作。
其中，所述接口单元包括：
第一接收子单元，用于接收DDR2控制器发来的MR初始化命令和EMR初始化命令；
初始化子单元，用于根据所述初始化命令中携带的寄存器参数值相应进行MR和EMR的初始化；
启动子单元，用于启动DDR2接口内部的锁相环；
校验子单元，用于根据EMR中的OCD校验模式值，进行DDR接口的阻抗校验；
第二接收子单元，用于接收DSP的DDR2控制器的时序配置。
生成单元包括：
确定子单元，用于根据所述读写命令以及时序配置确定DDR2控制器的读写时序；
第一转换子单元，用于将所述DDR2控制器的读写时序转换为芯片内部部件能够识别的读写时序。
操作单元包括：
第三接收子单元，用于接收DDR2控制器发来的数据；
第二转换子单元，用于将所述数据转换为单倍速率数据；
第一操作子单元，用于在对应的写时序对转换后的单倍速率数据进行写操作。
操作单元包括：
第二操作子单元，用于在对应的读时序进行读操作；
第三转换子单元，用于将读出的数据转换为DDR2数据；
发送子单元，用于将转换后的DDR2数据发送给DDR2控制器。
对于上述技术方案的技术效果分析如下：
对DDR2接口进行上电启动中的初始化处理；并且，接收DSP的DDR2控制器的时序配置；接收到DDR2控制器发来的读写命令时，根据所述读写命令以及所述时序配置生成读写时序；在所述读写时序执行所述读写命令指示的读写操作，从而通过DDR2接口替代了原来的高速串行总线接口，实现了FPGA与DSP的通信，降低了FPGA器件的成本以及FPGA的资源消耗；并且，与DSP通信的芯片上无需另外增加高速串行收发器，有助于FPGA芯片的小型化。
附图说明
图1为本发明实施例FPGA通过DDR2接口与DSP通信的方法流程示意图；
图2为本发明实施例FPGA通过DDR2接口与DSP通信的装置结构示意图。
具体实施方式
以下，结合附图详细说明本发明实施例FPGA通过DDR2接口与DSP通信的方法及装置的实现。
图1为本发明实施例FPGA通过DDR2接口与DSP通信的方法流程示意图，该方法可以适用于FPGA芯片中；如图1所示，该方法包括：
步骤101：FPGA对DDR2接口进行上电启动中的初始化处理；并且，接收DSP的DDR2控制器的时序配置；
其中，所述初始化处理可以包括：
A：接收DSP的DDR2发来的模式寄存器(MR)的初始化命令和扩展模式寄存器(EMR)的初始化命令；
MR包括CAS延时(CL)，促发类型，促发长度(BL)等参数。
EMR内部包括终端匹配(ODT，On Die Termination)电阻值，阻抗校准(OCD，Off Chip Driver impedance adjustment)校验模式，附加延时(AL)等，在相应的初始化命令中将分别携带以上寄存器中参数的具体参数值，以便在下一步骤B中由芯片根据所述具体参数值进行相应寄存器的初始化操作。
B：分别根据所述初始化命令中携带的寄存器参数，分别初始化DDR2接口的所述MR和EMR。
C：启动DDR2接口的内部锁相环。
D：根据EMR中的OCD校验模式值，进行DDR接口的OCD。
经过以上的四个步骤后，DDR2即可以正常工作了。
其中，在发送所述初始化命令之前，上电后，当电源和DDR2的时钟都基本稳定后，DDR2控制器还输出预充电(precharge)命令给与DSP连接的所述芯片，以指示进行DDR内部存储单元的充电，但是由于本发明实施例中是通过FPGA等与DSP通过DDR2连接的芯片模拟DDR2接口，因此，接收到该预充电命令之后，可以不进行任何操作，直到接收到DDR2控制器的初始化命令，直接进行MR和EMR的初始化即可。
另外，接收的DDR2控制器的时序配置可以包括：CAS延时、附加延时、读延时(RL)、写延时(WL)和促发长度等。
步骤102：FPGA接收DDR2控制器的读写命令，根据所述读写命令以及时序配置，生成芯片内部部件可识别的读写时序；
其中，与DSP相连的所述芯片的读写时序一般与DDR2控制器的读写时序不同，因此，本步骤的实现可以为：
根据所述读写命令以及时序配置确定DDR2控制器的读写时序；
将所述DDR2控制器的读写时序转换为芯片内部部件能够识别的读写时序。
步骤103：FPGA在所述读写时序执行所述读写命令指示的读写操作。
所述在所述写时序执行所述写命令指示的写操作包括：
接收DDR2控制器发来的数据；
将所述数据转换为单倍速率数据；
在对应的写时序对转换后的单倍速率数据进行写操作。
所述在所述读时序执行所述读命令指示的读操作包括：
在对应的读时序进行读操作；
将读出的数据转换为DDR2数据；
将转换后的DDR2数据发送给DDR2控制器。
图1所述的FPGA通过DDR2接口与DSP通信的方法中，接收DDR2控制器的时序配置，根据DDR2控制器的读写命令以及时序配置生成芯片自身所使用的读写时序，在所述读写时序执行所述读写命令指示的读写操作。从而通过DDR2接口替代了原来的高速串行总线接口，实现了FPGA与DSP的通信，降低了实现成本；并且，FPGA上无需另外增加高速串行收发器，有助于FPGA芯片的小型化。
与图1所示的方法相对应的，本发明实施例还提供了一种FPGA通过DDR2接口与DSP通信的装置，该装置可以设置于FPGA中，如图2所示，该装置包括：
接收单元210，用于对DDR2接口进行上电启动中的初始化处理；并且，接收DSP的DDR2控制器的时序配置；
生成单元220，用于接收到DDR2控制器发来的读写命令时，根据所述读写命令以及所述时序配置生成读写时序；
操作单元230，用于在所述读写时序执行所述读写命令指示的读写操作。
优选地，所述接口单元210可以包括：
第一接收子单元，用于接收DDR2控制器发来的MR初始化命令和EMR初始化命令；
初始化子单元，用于根据所述初始化命令中携带的寄存器参数值相应进行MR和EMR的初始化；
启动子单元，用于启动DDR2接口内部的锁相环；
校验子单元，用于根据EMR中的OCD校验模式值，进行DDR接口的阻抗校验；
第二接收子单元，用于接收DSP的DDR2控制器的时序配置。
优选地，生成单元220可以包括：
确定子单元，用于根据所述读写命令以及时序配置确定DDR2控制器的读写时序；
第一转换子单元，用于将所述DDR2控制器的读写时序转换为芯片内部部件能够识别的读写时序。
优选地，操作单元230可以包括：
第三接收子单元，用于接收DDR2控制器发来的数据；
第二转换子单元，用于将所述数据转换为单倍速率数据；
第一操作子单元，用于在对应的写时序对转换后的单倍速率数据进行写操作。
和/或，优选地，所述操作单元230可以包括：
第二操作子单元，用于在对应的读时序进行读操作；
第三转换子单元，用于将读出的数据转换为DDR2数据；
发送子单元，用于将转换后的DDR2数据发送给DDR2控制器。
图2所述的FPGA通过DDR2接口与DSP通信的装置中，接收单元接收DDR2控制器的时序配置，生成单元根据DDR2控制器的读写命令以及时序配置生成芯片自身所使用的读写时序，操作单元在所述读写时序执行所述读写命令指示的读写操作，从而通过DDR2接口替代了原来的高速串行总线接口，实现了FPGA与DSP的通信，降低了实现成本；并且，FPGA上无需另外增加高速串行收发器，有助于芯片的小型化。
本领域普通技术人员可以理解，实现上述实施例的方法的过程可以通过程序指令相关的硬件来完成，所述的程序可以存储于可读取存储介质中，该程序在执行时执行上述方法中的对应步骤。所述的存储介质可以如：ROM/RAM、磁碟、光盘等。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种FPGA通过DDR2接口与DSP通信的方法，其特征在于，包括：
对DDR2接口进行上电启动中的初始化处理；并且，接收DSP的DDR2控制器的时序配置；
接收到DDR2控制器发来的读写命令时，根据所述读写命令以及所述时序配置生成读写时序；
在所述读写时序执行所述读写命令指示的读写操作。
2.根据权利要求1所述的方法，其特征在于，所述对DDR2接口进行上电启动中的初始化处理包括：
接收DDR2控制器发来的MR初始化命令和EMR初始化命令；
根据所述初始化命令中携带的寄存器参数值相应进行MR和EMR的初始化；
启动DDR2接口内部的锁相环；
根据EMR中的OCD校验模式值，进行DDR接口的阻抗校验。
3.根据权利要求1或2所述的方法，其特征在于，根据所述读写命令以及所述时序配置生成读写时序包括：
根据所述读写命令以及时序配置确定DDR2控制器的读写时序；
将所述DDR2控制器的读写时序转换为芯片内部部件能够识别的读写时序。
4.根据权利要求1或2所述的方法，其特征在于，所述在所述写时序执行所述写命令指示的写操作包括：
接收DDR2控制器发来的数据；
将所述数据转换为单倍速率数据；
在对应的写时序对转换后的单倍速率数据进行写操作。
5.根据权利要求1或2所述的方法，其特征在于，所述在所述读时序执行所述读命令指示的读操作包括：
在对应的读时序进行读操作；
将读出的数据转换为DDR2数据；
将转换后的DDR2数据发送给DDR2控制器。
6.一种FPGA通过DDR2接口与DSP通信的装置，其特征在于，包括：
接收单元，用于对DDR2接口进行上电启动中的初始化处理；并且，接收DSP的DDR2控制器的时序配置；
生成单元，用于接收到DDR2控制器发来的读写命令时，根据所述读写命令以及所述时序配置生成读写时序；
操作单元，用于在所述读写时序执行所述读写命令指示的读写操作。
7.根据权利要求6所述的装置，其特征在于，所述接口单元包括：
第一接收子单元，用于接收DDR2控制器发来的MR初始化命令和EMR初始化命令；
初始化子单元，用于根据所述初始化命令中携带的寄存器参数值相应进行MR和EMR的初始化；
启动子单元，用于启动DDR2接口内部的锁相环；
校验子单元，用于根据EMR中的OCD校验模式值，进行DDR接口的阻抗校验；
第二接收子单元，用于接收DSP的DDR2控制器的时序配置。
8.根据权利要求6或7所述的装置，其特征在于，生成单元包括：
确定子单元，用于根据所述读写命令以及时序配置确定DDR2控制器的读写时序；
第一转换子单元，用于将所述DDR2控制器的读写时序转换为芯片内部部件能够识别的读写时序。
9.根据权利要求6或7所述的装置，其特征在于，操作单元包括：
第三接收子单元，用于接收DDR2控制器发来的数据；
第二转换子单元，用于将所述数据转换为单倍速率数据；
第一操作子单元，用于在对应的写时序对转换后的单倍速率数据进行写操作。
10.根据权利要求6或7所述的装置，其特征在于，操作单元包括：
第二操作子单元，用于在对应的读时序进行读操作；
第三转换子单元，用于将读出的数据转换为DDR2数据；
发送子单元，用于将转换后的DDR2数据发送给DDR2控制器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010590964A CN102053936B (zh) | 2010-12-15 | 2010-12-15 | Fpga通过ddr2接口与dsp通信的方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010590964A CN102053936B (zh) | 2010-12-15 | 2010-12-15 | Fpga通过ddr2接口与dsp通信的方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102053936A true CN102053936A (zh) | 2011-05-11 |
| CN102053936B CN102053936B (zh) | 2012-09-05 |
Family
ID=43958278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010590964A Active CN102053936B (zh) | 2010-12-15 | 2010-12-15 | Fpga通过ddr2接口与dsp通信的方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102053936B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102789424A (zh) * | 2012-07-16 | 2012-11-21 | 哈尔滨工业大学 | 基于fpga的外扩ddr2的读写方法及基于fpga的外扩ddr2颗粒存储器 |
| CN102968394A (zh) * | 2012-10-19 | 2013-03-13 | 华中科技大学 | 一种基于乒乓机制的fpga与dsp数据传输系统 |
| CN104391801A (zh) * | 2014-11-07 | 2015-03-04 | 北京海尔集成电路设计有限公司 | Ddrii控制器的读写、状态转换、物理地址分配方法 |
| CN109213710A (zh) * | 2017-07-03 | 2019-01-15 | 扬智科技股份有限公司 | 高速串行接口装置与其数据传输方法 |
| CN109801660A (zh) * | 2018-12-24 | 2019-05-24 | 惠科股份有限公司 | 显示面板的读写操作控制方法、存储器及显示面板 |
| CN113270137A (zh) * | 2021-04-29 | 2021-08-17 | 北京航天飞腾装备技术有限责任公司 | 一种基于fpga嵌入式软核的ddr2测试方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6601126B1 (en) * | 2000-01-20 | 2003-07-29 | Palmchip Corporation | Chip-core framework for systems-on-a-chip |
| CN101625667A (zh) * | 2008-07-11 | 2010-01-13 | 英华达（上海）科技有限公司 | 数据传输装置及其数据传输的方法 |
| CN201429841Y (zh) * | 2009-06-29 | 2010-03-24 | 北京理工大学 | 一种fpga阵列处理板 |
-
2010
- 2010-12-15 CN CN201010590964A patent/CN102053936B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6601126B1 (en) * | 2000-01-20 | 2003-07-29 | Palmchip Corporation | Chip-core framework for systems-on-a-chip |
| CN101625667A (zh) * | 2008-07-11 | 2010-01-13 | 英华达（上海）科技有限公司 | 数据传输装置及其数据传输的方法 |
| CN201429841Y (zh) * | 2009-06-29 | 2010-03-24 | 北京理工大学 | 一种fpga阵列处理板 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102789424A (zh) * | 2012-07-16 | 2012-11-21 | 哈尔滨工业大学 | 基于fpga的外扩ddr2的读写方法及基于fpga的外扩ddr2颗粒存储器 |
| CN102789424B (zh) * | 2012-07-16 | 2014-12-10 | 哈尔滨工业大学 | 基于fpga的外扩ddr2的读写方法及基于fpga的外扩ddr2颗粒存储器 |
| CN102968394A (zh) * | 2012-10-19 | 2013-03-13 | 华中科技大学 | 一种基于乒乓机制的fpga与dsp数据传输系统 |
| CN104391801A (zh) * | 2014-11-07 | 2015-03-04 | 北京海尔集成电路设计有限公司 | Ddrii控制器的读写、状态转换、物理地址分配方法 |
| CN109213710A (zh) * | 2017-07-03 | 2019-01-15 | 扬智科技股份有限公司 | 高速串行接口装置与其数据传输方法 |
| CN109213710B (zh) * | 2017-07-03 | 2021-12-10 | 扬智科技股份有限公司 | 高速串行接口装置与其数据传输方法 |
| CN109801660A (zh) * | 2018-12-24 | 2019-05-24 | 惠科股份有限公司 | 显示面板的读写操作控制方法、存储器及显示面板 |
| CN113270137A (zh) * | 2021-04-29 | 2021-08-17 | 北京航天飞腾装备技术有限责任公司 | 一种基于fpga嵌入式软核的ddr2测试方法 |
| CN113270137B (zh) * | 2021-04-29 | 2024-06-14 | 北京航天飞腾装备技术有限责任公司 | 一种基于fpga嵌入式软核的ddr2测试方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102053936B (zh) | 2012-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113553277B (zh) | 一种ddr5 sdram的高吞吐率、低延迟phy接口电路装置 | |
| CN102981776B (zh) | 双倍数据率虚拟静态随机存取存储器及其控制器、存取与操作方法、写入与读取方法 | |
| US9495103B2 (en) | Read training a memory controller | |
| CN102053936B (zh) | Fpga通过ddr2接口与dsp通信的方法及装置 | |
| TWI758247B (zh) | 用於長叢發長度之內部連續列存取技術 | |
| US11347670B2 (en) | System and interface circuit for driving data transmission line to termination voltage | |
| US8055808B2 (en) | Semiconductor memory device and control method for semiconductor memory device | |
| US20150378956A1 (en) | Memory physical layer interface logic for generating dynamic random access memory (dram) commands with programmable delays | |
| US20200110716A1 (en) | Techniques for command bus training to a memory device | |
| CN105159853A (zh) | 基于fpga的dfi标准ddr3控制器 | |
| WO2010017015A1 (en) | Request-command encoding for reduced-data-rate testing | |
| US9384164B2 (en) | Mapping memory controller connectors to memory connectors | |
| CN113094303A (zh) | 用于基于动态接近度的管芯上终结的技术 | |
| CN102751966A (zh) | 延迟电路和存储器的潜伏时间控制电路及其信号延迟方法 | |
| US9367495B1 (en) | High speed integrated circuit interface | |
| US9377957B2 (en) | Method and apparatus for latency reduction | |
| CN103123614B (zh) | 串行闪存控制器、串行闪存及其执行的方法 | |
| KR102515459B1 (ko) | 전송 회로, 이를 포함하는 반도체 장치 및 시스템 | |
| US10056124B2 (en) | Memory control device for repeating data during a preamble signal or a postamble signal and memory control method | |
| TW202105186A (zh) | 記憶體介面電路、記憶體儲存裝置及訊號產生方法 | |
| CN108628776A (zh) | 一种数据读写访问控制方法及装置 | |
| Li et al. | A new method of evolving hardware design based on IIC bus and AT24C02 | |
| WO2023244473A1 (en) | Control signal training | |
| US20240125851A1 (en) | Multi-modal memory apparatuses and systems | |
| CN104425024A (zh) | 存储器控制器、存储器模块以及存储器系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200122 Address after: 430073 Hubei province Wuhan Dongxin East Lake high tech Development Zone, Road No. 5 Patentee after: Wuhan Hongxin Telecommunication Technologies Co.,Ltd. Address before: 100085, building 1, tower 5, East Road, Haidian District, Beijing Patentee before: Beifang Fenghuo Tech Co., Ltd., Beijing |
|
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 430205 Hubei city of Wuhan province Jiangxia Hidden Dragon Island Tan lake two Road No. 1 Patentee after: CITIC Mobile Communication Technology Co., Ltd Address before: 430073 Hubei province Wuhan Dongxin East Lake high tech Development Zone, Road No. 5 Patentee before: Wuhan Hongxin Telecommunication Technologies Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 430205 No.1 tanhu 2nd Road, Canglong Island, Jiangxia District, Wuhan City, Hubei Province Patentee after: CITIC Mobile Communication Technology Co.,Ltd. Address before: 430205 No.1 tanhu 2nd Road, Canglong Island, Jiangxia District, Wuhan City, Hubei Province Patentee before: CITIC Mobile Communication Technology Co., Ltd |