CN203950033U - 高速记录雷达回波数据的设备 - Google Patents
高速记录雷达回波数据的设备 Download PDFInfo
- Publication number
- CN203950033U CN203950033U CN201420270802.XU CN201420270802U CN203950033U CN 203950033 U CN203950033 U CN 203950033U CN 201420270802 U CN201420270802 U CN 201420270802U CN 203950033 U CN203950033 U CN 203950033U
- Authority
- CN
- China
- Prior art keywords
- dsp chip
- dsp
- chip
- array element
- flash array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000835 fiber Substances 0.000 claims abstract description 15
- 239000002245 particle Substances 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 2
- 238000010248 power generation Methods 0.000 abstract description 2
- 238000012545 processing Methods 0.000 abstract description 2
- 230000005055 memory storage Effects 0.000 description 4
- 238000011161 development Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
针对现有盘阵记录和传统颗粒记录这两种不同类型的记录设备自身的特点，本实用新型设计了一种高速记录雷达回波数据的设备，包含光纤接口电路、SRAM存储电路、时钟电路、DSP交换电路、存储控制FPGA模块、接口控制FPGA模块、以及四组四组Flash阵列单元，利用多级片间并发电路，将来自于雷达信号处理分机的光纤数据存储到Flash阵列单元中。本新型的有益技术效果为：本产品的硬件结构简易、重量轻便，同时满足大容量以及低功耗的要求。
Description
技术领域
本实用新型属于光纤数据传输记录技术领域，具体涉及一种大容量、低功耗的高速记录雷达回波数据的设备。
背景技术
海量高速数据的实时记录与回放目前广泛应用于很多的行业，尤其是在航空航天，空间探测、广电、雷达等领域，大容量、高速的数据记录已经成为其发展的关键技术之一。目前的数据记录设备一般采用盘阵式存储装置或存储颗粒式存储装置，盘阵式存储装置允许其中的多块磁盘同时进行数据的存取，具有容量大的优点，但其对重量、功耗等方面要求较高，且随着存储速度的提高，其重量与功耗激增，不经济；存储颗粒式存储装置允许直接存取，但数据的存储速度容量低，无法满足高速环境下大容量低功耗的读写需要。随着科学技术的发展，对于信息的传输速率和信息量都呈飞速发展的趋势，特别是在某些特殊领域，上述两种存储设备已成为制约记录系统进一步提高读写速度、存储容量和数据记录的硬件瓶颈，导致记录系统的使用范围受到限制。
实用新型内容
针对现有数据记录设备无法适应高速、大量雷达回波实时记录的问题，本新型提供一种高速记录雷达回波的设备，其具体结构如下：
高速记录雷达回波的设备，包括FLASH存储电路1、存储控制FPGA模块2、微处理器digital signal processor ，DSP交换电路3、接口控制FPGA模块4、光纤接口电路5、SRAM存储电路6和时钟电路7；其中，FLASH存储电路1、存储控制FPGA模块2、DSP交换电路3和接口控制FPGA模块4依次首尾串联在一起，接口控制FPGA模块4分别与光纤接口电路5、SRAM存储电路6和时钟电路7连接；
所述FLASH存储电路1包括四组Flash阵列单元，依次为第一Flash阵列单元11、第二Flash阵列单元12、第三Flash阵列单元13和第四Flash阵列单元14；所述的第一Flash阵列单元11、第二Flash阵列单元12、第三Flash阵列单元13和第四Flash阵列单元14共同与存储控制FPGA模块2连接在一起；
所述的第一Flash阵列单元11、第二Flash阵列单元12、第三Flash阵列单元13和第四Flash阵列单元14分别内含4片串连在一起的Flash存储芯片15。
进一步说，DSP交换电路3包括6片DSP芯片和1片Swith芯片37；其中，6片DSP芯片依次为第一DSP芯片31、第二DSP芯片32、第三DSP芯片33、第四DSP芯片34、第五DSP芯片35和第六DSP芯片36；其中，第一DSP芯片31、第二DSP芯片32和第三DSP芯片33的一端分别采用EMIF总线与存储控制FPGA模块2相连接，第一DSP芯片31、第二DSP芯片32和第三DSP芯片33的另一端分别与Swith芯片37的一侧接口相连接；第四DSP芯片34、第五DSP芯片35和第六DSP芯片36的一端分别与Swith芯片37的另一侧接口相连接，第四DSP芯片34、第五DSP芯片35和第六DSP芯片36的另一端分别采用EMIF总线与接口控制FPGA模块4的一侧接口相连接。
进一步说，Flash存储芯片15型号均为MT29F256G。
进一步说，第一DSP芯片31、第二DSP芯片32、第三DSP芯片33、第四DSP芯片34、第五DSP芯片35和第六DSP芯片36型号为TMS320C6455，Swith芯片37型号为CPS1848。
进一步说，第一DSP芯片31、第二DSP芯片32、第三DSP芯片33、第四DSP芯片34、第五DSP芯片35和第六DSP芯片36与Swith芯片37之间采用Serail RapidIO通道进行连接与通信。
有益的技术效果
本产品所述FLASH存储电路1包括四组Flash阵列单元，每组Flash阵列单元的内部由四个Flash存储芯片15串连在一起，四组Flash阵列单元之间相互并联，因此在硬件结构上同时兼备了盘阵存储和传统颗粒存储的优点——既采用了存储颗粒读写控制的记录设备，又利用了多级片间并发电路，实现了高速大容量雷达回波数据的实时记录。本产品具有硬件结构简易、重量轻便的优点，且同时满足大容量、低功耗的特点，充分满足了航空航天，空间探测、广电、雷达领域的应用要求。
此外，由于只是对FLASH存储电路1的连接关系的改进，FLASH存储电路1后端的雷达回波的设备无需改进或，从而避免了后端设备的软硬件升级，利于推广。
附图说明
图1为本实用新型的电路结构框图。
图中的序号为：FLASH存储电路1、存储控制FPGA模块2、DSP交换电路3、接口控制FPGA模块4、光纤接口电路5、SRAM存储电路6、时钟电路7，第一Flash阵列单元11、第二Flash阵列单元12、第三Flash阵列单元13、第四Flash阵列单元14、Flash存储芯片15、第一DSP芯片31、第二DSP芯片32、第三DSP芯片33、第四DSP芯片34、第五DSP芯片35、第六DSP芯片36、Swith芯片37。
具体的实施方式
现结合附图详细说明本实用新型的结构特征。
参见图1，高速记录雷达回波的设备，包括FLASH存储电路1、存储控制FPGA模块2、DSP交换电路3、接口控制FPGA模块4、光纤接口电路5、SRAM存储电路6和时钟电路7；其中，FLASH存储电路1、存储控制FPGA模块2、DSP交换电路3和接口控制FPGA模块4依次首尾串联在一起，接口控制FPGA模块4分别与光纤接口电路5、SRAM存储电路6和时钟电路7连接；存储控制FPGA模块2负责FLASH存储电路1进行数据的存储与读取；DSP交换电路3负责存储控制FPGA模块2与接口控制FPGA模块4之间的雷达数据转换；接口控制FPGA模块4负责对数据进行复合、分解和打包，利用SRAM存储电路6对数据进行缓冲以实现数据的对齐，并处理后的数据传送到DSP交换电路3中。光纤接口电路5负责实时接收由外部光纤传输过来的雷达高速回波数据，并传送给接口控制FPGA模块4。
此外：所述FLASH存储电路1包括四组Flash阵列单元，依次为第一Flash阵列单元11、第二Flash阵列单元12、第三Flash阵列单元13和第四Flash阵列单元14；所述的第一Flash阵列单元11、第二Flash阵列单元12、第三Flash阵列单元13和第四Flash阵列单元14共同与存储控制FPGA模块2连接在一起；
所述的第一Flash阵列单元11、第二Flash阵列单元12、第三Flash阵列单元13和第四Flash阵列单元14分别内含4片串连在一起的Flash存储芯片15。
进一步说，DSP交换电路3包括6片DSP芯片和1片Swith芯片37；其中，6片DSP芯片依次为第一DSP芯片31、第二DSP芯片32、第三DSP芯片33、第四DSP芯片34、第五DSP芯片35和第六DSP芯片36；其中，第一DSP芯片31、第二DSP芯片32和第三DSP芯片33的一端分别采用EMIF总线与存储控制FPGA模块2相连接，第一DSP芯片31、第二DSP芯片32和第三DSP芯片33的另一端分别与Swith芯片37的一侧接口相连接；第四DSP芯片34、第五DSP芯片35和第六DSP芯片36的一端分别与Swith芯片37的另一侧接口相连接，第四DSP芯片34、第五DSP芯片35和第六DSP芯片36的另一端分别采用EMIF总线与接口控制FPGA模块4的一侧接口相连接。
进一步说，Flash存储芯片15型号均为MT29F256G。
进一步说，第一DSP芯片31、第二DSP芯片32、第三DSP芯片33、第四DSP芯片34、第五DSP芯片35和第六DSP芯片36型号为TMS320C6455，Swith芯片37型号为CPS1848。
进一步说，第一DSP芯片31、第二DSP芯片32、第三DSP芯片33、第四DSP芯片34、第五DSP芯片35和第六DSP芯片36与Swith芯片37之间采用Serail RapidIO通道进行连接与通信。
优选的方案是，接口控制FPGA模块4采用的是Altera公司StratixV系列的5SGXMA5N3F芯片，存储控制FPGA模块2采用的是Altera公司StratixIV系列的EP4CGX芯片，DSP芯片均采用的是TI公司的C6455，交换芯片采用的IDT公司的CPS1848，Flash存储芯片15所采用的Flash存储颗粒均采用的是Micron公司的MT29F256G，光纤接口电路5中的光模块武汉永力公司的TLC310M2.5G芯片。时钟电路16由晶体、电容构成，频率为40MHz。SRAM存储电路6负责存储经接口控制FPGA模块4转换的数据的存储。光纤接口电路5接收来自于雷达信号处理分机的光纤数据，其信号输入端与外部信号处理分机相连，信号输出端与接口FPGA模块相连4。
在DSP交换电路3内，通过Swith芯片37实现第一DSP芯片31、第二DSP芯片32、第三DSP芯片33与第四DSP芯片34、第五DSP芯片35和第六DSP芯片36之间的数据交换。
Claims (3)
1.高速记录雷达回波数据的设备，包括FLASH存储电路（1）、存储控制FPGA模块（2）、DSP交换电路（3）、接口控制FPGA模块（4）、光纤接口电路（5）、SRAM存储电路（6）和时钟电路（7）；其中，FLASH存储电路（1）、存储控制FPGA模块（2）、DSP交换电路（3）和接口控制FPGA模块（4）依次首尾串联在一起，接口控制FPGA模块（4）分别与光纤接口电路（5）、SRAM存储电路（6）和时钟电路（7）连接；其特征在于，所述FLASH存储电路（1）包括四组Flash阵列单元，依次为第一Flash阵列单元（11）、第二Flash阵列单元（12）、第三Flash阵列单元（13）和第四Flash阵列单元（14）；所述的第一Flash阵列单元（11）、第二Flash阵列单元（12）、第三Flash阵列单元（13）和第四Flash阵列单元（14）共同与存储控制FPGA模块（2）连接在一起；所述的第一Flash阵列单元（11）、第二Flash阵列单元（12）、第三Flash阵列单元（13）和第四Flash阵列单元（14）分别内含4片串连在一起的Flash存储芯片（15）。
2.如权利要求1所述的高速记录雷达回波数据的设备，其特征在于，Flash存储芯片（15）型号均为MT29F256G。
3.如权利要求2所述的高速记录雷达回波数据的设备，其特征在于，DSP交换电路（3）包括6片DSP芯片和1片Swith芯片（37）；其中，6片DSP芯片依次为第一DSP芯片（31）、第二DSP芯片（32）、第三DSP芯片（33）、第四DSP芯片（34）、第五DSP芯片（35）和第六DSP芯片（36）；其中，第一DSP芯片（31）、第二DSP芯片（32）和第三DSP芯片（33）的一端分别采用EMIF总线与存储控制FPGA模块（2）相连接，第一DSP芯片（31）、第二DSP芯片（32）和第三DSP芯片（33）的另一端分别与Swith芯片（37）的一侧接口相连接；第四DSP芯片（34）、第五DSP芯片（35）和第六DSP芯片（36）的一端分别与Swith芯片（37）的另一侧接口相连接，第四DSP芯片（34）、第五DSP芯片（35）和第六DSP芯片（36）的另一端分别采用EMIF总线与接口控制FPGA模块（4）的一侧接口相连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420270802.XU CN203950033U (zh) | 2014-05-26 | 2014-05-26 | 高速记录雷达回波数据的设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420270802.XU CN203950033U (zh) | 2014-05-26 | 2014-05-26 | 高速记录雷达回波数据的设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN203950033U true CN203950033U (zh) | 2014-11-19 |
Family
ID=51892061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420270802.XU Expired - Lifetime CN203950033U (zh) | 2014-05-26 | 2014-05-26 | 高速记录雷达回波数据的设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN203950033U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104360960A (zh) * | 2014-11-28 | 2015-02-18 | 成都龙腾中远信息技术有限公司 | 一种基于载荷地面测试接口适配器的高速存储模块及其存储方法 |
| CN104408009A (zh) * | 2014-11-27 | 2015-03-11 | 成都龙腾中远信息技术有限公司 | 一种多通道的干扰信号采集与处理验证系统及其方法 |
-
2014
- 2014-05-26 CN CN201420270802.XU patent/CN203950033U/zh not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104408009A (zh) * | 2014-11-27 | 2015-03-11 | 成都龙腾中远信息技术有限公司 | 一种多通道的干扰信号采集与处理验证系统及其方法 |
| CN104360960A (zh) * | 2014-11-28 | 2015-02-18 | 成都龙腾中远信息技术有限公司 | 一种基于载荷地面测试接口适配器的高速存储模块及其存储方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI526837B (zh) | 光學記憶體擴充技術 | |
| CN101236774B (zh) | 单端口存储器实现多端口存储功能的装置和方法 | |
| CN103336745A (zh) | 一种基于ssd缓存的fc hba及其设计方法 | |
| CN102916914A (zh) | 一种模拟前端的数据接收处理系统 | |
| CN103777716A (zh) | 一种基于vpx总线的fmc结构3u通用载板 | |
| US7600069B2 (en) | Multi-interface conversion device | |
| CN104598405A (zh) | 扩展芯片及可扩展的芯片系统及控制方法 | |
| CN101004674B (zh) | 数据处理系统和包括数据处理系统的高清晰度电视机 | |
| CN203950033U (zh) | 高速记录雷达回波数据的设备 | |
| CN104035903A (zh) | 一种基于可重构技术的二维数据访问动态自适应方法 | |
| CN102789424B (zh) | 基于fpga的外扩ddr2的读写方法及基于fpga的外扩ddr2颗粒存储器 | |
| CN103246754A (zh) | 一种高速数字信号采集、存储系统 | |
| CN104409099A (zh) | 基于FPGA的高速eMMC阵列控制器 | |
| CN102541778A (zh) | 一种超高速超大容量存储装置及其实现方法 | |
| CN103309981A (zh) | 一种具有高存储效率的adc数据组织系统及其方法 | |
| CN104898775A (zh) | 计算装置、存储装置、网络交换设备及计算机体系架构 | |
| CN109753459A (zh) | 一种大容量数据记录器 | |
| CN104409098A (zh) | 容量翻倍的芯片内部表项及其实现方法 | |
| CN203561933U (zh) | 一种基于vpx总线的fmc结构3u通用载板 | |
| CN101377952B (zh) | 一种sram中数据的读写方法及装置 | |
| CN115664539A (zh) | 光子高性能总线 | |
| CN103678231A (zh) | 一种两通道并行信号处理模块 | |
| CN105630400A (zh) | 高速海量数据存储系统 | |
| US11093434B2 (en) | Communication system and operation method | |
| CN203054813U (zh) | 刀片存储装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20141119 |