CN104035903A - 一种基于可重构技术的二维数据访问动态自适应方法 - Google Patents
一种基于可重构技术的二维数据访问动态自适应方法 Download PDFInfo
- Publication number
- CN104035903A CN104035903A CN201410313092.9A CN201410313092A CN104035903A CN 104035903 A CN104035903 A CN 104035903A CN 201410313092 A CN201410313092 A CN 201410313092A CN 104035903 A CN104035903 A CN 104035903A
- Authority
- CN
- China
- Prior art keywords
- data
- external
- access
- external memory
- reconfigurable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Read Only Memory (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
该发明提供了一种基于可重构技术的二维数据访问动态自适应方法。该方法所涉及的硬件包括由外部数据传输单元、数据输入缓存、数据输出缓存构成的可重构处理单元，外部存储器接口和外部存储器构成的一个外部访存接口系统。具体过程为在读或写数据情况下，可重构阵列外部数据传输单元根据可重构处理单元当前的数据访问请求将其转换为以目标位为单位的数据访问或写数据操作，然后将转换后的数据访问或写数据请求提交给外部存储器接口，最后经由外部数据传输单元将其从外部存储器接口返回的目标位数据中抽取所需要的部分，提交给可重构处理单元使用。通过该大大提高可重构处理单元与外部存储之间的访存效率。
Description
技术领域
本发明涉及嵌入式可重构设计领域，具体地，涉及一种可重构系统中可重构处理单元与外部存储器之间的数据传输方法。
背景技术
在传统的系统架构设计中，无论是总线传输协议或者外存访问协议，都是基于连续的地址访问而进行的。但是在很多工程应用领域如媒体处理算法中，几乎所有的数据存取都是以二维数据块的形式进行，这种二维数据块的访问方式可能造成严重的访问延迟以及存取带宽浪费。
近年来，可重构计算已经广泛地应用于如数字信号处理、视频图像处理、无线通信、数据加密等各类工程应用领域中。可重构技术的出现，大大改变了传统的嵌入式设计的方法，在嵌入式和高性能的计算领域具有广泛地应用前景，已经成为当前嵌入式系统发展的趋势。
为解决可重构系统中的外部存储数据访问过程中所面临的外存带宽利用率低和访问延迟问题，将可重构系统中的外部存储数据访问过程进行一定的变换，可以提升外存访问效率。
发明内容
本发明的目的在于，针对上述问题，提出一种基于可重构技术的二维数据访问动态自适应方法，以提升外存访问效率。
为实现上述目的，本发明采用的技术方案是：
该方法所涉及的硬件包括由外部数据传输单元、数据输入缓存、数据输出缓存构成的可重构处理单元，外部存储器接口和外部存储器构成的一个外部访存接口系统；其工作过程如下：
首先，在读或写数据情况下，可重构阵列外部数据传输单元总是先根据可重构处理单元当前的数据访问请求，将其转换为以目标位为单位的数据访问或写数据操作，再将转换后的数据访问或写数据请求提交给外部存储接口；
然后外部存储接口从外部存储器读取所需数据或将需要写出的数据，提交给外部数据传输单元；
最后，外部数据传输单元从外部存储器接口返回的目标位数据中抽取所需要的部分，提交给可重构处理单元使用；
所述的可重构阵列的外部数据传输单元由外部数据传输仲裁模块、外部数据读取模块、外部数据存储模块组成；所述外部数据读取模块，通过访问外部存储器接口将来自指定数据源片外存储器的数据导入至数据输入缓存中；所述外部存储模块，通过访问外部存储器将数据输出缓存中的数据导出为指定目标片外存储器的数据；所述外部数据仲裁模块，接收并仲裁数据读取模块和数据存储模块对片外存储器的访问请求，当它们同时发起访问时，外部数据仲裁模块保证优先完成数据存储模块的操作，从而保证数据的一致性。
由外部数据读取模块实现的可重构单元从外部存储器读取数据的过程的原理是外部数据读取模块将数据源中一块二维数据读出，并将其中每1/2/4/8行拼接为1行再写入目标数据中；外部存储器中一块高度为5的二维数据按8字节对齐的方式被读出，再按每2行拼接为1行的方式，通过外部存储器接口写入至数据输入缓冲中；由于这块二维数据中有效部分的首地址可能不按8字节对齐，因此可能将部分无效数据一并读出，再写入数据输入缓存前自动舍去；为保证外部读取模块能够从宽度为8字节的数据源读入二维数据，每行二维数据长度与行间跳转长度之和必须为8的倍数。
由外部数据存储模块实现的可重构单元向外部存储器写入数据的原理是外部数据存取模块将数据源中一块二维数据读出后，按照数据拼接模式将数据写入数据目标中；外部数据存储模块将读入的二维数据的多行拼接为一行后写入数据目标中；数据输出缓存中一块高度为4的二维数据被读出，每2行拼接为一行，按8字节对齐的方式，通过外部存储器接口写至外部存储器中；存储器中。由于将这块二维数据拼接后写至数据目标时，首地址可能不按8字节对齐，因此需要按照8字节对齐生成涵盖所有有效数据的掩膜信号。
外部数据存取模块将数据源中一块二维数据读出后，按照数据拆分模式将数据写入数据目标中；外部数据存储模块将读入的二维数据的每行等分为多份后，将每份作为1行写入数据目标中；数据输出缓存中一块高度为2的二维数据被读出，每行等分为2份，将每份按8字节对齐的方式通过外部存储器接口EMI写至片外存储器中；由于将这块二维数据拆分后写至数据目标时，首地址可能不按8字节对齐，因此需要按照8字节对齐生成涵盖所有有效数据的掩膜信号。
与现有技术相比，本发明的优点是：本发明的技术方案通过提供一种基于可重构技术的二维数据访问动态自适应方法，提高带宽利用率、提升外存访问访问效率，通过针对性的外部数据传输单元的设计，优化可重构处理器单元与外部存储器之间的数据传输效率。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1为外部数据传输单元结构示意图；
图2为可重构处理单元的外部数据自组织读取过程；
图3为可重构处理单元的外存数据自组织写出过程中的数据拼接模式；
图4为可重构处理单元的外存数据自组织写出过程中的数据拆分模式。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
说明：下面用到的英文所代表的含义：可重构处理单元RPU(Reconfigurable Processing Unit)、外部数据传输单元(ExternalData Transmission,EDT)、外部存储器接口(External MemoryInterface,EMI)、外部数据传输仲裁模块(External Data Arbiter，EDA)、外部数据读取模块(External Data Load，EDL)和外部数据存储模块(External Data Store，EDS)、数据输入缓存中(External Load Data FIFO，ELDF)、数据输出缓存(External StoreData FIFO，ESDF)。
如图1所示，可重构阵列外部数据传输单元REDT主要由外部数据传输仲裁模块(External Data Arbiter，EDA)、外部数据读取模块(External Data Load，EDL)和外部数据存储模块(ExternalData Store，EDS)3个子模块组成，各自的功能如下：
1)外部数据读取模块EDL，通过访问外部存储器接口EMI将来自指定数据源片外存储器的数据，导入至可重构处理单元RPU中的数据输入缓存中(即可重构阵列RCA中的外部数据输入FIFO，External Load Data FIFO，LDF)；
2)外部数据存储模块EDS，通过访问外部存储器EMI将来自可重构处理单元RPU中数据输出缓存(即可重构阵列RCA中的数据输出FIFO，External Store Data FIFO)中的数据，导出为指定数据目标片外存储器的数据；
3)外部数据传输仲裁模块EDA，接收并仲裁数据读取模块EDL和数据存储模块EDS对片外存储器的访问请求。当数据读取模块EDL和数据存储模EDS同时发起访问时，仲裁方法保证优先完成数据存储模EDS的操作，从而保证数据的一致性。
如图1所示，可重构处理单元与外部存储器之间的传输接口包括两个：一个是可重构处理单元RPU对外存的数据访问接口，即可重构阵列外部数据传输单元EDT；另一个是整个可重构系统对外的数据访问接口即外部存储器接口EMI。为了尽可能的利用外部存储器的数据访问位宽，本发明所设计的EDT和EMI均支持64位的高位宽数据访问，即可重构阵列外部数据传输单元EDT和外部存储器接口EMI，将可重构处理单元RPU以8位为寻址单位访问外部存储器的操作，转换为了以64位为寻址单位访问外部存储器的操作。
为此，本发明提出了一种基于数据抽取和拼接的二维数据访问动态自适应方法，其工作过程如下：
在读数据情况下，可重构阵列外部数据传输单元EDT总是先根据可重构处理单元RPU当前的数据访问请求，将其转换为以64位为单位的数据访问，再将转换后的数据访问请求提交给外部存储器接口EMI；然后，外部存储器接口EMI从外部存储器读取出所需的数据，提交给外部数据传输单元EDT；最后，外部数据传输单元EDT从外部存储器接口EMI返回的64位数据中抽取出需要的部分，并提交给可重构处理单元RPU使用。
在写数据情况下，可重构阵列外部数据传输单元EDT同样根据可重构处理单元RPU当前的数据访问请求，首先将其转换为以64位为单位的写数据操作；然后再将转换后的写数据请求提交给外部存储器接口EMI；最后，外部存储器接口EMI将对应需要写出的数据，更新到外部存储器中对应的位置。需要注意的是，在写数据时，外部数据传输单元EDT需要首先将相连的待写出字节数据(图像数据以8位为单位)拼成以64位为单位的数据；同时，因为在拼接过程中，总是会出现不对齐的情况(例如，一个64位数据中仅有前7个8位是要写出的，最后一个8位数据不需要被写出)，所以外部数据传输单元EDT和外部存储器接口EMI均支持带掩膜(Mask)的写操作。
可重构阵列外部数据传输单元EDT所支持的片外二维数据访问动态自适应方法的原理，图2说明的是可重构处理单元RPU从外部存储器中读取数据，该过程由可重构阵列外部数据传输单元REDT中的数据读取模块REDL实现。如上所述，可重构阵列外部数据读取模块REDL，通过访问外部存储器接口EMI将来自指定数据源片外存储器中的数据，导入至可重构阵列RCA的数据输入缓存ELDF中。数据源中每个数据的大小为8字节，数据目标中每个数据的大小为32字节。具体数据传输方式由2个32位配置信息决定(配置信息格式见表1)。
表1 可重构阵列外部数据读取模块的配置信息格式
可重构阵列外部数据读取模块EDL包含4组宽度为32位、深度为16的配置信息FIFO，分别用于存储4个可重构阵列RCA的配置信息，每组配置信息FIFO最多可保存8套读数据操作相应的配置信息。当一组或多组配置信息FIFO非空时，可重构阵列外部数据读取模块EDL按可重构阵列RCA的顺序，执行每组配置信息FIFO中的所有配置信息。可重构阵列外部数据读取模块EDL将数据源中一块二维数据读出，并将其中每1/2/4/8行拼接为1行，再写入数据目标中。数据传输过程如图2所示，外部存储器中一块高度为5的二维数据按8字节对齐的方式被读出，再按每2行拼接为1行的方式，通过外部存储器接口EMI写入至数据输入缓存中。由于这块二维数据中有效部分的首地址可能不按8字节对齐，因此可能将部分无效数据一并读出，在写入数据输入缓存ELDF前自动舍去。为了保证可重构阵列外部数据读取模块EDL能够从宽度为8字节的数据源读入二维数据，每行二维数据长度与行间跳转长度(以字节为单位)之和必须为8的倍数。
图3和图4说明的是可重构处理单元RPU向外部存储器中写入数据，该过程由可重构阵列外部数据传输单元EDT中的数据存储模块REDS实现。如上所述，可重构阵列外部数据存储模块EDS通过访问外部存储器接口EMI，将来自可重构处理单元RPU中数据输出缓存ESDF中的数据，导出为指定数据目标片外存储器中的外部数据。数据源中每个数据的大小为32字节，数据目标中每个数据的大小为8字节。具体数据传输方式同样由2个32位配置信息决定(与可重构阵列外部数据读取模块REDL的配置情况类似)。与可重构阵列外部数据读取模块EDL类似，可重构阵列外部数据存储模REDS，同样包含4组宽度为32位、深度为16的配置信息FIFO，分别用于存储4个可重构阵列RCA的配置信息，每组配置信息FIFO最多可保存8套配置信息。当一组或多组配置信息FIFO非空时，可重构阵列外部数据存储模块EDS按可重构阵列RCA的编号顺序执行每组配置信息FIFO中的所有配置信息。可重构阵列外部数据存储模块EDS将数据源中一块二维数据读出后，按照两种不同的输出模式将数据写至数据目标中，分别为数据拼接模式和数据拆分模式：
a)数据拼接模式：
可重构阵列外部数据存储模块EDS将读入的二维数据的多行(1～16行)拼接为1行后写入数据目标中。该模式下数据传输过程如图3所示。在该图中，数据输出缓存SDF中一块高度为4的二维数据被读出，每2行拼接为1行，按8字节对齐的方式通过外部存储器接口EMI写至片外存储器中。由于将这块二维数据拼接后写至数据目标时，首地址可能不按8字节对齐，因此需要按照8字节对齐生成涵盖所有有效数据的掩膜(Mask)信号。
b)数据拆分模式
可重构阵列外部数据存储模块EDS将读入的二维数据的每行等分为多份后，将每份作为1行写入数据目标中。该模式下数据传输过程如图4所示。在该图中，数据输出缓存ESDF中一块高度为2的二维数据被读出，每行等分为2份，将每份按8字节对齐的方式通过外部存储器接口EMI写至片外存储器中。由于将这块二维数据拆分后写至数据目标时，首地址可能不按8字节对齐，因此需要按照8字节对齐生成涵盖所有有效数据的掩膜信号。
最后应说明的是：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (5)
1.一种基于可重构技术的二维数据访问动态自适应方法，其特征在于：该方法所涉及的硬件包括由外部数据传输单元、数据输入缓存、数据输出缓存构成的可重构处理单元，外部存储器接口和外部存储器构成的一个外部访存接口系统；所述方法包括如下步骤：
首先，在读或写数据情况下，可重构阵列外部数据传输单元总是先根据可重构处理单元当前的数据访问请求，将其转换为以目标位为单位的数据访问或写数据操作，再将转换后的数据访问或写数据请求提交给外部存储接口；
然后外部存储接口从外部存储器读取所需数据或将需要写出的数据，提交给外部数据传输单元；
最后，外部数据传输单元从外部存储器接口返回的目标位数据中抽取所需要的部分，提交给可重构处理单元使用。
2.根据权利要求1所述的一种基于可重构技术的二维数据访问动态自适应方法，其特征在于：所述可重构阵列的外部数据传输单元包括外部数据传输仲裁模块、外部数据读取模块、外部数据存储模块；所述外部数据读取模块通过访问外部存储器接口将来自指定数据源片外存储器的数据导入至数据输入缓存中；所述外部存储模块通过访问外部存储器将数据输出缓存中的数据导出为指定目标片外存储器的数据；所述外部数据仲裁模块接收并仲裁数据读取模块和数据存储模块对片外存储器的访问请求，当它们同时发起访问时，外部数据仲裁模块保证优先完成数据存储模块的操作，从而保证数据的一致性。
3.根据权利要求1或权利要求2所述的一种基于可重构技术的二维数据访问动态自适应方法，其特征在于：由外部数据读取模块实现的可重构单元从外部存储器读取数据的过程，具体为：外部数据读取模块将数据源中一块二维数据读出，并将其中每1/2/4/8行拼接为1行再写入目标数据中；外部存储器中一块高度为5的二维数据按8字节对齐的方式被读出，再按每2行拼接为1行的方式，通过外部存储器接口写入至数据输入缓冲中；由于这块二维数据中有效部分的首地址可能不按8字节对齐，因此可能将部分无效数据一并读出，再写入数据输入缓存前自动舍去；为保证外部读取模块能够从宽度为8字节的数据源读入二维数据，每行二维数据长度与行间跳转长度之和必须为8的倍数。
4.根据权利要求1或权利要求2所述的一种基于可重构技术的二维数据访问动态自适应方法，其特征在于：由外部数据存储模块实现的可重构单元向外部存储器写入数据的过程，具体为：外部数据存取模块将数据源中一块二维数据读出后，按照数据拼接模式将数据写入数据目标中；外部数据存储模块将读入的二维数据的多行拼接为一行后写入数据目标中；数据输出缓存中一块高度为4的二维数据被读出，每2行拼接为一行，按8字节对齐的方式，通过外部存储器接口写至外部存储器中；由于将这块二维数据拼接后写至数据目标时，首地址可能不按8字节对齐，因此需要按照8字节对齐生成涵盖所有有效数据的掩膜信号。
5.根据权利要求1或权利要求2所述的一种基于可重构技术的二维数据访问动态自适应方法，其特征在于：由外部数据存储模块实现的可重构单元向外部存储器写入数据的过程，具体为：外部数据存取模块将数据源中一块二维数据读出后，按照数据拆分模式将数据写入数据目标中；外部数据存储模块将读入的二维数据的每行等分为多份后，将每份作为1行写入数据目标中；数据输出缓存中一块高度为2的二维数据被读出，每行等分为2份，将每份按8字节对齐的方式通过外部存储器接口EMI写至片外存储器中;由于将这块二维数据拆分后写至数据目标时，首地址可能不按8字节对齐，因此需要按照8字节对齐生成涵盖所有有效数据的掩膜信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410313092.9A CN104035903B (zh) | 2014-07-02 | 2014-07-02 | 一种基于可重构技术的二维数据访问动态自适应方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410313092.9A CN104035903B (zh) | 2014-07-02 | 2014-07-02 | 一种基于可重构技术的二维数据访问动态自适应方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104035903A true CN104035903A (zh) | 2014-09-10 |
| CN104035903B CN104035903B (zh) | 2017-06-16 |
Family
ID=51466674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410313092.9A Active CN104035903B (zh) | 2014-07-02 | 2014-07-02 | 一种基于可重构技术的二维数据访问动态自适应方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104035903B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104820659A (zh) * | 2015-05-28 | 2015-08-05 | 东南大学 | 一种面向粗粒度可重构系统的多模式动态可配高速访存接口 |
| CN106970842A (zh) * | 2017-03-27 | 2017-07-21 | 南京大学 | 一种动态可重构实时信号处理负载平衡系统 |
| WO2017173755A1 (zh) * | 2016-04-06 | 2017-10-12 | 中国科学院计算技术研究所 | 片上数据划分读写方法、系统及其装置 |
| CN114219700A (zh) * | 2022-02-23 | 2022-03-22 | 广州匠芯创科技有限公司 | 一种图像处理方法、系统、设备及介质 |
| TWI764311B (zh) * | 2020-10-08 | 2022-05-11 | 大陸商星宸科技股份有限公司 | 記憶體存取方法及智慧處理裝置 |
| US11449387B2 (en) | 2018-06-08 | 2022-09-20 | Samsung Electronics Co., Ltd. | System, device and method for storage device assisted low-bandwidth data repair |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102289424B (zh) * | 2011-08-09 | 2013-12-11 | 清华大学 | 一种动态可重构阵列处理器的构令流工作方法 |
| CN102567258B (zh) * | 2011-12-29 | 2014-08-27 | 中国科学院自动化研究所 | 多维dma传输装置与方法 |
| CN103778086B (zh) * | 2014-02-24 | 2017-02-08 | 东南大学 | 一种基于粗粒度动态可重构系统的多模式数据访问装置及办法 |
-
2014
- 2014-07-02 CN CN201410313092.9A patent/CN104035903B/zh active Active
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104820659A (zh) * | 2015-05-28 | 2015-08-05 | 东南大学 | 一种面向粗粒度可重构系统的多模式动态可配高速访存接口 |
| CN104820659B (zh) * | 2015-05-28 | 2018-01-02 | 东南大学 | 一种面向粗粒度可重构系统的多模式动态可配高速访存接口 |
| WO2017173755A1 (zh) * | 2016-04-06 | 2017-10-12 | 中国科学院计算技术研究所 | 片上数据划分读写方法、系统及其装置 |
| US10496597B2 (en) | 2016-04-06 | 2019-12-03 | Institute Of Computing Technology, Chinese Academy Of Sciences | On-chip data partitioning read-write method, system, and device |
| CN106970842A (zh) * | 2017-03-27 | 2017-07-21 | 南京大学 | 一种动态可重构实时信号处理负载平衡系统 |
| US11449387B2 (en) | 2018-06-08 | 2022-09-20 | Samsung Electronics Co., Ltd. | System, device and method for storage device assisted low-bandwidth data repair |
| TWI788554B (zh) * | 2018-06-08 | 2023-01-01 | 南韓商三星電子股份有限公司 | 用於儲存裝置協助低頻寬資料修補的設備與系統 |
| US11940875B2 (en) | 2018-06-08 | 2024-03-26 | Samsung Electronics Co., Ltd. | System, device and method for storage device assisted low-bandwidth data repair |
| TWI764311B (zh) * | 2020-10-08 | 2022-05-11 | 大陸商星宸科技股份有限公司 | 記憶體存取方法及智慧處理裝置 |
| CN114219700A (zh) * | 2022-02-23 | 2022-03-22 | 广州匠芯创科技有限公司 | 一种图像处理方法、系统、设备及介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104035903B (zh) | 2017-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104035903A (zh) | 一种基于可重构技术的二维数据访问动态自适应方法 | |
| KR101467623B1 (ko) | 메모리 모듈 및 메모리 모듈 제어 방법 | |
| CN110069443B (zh) | 一种基于fpga控制的ufs存储阵列系统及数据传输方法 | |
| US10754785B2 (en) | Checkpointing for DRAM-less SSD | |
| US9606928B2 (en) | Memory system | |
| CN103744644A (zh) | 采用四核结构搭建的四核处理器系统及数据交换方法 | |
| CN111158633A (zh) | 一种基于fpga的ddr3多通道读写控制器及控制方法 | |
| EP2800008A1 (en) | Method and system for multiprocessors to share memory | |
| CN105556503A (zh) | 动态的存储器控制方法及其系统 | |
| CN104681077A (zh) | 一种mram-nand控制器及贴片式固态硬盘 | |
| CN111108527A (zh) | 用于当取回像素核时降低存储器延迟的方法、系统和设备 | |
| CN103778086A (zh) | 一种基于粗粒度动态可重构系统的多模式数据访问装置及办法 | |
| KR101081948B1 (ko) | 불휘발성 메모리 장치 및 그것의 데이터 저장 방법 | |
| CN102789424B (zh) | 基于fpga的外扩ddr2的读写方法及基于fpga的外扩ddr2颗粒存储器 | |
| CN104808950A (zh) | 对嵌入式存储器元件的模式依赖性访问 | |
| CN205263797U (zh) | 一种采用固态硬盘ssd作为二级缓存的存储器 | |
| CN103092725B (zh) | 一种实现存储器中数据备份的方法及装置 | |
| CN103092771A (zh) | 固态储存装置及其高速缓存的控制方法 | |
| CN202422111U (zh) | 一种新型的存储装置 | |
| Therdsteerasukdi et al. | Utilizing radio-frequency interconnect for a many-DIMM DRAM system | |
| CN106909320A (zh) | 一种多维数据扩充传输的方法、装置以及系统 | |
| US20230195368A1 (en) | Write Request Buffer | |
| CN103477330A (zh) | 存储器系统中的通道深度调整 | |
| CN105373348A (zh) | 一种混合内存的硬件实现系统及方法 | |
| US10331385B2 (en) | Cooperative write-back cache flushing for storage devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C53 | Correction of patent for invention or patent application | ||
| CB03 | Change of inventor or designer information |
Inventor after: Cao Peng Inventor after: Yuan Hang Inventor after: Zhu Jialiang Inventor after: Liu Bo Inventor after: Yang Miaomiao Inventor after: Yang Jinjiang Inventor after: Xiao Jian Inventor after: Zhu Wanyu Inventor after: Zhang Ya Inventor after: Liu Leibo Inventor after: Wei Shaojun Inventor before: Cao Peng Inventor before: Liu Bo Inventor before: Yang Miaomiao Inventor before: Xiao Jian Inventor before: Zhu Wanyu Inventor before: Zhang Ya |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: INVENTOR; FROM: CAO PENG LIU BO YANG MIAOMIAO XIAO JIAN ZHU WANYU ZHANG YA TO: CAO PENG LIU BO YANG MIAOMIAO YANG JINJIANG XIAO JIAN ZHU WANYU ZHANG YA LIU LEIBO WEI SHAOJUN YUAN HANG ZHU JIALIANG |
|
| GR01 | Patent grant |