JPH07131748A - 電子スチルビデオカメラ - Google Patents

電子スチルビデオカメラ

Info

Publication number
JPH07131748A
JPH07131748A JP5278520A JP27852093A JPH07131748A JP H07131748 A JPH07131748 A JP H07131748A JP 5278520 A JP5278520 A JP 5278520A JP 27852093 A JP27852093 A JP 27852093A JP H07131748 A JPH07131748 A JP H07131748A
Authority
JP
Japan
Prior art keywords
memory
image
video camera
electronic still
still video
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5278520A
Other languages
English (en)
Other versions
JP3710066B2 (ja
Inventor
Tadaaki Yoneda
忠明 米田
Katsuya Nagaishi
勝也 永石
Chikada Kimizuka
京田 君塚
Keiichi Kawazu
恵一 河津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP27852093A priority Critical patent/JP3710066B2/ja
Publication of JPH07131748A publication Critical patent/JPH07131748A/ja
Application granted granted Critical
Publication of JP3710066B2 publication Critical patent/JP3710066B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Television Signal Processing For Recording (AREA)
  • Image Input (AREA)

Abstract

(57)【要約】 【目的】 電子スチルビデオカメラ内の画像メモリやC
PU作業メモリやバッファメモリを多目的な用途の1メ
モリとし、その使い方を入力CCDの画像サイズや、出
力メモリの転送速度、内蔵メモリ全体の容量等システム
構成に応じてCPUが選択的に各メモリ割当量を設定す
る事により、そのシステムに最適なメモリの使い方が可
能な電子スチルビデオカメラを提供する。 【構成】 撮影するべき画像の1画面以上のメモリ容量
であり且つ同一なメモリによって構成されるメモリ部10
5と、A/D変換されたCCDデータを前記メモリ部105
に転送する画像データ転送手段と、前記A/D変換され
た映像データの撮像系の情報を検知し、この撮像系の情
報によって前記メモリ部内の領域設定を行うメモリ領域
設定手段と、前記画像に施すべき信号処理を実行する信
号処理手段と、により構成される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】CCDで撮像した静止画像信号を
A/D変換してディジタル映像信号とし、ICメモリカ
ードなどの外部記録媒体に記録を行う電子スチルビデオ
カメラに関し、更に詳しくは、CPU等のソフトウェア
処理によってカメラ内の信号処理を行うディジタル電子
スチルビデオカメラに関するものである。
【0002】
【従来の技術】従来の銀塩フィルム式カメラに変わり、
CCD等の電子撮像素子を使用して被写体映像を電気的
な映像信号に変換したアナログ画像信号を、ビデオフロ
ッピー等のような記録媒体に記録する電子スチルカメラ
が開発された。その後、アナログ信号では記録後の画像
劣化が著しい点やコンピュータなどの他の画像システム
への流用が利き難い点から、撮像素子からのアナログ映
像信号を一旦A/D変換してディジタル信号とし、この
ディジタル信号をメモリカードの様な外部のディジタル
記録媒体にするディジタルスチルビデオカメラ(以下、
DSCと省略する)が開発され一部市場に投入されてい
る。
【0003】これら従来のDSCの構成例を図11のブロ
ック図に示す。CCD201からの映像信号をCDS,A
GC処理を経て、RGB信号や輝度、色差信号を作る信
号処理等の前段処理をプリプロセス部202で施した後、
A/D変換部203でA/D変換をしてディジタル映像デ
ータを一旦フレームメモリなどの画像専用バッファメモ
リ部204に貯える。その後、例えばJPEG(Joint Pho
tograghic Experts Group)方式で代表される画像圧縮
処理部205で圧縮処理を施した後ICメモリカード206に
記録する。
【0004】また、これらのシーケンスを制御するため
別途にシステム制御部210を持ちCPU、プログラムメ
モリ(通常ROM)、作業メモリ(通常RAM)、及び
パラレルI/Oで構成される。また、このシステム制御
部210は、CPU,ROM,RAMやI/O一体のワン
チップマイコンで構成される事もある。このような従来
技術の好例として特開昭63-122392号公報がある。この
明細書(1)では水平方向のCCD色フィルターの配列
が1ライン置きにCCDのカラー画像信号を1フレーム
分の内蔵バッファに蓄積して、着脱可能なメモリパック
に圧縮処理後記録する事を特徴とするDSCが書かれて
いるものである。この中で、システム制御部210とは別
にA/D変換された画像データを蓄積するバッファメモ
リが用意され、画像データの取り込み終了を検出した
後、この画像データ蓄積用バッファメモリより画像デー
タは読みだされて画像符号化器によって高能率符号化さ
れてメモリパックに記録されている。
【0005】このように、電子スチルビデオカメラは専
用の画像メモリ部を持ち、その他に制御CPU用の作業
メモリや、或いは圧縮伸長データの一時記憶用メモリを
別に持っていた。ここで、画像用専用メモリには、例え
ばNTSC用フィールドメモリ等特定用途向けサイズの
物を使うか、或いは汎用のSRAM,DRAMを使用す
る事が一般的である。ところが、NTSC等の特定用途
向けサイズのものを使用する場合、それとは画素数の異
なるCCD画像を取り扱うには向いておらず、また一般
的に高価でもあるため汎用のDRAM,SRAMを使用
する場合も多い。汎用のDRAM,SRAMを使用する
場合には、通常、256Kバイト,1Mバイト,4Mバイ
ト等の様にメモリ容量の設定が4倍おきで行われてお
り、更にDRAMの場合には、ロウ・アドレスの設定と
コラム・アドレスの設定が、256×256、512×512、また
は1024×1024等の様に2のn乗の形式で設定されてい
る。これに対して画像のサイズはNTSCでは4fsc
のサンプリングクロックを使用する場合768×488等のよ
うに必ずしも2のn乗の形式にはならず、前述のような
汎用メモリを使用した場合図12の画像メモリに示すよう
にa),b)の斜視部に依って示される未使用のメモリ
領域を専用の画像メモリ部に持つ事になる。ここでa)
では各ラインデータを連続的に記録してゆく例を、また
b)では画像メモリが余る事を前提に各ライン毎に夫々
新しいローアドレスを与えるものである。
【0006】ところが、画像メモリ部の全体サイズが大
きいだけにこの画像メモリ上の非使用領域部は大きく、
例えば前述のNTSCの画像をA/D変換によって8ビ
ットのデータにして記録する際、1024×1024×4ビット
(4Mバイト)の複数個DRAMにて構成される画像メ
モリ部を用いると、1コンポーネント当たり(1024−76
8)×(1024−488)=137,216バイト、RGBなどの3
コンポーネントとすると約400Kバイトもの汎用メモリ
を無駄にしている事になる。このメモリ量はCPUの作
業領域及びプログラムメモリとして十分な物であるにも
かかわらず、画像専用メモリ部としているためCPUか
らの利用はできなかった。
【0007】一方、近年のCPUの性能向上には目覚ま
しいのがあり、本発明の出願現在でも組み込み型RIS
Cチップで10〜40MIPSもの性能を比較的安価な価格
で達成するものがある。このような状況の中、従来であ
ればハードウェア構成でなくては十分な演算が得られな
かった処理に関しても、これら処理能力の高いCPUを
使用する事で満足の行く時間内で処理できるようになっ
た。従って、画像データ用のメモリ制御部を従来のよう
に例えばカラープロセスや圧縮伸長処理等のハードウェ
ア制御による専用なものとする必要も無くなって来てい
る。
【0008】
【発明が解決しようとする課題】本発明は従来の欠点に
鑑み、上記のような専用の高価なメモリを使う事もな
く、また必要以上のメモリ量をバッファメモリ部に割り
当てる事で非使用領域を発生させることなく、そのシス
テム構成に最適なバッファメモリ量を設定するようにし
た電子スチルビデオカメラの提供を目的としたものであ
る。
【0009】
【課題を解決するための手段】上記目的は、撮像素子に
よって撮像された映像信号をA/D変換し、記録媒体に
前記A/D変換された映像データの記録を行う電子スチ
ルビデオカメラに於いて、前記撮像素子によって撮影す
るべき画像の1画面以上のメモリ容量であり且つ同一な
メモリによって構成されるメモリ部と、前記A/D変換
された映像データを前記メモリ部に転送する画像データ
転送手段と、前記A/D変換された映像データの映像系
の情報を検知し、この撮像系の情報によって前記メモリ
部内の領域設定を行うメモリ領域設定手段と、前記撮像
系の情報によって決定される画像に施すべき信号処理を
実行する信号処理手段と、を具備し、前記信号処理手段
の作業メモリの一部若しくは全部に前記メモリ部を使用
する事を特徴とする電子スチルビデオカメラにより達成
される。
【0010】その実態態様として、(a)前記メモリ部
を構成するメモリとして、DRAM,SRAMまたはマ
ルチポートRAMを使用する、(b)メモリ領域設定手
段と前記信号処理手段とは一体であり、ソフトウェア制
御によるCPUを使用する、(c)メモリ領域設定手段
が検知する撮像系の情報とは、画像サイズと撮像素子の
色フィルター構成である、(d)前記信号処理手段の作
業メモリは、前記CPUのスタック領域を含む、(e)
前記信号処理手段によって処理された結果によって前記
メモリ部内のA/D変換された映像データが書き換えら
れる、(f)信号処理手段の行う処理内容が撮像素子の
ライン信号処理を含む、(g)信号処理手段の行う処理
内容が高能率符号化処理を含む、(h)メモリ部は外部
より増設可能である、(i)撮像系の情報はカメラ本体
に着脱可能でありカメラ本体とは別の撮像系ユニットの
中に保持されている、(j)単写時と連写時とで前記メ
モリ部内の領域設定が変わる、(k)フィールド/画像
撮影時とフレーム画像撮影時とで前記メモリ部内の領域
設定が変わる、(l)外部記録媒体の読み込み域は書き
込み速度で前記メモリ部内の領域設定が変わる、(m)
メモリ部内のメモリ量が処理内容に対して不足するとき
警告を発する、ことが好ましい実施態様である。
【0011】
【作用】本発明は前記の課題を解決するに当たり、ディ
ジタルスチルビデオの画像メモリやCPU作業メモリや
バッファメモリを多目的な用途の1メモリとし、その使
い方を入力CCD出力の画像サイズや、出力メモリの転
送速度、内蔵メモリ全体の容量等システム構成に応じて
CPUが選択的に各メモリ割当量を設定する事により解
決する。
【0012】本発明は解決の手段として、A/D変換部
のCCDディジタルデータ転送手段により画像転送が可
能である撮影するべき画像の1画面以上の同一なメモリ
によって構成されるメモリ部を具備し、前記メモリは画
像に処理するべき画像処理手段からの読みだし、書き込
みが可能であると共に、システム制御手段の作業領域と
しても使用可能であり、前記夫々の領域設定が可変なデ
ィジタルスチルビデオカメラである。
【0013】本発明は従来技術とは次のように相違して
いる。
【0014】前述の明細書(1)との差異は、前述の説明
のようにCPU等のシステム制御手段がその作業領域と
して使えるという記載はなく、更には本発明は圧縮やC
CD信号処理のための専用ハードウェアを持たない点に
も構成上の特徴を見つける事が出来る。
【0015】また、その他の公知例として特開昭60-203
091号公報がある。この明細書(2)に記載されているも
のは、内視鏡の画像処理装置である。この中で、前記画
像処理装置のメモリ部は階調方向の複数のメモリプレー
ンによって構成され、各色の必要情報量に従ってメモリ
プレーンを振り分けると記載されている。しかしなが
ら、この明細書に於いても同様にCPU等のシステム制
御手段がその作業領域として使えるという記載はなく、
更には本発明の主たる特徴とするところは、階調方向の
メモリプレーン枚数の振り分けでなく、内蔵されるメモ
リ総量でのバイト或いはワードの割当量の設定である。
【0016】以上の従来技術以外にも、汎用パーソナル
コンピュータ(PC)の例も挙げられ得る。例えばビデ
オキャプチュアボードによって取り込んだ画像データを
PC本体のCPUによって画像圧縮しハードディスクに
記録する場合やディスプレイメモリなどがこれにあた
る。ビデオキャプチュアボードの好例として、CQ出版
社版「トランジスタ技術」1989年8月号の481ページか
ら490ページに記載されている「PC9801用カラー画像
入力ボードの制作」があげられる。この文献は、ビデオ
信号をRGB信号に分解してそれをPCに入力する事で
PCがこのデータを扱えるボードを提供している。この
例でも明らかなように、ビデオキャプチュアボードの中
に専用SRAMを用意してその中に画像データを貯えた
後PCの中に取り込む構成を取っている。PCのメモリ
マップ上にマウントされたビデオRAMに画像データを
転送してディスプレイ表示するディスプレイメモリの例
もあるが、DRAMで構成される周囲のメモリとはハー
ドウェア的に同一の物では無い点、及びハードウェアで
あるビデオディスプレイボード上にメモリが配置されて
いるため、これをPCのメモリ空間にマウントした状態
で表示するべき画像データを設定された領域以外に転送
して所望の動作を得る事は出来ないことから、これもデ
ィスプレイ用の専用メモリであるといえ、本発明とはそ
の目的や内容を異にする。
【0017】
【実施例】本発明の構成の一実施例として図1に示すブ
ロック回路図を用い、これに基付き、ディジタルスチル
カメラが被写体映像をメモリカードなどの記録媒体に記
録するまでの信号の流れについて説明する。
【0018】光学レンズを通った映像情報はCCD101
により電気信号に変換される。CCD101から出力され
る信号はまずCDS,AGC等のプリプロセス処理102
が施された後に、A/D変換器103によりディジタル信
号に変換される。ディジタル化されたCCD信号はメモ
リ制御部104の生成するタイミング信号によってメモリ
ブロック部105に記録される。
【0019】ここでは、DRAMモジュールをメモリブ
ロックの基本構成要素とした場合のメモリ取り込みタイ
ミングを説明する。図2はCCD画像のメモリ取り込み
タイミングの全体を、図3にはそのメモリ取り込みタイ
ミングの詳細動作を示す。図1に示されるタイミング発
生器106から撮像部に応じたブランク信号とフィールド
インデクス信号がCPU107のイネーブル信号によって
図2に示される如く発生しメモリ制御部104に入力され
る。
【0020】ここで、フィールドインデクス信号はメモ
リアドレスのエンコードのためにつかわれる。メモリま
たはCPU107は予めタイミング発生器106の内部レジス
タを介して、この撮像部の画像サイズやCCDフィルタ
配列などの情報を得ておく。撮影者のレリーズ操作によ
ってCPU107がこのタイミング発生器106に撮影命令を
出力すると、タイミング発生部106はフレーム信号に同
期した書き込みフレーム信号を図2に示される如くメモ
リ制御部104に対して発する。メモリ制御部104では、書
き込みフレーム信号とブランク信号とからCPU107に
対する転送リクエスト信号をメモリ制御部104内部で作
成し、メモリリフレッシュ信号と組み合わせてバスホー
ルド信号を作成しCPU107に対して出力する。CPU1
07はこのバスホールドを受け取ると処理中のメモリアク
セス(メモリリクエスト)を終了した後、CPUバスを
開放しバスホールドアクノレッジ信号をメモリ制御部10
4に出力する。この信号の受け渡しについては図3に示
す。この図では、CPU107のメモリアクセス中にバス
ホールドリクエストがかかったときの物を示している。
CPUのメモリリクエスト中にバスホールドリクエスト
が発生すると、現在のメモリリクエスト処理を終了後バ
スホールド信号を受け付けバスホールドアクノレッジを
出力するが、ここでは一定の時間以内にCPU107が必
ずバスを開放するので使用していない。
【0021】バスホールドリクエスト信号を発生後、メ
モリ制御部104は画像データの発生タイミングに合わせ
てDRAMのRAS,CAS信号を発生する。それと同
時に、図1の画像バス1/Fに対して図示はされていな
い画像データのイネーブル信号を発生する。画像バス1
/Fはこの信号を受け取ると8ビットのA/D変換され
たCCD信号データを16ビット化し所定のクロック数遅
延させる事でCASタイミングと同期させてCPUバス
に掃き出す。ここで16ビットにするのはCPUのバス能
力に合わせるためとDRAMのみかけ上の動作速度を稼
ぐためである。図3に示すごとく、画像データのメモリ
書き込みには高速ページ転送を使用して行うが、各ペー
ジの切替点即ちローアドレスの変化点ではローアドレス
を再度設定しなおす。
【0022】その後、一連のCCD信号ラインデータ転
送が終了するとメモリ制御部104はバスホールドリクエ
スト信号を戻し、これを受けてCPU107はホールドア
クノレッジ信号を戻す。以降、CPU107はCPUバス
の使用権を自分で得る。
【0023】この様にしてメモリブロック部105に得ら
れたCCD信号はCPU107に取り込まれ、ソフトウェ
アによるCCD信号処理が施される。CPU内では適切
な信号処理を行ってRGB信号や輝度/色差信号を作り
出す訳であるが、信号処理の方式はCCD101上の色フ
ィルタによって異なる。ここでは一般的に用いられてい
る図4に示すような補色市松フィルタの例を挙げて説明
する。
【0024】補色フィルタの場合、フィールド毎に次の
ような演算でNTSC規格の分光特性に近い輝度信号を
得ることが出来る。
【0025】 Yn=(Mg+Cy)+(G+Ye)≒2R+3G+2B Yn+1=(G+Cy)+(Mg+Ye)≒2R+3G+2B また色差信号は、次の式により得られる。
【0026】 Cn=(Mg+Cy)−(G+Ye)≒2R−G≒B−Y Cn+1=(G+Cy)−(Mg+Ye)≒2R+G≒−(B−Y) このようにしてNTSC規格の色差信号の分光特性に近
い信号が線順次で得られる。しかしこのままでは色再現
が良くないため実際には図5のプロセス信号処理回路が
示すように、このY,R−Y,B−Y信号を一度RGB
信号に分離、ホワイトバランス調整、γ処理を施してか
ら再度Y,(R−Y),(B−Y)各信号を作り出して
いる。RGBからY,R−Y,B−Yを作るには以下の
式を利用する。
【0027】 Y=0.30R+0.59G+0.11B R−Y=0.70R−0.59G−0.11B B−Y=−0.30R+−0.59G+0.89B 図5中で、CCD101の出力から直接作られたY(Y
H)とRGB信号から作られたY(YL)を足し合わせ
ているが、これは高周波成分を多く含んだYHと色成分
の比率が正しいYLとを足し合わせることによって、色
再現が良く解像度の高いY信号を得られるためである。
これらの信号はここで一時バッファメモリに蓄えられ
る。次にこうして得られた各信号をメモリカードなどの
記録媒体に記録するため圧縮符号化する。図6にJPE
G方式で知られるDCTを使った圧縮符号化のブロック
図を示す。バッファメモリから8×8画素のブロックに
切り出した画像データにDCT演算を施し、変換した係
数値を量子化テーブルを使って整数値に量子化する。最
後にハフマン符号化がなされて、再びバッファメモリに
記録される。圧縮符号は8×8画素のブロック毎に行わ
れるが、もちろん1画面分のY,R−Y,B−Y各信号
に対して行われる。最後にバッファメモリに記録されて
いたデータがメモリカード等の記録媒体に記録され、撮
影のシーケンスが終了する。
【0028】また、図7にメモリリフレッシュリクエス
ト時の動作を示す。メモリリフレッシュリクエスト信号
は、メモリ制御部内のここでは記載していないリフレッ
シュタイマーの設定によって内部的に発生する。リフレ
ッシュリクエストは他のメモリ制御リクエストとの信号
調停を計ってその要求順位にしたがって発生する。図7
ではCPUメモリリクエストの最中にメモリリフレッシ
ュリクエストが発生し、それに応じたバスホールドリク
エストが発生した場合を示している。CPU107は、C
PUのメモリリクエスト中にバスホールドリクエストが
発生すると、現在のメモリリクエスト処理を終了後バス
ホールド信号を付けバスホールドアクノレッジを出力す
る。メモリ制御部104は、このバスホールドアクノレッ
ジ信号を受け取るとリフレッシュサイクルに入り、CA
SビフォアRASによるリフレッシュ動作を発生させた
後バスホールドリクエストを戻す。その後、CPUはバ
スホールドアクノレッジ信号を戻し、バス使用権を得
る。以上がデジタルスチルカメラ内で被写体が記録媒体
に記録されるまでの大まかな画像信号の流れである。
【0029】次に、これらの動作を進めるにあたっての
カメラ用バッファメモリの使用例を図8に示す。初期状
態では、CPUの仮のスタックポインタベースと作業領
域が決まっているだけであり、各種の必要メモリ量に応
じてメモリのアドレスポイントを設定しなおす。まず、
最初にCPUは内蔵メモリの設置量を計測する。設置量
の計測には増設単位毎の任意の点でOOHライト/リー
ド及びFFHライト/リードをする事で判別するが、こ
こでは増設単位の先頭で行う。これによって、内蔵メモ
リ量を検出した後、CPUは図1のタイミング発生器10
6内の内部レジスタに設定されている情報からCCD画
像の画素サイズやフィルタ配置を読み込み、CCD画像
を記録するためのメモリ量やCCDのプロセス演算をす
るための作業メモリ量を算定する。また、同様にCPU
107は図1のICメモリカードコントローラ108を介して
ICメモリカード109の種類を調べて、圧縮後の圧縮コ
ードバッファ量を算定する。例えば、SRAMカードで
は比較的圧縮コードバッファ量を小さ目に設定し、フラ
ッシュカードや或いは、ハードディスク、ニミディスク
等の速度の遅いインターフェイスカードが入っている場
合にはコードバッファの設定量を大きくする。同時に、
カメラ自体の設定も監視し、フィールド設定ならばCC
D信号の取り込みメモリ割り当て量をフレームの半部
に、逆に転写モードであるならば連写枚数に応じたCC
D信号の取り込みメモリ割り当て量を設定する。ここ
で、内蔵メモリ量がCPU処理のための必要メモリ量に
達していないときには、メモリ不足の警告を発し、メモ
リの増設を撮影者に促す。
【0030】図8では、説明のためフレームの単写モー
ドで進める。上記のように、DSC内部で必要な各メモ
リ量が判定した段階で、CPUは図1のメモリ制御部10
4に対して画像データのベースポイントと画像の縦横サ
イズを設定する。また、必要に応じて、スタック領域の
移動をしてもよい。メモリ制御部104はこの画像データ
のベースポイントとサイズに従って、前述の如くCCD
信号データを取り込む。CCD信号のデータを取り込ん
だ状態が図8(b)である。ここでは、説明のため画像
取り込みのベースポインタを先頭にしてあるが、先にも
述べた通り任意の場所に設定可能である。
【0031】この後、前記の様なCCD信号処理をCP
U107は行い、例えば補色CCDの画素データからY,
(B−Y),(R−Y)等のコンポーネントデータを作
る。この状態を示したものが図8(c)の状態であり、
CCDのデータからY,(B−Y),(R−Y)のデー
タを作成した後で、破壊的にCCD画像の上にYデータ
を上書きしていっている。この後、圧縮信号処理をする
がその状態を示したものが図8(d)の状態である。こ
こで、原画像データ保存のため圧縮コードバッファは別
に設定されているが、メモリが少ない場合や原画を保存
する必要が無い場合はこれを保存する必要はなく、圧縮
コードを各コンポーネント処理後の領域に上書きしてい
ってもよい。
【0032】上記のようにして例えば512バイトや1024
バイトのような一定量の圧縮コードが蓄積されたら、I
Cメモリカードコントローラ108にCPUのDMA(ダ
イレクト・メモリ・アクセス)転送機能等を使って、処
理の合間に一定のブロックずつICメモリカード109に
転送する。
【0033】図9は、本発明のDSCの外観図である。
増設メモリモジュール121はDSC本体100のメモリ増設
部120に設置可能である。また、撮像ユニット131も着脱
可能であり、例えば、NTSCが導入時の物であり、そ
の他として、HDTV,PAL,VGA,SVGA等の
物と交換可能である。また、図10にはDSC本体100に
設けたカメラ表示部140の一例を示す。この例では、シ
ャッター速度、絞り量、現在の撮影枚数等が示されてい
る。また、MEMと書いてあるのは現在の内蔵メモリ量
を示しており、例えば導入初期は1Mバイトであるもの
が増設するごとの2,3,・・・・等と表示されてゆ
く。また、MODEと書いてあるのは撮像ユニットの画
像サイズであり、NはNTSC,SはSVGA,・・・
・等を示す。
【0034】今回の発明の実施例として、DRAM構成
によるものを例に取ったが、何もこれに限る事はない。
例えば、SRAMやシリアルポート付きデュアルポート
メモリでも構成されうる事は容易に類推、実施すること
が可能である。
【0035】
【発明の効果】この発明による効果としては、第一に内
蔵メモリ容量を低減する事ができ、低価格化、装置の小
型化が可能となる。また、第二の利点として、メモリの
増設によって適応的に撮像系の画像サイズや処理を変更
出来る事があげられる。即ち、電子スチルビデオカメラ
の導入時にはNTSCの撮像系にしか対応できない物で
あっても安価な価格で導入される利点があり、後日、用
途に応じて例えばハイビジョンやSVGAサイズの撮像
系にシステムを拡張出来る。また、外部記録媒体の速度
と内蔵メモリ量に応じて、例えば圧縮などの画像コード
バッファ量を可変にする事によりCPUの無駄待ち時間
が無く効率的に処理をする事が出来る。
【図面の簡単な説明】
【図1】本発明の構成の一実施例を示すブロック図であ
る。
【図2】CCD画像のメモリ取り込みタイミングの全体
シーケンス図である。
【図3】メモリ画像データの転送動作図である。
【図4】補色市松フィルタの配列例を示している。
【図5】プロセス信号処理を行うブロック回路図を示し
ている。
【図6】圧縮符号化のブロック図である。
【図7】メモリリフレッシュリクエスト時の動作図であ
る。
【図8】カメラ用バッファメモリの使用例を示してい
る。
【図9】本発明のDSCの外観図である。
【図10】カメラ表示部の一例を示している。
【図11】従来のDSCの構成例を示すブロック図であ
る。
【図12】従来の画像メモリの使用例を示している。
【符号の説明】
100 DSC本体 101 CCD 102 プリプロセス 103 A/D変換 104 メモリ制御部 105 メモリ・ブロック 106 タイミング発生器 107 CPU 108 メモリ・カードコントローラ 109 ICメモリカード 121 増設メモリ 131 撮像系ユニット 140 カメラ表示部
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H04N 5/225 Z (72)発明者 河津 恵一 東京都八王子市石川町2970番地コニカ株式 会社内

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 撮像素子によって撮像された映像信号を
    A/D変換し、記録媒体に前記A/D変換された映像デ
    ータの記録を行う電子スチルビデオカメラに於いて、 前記撮像素子によって撮影するべき画像の1画面以上の
    メモリ容量であり且つ同一なメモリによって構成される
    メモリ部と、 前記A/D変換された映像データを前記メモリ部に転送
    する画像データ転送手段と、 前記A/D変換された映像データの映像系の情報を検知
    し、この撮像系の情報によって前記メモリ部内の領域設
    定を行うメモリ領域設定手段と、 前記撮像系の情報によって決定される画像に施すべき信
    号処理を実行する信号処理手段と、 を具備し、前記信号処理手段の作業メモリの一部若しく
    は全部に前記メモリ部を使用する事を特徴とする電子ス
    チルビデオカメラ。
  2. 【請求項2】 前記メモリ部を構成するメモリとして、
    DRAM,SRAMまたはマルチポートRAMを使用す
    る事を特徴とする請求項1の電子スチルビデオカメラ。
  3. 【請求項3】 前記メモリ領域設定手段と前記信号処理
    手段とは一体であり、ソフトウェア制御によるCPUを
    使用する事を特徴とする請求項1の電子スチルビデオカ
    メラ。
  4. 【請求項4】 前記メモリ領域設定手段が検知する撮像
    系の情報とは、画像サイズと撮像素子の色フィルターの
    構成である事を特徴とする請求項1の電子スチルビデオ
    カメラ。
  5. 【請求項5】 前記信号処理手段の作業メモリは、前記
    CPUのスタック領域を含む事を特徴とする請求項3の
    電子スチルビデオカメラ。
  6. 【請求項6】 前記信号処理手段によって処理された結
    果によって前記メモリ部内のA/D変換されたデータが
    書き換えられる事を特徴とする請求項1の電子スチルビ
    デオカメラ。
  7. 【請求項7】 前記信号処理手段の行う処理内容が撮像
    素子のライン信号処理を含む事を特徴とする請求項1の
    電子スチルビデオカメラ。
  8. 【請求項8】 前記信号処理手段の行う処理内容が高能
    率符号化処理を含む事を特徴とする請求項1の電子スチ
    ルビデオカメラ。
  9. 【請求項9】 前記メモリ部は外部より増設可能である
    事を特徴とする請求項1の電子スチルビデオカメラ。
  10. 【請求項10】 前記撮像系の情報はカメラ本体に着脱
    可能でありカメラ本体とは別の撮像系ユニットの中に保
    持されている事を特徴とする請求項1の電子スチルビデ
    オカメラ。
  11. 【請求項11】 単写時と連写時とで前記メモリ部内の
    領域設定が変わる事を特徴とする請求項1の電子スチル
    ビデオカメラ。
  12. 【請求項12】 画像撮影時とフレーム画像撮影時とで
    前記メモリ部内の領域設定が変わる事を特徴とする請求
    項1の電子スチルビデオカメラ。
  13. 【請求項13】 外部記録媒体の読み込み或いは書き込
    み速度で前記メモリ部内の領域設定が変わる事を特徴と
    する請求項1の電子スチルビデオカメラ。
  14. 【請求項14】 前記メモリ部内の総メモリ量が処理内
    容に対して不足するとき警告を発する事を特徴とする請
    求項1の電子スチルビデオカメラ。
JP27852093A 1993-11-08 1993-11-08 電子スチルビデオカメラ Expired - Fee Related JP3710066B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27852093A JP3710066B2 (ja) 1993-11-08 1993-11-08 電子スチルビデオカメラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27852093A JP3710066B2 (ja) 1993-11-08 1993-11-08 電子スチルビデオカメラ

Publications (2)

Publication Number Publication Date
JPH07131748A true JPH07131748A (ja) 1995-05-19
JP3710066B2 JP3710066B2 (ja) 2005-10-26

Family

ID=17598435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27852093A Expired - Fee Related JP3710066B2 (ja) 1993-11-08 1993-11-08 電子スチルビデオカメラ

Country Status (1)

Country Link
JP (1) JP3710066B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003087619A (ja) * 2001-09-10 2003-03-20 Canon Inc 撮像装置、その制御方法、並びにその制御プログラム
JP2006067069A (ja) * 2004-08-25 2006-03-09 Canon Inc 画像処理装置及び画像処理方法
JP2008077827A (ja) * 2007-10-01 2008-04-03 Hitachi Ltd データ記録装置、データ再生装置、データ記録再生方法及び撮像装置
US7545416B2 (en) 2003-04-02 2009-06-09 Panasonic Corporation Image processing device and camera including CPU which determines whether processing performed using external memory

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003087619A (ja) * 2001-09-10 2003-03-20 Canon Inc 撮像装置、その制御方法、並びにその制御プログラム
JP4574087B2 (ja) * 2001-09-10 2010-11-04 キヤノン株式会社 撮像装置、その制御方法、並びにその制御プログラム及び記憶媒体
US7545416B2 (en) 2003-04-02 2009-06-09 Panasonic Corporation Image processing device and camera including CPU which determines whether processing performed using external memory
JP2006067069A (ja) * 2004-08-25 2006-03-09 Canon Inc 画像処理装置及び画像処理方法
JP4560353B2 (ja) * 2004-08-25 2010-10-13 キヤノン株式会社 画像処理装置及び画像処理方法
JP2008077827A (ja) * 2007-10-01 2008-04-03 Hitachi Ltd データ記録装置、データ再生装置、データ記録再生方法及び撮像装置
JP4577346B2 (ja) * 2007-10-01 2010-11-10 株式会社日立製作所 データ記録装置、データ再生装置、データ記録再生方法及び撮像装置

Also Published As

Publication number Publication date
JP3710066B2 (ja) 2005-10-26

Similar Documents

Publication Publication Date Title
JP4131052B2 (ja) 撮像装置
US8908079B2 (en) Electronic camera for producing quickview images
US6784941B1 (en) Digital camera with video input
JP4253881B2 (ja) 撮像装置
US20070065022A1 (en) Image signal processing apparatus and method
JP2000092375A (ja) 信号処理装置及びその制御方法
US7688361B2 (en) Image processor including memory controller which starts reading image data before writing screenful of image data is completed
JP2003101951A (ja) 撮像装置、画像処理方法、記録媒体およびプログラム
JP2980702B2 (ja) 電子スチルカメラ
JP3710066B2 (ja) 電子スチルビデオカメラ
US6774940B1 (en) Electronic camera apparatus having image reproducing function and method for controlling reproduction thereof
JP2000092437A (ja) ディジタルカメラ装置
JP3962440B2 (ja) 画像処理装置
JP4158245B2 (ja) 信号処理装置
JP4264602B2 (ja) 画像処理装置
JPH11136627A (ja) ディジタルカメラ
JP4408478B2 (ja) 映像記録装置
JP2006109374A (ja) 電子カメラ
JP2009033438A (ja) 撮像装置
JP3349201B2 (ja) デジタルスチルカメラ
JP4105959B2 (ja) デジタルカメラ
JP2003087640A (ja) 撮像装置、信号処理装置及び制御方法
JP3416651B2 (ja) ディジタルカメラ
JP3718239B2 (ja) 画像信号処理装置
JP3322683B2 (ja) 画像データ変換装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040521

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040528

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20041022

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050805

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090819

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100819

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110819

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110819

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120819

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120819

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130819

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees