JP2002538707A - 映像センサ - Google Patents

映像センサ

Info

Publication number
JP2002538707A
JP2002538707A JP2000603094A JP2000603094A JP2002538707A JP 2002538707 A JP2002538707 A JP 2002538707A JP 2000603094 A JP2000603094 A JP 2000603094A JP 2000603094 A JP2000603094 A JP 2000603094A JP 2002538707 A JP2002538707 A JP 2002538707A
Authority
JP
Japan
Prior art keywords
image sensor
storage means
sensor according
storage
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000603094A
Other languages
English (en)
Inventor
ボーム，マルクス
ゾマー，ミヒャエル
ルレ，タレク
Original Assignee
ボーム，マルクス
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ボーム，マルクス filed Critical ボーム，マルクス
Publication of JP2002538707A publication Critical patent/JP2002538707A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Facsimile Heads (AREA)

Abstract

(57)【要約】 本発明は、半導電性の担体（基板）（１）からなる映像センサの装置であって該半導電性の基板が特にＣＭＯＳの技術により具体化されたものに関する。映像要素の配置は担体上で具体化されている。光感受性の検出手段（４）、検出された光信号を光電的な態様で電気信号へ変換する手段、および電気信号を記憶する電気的記憶手段（３）が、映像の要素（ピクセル）の各々に割当てられる。電気信号の映像特定された記憶書込みおよび読取りを制御された態様で行うために記憶制御装置（２）が設けられる。本発明の目的は、映像センサを、チップの区域がより効率的に使用され高速度のカメラが使用されることができるように改良することにある。この目的のために、記憶制御装置（２）は、順次に検出され光電的な態様で変換されてしまった信号がピクセルにおける相異なる記憶手段（３）に記憶されることができ該信号が予め定められた時点において該記憶手段（３）から読取られることができるという様式に設計されている。

Description

【発明の詳細な説明】
【０００１】 本発明は、半導電性の担体（基板）、特にＣＭＯＳ技術を使用して構築された
もの、であってその上に画素の配列が創出されているもの、からなる映像センサ
（image sensor）に関する。各画素（ピクセル）は感光性検出器、検出された光
信号を電気信号に光電変換する手段、及びこの電気信号を記憶する電気的記憶手
段を割り当てられている。各ピクセルに関連する電気信号を制御される態様で記
憶書込みおよび読み取るために記憶制御手段が設けられている。
【０００２】 前述のタイプの先行技術の装置が、WO 98/19455 即ちPCT/EP97/05978に記載さ
れている。これは、例えばカメラに使用される光学的映像センサであり、各ピク
セルは、入射光に応じてすべてのカラー情報を各絵のシーケンスとして記憶し、
その情報を電子形式で供給することができる。マトリックスに構成されたこのセ
ンサ構造の各ピクセルは、異なるカラー情報を同時に記憶するための数個の情報
記憶部を有する。更に、このセンサは、分光感度を変えることのできる制御可能
な検出エレメントを具えている。
【０００３】 ＣＣＤ映像センサの形をした異なった設計の従来技術の映像センサが存在して
おり、例えば、日本国、長野県の軽井沢の１９９９年６月１０〜１２日開催のＣ
ＣＤ及び進歩した映像センサに関する１９９９年ＩＥＥＥワークショップの第９
９〜１０２頁、「超高速映像捕捉のためのＣＣＤ−ＣＭＯＳ映像センサ」に示さ
れる。
【０００４】 別の先行技術のセンサ機構が、日本国、長野県の軽井沢の１９９９年６月１０
〜１２日開催のＣＣＤ及び進歩した映像センサに関する１９９９年ＩＥＥＥワー
クショップの第８４〜８７頁の「メモリ付きの受動型光ダイオードのピクセル」
に見出され、これは別体のコンデンサの形の電荷記憶手段を提案することによっ
て、従来型の光センサを発展させたものである。
【０００５】 ３つのチップ、即ち映像センサ、記憶部、記憶制御装置（コントローラ）の形
に構成されたデジタルカメラ用の従来型の光電センサが存在している。したがっ
て、このセンサは３つの別個のチップを持っている。
【０００６】 デジタルカメラ用のセンサ装置のもう一つの例では、記憶機構が、センサ表面
の外部の対応する記憶制御手段と同じチップの上に設けられている。
【０００７】 これらがデジタルカメラに使用される場合、（センサによって記録されて電気
信号に変換された）先行技術の装置の測定値は、通常、ＪＰＥＧ等の従来技術の
圧縮プロセスを用いて各絵が撮影された直後に読み出される必要があり、測定値
は外部記憶装置に記憶される。これらのステップが完了した後に、このセンサは
次の絵の撮影のための準備が整う。したがって、従来型センサの欠点は、読出操
作に必要な転写時間のために、絵の迅速な連続操作が不可能なことである。記憶
手段と映像センサが両方とも１つのチップ上にある場合には、チップの全表面の
大きな部分を記憶手段が占める。
【０００８】 これらの事実を勘案して、本発明は、チップの表面領域を更に効率的に利用す
るとともに、映像センサが高速カメラに使用できるように、前述のタイプの映像
センサを発展させることを課題としている。
【０００９】 本発明によれば、１つのピクセルにおいて、連続的に記録された光電的に変換
された信号を異なる記憶手段に記憶でき、これらの信号を与えられた時刻に記憶
手段から読み出すことができるように記憶制御装置を構成することによって、こ
の課題を解決している。
【００１０】 本発明は、映像センサ装置が、映像情報が途中で読み取られねばならぬことな
く、「電子フィルム」のように、数個の絵が順次に撮影されることを許容する点
が顕著な点である。各ピクセルに割り当てられた（記憶装置制御装置によって制
御される）数個の記憶手段が、順次に得られた絵を各記憶手段に貯えることを可
能にする。「フィルム」のすべての絵を撮影し終わった後に、対応する記憶値が
迅速に読み出されて、絵の撮影プロセスとは別個に再生される。記憶の長さは情
報の物理的な一時的な性質のみに応じて決まる。さもなければ、読み出し時間は
ユーザによって自由に選択可能である。例えば、（使用される黒／白またはカラ
ー検出器に対応して）３６個の黒／白の絵または２４個のカラーの絵を記憶する
ことができる。これによって、高速度カメラによって絵を超高速で連続的に撮影
することが可能になる。
【００１１】 本発明による別の利点は、映像センサの表面に記憶手段のための補助的な又は
別個のスペースが不要なので、センサ表面がもっと効率的に使用されることにあ
る。個々の記憶セルが検出器の真上又は隣、またはその内側に設けられているの
で、記憶手段は検出器内にピクセル状に配列されている。本発明による配列によ
って、検出器と記憶手段とのマトリックスがピクセルのレベルで結合される。
【００１２】 本発明の好適実施例が従属請求項に見出される。 結晶型シリコン又は非晶型シリコンで作られた光ダイオードが検出手段として
使用可能であり、これらは光を電気信号に変換するIII-V 合金、II-VI 合金、有
機その他の検出装置で作られてもよい。使用されるセンサは、電気信号に変換可
能な可視光線、紫外線、赤外線、Ｘ線その他の光線に対して感受性を有する。
【００１３】 この装置の有利な発展によって、カラーＣＣＤ技術においては普通であるカラ
ーフィルタ列を適用したり、PCT/EP/97/05978 の先行技術に記載されているよう
に多色分光ダイオードを使用することによって、多数のカラーの絵を記憶するこ
とができる。
【００１４】 この記憶手段は、アナログ又はデジタル表示のいずれかで、或いは数個のデジ
タルビットが振幅離散化アナログ信号で表される多重レベルデジタル技術におけ
るが如く混合形式で電気信号を貯えることができる。信号をデジタル表示として
貯えるために、各ピクセルは、シングルスロープ、デュアルスロープ、サイクリ
ックパイプライン、シグマ−デルタ型Ａ／Ｄ変換装置等のアナログデジタル変換
装置を具えている。
【００１５】 この装置の別の有利な改良では、電気信号の強度を直接にはデジタル化せず、
特定の効果を達成するのに信号が必要とする時間、即ち、（例えば）明るさに比
例した光の流れがキャパシタを特定の電圧差に再充電するのに必要な時間、を計
測する切り換え式Ａ／Ｄ変換装置を使用している。
【００１６】 アナログかデジタルかを問わず、記憶手段は並列に隣接し又は縦方向に集積化
され、或いは両方の手段が集積化されたものが使用可能である。縦方向の集積化
は３Ｄ集積化とも呼ばれ、第３の次元を用いて所与の表面上の可能な電気エレメ
ントの数と密度を増加させている。
【００１７】 記憶手段が縦方向に集積化された別の好適実施例においては、同じ垂直平面内
に、記憶手段に情報を記憶し及び／又はこれから読み出すのに必要なトランジス
タ等の他の電気的に作動する構成部品が設けられている。
【００１８】 記憶手段は、アナログ又はデジタル信号のいずれが記憶されているかに無関係
に、キャパシタとして、或いはＥＰＲＯＭ、ＥＥＰＲＯＭ、ＤＲＡＭセルとして
設計可能である。デジタル信号はＳＲＡＭセルにも記憶させることができる。磁
性的、光学的、有機的、生物学的又はその他の任意の種類の記憶セルも使用可能
である。電気キャパシタが用いられる場合には、トレンチキャパシタ又は平面状
キャパシタが従来技術における有利な構成である。 次ぎに、実施例の図面を参照して本発明を更に詳しく説明する。
【００１９】 図１は、本発明の第１実施例の主題である映像センサ装置を示す。この装置は
、通常のＣＭＯＳ設計の担体としての役目を有する基板１で構成されている。こ
の基板１の表面には、後述する電子式記憶機構を制御する役目を果たす電子式回
路装置２が集積化されている。基板１の表面には記憶層５が蒸着され、その表面
には検出層４が載せられている。検出層４の底面側は経路の孔部６を介して電子
式制御装置２に接続されている。記憶レベル５において、複数の個別の電気的記
憶手段３が存在し、これらもまた他の経路１０を介して制御装置２に接続されて
いる。複数個の記憶手段Ｃ１、Ｃ２、ＣＮがプレートキャパシタとして構成され
ている。
【００２０】 図１は２つの垂直線の間に各ピクセルが区切られていることを示し、即ち両方
の線の間に形成された距離は正確に１つのピクセルに対応している。本発明のこ
の装置の作用は次の通りである。撮影された絵は上から検出層４上に落ち、観察
ピクセルに対応する映像情報は光電的に変換されて、電気情報として第１の記憶
手段Ｃ１に読み込まれる。この読込操作は記憶制御手段として働くピクセル用電
子装置２によって制御される。次の絵が撮影されると、この記憶制御装置２はピ
クセルに落下した（電気信号に変換された）映像情報を第２の記憶手段Ｃ２等に
読み込ませ、これはすべての記憶手段Ｃ１、Ｃ２、ＣＮが満たされるまで続けら
れ、この数は撮影される絵の最大数に対応している。
【００２１】 絵が撮影された後に、記憶された個々の記憶値Ｃ１、Ｃ２、ＣＮは記憶セルか
ら補助記憶手段（図示しない）に読み出されて、映像情報は更に処理を受ける。
特に絵の全体が組み立てられる。これの利点は、映像情報がピクセル毎に均等に
記憶され、個々の絵が後刻そこから再構築可能な点にある。個々の絵が撮影され
た直後に読み出し処理がないので、今までに聞いたことのないような絵の撮影速
度が得られる。
【００２２】 映像センサの表面におけるピクセルの対応配置と記憶制御機構の構成によって
、全体として「電子フィルム」の機能が果たされる。
【００２３】 図２の本発明の第２実施例が図１のものと異なる点は、層のシステム内で検出
層４が基板１の真上にあり、経路の孔部の層６を介して記憶制御ユニットとして
働くピクセル用電子装置２に接続されている点にある。垂直線によって区切られ
た個々のピクセルに割り当てられた多数の記憶の要素３は、ピクセル制御装置２
と同じ水平面内に配置されている。
【００２４】 図３の第３実施例は、ＣＭＯＳ基板１が、記憶制御用電子装置２と多数の記憶
の要素３および共通の水平面の検出装置４を有していることを特徴としている。
この検出装置４は光ダイオードとして構成されている。この機構においては、図
１と図２のような経路の孔部は無くなっている。
【００２５】 検出層４は簡単な光ダイオードとして及びカラーフィルタ列を具える光ダイオ
ードとして構成され、またはWO 98/19455 に述べられているような多色分光ダイ
オードとして構成されてもよい。
【００２６】 図４は、実施例１〜３の一つにおいて映像センサを制御するのに使用される電
子回路の一例を示す。検出器によって提供される光の流れはインバータＭ４、Ｍ
５とキャパシタＣｉとの組合せによって光ストリーム(photostream）に比例する
電圧に変換される（WO 98/19455 即ちPCT/EP97/05978を参照のこと）。同時に、
このインバータは検出器の陰極Ｋに一定の電位を与える。
【００２７】 「int 」を活性化し且つ「reset 」信号を不活性化した後に、一体化時間がス
タートし、Ｐｉｃ０〜Ｐｉｃ３によって選ばれてＣｐ０〜Ｃｐ３に接続されたピ
クセルの一つに、絵の情報が電圧値として記憶される。絵の撮影は「ｉｎｔ」を
不活性にすることによって終了する。短いリセット位相の後に、前の絵を読み出
すことなく、もう一つの記憶手段を選ぶことによってもう一つの絵が撮影される
。すべての記憶手段（この例では端子Ｃｐ０〜Ｃｐ３に対応する四つの記憶エレ
メント）が満たされた後、信号「ｒｅａｄ ｉｎｔ」がドライバＭ１０によって
活性化され、対応する制御信号Ｐｉｃ０〜Ｐｉｃ３を活性化することによって、
記憶された絵が順次に読み取られる。
【図面の簡単な説明】
【図１】 図１は本発明の映像センサ装置の第１実施例を示す。
【図２】 図２は本発明の映像センサ装置の第２実施例を示す。
【図３】 図３は本発明の映像センサ装置の第３実施例を示す。
【図４】 図４は本発明の映像センサ装置の作用を明らかにするための回路図を示す。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１３年４月１８日（２００１．４．１８）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】 特にＣＭＯＳの設計様式の半導電性の担体（基板）（１）であっ
てピクセルの配置が設置され各ピクセルに光感受性の検出器が割当てられるもの
、検出された光信号を電気信号へ光電的に変換する手段、および電気信号を記憶
する電気的記憶手段（３）からなり、各ピクセルに関係する電気信号を記憶書込
み該信号を制御された態様で読取る記憶制御装置（２）が設けられている、イメ
ージセンサであって、 電子的フィルムにより幾つかの画像を記憶するために幾つかの記憶手段（Ｃ1
…，ＣN ）が単一のピクセルに設けられ該記憶手段の数は記憶されるべき画像の
数に対応しており、 記憶されるべき最初の画像についての記憶制御手段（２）は、最初の画像の映
像情報が電気的記憶手段の最初のものに読取られ記憶されるべき後続の画像の各
々について対応するピクセルに割当てられた映像情報が他の電気的記憶手段の１
つに読取られ電気的記憶手段のすべてが最終的には充填されるように作動する、
ことを特徴とするイメージセンサ。
【手続補正書】
【提出日】平成１４年２月２５日（２００２．２．２５）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】 「int 」を活性化し且つ「reset 」信号を不活性化した後に、一体化時間がス
タートし、Ｐｉｃ０〜Ｐｉｃ３によって選ばれてＣｐ０〜Ｃｐ３に接続されたピ
クセルの一つに、絵の情報が電圧値として記憶される。絵の撮影は「ｉｎｔ」を
不活性にすることによって終了する。短いリセット位相の後に、前の絵を読み出
すことなく、もう一つの記憶手段を選ぶことによってもう一つの絵が撮影される
。すべての記憶手段（この例では端子Ｃｐ０〜Ｃｐ３に対応する四つの記憶エレ
メント）が満たされた後、信号「ｒｅａｄ ｉｎｔ」がドライバＭ１０によって
活性化され、対応する制御信号Ｐｉｃ０〜Ｐｉｃ３を活性化することによって、
記憶された絵が順次に読み取られる。 なお本明細書の従属請求項において、μ−τ積は電荷キャリヤのドリフト易動
度μと電荷キャリヤの寿命τの積をあらわす。 また本発明実施の具体例においては、映像センサは下記のいずれかの形態を有
することが可能である。すなわち、映像センサは、ピクセルの直線状の配置を有
する。映像センサは、ピクセルの平坦な配置を有する。検出器（４）は、下記の
一連の層： （ａ）ｐ型ａ−Ｓｉ：Ｈ層、 （ｂ）より大なるμ−τ積を有する第１の部分層と、より小なるμ−τ積を有
する第２の部分層と、前記第１及び第２の部分層よりも小なるμ−τ積を有する
第３の部分層からなる固有のａ−Ｓｉ：Ｈ層、 （ｃ）ｎ型ａ−Ｓｉ：Ｈ層、 を有する多色分光ダイオードである。検出器（４）は、感光性ＭＯＳキャパシタ
、特にＭＯＳ可変容量ダイオードである。記憶手段（３）は、アナログ記憶手段
である。記憶手段（３）は、キャパシタである。記憶手段（３）は、ＭＯＳキャ
パシタである。キャパシタは、プレートがポリシリコンからなるプレート型キャ
パシタである。キャパシタは、ＤＲＡＭキャパシタとして設計されている。記憶
手段は不揮発性記憶手段、特にＥＰＲＯＭ、ＥＥＲＯＭ、ＦＲＡＭ即ち強誘電性
ＲＡＭ、又はフラッシュメモリの要素である。記憶手段は、アナログデジタル変
換装置を割り当てられたデジタル記憶手段である。記憶手段（３）は、多数のデ
ジタルビットが振幅離散化アナログ信号で表されている多水準デジタルアプロー
チを使用して作動させられる。記憶手段（３）は、明るさに比例した光の流れが
コンデンサを特定の電圧差まで再充電するのに必要な時間を計測する切り換え式
アナログデジタル変換装置を割り当てられている。少なくとも２つの記憶手段（
３）が並列して設けられている。少なくとも２つの記憶手段（３）が縦方向に集
積されている。記憶手段（３）は、ＳＲＡＭセルとして設計されている。または
、記憶手段（３）は、磁性的、光学的、有機的又は生物学的記憶セルとして設計
されている。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA10 AB01 BA14 CA02 CA05 CB06 CB07 DD11 FA06 FA08 FA38 GA10 GC07 5C024 CY47 GX00 GY00 HX01 HX57 5C051 AA01 BA03 DA03 DB01 DB08 DB09 DB14 DC02 DC07

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】 半導電性の担体（基板）（１）特にＣＭＯＳ設計の担体であ
    ってその上にピクセルが配列され、各ピクセルは検出された光信号を光電的に電
    気信号に変換する感光性検出器（４）が割り当てられているもの、電気信号を記
    憶する電気的記憶手段（３）であって記憶制御装置（２）が設けられ各ピクセル
    に関係する電気信号を記憶書込みおよび制御される態様で読み取るもの、からな
    る映像センサであって、前記記憶制御装置（２）は、１つのピクセルに順次に記
    録される光電的に変換される信号は、相異なる記憶手段（３）に記憶されること
    ができ、与えられた時刻に該記憶手段（３）から読み取られることができるよう
    設計されている、ことを特徴とする映像センサ。
  2. 【請求項２】 前記映像センサは、ピクセルの直線状の配置を有する、こと
    を特徴とする請求項１に記載の映像センサ。
  3. 【請求項３】 前記映像センサは、ピクセルの平坦な配置を有する、ことを
    特徴とする請求項１に記載の映像センサ。
  4. 【請求項４】 前記検出器（４）は、特に結晶型又は非晶型シリコンで作ら
    れた光ダイオードである、ことを特徴とする請求項１に記載の映像センサ。
  5. 【請求項５】 前記検出器（４）は、III-V 合金又はII-IV 合金で作られた
    光検出器である、ことを特徴とする請求項１に記載の映像センサ。
  6. 【請求項６】 前記検出器（４）は、カラーフィルタの列を有する、ことを
    特徴とする請求項１に記載の映像センサ。
  7. 【請求項７】 前記検出器（４）は、下記の一連の層： （ａ）ｐ型ａ−Ｓｉ：Ｈ層、 （ｂ）μ−τ生成物の多い第１部分層と、μ−τ生成物の少ない第２部分層と
    、前記第１及び第２部分層よりもμ−τ生成物が少ない第３部分層からなる固有
    のａ−Ｓｉ：Ｈ層、 （ｃ）ｎ型ａ−Ｓｉ：Ｈ層、 を有する多色分光ダイオードである、請求項１記載の映像センサ。
  8. 【請求項８】 前記検出器（４）は、感光性ＭＯＳキャパシタ、特にＭＯＳ
    可変容量ダイオードである、ことを特徴とする請求項１に記載の映像センサ。
  9. 【請求項９】 前記記憶手段（３）は、アナログ記憶手段である、ことを特
    徴とする請求項１に記載の映像センサ。
  10. 【請求項１０】 前記記憶手段（３）は、キャパシタである、ことを特徴と
    する請求項９に記載の映像センサ。
  11. 【請求項１１】 前記記憶手段（３）は、ＭＯＳキャパシタである、ことを
    特徴とする請求項１０に記載の映像センサ。
  12. 【請求項１２】 前記コンデンサは、プレートがポリシリコンからなるプレ
    ート型キャパシタである、ことを特徴とする請求項１１に記載の映像センサ。
  13. 【請求項１３】 前記コンデンサは、ＤＲＡＭキャパシタとして設計されて
    いる、ことを特徴とする請求項１１に記載の映像センサ。
  14. 【請求項１４】 前記記憶手段が不揮発性記憶手段、特にＥＰＲＯＭ、ＥＥ
    ＲＯＭ、ＦＲＡＭ即ち強誘電性ＲＡＭ、又はフラッシュメモリの要素である、こ
    とを特徴とする請求項１１に記載の映像センサ。
  15. 【請求項１５】 前記記憶手段は、アナログデジタル変換装置を割り当てら
    れたデジタル記憶手段である、ことを特徴とする請求項１に記載の映像センサ。
  16. 【請求項１６】 前記記憶手段（３）は、多数のデジタルビットが振幅離散
    化アナログ信号で表されている多水準デジタルアプローチを使用して作動させら
    れる、ことを特徴とする請求項１〜１５のいずれか１項に記載の映像センサ。
  17. 【請求項１７】 前記記憶手段（３）は、明るさに比例した光の流れがコン
    デンサを特定の電圧差まで再充電するのに必要な時間を計測する切り換え式アナ
    ログデジタル変換装置を割り当てられている、ことを特徴とする請求項１６に記
    載の映像センサ。
  18. 【請求項１８】 少なくとも２つの記憶手段（３）が並列して設けられてい
    る、ことを特徴とする請求項１に記載の映像センサ。
  19. 【請求項１９】 少なくとも２つの記憶手段（３）が縦方向に集積されてい
    る、ことを特徴とする請求項１に記載の映像センサ。
  20. 【請求項２０】 前記記憶手段（３）は、ＳＲＡＭセルとして設計されてい
    る、ことを特徴とする請求項１６に記載の映像センサ。
  21. 【請求項２１】 前記記憶手段（３）は、磁性的、光学的、有機的又は生物
    学的記憶セルとして設計されている、ことを特徴とする請求項１６に記載の映像
    センサ。
  22. 【請求項２２】 前記記憶制御装置（２）は、ＣＭＯＳ基板として設計され
    た担体（１）の表面に設けられている、ことを特徴とする請求項１〜２１のいず
    れか１項に記載の映像センサ。
  23. 【請求項２３】 前記電気式記憶手段（３）は、前記担体（１）と検出器（
    ４）との間の層に設けられ、前記記憶装置（３）と記憶制御装置（２）との間の
    接続が経路の孔部を介して行われている、ことを特徴とする請求項２３に記載の
    映像センサ。
JP2000603094A 1999-03-04 2000-03-01 映像センサ Pending JP2002538707A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19909550 1999-03-04
DE19909550.7 1999-03-04
PCT/EP2000/001705 WO2000052759A1 (de) 1999-03-04 2000-03-01 Bildsensoreinrichtung

Publications (1)

Publication Number Publication Date
JP2002538707A true JP2002538707A (ja) 2002-11-12

Family

ID=7899720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000603094A Pending JP2002538707A (ja) 1999-03-04 2000-03-01 映像センサ

Country Status (6)

Country Link
EP (1) EP1166359A1 (ja)
JP (1) JP2002538707A (ja)
CN (1) CN1344427A (ja)
HK (1) HK1046190A1 (ja)
TW (1) TW488156B (ja)
WO (1) WO2000052759A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6985181B2 (en) * 2000-05-09 2006-01-10 Pixim, Inc. CMOS sensor array with a memory interface
DE10052863A1 (de) 2000-10-24 2002-04-25 Christian Pilgrim Endoskopisches Instrument zur Anwendung in Hohlräumen
KR100775058B1 (ko) * 2005-09-29 2007-11-08 삼성전자주식회사 픽셀 및 이를 이용한 이미지 센서, 그리고 상기 이미지센서를 포함하는 이미지 처리 시스템
WO2009031302A1 (ja) * 2007-09-05 2009-03-12 Tohoku University 固体撮像素子及びその駆動方法
JP5151507B2 (ja) * 2008-01-29 2013-02-27 ソニー株式会社 固体撮像素子、固体撮像素子の信号読み出し方法および撮像装置
CN104967763B (zh) * 2015-06-09 2019-04-26 联想(北京)有限公司 一种图像采集器件、图像采集方法及电子设备
CN106686324B (zh) * 2016-12-12 2019-06-07 西北核技术研究所 Cmos图像传感器的像元结构、cmos图像传感器及其成像方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2735632B1 (fr) * 1995-06-14 1997-07-11 Commissariat Energie Atomique Dispositif et procede de numerisation pour detecteurs photosensibles et procede de lecture d'une matrice de detecteurs photoniques
DE59708194D1 (de) * 1996-10-31 2002-10-17 Markus Boehm Farbbildsensor für kurzzeitbelichtung
JP3695933B2 (ja) * 1997-03-18 2005-09-14 株式会社東芝 固体撮像装置

Also Published As

Publication number Publication date
TW488156B (en) 2002-05-21
HK1046190A1 (zh) 2002-12-27
EP1166359A1 (de) 2002-01-02
WO2000052759A1 (de) 2000-09-08
CN1344427A (zh) 2002-04-10

Similar Documents

Publication Publication Date Title
CN112911173B (zh) 图像传感器
US20180331133A1 (en) Image sensor with a gated storage node linked to transfer gate
US8228411B2 (en) Circuit and photo sensor overlap for backside illumination image sensor
US8582011B2 (en) Simultaneous global shutter and correlated double sampling read out in multiple photosensor pixels
US9124837B2 (en) Solid-state image pickup device and driving method thereof, and electronic apparatus
US6380880B1 (en) Digital pixel sensor with integrated charge transfer amplifier
US7728892B2 (en) Image sensor with a capacitive storage node linked to transfer gate
US6879340B1 (en) CMOS imager with integrated non-volatile memory
Taylor CCD and CMOS imaging array technologies: technology review
US6972794B1 (en) Dual sensitivity image sensor
US20080055443A1 (en) Image pickup device including a solar cell and apparatus therefor
US6587146B1 (en) Three transistor active pixel sensor architecture with correlated double sampling
TW200838296A (en) Multi image storage on sensor
JP3906202B2 (ja) 固体撮像装置およびそれを利用した撮像システム
US20110101420A1 (en) Increasing full well capacity of a photodiode used in digital photography
TWI709235B (zh) 固體攝像元件、其製造方法及電子機器
JPH114385A (ja) Ｃｍｏｓを基礎とするピクセル構造の高ダイナミックレンジの読み出し信号を得る方法及びそのｃｍｏｓを基礎とするピクセル構造
US11037977B2 (en) Stacked image sensor capable of simultaneous integration of electrons and holes
US20020008217A1 (en) Solid imaging device and method for manufacturing the same
US9385154B2 (en) Solid-state image sensor, driving method and electronic apparatus
JP2002538707A (ja) 映像センサ
US20200119060A1 (en) Image sensor with a gated storage node linked to transfer gate
JP2007502082A (ja) Ｃｍｏｓ技術を用いたマトリックス・イメージ・センサー
US20190238765A1 (en) Multiple window, multiple mode image sensor
JP2006210497A (ja) 光電変換層積層型固体撮像素子及びその信号補正方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040420

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041012