JP2916620B1 - サンプリング制御機構搭載型イメージセンサ - Google Patents
サンプリング制御機構搭載型イメージセンサInfo
- Publication number
- JP2916620B1 JP2916620B1 JP10069994A JP6999498A JP2916620B1 JP 2916620 B1 JP2916620 B1 JP 2916620B1 JP 10069994 A JP10069994 A JP 10069994A JP 6999498 A JP6999498 A JP 6999498A JP 2916620 B1 JP2916620 B1 JP 2916620B1
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- pixel
- memory
- horizontal shift
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005070 sampling Methods 0.000 title claims abstract description 25
- 230000006870 function Effects 0.000 claims description 5
- 238000004146 energy storage Methods 0.000 claims description 3
- 238000003491 array Methods 0.000 claims description 2
- 230000004044 response Effects 0.000 claims description 2
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 238000003384 imaging method Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 210000001525 retina Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/767—Horizontal readout lines, multiplexers or registers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
素単位で任意の粗密制御、人間の中心窩に対応するサン
プリング等を実現し得る、高速ランダムアクセス可能な
サンプリング制御機構搭載型イメージセンサを提供す
る。 【解決手段】 アレイ状の画素回路11より成るセンサ
部1と、同数のアレイ状のメモリ回路12より成るメモ
リ部2と、メモリ回路12へ読み出しパターン作成用デ
ータを書き込む第1水平シフトレジスタ9と、読み出し
信号および書き込み信号を出力する第1垂直シフトレジ
スタ8と、画素回路11に画素値の読み出し信号および
リセット信号を同期して出力する第2垂直シフトレジス
タ7と、メモリ回路12のデータに基づいて選択された
画素値を出力するための第2水平シフトレジスタ3と、
全画素値を出力するための第3水平シフトレジスタ4
と、両者の一方から前記データに基づき画素値を読み出
すスイッチ部6とを備える。
Description
ジョンシステムの開発を目的とする分野や、画像計測の
分野等において利用することができる、センサ上にサン
プリング制御機能を統合したサンプリング制御機構搭載
型イメージセンサに関するものである。
ージセンサに関する従来技術としては、例えば、ランダ
ムアクセス機構搭載型イメージセンサ、スキップアクセ
ス機構またはブロックアクセス機構搭載型イメージセン
サ、極座標型サンプリングイメージセンサがある。
サは、図8の概略図に示すように、イメージングセルア
レー51と、行デコーダ52と、列デコーダ53と、コ
ラムセレクタ54と、出力部55とから成る。このイメ
ージセンサでは、イメージングセルアレー51上の画素
の座標をアレーの外部から行および列で指定入力し、行
デコーダ52からの指定入力値rおよび列デコーダ53
からの指定入力値cを座標に変換することにより、指定
座標の画素値を読み出すことができる。このイメージセ
ンサを用いるシステムにおいては、1画素単位のアクセ
スが原則であり、画素の読み出しには常にアドレス情報
が必要となる。
セス機構搭載型イメージセンサは、基本的には行列単位
のアクセスを原則としている。このイメージセンサで
は、任意の行および列のアドレスを指定入力することに
より、指定された行および列の画素を間引くことがで
き、それにより任意のブロックの出力が可能となる。ま
た、画素アレイのサブサンプリングを行うことにより、
出力画像サイズを縮小することも可能である。しかし、
このイメージセンサでは、行列で規定されるブロックよ
りも小さい単位で出力画像を制御することができない。
中心部および周辺部がそれぞれ独立したイメージセンサ
で構成されており、中心部は密に配置した画素により高
解像度で撮像し、周辺部は粗に配置した画素により解像
度を落として撮像し、それにより人間の中心窩を模倣し
たサンプリングを可能としている。しかし、画素の配置
を固定的にしているため、ビジョンシステムとの統合の
際には焦点の移動に対応させるために常にセンサ自体を
移動させなければならない。また、このイメージセンサ
は、中心窩出力のみに用途が限定される点で応用範囲が
狭い。
機構搭載型イメージセンサでは、任意に1画素単位の出
力が可能であるが、出力制御には常に画素アドレス情報
の入力が必要となるため、高速アクセスの実現が困難で
ある。
アクセス機構搭載型イメージセンサでは、任意のブロッ
ク単位の出力が可能であるが、行列のブロックよりも小
さい単位で出力画像を制御することができないため、1
画素単位で任意の粗密制御を行うことができない。
では、固定的な画素の配置によりサンプリングが固定的
になるため、ビジョンシステムにおける利用に際して柔
軟性に欠けるとともに、他の用途に関しても中心窩出力
のみに用途が限定される点で柔軟性に欠けることにな
る。
ク単位のアクセスを可能とするとともに、アドレス情報
を常に入力することなく1画素単位で任意の粗密制御を
実現し得るようにした、高速アクセス可能なサンプリン
グ制御機構搭載型イメージセンサを提供することによ
り、上述した問題を解決することを第1の目的とする。
リングが可能であり、かつビジョンシステム上に統合さ
れる場合に撮像面内で焦点の移動が可能であり、さらに
中心窩的な出力に限定されない柔軟なサンプリング制御
を行い得るようにした、サンプリング制御機構搭載型イ
メージセンサを提供することにより、上述した問題を解
決することを第2の目的とする。
的のため、本発明は、センサ上にサンプリング制御機能
を統合したサンプリング制御機構搭載型イメージセンサ
であって、アレイ状に配置された多数の画素回路より成
るセンサ部と、前記画素回路の画素値の読み出しのため
の2値データを保持するためのメモリ回路であって、前
記画素回路と同数のアレイ状に配置されたメモリ回路よ
り成るメモリ部と、サンプル選択信号に応じて前記メモ
リ回路へ読み出しパターン作成用の2値データを書き込
む第1水平シフトレジスタと、前記メモリ回路に保持さ
れた2値データの読み出し信号および書き込み信号を出
力する第1垂直シフトレジスタと、前記第1垂直シフト
レジスタと同期駆動され、前記画素回路に画素値の読み
出し信号およびリセット信号を出力する第2垂直シフト
レジスタと、前記メモリ回路に保持された2値データに
基づいて選択された画素値を出力するための第2水平シ
フトレジスタと、全画素値を出力するための第3水平シ
フトレジスタと、前記メモリ回路に保持された2値デー
タに基づいて前記第2および第3水平シフトレジスタの
何れか一方から画素値を読み出す制御を行うスイッチ部
とを具備して成ることを特徴とするものである。
NMOSスイッチと、電気エネルギー蓄積素子と、イン
バータとから成るようにするのが、上記第1および第2
の目的を達成するサンプリング制御機構搭載型イメージ
センサのメモリ部を構成する上で好ましい。
れた多数の画素回路の画素値の読み出しのための、2値
データを保持するためのメモリ回路であって、前記画素
回路と同数のアレイ状に配置されたメモリ回路より成る
メモリ部には、第1水平シフトレジスタによりサンプル
選択信号に応じて読み出しパターン作成用の2値データ
が書き込まれており、第2垂直シフトレジスタからの読
み出し信号により前記画素回路から画素値を読み出す際
には、前記第2垂直シフトレジスタと同期駆動される第
1垂直シフトレジスタからの読み出し信号により前記メ
モリ回路に保持された2値データが読み出される。スイ
ッチ部は、この2値データに基づいて、選択された画素
値を出力するための第2水平シフトレジスタおよび全画
素値を出力するための第3水平シフトレジスタの何れか
一方から画素値を読み出す制御を行う。
に基づき詳細に説明する。図1は本発明の第1実施形態
のサンプリング制御機構搭載型イメージセンサの全体構
成を示す図である。本実施形態のサンプリング制御機構
搭載型イメージセンサ(以下、単にイメージセンサとい
う)は、センサ部1、メモリ部2、スマート水平シフト
レジスタ(第2水平シフトレジスタ)3、ノーマル水平
シフトレジスタ(第3水平シフトレジスタ)4、レジス
タ選択部5、スイッチ部6、第2垂直シフトレジスタ
7、第1垂直シフトレジスタ8、下段水平シフトレジス
タ(第1水平シフトレジスタ)9、スイッチ部10を具
備して成る。上記センサ部1およびメモリ部2はそれぞ
れ同数の画素回路11およびメモリ回路12より成ると
ともに、アレイ状に構成されている。センサ部1および
メモリ部2は互いに独立しており、1つの画素回路11
に1つのメモリ回路12が対応している。
多数の画素回路11より成る。この画素回路11は、図
2の詳細図に示すように、PMOSトランジスタ20、
PN接合のフォトダイオード21および2つのNMOS
トランジスタ22,23の直列回路から成る。
21により光電変換を行うとともに、蓄積電荷の増幅お
よび非破壊読み出しを行う。すなわち、蓄積開始時にP
MOSトランジスタ20にリセット信号Vrstが加え
られると、PN接合の逆バイアス容量が充電され、フォ
トダイオードの電圧値が5Vになる。その後、入射光に
応じて電荷が徐々に放電されて、フォトダイオード21
の電圧値が減少する。なお、画素値の読み出しはNMO
Sスイッチであるトランジスタ23に第2垂直シフトレ
ジスタ7からの読み出し信号Vrowを入力することに
より実行する。
多数のメモリ回路12より成る。このメモリ回路12
は、図3の詳細図に示すように、NMOSスイッチ2
5、NMOSスイッチ26、キャパシタンス(電気エネ
ルギー蓄積素子)C、インバータ28およびNMOSス
イッチ27の直列回路から成る。
レジスタ8から出力される信号がメモリ値の読み出し信
号Vrおよび書き込み信号Vwになり、メモリ書き込み
専用の下段水平シフトレジスタ9から出力される信号が
メモリ回路12の横方向の選択信号Vsになる。このメ
モリ回路12への書き込みは、スイッチ部10が、Sモ
ード信号Smodeを入力された場合に下段水平シフト
レジスタ9からのサンプル選択信号をメモリ回路12へ
入力する制御を行うことにより実行する。
り、このメモリ値により画素値の読み出しパターンが生
成されることになる。このメモリ回路12では、読み出
しスイッチであるNMOSスイッチ27の前段にインバ
ータ28を配置することにより、読み出し時のメモリ値
の減衰を防止するようにしている。なお、上記メモリ回
路12を構成するメモリには、トランジスタによるDR
AMやSRAMの技術を用いることも可能である。
モリ回路12のメモリ値によって生成される読み出しパ
ターンに基づいて読み出す画素値の選択を行うが、この
画素値の選択では、メモリ回路12からの出力を図4に
示すようにスイッチ部6の制御信号として利用し、メモ
リ値が1の場合のみ現実の画素値が選択されるようにす
る。この場合、選択されない画素値については、ノーマ
ルモード用のシフトレジスタであるノーマル水平シフト
レジスタ4ではブランクになってしまうので、入射光に
よって放電していない状態のフォトダイオード値(5
V)を出力するものとする。
NMOSバッファの上段(図2の22)だけを介してい
るので、画素値はフローティング状態にある。よって、
選択された画素値についてはNMOSバッファの下段
(図4の29)を介することとし、さらにPMOSバッ
ファ30を介して直流分をあげることとした。これは最
終的にPMOSを介して電流出力を行うためである。
ノーマル水平シフトレジスタ4は画素値の読み出しに利
用されるものであり、図5の詳細図に示すように構成さ
れている。上記ノーマル水平シフトレジスタ4は、画素
値を選択の有無に関係なくすべて出力することができ
る。一方、上記スマート水平シフトレジスタ3は、スマ
ートスキャニングモードで使用するものであり、メモリ
回路12のメモリ値に基づいて選択された画素値のみを
出力することができる。
外部からモード信号modeを入力されたレジスタ選択
部5が、選択信号を上記スイッチ部6に入力することに
よって制御する。このモード信号modeは2値の信号
であり、モード信号の値が0であればノーマル水平シフ
トレジスタ4が選択され、1であればスマート水平シフ
トレジスタ3が選択される。このスマート水平シフトレ
ジスタ3では読み飛ばすための制御信号が必要となる
が、この制御信号としてメモリ回路12で保持している
信号を利用する。よって、メモリ回路12のメモリ値が
1のときは画素値が選択されることとなり、0のときは
画素値が読み飛ばされることとなる。
垂直シフトレジスタ8は、画素値およびメモリ値の読み
出しを制御するものであり、図6の詳細図に示すように
構成されている。これら垂直シフトレジスタ7,8はそ
れぞれ、センサ部1およびメモリ部2のアレイに対し1
つずつ配置され、同一の制御信号によって同期駆動され
る。
直シフトレジスタ7からは、画素値の読み出し信号Vr
owおよび画素回路11のフォトダイオードのリセット
信号Vrstが出力される。このリセット信号Vrst
は、1つ前の行の画素回路11に入力されるので、次に
読み出されるまでの1フレーム分が蓄積時間となる。一
方、メモリ部2に対して設置された垂直シフトレジスタ
8からは、メモリ値の読み出し信号Vwおよび書き込み
信号Vrが出力される。これらの信号は独立しているた
め、書き込みを停止して読み出しのみ継続することもで
きる。そのための制御信号である書き込みモード信号w
rmodeを2値で入力し、当該モード信号が1のとき
書き込みが行われるようにする。
み出しパターンを作成するためにメモリ部2に書き込む
信号Vsを出力するものであり、図7の詳細図に示すよ
うに構成されている。このメモリ部2への書き込みは、
外部からSモード信号Smodeを入力されたスイッチ
部10が、下段水平シフトレジスタ9からのサンプル選
択信号をメモリ部2のメモリ回路12へ入力することに
より行う。すなわち、当該サンプル選択信号が1のとき
は下段水平シフトレジスタ9からの出力信号Vsがメモ
リ回路12に転送され、メモリ回路12は値として1の
情報を有することになる。一方、当該サンプル選択信号
が0のときは、スイッチ部10内に設けたNMOSスイ
ッチ31を利用してリセットを掛けるようにしているた
め、メモリ回路毎にリセット回路を設ける必要がない。
き込まれた情報をフラグ情報として下段水平シフトレジ
スタ9から出力し得るようにしており、このフラグ情報
は、選択された画素のみを出力する場合の画素出力の再
構成のためのアドレス情報として用いることができる。
を説明する。本実施形態のイメージセンサのメモリ回路
12に画素選択のためのサンプル選択信号が入力される
と、そのときのデータがメモリ回路12に2値データと
して保持される。このメモリ回路12のメモリ値は垂直
シフトレジスタ8からの読み出し信号Vrによって読み
出され、このメモリ値はセンサ部1の画素回路11で同
様にして読み出された画素値に適用される。したがっ
て、メモリ値が1のときは画素値が選択され、0のとき
は画素値が選択されないことになる。このようにして選
択された画素値はスイッチ部6を介して1行毎に出力さ
れる。
12に記録されたデータはそのまま保持することができ
るので、読み出しパターンを変更する必要が生じない限
り、サンプル選択信号を入力せずに画素値の読み出しを
行うことができる。
11のそれぞれに対応した数(つまり同数)だけ設けて
あるので、上記メモリ回路12のデータを自由に書き換
えて任意のサンプリングパターンでの出力を得ることも
可能である。例えば、列単位のサンプリングを行い、読
み飛ばしシフトレジスタであるスマート水平シフトレジ
スタ3を利用することにより、出力画像のサイズを任意
の大きさに縮小することができる。また、任意のブロッ
クの画素値のみを必要とする場合には、そのブロックに
該当するメモリ回路12のみに選択データを書き込んで
おけばよく、その場合、選択データを書き込まない部分
が読み飛ばされて当該ブロックのみを出力することがで
きる。さらに、中心部分についてはすべての画素値を選
択し、他の部分はサブサンプリングを放射状に行うよう
にすれば、網膜を模倣した出力を得ることもできる。
ンサ部の多数の画素回路の画素値の読み出しのための2
値データを保持するための、前記画素回路と同数のメモ
リ回路によりメモリ部を構成したことにより、従来のラ
ンダムアクセス機構搭載型イメージセンサのように読み
出す画素毎にその座標を指定する必要がなくなり、スマ
ートスキャニングモード用の水平シフトレジスタ(第2
水平シフトレジスタ)を用いた画素値の高速読み出しが
可能となる。また、上記メモリ部の各メモリ回路は書き
換えが自由なので、適宜読み出しパターンを変化させる
ことができる。これにより、ブロックアクセス、スキッ
プアクセス、ランダムアクセスは勿論のこと、従来の当
該機能を搭載したイメージセンサでは実現できなかった
1画素単位の任意の粗密制御が可能となる。
力が可能なイメージセンサは限定的な使用しかできなか
ったのに対し、本発明のイメージセンサは柔軟な読み出
しが可能であるので、上記を含む多岐にわたる応用が考
えられる。また、中心視に相当する部分をセンサ内で自
由に移動させることができるので、アクティブビジョン
システムとの統合の際にはセンサ内での中心視の移動が
可能となり、センサ自体の移動範囲を狭くすることが可
能となる。
用いるサンプル制御信号は外部からの入力信号により制
御されるので、外部システムと統合して当該サンプル制
御信号を動的に生成することにより、撮像面内での対象
物の追尾も可能となる。さらに、イメージセンサによる
画像計測に応用した場合においても、必要な画素だけの
読み出しを行うことにより効率的な情報取得が可能とな
る。
搭載型イメージセンサの全体構成を示す図である。
詳細図である。
の詳細図である。
モリ部と関連して示す詳細図である。
びレジスタ選択部を含む部分の詳細図である。
む部分の詳細図である。
レジスタを含む部分の詳細図である。
ンサの概略図である。
スタ) 4 ノーマル水平シフトレジスタ(第3水平シフトレジ
スタ) 5 レジスタ選択部 6,10 スイッチ部 7 第2垂直シフトレジスタ 8 第1垂直シフトレジスタ 9 下段水平シフトレジスタ(第1水平シフトレジス
タ) 11 画素回路 12 メモリ回路
Claims (2)
- 【請求項1】 センサ上にサンプリング制御機能を統合
したサンプリング制御機構搭載型イメージセンサであっ
て、 アレイ状に配置された多数の画素回路より成るセンサ部
と、 前記画素回路の画素値の読み出しのための2値データを
保持するためのメモリ回路であって、前記画素回路と同
数のアレイ状に配置されたメモリ回路より成るメモリ部
と、 サンプル選択信号に応じて前記メモリ回路へ読み出しパ
ターン作成用の2値データを書き込む第1水平シフトレ
ジスタと、 前記メモリ回路に保持された2値データの読み出し信号
および書き込み信号を出力する第1垂直シフトレジスタ
と、 前記第1垂直シフトレジスタと同期駆動され、前記画素
回路に画素値の読み出し信号およびリセット信号を出力
する第2垂直シフトレジスタと、 前記メモリ回路に保持された2値データに基づいて選択
された画素値を出力するための第2水平シフトレジスタ
と、 全画素値を出力するための第3水平シフトレジスタと、 前記メモリ回路に保持された2値データに基づいて前記
第2および第3水平シフトレジスタの何れか一方から画
素値を読み出す制御を行うスイッチ部とを具備して成る
ことを特徴とするサンプリング制御機構搭載型イメージ
センサ。 - 【請求項2】 前記メモリ回路は、3個のNMOSスイ
ッチと、電気エネルギー蓄積素子と、インバータとから
成ることを特徴とする請求項1記載のサンプリング制御
機構搭載型イメージセンサ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10069994A JP2916620B1 (ja) | 1998-03-19 | 1998-03-19 | サンプリング制御機構搭載型イメージセンサ |
US09/156,485 US6486912B1 (en) | 1998-03-19 | 1998-09-18 | Image sensor with sampling control system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10069994A JP2916620B1 (ja) | 1998-03-19 | 1998-03-19 | サンプリング制御機構搭載型イメージセンサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2916620B1 true JP2916620B1 (ja) | 1999-07-05 |
JPH11275468A JPH11275468A (ja) | 1999-10-08 |
Family
ID=13418748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10069994A Expired - Lifetime JP2916620B1 (ja) | 1998-03-19 | 1998-03-19 | サンプリング制御機構搭載型イメージセンサ |
Country Status (2)
Country | Link |
---|---|
US (1) | US6486912B1 (ja) |
JP (1) | JP2916620B1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000021284A1 (fr) * | 1998-10-07 | 2000-04-13 | Hamamatsu Photonics K. K. | Capteur de vision ultra-rapide |
US6985181B2 (en) * | 2000-05-09 | 2006-01-10 | Pixim, Inc. | CMOS sensor array with a memory interface |
JP4276879B2 (ja) * | 2003-04-28 | 2009-06-10 | オリンパス株式会社 | 撮像素子 |
US20040246354A1 (en) * | 2003-06-04 | 2004-12-09 | Hongli Yang | CMOS image sensor having high speed sub sampling |
JP4507847B2 (ja) * | 2004-11-17 | 2010-07-21 | オムロン株式会社 | 撮像デバイス |
WO2008126871A1 (ja) * | 2007-04-09 | 2008-10-23 | Sharp Kabushiki Kaisha | 液晶表示装置 |
JP5110116B2 (ja) * | 2010-04-21 | 2012-12-26 | パナソニック株式会社 | 撮像装置および撮像方法 |
US8729485B2 (en) * | 2012-02-17 | 2014-05-20 | Luxen Technologies, Inc. | Parallel mode readout integrated circuit for X-ray image sensor |
EP2760199B1 (en) * | 2013-01-25 | 2019-03-27 | Teledyne Innovaciones Microelectrónicas, SLU | Automatic region of interest function for image sensors |
WO2014114741A1 (en) | 2013-01-25 | 2014-07-31 | Innovaciones Microelectrónicas S.L. (Anafocus) | Advanced region of interest function for image sensors |
US9653125B2 (en) | 2015-09-10 | 2017-05-16 | Kabushiki Kaisha Toshiba | Storage device, memory device and semiconductor device for improving data transfer speeds |
US10540733B2 (en) * | 2017-11-16 | 2020-01-21 | The Boeing Company | Frameless random-access image sensing |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3385760B2 (ja) * | 1994-02-21 | 2003-03-10 | ソニー株式会社 | 固体撮像装置及びその駆動方法 |
JP3408045B2 (ja) * | 1996-01-19 | 2003-05-19 | キヤノン株式会社 | 光電変換装置 |
JP3495866B2 (ja) * | 1996-12-24 | 2004-02-09 | キヤノン株式会社 | 光電変換装置 |
-
1998
- 1998-03-19 JP JP10069994A patent/JP2916620B1/ja not_active Expired - Lifetime
- 1998-09-18 US US09/156,485 patent/US6486912B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11275468A (ja) | 1999-10-08 |
US6486912B1 (en) | 2002-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1870729B (zh) | 固态成像装置、其驱动方法、和成像设备 | |
CN105100650B (zh) | 成像装置及其驱动方法 | |
US6947088B2 (en) | Image pickup apparatus having a common amplifier | |
US6953923B2 (en) | CMOS image sensor having reduced numbers of column readout circuits | |
JP2916620B1 (ja) | サンプリング制御機構搭載型イメージセンサ | |
JP3613705B2 (ja) | 放射線を画像化するためのデバイス | |
US20170318246A1 (en) | Image Sensor and Sensing Method Thereof | |
EP0569202B1 (en) | Solid state imaging device with electronic shutter | |
EP0493455A1 (en) | I.C. SENSOR. | |
JP2002051263A (ja) | 固体撮像装置およびカメラシステム | |
US20090109311A1 (en) | Solid state image pickup device, drive method thereof and camera system | |
US7116367B2 (en) | Solid-state image pickup apparatus having a reset transistor controlled by an output line | |
JP3449468B2 (ja) | 固体撮像装置およびその駆動方法 | |
JP3468405B2 (ja) | 固体撮像装置 | |
US20050168607A1 (en) | Apparatus and method for clamping reset voltage in image sensor | |
US8035712B2 (en) | Solid-state imaging apparatus, imaging system, and method of driving solid-state imaging apparatus | |
JP4661212B2 (ja) | 物理情報取得方法および物理情報取得装置並びに半導体装置 | |
US6914632B1 (en) | Apparatus for panning and scaling window in image sensor | |
JP2000115642A (ja) | イメージセンサ | |
EP2611142B1 (en) | Imager with column readout | |
JP3513996B2 (ja) | 固体撮像装置 | |
JP2000023041A (ja) | 撮像装置 | |
JP5177198B2 (ja) | 物理情報取得方法および物理情報取得装置 | |
JP6602407B2 (ja) | 固体撮像装置及び撮像システム | |
EP0928102B1 (en) | Array sensors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990316 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |