JP3495866B2 - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JP3495866B2 JP3495866B2 JP34315096A JP34315096A JP3495866B2 JP 3495866 B2 JP3495866 B2 JP 3495866B2 JP 34315096 A JP34315096 A JP 34315096A JP 34315096 A JP34315096 A JP 34315096A JP 3495866 B2 JP3495866 B2 JP 3495866B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- mos transistor
- conversion device
- output
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 34
- 230000003321 amplification Effects 0.000 claims description 26
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 26
- 239000003990 capacitor Substances 0.000 claims description 15
- 238000009825 accumulation Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 101100402275 Arabidopsis thaliana MOS11 gene Proteins 0.000 description 1
- 101100134625 Arabidopsis thaliana NUP88 gene Proteins 0.000 description 1
- 101100153764 Arabidopsis thaliana TPR1 gene Proteins 0.000 description 1
- 101100428744 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VPS60 gene Proteins 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
- H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
- H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【発明に属する技術分野】本発明は、光電変換領域のセ
ンサ内部で電荷増幅を行って、そのゲインを可変にでき
る増幅型光電変換装置に関するものである。
ンサ内部で電荷増幅を行って、そのゲインを可変にでき
る増幅型光電変換装置に関するものである。
【０００２】
【従来の技術】従来、オンチップでノイズ除去動作を行
う増幅型光電変換装置の１つに反転増幅型ＣＭＯＳセン
サというものがある。これらの光電変換装置は、例えば
特願平８−７３２９号等に記載されている。この回路ブ
ロック図は図６のように構成されている。
う増幅型光電変換装置の１つに反転増幅型ＣＭＯＳセン
サというものがある。これらの光電変換装置は、例えば
特願平８−７３２９号等に記載されている。この回路ブ
ロック図は図６のように構成されている。
【０００３】図６において、１は光電変換素子であるフ
ォトダイオード、２は反転アンプ増幅用のアンプＭＯＳ
トランジスタ、３は選択スイッチ用ＭＯＳトランジス
タ、４はリセット用ＭＯＳトランジスタであり、符号１
〜４で１つの光電変換センサセルＳを構成している。ま
た、９は蓄積用ＭＯＳキャパシタ、１０は増幅用ＭＯＳ
トランジスタ、１１は選択スイッチ用ＭＯＳトランジス
タ、１２はリセット用ＭＯＳトランジスタであり、符号
９〜１２で１つのメモリセルＭを構成している。また、
１８はセンサセルＳへ電荷をフィードバックさせるフィ
ードバックＭＯＳスイッチ、１９は転送回路へ電荷を送
る転送スイッチ、２０はメモリセルＭへ電荷を送る転送
スイッチ、２１はメモリセルＭへのフィードバックＭＯ
Ｓスイッチ、２２はクランプ用ＭＯＳスイッチ、２３は
クランプ容量、２４はソースフォロワの増幅用ＭＯＳト
ランジスタである。符号１９〜２４で転送系回路の１ユ
ニットを構成し、各列毎に配列される。１５は水平転送
ＭＯＳスイッチ、１６は出力アンプ、１７はリセット用
ＭＯＳトランジスタである。５，６はそれぞれパルスφ
ＳＬ１，φＰＳ１を制御するトランスミッションゲー
ト、１３，１４もそれぞれφＳＬ２，φＰＳ２を制御す
るトランスミッションゲートである。
ォトダイオード、２は反転アンプ増幅用のアンプＭＯＳ
トランジスタ、３は選択スイッチ用ＭＯＳトランジス
タ、４はリセット用ＭＯＳトランジスタであり、符号１
〜４で１つの光電変換センサセルＳを構成している。ま
た、９は蓄積用ＭＯＳキャパシタ、１０は増幅用ＭＯＳ
トランジスタ、１１は選択スイッチ用ＭＯＳトランジス
タ、１２はリセット用ＭＯＳトランジスタであり、符号
９〜１２で１つのメモリセルＭを構成している。また、
１８はセンサセルＳへ電荷をフィードバックさせるフィ
ードバックＭＯＳスイッチ、１９は転送回路へ電荷を送
る転送スイッチ、２０はメモリセルＭへ電荷を送る転送
スイッチ、２１はメモリセルＭへのフィードバックＭＯ
Ｓスイッチ、２２はクランプ用ＭＯＳスイッチ、２３は
クランプ容量、２４はソースフォロワの増幅用ＭＯＳト
ランジスタである。符号１９〜２４で転送系回路の１ユ
ニットを構成し、各列毎に配列される。１５は水平転送
ＭＯＳスイッチ、１６は出力アンプ、１７はリセット用
ＭＯＳトランジスタである。５，６はそれぞれパルスφ
ＳＬ１，φＰＳ１を制御するトランスミッションゲー
ト、１３，１４もそれぞれφＳＬ２，φＰＳ２を制御す
るトランスミッションゲートである。
【０００４】図７に本光電変換装置の駆動タイミングチ
ャートを示す。垂直走査回路１，２のライン出力Ｖ１
１，Ｖ２１をハイとして、時刻Ｔ0 において、φＲＳ，
φＰＳ１，φＦＴ１，φＦＴ２，φＰＳ２をハイとし、
センサセルＳ、メモリセルＭ、転送回路のリセットを行
う。時刻Ｔ1 においてφＳＬ１とφＬＳをハイとして、
リセットＭＯＳトランジスタ７をオフとして、トランス
ミッションゲート５をオンとして、センサであるフォト
ダイオード１の信号をアンプＭＯＳトランジスタ２で反
転増幅し、選択スイッチ用ＭＯＳトランジスタ３をオン
して転送回路のクランプ容量２３へ送る。その後転送パ
ルスφＦＴ１をハイとして転送スイッチ１９をオフし、
リセットパルスφＲＳをハイとしてリセット用ＭＯＳト
ランジスタ１７をオンしてセンサセルＳの出力ラインを
リセットする。次に、時刻Ｔ2 において、φＰＳ１，φ
ＦＢ１をハイとし転送回路からの信号をセンサセルＳの
アンプＭＯＳトランジスタ２のゲートへフィードバック
する。ここで反転アンプ２のゲインと転送回路のクラン
プ回路のゲインの逆位相効果で、センサセルＳの初期バ
ラツキ（ノイズ）が除去される。
ャートを示す。垂直走査回路１，２のライン出力Ｖ１
１，Ｖ２１をハイとして、時刻Ｔ0 において、φＲＳ，
φＰＳ１，φＦＴ１，φＦＴ２，φＰＳ２をハイとし、
センサセルＳ、メモリセルＭ、転送回路のリセットを行
う。時刻Ｔ1 においてφＳＬ１とφＬＳをハイとして、
リセットＭＯＳトランジスタ７をオフとして、トランス
ミッションゲート５をオンとして、センサであるフォト
ダイオード１の信号をアンプＭＯＳトランジスタ２で反
転増幅し、選択スイッチ用ＭＯＳトランジスタ３をオン
して転送回路のクランプ容量２３へ送る。その後転送パ
ルスφＦＴ１をハイとして転送スイッチ１９をオフし、
リセットパルスφＲＳをハイとしてリセット用ＭＯＳト
ランジスタ１７をオンしてセンサセルＳの出力ラインを
リセットする。次に、時刻Ｔ2 において、φＰＳ１，φ
ＦＢ１をハイとし転送回路からの信号をセンサセルＳの
アンプＭＯＳトランジスタ２のゲートへフィードバック
する。ここで反転アンプ２のゲインと転送回路のクラン
プ回路のゲインの逆位相効果で、センサセルＳの初期バ
ラツキ（ノイズ）が除去される。
【０００５】この場合、反転アンプゲインをＧS 、クラ
ンプ回路ゲインをＧT 、初期ノイズＮinitとすると、こ
のフィードバック動作後のノイズＮは、 Ｎ＝Ｎinit（１＋ＧS ×ＧT ） となる。この式よりノイズを最小化する反転アンプのゲ
インはＧS ＝−１／ＧTとなる。例えば、クランプゲイ
ンが０．９８であれば反転アンプゲインは−１／０．９
８＝−１．０２に設定すれば良いことになる。
ンプ回路ゲインをＧT 、初期ノイズＮinitとすると、こ
のフィードバック動作後のノイズＮは、 Ｎ＝Ｎinit（１＋ＧS ×ＧT ） となる。この式よりノイズを最小化する反転アンプのゲ
インはＧS ＝−１／ＧTとなる。例えば、クランプゲイ
ンが０．９８であれば反転アンプゲインは−１／０．９
８＝−１．０２に設定すれば良いことになる。
【０００６】その後、時刻Ｔ3 において、センサセルＳ
から再び信号を転送回路に送り、クランプする。次の時
刻Ｔ4 においてφＦＢ２，φＰＳ２をハイとしてクラン
プ容量２３に保持された電荷に比例した電圧をメモリセ
ルＭへ書き込む。
から再び信号を転送回路に送り、クランプする。次の時
刻Ｔ4 においてφＦＢ２，φＰＳ２をハイとしてクラン
プ容量２３に保持された電荷に比例した電圧をメモリセ
ルＭへ書き込む。
【０００７】以上の動作を垂直走査を行いながら、全ラ
インについて行いリセット動作を完了させる。その後、
任意の蓄積時間の後、センサセルＳから信号読み出しを
行う。時刻Ｔ5 において、φＳＬ１をハイとし、センサ
信号の反転増幅読み出しを行う。時刻Ｔ6 において、φ
ＳＬ２をハイとしてメモリセルＭに蓄えられていた初期
信号を読み出しセンサ信号との差分電圧を得る。そして
時刻Ｔ7 において、その差分電圧をメモリセルＭへ書き
込む。その後、水平走査回路を走査させ、垂直出力外部
へ信号をアンプ１６を介して出力させる。最終的にノイ
ズＮは、 Ｎ＝Ｎinit（１＋ＧM ×ＧT ） となる。従ってメモリ部の反転ゲインはＧM ＝−１／Ｇ
T とすればノイズは最小となる。なお反転アンプ１０の
ゲインは、アンプＭＯＳ１０のコンダクタンスｇ m と負
荷ＭＯＳ１１のコンダクタンスｇm ′の比によって決ま
るため、負荷ＭＯＳ８のゲート長Ｌかゲート幅Ｗを変え
て、コンダクタンスｇm ′を変えることにより反転アン
プゲインを設定し、ノイズ成分を最小にすることができ
る。この点はメモリセルＭの負荷ＭＯＳ８によるノイズ
削減と同様に、センサセルＳの負荷ＭＯＳ７によるノイ
ズ低減についても同様に扱える。
インについて行いリセット動作を完了させる。その後、
任意の蓄積時間の後、センサセルＳから信号読み出しを
行う。時刻Ｔ5 において、φＳＬ１をハイとし、センサ
信号の反転増幅読み出しを行う。時刻Ｔ6 において、φ
ＳＬ２をハイとしてメモリセルＭに蓄えられていた初期
信号を読み出しセンサ信号との差分電圧を得る。そして
時刻Ｔ7 において、その差分電圧をメモリセルＭへ書き
込む。その後、水平走査回路を走査させ、垂直出力外部
へ信号をアンプ１６を介して出力させる。最終的にノイ
ズＮは、 Ｎ＝Ｎinit（１＋ＧM ×ＧT ） となる。従ってメモリ部の反転ゲインはＧM ＝−１／Ｇ
T とすればノイズは最小となる。なお反転アンプ１０の
ゲインは、アンプＭＯＳ１０のコンダクタンスｇ m と負
荷ＭＯＳ１１のコンダクタンスｇm ′の比によって決ま
るため、負荷ＭＯＳ８のゲート長Ｌかゲート幅Ｗを変え
て、コンダクタンスｇm ′を変えることにより反転アン
プゲインを設定し、ノイズ成分を最小にすることができ
る。この点はメモリセルＭの負荷ＭＯＳ８によるノイズ
削減と同様に、センサセルＳの負荷ＭＯＳ７によるノイ
ズ低減についても同様に扱える。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来例ではプロセス工程のバラツキにより、ロット間、ウ
ェハ間、更にはチップ間において、ウェル濃度、酸化膜
厚、加工寸法が微妙に異なってしまうため、ＭＯＳトラ
ンジスタのコンダクタンスｇm が変化してしまい、反転
アンプゲインが最適値からずれてしまう場合があった。
ゲインが最適値からずれてしまうと、ノイズ補正効果が
悪くなり、各セル間の出力バラツキいわゆる固定パター
ン雑音（ＦＰＮ：Fixed Pattern Noise）が増加してし
まい、規定ノイズ以上となる不良チップの割合が増加
し、歩留り悪化の原因となっていた。
来例ではプロセス工程のバラツキにより、ロット間、ウ
ェハ間、更にはチップ間において、ウェル濃度、酸化膜
厚、加工寸法が微妙に異なってしまうため、ＭＯＳトラ
ンジスタのコンダクタンスｇm が変化してしまい、反転
アンプゲインが最適値からずれてしまう場合があった。
ゲインが最適値からずれてしまうと、ノイズ補正効果が
悪くなり、各セル間の出力バラツキいわゆる固定パター
ン雑音（ＦＰＮ：Fixed Pattern Noise）が増加してし
まい、規定ノイズ以上となる不良チップの割合が増加
し、歩留り悪化の原因となっていた。
【０００９】本出願に係る第１の発明の目的は、プロセ
スバラツキによるＦＰＮ増加を抑制するものである。そ
して第２の目的は、信号の増幅ゲインを可変にできる光
電変換装置の実現である。
スバラツキによるＦＰＮ増加を抑制するものである。そ
して第２の目的は、信号の増幅ゲインを可変にできる光
電変換装置の実現である。
【００１０】
【課題を解決するための手段】本発明の光電変換装置
は、光電変換素子で発生した電荷をゲートに受け、対応
する信号をソースより出力線に出力する反転増幅用ＭＯ
Ｓトランジスタと、前記出力線にドレインが接続され、
前記反転増幅用ＭＯＳトランジスタの負荷となる負荷Ｍ
ＯＳトランジスタとによって、前記光電変換素子で発生
した電荷を反転増幅動作で電荷増幅を行い前記出力線に
出力する増幅型光電変換装置において、前記反転増幅の
ゲインを設定するために、サイズの異なる負荷ＭＯＳト
ランジスタを前記出力線の各々に２個以上設け、いずれ
かの負荷ＭＯＳトランジスタのゲートにパルスを印加
し、ゲートにパルスを印加された前記負荷ＭＯＳトラン
ジスタと、前記反転増幅用ＭＯＳトランジスタとで反転
増幅動作が行われるように制御することを特徴とする。
は、光電変換素子で発生した電荷をゲートに受け、対応
する信号をソースより出力線に出力する反転増幅用ＭＯ
Ｓトランジスタと、前記出力線にドレインが接続され、
前記反転増幅用ＭＯＳトランジスタの負荷となる負荷Ｍ
ＯＳトランジスタとによって、前記光電変換素子で発生
した電荷を反転増幅動作で電荷増幅を行い前記出力線に
出力する増幅型光電変換装置において、前記反転増幅の
ゲインを設定するために、サイズの異なる負荷ＭＯＳト
ランジスタを前記出力線の各々に２個以上設け、いずれ
かの負荷ＭＯＳトランジスタのゲートにパルスを印加
し、ゲートにパルスを印加された前記負荷ＭＯＳトラン
ジスタと、前記反転増幅用ＭＯＳトランジスタとで反転
増幅動作が行われるように制御することを特徴とする。
【００１１】
【００１２】
【００１３】上記構成において、ゲート幅Ｗ／ゲート長
Ｌの比、Ｗ／Ｌを変えた負荷ＭＯＳトランジスタを数種
類設けておき、画素のアンプＭＯＳトランジスタと組み
合わせてＦＰＮが最も小さくなる負荷ＭＯＳトランジス
タを実使用状態とするものである。
Ｌの比、Ｗ／Ｌを変えた負荷ＭＯＳトランジスタを数種
類設けておき、画素のアンプＭＯＳトランジスタと組み
合わせてＦＰＮが最も小さくなる負荷ＭＯＳトランジス
タを実使用状態とするものである。
【００１４】また、信号電荷蓄積キャパシタンスを用い
てノイズ除去を行う構成において、輝度に合わせてゲイ
ンの設定を変えられる光電変換装置が得られる。
てノイズ除去を行う構成において、輝度に合わせてゲイ
ンの設定を変えられる光電変換装置が得られる。
【００１５】
（第１の実施形態）図１に本発明の第１の実施形態を示
す。ここでは簡単のために２×２画素のエリアセンサを
示す。同図において、１はセンサ素子としてのフォトダ
イオード、２は反転増幅用のアンプＭＯＳトランジス
タ、３は選択スイッチ用ＭＯＳトランジスタ、４はリセ
ット用ＭＯＳトランジスタであり、符号１〜４で１つの
光電変換セルＳ、又の呼称のセンサセルＳを構成してい
る。また、９は蓄積用ＭＯＳキャパシタ、１０は増幅用
ＭＯＳトランジスタ、１１は選択スイッチ用ＭＯＳトラ
ンジスタ、１２はリセット用ＭＯＳトランジスタであ
り、符号９〜１２で１つのメモリセルＭを構成してい
る。
す。ここでは簡単のために２×２画素のエリアセンサを
示す。同図において、１はセンサ素子としてのフォトダ
イオード、２は反転増幅用のアンプＭＯＳトランジス
タ、３は選択スイッチ用ＭＯＳトランジスタ、４はリセ
ット用ＭＯＳトランジスタであり、符号１〜４で１つの
光電変換セルＳ、又の呼称のセンサセルＳを構成してい
る。また、９は蓄積用ＭＯＳキャパシタ、１０は増幅用
ＭＯＳトランジスタ、１１は選択スイッチ用ＭＯＳトラ
ンジスタ、１２はリセット用ＭＯＳトランジスタであ
り、符号９〜１２で１つのメモリセルＭを構成してい
る。
【００１６】また、１８はセンサセルＳへ電荷をフィー
ドバックさせるフィードバックＭＯＳスイッチ、１９は
転送回路へ電荷を転送する転送ＭＯＳスイッチ、２０も
メモリセルＭへ電荷を転送する転送ＭＯＳスイッチ、２
１はメモリセルＭにフィードバックするフィードバック
ＭＯＳスイッチ、２２は転送回路のクランプ用ＭＯＳス
イッチ、２３はクランプ容量、２４はソースフォロワの
増幅用ＭＯＳトランジスタである。符号１９〜２４で転
送系回路の１ユニットを構成し、各列毎に配列される。
また、１５は水平走査回路３１からの走査信号Ｈ１１の
ハイレベルにより出力線３４に出力する水平転送ＭＯＳ
スイッチ、１６は出力線３４上の信号を増幅する出力ア
ンプ、１７はセンサ出力線３７の残留信号をリセットす
るリセット用ＭＯＳトランジスタである。
ドバックさせるフィードバックＭＯＳスイッチ、１９は
転送回路へ電荷を転送する転送ＭＯＳスイッチ、２０も
メモリセルＭへ電荷を転送する転送ＭＯＳスイッチ、２
１はメモリセルＭにフィードバックするフィードバック
ＭＯＳスイッチ、２２は転送回路のクランプ用ＭＯＳス
イッチ、２３はクランプ容量、２４はソースフォロワの
増幅用ＭＯＳトランジスタである。符号１９〜２４で転
送系回路の１ユニットを構成し、各列毎に配列される。
また、１５は水平走査回路３１からの走査信号Ｈ１１の
ハイレベルにより出力線３４に出力する水平転送ＭＯＳ
スイッチ、１６は出力線３４上の信号を増幅する出力ア
ンプ、１７はセンサ出力線３７の残留信号をリセットす
るリセット用ＭＯＳトランジスタである。
【００１７】また、７１，７２，７３は光電変換セルで
あるセンサセルＳのアンプＭＯＳトランジスタ２に対す
る負荷ＭＯＳトランジスタであり、それぞれゲート長
Ｌ、ゲート幅Ｗ等を変えることにより、ｇm を変えてい
る。本実施形態では、この様に数種類の負荷ＭＯＳトラ
ンジスタを設けたことを特徴とする。同様にメモリセル
Ｍに対する負荷ＭＯＳ８１，８２，８３をｇm を変えて
複数種類設けている。ここで、プロセス変動に対するＭ
ＯＳのｇm バラツキが±５％であるとすれば、それぞれ
のＭＯＳのｇm 設定値も±５％とすることが好ましい。
あるセンサセルＳのアンプＭＯＳトランジスタ２に対す
る負荷ＭＯＳトランジスタであり、それぞれゲート長
Ｌ、ゲート幅Ｗ等を変えることにより、ｇm を変えてい
る。本実施形態では、この様に数種類の負荷ＭＯＳトラ
ンジスタを設けたことを特徴とする。同様にメモリセル
Ｍに対する負荷ＭＯＳ８１，８２，８３をｇm を変えて
複数種類設けている。ここで、プロセス変動に対するＭ
ＯＳのｇm バラツキが±５％であるとすれば、それぞれ
のＭＯＳのｇm 設定値も±５％とすることが好ましい。
【００１８】上記光電変換装置における動作とタイミン
グは、基本的に上述した図７と共に説明した内容とほぼ
同様であり、以下はその相違点について詳述する。
グは、基本的に上述した図７と共に説明した内容とほぼ
同様であり、以下はその相違点について詳述する。
【００１９】図２に本実施形態における出力波形を示
す。図の横軸は、各画素を表し、縦軸は各画素の出力電
圧を示す。また、ＦＰＮPPは各画素の出力電圧のピーク
TOピークをしめす。図２において、それぞれ調節用パル
スφＬＭ１，φＬＭ２，φＬＭ３を駆動させた場合であ
る。ここで反転アンプ１０のゲインが異なることによ
り、ノイズ除去率がそれぞれ異なってくるため、ノイズ
の大きさがそれぞれ異なる。これらのデータをテスター
等による検査で得ることにより、調節用パルスφＬＭ
１，φＬＭ２，φＬＭ３中で、ノイズが最も小さくなる
調節用パルスを記録しておいて、実使用時にそのパルス
を用いれば良い。例えば、図２（ａ）に示すＡロットで
は、調節用パルスφＬＭ２を用い、図２（ｂ）に示すＢ
ロットでは、調節用パルスφＬＭ１を用いる様にする。
当然、ロット毎ではなく、ウェハ毎、チップ毎で変える
こともできる。
す。図の横軸は、各画素を表し、縦軸は各画素の出力電
圧を示す。また、ＦＰＮPPは各画素の出力電圧のピーク
TOピークをしめす。図２において、それぞれ調節用パル
スφＬＭ１，φＬＭ２，φＬＭ３を駆動させた場合であ
る。ここで反転アンプ１０のゲインが異なることによ
り、ノイズ除去率がそれぞれ異なってくるため、ノイズ
の大きさがそれぞれ異なる。これらのデータをテスター
等による検査で得ることにより、調節用パルスφＬＭ
１，φＬＭ２，φＬＭ３中で、ノイズが最も小さくなる
調節用パルスを記録しておいて、実使用時にそのパルス
を用いれば良い。例えば、図２（ａ）に示すＡロットで
は、調節用パルスφＬＭ２を用い、図２（ｂ）に示すＢ
ロットでは、調節用パルスφＬＭ１を用いる様にする。
当然、ロット毎ではなく、ウェハ毎、チップ毎で変える
こともできる。
【００２０】以上の様に、ノイズが最も小さくなる調節
用パルスを選択することにより、ＦＰＮに対する歩留り
が向上することが可能となった。本実施形態では、セン
サセルＳ、メモリセルＭに対する負荷ＭＯＳトランジス
タ７１〜７３，８１〜８３を３ヶずつ設けたが、２ヶず
つでも、４ヶ以上でも可能であるのは当然である。又、
ｐＭＯＳ構成、ｎＭＯＳ構成、両者でも増幅用ＭＯＳト
ランジスタ２，１０の負荷ＭＯＳトランジスタと成り得
るならば対応可能である。
用パルスを選択することにより、ＦＰＮに対する歩留り
が向上することが可能となった。本実施形態では、セン
サセルＳ、メモリセルＭに対する負荷ＭＯＳトランジス
タ７１〜７３，８１〜８３を３ヶずつ設けたが、２ヶず
つでも、４ヶ以上でも可能であるのは当然である。又、
ｐＭＯＳ構成、ｎＭＯＳ構成、両者でも増幅用ＭＯＳト
ランジスタ２，１０の負荷ＭＯＳトランジスタと成り得
るならば対応可能である。
【００２１】（実施形態２）図３に本発明の第２の実施
形態について示す。本実施形態ではセンサセル用の負荷
ＭＯＳトランジスタは従来通り１つ設け、メモリセル用
の負荷ＭＯＳトランジスタを数ヶ設けたことを特徴とす
る。メモリセルＭの反転ゲイン設定が最適値（＝−１／
ＧT ）であれば、センサのノイズは除去できるので、メ
モリ出力しか必要としないアプリケーションには本実施
形態が適用できる。
形態について示す。本実施形態ではセンサセル用の負荷
ＭＯＳトランジスタは従来通り１つ設け、メモリセル用
の負荷ＭＯＳトランジスタを数ヶ設けたことを特徴とす
る。メモリセルＭの反転ゲイン設定が最適値（＝−１／
ＧT ）であれば、センサのノイズは除去できるので、メ
モリ出力しか必要としないアプリケーションには本実施
形態が適用できる。
【００２２】本実施形態による光電変換装置の基本的な
動作は、上述の図７によるタイミングチャートと同様で
あり、以下はその相違点について詳述する。
動作は、上述の図７によるタイミングチャートと同様で
あり、以下はその相違点について詳述する。
【００２３】本実施形態においては、あまりチップサイ
ズ及び、駆動パルス数を増加させることなく、ＦＰＮに
対する歩留り向上を達成することが可能となる。
ズ及び、駆動パルス数を増加させることなく、ＦＰＮに
対する歩留り向上を達成することが可能となる。
【００２４】動作的には、図６の回路図で説明し、また
実施形態１で説明した内容と同様であり、ウエハー段
階、又はチップ状態で、調節用パルスφＬＭ１〜φＬＭ
３を印加してＦＰＮが最低となる調節用パルスを定めて
おき、本光電変換装置を機能させるときに、該調節用パ
ルスをメモリセルＭの負荷になるときにローレベルとし
て特定の負荷ＭＯＳトランジスタを動作させる。
実施形態１で説明した内容と同様であり、ウエハー段
階、又はチップ状態で、調節用パルスφＬＭ１〜φＬＭ
３を印加してＦＰＮが最低となる調節用パルスを定めて
おき、本光電変換装置を機能させるときに、該調節用パ
ルスをメモリセルＭの負荷になるときにローレベルとし
て特定の負荷ＭＯＳトランジスタを動作させる。
【００２５】（実施形態３）図４に本発明の第３の実施
形態を示す。本実施形態は、メモリセルを用いずに、信
号用、ノイズ用の蓄積キャパシタを用いてノイズ除去を
行うタイプの反転アンプ型ＣＭＯＳセンサである。
形態を示す。本実施形態は、メモリセルを用いずに、信
号用、ノイズ用の蓄積キャパシタを用いてノイズ除去を
行うタイプの反転アンプ型ＣＭＯＳセンサである。
【００２６】同図において、４０は暗出力電位蓄積キャ
パシタＣTN、４１は信号出力蓄積キャパシタＣTS、４２
は暗出力電位蓄積キャパシタＣTNへの転送ＭＯＳスイッ
チ、４３は信号出力蓄積キャパシタＣTSへの転送ＭＯＳ
スイッチであり、４４，４５は信号線４７及びノイズ線
４８に出力する転送ＭＯＳスイッチであり、４６は信号
と暗出力を減算する差動アンプである。また、センサセ
ルＳの符号１〜４、及びセンサセルＳの負荷ＭＯＳトラ
ンジスタ７１〜７３は第２の実施形態で説明したものと
同様である。
パシタＣTN、４１は信号出力蓄積キャパシタＣTS、４２
は暗出力電位蓄積キャパシタＣTNへの転送ＭＯＳスイッ
チ、４３は信号出力蓄積キャパシタＣTSへの転送ＭＯＳ
スイッチであり、４４，４５は信号線４７及びノイズ線
４８に出力する転送ＭＯＳスイッチであり、４６は信号
と暗出力を減算する差動アンプである。また、センサセ
ルＳの符号１〜４、及びセンサセルＳの負荷ＭＯＳトラ
ンジスタ７１〜７３は第２の実施形態で説明したものと
同様である。
【００２７】本実施形態での読み出しタイミングは、ま
ずセンサセルからの画像信号を信号出力蓄積キャパシタ
ＣTS４１に蓄積し、次にセンサセル自体のノイズ成分を
暗出力電位蓄積キャパシタＣTN４０に蓄積し、水平走査
回路３１からの読み出し走査信号Ｈ１１により、転送Ｍ
ＯＳスイッチ４４，４５をオンして各出力線４７，４８
に読み出し、差動アンプ４６の出力にノイズ成分を除去
した画像信号を得ることができる。
ずセンサセルからの画像信号を信号出力蓄積キャパシタ
ＣTS４１に蓄積し、次にセンサセル自体のノイズ成分を
暗出力電位蓄積キャパシタＣTN４０に蓄積し、水平走査
回路３１からの読み出し走査信号Ｈ１１により、転送Ｍ
ＯＳスイッチ４４，４５をオンして各出力線４７，４８
に読み出し、差動アンプ４６の出力にノイズ成分を除去
した画像信号を得ることができる。
【００２８】本実施形態においても、負荷ＭＯＳトラン
ジスタを数個設けることにより、ゲインを可変にでき、
ウエハー状態又はチップ状態の時、ＦＰＮが最低となる
負荷ＭＯＳトランジスタを特定しておき、実使用段階で
その動作を制御する調節用パルスφＬを印加することを
特徴としている。
ジスタを数個設けることにより、ゲインを可変にでき、
ウエハー状態又はチップ状態の時、ＦＰＮが最低となる
負荷ＭＯＳトランジスタを特定しておき、実使用段階で
その動作を制御する調節用パルスφＬを印加することを
特徴としている。
【００２９】本実施形態においては、同一の反転ゲイン
で信号読み出し、暗出力読み出しを行えれば、最終段の
差動アンプでノイズ除去が行えるため、メモリセルでノ
イズ除去を行う場合の条件であった反転ゲイン＝−１／
ＧT にする必要はない。従って反転ゲインを−１，−２
倍、−４倍になる様に設定しても良い。従来は、ゲイン
をかける場合、外部回路で行っていたが、この場合、ノ
イズに対して弱くなり、Ｓ／Ｎを満足できるものが少な
かった。しかし、本実施形態の場合、画素部のセンサセ
ルＭで電荷増幅を行えるので、ノイズに対して強くな
り、高いＳ／Ｎを得ることが可能となる。
で信号読み出し、暗出力読み出しを行えれば、最終段の
差動アンプでノイズ除去が行えるため、メモリセルでノ
イズ除去を行う場合の条件であった反転ゲイン＝−１／
ＧT にする必要はない。従って反転ゲインを−１，−２
倍、−４倍になる様に設定しても良い。従来は、ゲイン
をかける場合、外部回路で行っていたが、この場合、ノ
イズに対して弱くなり、Ｓ／Ｎを満足できるものが少な
かった。しかし、本実施形態の場合、画素部のセンサセ
ルＭで電荷増幅を行えるので、ノイズに対して強くな
り、高いＳ／Ｎを得ることが可能となる。
【００３０】本実施形態において、低照度の場合、ゲイ
ンを上げて信号を読み出し、高照度の場合、ゲインを下
げて信号読み出しを行う、ゲイン可変型光電変換装置を
得ることができる。
ンを上げて信号を読み出し、高照度の場合、ゲインを下
げて信号読み出しを行う、ゲイン可変型光電変換装置を
得ることができる。
【００３１】本実施形態では、２×２の画素について述
べたか、複数のエリアセンサとしても同様に読み出しで
き、ラインセンサとしてもよい。ただし、ラインセンサ
の場合、垂直走査回路３３の出力Ｖ１１，Ｖ１２等は常
にハイレベルにしておけばよいし、不必要である。
べたか、複数のエリアセンサとしても同様に読み出しで
き、ラインセンサとしてもよい。ただし、ラインセンサ
の場合、垂直走査回路３３の出力Ｖ１１，Ｖ１２等は常
にハイレベルにしておけばよいし、不必要である。
【００３２】（実施形態４）図５に本発明の第４実施形
態を示す。本実施形態において回路構成は実施形態３と
同じであるが画素の構成を変えてある。本実施形態にお
いて、転送ゲート４９をフォトダイオード１とアンプＭ
ＯＳトランジスタ２の間に設け、フォトダイオード１で
発生した電荷をアンプＭＯＳトランジスタ２のゲートに
完全空乏化転送を行うことを特徴とする。完全空乏化転
送により転送された電荷によりゲート電位が変化し、そ
の電位変化を反転増幅されることにより読み出しを行
う。この反転増幅のゲインを負荷ＭＯＳトランジスタ７
１〜７３により可変にできることが本発明の特徴であ
り、それによりＦＰＮを最小の状態で使用できる。
態を示す。本実施形態において回路構成は実施形態３と
同じであるが画素の構成を変えてある。本実施形態にお
いて、転送ゲート４９をフォトダイオード１とアンプＭ
ＯＳトランジスタ２の間に設け、フォトダイオード１で
発生した電荷をアンプＭＯＳトランジスタ２のゲートに
完全空乏化転送を行うことを特徴とする。完全空乏化転
送により転送された電荷によりゲート電位が変化し、そ
の電位変化を反転増幅されることにより読み出しを行
う。この反転増幅のゲインを負荷ＭＯＳトランジスタ７
１〜７３により可変にできることが本発明の特徴であ
り、それによりＦＰＮを最小の状態で使用できる。
【００３３】本実施形態により、高Ｓ／Ｎ、高感度のゲ
イン可変型光電変換装置が可能となる。なお、他の構成
要素の機能、動作は第１乃至第３の実施形態と同様であ
る。
イン可変型光電変換装置が可能となる。なお、他の構成
要素の機能、動作は第１乃至第３の実施形態と同様であ
る。
【００３４】また、上記実施形態において、ゲイン可変
型用の負荷ＭＯＳトランジスタを複数個設ける例を示し
たが、この負荷ＭＯＳトランジスタの製造方法及び製造
するためのエリアの増加量については、他のＭＯＳトラ
ンジスタと同一工程でパターニングして製造でき、また
専用エリアとしてもＭＯＳ構造であるのでチップサイズ
に大きな影響を与えることもない。
型用の負荷ＭＯＳトランジスタを複数個設ける例を示し
たが、この負荷ＭＯＳトランジスタの製造方法及び製造
するためのエリアの増加量については、他のＭＯＳトラ
ンジスタと同一工程でパターニングして製造でき、また
専用エリアとしてもＭＯＳ構造であるのでチップサイズ
に大きな影響を与えることもない。
【００３５】
【発明の効果】以上説明したように、本発明によれば、
反転アンプゲインを常に最適値に設定することにより、
ノイズの少ない信号が得られるため、ＦＰＮに対する歩
留りが向上し、コストダウンが実現する。
反転アンプゲインを常に最適値に設定することにより、
ノイズの少ない信号が得られるため、ＦＰＮに対する歩
留りが向上し、コストダウンが実現する。
【００３６】 又、本発明によれば、光量に応じたゲイ
ン設定を行うことにより、高Ｓ／Ｎ、高感度、広いダイ
ナミックレンジを持った光電変換装置が実現できる。
ン設定を行うことにより、高Ｓ／Ｎ、高感度、広いダイ
ナミックレンジを持った光電変換装置が実現できる。
【図１】本発明の第１実施形態の回路構成図である。
【図２】本発明の第１実施形態の信号出力波形例であ
る。
る。
【図３】本発明の第２実施形態の回路構成図である。
【図４】本発明の第３実施形態の回路構成図である。
【図５】本発明の第４実施形態の回路構成図である。
【図６】従来例の回路構成図である。
【図７】従来例の駆動タイミングチャートである。
１ フォトダイオード
２，１０ 反転アンプＭＯＳトランジスタ
３，１１ 選択ＭＯＳトランジスタ
４，１２ リセットＭＯＳトランジスタ
５，６，１３，１４ トランスミッションゲート
９ 蓄積キャパシタ
１５ 水平転送スイッチＭＯＳトランジスタ
１６ 出力アンプ
１７ リセットＭＯＳトランジスタ
７，７１，７２，７３ 負荷ＭＯＳトランジスタ
８，８１，８２，８３ 負荷ＭＯＳトランジスタ
Claims (5)
- 【請求項１】 光電変換素子で発生した電荷をゲートに
受け、対応する信号をソースより出力線に出力する反転
増幅用ＭＯＳトランジスタと、前記出力線にドレインが
接続され、前記反転増幅用ＭＯＳトランジスタの負荷と
なる負荷ＭＯＳトランジスタとによって、前記光電変換
素子で発生した電荷を反転増幅動作で電荷増幅を行い前
記出力線に出力する増幅型光電変換装置において、 前記反転増幅のゲインを設定するために、サイズの異な
る負荷ＭＯＳトランジスタを前記出力線の各々に２個以
上設け、いずれかの負荷ＭＯＳトランジスタのゲートに
パルスを印加し、ゲートにパルスを印加された前記負荷
ＭＯＳトランジスタと、前記反転増幅用ＭＯＳトランジ
スタとで反転増幅動作が行われるように制御することを
特徴とする光電変換装置。 - 【請求項２】 請求項１に記載の光電変換装置におい
て、前記光電変換素子はフォトダイオードであって、該
フォトダイオードと前記反転増幅用ＭＯＳトランジスタ
とは光電変換セルに含まれることを特徴とする光電変換
装置。 - 【請求項３】 請求項１に記載の光電変換装置におい
て、ＭＯＳトランジスタと容量で構成されたメモリセル
を内蔵していることを特徴とする光電変換装置。 - 【請求項４】 請求項１に記載の光電変換装置におい
て、前記負荷ＭＯＳトランジスタのうち前記出力線の出
力信号のバラツキ（ノイズ）を最小限になる負荷ＭＯＳ
トランジスタのみを使用することを特徴とする光電変換
装置。 - 【請求項５】 請求項１に記載の光電変換装置におい
て、前記出力線を介して出力される前記電荷に対応する
信号を蓄積する信号出力蓄積手段と、前記出力線を介し
て出力される暗出力を蓄積する暗出力蓄積手段とを前記
出力線に接続してなる光電変換装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34315096A JP3495866B2 (ja) | 1996-12-24 | 1996-12-24 | 光電変換装置 |
| US08/996,318 US6147338A (en) | 1996-12-24 | 1997-12-22 | Photoelectric converting apparatus with gain-adjustable amplification |
| DE69728636T DE69728636T2 (de) | 1996-12-24 | 1997-12-22 | Photoelektrisches Umwandlungsgerät |
| EP97310430A EP0851670B1 (en) | 1996-12-24 | 1997-12-22 | Photoelectric conversion apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34315096A JP3495866B2 (ja) | 1996-12-24 | 1996-12-24 | 光電変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10190038A JPH10190038A (ja) | 1998-07-21 |
| JP3495866B2 true JP3495866B2 (ja) | 2004-02-09 |
Family
ID=18359311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34315096A Expired - Fee Related JP3495866B2 (ja) | 1996-12-24 | 1996-12-24 | 光電変換装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6147338A (ja) |
| EP (1) | EP0851670B1 (ja) |
| JP (1) | JP3495866B2 (ja) |
| DE (1) | DE69728636T2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11307756A (ja) | 1998-02-20 | 1999-11-05 | Canon Inc | 光電変換装置および放射線読取装置 |
| JP2916620B1 (ja) * | 1998-03-19 | 1999-07-05 | 東京大学長 | サンプリング制御機構搭載型イメージセンサ |
| JP3792894B2 (ja) * | 1998-05-27 | 2006-07-05 | キヤノン株式会社 | 固体撮像素子及び固体撮像装置 |
| JP2000078473A (ja) * | 1998-08-31 | 2000-03-14 | Canon Inc | 光電変換装置 |
| JP3927702B2 (ja) | 1998-09-24 | 2007-06-13 | キヤノン株式会社 | 画像処理装置、自動焦点検出装置、補正装置、補正方法及び記憶媒体 |
| JP3581031B2 (ja) * | 1998-11-27 | 2004-10-27 | オリンパス株式会社 | 光検出装置 |
| JP3467013B2 (ja) | 1999-12-06 | 2003-11-17 | キヤノン株式会社 | 固体撮像装置 |
| US6995800B2 (en) | 2000-01-27 | 2006-02-07 | Canon Kabushiki Kaisha | Image pickup apparatus utilizing a plurality of converging lenses |
| US6960817B2 (en) | 2000-04-21 | 2005-11-01 | Canon Kabushiki Kaisha | Solid-state imaging device |
| JP2002252338A (ja) * | 2000-12-18 | 2002-09-06 | Canon Inc | 撮像装置及び撮像システム |
| JP4086514B2 (ja) * | 2002-02-13 | 2008-05-14 | キヤノン株式会社 | 光電変換装置及び撮像装置 |
| US6791120B2 (en) | 2002-03-26 | 2004-09-14 | Sanyo Electric Co., Ltd. | Nitride-based semiconductor device and method of fabricating the same |
| JP2005328275A (ja) * | 2004-05-13 | 2005-11-24 | Canon Inc | 固体撮像装置および撮像システム |
| JP2005328274A (ja) * | 2004-05-13 | 2005-11-24 | Canon Inc | 固体撮像装置および撮像システム |
| JP4367963B2 (ja) * | 2007-10-24 | 2009-11-18 | キヤノン株式会社 | 撮像装置、撮像システム、及び撮像装置の駆動方法 |
| JP5197440B2 (ja) * | 2009-02-27 | 2013-05-15 | キヤノン株式会社 | 光電変換装置 |
| JP5578984B2 (ja) * | 2009-12-03 | 2014-08-27 | キヤノン株式会社 | 光電変換装置、焦点検出装置及び撮像システム |
| JP6705222B2 (ja) * | 2016-03-11 | 2020-06-03 | 富士通株式会社 | 画素駆動回路，イメージセンサおよび画素駆動回路のノイズ低減方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07255013A (ja) * | 1994-01-31 | 1995-10-03 | Sony Corp | 固体撮像装置 |
| JP3385760B2 (ja) * | 1994-02-21 | 2003-03-10 | ソニー株式会社 | 固体撮像装置及びその駆動方法 |
| ES2211937T3 (es) * | 1995-08-02 | 2004-07-16 | Canon Kabushiki Kaisha | Dispositivo sensor de imagenes de estado solido con linea de salida comun. |
| JP3408045B2 (ja) * | 1996-01-19 | 2003-05-19 | キヤノン株式会社 | 光電変換装置 |
-
1996
- 1996-12-24 JP JP34315096A patent/JP3495866B2/ja not_active Expired - Fee Related
-
1997
- 1997-12-22 US US08/996,318 patent/US6147338A/en not_active Expired - Lifetime
- 1997-12-22 EP EP97310430A patent/EP0851670B1/en not_active Expired - Lifetime
- 1997-12-22 DE DE69728636T patent/DE69728636T2/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69728636T2 (de) | 2005-04-14 |
| EP0851670B1 (en) | 2004-04-14 |
| US6147338A (en) | 2000-11-14 |
| JPH10190038A (ja) | 1998-07-21 |
| EP0851670A3 (en) | 1999-08-25 |
| DE69728636D1 (de) | 2004-05-19 |
| EP0851670A2 (en) | 1998-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3495866B2 (ja) | 光電変換装置 | |
| US7728892B2 (en) | Image sensor with a capacitive storage node linked to transfer gate | |
| EP1253781B1 (en) | X-Y address type solid-state image pickup device | |
| US7697051B2 (en) | Image sensor with pixels having multiple capacitive storage elements | |
| US7456887B2 (en) | APS soft reset circuit for reducing image lag | |
| US8988568B2 (en) | Biasing scheme for large format CMOS active pixel sensors | |
| US7352400B2 (en) | Solid-state image pickup apparatus having a differential output | |
| US6903771B2 (en) | Image pickup apparatus | |
| KR100498222B1 (ko) | 촬상장치 | |
| EP0957630A2 (en) | Column amplifier architecture in an active pixel sensor | |
| US20010040634A1 (en) | Photoelectric conversion device | |
| US7772537B2 (en) | Linear distributed pixel differential amplifier having mirrored inputs | |
| JPH11266404A (ja) | Ｃｍｏｓ領域アレイ・センサのための不整合非依存リセット感知 | |
| US7479995B2 (en) | On chip real time FPN correction without imager size memory | |
| US20070001098A1 (en) | Solid-state imaging device | |
| JP2002077733A (ja) | 固体撮像装置 | |
| JP2001230974A (ja) | 固体撮像装置及び撮像システム | |
| US7116367B2 (en) | Solid-state image pickup apparatus having a reset transistor controlled by an output line | |
| JP2005295346A (ja) | 増幅型固体撮像装置 | |
| US6781627B1 (en) | Solid state imaging device and electric charge detecting apparatus used for the same | |
| JPH10257389A (ja) | 増幅型固体撮像装置及びその動作方法 | |
| JP2000078472A (ja) | 光電変換装置及びそれを用いた撮像装置 | |
| JP4708583B2 (ja) | 撮像装置 | |
| JP2004274229A (ja) | 撮像装置 | |
| JPH09200614A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |