JP6705222B2 - 画素駆動回路,イメージセンサおよび画素駆動回路のノイズ低減方法 - Google Patents
画素駆動回路,イメージセンサおよび画素駆動回路のノイズ低減方法 Download PDFInfo
- Publication number
- JP6705222B2 JP6705222B2 JP2016048407A JP2016048407A JP6705222B2 JP 6705222 B2 JP6705222 B2 JP 6705222B2 JP 2016048407 A JP2016048407 A JP 2016048407A JP 2016048407 A JP2016048407 A JP 2016048407A JP 6705222 B2 JP6705222 B2 JP 6705222B2
- Authority
- JP
- Japan
- Prior art keywords
- drive
- transistor
- transistors
- pixel
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
(付記1)
ダイレクトインジェクション型の画素駆動回路であって、
1つの光検出素子に対して設けられ、それぞれが選択可能な少なくとも2つの駆動トランジスタと、
少なくとも2つの前記駆動トランジスタのいずれか1つを選択する駆動トランジスタ選択回路と、を有する、
ことを特徴とする画素駆動回路。
前記駆動トランジスタは、同一工程により製造された少なくとも2つのトランジスタである、
ことを特徴とする付記1に記載の画素駆動回路。
前記駆動トランジスタは、異なる工程により製造された少なくとも2つのトランジスタである、
ことを特徴とする付記1に記載の画素駆動回路。
前記駆動トランジスタ選択回路は、
少なくとも2つの前記駆動トランジスタの特性に基づいて、ランダムテレグラフノイズが小さいものを選択する、
ことを特徴とする付記1乃至付記3のいずれか1項に記載の画素駆動回路。
付記1乃至付記4のいずれか1項に記載の複数の画素駆動回路と、
複数の前記画素駆動回路のそれぞれにより駆動される複数の光検出素子と、を有する、
ことを特徴とするイメージセンサ。
複数の前記画素駆動回路それぞれにおいて、
前記駆動トランジスタは、第1駆動トランジスタおよび第2駆動トランジスタの2つの駆動トランジスタであり、
前記駆動トランジスタ選択回路は、前記光検出素子と前記第1および第2駆動トランジスタが形成された半導体基板において、前記光検出素子が光を受け取るのとは反対側からシリコン貫通電極による配線を使用し、前記第1および第2駆動トランジスタのいずれか一方を選択する、
ことを特徴とする付記5に記載のイメージセンサ。
複数の前記画素駆動回路それぞれにおいて、
前記駆動トランジスタ選択回路は、少なくとも2つの前記駆動トランジスタの特性に基づいて、ランダムテレグラフノイズが最も小さいものを選択する情報が格納された記憶素子を有する、
ことを特徴とする付記5に記載のイメージセンサ。
ダイレクトインジェクション型の画素駆動回路におけるノイズを低減する画素駆動回路のノイズ低減方法であって、
1つの光検出素子に対して設けられ、それぞれが選択可能な少なくとも2つの駆動トランジスタを設け、
少なくとも2つの前記駆動トランジスタのいずれか1つを選択する、
ことを特徴とする画素駆動回路のノイズ低減方法。
前記駆動トランジスタは、同一工程により製造された少なくとも2つのトランジスタである、
ことを特徴とする付記8に記載の画素駆動回路のノイズ低減方法。
前記駆動トランジスタは、異なる工程により製造された少なくとも2つのトランジスタである、
ことを特徴とする付記8に記載の画素駆動回路のノイズ低減方法。
少なくとも2つの前記駆動トランジスタのいずれか1つを選択するのは、
少なくとも2つの前記駆動トランジスタの特性に基づいて、ランダムテレグラフノイズが小さいものを選択する、
ことを特徴とする付記8乃至付記10のいずれか1項に記載の画素駆動回路のノイズ低減方法。
2 駆動トランジスタ選択回路
6,6a,6b 画素駆動回路
7,71 シリコン貫通電極(TSV)
10 光検出素子アレイ
11 配線層
60,200 半導体集積回路(半導体基板)
80 ラッチ回路(記憶素子)
100 インターポーザ
Claims (7)
- ダイレクトインジェクション型の画素駆動回路であって、
1つの光検出素子に対して設けられ、それぞれが選択可能な少なくとも2つの駆動トランジスタと、
少なくとも2つの前記駆動トランジスタのいずれか1つを選択する駆動トランジスタ選択回路と、を有し、
前記駆動トランジスタ選択回路は、
少なくとも2つの前記駆動トランジスタの特性に基づいて、ランダムテレグラフノイズが小さいものを選択する、
ことを特徴とする画素駆動回路。 - 請求項1に記載の複数の画素駆動回路と、
複数の前記画素駆動回路のそれぞれにより駆動される複数の光検出素子と、を有する、
ことを特徴とするイメージセンサ。 - 複数の前記画素駆動回路それぞれにおいて、
前記駆動トランジスタは、第1駆動トランジスタおよび第2駆動トランジスタの2つの駆動トランジスタであり、
前記駆動トランジスタ選択回路は、前記光検出素子と前記第1および第2駆動トランジスタが形成された半導体基板において、前記光検出素子が光を受け取るのとは反対側からシリコン貫通電極による配線を使用し、前記第1および第2駆動トランジスタのいずれか一方を選択する、
ことを特徴とする請求項2に記載のイメージセンサ。 - 複数の前記画素駆動回路それぞれにおいて、
前記駆動トランジスタ選択回路は、少なくとも2つの前記駆動トランジスタの特性に基づいて、ランダムテレグラフノイズが最も小さいものを選択する情報が格納された記憶素子を有する、
ことを特徴とする請求項2に記載のイメージセンサ。 - ダイレクトインジェクション型の画素駆動回路におけるノイズを低減する画素駆動回路のノイズ低減方法であって、
1つの光検出素子に対して設けられ、それぞれが選択可能な少なくとも2つの駆動トランジスタを設け、
少なくとも2つの前記駆動トランジスタのいずれか1つを選択し、
少なくとも2つの前記駆動トランジスタのいずれか1つを選択するのは、
少なくとも2つの前記駆動トランジスタの特性に基づいて、ランダムテレグラフノイズが小さいものを選択する、
ことを特徴とする画素駆動回路のノイズ低減方法。 - 前記駆動トランジスタは、同一工程により製造された少なくとも2つのトランジスタである、
ことを特徴とする請求項5に記載の画素駆動回路のノイズ低減方法。 - 前記駆動トランジスタは、異なる工程により製造された少なくとも2つのトランジスタである、
ことを特徴とする請求項5に記載の画素駆動回路のノイズ低減方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016048407A JP6705222B2 (ja) | 2016-03-11 | 2016-03-11 | 画素駆動回路,イメージセンサおよび画素駆動回路のノイズ低減方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016048407A JP6705222B2 (ja) | 2016-03-11 | 2016-03-11 | 画素駆動回路,イメージセンサおよび画素駆動回路のノイズ低減方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017163475A JP2017163475A (ja) | 2017-09-14 |
JP6705222B2 true JP6705222B2 (ja) | 2020-06-03 |
Family
ID=59857346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016048407A Active JP6705222B2 (ja) | 2016-03-11 | 2016-03-11 | 画素駆動回路,イメージセンサおよび画素駆動回路のノイズ低減方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6705222B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7147468B2 (ja) | 2018-10-26 | 2022-10-05 | 富士通株式会社 | 赤外線検出器の読み出し回路及びその検査方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0773350B2 (ja) * | 1993-01-28 | 1995-08-02 | 日本電気株式会社 | 電荷積分型二次元アレイ光検出器と信号読み出し回路およびその駆動方法 |
JP3495866B2 (ja) * | 1996-12-24 | 2004-02-09 | キヤノン株式会社 | 光電変換装置 |
JP5688540B2 (ja) * | 2010-02-26 | 2015-03-25 | パナソニックIpマネジメント株式会社 | 固体撮像装置およびカメラ |
JP5895525B2 (ja) * | 2011-12-28 | 2016-03-30 | 株式会社ニコン | 撮像素子 |
US20130256509A1 (en) * | 2012-03-27 | 2013-10-03 | Omnivision Technologies, Inc. | Dual source follower pixel cell architecture |
FR3022425B1 (fr) * | 2014-06-12 | 2017-09-01 | New Imaging Tech | Structure de circuit de lecture a injection de charge |
-
2016
- 2016-03-11 JP JP2016048407A patent/JP6705222B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017163475A (ja) | 2017-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101374427B1 (ko) | 보안 난수 생성기 | |
US20160132386A1 (en) | Semiconductor device and driving method thereof | |
US20060113461A1 (en) | Dark current reduction circuitry for CMOS active pixel sensors | |
US20120039108A1 (en) | One-Time Programmable Memory Cell | |
US20200410203A1 (en) | Electronic device | |
US10447957B2 (en) | Unit pixel and operating method thereof and CMOS image sensor using the same | |
US9036445B1 (en) | Semiconductor devices | |
US11842780B2 (en) | Semiconductor device and electronic apparatus including the same | |
JP6705222B2 (ja) | 画素駆動回路,イメージセンサおよび画素駆動回路のノイズ低減方法 | |
US7929034B2 (en) | Active pixel sensor array reset | |
JP2010027668A (ja) | 撮像装置 | |
US11456327B2 (en) | Image sensor and imaging device | |
KR102555677B1 (ko) | 반도체 기억 장치 | |
US8208312B1 (en) | Non-volatile memory element integratable with standard CMOS circuitry | |
JP7027175B2 (ja) | 半導体装置および機器 | |
US20160351502A1 (en) | Semiconductor device | |
US8154019B2 (en) | Semiconductor apparatus and calibration method thereof | |
JP4983062B2 (ja) | メモリ装置 | |
US7295055B2 (en) | Device for eliminating clock signal noise in a semiconductor integrated circuit | |
CN110324543B (zh) | 电子设备 | |
US20050024525A1 (en) | Solid-state imaging device, camera, power supply device and method thereof | |
JP4503955B2 (ja) | 固体撮像装置およびカメラ | |
US9419619B2 (en) | Chip and method for identifying a chip | |
US20180122491A1 (en) | Three terminal fuse structure created by oxygen vacancy traps in hafnium-based oxides | |
US11849237B1 (en) | Pixel circuit adopting optically sensitive material with suppressed dark current |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200414 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200427 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6705222 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |