JPH0773350B2 - 電荷積分型二次元アレイ光検出器と信号読み出し回路およびその駆動方法 - Google Patents
電荷積分型二次元アレイ光検出器と信号読み出し回路およびその駆動方法Info
- Publication number
- JPH0773350B2 JPH0773350B2 JP5012178A JP1217893A JPH0773350B2 JP H0773350 B2 JPH0773350 B2 JP H0773350B2 JP 5012178 A JP5012178 A JP 5012178A JP 1217893 A JP1217893 A JP 1217893A JP H0773350 B2 JPH0773350 B2 JP H0773350B2
- Authority
- JP
- Japan
- Prior art keywords
- charge
- capacitor
- transistor
- row
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、光とくに赤外線を検出
するための、電荷積分型二次元アレイ光検出器と信号読
み出し回路およびその駆動方法に関する。
するための、電荷積分型二次元アレイ光検出器と信号読
み出し回路およびその駆動方法に関する。
【０００２】
【従来の技術】この種の従来の光検出器について、米
国、ロックウエル インターナショナル（Ｒｏｃｋｗｅ
ｌｌ Ｉｎｔｅｒｎａｔｉｏｎａｌ）社が、テルル化水
銀カドミウム（ＨｇＣｄＴｅ）フォトダイオードを用い
た２５６×２５６アレイ中間赤外線検出器用に開発した
信号読み出し回路を用いて説明する。図３は、上記信号
読み出し回路の構成を示す回路図であって、アイ イー
イー イー トランザクションズ オン エレクトロ
ン デバイセズ（ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ
ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ）第３８
巻，第５号，第１１０４頁に掲載されているものであ
る。
国、ロックウエル インターナショナル（Ｒｏｃｋｗｅ
ｌｌ Ｉｎｔｅｒｎａｔｉｏｎａｌ）社が、テルル化水
銀カドミウム（ＨｇＣｄＴｅ）フォトダイオードを用い
た２５６×２５６アレイ中間赤外線検出器用に開発した
信号読み出し回路を用いて説明する。図３は、上記信号
読み出し回路の構成を示す回路図であって、アイ イー
イー イー トランザクションズ オン エレクトロ
ン デバイセズ（ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ
ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ）第３８
巻，第５号，第１１０４頁に掲載されているものであ
る。
【０００３】同図を参照すると、この信号読み出し回路
を用いた光検出器は、外部から入射される赤外線を電流
に変換するためのフォトダイオード３を行および列の二
次元に配列した構成のフォトダイオードアレイと、各フ
ォトダイオード３の電流量を順次読み出すための読み出
し回路とからなる。
を用いた光検出器は、外部から入射される赤外線を電流
に変換するためのフォトダイオード３を行および列の二
次元に配列した構成のフォトダイオードアレイと、各フ
ォトダイオード３の電流量を順次読み出すための読み出
し回路とからなる。
【０００４】上記フォトダイオードアレイを構成するそ
れぞれのフォトダイオード３は、ｐ型のテルル化水銀カ
ドミウム（ＨｇＣｄＴｅ）結晶基板の表面にｎ+ 型領域
を形成した構造となっており、このようなフォトダイオ
ードが複数、行方向および列方向の二次元にアレイ状に
形成されて１チップに集積されている。このフォトダイ
オードアレイに外部から入射される赤外線の光量は、そ
れぞれのフォトダイオード３の光電流（逆バイアスされ
たフォトダイオードの逆方向電流）の大きさとして検知
される。
れぞれのフォトダイオード３は、ｐ型のテルル化水銀カ
ドミウム（ＨｇＣｄＴｅ）結晶基板の表面にｎ+ 型領域
を形成した構造となっており、このようなフォトダイオ
ードが複数、行方向および列方向の二次元にアレイ状に
形成されて１チップに集積されている。このフォトダイ
オードアレイに外部から入射される赤外線の光量は、そ
れぞれのフォトダイオード３の光電流（逆バイアスされ
たフォトダイオードの逆方向電流）の大きさとして検知
される。
【０００５】読み出し回路は、それぞれのフォトダイオ
ード３に流れる光電流を電圧信号に変換するためのユニ
ットセル１を、フォトダイオードアレイと同じピッチで
配列した構成のセルアレイと、各ユニットセル１からの
電気信号を順番に読み出すためのＸーシフトレジスタ８
およびＹーシフトレジスタ９とからなる。すなわち、こ
の光検出器では、一個のフォトダイオードに対して一個
のユニットセル１が一対一で対応して設けられている。
尚、図３には、２５６×２５６個ずつのフォトダイオー
ドおよびユニットセルのうち、それぞれ２×２ずつだけ
を示してある。
ード３に流れる光電流を電圧信号に変換するためのユニ
ットセル１を、フォトダイオードアレイと同じピッチで
配列した構成のセルアレイと、各ユニットセル１からの
電気信号を順番に読み出すためのＸーシフトレジスタ８
およびＹーシフトレジスタ９とからなる。すなわち、こ
の光検出器では、一個のフォトダイオードに対して一個
のユニットセル１が一対一で対応して設けられている。
尚、図３には、２５６×２５６個ずつのフォトダイオー
ドおよびユニットセルのうち、それぞれ２×２ずつだけ
を示してある。
【０００６】ユニットセル１は、電荷蓄積用のキャパシ
タ２と、このキャパシタ２を予め所定電圧まで充電する
ためのｐチャンネル型ＭＯＳトランジスタ（リセット・
トランジスタ）４と、キャパシタ２の電荷をロウバスラ
イン１４に転送するためのｎチャンネル型ＭＯＳトラン
ジスタ（読み出しトランジスタ）５と、例えばインジウ
ムなどの金属で形成された突起状の電極６と、この電極
６とキャパシタ２との間に設けられたｎチャンネル型Ｍ
ＯＳトランジスタ（ダイレクト・インジェクション・ゲ
ート・トランジスタ）７とからなっている。ここで、電
極６は、後述するように、フォトダイオード３とユニッ
トセル１との接続用に設けられたものである。上記のよ
うな構成のユニットセル１の配列からなるセルアレイと
Ｘーシフトレジスタ８とＹーシフトレジスタ９とで読み
出し回路を構成している。この読み出し回路の部分は同
一の半導体基板状に形成され、上記のフォトダイオード
アレイのチップとは別に１チップ化されている。本発明
はこの読み出し回路の部分に関連する。
タ２と、このキャパシタ２を予め所定電圧まで充電する
ためのｐチャンネル型ＭＯＳトランジスタ（リセット・
トランジスタ）４と、キャパシタ２の電荷をロウバスラ
イン１４に転送するためのｎチャンネル型ＭＯＳトラン
ジスタ（読み出しトランジスタ）５と、例えばインジウ
ムなどの金属で形成された突起状の電極６と、この電極
６とキャパシタ２との間に設けられたｎチャンネル型Ｍ
ＯＳトランジスタ（ダイレクト・インジェクション・ゲ
ート・トランジスタ）７とからなっている。ここで、電
極６は、後述するように、フォトダイオード３とユニッ
トセル１との接続用に設けられたものである。上記のよ
うな構成のユニットセル１の配列からなるセルアレイと
Ｘーシフトレジスタ８とＹーシフトレジスタ９とで読み
出し回路を構成している。この読み出し回路の部分は同
一の半導体基板状に形成され、上記のフォトダイオード
アレイのチップとは別に１チップ化されている。本発明
はこの読み出し回路の部分に関連する。
【０００７】上記２つのチップは縦積みに重ねられ、フ
ォトダイオードアレイチップのｎ+領域の部分と読み出
し回路チップ内の各ユニットセル１の突起状電極６とが
熱融着などで固着され、電気的，機械的に接続し一体化
されている。
ォトダイオードアレイチップのｎ+領域の部分と読み出
し回路チップ内の各ユニットセル１の突起状電極６とが
熱融着などで固着され、電気的，機械的に接続し一体化
されている。
【０００８】実際の２５６×２５６アレイ光検出器にお
いては、Ｘーシフトレジスタ８で選択された列に配列さ
れているユニットセルをＹーシフトレジスタ９で順番に
（図３の場合は、下の行から）選択して光検出を行な
い、１列分のユニットセルの光検出が完了したら隣接す
る列のユニットセルの光検出に移行するという動作を繰
り返して、右下のユニットセルから左上のユニットセル
へと順次光検出が行なわれる。以下の説明では簡単のた
めに、１ユニットセルの光検出動作について説明する。
いては、Ｘーシフトレジスタ８で選択された列に配列さ
れているユニットセルをＹーシフトレジスタ９で順番に
（図３の場合は、下の行から）選択して光検出を行な
い、１列分のユニットセルの光検出が完了したら隣接す
る列のユニットセルの光検出に移行するという動作を繰
り返して、右下のユニットセルから左上のユニットセル
へと順次光検出が行なわれる。以下の説明では簡単のた
めに、１ユニットセルの光検出動作について説明する。
【０００９】図３において、先ず、リセット・トランジ
スタ４を導通させて電荷蓄積用のキャパシタ２を所定の
リセット電圧ＶCR（例えば、５．０Ｖ）まで充電する。
スタ４を導通させて電荷蓄積用のキャパシタ２を所定の
リセット電圧ＶCR（例えば、５．０Ｖ）まで充電する。
【００１０】次に、リセット・トランジスタ４を遮断す
ると、キャパシタ２に蓄積された電荷は、ダイレクト・
インジェクション・ゲート・トランジスタ７と逆バイア
スされたフォトダイオード３とを通して放電される。こ
の時の放電電流の大きさは、フォトダイオード３の逆方
向電流（光電流）の大きさ、つまり、このフォトダイオ
ード３に入射される赤外線の光量に対応する。従って、
キャパシタ２の端子電圧はフォトダイオード３への赤外
線の光量に応じた速度で低下して行く。ダイレクト・イ
ンジェクション・ゲート・トランジスタ７は、放電電流
の大きさがキャパシタ２の端子電圧の低下に伴って変化
しないように、定電流化するためのトランジスタであ
る。
ると、キャパシタ２に蓄積された電荷は、ダイレクト・
インジェクション・ゲート・トランジスタ７と逆バイア
スされたフォトダイオード３とを通して放電される。こ
の時の放電電流の大きさは、フォトダイオード３の逆方
向電流（光電流）の大きさ、つまり、このフォトダイオ
ード３に入射される赤外線の光量に対応する。従って、
キャパシタ２の端子電圧はフォトダイオード３への赤外
線の光量に応じた速度で低下して行く。ダイレクト・イ
ンジェクション・ゲート・トランジスタ７は、放電電流
の大きさがキャパシタ２の端子電圧の低下に伴って変化
しないように、定電流化するためのトランジスタであ
る。
【００１１】予め定めた一定の時間（積分時間）放電し
た後、読み出しトランジスタ５を導通させ、キャパシタ
２に残っている電荷に相当する電圧を信号電圧としてロ
ウバスライン１４に転送し、次いで、Ｙーシフトレジス
タ９の出力線に接続されたトランスファゲート１０を導
通させて読み出しライン１２に転送し、バッファアンプ
１３を介して出力する。この信号電圧の大きさによっ
て、キャパシタ２に残っている電荷量、言い換えればそ
れぞれのフォトダイオード３への赤外線の光量を検出す
ることができる。
た後、読み出しトランジスタ５を導通させ、キャパシタ
２に残っている電荷に相当する電圧を信号電圧としてロ
ウバスライン１４に転送し、次いで、Ｙーシフトレジス
タ９の出力線に接続されたトランスファゲート１０を導
通させて読み出しライン１２に転送し、バッファアンプ
１３を介して出力する。この信号電圧の大きさによっ
て、キャパシタ２に残っている電荷量、言い換えればそ
れぞれのフォトダイオード３への赤外線の光量を検出す
ることができる。
【００１２】
【発明が解決しようとする課題】二次元アレイ赤外線検
出器の性能向上の一つの指標として、温度分解能の向上
が望まれている。ここで、上記の温度分解能は蓄積電荷
量の平方根に逆比例するので、この温度分解能を向上さ
せるためには蓄積電荷量を出来るだけ大きくすることが
必要である。一方、画素数の高密度化、検出器の小型化
に対する要請から二次元アレイを構成する単位画素の大
きさ（前述のユニットセル１の大きさに相当）は、１２
８×１２８アレイで５０〜６０μｍ□程度、２５６×２
５６アレイで４０μｍ□程度となる。ユニットセル１に
含まれる３つのトランジスタと配線部とを確保した残り
が電荷蓄積用キャパシタとして利用できる領域となるの
で、限られたユニットセル面積を如何に有効に利用する
かが重要な問題である。
出器の性能向上の一つの指標として、温度分解能の向上
が望まれている。ここで、上記の温度分解能は蓄積電荷
量の平方根に逆比例するので、この温度分解能を向上さ
せるためには蓄積電荷量を出来るだけ大きくすることが
必要である。一方、画素数の高密度化、検出器の小型化
に対する要請から二次元アレイを構成する単位画素の大
きさ（前述のユニットセル１の大きさに相当）は、１２
８×１２８アレイで５０〜６０μｍ□程度、２５６×２
５６アレイで４０μｍ□程度となる。ユニットセル１に
含まれる３つのトランジスタと配線部とを確保した残り
が電荷蓄積用キャパシタとして利用できる領域となるの
で、限られたユニットセル面積を如何に有効に利用する
かが重要な問題である。
【００１３】いま、電荷蓄積用キャパシタ２の容量を見
積ってみると、ユニットセルのサイズ，面積利用率（ユ
ニットセル面積に対するキャパシタ面積の割合），単位
面積当り容量をそれぞれ、４０μｍ□，３９％，８×１
０-4ｐＦ／μｍ2 とすると、キャパシタ２の容量は約
０．５ｐＦとなる。
積ってみると、ユニットセルのサイズ，面積利用率（ユ
ニットセル面積に対するキャパシタ面積の割合），単位
面積当り容量をそれぞれ、４０μｍ□，３９％，８×１
０-4ｐＦ／μｍ2 とすると、キャパシタ２の容量は約
０．５ｐＦとなる。
【００１４】ここで、電荷蓄積用キャパシタ２の容量を
０．５ｐＦとした場合について、受光波長帯域３．０〜
５．０μｍで背景温度３００Ｋの場合、および受光波長
帯域４．２〜４．８μｍで背景温度３００Ｋと３５０Ｋ
の場合のそれぞれについて、バックグラウンド状態にお
ける飽和積分時間を見積った結果を表１に示す。尚、上
記の見積りに当っては、光学系のＦ値：２．０，光学系
の透過率：０．６８，電荷蓄積用キャパシタ容量：０．
５ｐＦ，ボルテージスウイング：３．０Ｖ，量子効率：
０．５，受光部面積：１．６８×１０-5ｃｍ2 とした。
０．５ｐＦとした場合について、受光波長帯域３．０〜
５．０μｍで背景温度３００Ｋの場合、および受光波長
帯域４．２〜４．８μｍで背景温度３００Ｋと３５０Ｋ
の場合のそれぞれについて、バックグラウンド状態にお
ける飽和積分時間を見積った結果を表１に示す。尚、上
記の見積りに当っては、光学系のＦ値：２．０，光学系
の透過率：０．６８，電荷蓄積用キャパシタ容量：０．
５ｐＦ，ボルテージスウイング：３．０Ｖ，量子効率：
０．５，受光部面積：１．６８×１０-5ｃｍ2 とした。
【００１５】
【表１】
【００１６】飽和積分時間とは、フル充電された電荷蓄
積用キャパシタの電圧が放電によって所定電圧に低下す
る（電荷積分）までの時間、すなわちボルテージスウイ
ング（電荷蓄積用キャパシタの初期電圧と電荷積分後の
電圧との差電圧）を一定としたときの放電時間をいい、
バックグラウンド状態における飽和積分時間は、最大積
分時間（最初の画素の検出開始から最終の画素の検出終
了までの１フレームの時間）より長くなくてはならな
い。ところが、表１に示されるように、電荷蓄積用キャ
パシタの容量が０．５ｐＦの場合、バックグラウンド状
態での飽和積分時間は長い場合でも４．２１ｍｓ程度で
しかなく、フレームレート１２０Ｈｚで可能な最大積分
時間８．３３ｍｓには達していない。すなわち、従来の
光検出器においては、読み出し回路の電荷蓄積用キャパ
シタの容量不足が温度分解能のボトルネックになってい
ることが分る。
積用キャパシタの電圧が放電によって所定電圧に低下す
る（電荷積分）までの時間、すなわちボルテージスウイ
ング（電荷蓄積用キャパシタの初期電圧と電荷積分後の
電圧との差電圧）を一定としたときの放電時間をいい、
バックグラウンド状態における飽和積分時間は、最大積
分時間（最初の画素の検出開始から最終の画素の検出終
了までの１フレームの時間）より長くなくてはならな
い。ところが、表１に示されるように、電荷蓄積用キャ
パシタの容量が０．５ｐＦの場合、バックグラウンド状
態での飽和積分時間は長い場合でも４．２１ｍｓ程度で
しかなく、フレームレート１２０Ｈｚで可能な最大積分
時間８．３３ｍｓには達していない。すなわち、従来の
光検出器においては、読み出し回路の電荷蓄積用キャパ
シタの容量不足が温度分解能のボトルネックになってい
ることが分る。
【００１７】本発明は、上記従来の電荷積分型二次元ア
レイ光検出器における電荷蓄積用キャパシタの容量不足
を解決し、温度分解能を向上させることを目的とするも
のである。
レイ光検出器における電荷蓄積用キャパシタの容量不足
を解決し、温度分解能を向上させることを目的とするも
のである。
【００１８】本発明の電荷積分型二次元アレイ光検出器
用の信号読み出し回路は、配列の単位となるユニットセ
ルが行方向および列方向の二次元にアレイ状に配列され
てなり、それぞれのユニットセルが、電荷蓄積用のキャ
パシタと、外部に設けられるフォトダイオードとの接続
用の電極と、前記キャパシタから前記電極への電流経路
中に設けられたダイレクト・インジェクション・トラン
ジスタと、前記キャパシタに蓄積されている電荷を前記
アレイ状配列の行ごとに設けられたロウバスラインに転
送するための読み出しトランジスタとからなる構成のセ
ルアレイと、それぞれのロウバスラインごとに、定電圧
源とロウバスラインとの間に電流経路をなすように設け
られた複数のトランジスタであって、それぞれへのゲー
ト入力として共通の制御パルスを与えられるリセット・
トランジスタと、出力信号を前記共通の制御パルスとし
て前記複数のリセット・トランジスタに与え、それら複
数のリセット・トランジスタの導通状態を一括制御する
第１のシフトレジスタと、前記読み出しトランジスタの
ゲート電位を、前記セルアレイの列ごとに順次制御する
第２のシフトレジスタと、複数の前記ロウバスラインの
信号を順次読み出しラインに転送するための第３のシフ
トレジスタとを備え、電荷積分に先立つリセット時に
は、前記第１のシフトレジスタにより全てのリセット・
トランジスタを一括して導通させると同時に、前記第２
のシフトレジスタにより前記読み出しトランジスタを導
通させて前記電荷蓄積用キャパシタを予め前記定電圧源
の電圧に充電し、電荷積分後の読み出し時には、前記第
２のシフトレジスタにより前記読み出しトランジスタの
みを導通させて前記キャパシタに積分された信号電荷を
前記ロウバスラインに転送させるように構成することに
より、リセット、電荷積分、読み出しが列単位で行われ
るようにして、前記リセット・トランジスタを前記セル
アレイの領域外に配置可能としたことを特徴とする。
用の信号読み出し回路は、配列の単位となるユニットセ
ルが行方向および列方向の二次元にアレイ状に配列され
てなり、それぞれのユニットセルが、電荷蓄積用のキャ
パシタと、外部に設けられるフォトダイオードとの接続
用の電極と、前記キャパシタから前記電極への電流経路
中に設けられたダイレクト・インジェクション・トラン
ジスタと、前記キャパシタに蓄積されている電荷を前記
アレイ状配列の行ごとに設けられたロウバスラインに転
送するための読み出しトランジスタとからなる構成のセ
ルアレイと、それぞれのロウバスラインごとに、定電圧
源とロウバスラインとの間に電流経路をなすように設け
られた複数のトランジスタであって、それぞれへのゲー
ト入力として共通の制御パルスを与えられるリセット・
トランジスタと、出力信号を前記共通の制御パルスとし
て前記複数のリセット・トランジスタに与え、それら複
数のリセット・トランジスタの導通状態を一括制御する
第１のシフトレジスタと、前記読み出しトランジスタの
ゲート電位を、前記セルアレイの列ごとに順次制御する
第２のシフトレジスタと、複数の前記ロウバスラインの
信号を順次読み出しラインに転送するための第３のシフ
トレジスタとを備え、電荷積分に先立つリセット時に
は、前記第１のシフトレジスタにより全てのリセット・
トランジスタを一括して導通させると同時に、前記第２
のシフトレジスタにより前記読み出しトランジスタを導
通させて前記電荷蓄積用キャパシタを予め前記定電圧源
の電圧に充電し、電荷積分後の読み出し時には、前記第
２のシフトレジスタにより前記読み出しトランジスタの
みを導通させて前記キャパシタに積分された信号電荷を
前記ロウバスラインに転送させるように構成することに
より、リセット、電荷積分、読み出しが列単位で行われ
るようにして、前記リセット・トランジスタを前記セル
アレイの領域外に配置可能としたことを特徴とする。
【００１９】又、本発明の信号読み出し回路の駆動方法
は、全てのリセット・トランジスタを一括して導通させ
ると同時に一つの列を選択してその一列に配置された各
セル内の読み出しトランジスタを導通させて、前記選択
された一列に配置された各セル内の電荷蓄積用キャパシ
タを所定の電圧に充電するリセット動作と、前記選択さ
れた一列に配置された各セル内の読み出しトランジスタ
を遮断状態とし、それぞれのセル内のキャパシタに蓄積
された電荷をそのキャパシタに直列接続されたダイレク
ト・インジェクション・ゲート・トランジスタ及びフォ
トダイオードを介して所定時間放電させる積分動作と、
所定の放電時間経過後、前記選択された一列に配置され
た各セル内の読み出しトランジスタのみを導通させてキ
ャパシタに蓄積されている電荷を信号電圧としてそれぞ
れのロウバスラインに転送する転送動作と、それぞれの
ロウバスラインに転送された信号電圧を順次前記読み出
しラインに転送し外部に取り出す読み出し動作を、列単
位で順次行うことを特徴とする。
は、全てのリセット・トランジスタを一括して導通させ
ると同時に一つの列を選択してその一列に配置された各
セル内の読み出しトランジスタを導通させて、前記選択
された一列に配置された各セル内の電荷蓄積用キャパシ
タを所定の電圧に充電するリセット動作と、前記選択さ
れた一列に配置された各セル内の読み出しトランジスタ
を遮断状態とし、それぞれのセル内のキャパシタに蓄積
された電荷をそのキャパシタに直列接続されたダイレク
ト・インジェクション・ゲート・トランジスタ及びフォ
トダイオードを介して所定時間放電させる積分動作と、
所定の放電時間経過後、前記選択された一列に配置され
た各セル内の読み出しトランジスタのみを導通させてキ
ャパシタに蓄積されている電荷を信号電圧としてそれぞ
れのロウバスラインに転送する転送動作と、それぞれの
ロウバスラインに転送された信号電圧を順次前記読み出
しラインに転送し外部に取り出す読み出し動作を、列単
位で順次行うことを特徴とする。
【００２０】
【作用】本発明の電荷積分型二次元アレイ光検出器用の
信号読み出し回路では、従来それぞれのユニットセル中
に個々に配置していたリセット・トランジスタを行ごと
に共通にし一本のロウバスライン当りに一個のリセット
・トランジスタとして、これをユニットセルの外部に配
置している。これにより、各ユニット内での電荷蓄積用
キャパシタの面積を拡大している。
信号読み出し回路では、従来それぞれのユニットセル中
に個々に配置していたリセット・トランジスタを行ごと
に共通にし一本のロウバスライン当りに一個のリセット
・トランジスタとして、これをユニットセルの外部に配
置している。これにより、各ユニット内での電荷蓄積用
キャパシタの面積を拡大している。
【００２１】そして、上記の構成の読み出し回路を駆動
する場合、電荷蓄積用キャパシタを充電するときは、リ
セット・トランジスタと読み出しトランジスタとを同時
に導通させて充電経路を形成し、一方、積分時間後にキ
ャパシタの電荷を読み出すときは、リセット・トランジ
スタを遮断し読み出しトランジスタだけを導通させるこ
とにより、キャパシタが充電されないようにして信号電
荷をロウバスラインに転送している。
する場合、電荷蓄積用キャパシタを充電するときは、リ
セット・トランジスタと読み出しトランジスタとを同時
に導通させて充電経路を形成し、一方、積分時間後にキ
ャパシタの電荷を読み出すときは、リセット・トランジ
スタを遮断し読み出しトランジスタだけを導通させるこ
とにより、キャパシタが充電されないようにして信号電
荷をロウバスラインに転送している。
【００２２】
【実施例】次に、本発明の好適な実施例について、図面
を参照して説明する。図１は、本発明の一実施例による
１２８×１２８アレイ電荷積分型光検出器の構成を示す
回路図である。図１を参照すると、本実施例は、アレイ
状に配列されたフォトダイオード３と、１チップに集積
回路化された読み出し回路とからなり、フレーム周波数
１２０Ｈｚ（１フレーム時間８．３３ｍｓ）で動作す
る。
を参照して説明する。図１は、本発明の一実施例による
１２８×１２８アレイ電荷積分型光検出器の構成を示す
回路図である。図１を参照すると、本実施例は、アレイ
状に配列されたフォトダイオード３と、１チップに集積
回路化された読み出し回路とからなり、フレーム周波数
１２０Ｈｚ（１フレーム時間８．３３ｍｓ）で動作す
る。
【００２３】フォトダイオード３のアレイは、ｐ型のテ
ルル化水銀カドミウム（ＴｅＨｇＣｄ）結晶基板表面に
形成された二次元アレイ配列のｎ+ 領域のアレイからな
り、１チップ化されている。
ルル化水銀カドミウム（ＴｅＨｇＣｄ）結晶基板表面に
形成された二次元アレイ配列のｎ+ 領域のアレイからな
り、１チップ化されている。
【００２４】読み出し回路は、上記フォトダイオードア
レイと同一のピッチで配列されたユニットセル１のアレ
イと、Ｘーシフトレジスタ８と、Ｙーシフトレジスタ９
と、Ｚーシフトレジスタ１１と、セルアレイの列ごとに
共通なロウバスライン１２のそれぞれに一つずつ設けら
れたリセット・トランジスタ４とを主な構成要素として
いる。
レイと同一のピッチで配列されたユニットセル１のアレ
イと、Ｘーシフトレジスタ８と、Ｙーシフトレジスタ９
と、Ｚーシフトレジスタ１１と、セルアレイの列ごとに
共通なロウバスライン１２のそれぞれに一つずつ設けら
れたリセット・トランジスタ４とを主な構成要素として
いる。
【００２５】読み出し回路の二次元セルアレイを構成す
るユニットセル１は、電荷蓄積用のキャパシタ２と、フ
ォトダイオード３との接続用の金属電極６と、ダイレク
ト・インジェクション・ゲート・トランジスタ７と、読
み出しトランジスタ５とからなり、リセット・トランジ
スタを含まない。読み出しトランジスタ５は、Ｘーシフ
トレジスタ８により制御される。セルアレイの各行ごと
に共通なロウバスライン１４には、電荷蓄積用のキャパ
シタ２を充電するためのリセット・トランジスタ６が、
ロウバスライン一本につき一個ずつ接続されている。こ
のリセット・トランジスタ６は、Ｚーシフトレジスタ１
１により制御される。
るユニットセル１は、電荷蓄積用のキャパシタ２と、フ
ォトダイオード３との接続用の金属電極６と、ダイレク
ト・インジェクション・ゲート・トランジスタ７と、読
み出しトランジスタ５とからなり、リセット・トランジ
スタを含まない。読み出しトランジスタ５は、Ｘーシフ
トレジスタ８により制御される。セルアレイの各行ごと
に共通なロウバスライン１４には、電荷蓄積用のキャパ
シタ２を充電するためのリセット・トランジスタ６が、
ロウバスライン一本につき一個ずつ接続されている。こ
のリセット・トランジスタ６は、Ｚーシフトレジスタ１
１により制御される。
【００２６】本実施例の信号読み出しは、Ｘーシフトレ
ジスタ８，Ｙーシフトレジスタ９，およびＺーシフトレ
ジスタ１１の３つのシフトレジスタにより行われる。電
荷蓄積用キャパシタ２に積分された電荷は、Ｘーシフト
レジスタ８とＹーシフトレジスタ９とにより、ロウバス
ライン１４から読み出しライン１２に順次読み出され
る。Ｚーシフトレジスタ１１は、Ｙーシフトレジスタ９
の最終パルスＸＣＬＫと積分時間を決定するために外部
から入力されるパルスＩＮＴとから、パルスＨＸＣＫと
パルスＸＤとを発生する。パルスＨＸＣＫは、Ｙーシフ
トレジスタ９の１周期である１Ｈ（セルアレイの行数
と、Ｙーシフトレジスタへの入力クロックＹＣＬＫのパ
ルス数との積）ごとにオン・オフを繰り返し、リセット
・トランジスタ４のゲート電極に入力される。パルスＸ
Ｄは、Ｘーシフトレジスタ８に入力された後順次シフト
され、ユニットセル１の読み出しトランジスタ５のゲー
ト電極に入力される。尚、本実施例では、Ｘーシフトレ
ジスタ８は図１中で左方向に、Ｙーシフトレジスタ９は
同図中で上方向にパルスをシフトし、電荷蓄積用キャパ
シタ２のリセットと読み出し動作は、セルアレイの一列
ごとに下の行から順に行なわれる。
ジスタ８，Ｙーシフトレジスタ９，およびＺーシフトレ
ジスタ１１の３つのシフトレジスタにより行われる。電
荷蓄積用キャパシタ２に積分された電荷は、Ｘーシフト
レジスタ８とＹーシフトレジスタ９とにより、ロウバス
ライン１４から読み出しライン１２に順次読み出され
る。Ｚーシフトレジスタ１１は、Ｙーシフトレジスタ９
の最終パルスＸＣＬＫと積分時間を決定するために外部
から入力されるパルスＩＮＴとから、パルスＨＸＣＫと
パルスＸＤとを発生する。パルスＨＸＣＫは、Ｙーシフ
トレジスタ９の１周期である１Ｈ（セルアレイの行数
と、Ｙーシフトレジスタへの入力クロックＹＣＬＫのパ
ルス数との積）ごとにオン・オフを繰り返し、リセット
・トランジスタ４のゲート電極に入力される。パルスＸ
Ｄは、Ｘーシフトレジスタ８に入力された後順次シフト
され、ユニットセル１の読み出しトランジスタ５のゲー
ト電極に入力される。尚、本実施例では、Ｘーシフトレ
ジスタ８は図１中で左方向に、Ｙーシフトレジスタ９は
同図中で上方向にパルスをシフトし、電荷蓄積用キャパ
シタ２のリセットと読み出し動作は、セルアレイの一列
ごとに下の行から順に行なわれる。
【００２７】以下に、列Ｘi の任意の画素（Ｘi ，
Ｙj ）を代表とし、図２に示すタイミングチャートを用
いて本実施例の動作を説明する。図２に示すタイミング
チャートは、リセット・トランジスタ４のゲート入力
（Ｚーシフトレジスタ１１のＨＸＣＫ出力線に接続され
たインバータ１６の出力信号、すなわち反転ＨＸＣＫ）
パルスの変化の様子と、読み出しトランジスタ５のゲー
ト入力（Ｘーシフトレジスタ８のＸi 出力線に接続され
たＮＡＮＤゲート１５の出力信号）パルスの変化の様子
とを示す。
Ｙj ）を代表とし、図２に示すタイミングチャートを用
いて本実施例の動作を説明する。図２に示すタイミング
チャートは、リセット・トランジスタ４のゲート入力
（Ｚーシフトレジスタ１１のＨＸＣＫ出力線に接続され
たインバータ１６の出力信号、すなわち反転ＨＸＣＫ）
パルスの変化の様子と、読み出しトランジスタ５のゲー
ト入力（Ｘーシフトレジスタ８のＸi 出力線に接続され
たＮＡＮＤゲート１５の出力信号）パルスの変化の様子
とを示す。
【００２８】図２において、いま、時刻ＡでＮＡＮＤゲ
ート１５の出力がロウレベルになり（パルスａX ）、反
転ＨＸＣＫもロウレベルになるので、読み出しトランジ
スタ（ｐチャンネルＭＯＳトランジスタ）５とリセット
・トランジスタ（ｐチャンネルＭＯＳトランジスタ）４
とが同時にオン状態になる。この結果、ユニットセル１
内の電荷蓄積用キャパシタ２と定電圧電源（電圧ＶCR）
１７との間に充電回路が形成され、キャパシタ２は電圧
ＶCR（例えば、５．０Ｖ）に充電される。
ート１５の出力がロウレベルになり（パルスａX ）、反
転ＨＸＣＫもロウレベルになるので、読み出しトランジ
スタ（ｐチャンネルＭＯＳトランジスタ）５とリセット
・トランジスタ（ｐチャンネルＭＯＳトランジスタ）４
とが同時にオン状態になる。この結果、ユニットセル１
内の電荷蓄積用キャパシタ２と定電圧電源（電圧ＶCR）
１７との間に充電回路が形成され、キャパシタ２は電圧
ＶCR（例えば、５．０Ｖ）に充電される。
【００２９】次に、時刻Ｂから時刻Ｇまでは、ＮＡＮＤ
ゲート１５の出力がハイレベルであるので読み出しトラ
ンジスタ５はオフ状態にあり、キャパシタ２に充電され
た電荷は、ダイレクト・インジェクション・ゲート・ト
ランジスタ７から電極６を通って、逆バイアスされたフ
ォトダイオード３の逆方向電流（光電流）として放電
（電荷積分）される。
ゲート１５の出力がハイレベルであるので読み出しトラ
ンジスタ５はオフ状態にあり、キャパシタ２に充電され
た電荷は、ダイレクト・インジェクション・ゲート・ト
ランジスタ７から電極６を通って、逆バイアスされたフ
ォトダイオード３の逆方向電流（光電流）として放電
（電荷積分）される。
【００３０】次いで、時刻Ｈにおいて、ＮＡＮＤゲート
１５の出力が再びロウレベルになって（パルスｂX ）、
読み出しトランジスタ５がオン状態になる。このとき、
インバータ１６の出力（反転ＨＸＣＫ）はハイレベルで
あるので、リセット・トランジスタ４はオフ状態であ
る。従って、キャパシタ２に蓄積されていた電荷はロウ
バスライン１４のロウバス容量（ロウバスライン１４に
付随する浮遊容量を集中定数的に表わしたものであっ
て、主に読み出しトランジスタ５のソース・ドレイン領
域の拡散容量に起因する）１８と分割される。このロウ
バスライン１４に転送された電荷によりロウバスライン
１４に表れる電圧が、時刻Ｈの間に、信号電圧としてＹ
ーシフトレジスタ９により順次読み出しライン１２に読
み出されて行く。ここで、パルスａX とパルスｂX との
間隔は、Ｚーシフトレジスタ１１への入力パルスＩＮＴ
で決まり、８．３３ｍｓを最大として外部からコントロ
ール可能である。
１５の出力が再びロウレベルになって（パルスｂX ）、
読み出しトランジスタ５がオン状態になる。このとき、
インバータ１６の出力（反転ＨＸＣＫ）はハイレベルで
あるので、リセット・トランジスタ４はオフ状態であ
る。従って、キャパシタ２に蓄積されていた電荷はロウ
バスライン１４のロウバス容量（ロウバスライン１４に
付随する浮遊容量を集中定数的に表わしたものであっ
て、主に読み出しトランジスタ５のソース・ドレイン領
域の拡散容量に起因する）１８と分割される。このロウ
バスライン１４に転送された電荷によりロウバスライン
１４に表れる電圧が、時刻Ｈの間に、信号電圧としてＹ
ーシフトレジスタ９により順次読み出しライン１２に読
み出されて行く。ここで、パルスａX とパルスｂX との
間隔は、Ｚーシフトレジスタ１１への入力パルスＩＮＴ
で決まり、８．３３ｍｓを最大として外部からコントロ
ール可能である。
【００３１】同様に、左隣りの列Ｘi+1 もパルス
ａX+1 ，ｂX+1 により、リセット，電荷積分および信号
読み出し動作が行われる。このようにして、各ユニット
セルの信号が読み出しライン１２に順次読み出される。
ａX+1 ，ｂX+1 により、リセット，電荷積分および信号
読み出し動作が行われる。このようにして、各ユニット
セルの信号が読み出しライン１２に順次読み出される。
【００３２】本実施例における読み出し回路のユニット
セルと、図３に示す従来の光検出器における読み出し回
路のユニットセルとを比較すると、本実施例の方が、ト
ランジスタ１個と配線が２本少ない。従って、ユニット
セル面積が同じであっても、電荷蓄積用キャパシタの面
積を大きくすることができる。本実施例においては、面
積利用率が３９％から４７％に向上し、単位面積当り容
量が８．０×１０-4ｐＦ／μｍ2 でキャパシタ容量０．
６ｐＦが得られた。この結果、本実施例の光検出器で
は、受光波長帯域４．２〜４．８μｍ，背景温度３５０
Ｋ，光学系のＦ値２．０，ボルテージスウイング３．０
Ｖ，積分時間２．０７ｍｓで、温度分解能３７．７ｍＫ
が得られた。同一背景輻射条件で、従来の光検出器の温
度分解能は最高４１．３ｍＫ（積分容量の飽和限界）
で、８．７％の温度分解能の改善が見られた。
セルと、図３に示す従来の光検出器における読み出し回
路のユニットセルとを比較すると、本実施例の方が、ト
ランジスタ１個と配線が２本少ない。従って、ユニット
セル面積が同じであっても、電荷蓄積用キャパシタの面
積を大きくすることができる。本実施例においては、面
積利用率が３９％から４７％に向上し、単位面積当り容
量が８．０×１０-4ｐＦ／μｍ2 でキャパシタ容量０．
６ｐＦが得られた。この結果、本実施例の光検出器で
は、受光波長帯域４．２〜４．８μｍ，背景温度３５０
Ｋ，光学系のＦ値２．０，ボルテージスウイング３．０
Ｖ，積分時間２．０７ｍｓで、温度分解能３７．７ｍＫ
が得られた。同一背景輻射条件で、従来の光検出器の温
度分解能は最高４１．３ｍＫ（積分容量の飽和限界）
で、８．７％の温度分解能の改善が見られた。
【００３３】
【発明の効果】以上説明したように、 本発明の電荷積
分型二次元アレイ光検出器用の信号読み出し回路では、
従来それぞれのユニットセル中に個々に配置していたリ
セット・トランジスタを行ごとに共通にし、ユニットの
外部に配置している。そして、上記の構成の読み出し回
路を駆動する場合、電荷蓄積用キャパシタを充電すると
きは、リセット・トランジスタと読み出しトランジスタ
とを同時に導通させて充電経路を形成し、一方、積分時
間後にキャパシタの電荷を読み出すときは、リセット・
トランジスタを遮断し読み出しトランジスタだけを導通
させることによってキャパシタが充電されないようにし
て信号電荷をバスラインに転送している。
分型二次元アレイ光検出器用の信号読み出し回路では、
従来それぞれのユニットセル中に個々に配置していたリ
セット・トランジスタを行ごとに共通にし、ユニットの
外部に配置している。そして、上記の構成の読み出し回
路を駆動する場合、電荷蓄積用キャパシタを充電すると
きは、リセット・トランジスタと読み出しトランジスタ
とを同時に導通させて充電経路を形成し、一方、積分時
間後にキャパシタの電荷を読み出すときは、リセット・
トランジスタを遮断し読み出しトランジスタだけを導通
させることによってキャパシタが充電されないようにし
て信号電荷をバスラインに転送している。
【００３４】これにより本発明によれば、電荷蓄積用二
次元アレイ光検出器の読み出し回路を構成する各ユニッ
ト内での電荷蓄積用キャパシタの面積を拡大し、温度分
解能を向上させることができる。
次元アレイ光検出器の読み出し回路を構成する各ユニッ
ト内での電荷蓄積用キャパシタの面積を拡大し、温度分
解能を向上させることができる。
【図１】本発明の一実施例の回路図である。
【図２】本実施例の動作を説明するためのタイミングチ
ャート図である。
ャート図である。
【図３】従来の電荷積分型二次元アレイ光検出器の一例
の回路図である。
の回路図である。
１ ユニットセル ２ キャパシタ ３ フォトダイオード ４ リセット・トランジスタ ５ 読み出しトランジスタ ６ 電極 ７ ダイレクト・インジェクション・ゲート・トラン
ジスタ ８ Ｘーシフトレジスタ ９ Ｙーシフトレジスタ １０ トランスファゲート １１ Ｚーシフトレジスタ １２ 読み出しライン １３ バッファアンプ １４ ロウバスライン １５ ＮＡＮＤゲート １６ インバータ １７ 定電圧電源 １８ ロウバス容量
ジスタ ８ Ｘーシフトレジスタ ９ Ｙーシフトレジスタ １０ トランスファゲート １１ Ｚーシフトレジスタ １２ 読み出しライン １３ バッファアンプ １４ ロウバスライン １５ ＮＡＮＤゲート １６ インバータ １７ 定電圧電源 １８ ロウバス容量
Claims (4)
- 【請求項１】 配列の単位となるユニットセルが行方向
および列方向の二次元にアレイ状に配列されてなり、そ
れぞれのユニットセルが、電荷蓄積用のキャパシタと、
外部に設けられるフォトダイオードとの接続用の電極
と、前記キャパシタから前記電極への電流経路中に設け
られたダイレクト・インジェクション・トランジスタ
と、前記キャパシタに蓄積されている電荷を前記アレイ
状配列の行ごとに設けられたロウバスラインに転送する
ための読み出しトランジスタとからなる構成のセルアレ
イと、それぞれの ロウバスラインごとに、定電圧源とロウバス
ラインとの間に電流経路をなすように設けられた複数の
トランジスタであって、それぞれへのゲート入力として
共通の制御パルスを与えられるリセット・トランジスタ
と、出力信号を前記共通の制御パルスとして前記複数のリセ
ット・トランジスタに与え、それら 複数のリセット・ト
ランジスタの導通状態を一括制御する第１のシフトレジ
スタと、 前記読み出しトランジスタのゲート電位を、前記セルア
レイの列ごとに順次制御する第２のシフトレジスタと、 複数の前記ロウバスラインの信号を順次読み出しライン
に転送するための第３のシフトレジスタとを備え、電荷積分に先立つリセット時には、前記第１のシフトレ
ジスタにより全てのリセット・トランジスタを一括して
導通させると同時に、前記第２のシフトレジスタにより
前記読み出しトランジスタを導通させて前記電荷蓄積用
キャパシタを予め前記定電圧源の電圧に充電し、電荷積
分後の読み出し時には、前記第２のシフトレジスタによ
り前記読み出しトランジスタのみを導通させて前記キャ
パシタに積分された信号電荷を前記ロウバスラインに転
送させるように構成することにより、リセット、電荷積
分、読み出しが列単位で行われるようにして、 前記リセット・トランジスタを前記セルアレイの領域外
に配置可能とした ことを特徴とする電荷積分型二次元ア
レイ光検出器の信号読み出し回路。 - 【請求項２】 全てのリセット・トランジスタを一括し
て導通させると同時に一つの列を選択してその一列に配
置された各セル内の読み出しトランジスタを導通させ
て、前記選択された一列に配置された各セル内の電荷蓄
積用キャパシタを所定の電圧に充電するリセット動作
と、 前記選択された一列に配置された各セル内の読み出しト
ランジスタを遮断状態とし、それぞれのセル内のキャパ
シタに蓄積された電荷をそのキャパシタに直列接続され
たダイレクト・インジェクション・ゲート・トランジス
タ及びフォトダイオードを介して所定時間放電させる積
分動作と、 所定の放電時間経過後、前記選択された一列に配置され
た各セル内の読み出しトランジスタのみを導通させてキ
ャパシタに蓄積されている電荷を信号電圧としてそれぞ
れのロウバスラインに転送する転送動作と、 それぞれの ロウバスラインに転送された信号電圧を順次
前記読み出しラインに転送し外部に取り出す読み出し動
作を、列単位で順次行うことを特徴とする請求項１記載
の信号読み出し回路の駆動方法。 - 【請求項３】 請求項１記載の信号読み出し回路を１チ
ップに集積した集積回路と、表面領域に前記集積回路中
のセルアレイの配列と同一のピッチで形成されたアレイ
状のｐｎ接合を有する結晶基板からなるフォトダイオー
ドアレイチップとを、前記集積回路のそれぞれのユニッ
トセルと前記フォトダイオードアレイチップのそれぞれ
のｐｎ接合形成領域とが第三次元方向に関して一対一に
対応するように配置し、それぞれのユニットセルの前記
電極とそれぞれの前記ｐｎ接合形成領域とを直接固着接
続したことを特徴とする電荷積分型二次元アレイ光検出
器。 - 【請求項４】 請求項３記載の電荷積分型二次元アレイ
光検出器において、前記フォトダイオードアレイチップ
の前記結晶基板が、ｐ型テルル化水銀カドミウム（Ｈｇ
ＣｄＴｅ）結晶基板であることを特徴とする電荷積分型
二次元アレイ光検出器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5012178A JPH0773350B2 (ja) | 1993-01-28 | 1993-01-28 | 電荷積分型二次元アレイ光検出器と信号読み出し回路およびその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5012178A JPH0773350B2 (ja) | 1993-01-28 | 1993-01-28 | 電荷積分型二次元アレイ光検出器と信号読み出し回路およびその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06225223A JPH06225223A (ja) | 1994-08-12 |
| JPH0773350B2 true JPH0773350B2 (ja) | 1995-08-02 |
Family
ID=11798178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5012178A Expired - Lifetime JPH0773350B2 (ja) | 1993-01-28 | 1993-01-28 | 電荷積分型二次元アレイ光検出器と信号読み出し回路およびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0773350B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5736744B2 (ja) * | 2010-01-26 | 2015-06-17 | セイコーエプソン株式会社 | 熱センサーデバイス及び電子機器 |
| JP6705222B2 (ja) * | 2016-03-11 | 2020-06-03 | 富士通株式会社 | 画素駆動回路，イメージセンサおよび画素駆動回路のノイズ低減方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0474908A (ja) * | 1990-07-17 | 1992-03-10 | Hitachi Constr Mach Co Ltd | 測長装置 |
-
1993
- 1993-01-28 JP JP5012178A patent/JPH0773350B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06225223A (ja) | 1994-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0493455B1 (en) | I.c. sensor | |
| US8026969B2 (en) | Pixel for boosting pixel reset voltage | |
| US8218048B2 (en) | Amplifying solid-state imaging device, and method for driving the same | |
| US8514310B2 (en) | Increasing readout speed in CMOS APS sensors through group readout | |
| US20050224903A1 (en) | Circuitry for image sensors with avalanche photodiodes | |
| US7608516B2 (en) | Semiconductor pixel arrays with reduced sensitivity to defects | |
| JPH0435106B2 (ja) | ||
| US4447735A (en) | Charge-coupled type solid-state image sensor | |
| US4587426A (en) | Photosensitive device for infrared radiation | |
| GB2249430A (en) | A solid state imaging device | |
| EP0352767B1 (en) | Solid-state image pickup device having shared output line for photoelectric conversion voltage | |
| JP2771221B2 (ja) | 感光ドットマトリクス | |
| JPH05276442A (ja) | 残像積分固体撮像デバイス | |
| JPH0773350B2 (ja) | 電荷積分型二次元アレイ光検出器と信号読み出し回路およびその駆動方法 | |
| CN100358152C (zh) | 固体摄像器件 | |
| JP3578648B2 (ja) | 増幅型固体撮像装置およびその駆動方法 | |
| US4752829A (en) | Multipacket charge transfer image sensor and method | |
| JP2743842B2 (ja) | 赤外線検出器 | |
| JP2959279B2 (ja) | 電荷積分型二次元アレイ光検出器用信号読み出し回路 | |
| CN111540759B (zh) | 基于复合介质栅双晶体管光敏探测器的积分泄放电路 | |
| JPS5935281A (ja) | 光学式読取り装置 | |
| CN217307779U (zh) | 飞行时间图像传感器像素电路及图像传感器 | |
| JP2699895B2 (ja) | イメージセンサの駆動方法 | |
| Beynon | Optical self-scanned arrays. Part 1: Principles of self-scanned arrays | |
| JPS5929452A (ja) | 光学的読み取り装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960130 |