JPS6380688A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔Ｌ東上の利用分野〕 本発明は固体撮像装置に係り、特に高感度化に好適な固
体虚像装置に関する。

〔従来の技術〕

撮像装置において感度の向上は最重要課題の１つであり
、高感度化に関して多くの発明がなされている。例えば
特願昭５９−２２６６８３号においては、光電変換によ
って得られた信号電荷を転送する過程の早い段階でＡ／
Ｄ変供を行なうものでるり、Ａ／Ｄ変換後の信号転送過
程で発生する雑音の影響かほとんど無視し得ることから
、相当の高感度が期待されている０ 〔発明が解決しよ５とする問題点〕 しかしながら光電変換時に発生するショット雑音につい
ては抑圧の手段がなく、この雑音により感度が制限され
ていた。一般に、光電変換によってｎｉｌ！ｌの信号電
子が発生したとすると、ショット雑音のｒｍｓ憾はＡＩ
［！であり、Ｓ／Ｎ比は而で制限されると言われている
。

本発明の目的は、このショット雑音を低減し、かつ感度
を向上させた固体偉４ａ装置を提供することにある。

〔問題点を解決するための手段〕

上記目的は、フレームメモリを設け、光電Ｒ換における
蓄積時間を制御することにより達成できる。換言すれば
、暗くて動きの少ない被４体を撮像する場合、蓄積時間
を長くして信号電荷量な増すことにより達成できる。

通常の撮像装置では、この蓄積時間は出力信号のフィー
ルド又はフレーム周期であって、常に一定の時間と設定
されているが、本発明のよりにフレームメモリを設ける
ことにより蓄積時間をフレーム周期より長くすることが
でき、ユーザの選択によシ高感度撮像を可能にすること
ができる。

さらに、被写体の動きを検出する手段を追加することに
より、被写体が動いた場合に＃積時間をフィールド又は
フレーム周期に自動的に戻すことにより、残像による画
質劣化のない高感度の撮像装置を実現することができる
。

〔作　用〕

＃積時間をｍ倍にすることにより、信号電荷数はｍ倍に
なるので、本ＬＡ８＋１によればＳ／Ｎ比は、ショット
雑音に対しては銚倍、その他の雑音に関してはｍ倍改善
される。

このとき、光電変換された信号電荷を読出す密ｊ１ｌ：
（一定時間に出力される情報の数）は１７ｍになり、こ
れによってフレームメモリに書込む密度が１７ｍに減じ
るが、フレームメモリから読出す速度は一定に保つため
、正規の出力信号を得ることができる。すなわち、蓄積
時間をｍ倍した場合、同じ画素情報をｍ回出力すること
になる。

〔実施例〕

以下、本発明の一実施例を纂１図〜第３図によシ説明す
る。

第１図は本発明の一実施例の構成図を示し、黒太線が信
号データ線、白ぬきの太線がアドレス、クロックなどの
パルス線を表わす。第２図、第３図はメモリの動作タイ
ミング図を示し、８は読出し期間、Ｗは書込み期間を表
わす。

第１図において、撮像素子ｌは、特願昭５９−２２６６
８３　号に記載されているようなデイジメル出力の撮像
素子を用いることができる。フレームメモリ２．３は、
例えば半導体ＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡ
ｃｃｅｓｓ　Ｍｅｍｏｒｙ　）であり、共Ｋｍ像素子１
の全画素のデータを記憶できる容量を有する。第６図に
その構成例を示す。

第６図において、３１はメモリセルマトリクス、３２は
Ｙデコーダ、３３はＸデコーダ、３４は制御回路、３５
は双方向バッファ、３６はデータ入出力端子、３７は番
地入力端子、３８は制御端子である。

フレームメモリ２又は３にデータを書込む時、すなわち
メモリセルマトリクス３１にデータを書込む時には制御
回路３４は双方向バッファの入力側をオンにし、メモリ
セルマトリクス３１をライト（書込み）イネーブルにす
る。次いで、番地入力端子３７からアドレスのためのパ
ルスが入力してくると、これはＹデコーダ３２およびＸ
デコーダ３３に入力し、該Ｙデコーダ３２訃よびＸデコ
ーダ３３はメモリセルマトリクス３１のアドレスをアク
セスする。この結果、データ入出力端子３６から入力し
てくるデータは、双方向バク７ア３５を通って、前記Ｙ
、Ｘデコーダ３２．３３で指定されたアドレスに記憶さ
れる。

一方、続み出し時には、制御回路３４は双方向バッファ
の出力側をオンにし、メモリセルマトリクス３１をリー
ド（読み出し）イネーブルにする。

これによｐ１メモリセルマトリクス３１からはＹおよび
Ｘデコーダ３２．３３でアクセスされたアドレスからデ
ータが読み出される。

再び第１図に戻って、本実施例の構成の説明を続ける。

信号処理回路６はｆ４度信号や色差信号を得るための演
算やｒ処理やブランキングも理を施す回路で、例えばＲ
ＯＭ　（Ｒｅａｄ　０ｎｌｙ　Ｍ＠ｍｏｒｙ　）で構成
できる。出力端子ｌＯからはディジタルの輝度信号と色
差信号が出力されるが、そのｉまディジタルＶＴＲに入
力して記録したり、ディジタルＴＶＫ入力してそニタし
たり、あるいはＤ／Ａ変換とＮＴＳＣ規格に変換して、
アナログのＶＴＲやアナログのＴＶに接続する。

第１のパルス生成回路４は撮像素子１の駆動パルスやフ
レームメモリ２．３への書込み番地を生成する回路であ
り、蓄積時間制御端子９からの入力データに応じて各出
力パルスを時間軸方向にｍ倍に伸長できるように構成さ
れている。

そのＩＸＸ体上第１０図に示す。図において、７１はカ
ウンタ、７２はＮＡＮＤゲート、７３は時間軸方向Ｋｍ
倍に伸長された第１のクロック出力端子、７４は１準ク
ロック入力端子、７５は初期データ入力端子である。

端子３５から初期データが入力されると、カウンタ７１
はその値にプリセットされ、端子７４からｍ個の基準ク
ロックが入力してくると、ＮＡＮＤゲート７２から１個
のパルスが出力される。このパルスは前記基準クロック
をｍ倍に伸長したものであり、端子７３から出力される
と共に１カウンタ７１に入力する。該カウンタ７１は咳
パルスの入力があると、リセットされ、初期データに戻
る。

本具体例によれば初期データを変えることによシ、前記
ｍ（＋）［１を任意に変えることができる。

なお、基準クロックをｍ倍に伸長する回路は第１０図の
回路以外に、周知のプログラマブル分周回路を用いるこ
とができることは明かである。

再び第１図に戻って説明する。

第２のパルス生成回路５はフレームメ毎り２゜３の読出
し番地や、本装置の同期信号、ブランキングパルスなど
を生成する回路であり、第１のパルス生成回路４と同期
して動作するように構成する。この同期は２インＬ１を
介して連成されている。

第１のマルチプレクサ７は、撮像素子ｌの出力をフレー
ムメモリ２のデータ入出力端子に接続し、クレームメモ
リ３のデータ入出力端子を信号処理回路６０入力に接続
するか、めるいは撮像素子゛１の出力をフレームメモリ
３のデータ入出力端子に接続し、７レームメモリ２のデ
ータ入出力端子を信号処理回路６の入力に接続するかを
選択する装置である。

第２のマルチプレクサ８は第１のパルス生成回路４で生
成した書込み用番地をフレームメモリ２の番地人力渇子
に接続し、ｆａ２のパルス生成回路５で生成した読出し
用番地をフレームメモリ３０番地入力端子に接続するか
、ｂるいは書込み用番地をフレームメモリ３０番地入力
端子Ｋｍ続し、絖出し用番地をフレームメモリ２０番地
入力端子に接続するかを選択する装置である。

次に、本案流上の動作を第２図のタイミング図を参照し
て説明する。

まず、第１図の端子９から蓄積時間をｍ倍にする旨の側
御信号が入力すると、第１のパルス生成回路４は垂直同
期信号のｍ倍の信号を、ラインＬ２ｊｉ＋ＰよびＬ３を
通って第１のマルチプレクサ７および第２のマルチプレ
クサ８に送り、該第１および第２のマルチプレクサ７．
８の動作を制御する。

これによシ、第１のマルチプレクサ７は垂直同期信号の
周期のｍ倍の時間、撮像索子ｌの出力を第１のフレーム
メモリ２に接続すると共に、第２のフレームメモリ３の
出力を信号処理回路６に接続する。該垂直同期信号のｍ
倍の時間が経過すると、次の同じ長さの時間、撮像素子
１の出力は第２のフレームメモリ３に接続され、第１の
フレームメモリ２は信号処理回路６に接続される。この
動作は交互に行なわれる。

ま九、第１のパルス生成回路４から撮像素子１へ、ライ
ンＬ４を介して通常の画素読出しクロックをｍ倍に伸長
したクロックが駆動パルスとして供給され、撮像索子ｌ
の各画素情報は該クロックにより順次読み出される。こ
のため、撮像素子１の各画素は前記垂直同期信号の周期
のｍ倍の時間を周期として読み出されることにな９、該
撮像素子１の蓄積時間は通常のｍ倍になる。また、該ク
ロックと同期して形成された書込み番地はラインＬ５を
介してマルチプレクサ８に送られ、該マルチプレクサ８
によって選択された、第１および第２のフレームメモリ
２および３の一方に供給される。

一方、第２のパルス生成回路５からは通常の絖出し周期
で更新される読出し番地がラインＬ６およびマルチプレ
クサ８を介して、該第１あるいは第２のフレームメモリ
２．３に供給される。したがって、第１あるいは第２の
フレームメモリ２゜３からは、２１ｇ！の垂直同期信号
期間に１フレーム分読み出されることになる。該第１あ
るいは第２のフレームメモリ２．３から読み出されたデ
ータはマルチプレクサ７を通りて信号処理回路６に送ら
れ、線信号処理回路６によって前述の処理な受けた後、
出力端子１０を通ってディジタルＶＴＲ。

ディジタルＴＶあるいはアナログのＴＶ等に送られる。

さて、端子９から入力された蓄積時間制御情報がｍ　ｗ
　１のともには、第２図に示ちれているように、第１お
よび＄２のクレームメモリ２．３に、１フレ一ム期間の
周期で書込みおよび読出しが交互に行なわれる。次に、
ｍ＝２のときは、第１２よび第２のフレームメ−１！１
２．３への書込みは２７レ一ム期間で行なわれ、読出し
は１フレ一ム期間で行なわれる。さらに、ｍ＝３のとき
は、第１および＄２のフレームメそり２．３への書込み
は３フレ一ム期間で行なわれ、読出しはｌフレーム期間
で行なわれる。

このため、フレームメモリ２，３からの絖出しは、ｍ−
２の時には同一のデータが２フレーム分読み出され、ｍ
＝３の時には同一のデータが３７レーム分読み出される
ことになる。

以上のように１本実施例によれば、ｍを２以上にするこ
とによシ、撮像索子ｌの蓄積時間をｍ倍にすることがで
き、ショット雑音を４倍に低減することができる。

次に１第３図は、例えば特公昭６０−４３７０４号公報
に記載されているような２行同時読み出しを行なう場合
の第２図と同様のタイミング図を示すものである。この
場合には、１回の垂直走査で撮像素子の全画素データを
読み出すことができるので、ｍ　ｓａ　ｌのときには、
第１および第２のフレームメモリ２．３への書込みおよ
び読み出しは１フィールド期間の周期で行なわれる。ま
た、ｍ　＝　３のときは書込みは３フィールド期間で行
なわれ、読み出しは１フィールド期間で行なわれる１つ
また、ｍ−８の時は、書込みは８７４−ルド期間（≠４
フレーム期間）で行なわれ、読み出しは１フィールド期
間の周期で行なわれる。

この場合にも、第２図のタイミングで本実施例を動作さ
せた時に得られた効果と同様の効果が得られることは明
かである。

第４図および第５図は本発明の第２実施例を示し、第４
図はその構成図、第５図はメモリのタイミング図を示す
。

第４図に訃いて、２０．２１はそれぞれｔｓｌ。

第２のツインメモＵ、２２．２３はそれぞれ第１゜第２
のフィールドメモリ、２４〜２７は、それぞれｊｌｌ〜
第４のマルチプレクサを示し、他の符号は籐１図と同−
吻又は同等物を示す。

なお、第１のパルス生成回路４かもマルチプレクサ２４
〜２７に供給される制御信号および纂２のパルス生成回
路５から信号処通回路６に供給されるパルス群は、判り
やすさのために図示を省略されている。

この実施例は前記した第１実施例と比べてメモリの記憶
容量を半減した点に特徴がある。すなわち、第１および
第２のフィールドメモリ２２と２３は２つ合わせて撮４
ａ素子１の全画素に対応する記憶容量を有する。該第１
および第２のフィールドメモリ２２と２３の番地割合て
は、１水平走査期間ごとにメそりを替えるいわゆろ線順
次の記憶方式をとっている。これにより、１水平走査期
間分のバッファメモリを２個（ラインメモリ２０゜２１
）設けるだけで、第５図のタイミング図に示すように蓄
積時間のｍ倍化が可能となる。

すなわち、２つのラインメモリ２０．２１にはｍ水平走
査期間ごとに交互に書込み、書込み完了時から、フィー
ルドメモリ２２．２３が読み出し期間でない水平走査期
間のりち最も早い水平走査期間に、第１のラインメモリ
２０から第１のフィールドメモリ２２へ、第２のライン
メモリ２１から第２のフィールドメモリ２３ヘデータを
転送する。

一方、第１および第２のフィールドメモリ２２゜２３か
らのデータの読み出しはｌ水平走査期間毎に交互に行な
う。

以上のＬうに、本実施例によれは、撮像索子１の蓄積時
間をｍ倍にでき、前記第１実施例と同様の効果を得るこ
とができる上に、メ七り容量を半減できるという効果が
６る１゜ なお、該第２実施例と同様の考え方により２つのフィー
ルドメモリの記憶方式を点順次、あるいは点順次と線順
次の中間としても、同様にメモリの記憶容量なほぼ半減
させることができるのは言ワまでもない。

第７図は本発明の第３実施例を示す。この実施例が前記
第１実施例と異る所はアナログ出力の撮４ａ索子１１を
用い、七の出力を増幅してＡ／Ｄ変換するようにした点
であり、他は同−又は同等である。したがって、本実施
例の動作説明は省略する。

撮像索子１１の例としては、今出他「水平転送Δ１０Ｓ
形カメラのカラー化方式の検討ＪＴＶ学技報Ｅ　Ｄ　９
３８　（昭和６１年２月）に記されたものな用いること
ができる。このよ５なＭＯ３形熾像素子を用いた場合の
雑音は、上記文献に示されているよりに周波数に比例し
たスペクトラムを有するいわゆる三角雑音が支配的であ
る。

したがって、蓄積時間をｍ倍化して、撮４ａ素子１１か
らの読み出し速度を１７ｍとすれは、信号量がｍ倍、雑
音量が１／４倍となり、Ｓ／Ｎ比はｍ３′２倍改善され
る。例えは蓄積時間を従来の１／６０秒から１／６秒に
増すだけで約３０倍のＳＡ比改善が得られる。

落８図３よび第９図は本発明の第４実施例であり、被写
体の動きあるいは照度に応じて蓄積時間を自動的に設定
するようにし九ものである。

図において、５１は撮偉素子、５２は蓄積時間設定回路
、５３は動き検出回路、５４は比較器、５５は照度検出
回路を示す。

＃Ｘ撮像素子５１の一例としては第９図に示すように、
特願昭５９−２２６６８３号の図面の第１２図に記され
た実施例の受光部６２０周辺に別の受光部６１を設けて
、この出力を端子６５から取出せる工うＫしたものを用
いることができる。受光部６１は単に１つの大きなフォ
トダイオードでも良いし、複数；固の７オトダイオ一ド
列でも構わない。

端子６５から取出された出力を第８図の動き検出回路５
３に入力して被写体の動きを検出する。なお、第９図の
６３はυ勺変換部、６４は出力部を示し、出力端子６６
から出力された楢号はマルチプレクサ７に供給される。

動き検出回路５３は例えば増幅器とバンドパスフィルタ
で構成され、受光部６１に入射する光・量の変化を検出
する。動き検出回路５３では画面端部の動きしか検出す
ることができないが動１！！に対して高速に応答するこ
とができる点に利点がある。

画面中央部の動きは比較器５４を用いて第１および第２
のフレームメモリ２，３の内容を比較することにより検
出する。検出のタイミングは、例えば撮儂素子５１のブ
ランキング期間に行なう。

比較器５４による動き検出は、蓄積時間の長さに応じて
応答が遅れる点が不利でらるが、画面のすべての画素の
変化を検出できる点が有利である。

照度検出回路Ｓ５は、通常のスチルカメラやビデオカメ
ラに用いられている公知の回路である。

動き検出回路５３、比較器５４および照度検出回路５５
の出力を＃積時間設定回路５２に入力して蓄積時間を設
定する。そして、照度が低い時には蓄積時間を長く、動
きがある時には蓄積時間を短く設定する。

第１１図は該蓄積時間設定回路５２の一具体例を示す。

＃蓄積時間設定回路５２には、照度検出回路５５から照
度情報が、動き検出回路５３と比較器５４から動き情報
が供給される。動き情報は、例えば動きがちる場合は″
１−．動きがない場合は１０”と定められている。照度
情報は、例えは４０ｄＢのＳ／Ｎが得られる照度を＃１
準照ＩＩＩＬＥ０として、このときの情報を’　１１１
１１１”とする。Ｅｖ／２では−０１１１１１”、Ｅ、
／４では’　００１１１１　’となる。Ｅ諷上の照度で
は−１１１１１１’で飽和させる。

該′４積時間設定回路５２は第１１図に示されているよ
うな論理ｉｇｌ路で構成されており、該回路５２の出力
の蓄積時間情報は第１のパルス生成回路４に入力する。

該第１のパルス生成回路４の中の蓄積時間制御回路が第
１０図のよりに構成されているとすると、１倍の蓄積時
間を得るには４積時間情報を”１１１１１１０−　　、
２倍テ＋！−１１１１１０１−，６４倍では’　０００
０００１”とすればよい。

第１１図の実施例の真理表を第１２図に示す。

図中Ｘ印は１″′でも０＃でも良いことを示す。

さて、被写体の動きが検出され、２つの動き情報のいず
れか、又は両方カー１′となった場合には、ノアゲート
５２１によｐ＃横４間情報のＬＳＢが“０”。

イノパータ５２２、オアゲート５２３〜５２７にエリ他
のビットが１＃となる。１すなわち蓄積時間情報はＷ″
１１１１１１０”となり、蓄積時間は標準状態（ｍ±１
）となる。

また、動きがない場合でも照度がＥ。／２以上の場合は
、同様にｍ＝＋＝ｌとなる。動きがなく、かつ照度がＥ
ｃｙ／２未満の場合照度情報のＭＳＢは＠Ｏｍで套るか
も、蓄積時間情報のＬＳＢは１″、次のビットは＠Ｏ＃
となるからｍは２以上になる。照度がＥＪ４　以上であ
れば照度情報のＭＳＢの次のビットが１”であるから、
蓄積時間情報は”　１１１１１０１　”となりｒａ　＝
　２となる。

同様に照度がＥＱ／４未満Ｅ６／８以上のときはｍＭ４
、ＢＪ８未満ＥＪ１６以上のときはｍ＝８、Ｅ６／１６
未′６ＩＩＥ、／３２以上のときはｍ＝１６、Ｅ／３２
未？ＩＩＫ、／６４以上のときはｍ＝３２．８７６４未
満のときはｚｎｓ＝６４となる。

このようにして、本実施例によれば低照度でもＳ／Ｎの
良い再生画を得ることができる。しかも動きがある場合
には即座に蓄積時間な標準に戻して残儂のない再生画を
得ることができる。

〔発明の効果〕

以上説明したように１本発明によれば、撮儂素子の蓄積
時間をｍ倍にすることができ、シ１ット雑音は４倍、三
角雑音はｍ　倍の感度向上を達成することができる。

また、被写体照度や被写体の動きに応じて、自動的に蓄
積時間を設定することができる。

【図面の簡単な説明】

第１図、第４図、第７図および第８図はそれぞれ本発明
の第１．第２．第３および第４実施例のブロック図、第
２図および第３図は前記第１実施例のタイミング図、第
５図は前記第２実施例のタイミング図、第６図は、第１
図の第１および第２フレームメ毫すの一具体例を示すブ
ロック図、第９図は第８図の撮儂素子の一具体例を示す
図、第１０図は前記第１〜４実施例の第１のパルス生成
回路中に設けられた蓄積時間制御回路の一具体例を示す
ブロック図、籐１１図は第８図の蓄積時間設定回路の一
具体例を示す回路図、第１２図は第１１図の真理表を示
す。 １．１１．５１・・・撮儂素子、２，３・・・第１．第
２のフレームメモリ、２０．２１・・・第１．第２のラ
インメモリ、２２．２３・・・第１．菖２のフィールド
メモリ、５２・・・蓄積時間設定回路、５３・・・動き
検出回路、５５・・・照度検出回路、６・・・信号処理
回路 代理人弁還士　　平　木　道　人 垂直圏訓１Ｓ号　　「ロロロ「「置ロロロロロロロロ「
第３図 重直園期桔号 第５図 木千爪Ｉ月信号 ！　　　　　　　　　　　　　　　　　　　５第１１図 第１２図

Claims (4)

【特許請求の範囲】
1. （１）２次元に配置された光電変換素子アレイと、該光
   電変換素子アレイで得られる画素情報をディジタル化し
   て順次読出す手段とから成る固体撮像装置において、画
   素情報を少くとも１フィールド蓄積する容量を有する少
   くとも２個のメモリと、該メモリを少くとも交互に出力
   側の回路に接続する第１の切替手段と、前記撮像素子の
   蓄積時間を通常のｍ倍（ただし、ｍ＞１）にする制御信
   号と前記２個のメモリに対する書込み番地とを少くとも
   発生する手段と、該メモリに対して通常の読出し速度で
   読出す読出し番地を少くとも発生する手段と、該メモリ
   に供給される前記書込み番地と読出し番地を交互に切替
   える第２の切替手段とを具備し、前記第１および第２の
   切替手段を所定のタイミングで切替えるようにしたこと
   を特徴とする固体撮像装置。
2. （２）前記２個のメモリがフレームメモリであり、前記
   第１の切替手段が該フレームメモリの一方を撮像素子側
   に、他方を出力側の回路に交互に接続する機能を有し、
   前記第１および第２の切替手段が１フィールド期間の整
   数倍の周期で切替えられるようにしたことを特徴とする
   前記特許請求の範囲第１項記載の固体撮像装置。
3. （３）前記２個のメモリがフィールドメモリであり、前
   記撮像素子と該フィールドメモリの各々との間に、マル
   チプレクサを介してラインメモリを設けたことを特徴と
   する前記特許請求の範囲第１項記載の固体撮像装置。
4. （４）前記撮像素子の近辺に動き検出手段および照度検
   出手段の少くとも一つを設け、動きがあつた場合には、
   蓄積時間を短くし、低照度の時には蓄積時間を長くした
   ことを特徴とする前記特許請求の範囲第１項〜第３項の
   いずれかに記載の固体撮像装置。