JP2807325B2

JP2807325B2 - 固体撮像装置

Info

Publication number: JP2807325B2
Application number: JP2239885A
Authority: JP
Inventors: 望原田; 幸雄遠藤; 祐二井手
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1990-09-12
Filing date: 1990-09-12
Publication date: 1998-10-08
Anticipated expiration: 2013-10-08
Also published as: JPH04120883A; US5150388A

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は固体撮像装置に係り、特に低ノイズ化された
固体撮像装置に関する。

（従来の技術）固体撮像装置にとって感度は最も重要な性能である。
特に多画素素子では、画素高密度化が必要である。画素
が小さくなると１個の画素に入ってくる光量が減り、こ
れにより信号電荷数が少なくなってノイズが増える問題
がある。

第11図に固体撮像装置の概略構成図を示す。

画像に対応する信号電荷を蓄積する多数の画素10が水
平および垂直に配列される。画素の垂直アレイに隣接し
て垂直CCDレジスタ102₁〜102_Nが配置されている。垂直C
CDレジスタ102₁〜102_Nは画素10から送り込まれる信号電
荷を垂直方向に転送する。垂直CCDレジスタ102₁〜102_N
の出力端は水平CCDレジスタ103に近接しており、垂直転
送電荷がこの水平レジスタ103に送り込まれる。水平レ
ジスタ103は垂直CCDレジスタ102₁〜102からの信号電荷
を水平方向に転送する。水平レジスタ103に信号電荷検
出部104が接続され、これは水平レジスタ103から送り込
まれる信号電荷を検出し、画像信号として出力する。

第12図に従来の固体撮像装置の電荷検出部付近の模式
図（ａ図）、出力波形（ｂ図）、信号ノイズ比S/Nと信
号電荷数N_Sの関係図（ｃ図）を示す。

ａ図に示すように電荷検出部はよく知られているフロ
ーティング・ディフージョン（以下FDと呼ぶ）形であ
り、信号電荷を転送電極105₁,105₂…105_n-1,105_n（通常
１段の転送段数は複数の転送電極より構成されている）
のチャネルに沿って転送された出力電極106を経てFD部1
08に注入される。この電荷パケット注入によりFD部108
の電位が変調され、この電位をアンプAO107で検知して
出力V00として信号が読み出される。

この間リセットゲートRGはオフ状態で、信号電荷パケ
ットは次の信号電荷パケットがFDに注入される前にRGを
オンにしてリセット・ドレインRDより除去される。この
動作を転送電極105₁,105₂…105_n-1,105_nに印加するクロ
ックパルスに同期して繰り返すとｂ図に示すような出力
波形V00が得られる。出力信号S₁,S₂,S′₂,S₃,S₄,S₅,S′
₅,S″₅,S₆,（ここでS₂とＳ′_２、S₅とＳ′_５とＳ″_５は
それぞれ出力値が同じことを意味している）は信号電荷
数N_Sに比例している。信号電荷数N_S（正確には転送され
てくる電荷数、この説明では判り易く暗時電荷は無いと
している）に対して、この信号電荷自身が持つノイズ等
価電子数はである。すなわち、S/Nはとなり、ｃ図に示すようにN_Sが小さくなると共にS/Nが
低下する。

固体撮像装置としては、例えば動画用としてハイビジ
ョン、静止画用として電子カメラなどがある。ハイビジ
ョン用は高解像度が要求される。通常、感光部面積が決
められていて、その中で解像度を上げようとすると画素
面積が小さくなる。

単位面積当たりの光量が同じだとN_Sが減少してS/Nが
低下する。電子カメラ用においてはノイズがrms値でな
くピーク値になるため、S/N向上に対する要求は更に大
きい。例えばアンプA0のノイズをゼロにしてもN_Sで決ま
るノイズは残る。ハイビジョン、電子カメラ用において
N_Sが10個、100個レベルの信号をS/N良く再生したいとい
う要求は高いが、実際は前述のごとくN_S自体の本質的ゆ
らぎによるノイズS/Nが決められており、大きい問題で
ある。

（発明が解決しようとする課題）以上の様に従来の固体撮像装置においては、信号電荷
自体がもつゆらぎによるノイズでS/Nが決められる問題
があった。

本発明はこの様な課題を解決する固体撮像装置を提供
することを目的とする。

［発明の構成］（課題を解決するための手段）本発明は上記事情に鑑みて為されたもので光画像を信
号電荷として出力する撮像手段と、この撮像手段に接続
され信号電荷を転送する複数の転送段から成る電荷転送
手段と、この転送段の複数の位置に設けられた転送され
た信号電荷を非破壊で複数の信号出力として読み出す手
段と、この読み出された複数の信号出力の差を検知する
手段と、この検知された信号に基づき複数の信号電荷を
信号電荷加算部にて加算し出力信号として読み出す手段
と、この信号電荷の加算により空信号となった出力信号
列に加算された出力信号を入れ込む手段と、加算された
出力信号列及び加算された出力信号が入れ込まれた出力
信号列の出力信号レベルを加算段数に応じて低減する手
段とを具備したことを特徴とする固体撮像装置を提供す
る。

（作用）この様に本発明では、電荷転送手段の複数の位置に設
けられ信号電荷を非破壊で複数の信号出力として読み出
す手段により読み出された信号電荷の信号出力の差を検
知し、この検知信号に基づき信号電荷の加算を行なって
いる。ここでノイズは、出力部ノイズ又は外部回路ノイ
ズが支配的であり、これらノイズは加算回数に関係なく
一定であるのに対し、信号は加算回数に比例して増加す
るため、SNは加算回数に比例して向上される。

（実施例）以下、本発明の実施例について図面を参照して説明す
る。

第１図は本発明の第１の実施例の固体撮像装置信号電
荷検出部の概略構成図である。なお信号電荷検出部以外
は第10図に示した固体撮像装置と同一の構成をとってい
る。

半導体基板１上には、転送電極2,3,4₁,4₂,5,6,出力電
極７リセットゲート８が形成されている。出力電極７に
は通常直流電圧が印加されている。また、出力電極７と
リセットゲートRG8に挟まれてFD部９が形成され、ここ
では通常のフローティング・ディフージョンを用いて信
号電荷を検出している。また、リセットゲート８に隣接
してリセットドレイン（RD）10が形成されている。隣接
した転送電極4₁,4₂にはそれぞれ信号電荷パケットを破
壊することなく取り出すアンプ11₁,11₂が接続されてい
る。更に、このアンプ11₁,11₂の出力は連続した２つの
信号電荷パケットの信号レベル差を検知する信号レベル
差検知回路12に接続されている。この信号レベル差検知
回路12の第１の出力P₁はゲート回路13に接続され、更に
このゲート回路13の出力は、転送電極６に接続され、同
一レベルで連続した複数段の信号電荷パケットの加算の
際の制御が行なわれる。転送電極６で加算された信号電
荷は出力電荷７を介してFD部91供給される。この加算さ
れた信号電荷は遅延線14と一時メモリ15に供給される。
また、信号レベル差検知回路12の第２の出力P₂は一時メ
モリ15に接続され、この第２の出力信号のタイミングに
基づき、一時メモリ15に格納された信号電荷と遅延線14
に供給された信号電荷の加算が行なわれる。この加算さ
れた信号電荷はゲイン制御回路16に供給され、信号レベ
ル差検知回路12の第３の出力信号P₃に基づき所定のレベ
ルに変換される。

第２図は本発明の第１の実施例の信号電荷検出部を用
いた場合の検出部の各部の出力信号波形である。

転送電極６下チャネルで加算がない場合のFD部９出力
をV00とする。ここでは例えば信号出力S₁,S₂,S′₂,S₃,S
₄,S₅,S′₅,S″₅,S₆とあり、その中でS₂とＳ′_２、S₅、
とＳ′_５とＳ″_５が同じ出力値を持っているとする。こ
の同じ出力値であることを信号レベル差検知回路12で検
知して、検知信号によりゲート回路13を制御して転送電
極６にてS₂とＳ′_２の信号電荷を、そしてS₅,S′₅,S″
_５の信号電荷を加算する。この加算動作により波形V01
のようになり、V00におけるS₂のところの出力はなく、
Ｓ′_２の出るタイミングでの出力Ｓ′_a2はS₂の２倍にな
る。同様にV00におけるS₅,S′_５のところの出力はなく
Ｓ″_５の出るタイミングでの出力Ｓ′_a5はS₅の３倍にな
る。V01の信号は遅延線14と一時メモリ15に入力され
る。一時メモリ15は一ライン又は一フィールドの容量を
もっている。V01におけるS₂,S₅,S′_５対応するタイミン
グに一時メモリ４よりS₂時には信号出力Ｓ″_a2をS₅,S′
_５時にはＳ″_a5を出力V01を遅延した信号に加算するこ
とによって一ライン又は一フィールド後の出力V02を得
る。次にＳ″_a2、Ｓ′_a2の出力を1/2にＳ′_a5,S″_a5,S
_a5の出力を1/3にゲイン制御回路16にて行い、出力V03
を得る。これによりV00においての信号出力S₂,S′₂,S₅,
S′₅,S″₅,S_a2,S_a5に変換される。

以上に示した様な信号電荷の加算方法によれば、以下
に示した様にS/Nの向上をはかることができる。即ち、
暗時出力が十分に小さいとするとノイズは出力部ノイ
ズ、または外部回路ノイズで決められることになる。こ
れらノイズは加算回数に関係なく一定であり、十分低く
出来る。このためＳ′_a2,S′_a5のS/Nは加算段数に比例
して向上される。また、前述のゲイン制御回路での処理
でのノイズ発生はここで議論している信号レベルでは問
題にならないように下げられる。これによって再生画像
のS/N向上が行われる。特に信号電荷の少ない、例えば
暗い被写体を撮像してい場合に対して画質向上の効果が
大きい。具体的には信号電荷パケット自体のゆらぎによ
るノイズが前述した出力部ノイズ、外部回路ノイズに対
して大きく、再生画像のノイズ・レベルを支配的してい
るような場合において本発明は画質改善効果が大きい。
実際の１枚の画像の中に明るい所、暗い所が混在してお
り、特に暗い部分のS/N向上が画面全体の画質向上に繋
がる。

なお、本実施例において転送電極５は、転送電極4,4₂
下のチャネルから非破壊でとり出された信号がアンプ11
₁,11₂,信号レベル差検出回路12,ゲート回路13を介して
転送電極６に供給されるタイミングと転送電極４下のチ
ャネルの信号電荷が順次転送され転送電極６下のチャネ
ルに到達するタイミングを合わせるために用いられてお
り、必ずしも１個である必要はなく複数個あってもよ
い。

また、信号レベル差検知回路12からはどの画素番地の
信号がどれだけ連続しているかの信号が得られるので、
この信号を端子V04より取り出し、これを画像データ圧
縮信号として用いることができる。

また、信号レベル差を検出するための電極は２個の場
合について述べたが３個以上の転送電極を用いて信号電
荷レベルの比較を行なってもよい。

更に、加算に用いられる転送電極６は１個の場合につ
いて述べたが、複数電極で構成されていてもよい。

第３図は、本発明の信号電荷検出部の各電極に印加す
る電圧とその時の電位ポテンシャルを示した図である。

第３図（ａ）は、転送電極６下のチャネルにおいて信
号電荷が加算されない場合の各電極に印加する電圧を示
している。転送電極５には例えば電位差V_hの矩形パルス
が印加されている。また、転送電極６及び出力電極７に
は各々例えば電位差V_h/4,V_h/2の直流電圧が印加されて
いる。この際の電位ポテンシャルは第３図（ｂ）の様に
なり、転送電極５下のチャネルに蓄積された信号電荷
は、次のタイミングでFD部９へ転送される。

第３図（ｃ）は転送電極６下のチャネルにおいて信号
電荷が加算される場合の各電極に印加する電圧を示して
いる。転送電極５には例えば電位差V_hの矩形パルスが印
加されている。また、転送電極６には、信号レベル差検
出回路12の出力信号によりゲート回路13が制御され所定
期間のみ電位差が2V_hに設定される。今の場合、同レベ
ルで２段の信号電荷が検知されたものとしている。ま
た、出力電極７には、電位差V_h/2の直流電圧が印加され
ている。この際の電位ポテンシャルは第３図（ｄ）の様
になり、転送電極５下のチャネルに蓄積された信号電荷
は、T₁のタイミングで転送電極６下のチャネルに蓄積さ
れ、更にT₂のタイミングで再び転送電極６下のチャネル
に蓄積されることにより信号電荷の加算が行なわれるこ
とになる。

第４図は、本発明の第２の実施例の電荷転送素子を用
いた半導体装置の信号電荷検出部の概略構成図である。

これは単板カラーCCDのように同じ色信号を得る画素
が飛び飛びに配列されている例である。転送電極22,2
4₁,23,24₂,25,28,26₁,26₂,出力電極27₁,27₂がありその
内24₁,24₂下のチャネルにある信号電荷パケットが破壊
することなくアンプ11₁,11₂を介して取り出されてい
る。ここで24₁と24₂は１段の転送電極23を挟んで離れて
いる。27₁,27₂にはDC電圧が印加されている。ゲート電
極29は転送電極22,24₁,23,24₂,25,28下のチャネルを転
送されてきた信号電荷を転送電極26₁側へ転送するか転
送電極26₂側へ転送するかを制御している。ゲート電極2
9をオフにして全ての信号電荷を出力アンプ30から第５
図に示した出力V00のように信号S_g1,S_r1,S_g2,S_r2,S_g3,S
_r3,S_g4が読み出されているとし、S_g3とS_g4、S_r2とS_r3が
同じ信号値であるとする。S_g1,S_g2,S_g3,S_g4が緑（Ｇ）
信号、S_r1,S_r2,S_r3が赤（Ｒ）信号とする。ゲート電極2
9に印加するパルス電圧を制御してアンプ30からはS_g1,S
_g2,S_g3,S_g4が、アンプ31からはS_r1,S_r2,S_r3が出力させ
る。以下、ノイズ低減処理は第１図と同じく信号レベル
差検知回路12で信号レベル差を検知して、ゲート回路13
により転送電極26₁、26₂下のチャネルでの信号電荷パケ
ットの加算回数を制御する。これで得られた信号出力列
への加算信号の埋め込み処理を遅延線14と一時メモリ15
を用いて行う。次ぎにゲイン制御回路16で前述の加算信
号出力を所定の出力値に戻す。これにより第５図の信号
出力V_g,V_r示す信号出力S_g1,S_g2,S′_g3,S′_g3（Ｓ′_g3は
低ノイズ化されている）、S_r1,S′_r3,S′_r2（Ｓ′_r2は
低ノイズ化されている）を得る。

なお、本実施例においてはＧ信号とＲ信号の例につい
て述べたが、Ｇ信号とＢ信号の場合も同様の方法により
SNを向上させることができる。

また、本実施例においては、同じ色信号を得る画素が
１つとびに配列されている為、転送電極24₁と24₂の間に
は、１個の転送電極23しか配置されていないが、例えば
RGB信号の様に同じ色信号を得る誤差が２つとびに配列
されている場合は、転送電極24₁と24₂の間には、２個の
転送電極を配置すればよい。

また、加算に用いられる転送電極26₁,26₂は、それぞ
れ１個の場合について述べたが、複数個に分割されてい
てもよい。

第６図は、本発明の第３の実施例の電荷転送素子を用
いた半導体装置の信号電荷検出部の概略構成図である。

これは、２線CCDレジスタに本発明を適用した場合で
ある。

第一の水平CCDレジスタには転送電極32,33,34₁,34₂,3
5,36,出力電極37があり、出力電極37にはDC電圧が印加
されている。第二の水平CCDレジスタには転送電極42,4
3,44₁,44₂,45,46,出力電極47があり、出力電極47にはDC
電圧が印加されている。それぞれの出力はアンプ48₁,48
₂を介して読み出される。信号レジスタ差検知回路12に
より転送電極34₁と34₂下にある信号電荷レベル差、そし
て転送電極44₁と44₂での信号電荷レベル差を検出する。
本信号レベル差検知回路は同時に34₁と44₁の信号電荷レ
ベル差をも検知出来る。ここで、第１の水平CCDレジス
タと第２水平のCCDレジスタにおいて同じ信号電荷レベ
ルの画素信号電荷パケットの加算を第１図で説明したと
同様の方法で行うと第１の水平CCDレベルからは第７図
に示す用に出力V01（信号S₁,S′_a2,S₃,S₄,S′_a5,S₆,こ
こでＳ′_a2,S′_a5はそれぞれ２段、３段画素に加算を行
っている）、第２の水平CCDレジスタからはＶ′01（信
号S₇,S₈,S₉,S₁₀,S₁₁,S₁₂,S′_a13,S₁₄ここでＳ′_a13は２
段画素加算を行っている）を得る。この後、第１図と同
じく低ノイズ画素信号埋め込みと、ゲイン制御により低
ノイズ化をおこなってもよい。その他、同じ信号電荷レ
ベル画素は２次元的に隣接してある事が多い点を考慮し
て、第１と第２のCCDレジスタの加算信号電荷レベルが
同じ場合、加算画素段数の多い信号を選び、それぞれ埋
め込む。これによって、画像全体のS/N向上を行う。出
力V01,V′01においては、Ｓ′_a5とＳ′_a13の１画素信号
電荷レベルが同じであり、この場合は加算段数の多い
Ｓ′_a5の信号を選び第７図のV03、Ｖ′03におけるS_a5と
する。その他、２段画素加算のS_a2は本発明の第１図の
実施例と同じ処理方法での低ノイズ化を行っている。

第８図は本発明の第４の実施例の電荷転送素子を用い
た半導体装置の信号電荷検出部の概略構成図である。

CCDレジスタの転送電極54₁,54₂下のチャネルの信号電
荷レベルを信号レベル差検出回路12で検出し、連続した
画素信号が同じの場合ゲート制御回路13により転送電極
56で複数段の画素信号電荷パケットを加算する。転送電
極56₁と転送電極54₂の間には少なくとも１段以上の転送
電極55がある。CCDの出力はアンプ59を介して読み出さ
れる。該出力は１画素信号期間だけ時間遅延する遅延線
DLを複数設ける。それぞれのDL間の出力はアンプ60₁,60
₂,60₃,60₄,60₅,60₆を介して、サンプル・ホールド回路6
1₁,61₂,61₃,61₄,61₅,61₆とスイッチ62₁,62₂,62₃,62₄,62
₅,62₆を通じて、出力アンプ63、出力端64から読み出さ
れる。サンプル・ホールド回路のオン、オフを制御する
サンプル・パルス発生回路65、スイッチを選択して切り
替えるためのスイッチ切り替え回路66がある。信号電荷
の加算処理を行なわない場合、ゲイン１のアンプ60₆よ
りサンプル・ホールド回路61₆,スイッチ62₆を通じて出
力アンプ63,出力端64から読み出される。

第９図に第８図の回路構成にて連続して６画素の信号
電荷レベルが同じ場合における、パルス波形、信号波形
を示す。出力アンプ59での出力OSでは第１図で説明した
と同様な信号電荷パケット加算処理により出力信号列Q
1,Q2,Q3,Q4,Q5,Q6,Q7,Q8,Q9,Q10を得る。ここで、Q3は
同じ信号電荷レベルが６画素連続している場合で６画素
分の信号電荷パケットを加算した信号出力である。この
場合、アンプ60₁のゲインは1/6であり、アンプ60₆のゲ
インは１である。アンプ60₁後の信号出力はｂ図のよう
にQ3の出力値の1/6の値、即ち本来の出力値になってい
る。だが、この出力のS/Nは６倍に向上している。ここ
でｃ図に示すようにS/H1〜S/H6をオンするパルス列P1〜
P10をパルス発生回路65より発生する。

ここでQ3までの期間オン・パルスP1〜P8を発生して、
続いた６画素期間はオフ、そしてP9、P10とオン・パル
スが続く。これにより、サンプル・ホールド回路61₁の
出力はｄ図のようにQ1,Q2、そしてQ3出力タイミング以
後６画素期間の出力ホールドされる。それから、ｅ図、
ｆ図に示すようにQ3前の画素信号期間SW1はオフ、SW6は
オン、続く６画素期間はSW1はオン、SW6はオフ、続いて
SW1がオフ、SW6がオンとする。

この期間では他のスイッチSW2〜SW5はオフである。こ
れによって、出力端23での出力V₀はｇ図に示すようにQ
1,Q2に続いて低ノイズ化された６画素出力Q3/6、次ぎに
Q4、Q5となる。これによって第１図と同じ低ノイズ化処
理が出来る。

以上、同じ信号電荷レベルが６画素連続している場合
について述べたが、２画素〜５画素連続して同じ信号電
荷レベルの画素があった場合も同様の方法で低ノイズ化
処理が可能である。

ここでアンプ60₂,60₃,60₄,60₅のゲインは各々1/5,1/
4,1/3,1/2とする。例えば２画素の場合はSW5とSW6を切
り替えて、２画素信号期間DLを通した信号出力とで低ノ
イズ処理を行えばよい。同様に３画素連続の場合はSW6
とSW4で、４画素連続の場合はSW6とSW3で、５画素連続
の場合はSW6とSW2のスイッチを切り替えて、かつ、サン
プル・パルス発生回路から所定のパルスを発生すれば、
低ノイズ画像を得る事が出来る。ここで、常にSW6から
の信号が基準信号となり、加算回数によりSW1〜SW5のい
ずれかの信号をいれ込んである。また、信号レベル差検
知回路12からの信号により、同一レベルでの信号が何画
素連続したかを知ることが可能となる。

以上の実施例は最大６画素加算までの対応であるが、
必要加算段数により遅延線（DL）、アンプ（Ａ）、サン
プル・ホールド回路（S/H）、スイッチ（SW）よりなる
回路ブロックの数を増減すればよい。

第10図は、本発明の第５の実施例の電荷転送素子を用
いた半導体装置の信号電荷検出部の概略構成図である。

第８図の本発明の実施例では加算画素数を増やすと共
に遅延線（DL）、アンプ（Ａ）、サンプル・ホールド回
路（S/H）、スイッチ（SW）よりなる回路ブロックの数
を増やさなければならない。これに対して本実施例はこ
のような回路ブロックの数を増やさないで同様な効果を
得る。CCDレジスタの転送電極54₁,54₂下のチャネルの信
号電荷レベルを信号レベル差検知回路12で検知し、連続
した画素信号が同じ出力の時、ゲート回路13により転送
電極56で複数段の画素信号電荷パケットを加算する。CC
Dの出力はアンプ59を介して読み出される。これまでは
第７図の実施例と同じである。ここで遅延時間可変遅延
線67₁と67₂、ゲイン値可変アンプ68₁、68₂を続ける。こ
れらアンプ68₁、68₂に繋げてサンプル・ホールド回路69
₁、69₂とスイッチ70₁、70₂がある。また、サンプルパル
ス発生回路65、スイッチ切り替え回路66は第７図の場合
と同じである。画素加算信号は信号レベル差検知回路12
の端子Ｎより出力され、それぞれの定数が可変する67₁,
67₂,68₁、68₂の端子M1,M2,M3,M4に入力し、これにより
所定の定数に変化することにより、第８図の実施例の場
合と同じ低ノイズ化が出来る。

［発明の効果］以上述べた様に、本発明によれば同じ信号電荷レベル
の複数個の画素信号電荷パケットをCCD内で加算出来る
ため画素信号のノイズ低減ができる。これからは更に高
解像度が要求され、それに伴い画素サイズが小さくな
る。これにおいては１画素当たりの信号電荷数は単位面
積当たりの光量が同じでも少なくなるため、本発明はこ
こで発生するノイズ低下の問題に対して効果は大きい。

【図面の簡単な説明】

第１図は本発明の第１の実施例の固体撮像装置の信号電
荷検出部の概略構成図，第２図は、本発明の第１の実施
例の信号電荷検出部各部の出力信号波形、第３図は、本
発明の第２の実施例の信号電荷検出部の各電極に印加す
る電圧とその時の電位ポテンシャルを示した図，第４図
は、本発明の第２の実施例の固体撮像装置の信号電荷検
出部の概略構成図，第５図は、本発明の第２の実施例の
信号電荷検出部各部の出力信号波形，第６図は、本発明
の第３の実施例の固体撮像装置の信号検出部の概略構成
図，第７図は本発明の信号電荷検出部各部の出力信号波
形，第８図は本発明の第４の実施例の固体撮像装置の信
号電荷検出部の概略構成図，第９図は本発明の第４の実
施例の信号電荷検出部の各部の出力信号波形，第10図は
本発明の第５の実施例の固体撮像装置の信号電荷検出部
の概略構成図，第11図は、固体撮像装置の概略構成図，
第12図は、従来例の固体撮像装置の電荷検出部の概略構
成図である。図において、１……半導体基板、2,3,4,5,6……転送電極,7……出力
電極,8……リセットゲート,9……FD部,10……リセット
ドレイン,11……アンプ,12……信号レベル差検知回路,1
3……ゲート回路,14……遅延線,15……一時メモリ,16…
…ゲイン制御回路。

Claims

(57)【特許請求の範囲】

【請求項１】光画像を信号電荷として出力する撮像手段
と、この撮像手段に接続され前記信号電荷を転送する複
数の転送段から成る電荷転送手段と、この転送段の複数
の位置に設けられ前記転送された信号電荷を非破壊で複
数の信号出力として読み出す手段と、この読み出された
複数の信号出力の差を検知する手段と、この検知された
信号に基づき前記複数の信号電荷を信号電荷加算部にて
加算し出力信号として読み出す手段と、この信号電荷の
加算により空信号となった前記出力信号列に前記加算さ
れた出力信号を入れ込む手段と、前記加算された出力信
号列及び前記加算された出力信号が入れ込まれた出力信
号列の出力信号レベルを加算段数に応じて低減する手段
とを具備したことを特徴とする固体撮像装置。
【請求項２】電気転送段は２線の水平CCDより構成さ
れ、前記検知された信号に基づき信号加算が行なわれる
場合は第１の水平CCDの加算段数と第２の水平CCDの加算
段数のうち加算段数の多い方の前記水平CCDの出力信号
を空信号となった２線の水平CCDの出力信号列に前記加
算された出力信号として入れ込むことを特徴とする請求
項１記載の固体撮像装置。
【請求項３】前記加算された出力信号を入れ込む手段及
び出力信号レベルを低減する手段は、可変遅延線，アン
プ，サンプルホールド回路より構成され、前記検知され
た信号に基づき、加算段数に応じて前記可変遅延線の遅
延量及び前記アンプのゲインを変化させる様にしたこと
を特徴とする請求項１記載の固体撮像装置。
【請求項４】前記複数の信号出力の差を検知する手段に
より検知された信号を信号帯域圧縮信号として用いるこ
とを特徴とする請求項１記載の固体撮像装置。