JPH04120883A - 固体撮像装置 - Google Patents

固体撮像装置

Info

Publication number
JPH04120883A
JPH04120883A JP2239885A JP23988590A JPH04120883A JP H04120883 A JPH04120883 A JP H04120883A JP 2239885 A JP2239885 A JP 2239885A JP 23988590 A JP23988590 A JP 23988590A JP H04120883 A JPH04120883 A JP H04120883A
Authority
JP
Japan
Prior art keywords
signal
output
output signal
transfer
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2239885A
Other languages
English (en)
Other versions
JP2807325B2 (ja
Inventor
Nozomi Harada
望 原田
Yukio Endo
幸雄 遠藤
Yuji Ide
井手 祐二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2239885A priority Critical patent/JP2807325B2/ja
Priority to US07/757,614 priority patent/US5150388A/en
Publication of JPH04120883A publication Critical patent/JPH04120883A/ja
Application granted granted Critical
Publication of JP2807325B2 publication Critical patent/JP2807325B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/04Shift registers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は固体撮像装置に係り、特に低ノイズ化された固
体撮像装置に関する。
(従来の技術) 固体撮像装置にとって感度は最も重要な性能である。特
に多画素素子では、画素高密度化が必要である。画素が
小さくなると1個の画素に入ってくる光量が減り、これ
により信号電荷数が少なくなってノイズが増える問題が
ある。
第11図に固体撮像装置の概略構成図を示す。
画像に対応する信号電荷を蓄積する多数の画素10が水
平および垂直に配列される。画素の垂直アレイに隣接し
て垂直CCDレジスター02□〜102Nが配置されて
いる。垂直CCDレジスター02〜102Nは画素10
から送り込まれる信号電荷を垂直方向に転送する。垂直
CCDレジスター02〜102Nの出力端は水平CCD
し■ ジスタ103に近接しており、垂直転送電荷がこの水平
レジスター03に送り込まれる。水平レジスター03は
垂直CCDレジスター021〜102からの信号電荷を
水平方向に転送する。水平レジスター03に信号電荷検
出部104が接続され、これは水平レジスター03から
送り込まれる信号電荷を検出し、画像信号として出力す
る。
第12図に従来の固体撮像装置の電荷検出部付近の模式
図(a図)、出力波形(b図)、信号ノイズ比S/Nと
信号電荷数N の関係図(0図)を示す。
a図に示すように電荷検出部はよく知られているフロー
ティング・デイツージョン(以下FDと呼ぶ)形であり
、信号電荷を転送電極105 t 。
10−5  ・・・105  .105  (通常1段
の転n−10 送段数は複数の転送電極より構成されている)のチャネ
ルに沿って転送され出力電極106を経てFD部108
に注入される。この電荷パケット注入によりFD部10
8の電位が変調され、この電位をアンプAO107で検
知して出力VOOとして信号が読み出される。
この間リセットゲートRGはオフ状態で、信号電荷パケ
ットは次の信号電荷パケットがFDに注入される前にR
Gをオンにしてリセット・ドレインRDより除去される
。この動作を転送電極105 .105  ・・・10
5  .105  に印1    2     n−1
n 加するクロックパルスに同期して繰り返すとb図に示す
ような出力波形vOOが得られる。出力信号”’  ”
”2””’2’  3’  4   5’l     
     ss、s S’  、S’  、S  (ここで82とS′2.S
 とS′ とS′ はそれぞれ出力値が同じことを意味
している)は信号電荷数N に比例している。信号電荷
数N (正確には転送されてくる電荷数、この説明では
判り易く暗時電荷は無いとしている)に対して、この信
号電荷自身が持っノイズ等価電子数は、/l−である。
すなわち、S/NはJ11’V−となり、0図に示すよ
うにN が小さS                 
                   Sくなると共
にS/Nが低下する。
固体撮像装置としては、例えば動画用としてハイビジョ
ン、静止画用として電子カメラなどかある。ハイビジョ
ン用は高解像度が要求される。通常、感光部面積が決め
られていて、その中で解像度を上げようとすると画素面
積が小さくなる。
単位面積当たりの光量が同じだとN が減少してS/N
が低下する。電子カメラ用においてはノイズがrms値
でなくピーク値になるため、s/N向上に対する要求は
更に大きい。例えばアンプAOのノイズをゼロにしても
N で決まるノイズは残る。ハイビジョン、電子カメラ
用においてN8が10個、100個レベルの信号をS/
N良く再生したいという要求は高いが、実際は前述のご
とくN8自体の本質的ゆらぎによるノイズでS/Nが決
められており、大きい問題である。
(発明が解決しようとする課題) 以上の様に従来の固体撮像画においては、信号電荷自体
がもつゆらぎによるノイズでS/Nが決められる問題が
あった。
本発明はこの様な課題を解決する固体撮像装置を提供す
ることを目的とする。
[発明の11号成コ (課題を解決するだめの手段) 本発明は上記事情に鑑みて為されたもので光画像を信号
電荷として出力する撮像手段と、この撮像手段に接続さ
れ信号電荷を転送する複数の転送段から成る電荷転送手
段と、この転送段の複数の位置に設けられ転送された信
号電荷を非破壊で複数の信号出力として読み出す手段と
、この読み出された複数の信号出力の差を検知する手段
と、この検知された信号に基づき複数の信号電荷を信号
電荷加算部にて加算し出力信号として読み出す手段と、
この信号電荷の加算により空信号となった出力信号列に
加算された出力信号を入れ込む手段と、加算された出力
信号列及び加算された出力信号が入れ込まれた出力信号
列の出力信号レベルを加算段数に応じて低減する手段と
を具備したことを特徴とする固体撮像装置を提供する。
(作 用) この様に本発明では、電荷転送手段の複数の位置に設け
られ信号電荷を非破壊で複数の信号出力として読み出す
手段により読み出された信号電荷の信号出力の差を検知
し、この検知信号に基づき信号電荷の加算を行なってい
る。ここでノイズは、出力部ノイズ又は外部回路ノイズ
が支配的てあり、これらノイズは加算回数に関係なく一
定であるのに対し、信号は加算回数に比例して増加する
ため、SNは加算回数に比例して向上される。
(実施例) 以下、本発明の実施例について図面を参照して説明する
第1図は本発明の第1の実施例の固体撮像装置信号電荷
検出部の概略構成図である。なお信号電荷検出部以外は
第10図に示した固体撮像装置と同一の構成をとってい
る。
半導体基板1上には、転送電極2,3,4□。
42.5.6.出力電極7リセツトゲート8が形成され
ている。出力電極7には通常直流電圧が印加されている
。また、出力電極7とリセットゲ)RG8に挟まれてF
D部9が形成され、ここでは通常のフローティング・デ
イツージョンを用いて信号電荷を検出している。また、
リセットゲト8に隣接してリセットドレイン(RD)1
0が形成されている。隣接した転送電極4.4 にはそ
れぞれ信号電荷パケットを破壊することなく取り出すア
ンプ11,112が接続されている。
更に、このアンプ11,112の出力は連続しま た2つの信号電荷パケットの信号レベル差を検知する信
号レベル差検知回路12に接続されている。
この信号レベル差検知回路12の第1の出力P1はゲー
ト回路13に接続され、更にこのゲート回路13の出力
は、転送電極6に接続され、同一レベルで連続した複数
段の信号電荷バケ・ソトの加算の際の制御が行なわれる
。転送電極6で加算された信号電荷は出力電荷7を介し
てFDD91供給される。この加算された信号電荷は遅
延線14と一時メモリー5に供給される。また、信号レ
ベル差検知回路12の第2の出力P2は一時メモリ15
に接続され、この第2の出力信号のタイミングに基づき
、−時メモリ−5に格納された信号電荷と遅延線14に
供給された信号電荷の加算が行なわれる。この加算され
た信号電荷はゲイン制御回路16に供給され、信号レベ
ル差検知回路12の第3の出力信号P3に基づき所定の
レベルに変換される。
第2図は本発明の第1の実施例の信号電荷検出部を用い
た場合の検出部の各部の出力信号波形である。
転送電極6下チヤネルで加算がない場合のFD部部用出
力Vooとする。ここでは例えば信号出力s、s、s’
   s、s、s。
12   2’345 s’  、s’  、s6とあり、その中でS とS′
 、S とS /  、とS′ が同じ出力値を持って
いるとする。この同じ出力値であることを信号レベル差
検知回路12で検知して、検知信号によりゲート回路1
3を制御して転送電極6にてS とS′ の信号電荷を
、そしてs   s’5゜2     2      
              5 IS′5の信号電荷
を加算する。この加算動作により波形VOIのようにな
り、VOOにおけるS2のところの出力、はなく、S′
2の出るタイミングでの出力S′ はS の2倍になる
。同様にa2    2 Vooにおけるs、、s’5のところの出力はなくS1
5の出るタイミングでの出力S′、5はs5の3倍にな
る。Volの信号は遅延線14と一時メモリー5に入力
される。−時メモリ−5は−ライン又は−フィールドの
容量をもっている。
voiにおけるs、s5.s’5対応するタイミンクに
一時メモリ4より82時には信号出力S′ をs、s’
  時にはS′ を出力VOIa2  5   5  
    a5 を遅延した信号に加算することによって一ライン又は一
フィールド後に出力VO2を得る。次にs’   s’
  の出力を1/2にs’   s’a2ゝ  a2 
         a5’   a5+s”’、、の出
力を1/3にゲイン制御回路16にて行い、出力VO3
を得る。これによりVOOにおいての信号出力s、s’
    s   s’2   2’5’5 s’、ss  に変換される。
5   a2’   a5 以上に示した様な信号電荷の加算方法によれば、以下に
示した様にS/Nの向上をはかることができる。即ち、
暗時出力が十分に小さいとするとノイズは出力部ノイズ
、または外部回路ノイズで決められることになる。これ
らノイズは加算回数に関係なく一定であり、十分低く出
来る。このためs’   s’  のS/Nは加算段数
に比例して向a2″  a5 上される。また、前述のゲイン制御回路での処理でのノ
イズ発生はここで議論している信号レベルでは問題にな
らないように下げられる。これによって再生画像のS/
N向上が行われる。特に信号電荷の少ない、例えば暗い
被写体を撮像している場合に対して画質向上の効果が大
きい。具体的には信号電荷パケット自体のゆらぎによる
ノイズが前述した出力部ノイズ、外部回路ノイズに対し
て大きく、再生画像のノイズ・レベルを支配的している
ような場合において本発明は画質改善効果が大きい。実
際の1枚の画像の中に明るい所、暗い所が混在しており
、特に暗い部分のS/N向上は画面全体の画質向上に繋
がる。
なお、本実施例において転送電極5は、転送電極4,4
2下のチャネルから非破壊でとり出された信号がアンプ
11 .11  、信号レベル差検出回路12.ゲτト
回路13を介して転送電極6に供給されるタイミングと
転送電極4下のチャネルの信号電荷が順次転送され転送
電極6下のチャネルに到達するタイミングを合わせるた
めに用いられており、必ずしも1個である必要はなく複
数個あってもよい。
また、信号レベル差検知回路12からはどの画素番地の
信号がどれだけ連続しているかの信号が得られるので、
この信号を端子VO4より取り出し、これを画像データ
圧縮信号として用いることができる。
また、信号レベル差を検出するための電極は2個の場合
について述べたが3個以上の転送電極を用いて信号電荷
レベルの比較を行なってもよい。
更に、加算に用いられる転送電極6は1個の場合につい
て述べたが、複数電極で構成されていてもよい。
第3図は、本発明の信号電荷検出部の各電極に印加する
電圧とその時の電位ポテンシャルを示した図である。
第3図(a)は1.転送電極6下のチャネルにおいて信
号電荷が加算されない場合の各電極に印加する電圧を示
している。転送電極5には例えば電位差Vhの矩形パル
スが印加されている。また、転送電極6及び出力電極7
には各々例えば電位差Vh/4.Vh/2の直流電圧が
印加されている。
この際の電位ポテンシャルは第3図(b)の様になり、
転送電極5下のチャネルに蓄積された信号電荷は、次の
タイミングでFD部9へ転送される。
第3図(e)は転送電極6下のチャネルにおいて信号電
荷が加算される場合の各電極に印加する電圧を示してい
る。転送電極5には例えば電位差Vhの矩形パルスが印
加されている。また、転送電極6には、信号レベル差検
知回路12の出力信号によりゲート回路13が制御され
所定期間のみ電位差が2Vhに設定される。今の場合、
同レベルで2段の信号電荷が検知されたものとしている
また、出力電極7には、電位差V h / 2の直流電
圧が印加されている。この際の電位ポテンシャルは第3
図(d)の様になり、転送電極5下のチャネルに蓄積さ
れた信号電荷は、T1のタイミングで転送電極6下のチ
ャネルに蓄積され、更にT2のタイミングで再び転送電
極6下のチャネルに蓄積されることにより信号電荷の加
算が行なわれることになる。
第4図は、本発明の第2の実施例の電荷転送素子を用い
た半導体装置の信号電荷検出部の概略構成図である。
これは単板カラーCCDのように同じ色信号を得る画素
が飛び飛びに配列されている例である。
転送電極22,24 .23,24 .25゜28.2
6 .26  、  出力、電極27.272がありそ
の内24,242下のチャネルにある■ 信号電荷パケットが破壊することなくアンプ11.11
2を介して取り出されている。ここで24 と242は
1段の転送電極23を挾んで離れている。27,272
にはDC電圧が印加■ されている。ゲート電極29は転送電極22゜24 .
23,24 .25.28下のチャネルを転送されてき
た信号電荷を転送電極26□側へ転送するか転送電極2
62側へ転送するかを制御している。ゲート電極29を
オフにして全ての信号電荷を出力アンプ30から第5図
に示した出力V00のように信号ssss gl’  rl’  g2’  r2″S  S  S
 が読み出されているとし、5g3g3’    r3
″   g4 とS  S とS が同じ信号値であるとする。
g4ゝ r2   r3 ssss  が緑(G)信号、S、1゜gl’    
g2″   g3’    g4S  S が赤(R)
信号とする。ゲート電極r2” r3 29に印加するパルス電圧を制御してアンプ30からは
5sss  が、アンプ31か glo g2′g3’  g4 らはS  S  S が出力させる。以下、ノイrl’
  r2° r3 ズ低減処理は第1図と同じく信号レベル差検知回路12
で信号レベル差を検知して、ゲート回路13により転送
電極26.262下のチャネルでの信号電荷パケットの
加算回数を制御する。これで得られた信号出力列への加
算信号の埋め込み処理を遅延線14と一時メモリー5を
用いて行う。
次ぎにゲイン制御回路16で前述の加算信号出力を所定
の出力値に戻す。これにより第5図の信号出力V  、
V  示す信号出力s   s   s’g   r 
       gL’  g2’   g3’S’  
 (S’  は低ノイズ化されている)、Sr1g3 
     g3 S’    S’   (S’  は低ノイズ化されて
いる)r2’    r2    r2 を得る。
なお、本実施例においてはG信号とR信号の例について
述べたが、G信号とB信号の場合も同様の方法によりS
Nを向上させることかできる。
また、本実施例においては、同じ色信号を得る画素が1
つとびに配列されている為、転送電極24 と24゜の
間には、1個の転送電極23し■ か配置されていないが、例えばRGB信号の様に同じ色
信号を得る画素が2つとびに配列されている場合は、転
送電極24 と24□の間には、2個の転送電極を配置
すればよい。
また、加算に用いられる転送電極26□。
262は、それぞれ1個の場合について述べたが、複数
個に分割されていてもよい。
第6図は、本発明の第3の実施例の電荷転送素子を用い
た半導体装置の信号電荷検出部の概略構成図である。
これは、2線CCDレジスタに本発明を適用した場合で
ある。
第一の水平CCDレジスタには転送電極32゜33.3
4 .34 .35,36.出力電極37があり、出力
電極37にはDC電圧が印加されている。第二の水平C
CDレジスタには転送電極42.43.44  、44
  、45.46.出内電極47があり、出力電極47
にはDC電圧が印加されている。それぞれの出力はアン
プ481゜482を介して読み出される。信号レベル差
検知回路12により転送電極34 と342下にあ■ る信号電荷レベル差、そして転送電極44□と442で
の信号電荷レベル差を検出する。本信号レベル差検知回
路は同時に34 と441の信号電荷レベル差をも検知
出来る。ここで、第1の水平CCDレジスタと第2水平
のCCDレジスタにおいて同じ信号電荷レベルの画素信
号電荷パケットの加算を第1図で説明したと同様な方法
で行うと第1の水平CCDレジスタからは第7図に示す
様に出力V01(信号s、s’s 1     a2’3゛S4 s’s、 ここでs’    s’  はそれぞれa5
’  6       a2’   a52段、3段画
素Jこ加算を行っている)、第2の水平CCDレジスタ
からはV’01(信号S7゜s、s、s     s 
    s     s’8  9  10’  11
’  12’   a13””14ここでS′  は2
段画素加算を行っている)を得る。この後、第1図と同
じく低ノイズ画素信号埋め込みと、ゲイン制御により低
ノイズ化をおこなっでもよい。その他、同じ信号電荷レ
ベル画素は2次元的に隣接しである事が多い点を考慮し
て、第1と第2のCCDレジスタの加算信号電荷レベル
が同じ場合、加算画素段数の多い信号を選び、それぞれ
埋め込む。これによって、画像全体のS/N向上を行う
。出力VOI、V’  01においては、S′ とS′
  の1画素信号電荷レベルがO5O13 同じであり、この場合は加算段数の多いS′a5の信号
を選び第7図のVO3、V′ 03におけるSO5とす
る。その他、2段画素加算のSO3は本発明の第1図の
実施例と同じ処理方法での低ノイズ化を行っている。
第8図は本発明の第4の実施例の電荷転送素子を用いた
半導体装置の信号電荷検出部の概略構成図である。
CCDレジスタの転送電極54,542下のチャネルの
信号電荷レベルを信号レベル差検出回路12で検出し、
連続した画素信号が同じの場合ゲート制御回路13によ
り転送電極56で複数段の画素信号電荷パケットを加算
する。転送電極56 と転送電極542の間には少なく
とも1段以上の転送電極55がある。CCDの出力はア
ンプ59を介して読み出される。該出力は1画素信号期
間だけ時間遅延する遅延線DLを複数設ける。
それぞれのDL間の出力はアンプ60,602゜60 
.60 .60.606を介して、サンプル・ホールド
回路61 .612,613゜61 .61.616と
スイッチ621゜62 .62 .62 .62.、.
626を通じて、出力アンプ63、出力端64から読み
出される。サンプル・ホールド回路のオン、オフを制御
するサンプル・パルス発生回路65、スイッチを選択し
て切り替えるためのスイッチ切り替え回路66がある。
信号電荷の加算処理を行なわない場合、ゲイン1のアン
プ606よりサンプル・ホールド回路61 、スイッチ
626を通じて出力アンプ63.出力端64から読み出
される。
第9図に第8図の回路構成にて連続して6画素の信号電
荷レベルが同じ場合における、パルス波形、信号波形を
示す。出力アンプ59での出力/9fl> O8では第1図で説明したと同様な信号電荷パケット加
算処理により出力信号列Ql、Q2゜O3,O4,O5
,O6,O7,O8,Q9゜QIOを得る。ここで、O
3は同じ信号電荷レベルが6画素連続している場合で6
画素分の信号電荷パケットを加算した信号出力である。
この場合、アンプ60、のゲインは1/6てあり、アン
プ60 のゲインは1である。アンプ601後の信号出
力はb図ようにO3の出力値の1/6の値、即ち本来の
出力値になっている。だが、この出力のS/Nは6倍に
向上している。ここで0図に示すようにS/H1〜S/
H6をオンするパルス列P1〜PIOをパルス発生回路
65より発生する。
ここでO3までの期間オン・パルスP1〜P8を発生し
て、続、いた6画素期間はオフ、そしてP9、PIOと
オン・パルスが続く。これにより、サンプル・ホールド
回路611の出力はd図のようにQl、O2、そしてQ
3出力タイミング以後6画素期間の出力がホールドされ
る。それから、e図、f図に示すようにO3前の画素信
号期間SW1はオフ、SW6はオン、続く6画素期間は
SWlはオン、SW6はオフ、続いてSWIがオフ、S
W6がオンとする。
この期l5JJでは他のスイッチSW2〜SW5はオフ
である。これによって、出力端23での出力V はg図
に示すようにQl、O2に続いて低ノイズ化された6画
素出力Q3/6、次ぎにO4、O5となる。これによっ
て第1図と同じ低ノイズ化処理が出来る。
以上、同じ信号電荷レベルが6画素連続している場合に
ついて述べたが、2画素〜5画素連続して同じ信号電荷
レベルの画素があった場合も同様の方法で低ノイズ化処
理が可能である。
ここでアンプ60 .60 .604,605のゲイン
は各々115.1/4.1/3.1/2とする。例えば
2画素の場合はSW5とSW6を切り替えて、2画素信
号期間DLを通した信号出力とで低ノイズ処理を行えば
よい。同様に3画素連続の場合はSW6とSW4で、4
画素連続の場合はSW6とSW3で、5画素連続の場合
はSW6とSW2のスイッチを切り替えて、かつ、サン
プル・パルス発生回路からは所定のパルスを発生すれば
、低ノイズ画像を得る事が出来る。ここで、常にSW6
からの信号が基準信号となり、加算回数によりSWI〜
SW5のいずれかの信号をいれ込んでいる。また、信号
レベル差検知回路12からの信号により、同一レベルで
の信号が何画素連続したかを知ることが可能となる。
以上の実施例は最大6画素加算までの対応であるが、必
要加算段数により遅延線(DL)、アンプ(A)、サン
プル・ホールド回路(S/H)、スイッチ(SW)より
なる回路ブロックの数を増減すればよい。
第10図は、本発明の第5の実施例の電荷転送素子を用
いた半導体装置の信号電荷検出部の概略構成図である。
第8図の本発明の実施例では加算画素数を増やすと共に
遅延線(DL)、アンプ(A)、サンプル・ホールド回
路(S/H) 、スイッチ(SW)よりなる回路ブロッ
クの数を増やさなければならない。これに対して本実施
例はこのような回路ブロックの数を増やさないで同様な
効果を得る。
CCDレジスタの転送電極54,542下のチャネルの
信号電荷レベルを信号レベル差検知回路12で検知し、
連続した画素信号が同じ出力の時、ゲート回路13によ
り転送電極56で複数段の画素信号電荷パケットを加算
する。CCDの出力はアンプ59を介して読み出される
。これまでは第7図の実施例と同じである。ここで遅延
時間可変遅延線67 と67 、ゲイン値可変アンプ6
8 .68゜を設ける。これらアンプ68□、682に
繋げてサンプル・ホールド回路691゜69 とスイッ
チ70,70゜がある。また、サンプルパルス発生回路
65、スイッチ切り替え回路66は第7図の場合と同じ
である。画素加算信号は信号レベル差検知回路12の端
子Nより出力され、それぞれの定数が可変する67□。
67 .68 .68゜の端子Ml、M2.M3゜M4
に入力し、これにより所定の定数に変化することにより
、第8図の実施例の場合と同じ低ノイズ化が出来る。
[発明の効果〕 以上述べた様に、本発明によれば同じ信号電荷レベルの
複数個の画素信号電荷パケットをCCD内で加算出来る
ため画素信号のノイズ低減ができる。これからは更に高
解像度が要求され、それに伴い画素サイズが小さくなる
。これにおいては1画素当たりの信号電荷数は単位面積
当たりの光量が同じでも少なくなるため、本発明はここ
で発生するノイズ低下の問題に対して効果は大きい。
【図面の簡単な説明】
第1図は本発明の第1の実施例の固体撮像装置の信号電
荷検出部の概略構成図、第2図は、本発明の第1の実施
例の信号電荷検出部各部の出力信号波形、第3図は、本
発明の第2の実施例の信号電荷検出部の各電極に印加す
る電圧とその時の電位ポテンシャルを示した図、第4図
は、本発明の第2の実施例の固体撮像装置の信号電荷検
出部の概略構成図、第5図は、本発明の第2の実施例の
信号電荷検出部各部の出力信号波形、第6図は、本発明
の第3の実施例の固体撮像装置の信号検出部の概略構成
図、第7図は本発明の信号電荷検出部各部の出力信号波
形、第8図は本発明の第4の実施例の固体撮像装置の信
号電荷検出部の概略構成図、第9図は本発明の第4の実
施例の信号電荷検出部の各部の出力信号波形、第10図
は本発明の第5の実施例の固体撮像装置の信号電荷検出
部の概略構成図、第11図は、固体撮像装置の概略構成
図、第12図は、従来例の固体撮像装置の電荷検出部の
概略構成図である。 図において、 1・・・半導体基板、2,3,4,5.6・・・転送電
極、7・・・出力電極、8・・・リセットゲート、9・
・・FD部、10・・・リセットドレイン、11・・・
アンプ。 12・・・信号レベル差検知回路、13・・・ゲート回
路。

Claims (4)

    【特許請求の範囲】
  1. (1)光画像を信号電荷として出力する撮像手段と、こ
    の撮像手段に接続され前記信号電荷を転送する複数の転
    送段から成る電荷転送手段と、この転送段の複数の位置
    に設けられ前記転送された信号電荷を非破壊で複数の信
    号出力として読み出す手段と、この読み出された複数の
    信号出力の差を検知する手段と、この検知された信号に
    基づき前記複数の信号電荷を信号電荷加算部にて加算し
    出力信号として読み出す手段と、この信号電荷の加算に
    より空信号となった前記出力信号列に前記加算された出
    力信号を入れ込む手段と、前記加算された出力信号列及
    び前記加算された出力信号が入れ込まれた出力信号列の
    出力信号レベルを加算段数に応じて低減する手段とを具
    備したことを特徴とする固体撮像装置。
  2. (2)前記転送段は2線の水平CCDより構成され、前
    記検知された信号に基づき信号加算が行なわれる場合は
    第1の水平CCDの加算段数と第2の水平CCDの加算
    段数のうち加算段数の多い方の前記水平CCDの出力信
    号を空信号となった2線の水平CCDの出力信号列に前
    記加算された出力信号として入れ込むことを特徴とする
    請求項1記載の固体撮像装置。
  3. (3)前記加算された出力信号を入れ込む手段及び出力
    信号レベルを低減する手段は、可変遅延線、アンプ、サ
    ンプルホールド回路より構成され、前記検知された信号
    に基づき、加算段数に応じて前記可変遅延線の遅延量及
    び前記アンプのゲインを変化させる様にしたことを特徴
    とする請求項1記載の固体撮像装置。
  4. (4)前記複数の信号出力の差を検知する手段により検
    知された信号を信号帯域圧縮信号として用いることを特
    徴とする請求項1記載の固体撮像装置。
JP2239885A 1990-09-12 1990-09-12 固体撮像装置 Expired - Fee Related JP2807325B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2239885A JP2807325B2 (ja) 1990-09-12 1990-09-12 固体撮像装置
US07/757,614 US5150388A (en) 1990-09-12 1991-09-11 Solid state image sensing device output

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2239885A JP2807325B2 (ja) 1990-09-12 1990-09-12 固体撮像装置

Publications (2)

Publication Number Publication Date
JPH04120883A true JPH04120883A (ja) 1992-04-21
JP2807325B2 JP2807325B2 (ja) 1998-10-08

Family

ID=17051327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2239885A Expired - Fee Related JP2807325B2 (ja) 1990-09-12 1990-09-12 固体撮像装置

Country Status (2)

Country Link
US (1) US5150388A (ja)
JP (1) JP2807325B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4920610B2 (ja) * 2008-01-31 2012-04-18 ルネサスエレクトロニクス株式会社 Ccd装置及び駆動方法

Also Published As

Publication number Publication date
US5150388A (en) 1992-09-22
JP2807325B2 (ja) 1998-10-08

Similar Documents

Publication Publication Date Title
US6914227B2 (en) Image sensing apparatus capable of outputting image by converting resolution by adding and reading out a plurality of pixels, its control method, and image sensing system
JP4611296B2 (ja) 電荷ビニング型イメージセンサ
US7342212B2 (en) Analog vertical sub-sampling in an active pixel sensor (APS) image sensor
US6323900B1 (en) Digital camera with analog and digital clamp circuit
JP5442556B2 (ja) センサ回路の列回路における画素信号のビニングおよび補間
US7402789B2 (en) Methods for pixel binning in an image sensor
JP3156503B2 (ja) 固体撮像装置の駆動方法及び固体撮像装置の信号処理回路
US4985758A (en) Signal processing system having selected output from plural readout devices
US20100141790A1 (en) Imaging apparatus for processing noise signal and photoelectric conversion signal
KR20020082734A (ko) 공간 해상도의 저하를 억제하여 축소 화상 신호를생성하는 cmos 이미지 센서
US7528872B2 (en) Image apparatus, driving method, and camera
US4528595A (en) Line transfer imager and television camera including such an imager
US6707496B1 (en) CMOS sensor having analog delay line for image processing
JP3680366B2 (ja) 撮像装置
JPH01114174A (ja) 固体撮像装置の出力回路
US6980244B1 (en) Solid state image pickup device, driving method thereof and camera
JP2005210335A (ja) 相関二重サンプリング回路、信号処理回路及び固体撮像装置
JPH04120883A (ja) 固体撮像装置
JPH04154284A (ja) 固体撮像装置の駆動方法
JPS59108490A (ja) 撮像装置
JPH06189319A (ja) 電子カラー画像システムとアナログ信号プロセッサ
JPH05219440A (ja) 画像入力装置
JP4404261B2 (ja) 固体撮像素子および撮像装置
JPH0583547A (ja) 光電変換装置
JPH01137876A (ja) 固体撮像素子の信号処理方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees