JPH04120883A

JPH04120883A - 固体撮像装置

Info

Publication number: JPH04120883A
Application number: JP2239885A
Authority: JP
Inventors: Nozomi Harada; 望原田; Yukio Endo; 幸雄遠藤; Yuji Ide; 井手　祐二
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1990-09-12
Filing date: 1990-09-12
Publication date: 1992-04-21
Anticipated expiration: 2013-10-08
Also published as: US5150388A; JP2807325B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は固体撮像装置に係り、特に低ノイズ化された固
体撮像装置に関する。

（従来の技術）固体撮像装置にとって感度は最も重要な性能である。特
に多画素素子では、画素高密度化が必要である。画素が
小さくなると１個の画素に入ってくる光量が減り、これ
により信号電荷数が少なくなってノイズが増える問題が
ある。

第１１図に固体撮像装置の概略構成図を示す。

画像に対応する信号電荷を蓄積する多数の画素１０が水
平および垂直に配列される。画素の垂直アレイに隣接し
て垂直ＣＣＤレジスター０２□〜１０２Ｎが配置されて
いる。垂直ＣＣＤレジスター０２〜１０２Ｎは画素１０
から送り込まれる信号電荷を垂直方向に転送する。垂直
ＣＣＤレジスター０２〜１０２Ｎの出力端は水平ＣＣＤ
し■ ジスタ１０３に近接しており、垂直転送電荷がこの水平
レジスター０３に送り込まれる。水平レジスター０３は
垂直ＣＣＤレジスター０２１〜１０２からの信号電荷を
水平方向に転送する。水平レジスター０３に信号電荷検
出部１０４が接続され、これは水平レジスター０３から
送り込まれる信号電荷を検出し、画像信号として出力す
る。

第１２図に従来の固体撮像装置の電荷検出部付近の模式
図（ａ図）、出力波形（ｂ図）、信号ノイズ比Ｓ／Ｎと
信号電荷数Ｎ　の関係図（０図）を示す。

ａ図に示すように電荷検出部はよく知られているフロー
ティング・デイツージョン（以下ＦＤと呼ぶ）形であり
、信号電荷を転送電極１０５　ｔ　。

１０−５　　・・・１０５　　．１０５　　（通常１段
の転ｎ−１０送段数は複数の転送電極より構成されている）のチャネ
ルに沿って転送され出力電極１０６を経てＦＤ部１０８
に注入される。この電荷パケット注入によりＦＤ部１０
８の電位が変調され、この電位をアンプＡＯ１０７で検
知して出力ＶＯＯとして信号が読み出される。

この間リセットゲートＲＧはオフ状態で、信号電荷パケ
ットは次の信号電荷パケットがＦＤに注入される前にＲ
Ｇをオンにしてリセット・ドレインＲＤより除去される
。この動作を転送電極１０５　．１０５　　・・・１０
５　　．１０５　　に印１　　　　２　　　　　ｎ−１
ｎ加するクロックパルスに同期して繰り返すとｂ図に示す
ような出力波形ｖＯＯが得られる。出力信号”’　　”
”２””’２’　　３’　　４　　　５’ｌ　　　　　
　　　　　ｓｓ、ｓＳ’　　、Ｓ’　　、Ｓ　　（ここで８２とＳ′２．Ｓ
　とＳ′　とＳ′　はそれぞれ出力値が同じことを意味
している）は信号電荷数Ｎ　に比例している。信号電荷
数Ｎ　（正確には転送されてくる電荷数、この説明では
判り易く暗時電荷は無いとしている）に対して、この信
号電荷自身が持っノイズ等価電子数は、／ｌ−である。

すなわち、Ｓ／ＮはＪ１１’Ｖ−となり、０図に示すよ
うにＮ　が小さＳ　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　　Ｓくなると共
にＳ／Ｎが低下する。

固体撮像装置としては、例えば動画用としてハイビジョ
ン、静止画用として電子カメラなどかある。ハイビジョ
ン用は高解像度が要求される。通常、感光部面積が決め
られていて、その中で解像度を上げようとすると画素面
積が小さくなる。

単位面積当たりの光量が同じだとＮ　が減少してＳ／Ｎ
が低下する。電子カメラ用においてはノイズがｒｍｓ値
でなくピーク値になるため、ｓ／Ｎ向上に対する要求は
更に大きい。例えばアンプＡＯのノイズをゼロにしても
Ｎ　で決まるノイズは残る。ハイビジョン、電子カメラ
用においてＮ８が１０個、１００個レベルの信号をＳ／
Ｎ良く再生したいという要求は高いが、実際は前述のご
とくＮ８自体の本質的ゆらぎによるノイズでＳ／Ｎが決
められており、大きい問題である。

（発明が解決しようとする課題）以上の様に従来の固体撮像画においては、信号電荷自体
がもつゆらぎによるノイズでＳ／Ｎが決められる問題が
あった。

本発明はこの様な課題を解決する固体撮像装置を提供す
ることを目的とする。

［発明の１１号成コ（課題を解決するだめの手段）本発明は上記事情に鑑みて為されたもので光画像を信号
電荷として出力する撮像手段と、この撮像手段に接続さ
れ信号電荷を転送する複数の転送段から成る電荷転送手
段と、この転送段の複数の位置に設けられ転送された信
号電荷を非破壊で複数の信号出力として読み出す手段と
、この読み出された複数の信号出力の差を検知する手段
と、この検知された信号に基づき複数の信号電荷を信号
電荷加算部にて加算し出力信号として読み出す手段と、
この信号電荷の加算により空信号となった出力信号列に
加算された出力信号を入れ込む手段と、加算された出力
信号列及び加算された出力信号が入れ込まれた出力信号
列の出力信号レベルを加算段数に応じて低減する手段と
を具備したことを特徴とする固体撮像装置を提供する。

（作　用）この様に本発明では、電荷転送手段の複数の位置に設け
られ信号電荷を非破壊で複数の信号出力として読み出す
手段により読み出された信号電荷の信号出力の差を検知
し、この検知信号に基づき信号電荷の加算を行なってい
る。ここでノイズは、出力部ノイズ又は外部回路ノイズ
が支配的てあり、これらノイズは加算回数に関係なく一
定であるのに対し、信号は加算回数に比例して増加する
ため、ＳＮは加算回数に比例して向上される。

（実施例）以下、本発明の実施例について図面を参照して説明する
。

第１図は本発明の第１の実施例の固体撮像装置信号電荷
検出部の概略構成図である。なお信号電荷検出部以外は
第１０図に示した固体撮像装置と同一の構成をとってい
る。

半導体基板１上には、転送電極２，３，４□。

４２．５．６．出力電極７リセツトゲート８が形成され
ている。出力電極７には通常直流電圧が印加されている
。また、出力電極７とリセットゲ）ＲＧ８に挟まれてＦ
Ｄ部９が形成され、ここでは通常のフローティング・デ
イツージョンを用いて信号電荷を検出している。また、
リセットゲト８に隣接してリセットドレイン（ＲＤ）１
０が形成されている。隣接した転送電極４．４　にはそ
れぞれ信号電荷パケットを破壊することなく取り出すア
ンプ１１，１１２が接続されている。

更に、このアンプ１１，１１２の出力は連続しまた２つの信号電荷パケットの信号レベル差を検知する信
号レベル差検知回路１２に接続されている。

この信号レベル差検知回路１２の第１の出力Ｐ１はゲー
ト回路１３に接続され、更にこのゲート回路１３の出力
は、転送電極６に接続され、同一レベルで連続した複数
段の信号電荷バケ・ソトの加算の際の制御が行なわれる
。転送電極６で加算された信号電荷は出力電荷７を介し
てＦＤＤ９１供給される。この加算された信号電荷は遅
延線１４と一時メモリー５に供給される。また、信号レ
ベル差検知回路１２の第２の出力Ｐ２は一時メモリ１５
に接続され、この第２の出力信号のタイミングに基づき
、−時メモリ−５に格納された信号電荷と遅延線１４に
供給された信号電荷の加算が行なわれる。この加算され
た信号電荷はゲイン制御回路１６に供給され、信号レベ
ル差検知回路１２の第３の出力信号Ｐ３に基づき所定の
レベルに変換される。

第２図は本発明の第１の実施例の信号電荷検出部を用い
た場合の検出部の各部の出力信号波形である。

転送電極６下チヤネルで加算がない場合のＦＤ部部用出
力Ｖｏｏとする。ここでは例えば信号出力ｓ、ｓ、ｓ’
　　　ｓ、ｓ、ｓ。

１２　　　２’３４５ｓ’　　、ｓ’　　、ｓ６とあり、その中でＳ　とＳ′
　、Ｓ　とＳ　／　　、とＳ′　が同じ出力値を持って
いるとする。この同じ出力値であることを信号レベル差
検知回路１２で検知して、検知信号によりゲート回路１
３を制御して転送電極６にてＳ　とＳ′　の信号電荷を
、そしてｓ　　　ｓ’５゜２　　　　　２　　　　　　
　　　　　　　　　　　　　　５　ＩＳ′５の信号電荷
を加算する。この加算動作により波形ＶＯＩのようにな
り、ＶＯＯにおけるＳ２のところの出力、はなく、Ｓ′
２の出るタイミングでの出力Ｓ′　はＳ　の２倍になる
。同様にａ２　　　　２Ｖｏｏにおけるｓ、、ｓ’５のところの出力はなくＳ１
５の出るタイミングでの出力Ｓ′、５はｓ５の３倍にな
る。Ｖｏｌの信号は遅延線１４と一時メモリー５に入力
される。−時メモリ−５は−ライン又は−フィールドの
容量をもっている。

ｖｏｉにおけるｓ、ｓ５．ｓ’５対応するタイミンクに
一時メモリ４より８２時には信号出力Ｓ′　をｓ、ｓ’
　　時にはＳ′　を出力ＶＯＩａ２　　５　　　５　　
　　　　ａ５を遅延した信号に加算することによって一ライン又は一
フィールド後に出力ＶＯ２を得る。次にｓ’　　　ｓ’
　　の出力を１／２にｓ’　　　ｓ’ａ２ゝ　　ａ２　
　　　　　　　　　ａ５’　　　ａ５＋ｓ”’、、の出
力を１／３にゲイン制御回路１６にて行い、出力ＶＯ３
を得る。これによりＶＯＯにおいての信号出力ｓ、ｓ’
　　　　ｓ　　　ｓ’２　　　２’５’５ｓ’、ｓｓ　　に変換される。

５　　　ａ２’　　　ａ５以上に示した様な信号電荷の加算方法によれば、以下に
示した様にＳ／Ｎの向上をはかることができる。即ち、
暗時出力が十分に小さいとするとノイズは出力部ノイズ
、または外部回路ノイズで決められることになる。これ
らノイズは加算回数に関係なく一定であり、十分低く出
来る。このためｓ’　　　ｓ’　　のＳ／Ｎは加算段数
に比例して向ａ２″　　ａ５上される。また、前述のゲイン制御回路での処理でのノ
イズ発生はここで議論している信号レベルでは問題にな
らないように下げられる。これによって再生画像のＳ／
Ｎ向上が行われる。特に信号電荷の少ない、例えば暗い
被写体を撮像している場合に対して画質向上の効果が大
きい。具体的には信号電荷パケット自体のゆらぎによる
ノイズが前述した出力部ノイズ、外部回路ノイズに対し
て大きく、再生画像のノイズ・レベルを支配的している
ような場合において本発明は画質改善効果が大きい。実
際の１枚の画像の中に明るい所、暗い所が混在しており
、特に暗い部分のＳ／Ｎ向上は画面全体の画質向上に繋
がる。

なお、本実施例において転送電極５は、転送電極４，４
２下のチャネルから非破壊でとり出された信号がアンプ
１１　．１１　　、信号レベル差検出回路１２．ゲτト
回路１３を介して転送電極６に供給されるタイミングと
転送電極４下のチャネルの信号電荷が順次転送され転送
電極６下のチャネルに到達するタイミングを合わせるた
めに用いられており、必ずしも１個である必要はなく複
数個あってもよい。

また、信号レベル差検知回路１２からはどの画素番地の
信号がどれだけ連続しているかの信号が得られるので、
この信号を端子ＶＯ４より取り出し、これを画像データ
圧縮信号として用いることができる。

また、信号レベル差を検出するための電極は２個の場合
について述べたが３個以上の転送電極を用いて信号電荷
レベルの比較を行なってもよい。

更に、加算に用いられる転送電極６は１個の場合につい
て述べたが、複数電極で構成されていてもよい。

第３図は、本発明の信号電荷検出部の各電極に印加する
電圧とその時の電位ポテンシャルを示した図である。

第３図（ａ）は１．転送電極６下のチャネルにおいて信
号電荷が加算されない場合の各電極に印加する電圧を示
している。転送電極５には例えば電位差Ｖｈの矩形パル
スが印加されている。また、転送電極６及び出力電極７
には各々例えば電位差Ｖｈ／４．Ｖｈ／２の直流電圧が
印加されている。

この際の電位ポテンシャルは第３図（ｂ）の様になり、
転送電極５下のチャネルに蓄積された信号電荷は、次の
タイミングでＦＤ部９へ転送される。

第３図（ｅ）は転送電極６下のチャネルにおいて信号電
荷が加算される場合の各電極に印加する電圧を示してい
る。転送電極５には例えば電位差Ｖｈの矩形パルスが印
加されている。また、転送電極６には、信号レベル差検
知回路１２の出力信号によりゲート回路１３が制御され
所定期間のみ電位差が２Ｖｈに設定される。今の場合、
同レベルで２段の信号電荷が検知されたものとしている
。

また、出力電極７には、電位差Ｖ　ｈ　／　２の直流電
圧が印加されている。この際の電位ポテンシャルは第３
図（ｄ）の様になり、転送電極５下のチャネルに蓄積さ
れた信号電荷は、Ｔ１のタイミングで転送電極６下のチ
ャネルに蓄積され、更にＴ２のタイミングで再び転送電
極６下のチャネルに蓄積されることにより信号電荷の加
算が行なわれることになる。

第４図は、本発明の第２の実施例の電荷転送素子を用い
た半導体装置の信号電荷検出部の概略構成図である。

これは単板カラーＣＣＤのように同じ色信号を得る画素
が飛び飛びに配列されている例である。

転送電極２２，２４　．２３，２４　．２５゜２８．２
６　．２６　　、　　出力、電極２７．２７２がありそ
の内２４，２４２下のチャネルにある■ 信号電荷パケットが破壊することなくアンプ１１．１１
２を介して取り出されている。ここで２４　と２４２は
１段の転送電極２３を挾んで離れている。２７，２７２
にはＤＣ電圧が印加■ されている。ゲート電極２９は転送電極２２゜２４　．
２３，２４　．２５．２８下のチャネルを転送されてき
た信号電荷を転送電極２６□側へ転送するか転送電極２
６２側へ転送するかを制御している。ゲート電極２９を
オフにして全ての信号電荷を出力アンプ３０から第５図
に示した出力Ｖ００のように信号ｓｓｓｓｇｌ’　　ｒｌ’　　ｇ２’　　ｒ２″Ｓ　　Ｓ　　Ｓ
　が読み出されているとし、５ｇ３ｇ３’　　　　ｒ３
″　　　ｇ４とＳ　　Ｓ　とＳ　が同じ信号値であるとする。

ｇ４ゝ　ｒ２　　　ｒ３ｓｓｓｓ　　が緑（Ｇ）信号、Ｓ、１゜ｇｌ’　　　　
ｇ２″　　　ｇ３’　　　　ｇ４Ｓ　　Ｓ　が赤（Ｒ）
信号とする。ゲート電極ｒ２”　ｒ３２９に印加するパルス電圧を制御してアンプ３０からは
５ｓｓｓ　　が、アンプ３１かｇｌｏ　ｇ２′ｇ３’　　ｇ４らはＳ　　Ｓ　　Ｓ　が出力させる。以下、ノイｒｌ’
　　ｒ２°　ｒ３ズ低減処理は第１図と同じく信号レベル差検知回路１２
で信号レベル差を検知して、ゲート回路１３により転送
電極２６．２６２下のチャネルでの信号電荷パケットの
加算回数を制御する。これで得られた信号出力列への加
算信号の埋め込み処理を遅延線１４と一時メモリー５を
用いて行う。

次ぎにゲイン制御回路１６で前述の加算信号出力を所定
の出力値に戻す。これにより第５図の信号出力Ｖ　　、
Ｖ　　示す信号出力ｓ　　　ｓ　　　ｓ’ｇ　　　ｒ　
　　　　　　　ｇＬ’　　ｇ２’　　　ｇ３’Ｓ’　　
　（Ｓ’　　は低ノイズ化されている）、Ｓｒ１ｇ３　
　　　　　ｇ３Ｓ’　　　　Ｓ’　　　（Ｓ’　　は低ノイズ化されて
いる）ｒ２’　　　　ｒ２　　　　ｒ２を得る。

なお、本実施例においてはＧ信号とＲ信号の例について
述べたが、Ｇ信号とＢ信号の場合も同様の方法によりＳ
Ｎを向上させることかできる。

また、本実施例においては、同じ色信号を得る画素が１
つとびに配列されている為、転送電極２４　と２４゜の
間には、１個の転送電極２３し■ か配置されていないが、例えばＲＧＢ信号の様に同じ色
信号を得る画素が２つとびに配列されている場合は、転
送電極２４　と２４□の間には、２個の転送電極を配置
すればよい。

また、加算に用いられる転送電極２６□。

２６２は、それぞれ１個の場合について述べたが、複数
個に分割されていてもよい。

第６図は、本発明の第３の実施例の電荷転送素子を用い
た半導体装置の信号電荷検出部の概略構成図である。

これは、２線ＣＣＤレジスタに本発明を適用した場合で
ある。

第一の水平ＣＣＤレジスタには転送電極３２゜３３．３
４　．３４　．３５，３６．出力電極３７があり、出力
電極３７にはＤＣ電圧が印加されている。第二の水平Ｃ
ＣＤレジスタには転送電極４２．４３．４４　　、４４
　　、４５．４６．出内電極４７があり、出力電極４７
にはＤＣ電圧が印加されている。それぞれの出力はアン
プ４８１゜４８２を介して読み出される。信号レベル差
検知回路１２により転送電極３４　と３４２下にあ■ る信号電荷レベル差、そして転送電極４４□と４４２で
の信号電荷レベル差を検出する。本信号レベル差検知回
路は同時に３４　と４４１の信号電荷レベル差をも検知
出来る。ここで、第１の水平ＣＣＤレジスタと第２水平
のＣＣＤレジスタにおいて同じ信号電荷レベルの画素信
号電荷パケットの加算を第１図で説明したと同様な方法
で行うと第１の水平ＣＣＤレジスタからは第７図に示す
様に出力Ｖ０１（信号ｓ、ｓ’ｓ１　　　　　ａ２’３゛Ｓ４ｓ’ｓ、　ここでｓ’　　　　ｓ’　　はそれぞれａ５
’　　６　　　　　　　ａ２’　　　ａ５２段、３段画
素Ｊこ加算を行っている）、第２の水平ＣＣＤレジスタ
からはＶ’０１（信号Ｓ７゜ｓ、ｓ、ｓ　　　　　ｓ　
　　　　ｓ　　　　　ｓ’８　　９　　１０’　　１１
’　　１２’　　　ａ１３””１４ここでＳ′　　は２
段画素加算を行っている）を得る。この後、第１図と同
じく低ノイズ画素信号埋め込みと、ゲイン制御により低
ノイズ化をおこなっでもよい。その他、同じ信号電荷レ
ベル画素は２次元的に隣接しである事が多い点を考慮し
て、第１と第２のＣＣＤレジスタの加算信号電荷レベル
が同じ場合、加算画素段数の多い信号を選び、それぞれ
埋め込む。これによって、画像全体のＳ／Ｎ向上を行う
。出力ＶＯＩ、Ｖ’　　０１においては、Ｓ′　とＳ′
　　の１画素信号電荷レベルがＯ５Ｏ１３同じであり、この場合は加算段数の多いＳ′ａ５の信号
を選び第７図のＶＯ３、Ｖ′　０３におけるＳＯ５とす
る。その他、２段画素加算のＳＯ３は本発明の第１図の
実施例と同じ処理方法での低ノイズ化を行っている。

第８図は本発明の第４の実施例の電荷転送素子を用いた
半導体装置の信号電荷検出部の概略構成図である。

ＣＣＤレジスタの転送電極５４，５４２下のチャネルの
信号電荷レベルを信号レベル差検出回路１２で検出し、
連続した画素信号が同じの場合ゲート制御回路１３によ
り転送電極５６で複数段の画素信号電荷パケットを加算
する。転送電極５６　と転送電極５４２の間には少なく
とも１段以上の転送電極５５がある。ＣＣＤの出力はア
ンプ５９を介して読み出される。該出力は１画素信号期
間だけ時間遅延する遅延線ＤＬを複数設ける。

それぞれのＤＬ間の出力はアンプ６０，６０２゜６０　
．６０　．６０．６０６を介して、サンプル・ホールド
回路６１　．６１２，６１３゜６１　．６１．６１６と
スイッチ６２１゜６２　．６２　．６２　．６２．、．
６２６を通じて、出力アンプ６３、出力端６４から読み
出される。サンプル・ホールド回路のオン、オフを制御
するサンプル・パルス発生回路６５、スイッチを選択し
て切り替えるためのスイッチ切り替え回路６６がある。

信号電荷の加算処理を行なわない場合、ゲイン１のアン
プ６０６よりサンプル・ホールド回路６１　、スイッチ
６２６を通じて出力アンプ６３．出力端６４から読み出
される。

第９図に第８図の回路構成にて連続して６画素の信号電
荷レベルが同じ場合における、パルス波形、信号波形を
示す。出力アンプ５９での出力／９ｆｌ＞Ｏ８では第１図で説明したと同様な信号電荷パケット加
算処理により出力信号列Ｑｌ、Ｑ２゜Ｏ３，Ｏ４，Ｏ５
，Ｏ６，Ｏ７，Ｏ８，Ｑ９゜ＱＩＯを得る。ここで、Ｏ
３は同じ信号電荷レベルが６画素連続している場合で６
画素分の信号電荷パケットを加算した信号出力である。

この場合、アンプ６０、のゲインは１／６てあり、アン
プ６０　のゲインは１である。アンプ６０１後の信号出
力はｂ図ようにＯ３の出力値の１／６の値、即ち本来の
出力値になっている。だが、この出力のＳ／Ｎは６倍に
向上している。ここで０図に示すようにＳ／Ｈ１〜Ｓ／
Ｈ６をオンするパルス列Ｐ１〜ＰＩＯをパルス発生回路
６５より発生する。

ここでＯ３までの期間オン・パルスＰ１〜Ｐ８を発生し
て、続、いた６画素期間はオフ、そしてＰ９、ＰＩＯと
オン・パルスが続く。これにより、サンプル・ホールド
回路６１１の出力はｄ図のようにＱｌ、Ｏ２、そしてＱ
３出力タイミング以後６画素期間の出力がホールドされ
る。それから、ｅ図、ｆ図に示すようにＯ３前の画素信
号期間ＳＷ１はオフ、ＳＷ６はオン、続く６画素期間は
ＳＷｌはオン、ＳＷ６はオフ、続いてＳＷＩがオフ、Ｓ
Ｗ６がオンとする。

この期ｌ５ＪＪでは他のスイッチＳＷ２〜ＳＷ５はオフ
である。これによって、出力端２３での出力Ｖ　はｇ図
に示すようにＱｌ、Ｏ２に続いて低ノイズ化された６画
素出力Ｑ３／６、次ぎにＯ４、Ｏ５となる。これによっ
て第１図と同じ低ノイズ化処理が出来る。

以上、同じ信号電荷レベルが６画素連続している場合に
ついて述べたが、２画素〜５画素連続して同じ信号電荷
レベルの画素があった場合も同様の方法で低ノイズ化処
理が可能である。

ここでアンプ６０　．６０　．６０４，６０５のゲイン
は各々１１５．１／４．１／３．１／２とする。例えば
２画素の場合はＳＷ５とＳＷ６を切り替えて、２画素信
号期間ＤＬを通した信号出力とで低ノイズ処理を行えば
よい。同様に３画素連続の場合はＳＷ６とＳＷ４で、４
画素連続の場合はＳＷ６とＳＷ３で、５画素連続の場合
はＳＷ６とＳＷ２のスイッチを切り替えて、かつ、サン
プル・パルス発生回路からは所定のパルスを発生すれば
、低ノイズ画像を得る事が出来る。ここで、常にＳＷ６
からの信号が基準信号となり、加算回数によりＳＷＩ〜
ＳＷ５のいずれかの信号をいれ込んでいる。また、信号
レベル差検知回路１２からの信号により、同一レベルで
の信号が何画素連続したかを知ることが可能となる。

以上の実施例は最大６画素加算までの対応であるが、必
要加算段数により遅延線（ＤＬ）、アンプ（Ａ）、サン
プル・ホールド回路（Ｓ／Ｈ）、スイッチ（ＳＷ）より
なる回路ブロックの数を増減すればよい。

第１０図は、本発明の第５の実施例の電荷転送素子を用
いた半導体装置の信号電荷検出部の概略構成図である。

第８図の本発明の実施例では加算画素数を増やすと共に
遅延線（ＤＬ）、アンプ（Ａ）、サンプル・ホールド回
路（Ｓ／Ｈ）　、スイッチ（ＳＷ）よりなる回路ブロッ
クの数を増やさなければならない。これに対して本実施
例はこのような回路ブロックの数を増やさないで同様な
効果を得る。

ＣＣＤレジスタの転送電極５４，５４２下のチャネルの
信号電荷レベルを信号レベル差検知回路１２で検知し、
連続した画素信号が同じ出力の時、ゲート回路１３によ
り転送電極５６で複数段の画素信号電荷パケットを加算
する。ＣＣＤの出力はアンプ５９を介して読み出される
。これまでは第７図の実施例と同じである。ここで遅延
時間可変遅延線６７　と６７　、ゲイン値可変アンプ６
８　．６８゜を設ける。これらアンプ６８□、６８２に
繋げてサンプル・ホールド回路６９１゜６９　とスイッ
チ７０，７０゜がある。また、サンプルパルス発生回路
６５、スイッチ切り替え回路６６は第７図の場合と同じ
である。画素加算信号は信号レベル差検知回路１２の端
子Ｎより出力され、それぞれの定数が可変する６７□。

６７　．６８　．６８゜の端子Ｍｌ、Ｍ２．Ｍ３゜Ｍ４
に入力し、これにより所定の定数に変化することにより
、第８図の実施例の場合と同じ低ノイズ化が出来る。

［発明の効果〕以上述べた様に、本発明によれば同じ信号電荷レベルの
複数個の画素信号電荷パケットをＣＣＤ内で加算出来る
ため画素信号のノイズ低減ができる。これからは更に高
解像度が要求され、それに伴い画素サイズが小さくなる
。これにおいては１画素当たりの信号電荷数は単位面積
当たりの光量が同じでも少なくなるため、本発明はここ
で発生するノイズ低下の問題に対して効果は大きい。

【図面の簡単な説明】

第１図は本発明の第１の実施例の固体撮像装置の信号電
荷検出部の概略構成図、第２図は、本発明の第１の実施
例の信号電荷検出部各部の出力信号波形、第３図は、本
発明の第２の実施例の信号電荷検出部の各電極に印加す
る電圧とその時の電位ポテンシャルを示した図、第４図
は、本発明の第２の実施例の固体撮像装置の信号電荷検
出部の概略構成図、第５図は、本発明の第２の実施例の
信号電荷検出部各部の出力信号波形、第６図は、本発明
の第３の実施例の固体撮像装置の信号検出部の概略構成
図、第７図は本発明の信号電荷検出部各部の出力信号波
形、第８図は本発明の第４の実施例の固体撮像装置の信
号電荷検出部の概略構成図、第９図は本発明の第４の実
施例の信号電荷検出部の各部の出力信号波形、第１０図
は本発明の第５の実施例の固体撮像装置の信号電荷検出
部の概略構成図、第１１図は、固体撮像装置の概略構成
図、第１２図は、従来例の固体撮像装置の電荷検出部の
概略構成図である。図において、１・・・半導体基板、２，３，４，５．６・・・転送電
極、７・・・出力電極、８・・・リセットゲート、９・
・・ＦＤ部、１０・・・リセットドレイン、１１・・・
アンプ。１２・・・信号レベル差検知回路、１３・・・ゲート回
路。

Claims

【特許請求の範囲】

（１）光画像を信号電荷として出力する撮像手段と、こ
の撮像手段に接続され前記信号電荷を転送する複数の転
送段から成る電荷転送手段と、この転送段の複数の位置
に設けられ前記転送された信号電荷を非破壊で複数の信
号出力として読み出す手段と、この読み出された複数の
信号出力の差を検知する手段と、この検知された信号に
基づき前記複数の信号電荷を信号電荷加算部にて加算し
出力信号として読み出す手段と、この信号電荷の加算に
より空信号となった前記出力信号列に前記加算された出
力信号を入れ込む手段と、前記加算された出力信号列及
び前記加算された出力信号が入れ込まれた出力信号列の
出力信号レベルを加算段数に応じて低減する手段とを具
備したことを特徴とする固体撮像装置。
（２）前記転送段は２線の水平ＣＣＤより構成され、前
記検知された信号に基づき信号加算が行なわれる場合は
第１の水平ＣＣＤの加算段数と第２の水平ＣＣＤの加算
段数のうち加算段数の多い方の前記水平ＣＣＤの出力信
号を空信号となった２線の水平ＣＣＤの出力信号列に前
記加算された出力信号として入れ込むことを特徴とする
請求項１記載の固体撮像装置。
（３）前記加算された出力信号を入れ込む手段及び出力
信号レベルを低減する手段は、可変遅延線、アンプ、サ
ンプルホールド回路より構成され、前記検知された信号
に基づき、加算段数に応じて前記可変遅延線の遅延量及
び前記アンプのゲインを変化させる様にしたことを特徴
とする請求項１記載の固体撮像装置。
（４）前記複数の信号出力の差を検知する手段により検
知された信号を信号帯域圧縮信号として用いることを特
徴とする請求項１記載の固体撮像装置。