JPH05219440A - 画像入力装置 - Google Patents
画像入力装置Info
- Publication number
- JPH05219440A JPH05219440A JP4056075A JP5607592A JPH05219440A JP H05219440 A JPH05219440 A JP H05219440A JP 4056075 A JP4056075 A JP 4056075A JP 5607592 A JP5607592 A JP 5607592A JP H05219440 A JPH05219440 A JP H05219440A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input device
- pixel
- output
- image input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Image Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】 複雑な画像処理用のハードウェアを必要とす
ることなく、隣接画素間の減算や加算などの前処理を画
素信号から直接行なえるようにした画像入力装置を提供
する。 【構成】 ＣＭＤなどのフォトトランジスタ４-11 〜４
-43 を２次元的に配置した画素アレイに対して、該画素
アレイを２行ずつ読み出す垂直走査回路１を配置し、列
方向の画素を垂直方向に交互に異なった信号線８-1，８
-2又は８-3，８-4に、且つ１列毎に交互に異なった組の
信号線に、水平走査回路２で駆動される水平選択スイッ
チ６-1a 〜６-3b を介してそれぞれ接続し、各信号線の
出力信号をスイッチングマトリックス回路９を介して作
動アンプ11-1，11-2に入力し、隣接画素間の減算信号を
出力させる。
ることなく、隣接画素間の減算や加算などの前処理を画
素信号から直接行なえるようにした画像入力装置を提供
する。 【構成】 ＣＭＤなどのフォトトランジスタ４-11 〜４
-43 を２次元的に配置した画素アレイに対して、該画素
アレイを２行ずつ読み出す垂直走査回路１を配置し、列
方向の画素を垂直方向に交互に異なった信号線８-1，８
-2又は８-3，８-4に、且つ１列毎に交互に異なった組の
信号線に、水平走査回路２で駆動される水平選択スイッ
チ６-1a 〜６-3b を介してそれぞれ接続し、各信号線の
出力信号をスイッチングマトリックス回路９を介して作
動アンプ11-1，11-2に入力し、隣接画素間の減算信号を
出力させる。
Description
【０００１】
【産業上の利用分野】この発明は、隣接する画素間の光
信号出力の減算又は加算を行う画像処理機能を備えた画
像入力装置に関する。
信号出力の減算又は加算を行う画像処理機能を備えた画
像入力装置に関する。
【０００２】
【従来の技術】従来、ＣＣＤに代表される固体撮像装置
は、光電変換によって得た信号電荷を読み出す際に、電
荷蓄積部から電荷を転送するために、画素部においては
信号の記憶機能がない。一方、画像処理を行う場合は一
画素の信号を複数回読み出す必要があること、更に処理
内容によってはある程度のランダムアクセスが必要であ
ることから、画像処理機能を有する画像入力装置として
は、図４に示すように、撮像装置51，Ａ／Ｄ変換器52，
フレームメモリ53及び処理回路部54からなる構成が採ら
れてきた。
は、光電変換によって得た信号電荷を読み出す際に、電
荷蓄積部から電荷を転送するために、画素部においては
信号の記憶機能がない。一方、画像処理を行う場合は一
画素の信号を複数回読み出す必要があること、更に処理
内容によってはある程度のランダムアクセスが必要であ
ることから、画像処理機能を有する画像入力装置として
は、図４に示すように、撮像装置51，Ａ／Ｄ変換器52，
フレームメモリ53及び処理回路部54からなる構成が採ら
れてきた。
【０００３】この構成の画像入力装置においては、ＣＣ
Ｄ等の撮像装置51から送られるビデオ出力信号をＡ／Ｄ
変換器52を用いてデジタル変換した後に、フレームメモ
リ53に各画素のデジタル信号を記憶させる。その後画像
処理に必要な信号は、処理回路部54からアドレス選択信
号55をフレームメモリ53に転送することによって、その
アドレスに対応する信号をフレームメモリ53から処理回
路部54に出力される。そして処理回路部54において所望
の画像処理を行い、処理された信号は出力端子56より出
力することによって得られる。なおこのフレームメモリ
にはランダムアクセスが可能なものと可能でないものと
があるが、画像処理の目的には前者が使用される。
Ｄ等の撮像装置51から送られるビデオ出力信号をＡ／Ｄ
変換器52を用いてデジタル変換した後に、フレームメモ
リ53に各画素のデジタル信号を記憶させる。その後画像
処理に必要な信号は、処理回路部54からアドレス選択信
号55をフレームメモリ53に転送することによって、その
アドレスに対応する信号をフレームメモリ53から処理回
路部54に出力される。そして処理回路部54において所望
の画像処理を行い、処理された信号は出力端子56より出
力することによって得られる。なおこのフレームメモリ
にはランダムアクセスが可能なものと可能でないものと
があるが、画像処理の目的には前者が使用される。
【０００４】
【発明が解決しようとする課題】上記構成の従来の画像
入力装置は、フレームメモリに記憶させた映像信号に関
しては、完全なランダムアクセスが可能であるというこ
とにより応用範囲が広いが、その一方、エッジ抽出の前
処理にあたる、隣接画素間の減算信号の抽出といった低
位な処理でさえ、フレームメモリやＡ／Ｄ変換器を中心
とする複雑なシステムが必要となり、画像入力装置とし
ては高価なものになるという欠点がある。更に画素数の
増加や読み出し速度の高速化によって空間及び時間的な
解像度を向上させようとする場合、システム全体を高容
量化及び高速化する必要も生じる。また最近では画像処
理を高速化するため、エッジ抽出を並列的に処理する方
法が用いられているが、システムは更に高価なものにな
っている。
入力装置は、フレームメモリに記憶させた映像信号に関
しては、完全なランダムアクセスが可能であるというこ
とにより応用範囲が広いが、その一方、エッジ抽出の前
処理にあたる、隣接画素間の減算信号の抽出といった低
位な処理でさえ、フレームメモリやＡ／Ｄ変換器を中心
とする複雑なシステムが必要となり、画像入力装置とし
ては高価なものになるという欠点がある。更に画素数の
増加や読み出し速度の高速化によって空間及び時間的な
解像度を向上させようとする場合、システム全体を高容
量化及び高速化する必要も生じる。また最近では画像処
理を高速化するため、エッジ抽出を並列的に処理する方
法が用いられているが、システムは更に高価なものにな
っている。
【０００５】本発明は、従来の画像入力装置における上
記問題点を解消するためになされたもので、光電変換さ
れた信号電荷を電荷蓄積部に保持した状態で光情報の読
み出しが可能な、つまり非破壊読み出しが可能な固体撮
像素子を画素として用いた固体撮像装置を利用し、従来
のような高価で複雑な画像処理用のハードウェアを必要
とすることなく、隣接画素間の減算や加算などの前処理
が直接行なえるようにした画像入力装置を提供すること
を目的とする。
記問題点を解消するためになされたもので、光電変換さ
れた信号電荷を電荷蓄積部に保持した状態で光情報の読
み出しが可能な、つまり非破壊読み出しが可能な固体撮
像素子を画素として用いた固体撮像装置を利用し、従来
のような高価で複雑な画像処理用のハードウェアを必要
とすることなく、隣接画素間の減算や加算などの前処理
が直接行なえるようにした画像入力装置を提供すること
を目的とする。
【０００６】
【課題を解決するための手段】上記問題点を解決するた
め、本発明は、光照射により生成され蓄積された電荷を
保持したまま光信号の非破壊的な読み出しが可能な画素
を２次元的に配置して構成した画素アレイを備えた撮像
装置と、該撮像装置の画素アレイの注目する画素の光信
号と該注目画素に隣接する１つ以上の画素の光信号を同
時に読み出し、それらの光信号出力を直接減算又は加算
する手段とで画像入力装置を構成する。
め、本発明は、光照射により生成され蓄積された電荷を
保持したまま光信号の非破壊的な読み出しが可能な画素
を２次元的に配置して構成した画素アレイを備えた撮像
装置と、該撮像装置の画素アレイの注目する画素の光信
号と該注目画素に隣接する１つ以上の画素の光信号を同
時に読み出し、それらの光信号出力を直接減算又は加算
する手段とで画像入力装置を構成する。
【０００７】
【作用】このように構成した画像入力装置においては、
撮像装置から２つ以上の隣接画素の信号を非破壊的に且
つ並列に出力することができ、それらの各画素信号を直
接に減算又は加算することにより、画素間の信号の差や
和を極めて簡単な構成により得ることができる。更に画
素数の増加や高速化に対しても容易に対応が可能とな
る。
撮像装置から２つ以上の隣接画素の信号を非破壊的に且
つ並列に出力することができ、それらの各画素信号を直
接に減算又は加算することにより、画素間の信号の差や
和を極めて簡単な構成により得ることができる。更に画
素数の増加や高速化に対しても容易に対応が可能とな
る。
【０００８】
【実施例】次に実施例について説明する。図１は、本発
明に係る画像入力装置の第１実施例を示す回路構成図で
ある。この実施例の画像入力装置は、垂直走査回路１，
水平走査回路２，垂直選択線３-1〜３-4を介して垂直走
査回路１と制御端子とが接続された非破壊読み出しが可
能なＳＩＴ（静電誘導トランジスタ），ＣＭＤ（電荷変
調素子）などのフォトトランジスタ４-11 〜４-43 から
なる画素アレイ，水平選択線５-1〜５-3を介して水平走
査回路２と接続されている水平選択スイッチ６-1a 〜６
-3b ，読み出し抵抗７-1〜７-4が接続されている信号線
８-1〜８-4，該信号線に接続されたスイッチングマトリ
ックス回路９，該スイッチングマトリックス回路９に信
号線10-1〜10-3を介して接続された差動アンプ11-1，11
-2、及びその出力端子12-1，12-2によって構成されてい
る。
明に係る画像入力装置の第１実施例を示す回路構成図で
ある。この実施例の画像入力装置は、垂直走査回路１，
水平走査回路２，垂直選択線３-1〜３-4を介して垂直走
査回路１と制御端子とが接続された非破壊読み出しが可
能なＳＩＴ（静電誘導トランジスタ），ＣＭＤ（電荷変
調素子）などのフォトトランジスタ４-11 〜４-43 から
なる画素アレイ，水平選択線５-1〜５-3を介して水平走
査回路２と接続されている水平選択スイッチ６-1a 〜６
-3b ，読み出し抵抗７-1〜７-4が接続されている信号線
８-1〜８-4，該信号線に接続されたスイッチングマトリ
ックス回路９，該スイッチングマトリックス回路９に信
号線10-1〜10-3を介して接続された差動アンプ11-1，11
-2、及びその出力端子12-1，12-2によって構成されてい
る。
【０００９】垂直走査回路１は垂直選択線３-1〜３-4に
垂直選択信号φG1〜φG4を送出し、水平走査回路２は水
平選択線５-1〜５-3に水平選択信号φS1〜φS3を送出す
る。なお、この実施例では説明を簡単にするために画素
アレイを４行×３列で構成するものとした。各フォトト
ランジスタの出力端子は、例えばフォトトランジスタ４
-11 は信号線８-1に、４-21 は信号線８-2にという具合
に垂直方向に交互に異なった信号線に水平選択スイッチ
を介して接続されている。また水平方向には第１列目は
信号線８-1と８-2に、第２列目は信号線８-3と８-4、第
３列目は再び信号線８-1と８-2というように、１列毎交
互に異なった組の信号線に接続されている。
垂直選択信号φG1〜φG4を送出し、水平走査回路２は水
平選択線５-1〜５-3に水平選択信号φS1〜φS3を送出す
る。なお、この実施例では説明を簡単にするために画素
アレイを４行×３列で構成するものとした。各フォトト
ランジスタの出力端子は、例えばフォトトランジスタ４
-11 は信号線８-1に、４-21 は信号線８-2にという具合
に垂直方向に交互に異なった信号線に水平選択スイッチ
を介して接続されている。また水平方向には第１列目は
信号線８-1と８-2に、第２列目は信号線８-3と８-4、第
３列目は再び信号線８-1と８-2というように、１列毎交
互に異なった組の信号線に接続されている。
【００１０】次にこの実施例の動作について説明する。
図２は１フレーム期間において、垂直走査回路１により
垂直選択線３-1〜３-4に与える垂直選択信号φG1〜
φG4、及び水平走査回路２により水平選択線５-1〜５-3
に与える水平選択信号φS1〜φS3を表すタイミングチャ
ートである。垂直選択信号φG1〜φG4において、20はフ
ォトトランジスタからなる画素に蓄積されている電荷を
読み出す読み出しパルスであり、21は電荷をリセットし
画素を初期状態に戻すリセットパルスである。このリセ
ットパルス21が印加されない限り、画素信号は何回でも
繰り返し読み出すことが可能である。読み出しパルス20
及びリセットパルス21が印加されていないときは、常に
光生成電荷を蓄積部に蓄積している状態になり、この状
態においてはフォトトランジスタはオフしており、信号
電流は流れない。この動作については、例えばＣＭＤに
関しては特開昭６０−２０６０６３号に詳細に記述され
ている。またパルス22は水平選択パルスであり、このパ
ルスを水平選択スイッチ６-1a〜６-3b に印加すること
によって、各フォトトランジスタと信号線８-1〜８-4と
が接続される。
図２は１フレーム期間において、垂直走査回路１により
垂直選択線３-1〜３-4に与える垂直選択信号φG1〜
φG4、及び水平走査回路２により水平選択線５-1〜５-3
に与える水平選択信号φS1〜φS3を表すタイミングチャ
ートである。垂直選択信号φG1〜φG4において、20はフ
ォトトランジスタからなる画素に蓄積されている電荷を
読み出す読み出しパルスであり、21は電荷をリセットし
画素を初期状態に戻すリセットパルスである。このリセ
ットパルス21が印加されない限り、画素信号は何回でも
繰り返し読み出すことが可能である。読み出しパルス20
及びリセットパルス21が印加されていないときは、常に
光生成電荷を蓄積部に蓄積している状態になり、この状
態においてはフォトトランジスタはオフしており、信号
電流は流れない。この動作については、例えばＣＭＤに
関しては特開昭６０−２０６０６３号に詳細に記述され
ている。またパルス22は水平選択パルスであり、このパ
ルスを水平選択スイッチ６-1a〜６-3b に印加すること
によって、各フォトトランジスタと信号線８-1〜８-4と
が接続される。
【００１１】まず時刻ｔ0 からｔ3 の間、垂直選択線３
-1と３-2に読み出しパルス20が印加され、フォトトラン
ジスタ群からなる画素アレイの第１行目と第２行目が選
択されている。その間の時刻ｔ1 には、水平選択線５-1
と５-2に水平選択パルス22が印加され、このとき信号線
８-1にはフォトトランジスタ４-11 、信号線８-2にはフ
ォトトランジスタ４-21 、信号線８-3にはフォトトラン
ジスタ４-12 、信号線８-4にはフォトトランジスタ４-2
2 の各信号が同時に並列的に出力される。スイッチング
マトリックス回路９は信号線８-1〜８-4によって並列に
入力された４個のフォトトランジスタの信号の中の、左
上に位置するフォトトランジスタ（ここでは４-11 ）の
信号を信号線10-2に接続し、左下に位置するフォトトラ
ンジスタ（ここでは４-21 ）の信号を信号線10-1に接続
し、右上に位置するフォトトランジスタ（ここでは４-1
2 ）の信号を信号線10-3に接続する機能を有するものと
する。したがって時刻ｔ1 においては、信号線10-1と信
号線８-2、信号線10-2と信号線８-1、信号線10-3と信号
線８-3がそれぞれ接続され、フォトトランジスタ４-21
の信号が信号線10-1に、フォトトランジスタ４-11 の信
号が信号線10-2に、フォトトランジスタ４-12 の信号が
信号線10-3に伝達される。次に差動アンプ11-1によって
信号線10-2と10-1との差動出力が出力端子12-1に、差動
アンプ11-2によって信号線10-2と10-3との差動出力が出
力端子12-2に出力される。これによって出力端子12-1に
はフォトトランジスタ４-11 と４-21 との出力信号差す
なわち減算信号が、出力端子12-2にはフォトトランジス
タ４-11 と４-12 との出力信号差すなわち減算信号が出
力される。
-1と３-2に読み出しパルス20が印加され、フォトトラン
ジスタ群からなる画素アレイの第１行目と第２行目が選
択されている。その間の時刻ｔ1 には、水平選択線５-1
と５-2に水平選択パルス22が印加され、このとき信号線
８-1にはフォトトランジスタ４-11 、信号線８-2にはフ
ォトトランジスタ４-21 、信号線８-3にはフォトトラン
ジスタ４-12 、信号線８-4にはフォトトランジスタ４-2
2 の各信号が同時に並列的に出力される。スイッチング
マトリックス回路９は信号線８-1〜８-4によって並列に
入力された４個のフォトトランジスタの信号の中の、左
上に位置するフォトトランジスタ（ここでは４-11 ）の
信号を信号線10-2に接続し、左下に位置するフォトトラ
ンジスタ（ここでは４-21 ）の信号を信号線10-1に接続
し、右上に位置するフォトトランジスタ（ここでは４-1
2 ）の信号を信号線10-3に接続する機能を有するものと
する。したがって時刻ｔ1 においては、信号線10-1と信
号線８-2、信号線10-2と信号線８-1、信号線10-3と信号
線８-3がそれぞれ接続され、フォトトランジスタ４-21
の信号が信号線10-1に、フォトトランジスタ４-11 の信
号が信号線10-2に、フォトトランジスタ４-12 の信号が
信号線10-3に伝達される。次に差動アンプ11-1によって
信号線10-2と10-1との差動出力が出力端子12-1に、差動
アンプ11-2によって信号線10-2と10-3との差動出力が出
力端子12-2に出力される。これによって出力端子12-1に
はフォトトランジスタ４-11 と４-21 との出力信号差す
なわち減算信号が、出力端子12-2にはフォトトランジス
タ４-11 と４-12 との出力信号差すなわち減算信号が出
力される。
【００１２】同様に時刻ｔ2 においては、水平選択線５
-2と５-3に水平選択パルス22が印加され、信号線８-1に
はフォトトランジスタ４-13 、信号線８-2にはフォトト
ランジスタ４-23 、信号線８-3にはフォトトランジスタ
４-12 、信号線８-4にはフォトトランジスタ４-22 の各
信号が同時に並列的に出力される。そして次段におい
て、スイッチングマトリックス回路９により信号線８-3
と信号線10-2、信号線８-4と信号線10-1、信号線８-1と
信号線10-3がそれぞれ接続される。したがって差動アン
プ11-1の出力端子12-1にはフォトトランジスタ４-12 の
出力信号とフォトトランジスタ４-22 の出力信号の減算
信号が、差動アンプ11-2の出力端子12-2にはフォトトラ
ンジスタ４-12 の出力信号とフォトトランジスタ４-13
の出力信号の減算信号が出力される。
-2と５-3に水平選択パルス22が印加され、信号線８-1に
はフォトトランジスタ４-13 、信号線８-2にはフォトト
ランジスタ４-23 、信号線８-3にはフォトトランジスタ
４-12 、信号線８-4にはフォトトランジスタ４-22 の各
信号が同時に並列的に出力される。そして次段におい
て、スイッチングマトリックス回路９により信号線８-3
と信号線10-2、信号線８-4と信号線10-1、信号線８-1と
信号線10-3がそれぞれ接続される。したがって差動アン
プ11-1の出力端子12-1にはフォトトランジスタ４-12 の
出力信号とフォトトランジスタ４-22 の出力信号の減算
信号が、差動アンプ11-2の出力端子12-2にはフォトトラ
ンジスタ４-12 の出力信号とフォトトランジスタ４-13
の出力信号の減算信号が出力される。
【００１３】時刻ｔ3 において１回目の水平走査が終了
すると、垂直選択線３-1にリセットパルス21が印加さ
れ、第１行目のフォトトランジスタ４-11 〜４-13 に蓄
積された光情報がリセットされる。
すると、垂直選択線３-1にリセットパルス21が印加さ
れ、第１行目のフォトトランジスタ４-11 〜４-13 に蓄
積された光情報がリセットされる。
【００１４】次の水平走査では、垂直選択線３-2と３-3
に読み出しパルス20が印加されて、画素アレイの第２行
と第３行が選択される。その後、前の水平走査と同様に
４つのフォトトランジスタの各出力信号を並列に読み出
しながら水平走査し、スイッチングマトリックス回路９
及び差動アンプ11-1と11-2を介して、垂直方向と水平方
向に隣接するフォトトランジスタ間の減算信号を、出力
端子12-1及び12-2から出力する。この動作を画素アレイ
の各行について順次行っていくと、１フレームの周期で
画像全域における、隣接する画素間の２次元的な減算信
号分布、すなわち輝度信号の微分強度分布が得られる。
に読み出しパルス20が印加されて、画素アレイの第２行
と第３行が選択される。その後、前の水平走査と同様に
４つのフォトトランジスタの各出力信号を並列に読み出
しながら水平走査し、スイッチングマトリックス回路９
及び差動アンプ11-1と11-2を介して、垂直方向と水平方
向に隣接するフォトトランジスタ間の減算信号を、出力
端子12-1及び12-2から出力する。この動作を画素アレイ
の各行について順次行っていくと、１フレームの周期で
画像全域における、隣接する画素間の２次元的な減算信
号分布、すなわち輝度信号の微分強度分布が得られる。
【００１５】また上記実施例では減算処理について説明
を行ってきたが、差動アンプ11-1及び11-2に並列に、減
算信号と同時に加算信号も出力する回路を付加すれば画
素間の出力の平均に対応する信号も得られる。
を行ってきたが、差動アンプ11-1及び11-2に並列に、減
算信号と同時に加算信号も出力する回路を付加すれば画
素間の出力の平均に対応する信号も得られる。
【００１６】以上のように本実施例によれば、非破壊読
み出しが可能なフォトトランジスタを２次元的に配置し
た撮像装置を用い、複数の画素の出力を並列に読み出し
ながら走査し、それらの画素間の減算信号を求めていく
ことによって、極めて簡単な構成で映像信号の微分強度
分布を得ることが可能な画像入力装置が実現できる。更
に、画素数を増加させた場合においても、垂直走査回路
１や水平走査回路２の段数を増加させることによって容
易に対応できる。また画素間の減算信号と同時に加算信
号すなわち平均信号を同時に得ることによって、エッジ
検出の際の閾値の設定に局所的輝度信号を用いることも
可能である。
み出しが可能なフォトトランジスタを２次元的に配置し
た撮像装置を用い、複数の画素の出力を並列に読み出し
ながら走査し、それらの画素間の減算信号を求めていく
ことによって、極めて簡単な構成で映像信号の微分強度
分布を得ることが可能な画像入力装置が実現できる。更
に、画素数を増加させた場合においても、垂直走査回路
１や水平走査回路２の段数を増加させることによって容
易に対応できる。また画素間の減算信号と同時に加算信
号すなわち平均信号を同時に得ることによって、エッジ
検出の際の閾値の設定に局所的輝度信号を用いることも
可能である。
【００１７】更に本実施例においては、信号線の本数を
４本とし１階の微分に対応する信号を得るようにした構
成について述べてきたが、信号線の本数を増やして一度
に読み出す画素の数を増やすことによって、２階微分や
３階微分に対応する信号を得ることも可能である。また
もちろん、差動アンプ11-1，11-2を使用せず、直接スイ
ッチングマトリックス回路９から、通常の時系列的な信
号を読み出すことが可能であることは言うまでもない。
４本とし１階の微分に対応する信号を得るようにした構
成について述べてきたが、信号線の本数を増やして一度
に読み出す画素の数を増やすことによって、２階微分や
３階微分に対応する信号を得ることも可能である。また
もちろん、差動アンプ11-1，11-2を使用せず、直接スイ
ッチングマトリックス回路９から、通常の時系列的な信
号を読み出すことが可能であることは言うまでもない。
【００１８】次に第２の実施例の回路構成図を図３に示
す。第２の実施例は第１の実施例を更に簡略化したもの
で、より集積化に有利な特徴を有する。本実施例におい
ては、非破壊読み出しが可能なフォトトランジスタ４-1
1 〜４-42 を市松模様状に配置して画素アレイを構成し
ており、第１の実施例と比べると、垂直及び水平方向に
１つおきに画素を省略したのと等価な構成になってい
る。なお第１の実施例と同様の機能を有する部材には同
一の符号を付して示している。垂直走査回路１から垂直
選択線３-1〜３-4に送出する垂直選択信号φG1〜φ
G4と、水平走査回路２から水平選択線５-1〜５-3に送出
する水平選択信号φS1〜φS3は図２に示したものと同じ
である。
す。第２の実施例は第１の実施例を更に簡略化したもの
で、より集積化に有利な特徴を有する。本実施例におい
ては、非破壊読み出しが可能なフォトトランジスタ４-1
1 〜４-42 を市松模様状に配置して画素アレイを構成し
ており、第１の実施例と比べると、垂直及び水平方向に
１つおきに画素を省略したのと等価な構成になってい
る。なお第１の実施例と同様の機能を有する部材には同
一の符号を付して示している。垂直走査回路１から垂直
選択線３-1〜３-4に送出する垂直選択信号φG1〜φ
G4と、水平走査回路２から水平選択線５-1〜５-3に送出
する水平選択信号φS1〜φS3は図２に示したものと同じ
である。
【００１９】次に図２を用いて本実施例の動作について
説明する。まず時刻ｔ0 からｔ3 の間、垂直選択線３-1
と３-2に読み出しパルス20が印加され、画素アレイの第
１行目と第２行目が選択されている。その間の時刻ｔ1
には、水平選択線５-1と５-2に水平選択パルス22が印加
され、水平選択スイッチ６-1と６-2が導通する。このと
き信号線８-1にはフォトトランジスタ４-11 、信号線８
-2にはフォトトランジスタ４-22 の各信号が、読み出し
抵抗７-1，７-2を介して同時に並列的に出力される。そ
して次段において、信号線８-1及び８-2は加算回路30と
差動アンプ11に並列に接続されている。加算回路30によ
り加算されたフォトトランジスタ４-11と４-22 の加算
信号は、出力端子32-1より出力される。また差動アンプ
11により減算されたフォトトランジスタ４-11 の出力信
号とフォトトランジスタ４-22 の出力信号との減算信号
は、次段の絶対値回路31を通って、フォトトランジスタ
４-11 と４-22 の出力差の絶対値として、出力端子32-2
より出力される。
説明する。まず時刻ｔ0 からｔ3 の間、垂直選択線３-1
と３-2に読み出しパルス20が印加され、画素アレイの第
１行目と第２行目が選択されている。その間の時刻ｔ1
には、水平選択線５-1と５-2に水平選択パルス22が印加
され、水平選択スイッチ６-1と６-2が導通する。このと
き信号線８-1にはフォトトランジスタ４-11 、信号線８
-2にはフォトトランジスタ４-22 の各信号が、読み出し
抵抗７-1，７-2を介して同時に並列的に出力される。そ
して次段において、信号線８-1及び８-2は加算回路30と
差動アンプ11に並列に接続されている。加算回路30によ
り加算されたフォトトランジスタ４-11と４-22 の加算
信号は、出力端子32-1より出力される。また差動アンプ
11により減算されたフォトトランジスタ４-11 の出力信
号とフォトトランジスタ４-22 の出力信号との減算信号
は、次段の絶対値回路31を通って、フォトトランジスタ
４-11 と４-22 の出力差の絶対値として、出力端子32-2
より出力される。
【００２０】時刻ｔ2 においては、水平選択線５-2と５
-3に水平選択パルス22が印加され、水平選択スイッチ６
-2と６-3が導通する。このとき信号線８-1にはフォトト
ランジスタ４-13 、信号線８-2にはフォトトランジスタ
４-22 の各信号が出力され、加算回路30により加算され
たフォトトランジスタ４-13 と４-22 の信号の加算信号
が出力端子32-1より出力される。また差動アンプ11と絶
対値回路31により、フォトトランジスタ４-13 と４-22
の各信号の減算信号の絶対値が出力端子32-2より出力さ
れる。
-3に水平選択パルス22が印加され、水平選択スイッチ６
-2と６-3が導通する。このとき信号線８-1にはフォトト
ランジスタ４-13 、信号線８-2にはフォトトランジスタ
４-22 の各信号が出力され、加算回路30により加算され
たフォトトランジスタ４-13 と４-22 の信号の加算信号
が出力端子32-1より出力される。また差動アンプ11と絶
対値回路31により、フォトトランジスタ４-13 と４-22
の各信号の減算信号の絶対値が出力端子32-2より出力さ
れる。
【００２１】時刻ｔ3 において１回目の水平走査が終了
すると、垂直選択線３-1にはリセットパルス21が印加さ
れ、画素アレイの第１行が初期化される。次の水平走査
においては、垂直選択線３-2と３-3に読み出しパルス20
が印加され、第２行と第３行が選択される。その後、前
の水平走査と同様に、２つのフォトトランジスタの出力
を並列に読み出しながら水平走査し、加算回路30と差動
アンプ11及び絶対値回路31を介して、隣接するフォトト
ランジスタ間の加算信号を出力端子32-1から、減算信号
の絶対値を出力端子32-2からそれぞれ出力する。これを
各行について順次行っていくと、図３の33-11 〜33-32
に示した位置で定義される輝度信号分布と微分強度分布
が得られる。
すると、垂直選択線３-1にはリセットパルス21が印加さ
れ、画素アレイの第１行が初期化される。次の水平走査
においては、垂直選択線３-2と３-3に読み出しパルス20
が印加され、第２行と第３行が選択される。その後、前
の水平走査と同様に、２つのフォトトランジスタの出力
を並列に読み出しながら水平走査し、加算回路30と差動
アンプ11及び絶対値回路31を介して、隣接するフォトト
ランジスタ間の加算信号を出力端子32-1から、減算信号
の絶対値を出力端子32-2からそれぞれ出力する。これを
各行について順次行っていくと、図３の33-11 〜33-32
に示した位置で定義される輝度信号分布と微分強度分布
が得られる。
【００２２】本実施例によれば、画素１列あたり１本の
配線と１つの水平選択スイッチで構成され、更に信号線
の数も第１の実施例と比較して半分の２本で構成可能で
あることから、撮像装置の集積化に対して有利である。
また画素の数が半分に減少していることから、画素の欠
陥に伴う歩留りについても向上するという利点がある。
配線と１つの水平選択スイッチで構成され、更に信号線
の数も第１の実施例と比較して半分の２本で構成可能で
あることから、撮像装置の集積化に対して有利である。
また画素の数が半分に減少していることから、画素の欠
陥に伴う歩留りについても向上するという利点がある。
【００２３】なお上記各実施例では、光信号を非破壊的
に読み出すことの可能な画素として、ＳＩＴやＣＭＤな
どのフォトトランジスタを用いたものを示したが、非破
壊読み出し可能な画素としては、ＡＭＩ（増幅型ＭＯＳ
イメージャー）などの他の素子を用いることもできる。
に読み出すことの可能な画素として、ＳＩＴやＣＭＤな
どのフォトトランジスタを用いたものを示したが、非破
壊読み出し可能な画素としては、ＡＭＩ（増幅型ＭＯＳ
イメージャー）などの他の素子を用いることもできる。
【００２４】
【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、非破壊読み出しが可能な撮像装置を用
いることにより、画素間の信号の差や和を極めて簡単な
構成で直接得ることが可能な画像入力装置が実現でき、
画像処理を行う際に極めて有用な画像入力装置が得られ
る。
本発明によれば、非破壊読み出しが可能な撮像装置を用
いることにより、画素間の信号の差や和を極めて簡単な
構成で直接得ることが可能な画像入力装置が実現でき、
画像処理を行う際に極めて有用な画像入力装置が得られ
る。
【図１】本発明に係る画像入力装置の第１実施例を示す
回路構成図である。
回路構成図である。
【図２】図１に示した実施例の動作を説明するためのタ
イミングチャートである。
イミングチャートである。
【図３】第２実施例を示す回路構成図である。
【図４】従来の画像入力装置の構成例を示す回路構成図
である。
である。
１ 垂直走査回路 ２ 水平走査回路 ３-1，・・・ ３-4 垂直選択線 ４-11 ，・・・ ４-43 フォトトランジスタ ５-1，・・・ ５-3 水平選択線 ６-1a ，６-1b ，・・・ ６-3a ，６-3b 水平選択スイッ
チ ７-1，・・・ ７-4 読み出し抵抗 ８-1，・・・ ８-4 信号線 ９ スイッチングマトリックス回路 10-1，・・・ 10-3 信号線 11-1，11-2 差動アンプ 12-1，12-2 出力端子 30 加算回路 31 絶対値回路
チ ７-1，・・・ ７-4 読み出し抵抗 ８-1，・・・ ８-4 信号線 ９ スイッチングマトリックス回路 10-1，・・・ 10-3 信号線 11-1，11-2 差動アンプ 12-1，12-2 出力端子 30 加算回路 31 絶対値回路
Claims (4)
- 【請求項１】 光照射により生成され蓄積された電荷を
保持したまま光信号の非破壊的な読み出しが可能な画素
を２次元的に配置して構成した画素アレイを備えた撮像
装置と、該撮像装置の画素アレイの注目する画素の光信
号と該注目画素に隣接する１つ以上の画素の光信号を同
時に読み出し、それらの光信号出力を直接減算又は加算
する手段とを備えていることを特徴とする画像入力装
置。 - 【請求項２】 前記請求項１記載の画像入力装置におい
て、画素アレイの注目画素を順次走査する手段を備え、
画素アレイの一部又は全域において隣接する画素間の各
光信号出力差又は出力和が順次得られるようにしたこと
を特徴とする画像入力装置。 - 【請求項３】 前記画素アレイは、画素を市松模様状に
配置して構成されていることを特徴とする請求項１又は
２記載の画像入力装置。 - 【請求項４】 前記非破壊読み出し可能な画素として、
ＳＩＴ，ＣＭＤ，ＡＭＩ等の増幅型固体撮像素子を用い
ていることを特徴とする請求項１〜３のいずれか１項に
記載の画像入力装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4056075A JPH05219440A (ja) | 1992-02-07 | 1992-02-07 | 画像入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4056075A JPH05219440A (ja) | 1992-02-07 | 1992-02-07 | 画像入力装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05219440A true JPH05219440A (ja) | 1993-08-27 |
Family
ID=13016971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4056075A Withdrawn JPH05219440A (ja) | 1992-02-07 | 1992-02-07 | 画像入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05219440A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0786899A3 (en) * | 1996-01-25 | 1998-10-14 | Hewlett-Packard Company | Image signal read-out circuitry with offset correction |
| US6452632B1 (en) | 1997-01-31 | 2002-09-17 | Kabushiki Kaisha Toshiba | Solid state image sensor and video system using the same |
| JP2005517219A (ja) * | 2002-02-02 | 2005-06-09 | キネティック リミテッド | 焦点面検出器 |
| JP2015002469A (ja) * | 2013-06-17 | 2015-01-05 | キヤノン株式会社 | 撮像装置、撮像システム、撮像装置の駆動方法、撮像システムの駆動方法 |
| WO2021090538A1 (ja) * | 2019-11-07 | 2021-05-14 | ソニーセミコンダクタソリューションズ株式会社 | センシングデバイス、電子機器およびセンシングデバイスの制御方法 |
-
1992
- 1992-02-07 JP JP4056075A patent/JPH05219440A/ja not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0786899A3 (en) * | 1996-01-25 | 1998-10-14 | Hewlett-Packard Company | Image signal read-out circuitry with offset correction |
| EP1175090A1 (en) * | 1996-01-25 | 2002-01-23 | Hewlett-Packard Company (a Delaware corporation) | Signal transfer circuitry with offset correction |
| US6452632B1 (en) | 1997-01-31 | 2002-09-17 | Kabushiki Kaisha Toshiba | Solid state image sensor and video system using the same |
| US7012635B2 (en) | 1997-01-31 | 2006-03-14 | Kabushiki Kaisha Toshiba | Solid state image sensor and video system using the same |
| USRE44888E1 (en) | 1997-01-31 | 2014-05-13 | Kabushiki Kaisha Toshiba | Solid state image sensor and video system using the same |
| JP2005517219A (ja) * | 2002-02-02 | 2005-06-09 | キネティック リミテッド | 焦点面検出器 |
| US7795569B2 (en) | 2002-02-02 | 2010-09-14 | Qinetiq Limited | Focal plane detector with integral processor for object edge determination |
| JP2015002469A (ja) * | 2013-06-17 | 2015-01-05 | キヤノン株式会社 | 撮像装置、撮像システム、撮像装置の駆動方法、撮像システムの駆動方法 |
| WO2021090538A1 (ja) * | 2019-11-07 | 2021-05-14 | ソニーセミコンダクタソリューションズ株式会社 | センシングデバイス、電子機器およびセンシングデバイスの制御方法 |
| KR20220089698A (ko) | 2019-11-07 | 2022-06-28 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | 센싱 디바이스, 전자 기기 및 센싱 디바이스의 제어 방법 |
| US11671728B2 (en) | 2019-11-07 | 2023-06-06 | Sony Semiconductor Solutions Corporation | Sensing device, electronic apparatus, and method for controlling sensing device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7402789B2 (en) | Methods for pixel binning in an image sensor | |
| US6914227B2 (en) | Image sensing apparatus capable of outputting image by converting resolution by adding and reading out a plurality of pixels, its control method, and image sensing system | |
| KR100750778B1 (ko) | 능동 화소 센서 및 그 제조 방법 | |
| EP1416721B1 (en) | Image pickup apparatus | |
| KR100543444B1 (ko) | 고정 패턴 잡음을 감소시키기 위한 영상 소자 및 그 방법 | |
| US6867806B1 (en) | Interlace overlap pixel design for high sensitivity CMOS image sensors | |
| JP4764036B2 (ja) | アクティブピクセルセンサアレイで、ピクセルの相関性二重サブサンプリングを行う方法及び回路 | |
| KR100660862B1 (ko) | 동일 색상의 화소 데이터를 가산하여 출력하는 컬러 촬상장치 및 그 화소 데이터 독출 방법 | |
| US7595821B2 (en) | Solid-state image pickup device and camera using the same | |
| US7719582B2 (en) | Solid-state imaging apparatus and its signal reading method | |
| JPH1084507A (ja) | 能動画素イメージセンサ及びその製造方法 | |
| JP3544084B2 (ja) | 増幅型固体撮像装置 | |
| JP3501682B2 (ja) | カラー撮像装置及びそれを用いた撮像システム | |
| JP2001024946A (ja) | 固体撮像素子およびその駆動方法 | |
| US6876388B1 (en) | Interlaced alternating pixel design for high sensitivity CMOS Image sensors | |
| JPH06153089A (ja) | 固体撮像装置 | |
| JP2001177765A (ja) | 固体撮像装置および撮像システム | |
| JPH05219440A (ja) | 画像入力装置 | |
| JP2000324397A (ja) | 固体撮像素子 | |
| JP2000295530A (ja) | 固体撮像装置 | |
| US6580455B1 (en) | High definition image sensor | |
| US6980244B1 (en) | Solid state image pickup device, driving method thereof and camera | |
| JPH06245145A (ja) | 固体撮像装置の駆動方法 | |
| JP2000188723A (ja) | 画像処理装置 | |
| JPH04154284A (ja) | 固体撮像装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |