JPH09205587A - 撮像装置 - Google Patents

Abstract

(57)【要約】 【課題】 撮像装置の小型，低消費電力，低価格を実現
する。 【解決手段】 図示のように画像信号処理回路をなく
し、撮像素子１１の生データをＡ／Ｄ変換し、外部の記
録媒体，コンピュータへ直接出力する。ＣＤＳとＡＧＣ
はソフト処理する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はデジタルカメラ等の
撮像装置に関するものである。

【０００２】

【従来の技術】近年、コンピュータで画像を扱う用途が
飛躍的に増大している。ここにおいて、コンピュータに
画像を取り込むためのデジタルカメラの製品化が活発に
なっている。この手のデジタルカメラとしては３種類の
タイプがある。第１のタイプは、銀塩フィルムカメラ，
スチルビデオカメラの延長線上にあるカメラであり、銀
塩フィルム，磁気フロッピーシートの代わりとしての媒
体は、カメラ本体に内臓されるメモリか、ＰＣカードス
ロットを利用するメモリカード，ハードディスクカード
等になる。このタイプのカメラは、従来の銀塩フィルム
カメラ，スチルビデオカメラ同様、アウトドア的な使用
がなされる。第２のタイプはコンピュータのカードスロ
ットなどに直接はめこむことで、コンピュータそのもの
をカメラとしてしまう、たとえばカード型のカメラであ
る。機能的にはカメラカードと呼ぶべきもので、カメラ
内にはＣＰＵを持たずにコンピュータがカメラを駆動す
る。この手のカメラはノートパソコン等に使用されるた
めに、会議場などに持ち込んで、画像情報を取り込んだ
りするような用途が主となる。ただ、最近、極めて小型
のコンピュータが製品化されるようになってきており、
このような超小型コンピュータと接続すれば、第１のタ
イプ同様にアウトドア的な使用が可能となる。第３のタ
イプは、デスクトップ型コンピュータを対象にしたカメ
ラで、いわば据置型カメラといえる系列のものである。
ノートパソコンなどにも使われるが、据置的な使用が主
となる。コンピュータとの接続はコンピュータに標準的
にもつ、パラレルポート，ＩＳＡバス，２３２Ｃなどの
接続端を用いて、ケーブルによって接続される。

【０００３】さて、これらのデジタルカメラは、小型で
あること、消費電力が少ないこと、低価格であることが
望まれている。とくに、第２のタイプは、コンピュータ
に寄生していることから、これらの要求は切実な課題と
なる。

【０００４】図７は、これらのデジタルカメラの主要部
のブロック図である。ここで、１は不図示の光学系によ
り結像された被写体像を電気信号に変換するための撮像
素子で、一般的には補色市松色差順次方式インターライ
ン型ＣＣＤが用いられる。２は撮像素子１を動作させる
ために必要なタイミング信号、および、撮像素子１の出
力信号を処理するのに必要なタイミング信号などを発生
するタイミング信号発生回路（以下ＴＧと記す）、３は
ＴＧ２からのタイミング信号を撮像素子駆動可能なレベ
ルに増幅する撮像素子駆動回路、４は撮像素子１と撮像
素子駆動回路３に必要な電源を供給するためのＤＣ／Ｄ
Ｃコンバータ回路である。５は撮像素子の１／ｆノイ
ズ，リセットノイズなどの出力ノイズを除去のための相
関二重サンプリング（ＣＤＳ）回路と、ＣＤＳ回路の出
力信号を任意の値に増幅するためのオートゲインコント
ロール（ＡＧＣ）回路とよりなるＣＤＳ／ＡＧＣ回路で
ある。ＣＤＳ回路とＡＧＣ回路は、通常、１チップ上に
構成されるので、これをひとくくりの枠でかこった。こ
こで、ＡＧＣ回路は、通常二つの役割をもつ。１つは製
品毎の感度のばらつきを吸収するためで、撮像素子１の
個々の感度ばらつきや、光学系の加工誤差にともなう露
光量誤差などにより生ずるカメラとしての感度を一定に
するようにゲインを微調整することで実現される。もう
１つは、低輝度時にゲインをアップすることで、製品の
撮影可能最低被写体輝度をより低い輝度まで下げるもの
である。６はＣＤＳ／ＡＧＣ回路５の出力信号のゼロ
（黒）レベルの基準となる固体撮像素子のオプチカルブ
ラックを固定するためのクランプ回路で、クランプレベ
ルは、後段のＡ／Ｄ回路７の入力レンジに適合するよう
に調整される。この回路６は通常はディスクリートで組
まれることが多い。だが、ＣＤＳ／ＡＧＣ回路５の後段
かアナログ−デジタル変換回路（Ａ／Ｄ回路）７の前段
に組み込まれて１チップ化されることもある。７はＣＤ
Ｓ／ＡＧＣ回路５、クランプ回路６を介して入力される
アナログ信号をデジタル信号に変換するためのＡ／Ｄ変
換回路で、通常は初段にＳ／Ｈ（サンプリングホール
ド）回路が組み込まれる。８はデジタル化された撮像素
子１の生信号を輝度と色、またはＲ，Ｇ，Ｂの画像信号
に処理するための画像信号処理回路、９は画像処理回路
８により処理された画像信号をコンピュータ、あるいは
記録媒体に送るため、あるいはコンピュータとの通信の
ためのインターフェース回路である。１０はカメラ全体
のコントロールをするシステムコントロール回路であ
り、たとえば、前述した製品群のうちの第１のタイプで
は１チップマイコンなどのＣＰＵをもつ大規模なものに
なるが、第２のタイプではＣＰＵの機能はコンピュータ
に依存することから、コンピュータの命令によって、た
とえば、露出制御のために撮像素子に与える電子シャッ
タのパルス数を制御したりするなどの末端の比較的に簡
単な機能しかもたない。第３のタイプは第１と第２のタ
イプの中間に位置する規模となるであろうが、製品の仕
様によって、どちらかに近いものとなる。なお、図示し
なかったが、Ａ／Ｄ回路７の出力データ、あるいは画像
処理回路８の出力画像データを一旦格納するためのバッ
ファメモリがおかれることが一般的になされる。これ
は、撮像素子１からＡ／Ｄ回路７までの画像信号の読み
出しスピードと、記録媒体またはコンピュータへの書込
み速度が一致しないことによる。すでに、画像信号読出
し速度と画像信号データ書込み速度を一致させることで
バッファメモリをなくす方法が本出願人から出願されて
いる。したがって、本明細書に付す図ではメモリは図示
しないものとする。

【０００５】図８はデジタルカメラの撮像素子として一
般的に用いられるインターライン型ＣＣＤの概略の構成
図である。図中２０は特定の波長域の光を透過し入射し
た光を電荷に変換する光電変換部であって複数のホトダ
イオード（ＰＤ）からなる。２１は各々の画素に蓄えら
れた電荷を垂直方向に転送するための垂直転送部で、通
常は４相駆動ＣＣＤ構造とされる。２２は垂直転送部よ
り転送されてきた電荷を水平ライン毎に転送する水平転
送部で、通常は２相駆動ＣＣＤ構造とされる。２３は水
平転送部２２より転送されてきた電荷を電圧信号に変換
して出力するフローティングディフュージョンアンプで
ある。

【０００６】図９（ａ）は撮像素子の出力部の構成を示
す図であり、２４は２相駆動水平ＣＣＤの第２相の最終
段の転送ゲートであり、このゲートのＨｉｇｈ，Ｌｏｗ
によって信号電荷は次段の出力ゲート２５を介してフロ
ーティングディフュージョンゲート２６に転送される。
フローティングディフュージョンゲート２６に転送され
た信号電荷はフローティングディフュージョンゲート電
位に応じて出力アンプ２９により電圧として出力され
る。出力アンプ２９は、通常、ソースフォロワで構成さ
れる。２７はリセットゲートで、フローティングディフ
ュージョンゲートゲート２６に信号電荷を蓄えるときの
壁として機能したり、リセットドレイン２８にフローテ
ィングディフュージョン２６内の信号電荷を掃き捨てる
ためにＨｉｇｈ，Ｌｏｗされる。図９（ｂ），（ｃ）は
以上に記した各部の動きと出力信号の関係を示すための
図であり、図９（ｂ）は（ａ）の各部のポテンシャルプ
ロファイルを、図９（ｃ）には水平転送ＣＣＤの第２相
ゲートに加えられるパルス（ΦＨ２）とリセットゲート
パルス（ΦＲ）と出力電圧（Ｖｃｃｄｏｕｔ）のタイミ
ングチャートである。これらの図からわかることである
が、各画素信号電荷の読出し（ｔｓ）前に必ずフローテ
ィングディフュージョンゲート２６が無信号電荷時の出
力が読み出される（ｔｒ）。以下、ｔｒの期間をリセッ
ト期間、ｔｆの期間をフィードスルー期間、この時の出
力信号レベルをフィードスルーレベル、ｔｓの期間を画
像信号期間、この時の出力信号レベルを画像信号レベル
と呼ぶこととする。

【０００７】さて、ＣＤＳ回路は前後するフィードスル
ーレベルと画像信号レベルの差を出力するもので、これ
によって撮像素子出力に存在する１／ｆノイズ，リセッ
トノイズなどを除去するものである。図１０は代表的な
ＣＤＳ回路のブロック図であり、３１〜３３はサンプル
ホールド回路、３４は差動アンプである。図１１は本回
路の動作を説明するタイミングチャートであり、Ｐｃは
フィードスルーレベルをサンプルホールドするためのタ
イミングパルス、Ｐｓは画像信号レベルをサンプルホー
ルドするためのタイミングパルスである。

【０００８】

【発明が解決しようとしている課題】しかしながら前述
の従来例のデジタルカメラの構成では、デジタルカメラ
に求められる、小型，低消費電力，低価格を充分に実現
するものとはいえない。とくに、前述した第２のタイプ
のデジタルカメラにおいては、コンピュータに寄生して
いることから、これらの要求は切実な課題となっている
のである。

【０００９】また、前述したデジタルカメラの回路構成
からわかるように、回路系にしめるアナログ回路の比率
が、まだまだ高い。ノイズ等の特性上、また回路実装
上、アナログ回路系は減らしたいところである。また、
アナログ回路系の消費する電力もカメラ全体のなかでか
なりの比率を占めるのである。そのことから、画質劣化
を招かない範囲でアナログ回路系を最小限に減らすこと
も課題として重要となる。もちろん、この課題の解決は
第１の課題のデジタルカメラの小型，低消費電力、低価
格を実現するための手段ともなる。

【００１０】本発明は、前述のデジタルカメラを含む撮
像装置の回路系を小規模化することで、撮像装置の小
型，低消費電力，低価格を実現することを目的とする。
さらには、アナログ回路系の大幅な減少を目的とするも
のである。

【００１１】

【課題を解決するための手段】前記目的を達成するた
め、本発明では、撮像装置を次の（１）〜（１１）のと
おりに構成する。

【００１２】（１）光学系により結像される光学像を電
気信号に変換する固体撮像素子と該固体撮像素子の出力
信号をデジタル信号に変換するアナログ−デジタル変換
回路とを有する撮像装置であって、該固体撮像素子は、
信号電荷排除のリセット期間のリセット信号，ゼロ信号
時であるフィードスルー期間のフィードスルー信号，画
像信号電荷蓄積期間の画像信号を順次に繰り返して出力
し、該アナログ−デジタル変換回路は該固体撮像素子よ
り順次に出力される該フィードスルー信号と該画像信号
を順次にデジタル信号に変換して出力する手段を有する
撮像装置。

【００１３】（２）前記（１）記載の撮像装置におい
て、該アナログ−デジタル変換回路より順次出力される
フィードスルー信号データと画像信号データを記録媒体
に記録する手段を有する撮像装置。

【００１４】（３）前記（１）記載の撮像装置におい
て、該アナログ−デジタル変換回路より順次出力される
フィードスルー信号データと画像信号データをコンピュ
ータに転送する手段を有する撮像装置。

【００１５】（４）前記（２）また前記（３）記載の撮
像装置において記録された、または出力されたフィード
スルー信号データと画像信号データを用いて、各々の画
像信号データから各々の画像信号データの前か後のフィ
ードスルー信号データとを減算する手段を有する撮像装
置。

【００１６】（５）前記（１）記載の撮像装置におい
て、該アナログ−デジタル変換回路より順次出力される
画像信号データから各々の画像信号データの前か後のフ
ィードスルー信号データを減算する手段を有する撮像装
置。

【００１７】（６）請求項１記載の撮像装置において、
該アナログ−デジタル変換回路が該固体撮像素子より順
次に出力されるフィードスルー信号と画像信号を順次に
デジタル信号に変換して出力するか、あるいは、該固体
撮像素子の画像信号電荷蓄積期間の画像信号のみを順次
にデジタル信号に変換して出力するかのいずれかを選択
する手段を有する撮像装置。

【００１８】（７）前記（１）記載の撮像装置におい
て、該固体撮像素子の後段で、かつ、該アナログ−デジ
タル変換回路の前段に該固体撮像素子の出力信号をサン
プルホールドするためのサンプルホールド回路を有し、
該サンプルホールド回路は該固体撮像素子のゼロ信号時
であるフィードスルー期間のフィードスルー信号、画像
信号電荷蓄積期間の画像信号を順次にサンプルホールド
し、該アナログ−デジタル変換回路は該サンプルホール
ド回路より順次に出力されるフィードスルー信号と画像
信号を順次にデジタル信号に変換して出力するか、ある
いは、該サンプルホールド回路は該固体撮像素子の画像
信号電荷蓄積期間の画像信号のみを順次にサンプルホー
ルドし、該アナログ−デジタル変換回路は該サンプルホ
ールド回路より順次に出力される画像信号を順次にデジ
タル信号に変換して出力するかのいずれかを選択する手
段を有する撮像装置。

【００１９】（８）光学系により結像される光学像を電
気信号に変換する固体撮像素子と該固体撮像素子の出力
信号をデジタル信号に変換するアナログ−デジタル変換
回路とを有する撮像装置であって、該アナログ−デジタ
ル変換回路はｎビットの分解能であり、該アナログ−デ
ジタル変換回路からの出力ｎビットのデータから連続す
るｎ−ｍビットを選択して出力する手段を有する撮像装
置。

【００２０】（９）光学系により結像される光学像を電
気信号に変換する固体撮像素子と該固体撮像素子の出力
信号をデジタル信号に変換するアナログ−デジタル変換
回路とを有する撮像装置より、記録媒体を介して、ある
いは直接にコンピュータに出力されたｎビットのデータ
から連続するｎ−ｍビットを選択して画像処理する手段
を有する撮像装置。

【００２１】（１０）前記（６）記載の撮像装置におい
て、該アナログ−デジタル変換回路はｎビットの分解能
であり、該アナログ−デジタル変換回路からの出力ｎビ
ットのデータの連続するｎ−ｍビットを選択して出力す
る手段を有し、該ｎ−ｍビットの選択に応じて、該アナ
ログ−デジタル変換回路が該固体撮像素子より順次に出
力されるフィードスルー信号と画像信号を順次にデジタ
ル信号に変換して出力するか、あるいは、該アナログ−
デジタル変換回路が該固体撮像素子の画像信号電荷蓄積
期間の画像信号のみを順次にデジタル信号に変換して出
力するかのいずれかに切り換える手段を有する撮像装
置。

【００２２】（１１）前記（７）記載の撮像装置におい
て、該アナログ−デジタル変換回路はｎビットの分解能
であり、該アナログ−デジタル変換回路からの出力ｎビ
ットのデータの連続するｎ−ｍビットを選択して出力す
る手段を有し、該ｎ−ｍビットの選択に応じて、該アナ
ログ−デジタル変換回路が該サンプルホールド回路より
順次に出力されるフィードスルー信号と画像信号を順次
にデジタル信号に変換して出力するか、あるいは、該サ
ンプルホールド回路は該固体撮像素子の画像信号電荷蓄
積期間の画像信号のみを順次にサンプルホールドし、該
アナログ−デジタル変換回路は該サンプルホールド回路
より順次に出力される画像信号を順次にデジタル信号に
変換して出力するかのいずれかに切り換える手段を有す
る撮像装置。

【００２３】

【発明の実施の形態】次に本発明の実施の態様を実施例
により詳しく説明する。

【００２４】

【実施例】

（第１の実施例）以下、本発明の第１の実施例について
図１を用いて説明する。

【００２５】図１は本実施例のデジタルカメラのブロッ
ク図であり、１１は撮像素子、１２はＡ／Ｄ回路であ
る。ここで撮像素子１１は、近年、実用化されつつある
電源内臓型のインターライン型ＣＣＤセンサを用いるこ
とで、ＤＣ／ＤＣ回路を除いている。また、Ａ／Ｄ回路
は、最近のものはＳ／Ｈ回路を前段にもうけて１チップ
化しているわけだが、これにクランプ回路をも加えて１
チップ化している。近年、Ａ／Ｄ回路はＡ／Ｄ変換に必
要となる基準電圧の発生回路を内臓するものが増えてき
ているが、それであれば、クランプ回路をも内臓するこ
とは有益であり、また回路追加による回路増加比も微々
たるものである。

【００２６】本実施例では、画像信号処理回路は排除さ
れる。デジタルデータ化された撮像素子の生データが、
そのまま記録媒体かコンピュータのメモリに取り込ま
れ、コンピュータでの演算処理によって画像処理がなさ
れる（以下ソフト画像処理とよぶ）。したがって、デジ
タル画像信号処理回路がなくなったことで、回路規模，
消費電力，コストの大幅な低減を実現できる。

【００２７】さて、本実施例のデジタルカメラで従来例
と異なる重要な部分は、ＣＤＳ回路とＡＧＣ回路が存在
しない点である。本実施例の特徴は、ＣＤＳとＡＧＣを
ソフト処理することである。このためには、従来と異な
るデータの取込みが行われる。図４（ａ）は本実施例の
デジタルカメラのＡ／Ｄ回路の前段Ｓ／Ｈ回路での撮像
素子出力のサンプリングタイミングとＡ／Ｄ出力データ
を示すタイミングチャートである。図上、ΦＳＨはサン
プルホールドのためのパルスである。ｆ０，ｆ１ −−
− は各フィードスルーレベル、ｓ０，ｓ１ −−−
は画像信号レベルである。このように、撮像素子出力信
号のフィードスルーレベルと画像信号レベルは、それぞ
れ順次にサンプルホールドされ、Ａ／Ｄ変換されて、フ
ィードスルーレベルと画像信号レベルのデータが交互に
出力されるのである。このＡ／Ｄ出力データは直接にコ
ンピュータのメモリに格納されるか、あるいは、一旦、
メモリカード，ハードディスクカード等の記録媒体に記
録されたのちにコンピュータのメモリに移しかえられる
かする。そして、各画像信号データから、それの前か後
かのフィードスルーデータが減算処理されることでソフ
ト的なＣＤＳ処理がなされる。

【００２８】さて、このような構成のデジタルカメラに
おいては、コンピュータのディスプレイに動画像を表示
してファインダ代わりとすることがなされる。このよう
にファインダとして画像表示するときには、フレームレ
ートを早くするために、画像の階調をおとしたり、画像
処理を簡略化して２５６色表示としたり、表示画素数を
間引いて少なくすることが行われる。（これらの手法に
関しては、すでに本出願人により数件の出願がなされて
いる）。このようにして撮像回路系の駆動速度を上るこ
ともなされる。いずれにしろ、このようなファインダモ
ードにおいては、通常の静止画像の取り込み時よりも、
画像の品位に関して妥協することができる。したがっ
て、前述のソフトＣＤＳ処理も、このようなファインダ
モードでは処理時間を早くするために省略されることと
なる。そして小電力のためにＡ／Ｄ回路前段のサンプル
ホールドパルスもフィードスルーレベルのサンプルのた
めのパルスが間引かれることとなる。言い方を変える
と、ファインダ処理画像モード時と静止画像取込みモー
ドとでサンプルパルスを切り換えるのである。図４
（ｂ）はファインダモード時のタイミングをあらわした
もので、ΦＳＨ２，Ａ／ＤＯＵＴ２であらわされる。さ
て、この図ではΦＳＨ２はフィードスルーレベルのサン
プルのためのパルスが間引かれただけであるので、Ａ／
Ｄ ＯＵＴ２のデータ周期は静止画モード（図４
（ａ））の倍となり、データ転送時間は静止画モードの
場合と同一になる。カメラシステムとしてデータ転送速
度を制限するのはコンピュータへのデータ転送、あるい
は記録媒体へのデータ書込みであり、撮像素子からＡ／
Ｄ回路の撮像回路部の最高駆動速度はそれらよりも充分
に高い。したがって、フィードスルーレベルを間引くＡ
／Ｄがなされるファインダモードの場合、撮像回路系の
駆動速度を倍にして、データ転送のみをフィードスルー
レベルと画像信号レベルの双方をデータ化する静止画モ
ードと同一のデータ周期とすることで、ファインダモー
ド時のフレームレートを倍にすることができる。このよ
うにすることによって、画質の面では妥協できるがフレ
ームレートは早いことが望ましいファインダモードとデ
ータ転送速度は遅くとも画質の高いことが要求される静
止画モードとを実現するのに、最も有効な手法をとるこ
とができる。

【００２９】このような、サンプルホールドのサンプリ
ングパルスの切換えは、ほかの場合にも行われる。たと
えば、静止画取込みにおいてもＣＤＳ可能なデータ取込
みをするのと、画像信号レベルのデータのみを取り込む
のとではデータ数が倍異なることになる。そこで、ノイ
ズの少ない動画像取込みをするモードとノイズは多めで
あるがデータ数の少ないモードを使用者の判断で切り換
える機能をもたせることも可能なのである。このような
機能もサンプルホールド回路に入れるパルス（これはＡ
／Ｄ回路の基本クロックとしても共用されるわけであ
る）を切り換えられることで実現される。

【００３０】次に説明するのはソフト的なＡＧＣ処理で
ある。この場合はＡ／Ｄ回路の分解能（出力ビット数）
を充分に考慮する必要がある。一般に画像データとして
は８ビットのデータに処理される。８ビット画像を得る
には、処理をしていない撮像素子の生データ（すなわ
ち、画像信号処理入力データ）としては、９ビット以上
の分解能が必要である。一般的には、９ビットか１０ビ
ットのデータが用いられている。

【００３１】さて、先に述べたが、ＡＧＣ回路は、通常
二つの役割をもつ。一つは製品毎の感度のばらつきを吸
収するため、もう一つは、低輝度時にゲインをアップす
ることで、製品の撮影可能最低被写体輝度をより低い輝
度まで下げるため（以下、低輝度ゲインアップとよぶ）
である。このうち、前者はカメラの性能の微調整に属す
るもので、これの有り無しは、さほどに問題とならない
から、省いてもよい項目である。したがって本実施例で
はこれを設けないものとする。そこで後者の低輝度ゲイ
ンアップをソフト処理する方法について述べることとす
る。

【００３２】単純に考えれば、Ａ／Ｄ回路により９ビッ
ト、もしくは１０ビットのデータとされた撮像素子生デ
ータを平均レベルが低いようであれば、×２，×４とい
うように乗算すればよいわけであるが、この方法であれ
ば、最終の信号処理された画像は階調性を劣化させて、
いちじるしく画質を劣化させることとなる。

【００３３】本実施例を説明する（図６は以下述べるソ
フト処理によるＡＧＣの概念図である）前提として、ソ
フト画像処理が撮像素子生データを１０ビットを処理す
る仕様であるとして説明を進める。ここで、本実施例の
Ａ／Ｄ回路の分解能は１２ビットとされる。Ａ／Ｄ出
力、Ｄ０（ＬＳＢ）からＤ１１（ＭＳＢ）までのうち、
通常モードでは、Ｄ２〜Ｄ１１までの１０ビットを用い
て画像処理を行い、撮像素子生データの特定領域の平均
値が低い場合、もしくは、使用者の命令によって、Ｄ１
〜Ｄ１０のデータを用いた画像処理（１段ゲインアッ
プ）を行うか、Ｄ０〜Ｄ９のデータを用いた画像処理
（２段ゲインアップ）が行われる。すなわち、本実施例
の場合２段のゲインアップ機能をもつカメラとなる。も
し、３段までのゲインアップ機能をもたせるのであれ
ば、Ａ／Ｄの分解能を１３ビットとすることとなる。さ
て、もしも画像処理ソフトを撮像素子生データ９ビット
として構築するのであれば、Ａ／Ｄ分解能を１１ビット
とすれば２段までのゲインアップ機能、分解能１２ビッ
トであれば３段までのゲインアップの機能をもつことと
なる。このようなゲインアップの手法をとれば階調性を
劣化させることのないアナログに匹敵するデジタルＡＧ
Ｃが可能となる。

【００３４】以上のように、これまでアナログ回路系で
なされていたＣＤＳ処理，ＡＧＣ処理をハード回路系か
ら取り除き、かわりにソフト演算処理するようにするこ
とで、デジタルカメラ本体の回路系は大幅に減少するこ
ととなる。これによって、デジタルカメラ本体の大幅な
小型，低消費電力，低価格化が実現するのである。

【００３５】（第２の実施例）本発明の第２の実施例に
ついて図２を用いて説明する。

【００３６】第２図は本発明を用いたデジタルカメラの
ブロック図であり、１３はＡ／Ｄ回路で、Ａ／Ｄ後段に
デジタルＣＤＳ（Ｄ−ＣＤＳ）とデジタルＡＧＣ（Ｄ−
ＡＧＣ）のための回路が付加されている。これは、第１
の実施例ではソフト処理でなされた部分をハード処理す
るようにしたものである。なお実用上は、Ｄ−ＣＤＳ、
Ｄ−ＡＧＣはＡ／Ｄ回路内に入て１チップ化するほうが
回路規模の増加をおさえられる点で有利なことから、本
図ではＡ／Ｄ回路にいれた１チップの回路系として図示
した。なお、Ｄ−ＡＧＣを取り除いたものも考えられる
が、ここにコメントを加えるだけで図示することも、改
めて説明することもしない。

【００３７】さて、説明を続ける。図５（ａ）はＤ−Ｃ
ＤＳ回路の構成図である。３１，３２，３３はラッチ回
路、３４は減算器である。図５（ｂ）は同図（ａ）回路
のタイミング図であり、フィードスルーレベルのデータ
をｆで、画像信号レベルのデータをｓで表わした。この
ような回路構成とすることで、Ｄ−ＣＤＳが可能とな
る。なお、Ａ／Ｄ回路系13の出力が画像処理されるとき
にガンマ処理されることから、上位ビットの減算を、画
質に影響の無い範囲で省くことで、回路規模の低減をは
かることもできるであろう。

【００３８】Ｄ−ＡＧＣ回路の概念図は図６と同様であ
る。この回路系は、基本的にはスイッチを構成して、従
来例で述べたように出力データの切換えを行えばよいわ
けである。たとえば、１２ビットのうち、上位１０ビッ
ト，中１０ビット，下位１０ビットのいずれかを出力す
るようにスイッチするわけである。

【００３９】この第２の実施例は、第１の実施例でソフ
ト処理でなされた部分をハード処理するようにしたもの
である。したがった、本デジタルカメラの説明は、第１
の実施例と同様であり、ソフト処理といっていた部分が
前述のハード処理に切り換わるだけである。Ｓ／Ｈ回路
のパルスタイミングも第１の実施例と同じであり、ま
た、Ｓ／Ｈ回路のパルスが使用条件によって切り換えら
れるのも、また、同様である。ただし、フィードスルー
レベルをサンプルしないときには、ＣＤＳ処理をなさな
いように、Ｓ／Ｈパルスの切り換えと同時にＤ−ＣＤＳ
回路を迂回するように切り換える回路構成とするか、ラ
ッチ回路３２を全ビット０に設定される構成とするよう
にしなければならない。

【００４０】このようの手法では、回路の増加分が生じ
る。また、第１の実施例が現在、市場にあるＡ／Ｄ−Ｉ
Ｃを用いて、加えるパルスを変更するだけで（現在使用
されているＴＧのＣＤＳのためのパルス等が利用できる
であろう）、実現できるのに対して、新規のＡ／Ｄ−Ｉ
Ｃを作ることになる欠点を有する。また、Ａ／Ｄ−ＩＣ
の外に回路を構成する場合は回路基板上にその分の面積
を消費することとなる。しかし、それでも従来例に比べ
て小型，低消費電力，低価格での効果を得ることができ
る。

【００４１】（第３の実施例）本発明の第３の実施例に
ついて図３を用いて説明する。

【００４２】図３は本実施例のデジタルカメラのブロッ
ク図である。この実施例は、第２の実施例に画像信号処
理回路をもたせたものである。したがって、Ｄ−ＣＤＳ
もＤ−ＡＧＣも第２の実施例と同じである。このような
回路系は、カメラ本体にＬＣＤ（液晶表示器）を持つと
か、リアルタイムに画像の表示をしたいという欲求に答
えるものである。このような回路系では、ＬＣＤ表示を
するときには、フィードスルーレベルをサンプリングし
ないようにするのが妥当であろう。そして、このときに
はＤ−ＣＤＳ回路を迂回するようにするか、ラッチ回路
３２を全ビット１か全ビット０かに設定される構成とす
るようにしなければならないのは、第２の実施例と同様
である。

【００４３】なお、本ブロック図では前置処理回路（Ｄ
−ＣＤＳ，Ｄ−ＡＧＣ）をＡ／Ｄ回路に付属させたが、
画像信号処理の前段に構成するようにするのもよいであ
ろう。さらに、Ａ／Ｄ回路と画像処理回路をまとめて１
チップにすれば回路構成は極めて簡素なものとなる。

【００４４】このようの手法では、第２の実施例よりも
回路の増加分が生じる。しかし、それでも従来例に比べ
て小型，低消費電力，低価格での効果を得ることができ
る。なお、この実施例の場合、Ａ／Ｄ回路とＤ−ＣＤＳ
回路の間か、あるいは、画像信号処理回路８の手前に画
像メモリをもつこともある。前者の場合、メモリにはフ
ィードスルーのデータと画像信号のデータが格納するこ
ととなる。

【００４５】以上の説明では、回路系において、かなら
ずＤ−ＣＤＳを前段とし、Ｄ−ＡＧＣを後段としてきた
が、かならずしもこの順序でなくともよい。ただし、Ｄ
−ＣＤＳを前段とし、Ｄ−ＡＧＣを後段としたほうが効
果的ではある。もし、Ｄ−ＣＤＳを後段とし、Ｄ−ＡＧ
Ｃを前段とするのであれば、通常のゲインのときは、フ
ィードスルーレベルをサンプリングせず、ゲインアップ
時のみフィードスルーレベルと画像信号レベルをサンプ
リングするようにするのは妥当な手段である。

【００４６】以上のように本実施例によって、デジタル
カメラの回路系は小規模なものとなり、デジタルカメラ
の小型化，低消費電力，低価格が実現される。

【００４７】

【発明の効果】以上、説明したように、本発明によれ
ば、従来アナログ回路で構成されていたＣＤＳ回路，Ａ
ＧＣ回路をデジタル化することで、撮像装置からアナロ
グ回路系をほとんどなくし、そのことによって回路規模
を減少し、撮像装置の小型化，低消費電力，低価格を実
現することができる。特に、画像信号処理をコンピュー
タ上で演算により行う前提の撮像装置においては、より
高い効果が得られる。

【図面の簡単な説明】

【図１】 第１の実施例のブロック図

【図２】 第２の実施例のブロック図

【図３】 第３の実施例のブロック図

【図４】 第１の実施例のタイミングチャート

【図５】 第２，３の実施例で用いるＤ−ＣＤＳの構成
とタイミングを示す図

【図６】 第２，３の実施例で用いるＡＧＣの概念図

【図７】 従来例のブロック図

【図８】 撮像素子の概略的構成図

【図９】 撮像素子の出力部の断面構造とそのポテンシ
ャルプロフィールとタイミングを示す図

【図１０】 従来のＣＤＳ回路のブロック図

【図１１】 従来のＣＤＳ回路のタイミングチャート

【符号の説明】

９ インタフェース回路 １１ 撮像素子 １２ Ａ／Ｄ回路

Claims (11)

【特許請求の範囲】
1. 【請求項１】 光学系により結像される光学像を電気信
   号に変換する固体撮像素子と該固体撮像素子の出力信号
   をデジタル信号に変換するアナログ−デジタル変換回路
   とを有する撮像装置であって、該固体撮像素子は、信号
   電荷排除のリセット期間のリセット信号，ゼロ信号時で
   あるフィードスルー期間のフィードスルー信号，画像信
   号電荷蓄積期間の画像信号を順次に繰り返して出力し、
   該アナログ−デジタル変換回路は該固体撮像素子より順
   次に出力される該フィードスルー信号と該画像信号を順
   次にデジタル信号に変換して出力する手段を有すること
   を特徴とする撮像装置。
2. 【請求項２】 請求項１記載の撮像装置において、該ア
   ナログ−デジタル変換回路より順次出力されるフィード
   スルー信号データと画像信号データを記録媒体に記録す
   る手段を有することを特徴とする撮像装置。
3. 【請求項３】 請求項１記載の撮像装置において、該ア
   ナログ−デジタル変換回路より順次出力されるフィード
   スルー信号データと画像信号データをコンピュータに転
   送する手段を有することを特徴とする撮像装置。
4. 【請求項４】 請求項２また請求項３記載の撮像装置に
   おいて記録された、または出力されたフィードスルー信
   号データと画像信号データを用いて、各々の画像信号デ
   ータから各々の画像信号データの前か後のフィードスル
   ー信号データとを減算する手段を有することを特徴とす
   る撮像装置。
5. 【請求項５】 請求項１記載の撮像装置において、該ア
   ナログ−デジタル変換回路より順次出力される画像信号
   データから各々の画像信号データの前か後のフィードス
   ルー信号データを減算する手段を有することを特徴とす
   る撮像装置。
6. 【請求項６】 請求項１記載の撮像装置において、該ア
   ナログ−デジタル変換回路が該固体撮像素子より順次に
   出力されるフィードスルー信号と画像信号を順次にデジ
   タル信号に変換して出力するか、あるいは、該固体撮像
   素子の画像信号電荷蓄積期間の画像信号のみを順次にデ
   ジタル信号に変換して出力するかのいずれかを選択する
   手段を有することを特徴とする撮像装置。
7. 【請求項７】 請求項１記載の撮像装置において、該固
   体撮像素子の後段で、かつ、該アナログ−デジタル変換
   回路の前段に該固体撮像素子の出力信号をサンプルホー
   ルドするためのサンプルホールド回路を有し、該サンプ
   ルホールド回路は該固体撮像素子のゼロ信号時であるフ
   ィードスルー期間のフィードスルー信号、画像信号電荷
   蓄積期間の画像信号を順次にサンプルホールドし、該ア
   ナログ−デジタル変換回路は該サンプルホールド回路よ
   り順次に出力されるフィードスルー信号と画像信号を順
   次にデジタル信号に変換して出力するか、あるいは、該
   サンプルホールド回路は該固体撮像素子の画像信号電荷
   蓄積期間の画像信号のみを順次にサンプルホールドし、
   該アナログ−デジタル変換回路は該サンプルホールド回
   路より順次に出力される画像信号を順次にデジタル信号
   に変換して出力するかのいずれかを選択する手段を有す
   ることを特徴とする撮像装置。
8. 【請求項８】 光学系により結像される光学像を電気信
   号に変換する固体撮像素子と該固体撮像素子の出力信号
   をデジタル信号に変換するアナログ−デジタル変換回路
   とを有する撮像装置であって、該アナログ−デジタル変
   換回路はｎビットの分解能であり、該アナログ−デジタ
   ル変換回路からの出力ｎビットのデータから連続するｎ
   −ｍビットを選択して出力する手段を有することを特徴
   とする撮像装置。
9. 【請求項９】 光学系により結像される光学像を電気信
   号に変換する固体撮像素子と該固体撮像素子の出力信号
   をデジタル信号に変換するアナログ−デジタル変換回路
   とを有する撮像装置より、記録媒体を介して、あるいは
   直接にコンピュータに出力されたｎビットのデータから
   連続するｎ−ｍビットを選択して画像処理する手段を有
   することを特徴とする撮像装置。
10. 【請求項１０】 請求項６記載の撮像装置において、該
    アナログ−デジタル変換回路はｎビットの分解能であ
    り、該アナログ−デジタル変換回路からの出力ｎビット
    のデータの連続するｎ−ｍビットを選択して出力する手
    段を有し、該ｎ−ｍビットの選択に応じて、該アナログ
    −デジタル変換回路が該固体撮像素子より順次に出力さ
    れるフィードスルー信号と画像信号を順次にデジタル信
    号に変換して出力するか、あるいは、該アナログ−デジ
    タル変換回路が該固体撮像素子の画像信号電荷蓄積期間
    の画像信号のみを順次にデジタル信号に変換して出力す
    るかのいずれかに切り換える手段を有することを特徴と
    する撮像装置。
11. 【請求項１１】 請求項７記載の撮像装置において、該
    アナログ−デジタル変換回路はｎビットの分解能であ
    り、該アナログ−デジタル変換回路からの出力ｎビット
    のデータの連続するｎ−ｍビットを選択して出力する手
    段を有し、該ｎ−ｍビットの選択に応じて、該アナログ
    −デジタル変換回路が該サンプルホールド回路より順次
    に出力されるフィードスルー信号と画像信号を順次にデ
    ジタル信号に変換して出力するか、あるいは、該サンプ
    ルホールド回路は該固体撮像素子の画像信号電荷蓄積期
    間の画像信号のみを順次にサンプルホールドし、該アナ
    ログ−デジタル変換回路は該サンプルホールド回路より
    順次に出力される画像信号を順次にデジタル信号に変換
    して出力するかのいずれかに切り換える手段を有するこ
    とを特徴とする撮像装置。