JP4088898B2 - 撮像装置 - Google Patents

Description

本発明は撮像装置に係り、特にデジタルカメラやビデオカメラなどの電子カメラを構成するＬＳＩ（Large Scale Integration ）回路に関する。

従来のデジタルカメラシステムでは、低コスト化・低消費電力化のためにＬＳＩを１チップ化することが多い。しかし、１チップ化によりアナログ回路とデジタル回路の混在が起こり、ノイズ増加の原因となる。このような問題に対処するために、特許文献１では、１チップの集積回路の内部にレギュレータを設け、デジタル回路部とアナログ回路部の電源をレギュレータで分離することによりノイズを抑制している。
特開平７−１０４３４０号公報

デジタルカメラ等の撮像部に用いられるＣＣＤ撮像素子の駆動パルスには、垂直転送用の垂直パルスと、水平転送用の水平パルスの２種類がある。水平転送系は垂直転送系に比べて単純な駆動であり、静止画撮影時と動画撮影時とで同じ動きをしている。これに対し、垂直転送系は静止画撮影時と動画撮影時で異なる駆動方法が用いられるため、静止画及び動画の記録が可能なデジタルカメラにおいては、垂直パルスの発生に必要な回路が複雑になる。

水平転送系及び垂直転送系の各パルス発生用回路をともにアナログＬＳＩに組み込んで１チップ化する場合、回路が大型化して高コストになるとともに、消費電力も大きいという問題がある。また、静止画用のＣＣＤ駆動と動画用のＣＣＤ駆動とを切り替える制御を行うのはデジタル系のＬＳＩであるため、アナログＬＳＩとデジタルＬＳＩとの間で通信が必要となり、制御上も複雑である。

更に、垂直転送系は垂直ブランキング期間に動作するため、ノイズによる画像への影響が少ないのに対し、水平転送系は受光素子（光電変換素子）の電荷蓄積中に動作させるため、ノイズが入ると直接画像に影響を及ぼすという特性もある。

本発明はこのような事情に鑑みてなされたもので、低ノイズ、かつ低消費電力を実現するとともに、低コスト化を図ることができる撮像装置を提供することを目的とする。

前記目的を達成するために請求項１記載の発明に係る撮像装置は、入射光量に応じた電荷量の信号電荷を蓄積する複数の光電変換素子が２次元的に配列されるとともに、前記光電変換素子で蓄積された信号電荷を垂直方向に転送する垂直転送ＣＣＤ及び前記垂直転送ＣＣＤで転送された信号電荷を水平方向に転送する水平転送ＣＣＤを有して成るＣＣＤ撮像素子と、前記ＣＣＤ撮像素子の水平転送ＣＣＤを駆動するタイミング信号を発生する水平駆動用タイミング発生回路を含むアナログフロントエンドＬＳＩと、前記ＣＣＤ撮像素子の垂直転送ＣＣＤを駆動するタイミング信号を発生する垂直駆動用タイミング発生回路を含むデジタル信号処理ＬＳＩと、を備えたことを特徴とする。

垂直駆動用タイミング発生回路は、水平駆動用タイミング発生回路に比べて回路規模が大きく、また、垂直転送中には画像取り込み動作（光電変換素子の露光）が行われないためノイズ面で直接画像に影響を与えにくい。本発明では、水平駆動用タイミング発生回路をアナログフロントエンドＬＳＩに搭載する一方、アナログフロントエンドＬＳＩよりもプロセスルールの小さいデジタル信号処理ＬＳＩに垂直駆動用タイミング発生回路を搭載した構成になっている。

このような本発明の構成は、水平及び垂直の両駆動用タイミング発生回路を一つのアナログフロントエンドＬＳＩに搭載した構成（１チップ構成）と比較して、２チップ構成となるもののデジタル信号処理ＬＳＩのチップ上に搭載される垂直駆動用タイミング発生回路の回路規模は、アナログフロントエンドＬＳＩのチップ上で実現される場合よりも専有面積が小さくなる。そのため、全体の回路構成を比較した場合、小規模化及び低消費電力化、更には低コスト化を達成できる。また、本発明は水平及び垂直の両駆動用タイミング発生回路を一つのＬＳＩに搭載する構成と比較して、低ノイズ化を実現できる。

請求項２記載の発明は請求項１記載の撮像装置に係り、前記アナログフロントエンドＬＳＩには、前記ＣＣＤ撮像素子から得られたアナログ画像信号を処理するＣＤＳ回路及びアンプ回路が搭載されていることを特徴とする。

また、当該アナログフロントエンドＬＳＩにおいて更に、アナログ画像信号をデジタル信号に変換するＡ／Ｄ変換器を搭載する態様も可能である。

請求項３記載の発明は請求項１又は２記載の撮像装置に係り、前記デジタル信号処理ＬＳＩには、前記アナログフロントエンドＬＳＩを介して生成されたデジタル画像信号を処理する輝度・色差信号生成回路、圧縮伸長処理回路及びＣＰＵが搭載されていることを特徴とする。

本発明によれば、水平駆動用タイミング発生回路をアナログフロントエンドＬＳＩに搭載する一方、アナログフロントエンドＬＳＩよりもプロセスルールの小さいデジタル信号処理ＬＳＩに垂直駆動用タイミング発生回路を搭載したので、同一ロジックのチップ上専有面積の縮小に伴う低消費電力化及び低コスト化を実現できるとともに、低ノイズ化を実現できる。

以下添付図面に従って本発明の好ましい実施の形態について詳説する。

図１は本発明の一実施形態に係るデジタルカメラの構成を示したブロック図である。デジタルカメラ１０は、レンズ１２、ＣＣＤ撮像素子１４、アナログフロントエンドＬＳＩ１６、垂直駆動回路（Ｖドライバ）１８、デジタル信号処理ＬＳＩ２０及びワーク用メモリ２２を備えており、ＣＣＤ撮像素子１４で撮影した被写体の光学像をデジタル画像データに変換して記録メディア２４に記録することができる。

ＣＣＤ撮像素子１４の詳細な構造は図示しないが、ＣＣＤ撮像素子１４は、入射光量に応じた電荷量の信号電荷を蓄積する多数のフォトダイオード（光電変換素子）が２次元的に配列されるとともに、各フォトダイオードに蓄積された信号電荷を垂直方向に転送する垂直転送ＣＣＤ（Ｖ−ＣＣＤ）と、前記垂直転送ＣＣＤで転送された信号電荷を１ラインごとに水平方向に転送する水平転送ＣＣＤ（Ｈ−ＣＣＤ）と、を備えている。また、各フォトダイオードに対応して赤（Ｒ）、緑（Ｇ）、青（Ｂ）の原色カラーフィルタが所定の配列構造（ベイヤー、Ｇストライプなど）で配置されている。

レンズ１２を介してＣＣＤ撮像素子１４の受光面に結像された被写体像は、各フォトダイオードによって入射光量に応じた量の信号電荷に変換される。各フォトダイオードに蓄積された信号電荷は、デジタル信号処理ＬＳＩ２０から出力される垂直パルスロジック信号に基づいてＶドライバ１８からＣＣＤ撮像素子１４に印加されるＶ−ＣＣＤ駆動パルス（以下「垂直パルス」という）及びアナログフロントエンド（ＡＦＥ）ＬＳＩ１６から印加されるＨ−ＣＣＤ駆動パルス（以下「水平パルス」という）に基づいて垂直転送及び水平転送が行われ、信号電荷に応じた電圧信号（画像信号）としてＣＣＤ撮像素子１４から順次読み出される。

すなわち、ＣＣＤ駆動パルスのうち、水平パルスについてはアナログフロントエンドＬＳＩ１６から出力してこれを直接ＣＣＤ撮像素子１４に供給する。他方、垂直パルスについてはデジタル信号処理ＬＳＩ２０から出力したパルスロジックをＶドライバ１８に入力し、Ｖドライバ１８を介して所要の電圧の垂直パルスをＣＣＤ撮像素子１４に供給する。なお、ＣＣＤ撮像素子１４は、各フォトダイオードの電荷蓄積時間（シャッタースピード）を制御する電子シャッター機能を有している。

ＣＣＤ撮像素子１４から出力されたアナログ画像信号はアナログフロントエンドＬＳＩ１６に送られる。アナログフロントエンドＬＳＩ１６は、ＣＣＤ撮像素子１４の出力信号を後段のデジタル信号処理ＬＳＩ２０での処理に適した信号形態に変換する前処理を行う信号処理部であり、相関二重サンプリング（ＣＤＳ）処理、色分離、ゲイン調整などを行うとともに、アナログ画像信号をデジタル信号に変換する。なお、アナログフロントエンドＬＳＩ１６の詳細は後述する（図２）。

アナログフロントエンドＬＳＩ１６で生成されたデジタル画像信号は、デジタル信号処理ＬＳＩ２０に送られる。デジタル信号処理ＬＳＩ２０は、輝度・色差信号処理、輪郭補正処理、ホワイトバランス処理、圧縮伸長処理などの各種の画像信号処理機能を１チップ化した信号処理部である。また、該デジタル信号処理ＬＳＩ２０には、デジタルカメラ１０の全体の動作を統括制御する中央演算処理装置（ＣＰＵ；図３中符号５０として記載）も搭載されている。

デジタル信号処理ＬＳＩ２０は、ワーク用メモリ２２を活用しながら画像信号の処理を行う。デジタル信号処理ＬＳＩ２０において所要の処理が施され、生成された画像データは記録メディア２４に記録される。

記録メディア２４には、ｘＤピクチャーカード（商標）に代表される半導体メモリカード、磁気ディスク、光ディスク、光磁気ディスクなど、種々の記憶装置を用いることができる。また、デジタルカメラ１０の本体に対して着脱自在な可搬型メディア（リムーバブルメディア）に代えて、又はこれと併用して、デジタルカメラ１０に内蔵された記憶装置（内部メモリ）に画像データを保存する態様も可能である。

図２はアナログフロントエンドＬＳＩ１６の内部構成例を示したブロック図である。図示のように、本例のアナログフロントエンドＬＳＩ１６は、ＣＤＳ回路３０、アンプ部３２、Ａ／Ｄ変換部３４、水平駆動用タイミングジェネレータ（Ｈ−ＴＧ）３６及び制御部３８を含んで構成される。制御部３８はデジタル信号処理ＬＳＩ２０から供給される制御信号に従ってＣＤＳ回路３０、アンプ部３２、Ａ／Ｄ変換部３４及び水平駆動用タイミングジェネレータ３６を制御する。

水平駆動用タイミングジェネレータ３６はＣＣＤ撮像素子１４に水平パルスを提供するとともに、ＣＤＳ回路３０にサンプリングのタイミング信号を提供する。

ＣＤＳ回路３０は、ＣＣＤ撮像素子１４からの画像信号に含まれるリセット雑音を除去するものであり、水平駆動用タイミングジェネレータ３６から供給されるタイミング信号（サンプルホールドパルス）に従って駆動される。ＣＤＳ処理後の画像信号はアンプ部３２に送られる。

アンプ部３２は、制御部３８の制御に従い画像信号のゲイン制御を行う。アンプ部３２により増幅された画像信号はＡ／Ｄ変換部３４に送られる。Ａ／Ｄ変換部３４は水平駆動用タイミングジェネレータ３６から供給される同期信号を用いて画像信号をデジタル信号に変換する。デジタル化された画像信号はデジタル信号処理ＬＳＩ２０に送られる。

図３はデジタル信号処理ＬＳＩ２０の内部構成例を示したブロック図である。図示のように、本例のデジタル信号処理ＬＳＩ２０は、バッファ４０、画像処理部４２、圧縮伸長部４４、メディア制御部４６、垂直駆動用タイミングジェネレータ４８及びＣＰＵ５０を含んで構成される。

ＣＰＵ５０は、所定のプログラムに従って本カメラシステムを統括制御する制御手段として機能するとともに、自動露出（ＡＥ）演算、自動焦点調節（ＡＦ）演算など各種の演算を実施する演算手段として機能する。ＣＰＵ５０は、不図示の操作部から受入する信号（操作信号）や各種センサからの検出信号に基づいてカメラ内の各回路を制御し、例えば、レンズ駆動制御、撮像制御、画像処理制御、記録メディア２４の読み書き制御、ファイル管理、電源制御、表示部（不図示）の表示制御等を行う。

垂直駆動用タイミングジェネレータ４８は、ＣＰＵ５０の指令に従って垂直パルスロジック信号を発生し、これをＶドライバ１８に供給する。この垂直パルスロジック信号を基にＶドライバ１８において垂直パルスが生成され、ＣＣＤ撮像素子１４に提供される。

本例のデジタルカメラ１０は、不図示の操作部に設けられているモード選択手段（モードダイヤルやモード切替レバーなど）によって静止画撮影モードと動画撮影モードとを切り替えることができる。静止画撮影時と動画撮影時（画角確認用に撮像中の映像をモニタ出力する場合を含む）とでは、ＣＣＤ撮像素子１４の駆動方法が異なるため、ＣＰＵ５０は撮影モードに応じて所要の垂直パルスロジック信号を生成させるように、垂直駆動用タイミングジェネレータ４８を制御する。

また、ＣＰＵ５０は、アナログフロントエンドＬＳＩ１６を制御する制御信号を出力し、ＣＣＤ撮像素子１４の水平駆動を制御するとともに、ＣＣＤ撮像素子１４から出力された画像信号のアナログ処理動作を制御する。

アナログフロントエンドＬＳＩ１６で生成されたデジタル画像信号は、バッファ４０を介してデジタル信号処理ＬＳＩ２０に入力され、バス５２を介して画像処理部４２に送られる。画像処理部４２は、同時化回路、輝度・色差信号生成回路、輪郭強調回路等の画像信号処理回路を含み、ＣＰＵ５０からのコマンドに従って画像信号を処理する。

バス５２に接続されたワーク用メモリ２２は、画像信号処理時における画像データの一時記憶領域及び画像処理の演算領域として利用されるとともに、プログラムの展開領域、ＣＰＵ５０の作業用領域、表示用メモリとしても利用される。

画像処理部４２に入力された画像データは、輝度信号（Ｙ信号）及び色差信号（Ｃr,Ｃb 信号）に変換されるとともに、ガンマ補正等の所定の処理が施された後、ワーク用メモリ２２に記憶される。

こうして、取り込まれた画像データは圧縮伸長部４４に送られ、所定の圧縮フォーマット（例えば、静止画の場合にはJPEG方式) に従って圧縮された後、メディア制御部４６を介して記録メディア２４に記録される。記録形式はJPEG方式に限定されず、MPEGその他の記録方式を採用してもよい。

動画データはモーション JPEG 方式又はMPEG方式などの所定のフォーマットに従って記録される。モーションJPEG方式では、ＣＣＤ撮像素子１４から取得した画像データを画像処理部４２において輝度／色差信号に変換し、１画像内でJPEG圧縮しながら、保存先の記録メディア２４に一定のフレームレートで静止画を連続的に保存していく。MPEG方式の場合は、フレーム内圧縮及びフレーム間圧縮を行いながら保存先の記録メディア２４に連続的に記録する。

上記の如く構成された本実施形態に係るデジタルカメラによれば、水平駆動用タイミングジェネレータ３６をアナログフロントエンドＬＳＩ１６に搭載する一方、アナログフロントエンドＬＳＩ１６よりもプロセスルールの小さいデジタル信号処理ＬＳＩ２０に垂直駆動用タイミングジェネレータ４８を搭載したので、同一ロジックのチップ上専有面積の縮小に伴う低消費電力化及び低コスト化を実現できるとともに、低ノイズ化を実現できる。

上記実施形態では、デジタルカメラを例に説明したが、本発明の適用範囲はこれに限定されず、ビデオカメラ、カメラ付き携帯電話、カメラ付きＰＤＡ、カメラ付きパソコンなど電子撮像機能を備えた様々な機器について本発明を適用することができる。

本発明の一実施形態に係るデジタルカメラの構成を示したブロック図 図１中に示したアナログフロントエンドＬＳＩの内部構成例を示したブロック図 図１中に示したデジタル信号処理ＬＳＩの内部構成例を示したブロック図

符号の説明

１０…デジタルカメラ、１２…レンズ、１４…ＣＣＤ撮像素子、１６…アナログフロントエンドＬＳＩ、１８…Ｖドライバ、２０…デジタル信号処理ＬＳＩ、２２…ワーク用メモリ、２４…記録メディア、３０…ＣＤＳ回路、３２…アンプ部、３４…Ａ／Ｄ変換部、３６…水平駆動用タイミングジェネレータ、４２…画像処理部、４４…圧縮伸長部、４８…垂直駆動用タイミングジェネレータ、５０…ＣＰＵ

Claims (3)

1. 入射光量に応じた電荷量の信号電荷を蓄積する複数の光電変換素子が２次元的に配列されるとともに、前記光電変換素子で蓄積された信号電荷を垂直方向に転送する垂直転送ＣＣＤ及び前記垂直転送ＣＣＤで転送された信号電荷を水平方向に転送する水平転送ＣＣＤを有して成るＣＣＤ撮像素子と、
   前記ＣＣＤ撮像素子の水平転送ＣＣＤを駆動するタイミング信号を発生する水平駆動用タイミング発生回路を含むアナログフロントエンドＬＳＩと、
   前記ＣＣＤ撮像素子の垂直転送ＣＣＤを駆動するタイミング信号を発生する垂直駆動用タイミング発生回路を含むデジタル信号処理ＬＳＩと、
   を備えたことを特徴とする撮像装置。
2. 前記アナログフロントエンドＬＳＩには、前記ＣＣＤ撮像素子から得られたアナログ画像信号を処理するＣＤＳ回路及びアンプ回路が搭載されていることを特徴とする請求項１記載の撮像装置。
3. 前記デジタル信号処理ＬＳＩには、前記アナログフロントエンドＬＳＩを介して生成されたデジタル画像信号を処理する輝度・色差信号生成回路、圧縮伸長処理回路及びＣＰＵが搭載されていることを特徴とする請求項１又は２記載の撮像装置。

Images