JP2011229040A - 固体撮像装置および電子カメラ - Google Patents

Abstract

【課題】 発熱や誤作動などの問題を低減しつつ、信号の読み出しを高速化できる固体撮像装置を提供すること。
【解決手段】 光電変換により生じた信号を出力する複数の画素と、基準信号を発生する基準信号発生部と、任意の画素に基づく信号と基準信号との比較結果に基づいて、任意の画素に基づく信号と、その画素と近接する同色の画素に基づく信号との差分信号に相当するパルス信号を演算する演算部とを備える。
【選択図】 図３

Description

本発明は、固体撮像装置および電子カメラに関する。

近年、固体撮像装置の高画素化に伴って、読み出しの高速化への要望が高まっている。そのため、固体撮像装置からの高速読み出しに関する様々な技術が提案されている。例えば、特許文献１の発明では、固体撮像装置にＡ／Ｄ（アナログ／デジタル）変換処理を高速化したＡ／Ｄ変換装置を搭載することによって、固体撮像装置からの信号の読み出しを高速化する技術を提案している。

特開２００５−３０３６４８号公報

しかし、特許文献１の発明において、固体撮像装置の高画素化やＡ／Ｄ変換器の高分解能化（多ｂｉｔ化）に応じて、Ａ／Ｄ変換器における変換処理を高速化するためには、動作クロックを高速化しなければならず、その結果、発熱や誤作動などの問題が生じるという問題があった。

本発明は、上記諸問題に鑑みてなされたものであり、発熱や誤作動などの問題を低減しつつ、信号の読み出しを高速化できる固体撮像装置を提供することを目的とする。

本発明の固体撮像装置は、光電変換により生じた信号を出力する複数の画素と、基準信号を発生する基準信号発生部と、任意の画素に基づく信号と前記基準信号との比較結果に基づいて、前記任意の画素に基づく信号と、その画素と近接する同色の画素に基づく信号との差分信号に相当するパルス信号を演算する演算部とを備える。

なお、前記演算部は、前記パルス信号の幅を示す情報と、前記任意の画素に基づく前記パルス信号と、その画素に近接する同色の画素に基づく前記パルス信号との関連性を示す情報とを演算しても良い。

また、前記複数の画素は、遮光された複数の画素を含み、前記演算部は、最初に前記基準信号との比較を行う際に、前記任意の画素として、前記遮光された複数の画素のうち、いずれかの画素を用いても良い。

本発明の電子カメラは、上述したいずれかの固体撮像装置と、撮影光学系と、撮影制御部と、変換部と、画像処理部と、画像記録部とを備え、前記変換部は、前記演算部から前記パルス信号を取得し、取得した前記パルス信号に基づいてデジタルデータを生成し、前記画像処理部は、生成した前記デジタルデータに対して画像処理を施す。

本発明の別の電子カメラは、上述したいずれかの固体撮像装置と、撮影光学系と、撮影制御部と、変換部と、画像処理部と、画像記録部とを備え、前記変換部は、前記演算部から前記パルス信号の幅を示す情報と、前記関連性を示す情報とを取得し、アップダウンカウンタを用いて前記パルス信号の幅を計測することによりデジタルデータを生成し、前記画像処理部は、生成した前記デジタルデータに対して画像処理を施す。

なお、前記変換部は、位相の異なる２以上のクロックを生成するクロック生成部を備え、前記２以上のクロックにしたがって、前記デジタルデータを生成しても良い。

本発明によれば、時間分解能を維持しつつ、発熱や誤作動などの問題を低減しつつ、信号の読み出しを高速化できる固体撮像装置を提供することができる。

本実施形態における固体撮像装置１の構成を示すブロック図である。 画素１１の詳細を示す図である。 信号切り替え部１７の詳細を示す図である。 差分演算およびパルス変換部１８の詳細を示す図である。 差分演算およびパルス変換部１８の動作タイミングを示す図である。 差分演算およびパルス変換部１８の動作について説明する図である。 差分演算およびパルス変換部１８から出力される信号の一例を示す図である。 パルスの幅の計測方法について説明する図である。

以下、図面を用いて本発明の実施形態について説明する。

図１は、本実施形態における固体撮像装置１の構成を示すブロック図である。固体撮像装置１は、複数の画素１１からなる受光面１２と、それぞれの画素に接続される水平信号線１３、垂直信号線１４、行リセット線１５と、各垂直信号線１４に接続されるＣＤＳ（相関二重サンプリング回路）１６と、信号切り替え部１７と、差分演算およびパルス変換部１８とを備える。

画素１１は、固体撮像装置１の受光面１２においてマトリックス状に配列されている。各画素１１は、被写体の結像を光電変換し、入射光量に対応する電気信号（アナログ画像信号）を出力する。また、水平信号線１３、垂直信号線１４、行リセット線１５は、受光面１２において、各々の画素１１に応じてマトリックス状に配線されている。なお、説明の便宜上、図１の例では画素１１を受光面に８×４個のみ示すが、実際の受光面１２にはさらに多数の画素が配列されている。

各々の画素１１の前面には、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）に対応するカラーフィルタが配置されている。そのため、各々の画素１１はカラーフィルタの色に対応する画像信号を出力する。図１では、各々の画素１１にカラーフィルタの色も併せて表記する。

本実施形態では、受光面１２のカラーフィルタは公知のベイヤー配列に従って配列されている。すなわち、画素１１の配列の奇数行にはＲ，Ｇのフィルタが交互に並ぶとともに、偶数行にはＧ，Ｂのフィルタが交互に並んでいる。そして、受光面１２全体ではＧのフィルタが市松模様をなしている。図１では水平方向にＲと交互に並ぶＧのフィルタをＧｒで示すとともに、水平方向にＢと交互に並ぶＧのフィルタをＧｂで示す。

また、Ｒの画素およびＢの画素については、画素番号ＮＭ（ただし、Ｎは行番号、Ｍは列番号を示す。）を併せて表記する。Ｇの画素（Ｇｒ，Ｇｂ）については画素番号を表記しないが、Ｇの画素についても同様である。

水平信号線１３、行リセット線１５は、不図示の水平走査回路によって制御され、垂直信号線１４は、不図示の垂直走査回路によって制御される。

図２は、図１におけるＲ１１の画素１１の詳細を示す図である。Ｒ１１の画素１１は、図２に示すように、フォトダイオード（ＰＤ）２１、フローテイングディフュージョン（ＦＤ）２２、画素アンプ２３、リセットトランジスタ２４、行選択スイッチ２５の各部を備える。そして、ＰＤ２１において受光した光の強度に応じてＦＤ２２に蓄積された電荷は、画素アンプ２３において電流増幅される。行リセット線１５によってリセットトランジスタ２４をＯＮすることにより、ＦＤ２２の光信号電荷をリセットし暗黒レベルへ戻すことができる。また、ＦＤ２２に蓄積された光信号電荷を読み出す場合には、水平信号線１３によって行選択スイッチ２５をＯＮとして、ＦＤ２２に蓄積された光信号電荷の電荷量に応じた電圧を、垂直信号線１４に出力する。図１の受光面１２におけるすべての画素１１は同様の構成を有する。そして、各々の画素１１から出力された電圧は、それぞれ接続された垂直信号線１４を介してＣＤＳ１６に入力される。

ＣＤＳ１６は、相関二重サンプリングによって入力信号のノイズ成分を低減する回路である。ＣＤＳ１６には、各々の画素１１から出力された電圧が、暗黒時と光信号入力時のそれぞれの電圧をＣｄａｒｋ、Ｃｓｉｇのコンデンサに時分割で入力される。ＣＤＳ１６は、ＣｄａｒｋおよびＣｓｉｇの差電圧を輝度電圧として信号切り替え部１７に出力する。なお、各々の画素１１から出力された電圧は、不図示のゲインアンプなどで任意に増幅されても良い。

図３は、図１における信号切り替え部１７の詳細を示す図である。図３において、Ｖ（Ｒ１１）は、Ｒ１１の画素の出力に基づく電圧を示す。２行目以降の画素１１についても同様である。信号切り替え部１７は、複数のスイッチ回路を有し、任意の行に配列された同色の画素１１からの出力のいずれか１つを選択的に差分演算およびパルス変換部１８に入力する。スイッチ回路は、例えば、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等で構成される半導体スイッチで実現することができる。

図３Ａは、Ｒ１１の画素の出力に基づく電圧Ｖ（Ｒ１１）が差分演算およびパルス変換部１８に入力される場合の例を示し、図３Ｂは、Ｒ１２の画素の出力に基づく電圧Ｖ（Ｒ１２）が差分演算およびパルス変換部１８に入力される場合の例を示し、図３Ｃは、Ｒ１３の画素の出力に基づく電圧Ｖ（Ｒ１３）が差分演算およびパルス変換部１８に入力される場合の例を示す。このように、スイッチ回路を順次切り替えることにより、任意の行に配列された同色の画素１１からの出力を、順次差分演算およびパルス変換部１８に入力することができる。

なお、図３に示した構成は、Ｒ画素およびＧｂ画素用の信号切り換え回路を示し、信号切り替え部１７は、Ｂ画素およびＧｒ画素用に、同様の構成の信号切り換え回路をもう１つ有する。このような構成とすることにより、後述する差分演算およびパルス変換部１８におけるパルス変換を効率的に行うことができる。

図４は、図１における差分演算およびパルス変換部１８の詳細を示す図である。差分演算およびパルス変換部１８は、図４に示すように、サンプル−ホールド（Ｓ／Ｈ）部４１、ランプＤＡＣ部４２、コンパレータ４３、シーケンスコントローラ４４、発振器４５、エッジ検出部４６の各部を備える。

Ｓ／Ｈ部４１は、信号切り替え部１７の出力電圧を示す信号Ｓ０を一時記録する。Ｓ／Ｈ部４１により信号Ｓ０が記録された後は、信号切り替え部１７の状態が変化しても、問題は生じない。Ｓ／Ｈ部４１から出力される信号Ｓ０’は、コンパレータ４３の−端子に接続される。

ランプＤＡＣ部４２は、シーケンスコントローラ４４から出力された信号Ｓ２（詳細は後述する）に基づいて、コンパレータ４３における比較の対象となるランプ電圧（基準電圧）を発生する回路である。ランプＤＡＣ部４２は、発振器４５からのクロックＣＬＫに同期して、最低電圧（Ｖｂｏｔｔｏｍ）と、最高電圧（Ｖｔｏｐ）とで与えられる範囲において、徐々に発生する電圧を変化させる。なお、ランプＤＡＣ部４２は、コンパレータ４３から出力された信号Ｓ４（詳細は後述する）に応じて、発生する電圧を上昇、あるいは下降させることができる。ランプＤＡＣ部４２から出力された信号Ｓ３は、コンパレータ４３の＋端子に接続される。

コンパレータ４３は、Ｓ／Ｈ部４１から出力された信号Ｓ０’と、ランプＤＡＣ部４２から出力された信号Ｓ３とを比較してその大小を判別する回路である。本実施形態では、コンパレータ４３の−端子にＳ／Ｈ部４１から出力された信号Ｓ０’を入力し、＋端子にランプＤＡＣ部４２から出力された信号Ｓ３を入力しているので、ランプ電圧に相当する信号Ｓ３が上昇し、Ｓ０’＞Ｓ３である間はＬを出力し、逆転した（Ｓ０’≦Ｓ３）瞬間にＨを出力する。このコンパレータ４３から出力された信号Ｓ４は、ランプＤＡＣ部４２、シーケンスコントローラ４４に接続されるとともに、固体撮像装置１の外にも出力される（詳細は後述する）。

シーケンスコントローラ４４は、上述したように、Ｓ／Ｈ部４１において新たな信号を保持するための信号Ｓ０をＳ／Ｈ部４１に出力するとともに、ランプＤＡＣ部４２においてランプ電圧を発生させるための信号Ｓ２をランプＤＡＣ部４２に出力する。なお、信号Ｓ２は、固体撮像装置１の外にも出力される（詳細は後述する）。

エッジ検出部４６は、コンパレータ４３から出力された信号Ｓ４がＬからＨに変化する立ち上がりエッジと、ＨからＬに変化する立ち下がりエッジと検出し、いずれかのエッジを検出したときのみ、信号Ｓ５をシーケンスコントローラ４４に出力する。

なお、上述した固体撮像装置１の外に出力された信号は、例えば、固体撮像装置１が電子カメラに搭載されている場合には、電子カメラの画像処理部などに出力される。画像処理部における処理の例は後述する。

以上説明した構成の差分演算およびパルス変換部１８の動作について、図５および図６を参照して説明する。

図５は、差分演算およびパルス変換部１８の動作タイミングを示す図である。図５における各信号は、図４で示した各信号に対応する。また、図６Ａは１行目のＲ画素に関して、全体のダイナミックレンジにおける電圧の一例を示す。

最初に、Ｒ１１の画素１１における差分演算およびパルス変換について説明する。差分演算およびパルス変換部１８は、図４において説明したＳ６の信号により、信号切り替え部１７を切り替えて、Ｒ１１の画素１１の出力に基づく電圧Ｖ（Ｒ１１）を、信号Ｓ０としてＳ／Ｈ部４１に接続する。

次に、シーケンスコントローラ４４は、この信号Ｓ０の電圧を取り込むために信号Ｓ１をＳ／Ｈ部４１に出力する。Ｓ／Ｈ部４１は、信号Ｓ１にしたがってサンプルホールドを行い、信号Ｓ０’としてコンパレータ４３の−端子に接続する。この信号Ｓ０’は、コンパレータ４３におけるリファレンス電圧となる。

さらに、シーケンスコントローラ４４は信号Ｓ２をランプＤＡＣ部４２に出力する。ランプＤＡＣ部４２は、信号Ｓ２にしたがってコンパレータ４３の出力（信号Ｓ４）に応じた電圧を発生し、信号Ｓ３としてコンパレータ４３の＋端子に接続する。なお、ランプＤＡＣ部４２は、初期基準電圧（０Ｖ）から規定されたステップの電圧を、発振器４５から供給されるＣＬＫに同期して上昇させていく。この信号Ｓ３（ランプ電圧）は、コンパレータ４３の＋端子に入力される。コンパレータ４３から出力される信号Ｓ４は、上述したように、信号Ｓ０’（Ｒ１１の画素１１の出力に基づく電圧Ｖ（Ｒ１１）（＝０．５１Ｖ））＜信号Ｓ３である間はＬを示し、信号Ｓ０’＞信号Ｓ３となった瞬間に、ＬからＨに変化する。なお、コンパレータ４３は、信号Ｓ４を、ランプＤＡＣ部４２およびエッジ検出部４６に接続する。

エッジ検出部４６は、信号Ｓ４を監視し、上述したように立ち上がりまたは立ち下がりのエッジを検出すると、信号Ｓ５をシーケンスコントローラ４４に接続する。

最後に、シーケンスコントローラ４４は、信号Ｓ５にしたがって、上述した信号Ｓ２を取り下げることにより、ランプＤＡＣ部４２における電圧の発生を終了する。この時点で、Ｒ１１の画素１１における差分演算およびパルス変換が終了する。
なお、ランプＤＡＣ部４２は、動作が終了した時点での電圧（ここではＲ１１の画素１１の出力に基づく電圧Ｖ（Ｒ１１）（＝０．５１Ｖ））を保持する。また、シーケンスコントローラ４４は、Ｒ１１の画素１１における差分演算およびパルス変換が終了するより前に、信号Ｓ６を信号切り替え部１７に接続することにより、信号切り替え部１７からＲ１２の画素１１の出力に基づく電圧Ｖ（Ｒ１２）を、信号Ｓ０としてＳ／Ｈ部４１に接続する。

Ｒ１１の画素１１における差分演算およびパルス変換は、初期基準電圧（０Ｖ）からのサーチである為に、ダイナミックレンジの全体サーチする時間を１と正規化すると、０．５１Ｖ÷１Ｖ＝０．５１の時間（パルス幅）を要する。

次に、Ｒ１２の画素１１における差分演算およびパルス変換について説明する。信号Ｓ１、信号Ｓ０、信号Ｓ０’のタイミングは、前後のフェーズと同等なので、以下説明を省略する。

Ｒ１２の画素１１の出力に基づく電圧Ｖ（Ｒ１２）が、信号Ｓ０’としてコンパレータ４３の−端子に接続されると、シーケンスコントローラ４４は信号Ｓ２をランプＤＡＣ部４２に接続する。ランプＤＡＣ部４２は、コンパレータ４３からの信号Ｓ４に応じて、Ｒ１１の画素１１の出力に基づく電圧Ｖ（Ｒ１１）（＝０．５１Ｖ）から、発生する電圧を、発振器４５から供給されるＣＬＫに同期して上昇させていく。コンパレータ４３から出力される信号Ｓ４は、信号Ｓ３＞信号Ｓ０’（Ｒ１２の画素１１の出力に基づく電圧Ｖ（Ｒ１２）（＝０．５５Ｖ））となった瞬間に、再びＬからＨに変化する。エッジ検出部４６は、信号Ｓ４を監視し、信号Ｓ４の変化を検出すると、信号Ｓ５をシーケンスコントローラ４４に接続し、信号Ｓ５にしたがって、上述した信号Ｓ２を取り下げることにより、ランプＤＡＣ部４２における電圧の発生を終了する。この時点で、Ｒ１２の画素１１における差分演算およびパルス変換が終了する。なお、ランプＤＡＣ部４２は、動作が終了した時点での電圧（ここではＲ１２の画素１１の出力に基づく電圧Ｖ（Ｒ１２）（＝０．５５Ｖ））を保持する。

Ｒ１２の画素１１における差分演算およびパルス変換は、Ｒ１１の画素１１の出力に基づく電圧Ｖ（Ｒ１１）（＝０．５１Ｖ）からのサーチである為に、ダイナミックレンジの全体サーチする時間を１と正規化すると、（０．５５−０．５１）Ｖ÷１Ｖ＝０．０４の時間（パルス幅）を要する。

ここで、Ｒ１１の画素１１とＲ１２の画素１１との所要時間を比較すると、Ｒ１２の画素１１における差分演算およびパルス変換は、Ｒ１１の画素１１における同様の処理よりも０．０４÷０．５１≒０．０８倍に短縮されることになる。

さらに次のＲ１３の画素１１における差分演算およびパルス変換では、Ｒ１３の画素１１の出力に基づく電圧Ｖ（Ｒ１３）が、信号Ｓ０’としてコンパレータ４３の−端子に接続された時点で、信号Ｓ３＞信号Ｓ０’（Ｒ１３の画素１１の出力に基づく電圧Ｖ（Ｒ１３）（＝０．５３Ｖ））である。そのため、コンパレータ４３から出力される信号Ｓ４は、Ｈのままである。したがって、シーケンスコントローラ４４から信号Ｓ２がランプＤＡＣ部４２に接続されると、ランプＤＡＣ部４２は、コンパレータ４３からの信号Ｓ４に応じて、Ｒ１２の画素１１の出力に基づく電圧Ｖ（Ｒ１２）（＝０．５３Ｖ）から、発生する電圧を、発振器４５から供給されるＣＬＫに同期して下降させていく。コンパレータ４３から出力される信号Ｓ４は、信号Ｓ３＜信号Ｓ０’となった瞬間に、再びＨからＬに変化する。エッジ検出部４６は、信号Ｓ４を監視し、信号Ｓ４の変化を検出すると、信号Ｓ５をシーケンスコントローラ４４に接続し、信号Ｓ５にしたがって、上述した信号Ｓ２を取り下げることにより、ランプＤＡＣ部４２における電圧の発生を終了する。この時点で、Ｒ１３の画素１１における差分演算およびパルス変換が終了する。なお、ランプＤＡＣ部４２は、動作が終了した時点での電圧（ここではＲ１３の画素１１の出力に基づく電圧Ｖ（Ｒ１３）（＝０．５３Ｖ））を保持する。

以下、Ｒ１４以降の画素１１における差分演算およびパルス変換について、要点のみを示す。

Ｒ１４の画素１１における差分演算およびパルス変換では、ランプＤＡＣ部４２は、発生する電圧を、Ｒ１３の画素１１の出力に基づく電圧Ｖ（Ｒ１３）（＝０．５３Ｖ）から、Ｒ１４の画素１１の出力に基づく電圧Ｖ（Ｒ１４）（＝０．５６Ｖ）まで上昇させることになる。Ｒ１４の画素１１の出力に基づく電圧Ｖ（Ｒ１４）が、信号Ｓ０’としてコンパレータ４３の−端子に接続された時点では、信号Ｓ３＜信号Ｓ０’となり、コンパレータ４３から出力される信号Ｓ４は、ＨからＬに変化する。そして、コンパレータ４３から出力される信号Ｓ４は、信号Ｓ３＞信号Ｓ０’となった瞬間に、再びＬからＨに変化する。

Ｒ１５の画素１１における差分演算およびパルス変換では、ランプＤＡＣ部４２は、発生する電圧を、Ｒ１４の画素１１の出力に基づく電圧Ｖ（Ｒ１４）（＝０．５６Ｖ）から、Ｒ１５の画素１１の出力に基づく電圧Ｖ（Ｒ１５）（＝０．６２Ｖ）まで上昇させることになる。Ｒ１４の画素１１の出力に基づく電圧Ｖ（Ｒ１４）が、信号Ｓ０’としてコンパレータ４３の−端子に接続された時点では、信号Ｓ３＜信号Ｓ０’となり、コンパレータ４３から出力される信号Ｓ４は、ＨからＬに変化する。そして、コンパレータ４３から出力される信号Ｓ４は、信号Ｓ３＞信号Ｓ０’となった瞬間に、再びＬからＨに変化する。

このような処理を行うことによって、最初のＲ画素であるＲ１１の画素１１について、全ダイナミックレンジで電圧サーチを行った後は、同じ行の最後の画素であるＲ１ｎの画素１１まで、隣接する画素の輝度電圧の差分だけがパルス幅に変換されることになる。

図６において、Ｖ（Ｒ１１）は、Ｒ１１の画素の出力に基づく電圧を示す。２行目以降の画素１１についても同様である。図６Ａは１行目のＲ画素に関して、全体のダイナミックレンジにおける電圧の一例を示す。これらの電圧は、図１において説明したＣＤＳ１６に、各々の画素１１から出力された電圧が、暗黒時と光信号入力時のそれぞれの電圧がＣｄａｒｋ、Ｃｓｉｇとして時分割で入力され、ＣＤＳ１６が、このＣｄａｒｋおよびＣｓｉｇの差電圧を輝度電圧として信号切り替え部１７に出力した値である。

図６Ａの例では、傾向として徐々に輝度レベルが上がっているが、隣接画素の間では、相関性があるために一度に大きな電圧差は発生しない。そして、輝度電圧には、固体撮像装置１の内部で発生するランダムノイズが重畳されているので、値は上下しながら、上昇していく傾向が見られる。

図６Ｂは、図６Ａのグラフの縦軸をより詳細なものにしたものである。図６Ｂに示すように、輝度電圧は、上述したランダムノイズの影響で、値が上下しながらも徐々に上昇する傾向を示す。しかし、隣接画素のみを比較すると、隣接画素は相関性が大きいために、その差分は全体のダイナミックレンジ（図６Ａ参照）と比べて非常に小さい値となる。

なお、明暗が大きく変化する被写体を含む画像であっても、隣接画素の間では相関性（連続性）が大きいので、差電圧は画像全体のダイナミックレンジと比べ非常に小さな値で収まることとなる。

したがって、それぞれの画素について、全ダイナミックレンジで電圧サーチを行う場合に比べて、各画素における電圧サーチの幅（レンジ）を狭くすることができる。電圧の幅（レンジ）を狭くすると、ランプＤＡＣ部４２により発生する電圧の幅が小さくなるため、ランプＤＡＣ部４２の負荷を抑えることができる。そのため、それぞれの画素について、全ダイナミックレンジで電圧サーチを行う場合に比べて、パルス変換処理を大幅に高速化することができる。

以上説明した処理によって、差分演算およびパルス変換部１８から出力される信号の一例を図７に示す。図７は、図６で説明した差分演算およびパルス変換の結果として出力される２つの信号（信号Ｓ２および信号Ｓ４）を示す。例えば、固体撮像装置１が電子カメラに搭載されている場合には、これらの信号が電子カメラの画像処理部などに出力される。

そして、画像処理部において、これらの信号からそれぞれの画素１１の輝度値を再生することができる。

図６で説明した差分演算およびパルス変換の結果として出力される２つの信号（信号Ｓ２および信号Ｓ４）のうち、信号Ｓ２のＨ期間の時間は、電圧に比例した出力となる。また、信号Ｓ４は、電圧サーチを行っている対象の画素１１の輝度値が、一つ前の画素１１の輝度値と比べて、上昇しているか、または、下降しているかを示す。

図４で説明したように、電圧サーチを行っている対象の画素１１に基づく電圧に相当する信号をコンパレータ４３の−端子へ接続し、ランプ電圧に相当する信号を＋端子へ接続しているので、信号Ｓ２がＨである期間に、信号Ｓ４がＬであれば、電圧サーチを行っている対象の画素１１の輝度電圧は、比較している前の画素１１の輝度電圧（あるいは基準の電圧）よりも高い値であることがわかる。コンパレータ４３の＋端子および−端子への入力を逆にすると、コンパレータ４３の出力も逆の論理で出力される。

Ｒ１１の画素１１における差分演算およびパルス変換では、画素１１が露光して輝度電圧を発生しているので、初期のランプ電圧（０Ｖ）よりも必ず高くなる。そのため、信号Ｓ４は必ずＬとなり、信号Ｓ２におけるパルス幅は長くなる。

次に、Ｒ１２の画素１１における差分演算およびパルス変換では、差分電圧の０．０４Ｖに比例したパルス幅が、信号Ｓ２のＨ期間として出力される。この時の信号Ｓ４の極性がＬであるため、Ｒ１２の画素１１の出力に基づく輝度電圧Ｖ（Ｒ１２）は、Ｒ１１の画素１１の出力に基づく輝度電圧Ｖ（Ｒ１１）よりも高い電圧であることが後段の回路（ここでは画像処理部）でも識別できる。

つまり、Ｖ（Ｒ１２）＝Ｖ（Ｒ１１）＋０．０４Ｖ＝０．５１Ｖ＋０．０４Ｖ＝０．５５Ｖである。

次に、Ｒ１３の画素１１における差分演算およびパルス変換では、差分電圧の０．０２Ｖに比例したパルス幅が、信号Ｓ２のＨ期間として出力される。この時の信号Ｓ４の極性がＨであるため、Ｒ１３の画素１１の出力に基づく輝度電圧Ｖ（Ｒ１３）は、Ｒ１２の画素１１の出力に基づく輝度電圧Ｖ（Ｒ１２）よりも低い電圧であることが後段の回路（ここでは画像処理部）でも識別できる。

つまり、Ｖ（Ｒ１３）＝Ｖ（Ｒ１２）−０．０２Ｖ＝０．５５Ｖ−０．０２Ｖ＝０．５３Ｖである。

同様に、Ｒ１４の画素１１における差分演算およびパルス変換では、Ｖ（Ｒ１４）＝Ｖ（Ｒ１３）＋０．０３Ｖ＝０．５３Ｖ＋０．０３Ｖ＝０．５６Ｖであることが分かり、Ｒ１５の画素１１における差分演算およびパルス変換では、Ｖ（Ｒ１５）＝Ｖ（Ｒ１４）＋０．０６Ｖ＝０．５６Ｖ＋０．０６Ｖ＝０．６２Ｖであることが分かる。

この様に信号Ｓ２のＨ期間であるパルス幅と、信号Ｓ４の極性の情報（近接する同色の画素との関連性）とに基づいて、それぞれの画素１１の輝度値を復元することができる。
なお、本実施形態では、最初の画素（Ｒ１１の画素１１）の輝度電圧をパルス変換する際に、初期の基準電圧を０Ｖとする例を示したが、固体撮像装置１のＯＢ（オプティカルブラック）領域に含まれる画素の電圧を初期の基準電圧としても良いし、他の同色の画素１１の輝度電圧が取り得る任意の電圧を初期の基準電圧としても良い。

この最初の輝度電圧のパルス出力は、隣接する画素間の差分パルスではないので、パルス幅は長くなる。しかし、上述した画像処理部のような後段の処理のために、任意のパルスの絶対値なのか、輝度電圧の差分パルスなのかを識別可能とするのが好ましい。そのため、例えば、システムにより最初のパルスは絶対値と規定しておいたり、または、固体撮像装置１から出力するパルスが絶対値であるか差分であるかを、後段に伝達する信号を出力したりすると良い。

最後に、上述した画像処理部の受信回路におけるパルスの幅の測定について一例を挙げて説明する。図８Ａは、通常のパルスの幅の計測方法を示す図である。図８Ａの例では、信号Ｓ２のＨ期間であるパルス幅を求める際の分解能を向上させるためには、固体撮像装置１内の発振器４５（図４参照）と同等以上のＣＬＫ周波数が必要となる。しかし、ＣＬＫ周波数を固体撮像装置１の内部と同様に上げると、システム全体の消費電力が増大したり、発熱の原因となったりする場合がある。

一方、図８Ｂは、比較的低いＣＬＫ周波数でも、上述した分解能を向上させることが可能な計測方法を示す図である。図８Ｂの例では、固体撮像装置１内の発振器４５の１／４の周波数でも、上述した図８Ａと同等の分解能を得ることができる。

図８Ｂの例に示すように、受信回路のＣＬＫ生成回路において、４つのＣＬＫ位相（０°，９０°，１８０°，２７０°）を生成し、それぞれのＣＬＫ位相で動作するカウンタを用いてパルスの幅を計測する。そして、後段に設けた加算器によって、それぞれのＣＬＫ位相で計測した４つの値を加算する。

このような構成とすることにより、比較的低いＣＬＫ周波数でも、上述した分解能を向上させることができる。なお、図８Ｂの例では、４つのＣＬＫ位相を生成する場合を例に挙げて説明したが、２つのＣＬＫ位相（逆位相生成を利用）を生成しても４つ以上の位相を生成しても良い。

さらに、受信回路において、信号Ｓ２のＨ期間であるパルス幅を求める際に、アップダウンカウンタを使用して累積のカウンタ値を得る構成とすれば、受信回路の規模をさらに縮小することが可能である。

以上説明したように、本実施形態によれば、光電変換により生じた信号を出力する複数の画素を備え、任意の画素に基づく信号と基準信号との比較結果に基づいて、任意の画素に基づく信号と、その画素と近接する同色の画素に基づく信号との差分信号に相当するパルス信号を演算する。より具体的には、近隣の同色画素からは、近い値の信号が出直されるという相関性を有するので、この特性を利用し、とり得る値の範囲が狭い差分信号に相当するパルス信号を演算する。したがって、固体撮像装置から出力する信号のデータ量を少なくすることができる。そのため、時間分解能を維持しつつ、固体撮像装置の高画素化や高分解化に対応することができる。さらに、差分信号に相当するパルス信号のみを固体撮像装置から外部に転送することができるので、全体のデータ出力量を減らすことができ、後段の画像処理部などへの転送路の簡略化も期待できる。

なお、本実施形態では、信号切り替え部１７からの出力は１画素分である例を示したが（図３参照）、さらに読み出しを高速化するために、固体撮像装置１からの出力レーン数を増やす場合には、信号切り替え部１７からの出力を複数画素分に増やし、それに応じて複数の差分演算およびパルス変換部１８を設けることにより、読み出しをさらに高速化することができる。

また、本実施形態では、隣接画素を重ね合わせて設定する（Ｒ１１画素とＲ１２画素、Ｒ１２画素とＲ１３画素。以下同様）場合を例に挙げて説明したが、本発明はこの例に限定されない。例えば、重ね合わせを持たない隣接画素（Ｒ１１画素とＲ１２画素、Ｒ１３画素とＲ１４画素。以下同様）間の差分信号に相当するパルス信号を求めて、同様の処理を行っても良い。

また、本実施形態において、受光面１２に含まれる複数の画素１１に欠陥画素が含まれる場合、公知の欠陥画素に関する技術と同様に対処すればよい。例えば、予め位置が分かっている欠陥画素については、隣接画素の値に置き換える構成や、所定の固定値に置き換える構成としても良い。

また、本実施形態においては、水平方向（同じ行内）において隣接する同色の画素について差分信号を求める場合を例にあげて説明したが、本発明はこの例に限定されず、近接あるいは隣接する同色の画素信号について差分信号に相当するパルス信号を求めることにより、同様の効果を得ることができる。例えば、垂直方向（同じ列内）や、斜め方向において隣接する同色の画素について差分信号に相当するパルス信号を求める構成としても良い。この場合、適宜ラインバッファなどを設けて、差分信号に相当するパルス信号を求めれば良い。このような構成は、所定の複数画素の出力をまとめてブロックごとに読み出す方式などにおいても、ランダムアクセスなどにより同様の処理を行うことができる。

また、本実施形態において、固体撮像装置内の各部は単一チップ上に形成されても良いし、複数のチップ上に分割して形成されても良い。

また、本実施形態において、固体撮像装置は、ＣＭＯＳ方式が基本であるが、本発明の概念をＣＣＤ方式の固体撮像装置に適用しても同様の効果を得ることができる。

また、本実施形態で説明した固体撮像装置を搭載した各種電子機器も、本発明の具体的態様として有効である。例えば、電子カメラ、ビデオカメラ、携帯電話などにも有用である。

１…固体撮像装置、１１…画素、１６…ＣＤＳ、１７…信号切り替え部、１８…差分演算およびパルス変換部

Claims (6)

1. 光電変換により生じた信号を出力する複数の画素と、
   基準信号を発生する基準信号発生部と、
   任意の画素に基づく信号と前記基準信号との比較結果に基づいて、前記任意の画素に基づく信号と、その画素と近接する同色の画素に基づく信号との差分信号に相当するパルス信号を演算する演算部と
   を備えたことを特徴とする固体撮像装置。
2. 請求項１に記載の固体撮像装置において、
   前記演算部は、前記パルス信号の幅を示す情報と、前記任意の画素に基づく前記パルス信号と、その画素に近接する同色の画素に基づく前記パルス信号との関連性を示す情報とを演算する
   ことを特徴とする固体撮像装置。
3. 請求項１に記載の固体撮像装置において、
   前記複数の画素は、遮光された複数の画素を含み、
   前記演算部は、最初に前記基準信号との比較を行う際に、前記任意の画素として、前記遮光された複数の画素のうち、いずれかの画素を用いる
   ことを特徴とする固体撮像装置。
4. 請求項１から請求項３のいずれか一項に記載の固体撮像装置と、撮影光学系と、撮影制御部と、変換部と、画像処理部と、画像記録部とを備え、
   前記変換部は、前記演算部から前記パルス信号を取得し、取得した前記パルス信号に基づいてデジタルデータを生成し、
   前記画像処理部は、生成した前記デジタルデータに対して画像処理を施す
   ことを特徴とする電子カメラ。
5. 請求項２または請求項３に記載の固体撮像装置と、撮影光学系と、撮影制御部と、変換部と、画像処理部と、画像記録部とを備え、
   前記変換部は、前記演算部から前記パルス信号の幅を示す情報と、前記関連性を示す情報とを取得し、アップダウンカウンタを用いて前記パルス信号の幅を計測することによりデジタルデータを生成し、
   前記画像処理部は、生成した前記デジタルデータに対して画像処理を施す
   ことを特徴とする電子カメラ。
6. 請求項５に記載の電子カメラにおいて、
   前記変換部は、位相の異なる２以上のクロックを生成するクロック生成部を備え、前記２以上のクロックにしたがって、前記デジタルデータを生成する
   ことを特徴とする電子カメラ。

Images