JP7248569B2 - 交差画素相互接続型cmosイメージセンサの動的画素管理のためのシステム及び方法 - Google Patents
交差画素相互接続型cmosイメージセンサの動的画素管理のためのシステム及び方法 Download PDFInfo
- Publication number
- JP7248569B2 JP7248569B2 JP2019513039A JP2019513039A JP7248569B2 JP 7248569 B2 JP7248569 B2 JP 7248569B2 JP 2019513039 A JP2019513039 A JP 2019513039A JP 2019513039 A JP2019513039 A JP 2019513039A JP 7248569 B2 JP7248569 B2 JP 7248569B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- shared
- mode
- camera
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title description 17
- 238000012546 transfer Methods 0.000 claims description 161
- 238000009792 diffusion process Methods 0.000 claims description 79
- 239000003990 capacitor Substances 0.000 claims description 35
- 238000005070 sampling Methods 0.000 claims description 24
- 238000005096 rolling process Methods 0.000 claims description 20
- 238000010586 diagram Methods 0.000 description 44
- 230000036961 partial effect Effects 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 10
- 230000002829 reductive effect Effects 0.000 description 7
- 238000013461 design Methods 0.000 description 6
- 238000003491 array Methods 0.000 description 5
- 238000006880 cross-coupling reaction Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000006872 improvement Effects 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 230000003213 activating effect Effects 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 239000000872 buffer Substances 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 101150018075 sel-2 gene Proteins 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000002372 labelling Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000003530 single readout Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/42—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by switching between different modes of operation using different resolutions or aspect ratios, e.g. switching between interlaced and non-interlaced mode
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/60—Control of cameras or camera modules
- H04N23/62—Control of parameters via user interfaces
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/53—Control of the integration time
- H04N25/531—Control of the integration time by controlling rolling shutters in CMOS SSIS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Human Computer Interaction (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Studio Devices (AREA)
Description
本願は、2016年9月8日出願の米国仮特許出願第62/385,027号明細書の優先権を主張する2016年11月28日出願の米国特許出願第15/362,023号明細書の一部継続出願である2017年9月6日出願の米国特許出願第15/697,349号明細書の優先権を主張するものである。本願は、また、2016年9月8日出願の米国仮特許出願第62/385,204号明細書の優先権も主張する。これらの出願のそれぞれの内容の全てをここで全体で引用して本明細書中に組み込む。
カメラ解像度及びシャッタ動作はカメラの品質を部分的に決定する。カメラ解像度は画像を取り込むために用いられる画素数と関係していてもよい一方で、シャッタ動作は、露光済情報が処理されるか又はメモリに読み込まれる方法に関係してもよい。カメラ解像度は、更に、規格毎に分類されてもよい。例えば、高精細度(HD)規格は、4,096×2160の画素領域カウントに基づく超高精細度(UHD)規格と比較して1,920×1080の画素領域カウントに基づいてもよい。とりわけ、UHD規格は4K-UHDとも称され、HD規格の4倍である。加えて、UHD用のカメラを操作することは、HD用のカメラを操作することと比べて、カメラがCMOSイメージセンサを用いる場合に、より高い読み取り速度を要求する可能性がある。
Claims (29)
- 高精細度(HD)と超高精細度(UHD)との間で動作モードを切り替えるよう動的画素管理を提供するためのイメージセンシングシステムであって、
それぞれが少なくとも2つのフォトダイオードと、共有フローティングディフュージョンと、それぞれ、前記少なくとも2つのフォトダイオードを制御するように構成された転送ゲートと、を備える複数の行の共有画素ユニットを有する共有画素配列を含み、前記共有画素配列は、前記共有画素ユニットの各行の真上の行の共有画素ユニットに対応する転送ゲートに結合された第1の転送ゲートと、前記共有画素ユニットの各行の真下の行の共有画素ユニットに対応する転送ゲートに結合された第2の転送ゲートと、を含む各共有画素ユニットの前記少なくとも2つの転送ゲートとの交差画素相互接続を備える、相補型金属酸化膜半導体(CMOS)イメージセンサと、
前記CMOSイメージセンサに結合され、前記CMOSイメージセンサの動作モードに基づいて画像取り込み中に前記複数の共有画素ユニットを作動させるよう構成された複数の垂直及び水平充電回路と、
前記イメージセンサによって取り込まれた前記画像のための画像解像度のユーザ選択に応じてUHDモードとHDモードとの間で前記CMOSイメージセンサの前記動作モードを切り替えるよう構成された動的画素マネージャと、
前記動的画素マネージャが前記CMOSイメージセンサの前記動作モードを前記UHDモードに設定して前記イメージセンサによる前記画像取り込み中に前記少なくとも2つのフォトダイオードのそれぞれの出力値を個々にサンプリングする場合、各共有画素ユニットの前記少なくとも2つのフォトダイオードと前記共有フローティングディフュージョンとの間で電荷を順次伝送するために前記複数の垂直及び水平充電回路を制御するように構成されるUHDモードコントローラであって、前記UHDモードコントローラは、第1の共通転送ゲート制御信号を、前記第1の転送ゲート及び前記共有画素ユニットの各行の真上の行の共有画素ユニットの対応する転送ゲートへ、そして、第2の共通転送ゲート制御信号を、前記第2の転送ゲート及び前記共有画素ユニットの各行の真下の行の共有画素ユニットの対応する転送ゲートへ印可することによって、互いに上下の共有画素ユニットの隣接行の各フォトダイオードの出力値を同時にサンプリングするために前記複数の垂直及び水平充電回路を制御するUHDモードコントローラと、
前記動的画素マネージャが前記CMOSイメージセンサの前記動作モードを前記HDモードに設定して前記イメージセンサによる前記画像取り込み中に前記少なくとも2つのフォトダイオードの出力値を組み合わせる各共有画素ユニットの出力値を一括でサンプリングする場合、各共有画素ユニットの前記少なくとも2つのフォトダイオードと前記共有フローティングディフュージョンとの間で同時に電荷をビニングするために前記複数の垂直及び水平充電回路を制御するように構成されたHDモードコントローラと、
前記UHDモードにおいて前記画像取り込み中に各共有画素ユニットの前記少なくとも2つのフォトダイオードのサンプリングされた出力値を格納し、前記HDモードにおいて前記画像取り込み中に各共有画素ユニットの前記サンプリングされた出力値を格納するようそれぞれ構成されている前記共有画素配列に選択的に結合される複数の蓄積キャパシタを有するカラム読み出し回路と、
前記複数の蓄積キャパシタ内の前記格納されたサンプリングされた出力値に基づいて画像データを生成するよう構成される画像生成ユニットであって、前記生成された画像データはディスプレイ装置上に表示されるよう構成される、画像生成ユニットと、を備えるイメージセンシングシステム。 - 前記共有画素配列は、少なくとも1つの第1の共有画素ユニットを備える共有画素ユニットの第1の行と、少なくとも1つの第2の共有画素ユニットを備える共有画素ユニットの第2の行とを備える、請求項1に記載のイメージセンシングシステム。
- 前記カラム読み出し回路は、更に、前記少なくとも1つの第1の共有画素ユニットの前記共有フローティングディフュージョン及び前記少なくとも1つの第2の共有画素ユニットの前記共有フローティングディフュージョンから前記格納されたサンプリングされた出力値を読み取るよう構成される、請求項2に記載のイメージセンシングシステム。
- 前記動的画素マネージャは、更に、前記動的画素マネージャが前記CMOSイメージセンサの前記動作モードを前記HDモードに設定する場合、前記少なくとも1つの第1の共有画素ユニットの少なくとも1つのフォトダイオードと前記共有フローティングディフュージョンとの間及び前記少なくとも1つの第2の共有画素ユニットの少なくとも1つのフォトダイオードと前記共有フローティングディフュージョンとの間で電荷を同時に伝送するために、前記複数の垂直及び水平充電回路を制御するように構成されている、請求項2に記載のイメージセンシングシステム。
- 前記画像生成ユニットは、前記UHDモードでの前記画像取り込み中に雑音を低減するよう各共有画素ユニットの前記少なくとも2つのフォトダイオードをデジタル的に二重サンプリングするよう構成される画素出力計算器を備える、請求項2に記載のイメージセンシングシステム。
- 前記画素出力計算器は、前記少なくとも2つのフォトダイオードのそれぞれの明サンプリング出力から暗サンプリング出力を減算することによって各共有画素ユニットの前記少なくとも2つのフォトダイオードをデジタル的に二重サンプリングし、前記暗及び前記明サンプリング出力は前記第1の行の前記共有フローティングディフュージョンから前記カラム読み出し回路によって順次読み取られる、請求項5に記載のイメージセンシングシステム。
- 前記UHDモードコントローラは、更に、前記動的画素マネージャが前記CMOSイメージセンサの前記動作モードを前記UHDモードに設定する場合、ローリングシャッタ露光シーケンスに従って前記共有画素配列の画素出力をサンプリングするために、前記複数の垂直及び水平充電回路を制御するように、そして前記CMOSイメージセンサを制御するように構成されている、請求項2に記載のイメージセンシングシステム。
- 前記共有画素配列は、更に、少なくとも1つの第3の共有画素ユニットを備える共有画素ユニットの第3の行を備え、前記ローリングシャッタ露光シーケンスは、電荷が前記少なくとも1つの第1の共有画素ユニットの前記少なくとも1つのフォトダイオードと前記共有フローティングディフュージョンとの間で伝送された後、前記少なくとも1つの第3の共有画素ユニットの少なくとも1つのフォトダイオードと共有フローティングディフュージョンとの間で電荷を伝送する、請求項7に記載のイメージセンシングシステム。
- 高精細度(HD)と超高精細度(UHD)との間で動作モードを切り替えるよう動的画素管理を提供するためのカメラであって、前記カメラは、
それぞれが少なくとも2つのフォトダイオード及び共有フローティングディフュージョンを備える複数の共有画素を有する共有画素配列を含み、前記共有画素配列は、共有画素ユニットの各行の真上の行の共有画素ユニットに対応する転送ゲートに結合された第1の転送ゲートと、前記共有画素ユニットの各行の真下の行の共有画素ユニットに対応する転送ゲートに結合された第2の転送ゲートと、を含む各共有画素との交差画素相互接続を備え、各転送ゲートは、各前記共有画素ユニットのそれに結合された各フォトダイオードの読み出しを制御するように構成されている、イメージセンサと、
前記イメージセンサによる画像取り込みのための選択される画像解像度に基づいてUHDモードとHDモードとの間で前記イメージセンサの動作モードを切り替えるよう構成される動的画素マネージャと、
前記動的画素マネージャが前記イメージセンサの前記動作モードを前記UHDモードに設定して前記イメージセンサによる前記画像取り込み中に前記少なくとも2つのフォトダイオードのそれぞれのフォトダイオード出力値を個々にサンプリングする場合、前記イメージセンサを制御して各共有画素の前記少なくとも2つのフォトダイオードと前記共有フローティングディフュージョンとの間で電荷を順次伝送するよう構成されるUHDモードコントローラと、
前記動的画素マネージャが前記イメージセンサの前記動作モードを前記HDモードに設定して前記イメージセンサによる前記画像取り込み中に前記少なくとも2つのフォトダイオードの出力値を組み合わせる各共有画素の画素出力値を一括でサンプリングする場合、各共有画素の前記少なくとも2つのフォトダイオードと前記共有フローティングディフュージョンとの間で同時に電荷をビニングするために、前記イメージセンサを制御するように構成されたHDモードコントローラと、
前記UHDモードの間の前記個々にサンプリングされたフォトダイオード出力値及び前記HDモードの間の前記一括でサンプリングされた画素出力値のうちの少なくとも1つに基づいて画像データを生成するよう構成される画像生成ユニットと、を備えるカメラ。 - 更に、前記UHDモードにおいて前記画像取り込み中に各共有画素ユニットの前記少なくとも2つのフォトダイオードのサンプリングされた出力値を格納し、前記HDモードにおいて前記画像取り込み中に各共有画素ユニットのサンプリングされた出力値を格納するようそれぞれ構成される前記共有画素配列に選択的に結合される複数の蓄積キャパシタを有するカラム読み出し回路を備え、
前記UHDモードコントローラは、第1の共通転送ゲート制御信号を、前記第1の転送ゲート及び前記共有画素ユニットの各行の真上の行の共有画素ユニットの対応する転送ゲートへ、そして、第2の共通転送ゲート制御信号を、前記第2の転送ゲート及び前記共有画素ユニットの各行の真下の行の共有画素ユニットの対応する転送ゲートへ印可することによって、互いに上下の共有画素ユニットの隣接行の各フォトダイオードの出力値を同時にサンプリングするために複数の垂直及び水平充電回路を制御するように構成されている、請求項9に記載のカメラ。 - 前記共有画素配列の共有画素ユニットの前記複数の行は、少なくとも1つの第1の共有画素ユニットを備える共有画素ユニットの第1の行と、少なくとも1つの第2の共有画素ユニットを備える共有画素ユニットの第2の行とを備える、請求項9に記載のカメラ。
- 更に、前記少なくとも1つの第1の共有画素ユニットの前記共有フローティングディフュージョン及び前記少なくとも1つの第2の共有画素ユニットの前記共有フローティングディフュージョンから前記サンプリングされた出力値を読み取るよう構成されるカラム読み出し回路を備える、請求項11に記載のカメラ。
- 前記動的画素マネージャは、前記動的画素マネージャが前記イメージセンサの前記動作モードを前記HDモードに設定する場合、前記少なくとも1つの第1の共有画素ユニットの少なくとも1つのフォトダイオードと前記共有フローティングディフュージョンとの間及び前記少なくとも1つの第2の共有画素ユニットの少なくとも1つのフォトダイオードと前記共有フローティングディフュージョンとの間で電荷を同時に伝送するために、前記イメージセンサを制御するようにさらに構成されている、請求項11に記載のカメラ。
- 前記画像生成ユニットは、前記UHDモードでの前記画像取り込み中に雑音を低減するよう各共有画素ユニットの前記少なくとも2つのフォトダイオードをデジタル的に二重サンプリングするよう構成される画素出力計算器を備える、請求項12に記載のカメラ。
- 前記画素出力計算器は、前記少なくとも2つのフォトダイオードのそれぞれの明サンプリング出力から暗サンプリング出力を減算することによって各共有画素ユニットの前記少なくとも2つのフォトダイオードをデジタル的に二重サンプリングし、前記暗及び前記明サンプリング出力は前記第1の行の前記共有フローティングディフュージョンから前記カラム読み出し回路によって順次読み取られる、請求項14に記載のカメラ。
- 前記UHDモードコントローラは、前記動的画素マネージャが前記イメージセンサの前記動作モードを前記UHDモードに設定する場合、前記イメージセンサを制御して、ローリングシャッタ露光シーケンスに従って前記共有画素配列の画素出力をサンプリングするために、前記イメージセンサを制御するようにさらに構成されているよう構成される、請求項11に記載のカメラ。
- 前記共有画素配列は、更に、少なくとも1つの第3の共有画素ユニットを備える共有画素ユニットの第3の行を備え、前記ローリングシャッタ露光シーケンスは、電荷が前記少なくとも1つの第1の共有画素ユニットの前記少なくとも1つのフォトダイオードと前記共有フローティングディフュージョンとの間で伝送された後、前記少なくとも1つの第3の共有画素ユニットの少なくとも1つのフォトダイオードと共有フローティングディフュージョンとの間で電荷を伝送する、請求項16に記載のカメラ。
- 画像取り込みのための画像解像度を変更するよう動作モード間を切り替える動的画素管理を提供するためのカメラであって、
前記カメラのための選択された画像解像度に基づいて第1の動作モードと第2の動作モードとの間で前記カメラを切り替えるよう構成されるカメラモードコントローラと、
前記カメラモードコントローラが画像取り込みのために前記カメラを前記第1の動作モードに設定する場合にイメージセンサ内の各画素の副画素を個々にサンプリングするよう構成され、前記カメラモードコントローラが前記画像取り込みのために前記カメラを前記第2の動作モードに設定する場合に前記イメージセンサ内の各画素の前記副画素を一括でサンプリングするよう構成されるイメージセンサであって、前記イメージセンサは、少なくとも1つの画素が、前記少なくとも1つの画素の上の行の第1の画素に結合され、前記少なくとも1つの画素の下の行の第2の画素にさらに結合されている交差画素相互接続構成を備える、と、
前記少なくとも1つの画素と、前記少なくとも1つの画素の上の行の第1の画素又は前記少なくとも1つの画素の下の行の第2の画素の各副画素の出力値を同時にサンプリングするために第1の動作モードの前記イメージセンサを制御するように構成されている、第1の動作モードコントローラと、を備えるカメラ。 - 前記第1の動作モードは超高精細度(UHD)モードであり、前記第2の動作モードは高精細度(HD)モードである、請求項18に記載のカメラ。
- 更に、前記カメラモードコントローラが前記カメラを前記UHDモードに設定して前記画像取り込み中に少なくとも2つの副画素のそれぞれの副画素出力値を個々にサンプリングする場合、前記イメージセンサ内の各画素の前記少なくとも2つの副画素と共有フローティングディフュージョンとの間で電荷を順次伝送するために、前記イメージセンサを制御するように構成されたUHDモードコントローラを備える、請求項19に記載のカメラ。
- 更に、前記カメラモードコントローラが前記カメラを前記HDモードに設定して前記画像取り込み中に前記少なくとも2つの副画素の出力値を組み合わせる各共有画素の画素出力値を一括でサンプリングする場合、各画素の前記少なくとも2つの副画素と前記共有フローティングディフュージョンとの間で同時に電荷をビニングするために、前記イメージセンサを制御するように構成されたHDモードコントローラを備える、請求項20に記載のカメラ。
- 更に、前記UHDモードの間の前記個々にサンプリングされた副画素出力値及び前記HDモードの間の前記一括でサンプリングされた画素出力値のうちの少なくとも1つに基づいて画像データを生成するよう構成される画像生成ユニットを備える、請求項20に記載のカメラ。
- 更に、前記UHDモードにおいて前記画像取り込み中に各画素の前記少なくとも2つの副画素のサンプリングされた出力値を格納し、前記HDモードにおいて前記画像取り込み中に各画素のサンプリングされた出力値を格納するようそれぞれ構成される前記イメージセンサに選択的に結合される複数の蓄積キャパシタを有するカラム読み出し回路を備える、請求項22に記載のカメラ。
- 前記イメージセンサは、少なくとも1つの第1の画素を備える画素の第1の行と、少なくとも1つの第2の画素を備える画素の第2の行とを有する共有画素配列を備える、請求項23に記載のカメラ。
- 前記HDモードコントローラは、更に、前記カメラモードコントローラが前記カメラの前記動作モードを前記HDモードに設定する場合、前記少なくとも1つの第1の画素の少なくとも1つの副画素と前記共有フローティングディフュージョンとの間及び前記少なくとも1つの第2の画素の少なくとも1つの副画素と前記共有フローティングディフュージョンとの間で電荷を同時に伝送するために、前記イメージセンサを制御するようにさらに構成されている、請求項21に記載のカメラ。
- 前記画像生成ユニットは、前記UHDモードでの前記画像取り込み中に雑音を低減するよう各画素の前記少なくとも2つの副画素をデジタル的に二重サンプリングするよう構成される画素出力計算器を備える、請求項24に記載のカメラ。
- 前記画素出力計算器は、前記少なくとも2つの副画素のそれぞれの明サンプリング出力から暗サンプリング出力を減算することによって各画素の前記少なくとも2つの副画素をデジタル的に二重サンプリングし、前記暗及び前記明サンプリング出力は前記第1の行の前記共有フローティングディフュージョンから前記カラム読み出し回路によって順次読み取られる、請求項26に記載のカメラ。
- 前記UHDモードコントローラは、更に、前記カメラモードコントローラが前記カメラの前記動作モードを前記UHDモードに設定する場合、ローリングシャッタ露光シーケンスに従って、画素出力をサンプリングするために前記イメージセンサを制御するようにさらに構成されている、請求項20に記載のカメラ。
- 共有画素配列は、少なくとも1つの第3の画素を備える共有画素ユニットの第3の画素の行を備え、前記ローリングシャッタ露光シーケンスは、電荷が少なくとも1つの第1の画素の前記少なくとも1つの副画素と前記共有フローティングディフュージョンとの間で伝送された後、前記少なくとも1つの第3の画素の少なくとも1つの副画素と共有フローティングディフュージョンとの間で電荷を伝送する、請求項28に記載のカメラ。
Applications Claiming Priority (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201662385204P | 2016-09-08 | 2016-09-08 | |
US201662385027P | 2016-09-08 | 2016-09-08 | |
US62/385,027 | 2016-09-08 | ||
US62/385,204 | 2016-09-08 | ||
US15/362,023 US10270997B2 (en) | 2016-09-08 | 2016-11-28 | Cross pixel interconnection |
US15/362,023 | 2016-11-28 | ||
US15/697,349 US10270987B2 (en) | 2016-09-08 | 2017-09-06 | System and methods for dynamic pixel management of a cross pixel interconnected CMOS image sensor |
US15/697,349 | 2017-09-06 | ||
PCT/EP2017/072630 WO2018046688A1 (en) | 2016-09-08 | 2017-09-08 | System and method for dynamic pixel management of a cross pixel interconnected cmos image sensor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019530321A JP2019530321A (ja) | 2019-10-17 |
JP7248569B2 true JP7248569B2 (ja) | 2023-03-29 |
Family
ID=61282150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019513039A Active JP7248569B2 (ja) | 2016-09-08 | 2017-09-08 | 交差画素相互接続型cmosイメージセンサの動的画素管理のためのシステム及び方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US10270987B2 (ja) |
EP (1) | EP3510763A1 (ja) |
JP (1) | JP7248569B2 (ja) |
CA (1) | CA3035946A1 (ja) |
WO (1) | WO2018046688A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10366674B1 (en) | 2016-12-27 | 2019-07-30 | Facebook Technologies, Llc | Display calibration in electronic displays |
US10582143B2 (en) * | 2017-05-29 | 2020-03-03 | Imec Vzw | Programmable state machine |
US10951840B1 (en) * | 2019-08-29 | 2021-03-16 | Omnivision Technologies, Inc. | Versatile image sensor circuit |
US11082643B2 (en) * | 2019-11-20 | 2021-08-03 | Waymo Llc | Systems and methods for binning light detectors |
US11463634B2 (en) | 2020-04-07 | 2022-10-04 | Caeleste Cvba | Charge domain binning in a MOS pixel |
US11889216B2 (en) * | 2021-02-15 | 2024-01-30 | Dv2Js Innovation, Llp | High dynamic range CMOS image sensor having multi-step voltage gain enhancement for low light vision |
US11483510B2 (en) * | 2021-03-21 | 2022-10-25 | Shenzhen GOODIX Technology Co., Ltd. | Digital serial read-out architecture |
US11483502B1 (en) * | 2021-06-04 | 2022-10-25 | Omnivision Technologies, Inc. | Bitline control supporting binning mode for pixel arrays with phase detection autofocus and image sensing photodiodes |
JP2023082958A (ja) * | 2021-12-03 | 2023-06-15 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置および電子機器 |
CN114189636B (zh) * | 2021-12-09 | 2024-03-05 | 大连理工大学人工智能大连研究院 | 一种多模式数字像素结构与逻辑控制方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007089231A (ja) | 2003-02-13 | 2007-04-05 | Matsushita Electric Ind Co Ltd | 固体撮像装置、その駆動方法及びそれを用いたカメラ |
JP2015128215A (ja) | 2013-12-27 | 2015-07-09 | キヤノン株式会社 | 固体撮像装置及びそれを用いた撮像システム |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6809766B1 (en) | 1998-03-11 | 2004-10-26 | Micro Technology, Inc. | Look ahead rolling shutter system in CMOS sensors |
JP2001285717A (ja) | 2000-03-29 | 2001-10-12 | Toshiba Corp | 固体撮像装置 |
US7969490B2 (en) * | 2006-08-25 | 2011-06-28 | Micron Technology, Inc. | Method, apparatus, and system providing an imager with pixels having extended dynamic range |
US20090108176A1 (en) | 2007-10-24 | 2009-04-30 | Altasens, Inc. | Global shutter pixel circuit with transistor sharing for CMOS image sensors |
US20100309340A1 (en) | 2009-06-03 | 2010-12-09 | Border John N | Image sensor having global and rolling shutter processes for respective sets of pixels of a pixel array |
JP4821921B2 (ja) | 2010-09-03 | 2011-11-24 | ソニー株式会社 | 固体撮像装置および電子機器 |
US8471315B1 (en) | 2011-01-31 | 2013-06-25 | Aptina Imaging Corporation | CMOS image sensor having global shutter pixels built using a buried channel transfer gate with a surface channel dark current drain |
JP2013055500A (ja) * | 2011-09-02 | 2013-03-21 | Sony Corp | 固体撮像素子およびカメラシステム |
US9661243B2 (en) * | 2013-03-15 | 2017-05-23 | Forza Silicon Corporation | CMOS image sensor with column-wise selective charge-domain binning |
US9774801B2 (en) | 2014-12-05 | 2017-09-26 | Qualcomm Incorporated | Solid state image sensor with enhanced charge capacity and dynamic range |
US9686486B2 (en) | 2015-05-27 | 2017-06-20 | Semiconductor Components Industries, Llc | Multi-resolution pixel architecture with shared floating diffusion nodes |
-
2017
- 2017-09-06 US US15/697,349 patent/US10270987B2/en active Active
- 2017-09-08 JP JP2019513039A patent/JP7248569B2/ja active Active
- 2017-09-08 CA CA3035946A patent/CA3035946A1/en active Pending
- 2017-09-08 WO PCT/EP2017/072630 patent/WO2018046688A1/en unknown
- 2017-09-08 EP EP17771693.3A patent/EP3510763A1/en not_active Withdrawn
-
2019
- 2019-04-19 US US16/389,772 patent/US20190246049A1/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007089231A (ja) | 2003-02-13 | 2007-04-05 | Matsushita Electric Ind Co Ltd | 固体撮像装置、その駆動方法及びそれを用いたカメラ |
JP2015128215A (ja) | 2013-12-27 | 2015-07-09 | キヤノン株式会社 | 固体撮像装置及びそれを用いた撮像システム |
Also Published As
Publication number | Publication date |
---|---|
US20180070029A1 (en) | 2018-03-08 |
CA3035946A1 (en) | 2018-03-15 |
US10270987B2 (en) | 2019-04-23 |
EP3510763A1 (en) | 2019-07-17 |
JP2019530321A (ja) | 2019-10-17 |
WO2018046688A1 (en) | 2018-03-15 |
US20190246049A1 (en) | 2019-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7248569B2 (ja) | 交差画素相互接続型cmosイメージセンサの動的画素管理のためのシステム及び方法 | |
TWI516122B (zh) | 固態成像裝置,固態成像裝置之信號處理方法,及電子設備 | |
US8451354B2 (en) | TDI image sensor in CMOS technology with high video capture rate | |
JP5821315B2 (ja) | 電子機器、電子機器の駆動方法 | |
EP2974280B1 (en) | Threshold-monitoring, conditional-reset image sensor | |
US8817150B2 (en) | Linear image sensor in CMOS technology | |
US9237286B2 (en) | Image sensor and method for power efficient readout of sub-picture | |
JP5272634B2 (ja) | 固体撮像装置、固体撮像装置の信号処理方法および撮像装置 | |
CN102843527B (zh) | 固态成像装置、驱动固态成像装置的方法和电子系统 | |
JP4988075B1 (ja) | 撮像装置及び画像処理装置 | |
US10531034B2 (en) | Shared photodiode reset in a 5 transistor-four shared pixel | |
TW200526030A (en) | Device and method for image sensing | |
CA3065343A1 (en) | Shared photodiode reset in a 5 transistor - four shared pixel | |
JP2009272820A (ja) | 固体撮像装置 | |
JP7063884B2 (ja) | 差動デジタル二重サンプリング方法およびこの方法を実行するためのcmosイメージ・センサ | |
JP2014239289A (ja) | Ad変換器、信号処理方法、固体撮像装置、および電子機器 | |
TWI822641B (zh) | 光感測裝置 | |
JP2011244452A (ja) | 高ビデオキャプチャレートを有するcmosテクノロジーのイメージセンサ | |
TWI429281B (zh) | 固態成像裝置,固態成像裝置之信號處理方法,及電子設備 | |
JP2023545223A (ja) | 暗視用の多解像度イメージャ | |
CA3069858A1 (en) | Imager with vertical row addressing | |
Saffih et al. | Biomimetic sampling architectures for CMOS image sensors | |
JP2011229040A (ja) | 固体撮像装置および電子カメラ | |
JP2009027579A (ja) | 撮像装置及び撮像装置の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200903 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210831 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220412 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220830 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20221130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230214 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230316 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7248569 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |