JP2014239289A - Ａｄ変換器、信号処理方法、固体撮像装置、および電子機器 - Google Patents

Ａｄ変換器、信号処理方法、固体撮像装置、および電子機器 Download PDF

Info

Publication number
JP2014239289A
JP2014239289A JP2013119933A JP2013119933A JP2014239289A JP 2014239289 A JP2014239289 A JP 2014239289A JP 2013119933 A JP2013119933 A JP 2013119933A JP 2013119933 A JP2013119933 A JP 2013119933A JP 2014239289 A JP2014239289 A JP 2014239289A
Authority
JP
Japan
Prior art keywords
pixel
signal
ramp
group
phase period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013119933A
Other languages
English (en)
Inventor
恭一 金川
Kyoichi Kanekawa
恭一 金川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2013119933A priority Critical patent/JP2014239289A/ja
Priority to US14/268,496 priority patent/US9106852B2/en
Priority to CN201410240781.1A priority patent/CN104243865B/zh
Publication of JP2014239289A publication Critical patent/JP2014239289A/ja
Priority to US14/798,111 priority patent/US9894299B2/en
Priority to US15/850,163 priority patent/US10523882B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/618—Noise processing, e.g. detecting, correcting, reducing or removing noise for random or high-frequency noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/628—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for reducing horizontal stripes caused by saturated regions of CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】より簡単な回路構成で、ストリーキングの発生を低減させることができるようにする。【解決手段】画素アレイ部の複数の画素列が少なくとも２つのグループに分割されており、第１のAD変換部は、第１のグループの画素列から出力される第１の画素信号と第１のランプ信号とを比較することにより、第１の画素信号をAD変換する。第２のAD変換部は、第１のグループと異なる第２のグループの画素列から出力される第２の画素信号と第２のランプ信号とを比較することにより、第２の画素信号をAD変換する。第１のランプ信号は、D相期間において、時間経過に応じて一定の傾きでレベルが低下する信号であり、第２のランプ信号は、D相期間において、時間経過に応じて一定の傾きでレベルが上昇する信号である。本技術は、例えば、固体撮像装置等に適用できる。【選択図】図１

Description

本技術は、AD変換器、信号処理方法、固体撮像装置、および電子機器に関し、特に、より簡単な回路構成で、ストリーキングの発生を低減させることができるようにするAD変換器、信号処理方法、固体撮像装置、および電子機器に関する。
カラムAD方式のCMOSイメージセンサでは、画素固有の固定パターンノイズを除去するため、CDS(Correlated Double Sampling；相関２重サンプリング)処理が行われている。CDS処理では、コンパレータにおいて、各画素から出力されたアナログの画素信号が、時間経過に応じて一定の傾きで低下するランプ信号と比較される。そして、P相（Preset Phase）期間では、例えば、比較結果としてHiの差信号が供給されている間だけダウンカウントするとともに、D相（Data Phase）期間では、比較結果としてHiの差信号が供給されている間だけアップカウントする。
従来のCDS処理では、黒地の画像の中に、一部、白い領域があるような画像を撮像する場合に、ストリーキングが発生することが問題となっていた。ストリーキングとは、黒地の画像の中に、一部、白い領域があるような画像において、白い領域の左右方向の黒地となるべき画素がグレーとなってしまう現象のことをいう。ストリーキングの発生原因としては、コンパレータ出力からのクロストークによるランプ信号の歪みが主な原因となっている。
本出願人は、特許文献１において、ストリーキングの発生を低減させる方法を先に提案している。
特開２０１０−１６１４８４号公報
しかしながら、より簡単な回路構成で、ストリーキングの発生を低減させることが望まれている。
本技術は、このような状況に鑑みてなされたものであり、より簡単な回路構成で、ストリーキングの発生を低減させることができるようにするものである。
本技術の第１の側面のAD変換器は、画素アレイ部の複数の画素列が少なくとも２つのグループに分割されており、そのうちの第１のグループの画素列から出力される第１の画素信号と第１のランプ信号とを比較することにより、前記第１の画素信号をAD変換する第１のAD変換部と、前記画素アレイ部の前記第１のグループと異なる第２のグループの画素列から出力される第２の画素信号と第２のランプ信号とを比較することにより、前記第２の画素信号をAD変換する第２のAD変換部とを備え、前記第１のランプ信号は、画素信号の信号レベルを検出するD相期間において、時間経過に応じて一定の傾きでレベルが低下する信号であり、前記第２のランプ信号は、前記D相期間において、時間経過に応じて一定の傾きでレベルが上昇する信号である。
本技術の第２の側面の信号処理方法は、画素アレイ部の複数の画素列が少なくとも２つのグループに分割されており、そのうちの第１のグループの画素列から出力される第１の画素信号をAD変換する第１のAD変換部と、前記画素アレイ部の前記第１のグループと異なる第２のグループの画素列から出力される第２の画素信号をAD変換する第２のAD変換部とを備えるAD変換器の前記第１のAD変換部が、前記第１の画素信号と第１のランプ信号とを比較することにより、前記第１の画素信号をAD変換し、前記第２のAD変換部が、前記第２の画素信号と第２のランプ信号とを比較することにより、前記第２の画素信号をAD変換し、前記第１のランプ信号は、画素信号の信号レベルを検出するD相期間において、時間経過に応じて一定の傾きでレベルが低下する信号であり、前記第２のランプ信号は、前記D相期間において、時間経過に応じて一定の傾きでレベルが上昇する信号である。
本技術の第３の側面の固体撮像装置は、複数の画素が行列状に２次元配置された画素アレイ部と、前記画素アレイ部の複数の画素列が少なくとも２つのグループに分割されており、そのうちの第１のグループの画素列から出力される第１の画素信号と第１のランプ信号とを比較することにより、前記第１の画素信号をAD変換する第１のAD変換部と、前記画素アレイ部の前記第１のグループと異なる第２のグループの画素列から出力される第２の画素信号と第２のランプ信号とを比較することにより、前記第２の画素信号をAD変換する第２のAD変換部とを備え、前記第１のランプ信号は、画素信号の信号レベルを検出するD相期間において、時間経過に応じて一定の傾きでレベルが低下する信号であり、前記第２のランプ信号は、前記D相期間において、時間経過に応じて一定の傾きでレベルが上昇する信号である。
本技術の第４の側面の電子機器は、複数の画素が行列状に２次元配置された画素アレイ部と、前記画素アレイ部の複数の画素列が少なくとも２つのグループに分割されており、そのうちの第１のグループの画素列から出力される第１の画素信号と第１のランプ信号とを比較することにより、前記第１の画素信号をAD変換する第１のAD変換部と、前記画素アレイ部の前記第１のグループと異なる第２のグループの画素列から出力される第２の画素信号と第２のランプ信号とを比較することにより、前記第２の画素信号をAD変換する第２のAD変換部とを備え、前記第１のランプ信号は、画素信号の信号レベルを検出するD相期間において、時間経過に応じて一定の傾きでレベルが低下する信号であり、前記第２のランプ信号は、前記D相期間において、時間経過に応じて一定の傾きでレベルが上昇する信号である固体撮像装置を備える。
本技術の第１乃至第４の側面においては、複画素アレイ部の複数の画素列が少なくとも２つのグループに分割されており、そのうちの第１のグループの画素列から出力される第１の画素信号をAD変換する第１のAD変換部において、前記第１の画素信号と第１のランプ信号とを比較することにより、前記第１の画素信号がAD変換され、前記画素アレイ部の前記第１のグループと異なる第２のグループの画素列から出力される第２の画素信号をAD変換する第２のAD変換部において、前記第２の画素信号と第２のランプ信号とを比較することにより、前記第２の画素信号がAD変換され、前記第１のランプ信号は、画素信号の信号レベルを検出するD相期間において、時間経過に応じて一定の傾きでレベルが低下し、前記第２のランプ信号は、前記D相期間において、時間経過に応じて一定の傾きでレベルが上昇する。
AD変換器、固体撮像装置、及び電子機器は、独立した装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。
本技術の第１乃至第４の側面によれば、より簡単な回路構成で、ストリーキングの発生を低減させることができる。
本技術が適用された固体撮像装置の第１の実施の形態の構成を示すブロック図である。 画素の回路構成例を示す図である。 ストリーキングの現象とその原因について説明する図である。 ストリーキングの現象とその原因について説明する図である。 画素アレイ部の下側のAD変換部の第１のAD変換処理の動作を説明する図である。 画素アレイ部の上側のAD変換部の第１のAD変換処理の動作を説明する図である。 画素アレイ部の上側のAD変換部の第２のAD変換処理の動作を説明する図である。 本技術が適用された固体撮像装置の第２の実施の形態の構成を示すブロック図である。 本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。
以下、本技術を実施するための形態（以下、実施の形態という）について説明する。なお、説明は以下の順序で行う。
１．第１の実施の形態（奇数画素列と偶数画素列でAD変換処理を分けた固体撮像装置の構成例）
２．第２の実施の形態（画素アレイ部の右側半分と左側半分でAD変換処理を分けた固体撮像装置の構成例）
３．第３の実施の形態（電子機器の構成例）
＜１．第１の実施の形態＞
＜固体撮像装置の全体構成例＞
図１は、本技術が適用された固体撮像装置の第１の実施の形態の構成を示すブロック図である。
図１に示される固体撮像装置１は、画素アレイ部１１、垂直走査回路１２、AD変換部１３、水平走査回路１４、システム制御部１５、画素駆動線１６、垂直信号線１７、参照信号生成部１８、及び出力部１９などを含んで構成される。
ここで、AD変換部１３と水平走査回路１４は、画素アレイ部１１の上側と下側のそれぞれに配置されている。具体的には、画素アレイ部１１の下側には、AD変換部１３Aと水平走査回路１４Aが配置され、画素アレイ部１１の上側には、AD変換部１３Bと水平走査回路１４Bが配置されている。
画素アレイ部１１は、受光した光量に応じた光電荷を生成し、かつ、蓄積する光電変換部を有する画素２が行方向及び列方向の行列状に２次元配置された構成となっている。ここで、行方向とは画素行の配列方向、即ち、水平方向を言い、列方向とは画素列の配列方向、即ち、垂直方向を言う。
画素２は、フォトダイオードなどの光電変換部と複数の画素トランジスタを有して成る。複数の画素トランジスタは、例えば、転送トランジスタ、選択トランジスタ、リセットトランジスタ及び増幅トランジスタの４つのMOSトランジスタで構成される。
また、画素２は、共有画素構造とすることもできる。この画素共有構造は、複数のフォトダイオードと、複数の転送トランジスタと、共有する１つのフローティングディフージョン（浮遊拡散領域）と、共有する１つずつの他の画素トランジスタとから構成される。すなわち、共有画素では、複数の単位画素を構成するフォトダイオード及び転送トランジスタが、他の１つずつの画素トランジスタを共有して構成される。
画素アレイ部１１の行列状の画素配列に対して、画素行ごとに画素駆動線１６が水平方向に沿って配線され、画素列ごとに垂直信号線１７が垂直方向に沿って配線されている。画素駆動線１６は、画素２から画素信号VSLを読み出す際の駆動を行うための駆動信号を伝送する。図１では、画素駆動線１６について１本の配線として示しているが、１本に限られるものではない。画素駆動線１６の一端は、垂直走査回路１２の各画素行に対応した出力端に接続されている。
垂直走査回路１２は、シフトレジスタやアドレスデコーダなどによって構成され、画素アレイ部１１の各画素２を全画素同時あるいは行単位等で駆動する。垂直走査回路１２の具体的な構成については図示を省略するが、一般的に、読み出し走査系と掃出し走査系の２つの走査系を有する構成となっている。
読み出し走査系は、画素２から画素信号VSLを読み出すために、画素アレイ部１１の画素２を行単位で順に選択走査する。画素２から読み出される画素信号VSLはアナログ信号である。掃出し走査系は、読み出し走査系によって読み出し走査が行われる読み出し行に対して、その読み出し走査よりもシャッタスピードの時間分だけ先行して掃出し走査を行う。
この掃出し走査系による掃出し走査により、読み出し行の画素２の光電変換部から不要な電荷が掃き出されることによって光電変換部がリセットされる。そして、この掃出し走査系によって不要電荷を掃き出す（リセットする）ことにより、所謂電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換部の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。
読み出し走査系による読み出し動作によって読み出される画素信号VSLは、その直前の読み出し動作または電子シャッタ動作以降に受光した光量に対応するものである。そして、直前の読み出し動作による読み出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読み出し動作による読み出しタイミングまでの期間が、画素２における光電荷の露光期間となる。
垂直走査回路１２によって選択走査された画素行の各画素２から出力される画素信号VSLは、画素列ごとに垂直信号線１７の各々を通してAD変換部１３Aまたは１３Bに入力される。
画素アレイ部１１の奇数画素列の垂直信号線１７は、画素アレイ部１１の下側に配置されたAD変換部１３Aに接続されている。AD変換部１３Aは、画素アレイ部１１の奇数画素列の画素２から出力される画素信号VSLをCDS(Correlated Double Sampling；相関２重サンプリング)処理およびAD変換処理するカラムAD変換部２０Aと信号処理回路２２Aを有している。
一方、画素アレイ部１１の偶数画素列の垂直信号線１７は、画素アレイ部１１の上側に配置されたAD変換部１３Bに接続されている。AD変換部１３Bは、画素アレイ部１１の偶数画素列の画素２から出力される画素信号VSLをCDS処理およびAD変換処理するカラムAD変換部２０Bと信号処理回路２２Bを有している。
各カラムAD変換部２０（２０Aおよび２０B）は、同列の画素２から垂直信号線１７を介して供給される画素信号VSLに基づいて、CDS処理のためのカウント処理を実行する。カラムAD変換部２０は、コンパレータ（比較器）３１とアップダウンカウンタ（CNT）３２を有する。
画素アレイ部１１の下側に配置されたカラムAD変換部２０Aには、参照信号生成部１８のDAC１８ａから、ランプ信号RAMP1が供給される。カラムAD変換部２０Aのコンパレータ３１Aは、画素アレイ部１１の奇数画素列の画素２が出力する画素信号VSLと、DAC１８aからのランプ信号RAMP1とを比較する。アップダウンカウンタ３２Aは、コンパレータ３１Aの比較結果に応じて、ダウンカウントまたはアップカウントし、その結果を、水平出力線２１Aを介して信号処理回路２２Aに出力する。
信号処理回路２２Aは、P相（Preset Phase）期間のカウント結果とD相（Data Phase）期間のカウント結果に基づいて、アナログの画素信号VSLをCDS処理およびAD変換処理した画素データを算出する。ここで、P相期間は、CDS処理においてリセットレベルを検出する期間であり、D相期間は、CDS処理において信号レベルを検出する期間である。
画素アレイ部１１の上側に配置されたカラムAD変換部２０Bには、参照信号生成部１８のDAC１８ｂから、ランプ信号RAMP2が供給される。ランプ信号RAMP1とランプ信号RAMP2の違いについては後述する。
カラムAD変換部２０Bのコンパレータ３１Bは、画素アレイ部１１の偶数画素列の画素２が出力する画素信号VSLと、DAC１８ｂからのランプ信号RAMP2とを比較する。アップダウンカウンタ３２Bは、コンパレータ３１Bの比較結果に応じて、ダウンカウントまたはアップカウントし、その結果を、水平出力線２１Bを介して信号処理回路２２Bに出力する。
信号処理回路２２Bは、P相期間のカウント結果と、D相期間のカウント結果に基づいて、アナログの画素信号VSLをCDS処理およびAD変換処理した画素データを算出する。
AD変換部１３A及び１３Bは、アナログの画素信号VSLをCDS処理し、かつ、AD変換するAD変換装置を構成する。また、ランプ信号RAMP1及びRAMP2を生成する参照信号生成部１８を含めた構成をAD変換装置とすることもできる。以下では、AD変換部１３A及び１３Bが行うCDS処理し、かつ、AD変換する処理を、まとめてAD変換処理ともいう。
水平走査回路１４Aは、シフトレジスタやアドレスデコーダなどによって構成され、奇数画素列に対応する各カラムAD変換部２０Aを所定の順番で選択する。この水平走査回路１４Aによる選択走査により、AD変換部１３A内の各カラムAD変換部２０Aで一時的に保持されているカウント結果が、水平出力線２１Aを通って順番に信号処理回路２２Aに出力される。
水平走査回路１４Bも同様に、シフトレジスタやアドレスデコーダなどによって構成され、偶数画素列に対応する各カラムAD変換部２０Bを所定の順番で選択する。この水平走査回路１４Bによる選択走査により、AD変換部１３B内の各カラムAD変換部２０Bで一時的に保持されているカウント結果が、水平出力線２１Bを通って順番に信号処理回路２２Bに出力される。
システム制御部１５は、各種のタイミング信号を生成するタイミングジェネレータなどによって構成され、タイミングジェネレータで生成された各種のタイミングを基に、垂直走査回路１２、AD変換部１３、及び、水平走査回路１４などの駆動制御を行う。なお、図１では、システム制御部１５から各部への制御信号の図示が一部省略されている。
参照信号生成部１８は、異なるランプ信号RAMP1及びRAMP2を生成するDAC（Digital to Analog Converter）１８ａと１８ｂを有する。DAC１８ａで生成されたランプ信号RAMP1は、AD変換部１３Aの各カラムAD変換部２０Aのコンパレータ３１Aに供給される。DAC１８ｂで生成されたランプ信号RAMP2は、AD変換部１３Bの各カラムAD変換部２０Bのコンパレータ３１Bに供給される。
出力部１９は、例えば、信号処理回路２２Aから供給される奇数画素列の画素データと、信号処理回路２２Bから供給される偶数画素列の画素データとを、画素アレイ部１１内の画素２の配列順序となるように交互に選択して、固体撮像装置１の外部へ出力する。
以上のように構成される固体撮像装置１は、CDS処理とAD変換処理を行うカラムAD変換部２０が画素列ごとに配置されたカラムAD方式と呼ばれるCMOSイメージセンサである。
＜画素の回路構成例＞
図２は、画素２の回路構成例を示している。
画素２は、光電変換素子としてのフォトダイオード４１、転送トランジスタ４２、FD(フローティングディフュージョン)４３、リセットトランジスタ４４、増幅トランジスタ４５、および選択トランジスタ４６を有する。
フォトダイオード４１は、受光した光量に応じた電荷（信号電荷）を生成し、かつ、蓄積する。フォトダイオード４１は、アノード端子が接地されているとともに、カソード端子が転送トランジスタ４２を介して、FD４３に接続されている。
転送トランジスタ４２は、転送信号TRXによりオンされたとき、フォトダイオード４１で生成された電荷を読み出し、FD４３に転送する。
FD４３は、フォトダイオード４１から読み出された電荷を保持する。リセットトランジスタ４４は、リセット信号RSTによりオンされたとき、FD４３に蓄積されている電荷がドレイン（定電圧源Vdd）に排出されることで、FD４３の電位をリセットする。
増幅トランジスタ４５は、FD４３の電位に応じた画素信号を出力する。すなわち、増幅トランジスタ４５は、垂直信号線１７を介して接続されている定電流源としての負荷MOS（不図示）とソースフォロワ回路を構成し、FD４３に蓄積されている電荷に応じたレベルを示す画素信号が、増幅トランジスタ４５から選択トランジスタ４６を介してカラムAD変換部２０に出力される。
選択トランジスタ４６は、選択信号SELにより画素２が選択されたときオンされ、画素２の画素信号を、垂直信号線１７を介してカラムAD変換部２０に出力する。転送信号TRX、選択信号SEL、及びリセット信号RSTが伝送される各信号線は、図１の画素駆動線１６に対応する。
画素２は、以上のように構成することができるが、この構成に限定されるものではなく、その他の構成を採用することもできる。
図１の固体撮像装置１は、ストリーキングの発生を低減させるため、奇数画素列の画素信号をAD変換処理するAD変換部１３Aと、偶数画素列の画素信号をAD変換処理するAD変換部１３Bとで異なる処理を行う構成とされている。
そこで以下において、AD変換部１３AとAD変換部１３Bのそれぞれが行う処理の詳細について説明する。
初めに、図３および図４を参照して、ストリーキングの現象と、その原因について説明する。
ストリーキングとは、図３Aに示されるような、黒地（暗い領域）の画像の一部に白い領域（明るい領域）が存在する画像を撮像した場合に、図３Bに示されるように、白い領域の左右方向の黒地となるべき画素が、グレーとなってしまう現象のことをいう。ストリーキングが発生する原因について、図３Cに示される全画素が黒地の画像を撮像する場合と比較して説明する。なお、以下において、図３Cに示されるような、全画素の画素値が黒である画像を全黒画像と称し、図３Aに示されるような、黒地の画像の一部に白い領域が存在する画像を、黒地に白画像と称する。
図４は、従来のAD変換処理を行うコンパレータの入出力信号を示している。
図４上側は、図３Cに示した全黒画像となる被写体を撮像した場合のコンパレータの入出力信号を示しており、図４下側は、図３Aに示した黒地に白画像となる被写体を撮像した場合のコンパレータの入出力信号を示している。
コンパレータには、各画素から出力されたアナログの画素信号VSLと、時間経過に応じてレベル（電圧値）が一定の傾きをもって低下するランプ信号RAMPが、入力される。なお、ランプ信号RAMPは、厳密には、一定の傾斜となるように、時間経過に応じてレベルが階段状に変化する信号である。
P相期間において、コンパレータは、入力された画素信号VSLと、レベルが一定の傾きで低下するランプ信号RAMPとを比較して、ランプ信号RAMPのレベルが画素信号VSLのレベルより大である場合に、Hi(High)の差信号を出力する。そして、画素信号VSLとランプ信号RAMPが同一のレベルとなったとき、コンパレータは、出力を反転させ、Lo(Low)の差信号を出力する。アップダウンカウンタは、P相期間において、ランプ信号RAMPが電圧降下を開始してから画素信号VSLと同一のレベルとなるまでの時間をダウンカウントする。
P相期間が終了すると、ランプ信号RAMPのレベルがカウント開始前の所定電圧に再度設定される。そして、D相期間において、コンパレータは、入力された画素信号VSLと、レベルが一定の傾きで低下するランプ信号RAMPを比較して、ランプ信号RAMPのレベルが画素信号VSLのレベルより大である場合に、Hiの差信号を出力する。そして、画素信号VSLとランプ信号RAMPが同一のレベルとなったとき、コンパレータは、出力を反転させ、Loの差信号を出力する。アップダウンカウンタは、D相期間において、ランプ信号RAMPが電圧降下を開始してから画素信号VSLと同一のレベルとなるまでの時間をアップカウントする。
そして、アップダウンカウンタの後段の信号処理回路は、P相期間のダウンカウント値とD相期間のアップカウント値を取得し、それらを加算して、AD変換後の画素データ（デジタルの画素信号）として出力する。
ランプ信号RAMPは、理想的には、レベルが時間経過に応じて一定の傾斜で低下する信号であるが、実際には、コンパレータ出力が一斉に反転することによりクロストークが発生し、図４に示されるように、コンパレータ出力の一斉反転のタイミングで、ランプ信号RAMPに歪みが生ずる。
図４上側に示される全黒画像を撮像した場合には、コンパレータ出力が、P相期間とD相期間のいずれにおいても、読み出し画素行の全画素で同時に反転（一斉反転）する。そのため、P相期間における一斉反転時のランプ信号RAMPの歪み量と、D相期間における一斉反転時のランプ信号RAMPの歪み量はほぼ同一となり、ランプ信号RAMPの歪みによるカウント値のずれはキャンセルされる。ここで、全黒画像におけるD相期間のHi信号出力期間をTaとする。
これに対して、図４下側に示される黒地に白画像を撮像した場合には、図４下側に示されるように、D相期間の画素信号VSLのレベルが、白画素に対応するレベルと、黒画素に対応するレベルの２種類存在する。そのため、全黒画像のD相期間では、コンパレータ出力が、読み出し画素行の全画素で一斉反転するのに対して、黒地に白画像のD相期間では、黒画素に対応する読み出し画素行の一部の画素が先に反転し、その後、白画素に対応する残りの画素が反転する。これにより、コンパレータ出力が反転するタイミングが、黒画素のタイミングと白画素のタイミングの２回に分かれるため、黒地に白画像の場合の黒画素の反転タイミングにおけるランプ信号RAMPの歪み量は、全黒画像の場合の黒画素の反転タイミングにおけるランプ信号RAMPの歪み量よりも少なくなる。この全黒画像における黒画素の一斉反転時のランプ信号RAMPの歪み量と、黒地に白画像における黒画素の一斉反転時のランプ信号RAMPの歪み量の違いにより、黒地に白画像におけるD相期間のHi信号出力期間は、全黒画像のときのHi信号出力期間TaよりもT1時間だけ長いTa＋T1となる。黒地に白画像におけるD相期間のHi信号出力期間Ta＋T1と、全黒画像のときのHi信号出力期間Taとの差分T1が、カウント値として現れ、ストリーキング量T1となる。
以上のように、従来のCDS処理では、コンパレータ出力が一斉に反転することによりクロストークが発生し、全黒画像のときの一斉反転時のランプ信号RAMPの歪み量と、黒地に白画像のときの一斉反転時のランプ信号RAMPの歪み量の違いが、ストリーキング発生の要因となっていた。
＜第１のAD変換処理＞
次に、ストリーキングの発生を低減させた固体撮像装置１が行う第１のAD変換処理について説明する。
固体撮像装置１では、画素アレイ部１１の下側に配置されたAD変換部１３Aと、画素アレイ部１１の上側に配置されたAD変換部１３Bとで、同一レベルの画素信号VSLであっても、コンパレータ出力の反転タイミングが異なるように構成されている。換言すれば、画素アレイ部１１の奇数画素列と偶数画素列とで、同一レベルの画素信号VSLであっても、コンパレータ出力の反転タイミングが異なるように構成されている。
具体的には、画素アレイ部１１の下側に配置されたAD変換部１３Aのコンパレータ３１Aには、DAC１８ａから、従来と同様の、時間経過に応じてレベルが一定の傾きで低下するランプ信号RAMP1が供給される。
一方、画素アレイ部１１の上側に配置されたAD変換部１３Bのコンパレータ３１Bには、DAC１８ｂから、D相期間においてランプ信号RAMP1とはレベルが反転されたランプ信号RAMP2が供給される。すなわち、D相期間のコンパレータ３１Bには、DAC１８ｂから、時間経過に応じてレベルが一定の傾きで上昇するランプ信号RAMP2が供給される。これにより、ランプ信号RAMP1が供給されるコンパレータ３１Aと、ランプ信号RAMP2が供給されるコンパレータ３１Bとは、同一レベルの画素信号VSLであっても、コンパレータ出力の反転タイミングが異なるものとなる。
ランプ信号RAMP1が供給されるコンパレータ３１Aと、ランプ信号RAMP2が供給されるコンパレータ３１Bのそれぞれの動作について、図５と図６を参照して順に説明する。
＜AD変換部１３AのAD変換処理＞
初めに、図５を参照して、画素アレイ部１１の下側に配置されたAD変換部１３Aの動作について説明する。
画素アレイ部１１の下側に配置されたAD変換部１３Aにおいて、図４に示した従来の駆動と異なる点は、全黒画像のD相期間において、コンパレータ３１Aの出力が一斉反転する際のランプ信号RAMP1の歪み量が、図４に示した従来のランプ信号RAMPの歪み量よりも少なくなっている点である。図５上側の全黒画像のランプ信号RAMP1には、比較のため、図４に示した従来のランプ信号RAMPの歪みを一点鎖線で示している。
ランプ信号RAMP1の歪みは、上述したように、コンパレータ出力が一斉に反転することによるクロストークにより生じる。本実施の形態では、画素アレイ部１１の下側のAD変換部１３Aには、奇数画素列に対応するカラムAD変換部２０のみが配置されているため、コンパレータ３１Aの個数は従来構成の半分である。そして、詳細は図６で後述するが、ランプ信号RAMP1とランプ信号RAMP2が異なることで、AD変換部１３Aのコンパレータ３１Aの出力が一斉反転するタイミングは、画素アレイ部１１の上側のAD変換部１３Bのコンパレータ３１Bの出力が一斉反転するタイミングと異なるものとなる。これにより、全黒画像のD相期間において、出力が一斉反転するコンパレータ３１Aの個数は従来の半分となるので、コンパレータ３１Aの出力が一斉反転する際のランプ信号RAMP1の歪み量は、図４に示した従来のランプ信号RAMPの歪み量よりも少なくなる。
全黒画像のD相期間におけるランプ信号RAMP1の歪み量が図４のランプ信号RAMPの歪み量よりも少ないことにより、全黒画像のD相期間におけるコンパレータ３１AのHi信号出力期間Tbは、図４のHi信号出力期間Taよりも長くなる（Ta<Tb）。
そのため、図５下側に示される黒地に白画像を撮像した場合のD相期間のランプ信号RAMP1の歪み量と、図５上側の全黒画像におけるD相期間のランプ信号RAMP1の歪み量の違いに相当するストリーキング量T2は、従来のストリーキング量T1よりも小さくなる（T1>T2）。したがって、固体撮像装置１によれば、ストリーキングの発生を低減させることができる。
AD変換部１３Aが行う動作自体は、図４を参照して説明した従来のAD変換処理と同様である。
すなわち、コンパレータ３１Aには、各画素から出力されたアナログの画素信号VSLと、P相期間とD相期間のいずれにおいても時間経過に応じてレベル（電圧値）が一定の傾きで低下するランプ信号RAMP1が、入力される。
P相期間において、コンパレータ３１Aは、入力された画素信号VSLと、レベルが一定の傾きで低下するランプ信号RAMP1とを比較して、ランプ信号RAMP1のレベルが画素信号VSLのレベルより大である場合に、Hiの差信号を出力する。そして、画素信号VSLとランプ信号RAMP1が同一のレベルとなったとき、コンパレータ３１Aは、出力を反転させ、Loの差信号を出力する。アップダウンカウンタ３２Aは、P相期間において、ランプ信号RAMP1が電圧降下を開始してから画素信号VSLと同一のレベルとなるまでの時間をダウンカウントする。
P相期間が終了すると、ランプ信号RAMP1のレベルがカウント開始前の所定電圧に再度設定される。そして、D相期間において、コンパレータ３１Aは、入力された画素信号VSLと、レベルが一定の傾きで低下するランプ信号RAMP1を比較して、ランプ信号RAMP1のレベルが画素信号VSLのレベルより大である場合に、Hiの差信号を出力する。そして、画素信号VSLとランプ信号RAMP1が同一のレベルとなったとき、コンパレータ３１Aは、出力を反転させ、Loの差信号を出力する。アップダウンカウンタ３２Aは、D相期間において、ランプ信号RAMP1が電圧降下を開始してから画素信号VSLと同一のレベルとなるまでの時間をアップカウントする。
信号処理回路２２Aは、P相期間のダウンカウント値とD相期間のアップカウント値を取得し、それらを加算して、AD変換後の画素データとして出力する。
例えば、図５に示されるように、黒地に白画像を撮像した場合のP相期間のアップダウンカウンタ３２Aのダウンカウント値が−７０である。また、D相期間において、ランプ信号RAMP1が黒画素の画素信号VSLと交差するまでのアップダウンカウンタ３２Aのアップカウント値は７０であり、ランプ信号RAMP1が白画素の画素信号VSLと交差するまでのアップダウンカウンタ３２Aのアップカウント値は１００である。この場合、信号処理回路２２Aにより計算される黒画素（黒地）のAD変換後の画素データは、−７０＋７０＝０であり、白画素（白い領域）のAD変換後の画素データは、−７０＋１００＝３０となる。
なお、図５の例では、P相期間の最大カウント値（Pレンジ）は、９０であり、D相期間の最大カウント値（Dレンジ）は、１５０に設定されている。
＜AD変換部１３BのAD変換処理＞
次に、図６を参照して、画素アレイ部１１の上側に配置されたAD変換部１３Bの動作について説明する。
AD変換部１３BにおけるP相期間の動作は、上述したAD変換部１３Aと同様である。したがって、P相期間でDAC１８ｂから供給されるランプ信号RAMP2は、ランプ信号RAMP1と同様に、時間経過に応じてレベルが一定の傾きで低下する信号である。アップダウンカウンタ３２Bは、P相期間において、ランプ信号RAMP2が電圧降下を開始してから画素信号VSLと同一のレベルとなるまでの時間をダウンカウントする。例えば、図６に示されるように、P相期間のアップダウンカウンタ３２Bのダウンカウント値が−７０となる。
次のD相期間では、DAC１８ｂから供給されるランプ信号RAMP2は、図６に示されるように、Dレンジ分だけ反転され、時間経過に応じてレベルが一定の傾きで上昇する信号となる。そして、アップダウンカウンタ３２Bは、D相期間において、ランプ信号RAMP2のレベルが電圧上昇を開始してから白画素または黒画素の画素信号VSLのレベルと同一になるまでダウンカウントする。ランプ信号RAMP2は、時間経過に応じてレベルが一定の傾きで上昇していくので、白画素の画素信号VSLと最初に交差し、その後、黒画素の画素信号VSLと交差する。
信号処理回路２２Bは、初めに、P相期間におけるアップダウンカウンタ３２Bのダウンカウント値を取得する。図６の例では、信号処理回路２２Bは、ダウンカウント値として、−７０を取得する。
そして、信号処理回路２２Bは、D相期間の最初のランプ信号RAMP2のレベル反転に応じて、Dレンジに相当するカウント数を、P相期間のダウンカウント値に加算する。いまの例では、Dレンジは１５０であるので、信号処理回路２２Bは、−７０＋１５０＝８０を算出する。
最後に、信号処理回路２２Bは、D相期間におけるアップダウンカウンタ３２Bのダウンカウント値を取得し、保持しているカウント結果と加算する。図６の例では、ランプ信号RAMP2のレベルが白画素の画素信号VSLのレベルと同一レベルになるまでのアップダウンカウンタ３２Bのダウンカウント値は−５０であり、黒画素の画素信号VSLのレベルと同一レベルになるまでのアップダウンカウンタ３２Bのダウンカウント値は−８０である。この場合、信号処理回路２２Bにより計算される白画素（白い領域）のAD変換後の画素データは、８０−５０＝３０であり、黒画素（黒地）のAD変換後の画素データは、８０−８０＝０となる。したがって、白画素と黒画素のいずれにおいても、従来駆動を行っているAD変換部１３Aと同一の画素データが得られる。
図６上側の全黒画像において、コンパレータ３１BのHi信号出力期間Tcは、ランプ信号RAMP2のレベルがランプ信号RAMP1とは反転されたものとなっていることによって、AD変換部１３Aのコンパレータ３１AのHi信号出力期間Tbとは異なる時間となる。その結果、全黒画像のD相期間において、出力が一斉反転するコンパレータ３１Bの個数は従来の半分となるので、コンパレータ３１Bの出力が一斉反転する際のランプ信号RAMP2の歪み量は、図４に示した従来のランプ信号RAMPの歪み量よりも少なくなる。これにより、図６下側に示される黒地に白画像を撮像した場合のD相期間のランプ信号RAMP2の歪み量と、図６上側の全黒画像におけるD相期間のランプ信号RAMP2の歪み量の違いに相当するストリーキング量T2は、従来のストリーキング量T1よりも小さくなる（T1>T2）。したがって、固体撮像装置１によれば、ストリーキングの発生を低減させることができる。
＜第２のAD変換処理＞
次に、図１の固体撮像装置１が行うことができる、上述した第１のAD変換処理とは異なる第２のAD変換処理について説明する。
上述した第１のAD変換処理では、D相期間のランプ信号RAMP2のDレンジ分のレベル反転に応じて、信号処理回路２２Bが、Dレンジに相当するカウント数をP相期間のダウンカウント値に加算する必要がある。
しかしながら、画素信号VSLのばらつきにより、実際のDレンジはばらつくことが考えられ、P相期間のダウンカウント値に加算されるDレンジ相当のカウント数とは一致しない場合がある。そこで、以下に説明する第２のAD変換処理では、Dレンジ相当のカウント数を加算しない方法が採用されている。
第２のAD変換処理におけるAD変換部１３Aの動作は、図５に示した第１のAD変換処理におけるAD変換部１３Aの動作と同様であるので、その説明は省略する。
図７は、第２のAD変換処理におけるAD変換部１３Bの動作を示している。
P相期間の動作は、上述した第１のAD変換処理のAD変換部１３Bと同様である。すなわち、P相期間では、コンパレータ３１Bは、時間経過に応じてレベルが一定の傾きで低下するランプ信号RAMP2と、画素信号VSLとを比較して差信号を出力する。アップダウンカウンタ３２Bは、ランプ信号RAMP2が電圧降下を開始してから画素信号VSLと同一のレベルとなるまでの時間をダウンカウントする。
次のD相期間では、DAC１８ｂから供給されるランプ信号RAMP2のレベルが、図７に示されるように、Dレンジ分だけ反転され、時間経過に応じて一定の傾きで上昇していく。コンパレータ３１Bは、ランプ信号RAMP2のレベルが画素信号VSLのレベルと同一レベルとなってから最大レベルに到達するまで、Hiの差信号を出力する。アップダウンカウンタ３２Bは、D相期間において、ランプ信号RAMP2のレベルが画素信号VSLのレベルと同一レベルとなってから最大レベルに到達するまでアップカウントする。
信号処理回路２２Bは、P相期間におけるアップダウンカウンタ３２Bのダウンカウント値と、D相期間におけるアップダウンカウンタ３２Bのアップカウント値を取得する。そして、信号処理回路２２Bは、P相期間のダウンカウント値と、D相期間のアップカウント値とを加算した結果を、画素データとして出力する。
例えば、図７に示されるように、P相期間のアップダウンカウンタ３２Bのダウンカウント値が−７０である。そして、D相期間において、ランプ信号RAMP2のレベルが白画素の画素信号VSLのレベルと同一になってから最大レベルに到達するまでのアップカウント値は１００である。また、ランプ信号RAMP2のレベルが黒画素の画素信号VSLのレベルと同一レベルになってから最大レベルに到達するまでのアップカウント値は７０である。この場合、信号処理回路２２Bにより計算される白画素（白い領域）のAD変換後の画素データは、−７０＋１００＝３０であり、黒画素（黒地）のAD変換後の画素データは、−７０＋７０＝０となる。したがって、従来駆動を行っているAD変換部１３Aと同一の画素データが得られる。
第２のAD変換処理においても、ランプ信号RAMP2のレベルがランプ信号RAMP1とは反転されたものとなっていることによって、コンパレータ３１BのHi信号出力期間Tcは、AD変換部１３Aのコンパレータ３１AのHi信号出力期間Tbとは異なる時間となる。その結果、全黒画像のD相期間において、出力が一斉反転するコンパレータ３１Bの個数は従来の半分となるので、コンパレータ３１Bの出力が一斉反転する際のランプ信号RAMP2の歪み量は、図４に示した従来のランプ信号RAMPの歪み量よりも少なくなる。これにより、図７下側に示される黒地に白画像を撮像した場合のD相期間のランプ信号RAMP2の歪み量と、図７上側の全黒画像におけるD相期間のランプ信号RAMP2の歪み量の違いに相当するストリーキング量T2は、従来のストリーキング量T1よりも小さくなる（T1>T2）。したがって、固体撮像装置１によれば、ストリーキングの発生を低減させることができる。
そして、第２のAD変換処理では、信号処理回路２２Bが、D相期間のランプ信号RAMP2のレベル反転に応じて、Dレンジ相当のカウント数をP相期間のダウンカウント値に加算する必要がないので、Dレンジのばらつきの影響を受けない構成とすることができる。
固体撮像装置１は、例えば、外部からの設定制御信号に基づいて、上述した第１のAD変換処理と第２のAD変換処理のいずれか一つを選択して、実行することができる。勿論、固体撮像装置１は、上述した第１のAD変換処理と第２のAD変換処理のいずれか一方のみを固定的に実行するようにしてもよい。
なお、本実施の形態では、奇数画素列の画素信号VSLをAD変換処理するAD変換部１３Aにランプ信号RAMP1を供給し、偶数画素列の画素信号VSLをAD変換処理するAD変換部１３Bにランプ信号RAMP2を供給するようにしたが、AD変換部１３Aにランプ信号RAMP2を供給し、AD変換部１３Bにランプ信号RAMP1を供給するようにしてもよい。
＜２．第２の実施の形態＞
＜固体撮像装置の全体構成例＞
図８は、本技術が適用された固体撮像装置の第２の実施の形態の構成を示すブロック図である。
図８において、上述した第１の実施の形態と対応する部分については同一の符号を付してあり、その説明は適宜省略する。
図８に示される第２の実施の形態の固体撮像装置１では、図１に示した固体撮像装置１のAD変換部１３Aおよび１３Bに代えて、AD変換部１３Cおよび１３Dが設けられている点が異なる。
第１の実施の形態では、AD変換処理する対象画素列が、奇数画素列と偶数画素列でAD変換部１３AとAD変換部１３Bに分けられていた。第２の実施の形態では、AD変換処理する対象画素列が、画素アレイ部１１の左側半分と右側半分でAD変換部１３CとAD変換部１３Dに分けられている。
具体的には、AD変換部１３Cの複数のカラムAD変換部２０Aは、画素アレイ部１１の左側半分の画素列の垂直信号線１７と１対１に接続されている。また、AD変換部１３Dの複数のカラムAD変換部２０Bは、画素アレイ部１１の右側半分の画素列の垂直信号線１７と１対１に接続されている。
従って、画素アレイ部１１の下側に配置されたAD変換部１３Cは、画素アレイ部１１の左側半分の画素列の画素２から出力される画素信号VSLをCDS処理およびAD変換処理する。一方、画素アレイ部１１の上側に配置されたAD変換部１３Dは、画素アレイ部１１の右側半分の画素列の画素２から出力される画素信号VSLをCDS処理およびAD変換処理する。
画素アレイ部１１の下側に配置されたAD変換部１３Cには、DAC１８ａから、従来と同様の、時間経過に応じてレベルが一定の傾きで低下するランプ信号RAMP1が供給される。一方、画素アレイ部１１の上側に配置されたAD変換部１３Dには、DAC１８ｂから、D相期間において時間経過に応じてレベルが一定の傾きで上昇するランプ信号RAMP2が供給される。これにより、図８の固体撮像装置１では、画素アレイ部１１の下側に配置されたAD変換部１３Cと、画素アレイ部１１の上側に配置されたAD変換部１３Dとで、同一レベルの画素信号VSLであっても、コンパレータ出力の反転タイミングが異なる。これにより、コンパレータ３１A及び３１Bの出力が一斉反転する際のランプ信号RAMP1及びRAMP2の歪み量は、図４に示した従来のランプ信号RAMPの歪み量よりも少なくなるので、第２の実施の形態においても、従来と比較して、ストリーキングの発生を低減させることができる。
なお、本実施の形態では、左側半分の画素列の画素信号VSLをAD変換処理するAD変換部１３Cにランプ信号RAMP1を供給し、右側半分の画素列の画素信号VSLをAD変換処理するAD変換部１３Dにランプ信号RAMP2を供給するようにしたが、AD変換部１３Cにランプ信号RAMP2を供給し、AD変換部１３Dにランプ信号RAMP1を供給するようにしてもよい。
以上のように、第１および第２の実施の形態の固体撮像装置１は、画素アレイ部１１の複数の画素列が第１のグループと第２のグループの２つのグループに分割され、コンパレータ出力の反転タイミングが、第１のグループと第２のグループとで異なるように構成されている。これにより、従来と比較して、ストリーキングの発生を低減（半減）させることができる。また、コンパレータ一斉反転による電源電圧およびGND電圧の揺れが低減されることから、ノイズも低減させることができる。さらに、コンパレータ３１の回路変更や複雑なノイズキャンセル回路を必要としないので、簡単な回路構成でストリーキングを低減させることができる。
＜応用例＞
上述した第１および第２の実施の形態では、いずれも、画素アレイ部１１の複数の画素列を２つのグループに分割してAD変換処理を行うようにしたが、画素アレイ部１１の複数の画素列を３つ以上のグループに分割して、それぞれのコンパレータ出力の反転タイミングが異なる構成としてもよい。
例えば、画素アレイ部１１の複数の画素列を３つのグループに分割し、固体撮像装置１は、第１のグループでは、D相期間において、レベルが一定の傾きで低下するランプ信号RAMP1を用いるAD変換処理を行う。また、固体撮像装置１は、第２のグループでは、D相期間において、レベルが一定の傾きで上昇するランプ信号RAMP2を用いるAD変換処理を行う。そして、固体撮像装置１は、第３のグループでは、ランプ信号RAMP1を画素信号VSLとともに時間軸方向にディレイさせてから、第１のグループと同様のAD変換処理を行う。
その他、例えば、第３のグループに対しては、Dレンジを拡大し、ランプ信号RAMP1と画素信号VSLのレベルをレベル方向にオフセットさせることにより、コンパレータ出力の反転タイミングを第１および第２のグループと異なるようにさせてもよい。また、第３のグループに対しては、ランプ信号RAMP1及びRAMP2の傾きとカウントクロックを変更したものを使用することにより、コンパレータ出力の反転タイミングを他の第１および第２のグループと異なるようにしてもよい。
画素アレイ部１１の複数の画素列を４つ以上のグループに分割した場合には、上述した複数の方法を適宜組み合わせて、それぞれのコンパレータ出力の反転タイミングが異なる構成とすることができる。
また、コンパレータ出力の反転タイミングが第１のグループと第２のグループとで異なるようにする構成としては、例えば、画素アレイ部１１の第１のグループの画素列と第２のグループの画素列とで半導体基板のP型とN型を逆にすることで、画素信号VSLの動きを電子とホール（正孔）で反対とすることもできる。
＜３．第３の実施の形態＞
＜本技術を適用した電子機器の構成例＞
本技術は、固体撮像装置への適用に限られるものではない。即ち、本技術は、デジタルスチルカメラやビデオカメラ等の撮像装置や、撮像機能を有する携帯端末装置や、画像読取部に固体撮像装置を用いる複写機など、画像取込部（光電変換部）に固体撮像装置を用いる電子機器全般に対して適用可能である。固体撮像装置は、ワンチップとして形成された形態であってもよいし、撮像部と信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
図９は、本技術を適用した電子機器としての撮像装置の構成例を示すブロック図である。
図９の撮像装置１００は、レンズ群などからなる光学部１０１、図１または図８の固体撮像装置１の構成が採用される固体撮像装置（撮像デバイス）１０２、およびカメラ信号処理回路であるDSP(Digital Signal Processor)回路１０３を備える。また、撮像装置１００は、フレームメモリ１０４、表示部１０５、記録部１０６、操作部１０７、および電源部１０８も備える。DSP回路１０３、フレームメモリ１０４、表示部１０５、記録部１０６、操作部１０７および電源部１０８は、バスライン１０９を介して相互に接続されている。
光学部１０１は、被写体からの入射光（像光）を取り込んで固体撮像装置１０２の撮像面上に結像する。固体撮像装置１０２は、光学部１０１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体撮像装置１０２として、図１または図８の固体撮像装置１、即ちストリーキングの発生を低減させることができる固体撮像装置を用いることができる。
表示部１０５は、例えば、液晶パネルや有機ＥＬ(Electro Luminescence)パネル等のパネル型表示装置からなり、固体撮像装置１０２で撮像された動画または静止画を表示する。記録部１０６は、固体撮像装置１０２で撮像された動画または静止画を、ハードディスクや半導体メモリ等の記録媒体に記録する。
操作部１０７は、ユーザによる操作の下に、撮像装置１００が持つ様々な機能について操作指令を発する。電源部１０８は、DSP回路１０３、フレームメモリ１０４、表示部１０５、記録部１０６および操作部１０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
上述したように、固体撮像装置１０２として、上述した実施の形態に係る固体撮像装置１を用いることで、ストリーキングの発生を低減させることができる。従って、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置１００においても、撮像画像の高画質化を図ることができる。
また、本技術は、可視光の入射光量の分布を検知して画像として撮像する固体撮像装置への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像装置や、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置（物理量分布検知装置）全般に対して適用可能である。
なお、固体撮像装置はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
なお、本技術は以下のような構成も取ることができる。
（１）
画素アレイ部の複数の画素列が少なくとも２つのグループに分割されており、そのうちの第１のグループの画素列から出力される第１の画素信号と第１のランプ信号とを比較することにより、前記第１の画素信号をAD変換する第１のAD変換部と、
前記画素アレイ部の前記第１のグループと異なる第２のグループの画素列から出力される第２の画素信号と第２のランプ信号とを比較することにより、前記第２の画素信号をAD変換する第２のAD変換部と
を備え、
前記第１のランプ信号は、画素信号の信号レベルを検出するD相期間において、時間経過に応じて一定の傾きでレベルが低下する信号であり、
前記第２のランプ信号は、前記D相期間において、時間経過に応じて一定の傾きでレベルが上昇する信号である
AD変換器。
（２）
前記画素アレイ部の複数の画素列は２つのグループに分割されており、
前記第１のグループと前記第２のグループは、前記画素アレイ部の奇数画素列と偶数画素列とで分割されている
前記（１）に記載のAD変換器。
（３）
前記第２のAD変換部は、前記D相期間の前のリセットレベルを検出するP相期間のカウント値に前記D相期間の最大カウント値を加算した結果に、前記D相期間において前記第２のランプ信号のレベルが上昇を開始してから前記第２の画素信号のレベルと同一になるまでのカウント値を加算する
前記（１）または（２）に記載のAD変換器。
（４）
前記第２のAD変換部は、前記D相期間の前のリセットレベルを検出するP相期間のカウント値に、前記D相期間において前記第２のランプ信号のレベルが上昇を開始して前記第２の画素信号のレベルと同一になってから最大レベルとなるまでのカウント値を加算する
前記（１）または（２）に記載のAD変換器。
（５）
前記第１のランプ信号と前記第２のランプ信号を生成する参照信号生成部をさらに備える
前記（１）乃至（４）のいずれかに記載のAD変換器。
（６）
前記画素アレイ部の複数の画素列は２つのグループに分割されており、
前記第１のグループと前記第２のグループは、前記画素アレイ部の全ての画素列の右側半分と左側半分とで分割されている
前記（１）、（３）乃至（５）のいずれかに記載のAD変換器。
（７）
前記画素アレイ部の複数の画素列が３つのグループに分割されている
前記（３）乃至（５）のいずれかに記載のAD変換器。
（８）
画素アレイ部の複数の画素列が少なくとも２つのグループに分割されており、そのうちの第１のグループの画素列から出力される第１の画素信号をAD変換する第１のAD変換部と、前記画素アレイ部の前記第１のグループと異なる第２のグループの画素列から出力される第２の画素信号をAD変換する第２のAD変換部とを備えるAD変換器の
前記第１のAD変換部が、前記第１の画素信号と第１のランプ信号とを比較することにより、前記第１の画素信号をAD変換し、
前記第２のAD変換部が、前記第２の画素信号と第２のランプ信号とを比較することにより、前記第２の画素信号をAD変換し、
前記第１のランプ信号は、画素信号の信号レベルを検出するD相期間において、時間経過に応じて一定の傾きでレベルが低下する信号であり、
前記第２のランプ信号は、前記D相期間において、時間経過に応じて一定の傾きでレベルが上昇する信号である
信号処理方法。
（９）
複数の画素が行列状に２次元配置された画素アレイ部と、
前記画素アレイ部の複数の画素列が少なくとも２つのグループに分割されており、そのうちの第１のグループの画素列から出力される第１の画素信号と第１のランプ信号とを比較することにより、前記第１の画素信号をAD変換する第１のAD変換部と、
前記画素アレイ部の前記第１のグループと異なる第２のグループの画素列から出力される第２の画素信号と第２のランプ信号とを比較することにより、前記第２の画素信号をAD変換する第２のAD変換部と
を備え、
前記第１のランプ信号は、画素信号の信号レベルを検出するD相期間において、時間経過に応じて一定の傾きでレベルが低下する信号であり、
前記第２のランプ信号は、前記D相期間において、時間経過に応じて一定の傾きでレベルが上昇する信号である
固体撮像装置。
（１０）
複数の画素が行列状に２次元配置された画素アレイ部と、
前記画素アレイ部の複数の画素列が少なくとも２つのグループに分割されており、そのうちの第１のグループの画素列から出力される第１の画素信号と第１のランプ信号とを比較することにより、前記第１の画素信号をAD変換する第１のAD変換部と、
前記画素アレイ部の前記第１のグループと異なる第２のグループの画素列から出力される第２の画素信号と第２のランプ信号とを比較することにより、前記第２の画素信号をAD変換する第２のAD変換部と
を備え、
前記第１のランプ信号は、画素信号の信号レベルを検出するD相期間において、時間経過に応じて一定の傾きでレベルが低下する信号であり、
前記第２のランプ信号は、前記D相期間において、時間経過に応じて一定の傾きでレベルが上昇する信号である
固体撮像装置
を備える電子機器。
１ 固体撮像装置， ２ 画素， １１ 画素アレイ部， １３A，１３B，１３C，１３D AD変換部， １８ 参照信号生成部， １８a，１８ｂ DAC， ２０A，２０B カラムAD変換部， ２２A，２２B 信号処理回路， ３１A，３１B コンパレータ， ３２A，３２B アップダウンカウンタ， １００ 撮像装置， １０２ 固体撮像装置

Claims (10)

  1. 画素アレイ部の複数の画素列が少なくとも２つのグループに分割されており、そのうちの第１のグループの画素列から出力される第１の画素信号と第１のランプ信号とを比較することにより、前記第１の画素信号をAD変換する第１のAD変換部と、
    前記画素アレイ部の前記第１のグループと異なる第２のグループの画素列から出力される第２の画素信号と第２のランプ信号とを比較することにより、前記第２の画素信号をAD変換する第２のAD変換部と
    を備え、
    前記第１のランプ信号は、画素信号の信号レベルを検出するD相期間において、時間経過に応じて一定の傾きでレベルが低下する信号であり、
    前記第２のランプ信号は、前記D相期間において、時間経過に応じて一定の傾きでレベルが上昇する信号である
    AD変換器。
  2. 前記画素アレイ部の複数の画素列は２つのグループに分割されており、
    前記第１のグループと前記第２のグループは、前記画素アレイ部の奇数画素列と偶数画素列とで分割されている
    請求項１に記載のAD変換器。
  3. 前記第２のAD変換部は、前記D相期間の前のリセットレベルを検出するP相期間のカウント値に前記D相期間の最大カウント値を加算した結果に、前記D相期間において前記第２のランプ信号のレベルが上昇を開始してから前記第２の画素信号のレベルと同一になるまでのカウント値を加算する
    請求項１に記載のAD変換器。
  4. 前記第２のAD変換部は、前記D相期間の前のリセットレベルを検出するP相期間のカウント値に、前記D相期間において前記第２のランプ信号のレベルが上昇を開始して前記第２の画素信号のレベルと同一になってから最大レベルとなるまでのカウント値を加算する
    請求項１に記載のAD変換器。
  5. 前記第１のランプ信号と前記第２のランプ信号を生成する参照信号生成部をさらに備える
    請求項１に記載のAD変換器。
  6. 前記画素アレイ部の複数の画素列は２つのグループに分割されており、
    前記第１のグループと前記第２のグループは、前記画素アレイ部の全ての画素列の右側半分と左側半分とで分割されている
    請求項１に記載のAD変換器。
  7. 前記画素アレイ部の複数の画素列が３つのグループに分割されている
    請求項１に記載のAD変換器。
  8. 画素アレイ部の複数の画素列が少なくとも２つのグループに分割されており、そのうちの第１のグループの画素列から出力される第１の画素信号をAD変換する第１のAD変換部と、前記画素アレイ部の前記第１のグループと異なる第２のグループの画素列から出力される第２の画素信号をAD変換する第２のAD変換部とを備えるAD変換器の
    前記第１のAD変換部が、前記第１の画素信号と第１のランプ信号とを比較することにより、前記第１の画素信号をAD変換し、
    前記第２のAD変換部が、前記第２の画素信号と第２のランプ信号とを比較することにより、前記第２の画素信号をAD変換し、
    前記第１のランプ信号は、画素信号の信号レベルを検出するD相期間において、時間経過に応じて一定の傾きでレベルが低下する信号であり、
    前記第２のランプ信号は、前記D相期間において、時間経過に応じて一定の傾きでレベルが上昇する信号である
    信号処理方法。
  9. 複数の画素が行列状に２次元配置された画素アレイ部と、
    前記画素アレイ部の複数の画素列が少なくとも２つのグループに分割されており、そのうちの第１のグループの画素列から出力される第１の画素信号と第１のランプ信号とを比較することにより、前記第１の画素信号をAD変換する第１のAD変換部と、
    前記画素アレイ部の前記第１のグループと異なる第２のグループの画素列から出力される第２の画素信号と第２のランプ信号とを比較することにより、前記第２の画素信号をAD変換する第２のAD変換部と
    を備え、
    前記第１のランプ信号は、画素信号の信号レベルを検出するD相期間において、時間経過に応じて一定の傾きでレベルが低下する信号であり、
    前記第２のランプ信号は、前記D相期間において、時間経過に応じて一定の傾きでレベルが上昇する信号である
    固体撮像装置。
  10. 複数の画素が行列状に２次元配置された画素アレイ部と、
    前記画素アレイ部の複数の画素列が少なくとも２つのグループに分割されており、そのうちの第１のグループの画素列から出力される第１の画素信号と第１のランプ信号とを比較することにより、前記第１の画素信号をAD変換する第１のAD変換部と、
    前記画素アレイ部の前記第１のグループと異なる第２のグループの画素列から出力される第２の画素信号と第２のランプ信号とを比較することにより、前記第２の画素信号をAD変換する第２のAD変換部と
    を備え、
    前記第１のランプ信号は、画素信号の信号レベルを検出するD相期間において、時間経過に応じて一定の傾きでレベルが低下する信号であり、
    前記第２のランプ信号は、前記D相期間において、時間経過に応じて一定の傾きでレベルが上昇する信号である
    固体撮像装置
    を備える電子機器。
JP2013119933A 2013-06-06 2013-06-06 Ａｄ変換器、信号処理方法、固体撮像装置、および電子機器 Pending JP2014239289A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013119933A JP2014239289A (ja) 2013-06-06 2013-06-06 Ａｄ変換器、信号処理方法、固体撮像装置、および電子機器
US14/268,496 US9106852B2 (en) 2013-06-06 2014-05-02 Ad converter, signal processing method, solid-state imaging device, and electronic apparatus
CN201410240781.1A CN104243865B (zh) 2013-06-06 2014-05-30 Ad转换器、信号处理方法、固态成像装置和电子设备
US14/798,111 US9894299B2 (en) 2013-06-06 2015-07-13 Ad converter, signal processing method, solid-state imaging device, and electronic apparatus
US15/850,163 US10523882B2 (en) 2013-06-06 2017-12-21 Ad converter, signal processing method, solid-state imaging device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013119933A JP2014239289A (ja) 2013-06-06 2013-06-06 Ａｄ変換器、信号処理方法、固体撮像装置、および電子機器

Publications (1)

Publication Number Publication Date
JP2014239289A true JP2014239289A (ja) 2014-12-18

Family

ID=52005188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013119933A Pending JP2014239289A (ja) 2013-06-06 2013-06-06 Ａｄ変換器、信号処理方法、固体撮像装置、および電子機器

Country Status (3)

Country Link
US (3) US9106852B2 (ja)
JP (1) JP2014239289A (ja)
CN (1) CN104243865B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017082090A1 (ja) * 2015-11-12 2017-05-18 ソニー株式会社 撮像素子、撮像方法、および電子機器
WO2020039909A1 (ja) * 2018-08-23 2020-02-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
JP2020188273A (ja) * 2015-05-11 2020-11-19 株式会社半導体エネルギー研究所 撮像装置
US11490043B2 (en) 2019-11-26 2022-11-01 Panasonic Intellectual Property Management Co., Ltd. Imaging device and camera

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6386722B2 (ja) * 2013-11-26 2018-09-05 キヤノン株式会社 撮像素子、撮像装置及び携帯電話機
JP6525747B2 (ja) * 2015-06-05 2019-06-05 キヤノン株式会社 撮像装置、撮像システム
KR20170003744A (ko) * 2015-06-30 2017-01-10 에스케이하이닉스 주식회사 이미지 센싱 장치
JP7299680B2 (ja) * 2018-08-23 2023-06-28 キヤノン株式会社 撮像装置及び撮像システム
CN111225165B (zh) * 2020-01-16 2022-02-22 锐芯微电子股份有限公司 像素列读出电路的信号输出方法及装置、可读存储介质

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4887079B2 (ja) * 2006-06-06 2012-02-29 富士フイルム株式会社 光電変換膜積層型固体撮像素子
JP4311482B2 (ja) * 2007-05-17 2009-08-12 ソニー株式会社 撮像回路、ｃｍｏｓセンサ、および撮像装置
JP5187550B2 (ja) * 2007-08-21 2013-04-24 ソニー株式会社 撮像装置
JP5074297B2 (ja) * 2008-05-29 2012-11-14 シャープ株式会社 固体撮像装置およびその駆動方法、並びに電子情報機器
JP4640507B2 (ja) * 2009-01-06 2011-03-02 ソニー株式会社 固体撮像装置、固体撮像装置の信号処理方法、および撮像装置
JP2010251957A (ja) * 2009-04-14 2010-11-04 Sony Corp Ａｄ変換装置、固体撮像素子、およびカメラシステム
KR101689053B1 (ko) * 2010-05-14 2016-12-22 고쿠리츠 다이가꾸 호우진 시즈오까 다이가꾸 A/d 변환기
JP2012019410A (ja) * 2010-07-08 2012-01-26 Toshiba Corp 固体撮像装置
US8606051B2 (en) * 2010-08-16 2013-12-10 SK Hynix Inc. Frame-wise calibration of column-parallel ADCs for image sensor array applications
US9410136B2 (en) 2011-03-31 2016-08-09 Novozymes, Inc. Methods for enhancing the degradation or conversion of cellulosic material
JP5868049B2 (ja) * 2011-07-19 2016-02-24 キヤノン株式会社 撮像装置
JP5862126B2 (ja) * 2011-09-06 2016-02-16 ソニー株式会社 撮像素子および方法、並びに、撮像装置
JP2013192059A (ja) * 2012-03-14 2013-09-26 Sony Corp 固体撮像装置および駆動方法、並びに、電子機器
US8730081B2 (en) * 2012-03-19 2014-05-20 Omnivision Technologies, Inc. Calibration in multiple slope column parallel analog-to-digital conversion for image sensors
JP6037878B2 (ja) * 2013-02-13 2016-12-07 オリンパス株式会社 撮像装置
JP2014165845A (ja) * 2013-02-27 2014-09-08 Sony Corp 電子機器、制御方法、及び、イメージセンサ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020188273A (ja) * 2015-05-11 2020-11-19 株式会社半導体エネルギー研究所 撮像装置
WO2017082090A1 (ja) * 2015-11-12 2017-05-18 ソニー株式会社 撮像素子、撮像方法、および電子機器
US10560651B2 (en) 2015-11-12 2020-02-11 Sony Semiconductor Solutions Corporation Imaging element, imaging method, and electronic equipment
WO2020039909A1 (ja) * 2018-08-23 2020-02-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
US11490043B2 (en) 2019-11-26 2022-11-01 Panasonic Intellectual Property Management Co., Ltd. Imaging device and camera

Also Published As

Publication number Publication date
US20140362271A1 (en) 2014-12-11
US9106852B2 (en) 2015-08-11
US10523882B2 (en) 2019-12-31
US9894299B2 (en) 2018-02-13
US20180139399A1 (en) 2018-05-17
CN104243865B (zh) 2018-08-14
CN104243865A (zh) 2014-12-24
US20150326803A1 (en) 2015-11-12

Similar Documents

Publication Publication Date Title
US10044947B2 (en) Electronic apparatus and driving method therefor
JP5251778B2 (ja) 固体撮像装置、固体撮像装置のアナログ−デジタル変換方法および電子機器
US10523882B2 (en) Ad converter, signal processing method, solid-state imaging device, and electronic apparatus
JP5552858B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP4609428B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US9432602B2 (en) Solid-state imaging device, driving method, and electronic device
US9060145B2 (en) Solid-state image taking apparatus, method for driving solid-state image taking apparatus and electronic apparatus
US8004587B2 (en) Solid-state imaging device, signal processing method for the same, and imaging apparatus
US9402038B2 (en) Solid-state imaging device and method of driving comprising a first and second accumulation sections for transferring charges exceeding the saturation amount
JP2014160930A (ja) 固体撮像素子およびその駆動方法、並びに電子機器
JP2011217315A (ja) 固体撮像装置、固体撮像装置の駆動方法、および、電子機器
JP2012129799A (ja) 固体撮像素子および駆動方法、並びに電子機器
US20110205386A1 (en) Solid-state imaging device and camera system
WO2017061191A1 (ja) 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器
WO2018012068A1 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP2012222529A (ja) 固体撮像素子および駆動方法、並びに電子機器
JP2016048813A (ja) 固体撮像素子、撮像方法、および電子機器
JPWO2016147887A1 (ja) 固体撮像装置およびその制御方法、並びに電子機器
JP2014099693A (ja) 撮像素子、撮像装置、半導体素子、および読み出し方法
WO2018012088A1 (ja) 固体撮像素子、及び、固体撮像素子の制御方法
US20140320719A1 (en) Solid-state image device, method for driving same, and camera system
JP2013258523A (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP2013143636A (ja) 固体撮像装置、固体撮像装置の信号処理方法、及び、電子機器
JP2013187727A (ja) 固体撮像装置
JP2016019040A (ja) 撮像装置