CN104243865A - Ad转换器、信号处理方法、固态成像装置和电子设备 - Google Patents

Abstract

本发明涉及AD转换器、信号处理方法、固态成像装置和电子设备。AD转换器包括：第一AD转换单元，其中，像素阵列的像素列被分成至少两组，并且第一AD转换单元将斜坡信号与从第一组像素列输出的第一第一像素信号相比较并对第一像素信号执行AD转换；以及第二AD转换单元，将第二斜坡信号与从第二组像素列输出的第二像素信号相比较并对第二像素信号执行AD转换，其中，第一斜坡信号是在用于检测像素信号的信号电平的D相周期中其电平随着时间以恒定斜率降低的信号，并且第二斜坡信号是在D相周期中其电平随着时间以恒定斜率升高的信号。

Description

AD转换器、信号处理方法、固态成像装置和电子设备

相关申请的交叉引用

本申请要求于2013年6月6日提交的日本在先专利申请JP2013-119933的权益，将其全部内容通过引用结合于此。

技术领域

本技术总体上涉及AD转换器、信号处理方法、固态成像装置和电子设备，并且具体地，涉及能够利用简单的电路配置减少拖尾(streaking)的产生的AD转换器、信号处理方法、固态成像装置和电子设备。

背景技术

列AD型CMOS图像传感器执行相关双采样(CDS)处理以去除特定于像素的固定图案噪声。在CDS处理中，通过比较器将从每个像素输出的模拟像素信号与随着时间以恒定斜率降低的斜坡信号相比较。随后，例如，在预设相位(P相)周期中当仅提供Hi差值信号作为比较结果时执行递减计数，并且在数据相位(D相)周期中当仅提供Hi差值信号作为比较结果时执行递增计数。

在根据现有技术的CDS处理中，当获取其中白色区域部分地存在于黑色背景上的图像时，产生拖尾。拖尾是指其中在白色区域的水平方向上将成为黑色背景的像素在其中白色区域部分地存在于黑色背景上的图像上变灰的现象。拖尾产生的主要原因是由于来自比较器的输出的串扰造成的斜坡信号的失真。

之前在日本待审专利申请公开第2010-161484号中，本申请的申请人已经提出了减少拖尾产生的方法。

发明内容

然而，期望利用更简单的电路配置来减少拖尾的产生。

鉴于上述情形，已经提出本技术以利用更简单的电路配置来减少拖尾的产生。

根据本技术的第一实施方式，提供一种AD转换器，包括：第一AD转换单元，其中，像素阵列的多个像素列被分成至少两组，并且第一AD转换单元将第一斜坡信号与从两组之中的第一组像素列输出的第一像素信号相比较并对第一像素信号执行AD转换；以及第二AD转换单元，将第一斜坡信号与从像素阵列中的不同于第一组的第二组像素列输出的第二像素信号相比较并对第二像素信号执行AD转换，其中，第一斜坡信号是在用于检测像素信号的信号电平的D相周期中电平随着时间以恒定斜率降低的信号，并且第二斜坡信号是在D相周期中电平随着时间以恒定斜率升高的信号。

根据本技术的第二实施方式，提供一种AD转换器的信号处理方法，该AD转换器包括：第一AD转换单元，其中，像素阵列的多个像素列分成至少两组，并且第一AD转换单元对从两组之中的第一组像素列输出的第一像素信号执行AD转换；以及第二AD转换单元，对从像素阵列中的不同于第一组的第二组像素列输出的第二像素信号执行AD转换，该方法包括：通过将第一AD转换单元的第一像素信号与第一斜坡信号相比较对第一像素信号执行AD转换；以及通过将第二AD转换单元的第二像素信号与第二斜坡信号相比较对第二像素信号执行AD转换，其中，第一斜坡信号是在用于检测像素信号的信号电平的D相周期中电平随着时间以恒定斜率降低的信号，并且其中，第二斜坡信号是在D相周期中电平随着时间以恒定斜率升高的信号。

根据本技术的第三实施方式，提供了一种固态成像装置，包括：像素阵列，其中多个像素二维地布置成矩阵形状；第一AD转换单元，其中，像素阵列的多个像素列被分成至少两组，并且第一AD转换单元将第一斜坡信号与从两组之中的第一组像素列输出的第一像素信号相比较并对第一像素信号执行AD转换；以及第二AD转换单元，将第二斜坡信号与从像素阵列中的不同于第一组的第二组像素列输出的第二像素信号相比较并对第二像素信号执行AD转换，其中，第一斜坡信号是在用于检测像素信号的信号电平的D相周期中其电平随着时间以恒定斜率降低的信号，并且第二斜坡信号是在D相周期中其电平随着时间以恒定斜率升高的信号。

根据本技术的第四实施方式，提供了一种包括固态成像装置的电子设备，该固态成像装置包括：像素阵列，其中多个像素二维地布置成矩阵形状；第一AD转换单元，其中，像素阵列的多个像素列被分成至少两组，并且第一AD转换单元将第一斜坡信号与从两组之中的第一组像素列输出的第一像素信号相比较并对第一像素信号执行AD转换，以及第二AD转换单元，将第二斜坡信号与从像素阵列中的不同于第一组的第二组像素列输出的第二像素信号相比较并对第二像素信号执行AD转换，其中，第一斜坡信号是在用于检测像素信号的信号电平的D相周期中电平随着时间以恒定斜率降低的信号，并且第二斜坡信号是在D相周期中电平随着时间以恒定斜率升高的信号。

根据本技术的第一至第四实施方式，像素阵列的多个像素列被分成至少两组，对从两组之中的第一组像素列输出的第一像素信号执行AD转换的第一AD转换单元将第一像素信号与第一斜坡信号相比较并对第一像素信号执行AD转换，对从像素阵列中的不同于第一组的的第二组像素列输出的第二像素信号执行AD转换的第二AD转换单元将第二像素信号与第二斜坡信号相比较并对第二像素信号执行AD转换，在用于检测像素信号的信号电平的D相周期中，第一斜坡信号的电平随着时间以恒定斜率降低，并且在D相周期中，第二斜坡信号的电平随着时间以恒定斜率升高。

AD转换器、固态成像装置和电子设备可被设置为独立的设备，或可以是嵌入另一设备中的模块。

根据本技术的第一至第四实施方式，能够利用更简单的配置减少拖尾的产生。

附图说明

图1是示出根据第一实施方式应用本技术的固态成像装置的配置的框图；

图2是示出了像素中的电路配置实例的示图；

图3A至图3C是示出了拖尾现象及其成因的示图；

图4是示出拖尾现象及其成因的示图；

图5是示出布置在像素阵列之下的AD转换单元的第一AD转换处理的操作的示图；

图6是示出布置在像素阵列之上的AD转换单元的第一AD转换处理的操作的示图；

图7是示出布置在像素阵列之下的AD转换单元的第二AD转换处理的操作的示图；

图8是示出根据第二实施方式应用本技术的固态成像装置的配置的框图；以及

图9是示出作为应用本技术的电子设备的成像装置的配置实例的框图。

具体实施方式

在下文中，将描述用于执行本技术的实施方式(下文中称为实施方式)。此外，将按以下顺序进行描述。

1.第一实施方式(其中AD转换处理被分成奇数像素列和偶数像素列的固态成像装置的配置实例)

2.第二实施方式(其中AD转换处理被分成像素阵列的右部分和左部分的固态成像装置的配置实例)

3.第三实施方式(电子设备的配置实例)

1.第一实施方式

固态成像装置的整体配置实例

图1是示出根据第一实施方式应用本技术的固态成像装置的配置的框图。

图1中示出的固态成像装置1配置有像素阵列11、垂直扫描电路12、AD转换单元13、水平扫描电路14、系统控制器15、像素驱动线16、垂直信号线17、参考信号生成单元18、输出单元19等。

这里，AD转换单元13和水平扫描电路14分别布置在像素阵列11的上部和下部。具体地，AD转换单元13A和水平扫描电路14A布置在像素阵列11的下部，并且AD转换单元13B和水平扫描电路14B布置在像素阵列11的上部上。

像素阵列11生成对应所接收的光量的光电荷，并且具有其中分别具有累积光电转换单元的像素2以二维矩阵形状布置在列和行方向的配置。在此，行方向是指像素行的布置方向，即水平方向，并且列方向是指像素列的布置方向，即垂直方向。

像素2配置为具有诸如光电二极管的光电转换单元和多个像素晶体管。多个像素晶体管配置有例如转移晶体管、选择晶体管、复位晶体管、和放大晶体管四种MOS晶体管。

此外，像素2可配置有像素共享结构。像素共享结构配置有多个光电二极管、多个转移晶体管、一个共享浮置扩散器(浮置扩散区)以及各个其他共享像素晶体管中的一个。即，配置多个单位像素的光电二极管和转移晶体管被配置为在共享的像素中共享各个其他像素晶体管中的一个。

相对于成矩阵形状的像素阵列11的像素布置，像素驱动线16在每个像素行中在水平方向上配线，并且垂直信号线17在每个像素列中在垂直方向上配线。当从像素2读取像素信号VSL时，像素驱动线16传输用于执行驱动的驱动信号。在图1中，为像素驱动线16示出了一条配线，但是配线不限于一条。像素驱动线16的一端连接至对应于垂直扫描电路12的每个像素行的输出端。

垂直扫描电路12配置有移位寄存器、地址解码器等，并以行为单位等同时驱动像素阵列11的各个像素2。未示出垂直扫描电路12的具体配置，但是垂直扫描电路12通常被配置为具有两个扫描系统，即读取扫描系统和清除扫描系统。

读取扫描系统以行为单位选择性地扫描像素阵列11的像素2以依次从像素2读取像素信号VSL。从像素2读取的像素信号VSL是模拟信号。清除扫描系统先于读取扫描一个快门速度的时间执行关于其中通过读取扫描系统执行读取扫描的读取行的清除扫描。

通过清除扫描系统的清除扫描，光电转换单元通过从读取行中的像素2的光电转换单元清除不必要的电荷被复位。随后，通过清除扫描系统清除(复位)不必要的电荷来执行所谓的电子快门操作。在此，电子快门操作是指去除光电转换单元的光电荷并开始新曝光(开始光电荷的累积)的操作。

由读取扫描系统通过读取操作读取的像素信号VSL对应于在读取操作或读取操作之前的电子快门操作之后所接收的光量。随后，从读取操作的读取时刻或之前的电子快门操作的清除时刻到当前读取操作的读取时刻的时间段是像素2中光电荷的曝光周期。

从由垂直扫描电路12选择性扫描的像素行中的每个像素2输出的像素信号VSL通过每个像素列中的每个垂直信号线17输入至AD转换单元13A或13B。

像素阵列11的在奇数像素列中的垂直信号线17连接至布置在像素阵列11之下的AD转换单元13A。AD转换单元13A具有信号处理电路22A和列AD转换单元20A，它们对从像素阵列11的奇数像素列的像素2输出的像素信号VSL执行相关双采样(CDS)处理和AD转换处理。

同时，像素阵列11的在偶数像素列中的垂直信号线17连接至布置在像素阵列11之上的AD转换单元13B。AD转换单元13B具有信号处理电路22B和列AD转换单元20B，它们对从像素阵列11的偶数像素列中的像素2输出的像素信号VSL执行CDS处理和AD转换处理。

每个列AD转换单元20(20A和20B)基于通过垂直信号线17从相同列中的像素2供应的像素信号VSL，为CDS处理执行计数处理。列AD转换单元20分别具有比较器31和递增/递减计数器(CNT)32。

斜坡信号RAMP1从参考信号生成单元18的DAC18a供应至布置在像素阵列11之下的列AD转换单元20A。列AD转换单元20A的比较器31A将从像素阵列11的奇数像素列中的像素2输出的像素信号VSL与来自DAC18a的斜坡信号RAMP1相比较。递增/递减计数器32A根据比较器31A的比较结果执行递减计数或递增计数，并且通过水平输出线21A将结果输出至信号处理电路22A。

信号处理电路22A基于在P相(预设相位)周期的计数结果和在D相(数据相位)周期的计数结果，计算通过对模拟像素信号VSL执行CDS处理和AD转换处理获得的像素数据。在此P相周期是用于在CDS处理中检测复位电平的周期，并且D相周期是用于在CDS处理中检测信号电平的周期。

斜坡信号RAMP2从参考信号生成单元18的DAC18b供应至布置在像素阵列11之上的列AD转换单元20B。以下描述斜坡信号RAMP1与斜坡信号RAMP2之间的差异。

列AD转换单元20B的比较器31B将从像素阵列11的偶数像素列中的像素2输出的像素信号VSL与来自DAC18b的斜坡信号RAMP2相比较。递增/递减计数器32B根据比较器31B的比较结果执行递减计数或递增计数，并且通过水平输出线21B将结果输出至信号处理电路22B。

信号处理电路22B基于在P相周期的计数结果和在D相周期的计数结果，计算通过对模拟像素信号VSL执行CDS处理和AD转换处理获得的像素数据。

AD转换单元13A和13B被配置为具有对模拟像素信号VSL执行CDS处理和AD转换的AD转换设备。此外，AD转换设备可被配置为包括生成斜坡信号RAMP1和RAMP2的参考信号生成单元18。在下文中，由AD转换单元13A和13B执行的CDS处理和AD转换统称为AD转换处理。

水平扫描电路14A按照预定的顺序选择配置有移位寄存器和地址解码器并对应奇数像素列的每个列AD转换单元20A。通过水平扫描电路14A的选择性扫描，临时存储在AD转换单元13A中的每个列AD转换单元20A中的计数结果经由水平输出线21A依次输出至信号处理电路22A。

以与水平扫描电路14A相同的方式，水平扫描电路14B按照预定的顺序选择配置有移位寄存器和地址解码器并对应偶数像素列的每个列AD转换单元20B。通过水平扫描电路14B的选择性扫描，临时存储在AD转换单元13B中的各列AD转换单元20B中的计数结果经由水平输出线21B依次输出至信号处理电路22B。

系统控制器15配置有生成各种时序信号的时序生成器等，并且基于由时序生成器生成的各种时序对驱动垂直扫描电路12、AD转换单元13、水平扫描电路14等执行控制。此外，在图1中，未示出从系统控制器15到每个单元的部分控制信号。

参考信号生成单元18具有生成不同的斜坡信号RAMP1和RAMP2的数模转换单元(DAC)18a和18b。在DAC18a中生成的斜坡信号RAMP1供应至在AD转换单元13A的每个列AD转换单元20A中的比较器31A。在DAC18b中生成的斜坡信号RAMP2供应至在AD转换单元13B的每个列AD转换单元20B中的比较器31B。

例如，输出单元19交替地选择从信号处理电路22A供应的奇数像素列中的像素数据和从信号处理电路22B供应的偶数像素列中的像素数据，从而成为像素阵列11中的像素2的布置顺序，并且将数据输出至固态成像装置1外部。

如上所述配置的固态成像装置1是通过称为列AD方法的方法形成的CMOS图像传感器，在该方法中，为每个像素列布置执行CDS处理和AD转换处理的列AD转换单元20。

像素中的电路配置实例

图2是示出了像素2中的电路配置实例的示图。

像素2具有作为光电转换元件的光电二极管41、转移晶体管42、浮置扩散器(FD)43、复位晶体管44、放大晶体管45和选择晶体管46。

光电二极管41生成并累积对应所接收的光量的电荷(信号电荷)。在光电二极管41中，正极接地并且负极通过转移晶体管42连接至FD43。

当转移晶体管42通过转移信号TRX接通时，转移晶体管42读取从光电二极管41生成的电荷，并且将电荷传送至FD43。

FD43存储从光电二极管41读取的电荷。当复位晶体管44通过复位信号RST接通时，复位晶体管44通过将累积在FD43中的电荷释放至漏极(恒压电源Vdd)来将FD43的电位复位。

放大晶体管45输出与FD43的电位对应的像素信号。即，放大晶体管45配置源极跟随器电路和负载MOS(未示出)作为通过垂直信号线17连接的恒流电源，并且表示与累积在FD43中的电荷对应的电平的像素信号通过选择晶体管46从放大晶体管45输出至列AD转换单元20。

选择晶体管46在通过选择信号SEL选择像素2时接通，并且通过垂直信号线17将像素2的像素信号输出至列AD转换单元20。通过其传送转移信号TRX、选择信号SLE和复位信号RST的每个信号线对应图1的像素驱动线16。

像素2可被如上所述地配置，但并不限于此，并且可采用其他配置。

在图1中的固态成像装置1被配置为通过对奇数像素列中的像素信号执行AD转换处理的AD转换单元13A和对偶数像素列中的像素信号执行AD转换处理的AD转换单元13B来执行不同的处理，从而减少拖尾的产生。

在下文中，将详细描述分别由AD转换单元13A和AD转换单元13B执行的处理。

首先，将参照图3A至图图4描述拖尾现象及其成因。

拖尾是指这一现象：当获取如图3A所示的其中白色区域(亮区)存在于黑色背景上的图像的一部分中的图像时，如图3B所示，在水平方向上的将成为黑色背景的白色区域的像素变灰。通过与获取如图3C所示的其所有像素都为黑色背景的图像的情况相比较来描述拖尾产生的原因。此外，如下所述，如图3C所示的其中所有像素的像素值为黑色的图像称为全黑图像，并且如图3A所示的其中白色区域存在于在黑色背景上的图像的一部分中的图像称为黑色背景上的白色图像。

图4是示出了根据现有技术的执行AD转换处理的比较器的输入和输出信号。

在图4的上部示出了在获取成为如图3C所示的全黑图像的目标的图像的情况下的比较器的输入和输出信号。在图4的下部示出了在获取成为如图3A所示的黑色背景上的白色图像的目标的图像的情况下的比较器的输入和输出信号。

从每个像素输出的模拟像素信号VSL和其电平(电压值)随着时间以恒定斜率降低的斜坡信号RAMP被输入比较器。此外，斜坡信号RAMP具体地是其电平以逐步的(stepwise，阶梯式的)方式改变以具有恒定斜率的信号。

在P相周期中，比较器将输入像素信号VSL与其电平以恒定斜率降低的斜坡信号斜坡RAMP相比较。如果斜坡信号RAMP的电平比像素信号VSL的大时，则比较器输出Hi(高)差值信号。随后，当像素信号VSL与斜坡信号RAMP的电平相同时，比较器将输出反转以输出Lo(低)差值信号。在P相周期中，递增/递减计数器在从斜坡信号RAMP开始电压下降的时刻到斜坡信号RAMP的电平变得与像素信号VSL的电平相同的时刻的时间段中递减计数。

如果P相周期结束，在开始计数之前，斜坡信号RAMP的电平复位至预定的电压。随后，在D相周期中，比较器将输入像素信号VSL与其电平以恒定斜率降低的斜坡信号RAMP相比较。如果斜坡信号RAMP的电平大于像素信号VSL的电平，比较器输出Hi的差值信号。随后，当像素信号VSL与斜坡信号RAMP的电平相同时，比较器将输出反转以输出Lo的差值信号。在D相周期中，递增/递减计数器在从斜坡信号RAMP开始电压下降的时刻到斜坡信号RAMP的电平变得与像素信号VSL的电平相同的时刻的时间段中递增计数。

随后，在递增/递减计数器的后端的信号处理电路获得在P相周期中的递减计数值和D相位周期的递增计数值，将这些值相加，并且输出结果作为AD转换之后的像素数据(数字像素信号)。

理想的斜坡信号RAMP是其电平随着时间以恒定斜率降低的信号。然而，实际上，如图4所示，由于比较器的输出的同时反转产生串扰，并且在比较器的输出的同时反转时斜坡信号RAMP失真。

如果如图4所示获取的全黑图像，则在P相周期和D相周期中，在读取像素行中的所有像素的比较器的输出在相同的时刻反转(同时地反转)。因此，在P相周期的同时反转时的斜坡信号RAMP的失真量与在D相周期的同时反转时的斜坡信号RAMP的失真量几乎相同。消除了由于斜坡信号RAMP的失真而产生的计数值的偏差。在此，全黑图像的D相周期中的Hi信号输出周期由Ta表示。

相反，如图4的下部所示，在获取黑色背景上的白色图像的情况下，在D相周期中，像素信号VSL的电平是如图4的下部所示的两种电平：对应白色像素的电平和对应黑色像素的电平。为此，在全黑图像的D相周期中，为读取像素行中的所有像素同时反转比较器的输出，而在黑色背景上的白色图像的D相周期中，首先为对应读取像素行中的黑色像素的一部分像素反转比较器的输出，并且随后为对应白色像素的剩余像素反转比较器的输出。据此，由于反转比较器的输出的时序被分成两个时序，即用于黑色像素的时序和用于白色像素的时序，因此在黑色背景上的白色图像的情况下的在黑色像素的反转时序中的斜坡信号RAMP的失真量小于在全黑图像的情况下的在黑色像素的反转时序中的斜坡信号RAMP的失真量。由于在全黑图像中的黑色像素的同时反转时的斜坡信号RAMP的失真量与在黑色背景上的白色图像中的黑色像素的同时反转时的斜坡信号RAMP的失真量之间的差异，因而在黑色背景上的白色图像的D相周期中的Hi信号输出周期成为周期Ta+T1，该周期Ta+T1比在全黑图像时的Hi信号输出周期Ta长周期T1。在黑色背景上的白色图像时的在D相周期中的Hi信号输出周期Ta+T1与在全黑图像时的Hi信号输出周期Ta之间的差值T1呈现为计数值并成为拖尾量T1。

如上所述，在根据现有技术的CDS处理中，由于比较器的输出的同时反转产生串扰，并且在全黑图像中的同时反转时的斜坡信号RAMP的失真量与在黑色背景上的白色图像中的同时反转时的斜坡信号RAMP的失真量之间的差异引起拖尾的产生。

第一AD转换处理

随后，将描述通过其中减少拖尾的产生的固态成像装置1执行的第一AD转换处理。

固态成像装置1被配置成即使像素信号VSL处于相同的电平，布置在像素阵列11之下的AD转换单元13A中的比较器的输出的反转时序也不同于布置在像素阵列11之上的AD转换单元13B中的比较器的输出的反转时序。换言之，它被配置成即使像素信号VSL处于相同的电平，用于像素阵列11的奇数像素列的比较器的输出的反转时序不同于用于像素阵列11的偶数像素列的比较器的输出的反转时序。

具体地，其电平随着时间以恒定斜率降低的斜坡信号RAMP1从DAC18a以与现有技术中相同的方式供应至布置在像素阵列11之下的AD转换单元13A的比较器31A。

同时，在D相周期中，其电平从斜坡信号RAMP1反转的斜坡信号RAMP2从DAC18b供应至布置在像素阵列11之上的AD转换单元13B的比较器31B。即，在D相周期中，其电平随着时间以恒定斜率升高的斜坡信号RAMP2从DAC18b供应至比较器31B。据此，即使像素信号VSL处于相同的电平，被供应斜坡信号RAMP1的比较器31A的输出的反转时序不同于被供应斜坡信号RAMP2的比较器31B的输出的反转时序。

参考图5和图6依次描述被供应斜坡信号RAMP1的比较器31A和被供应斜坡信号RAMP2的比较器31B的相应操作。

AD转换单元13A的AD转换处理

首先，参考图5描述布置在像素阵列11之下的AD转换单元13A的操作。

布置在像素阵列11之下的AD转换单元13A的操作与如图4所示的根据现有技术的驱动的不同在于：在全黑图像的D相周期中当同时反转比较器31A的输出时的斜坡信号RAMP1的失真量小于如图4所示的根据现有技术的斜坡信号RAMP的失真量。为进行比较，如图4所示的根据现有技术的斜坡信号RAMP的失真在图5的上部分的全黑图像的斜坡信号RAMP1上通过交替的点划线来示出。

如上所述，斜坡信号RAMP1的失真是由比较器的输出的同时反转引起的串扰而产生的。根据本实施方式，由于只有对应奇数像素列的列AD转换单元20布置在像素阵列11之下的AD转换单元13A中，因此比较器31A的数量是根据现有技术的比较器31A的数量的一半。随后，尽管将参照图6进行详细的描述，由于斜坡信号RAMP1与斜坡信号RAMP2彼此不同，因此同时反转AD转换单元13A的比较器31A的输出的时序不同于同时反转像素阵列11之上的AD转换单元13B的比较器31B的输出的时序。据此，由于在全黑图像的D相周期中其输出被同时反转的比较器31A的数量是根据现有技术的比较器31A的数量的一半，因此当同时反转比较器31A的输出时的斜坡信号RAMP1的失真量小于如图4所示的根据现有技术的斜坡信号RAMP的失真量。

由于在全黑图像的D相周期中的斜坡信号RAMP1的失真量小于图4的斜坡信号RAMP的失真量，因此在全黑图像的D相周期中的比较器31A的Hi信号输出周期Tb长于图4的Hi信号输出周期Ta(Ta<Tb)。

因此，与如图5的下部所示的当获取黑色背景上的白色图像时的在D相周期的斜坡信号RAMP1的失真量与在图5的上部的在全黑图像的D相周期的斜坡信号RAMP1的失真量之间的差异对应的拖尾量T2小于根据现有技术的拖尾量T1(T1>T2)。因此，通过固态成像装置1可减少拖尾的产生。

由AD转换单元13A执行的操作本身与参照图4描述的根据现有技术的AD转换处理相同。

即，从每个像素输出的模拟信号VSL和在P相周期和D相周期中其电平(电压值)都随着时间以恒定斜率降低的斜坡信号RAMP1被输入至比较器31A。

在P相周期中，比较器31A将输入像素信号VSL与其电平以恒定斜率降低的斜坡信号RAMP1相比较。如果斜坡信号RAMP1的电平大于像素信号VSL的电平，则比较器31A输出差值信号Hi。随后，当像素信号VSL与斜坡信号RAMP的电平相同时，比较器31A反转输出以输出差值信号Lo。在P相周期中，递增/递减计数器32A在从斜坡信号RAMP1开始电压下降的时刻到斜坡信号RAMP1的电平变得与像素信号VSL的电平相同的时刻的时间段中递减计数。

如果P相周期结束，则在开始计数之前斜坡信号RAMP1的电平复位至预定的电压。随后，在D相周期中，比较器31A将所接收的像素信号VSL与其电平以恒定斜率降低的斜坡信号RAMP1相比较。如果斜坡信号RAMP1的电平大于像素信号VSL的电平，则比较器31A输出差值信号Hi。随后，当像素信号VSL与斜坡信号RAMP1的电平相同时，比较器31A反转输出以输出差值信号Lo。在D相周期中，递增/递减计数器32A在从斜坡信号RAMP1开始电压下降的时刻到斜坡信号RAMP1的电平变成与像素信号VSL的电平相同的时刻的时间段中递增计数。

信号处理电路22A在P相周期获得递减计数值并且在D相周期获得递增计数值，将这些值相加，并且输出结果作为AD转换之后的像素数据。

例如，如图5所示，当获取在黑色背景上的白色图像时，在P相周期的递增/递减计数器32A的递减计数值为-70。此外，在D相周期中，直至斜坡信号RAMP1与黑色像素的像素信号VSL相交的递增/递减计数器32A的递增计数值为70，并且直至斜坡信号RAMP1与白色像素的像素信号VSL相交的递增/递减计数器32A的递增计数值为100。在这种情况下，通过信号处理电路22A计算的在黑色像素(黑色背景)的AD转换之后的像素数据是-70+70＝0，并且在白色像素(白色区域)的AD转换之后的像素数据是-70+100＝30。

此外，在图5的实例中，在P相周期中的最大计数值(P范围(range))被设置成90，并且在D相周期中的最大计数值(D范围)被设置成150。

AD转换单元13B的AD转换处理

随后，参照图6描述布置在像素阵列11之上的AD转换单元13B的操作。

在P相周期的AD转换单元13B的操作与上述AD转换单元13A的操作相同。因此，在P相周期中，从DAC18b供应的斜坡信号RAMP2是其电平以与斜坡信号RAMP1相同的方式随着时间以恒定斜率降低的信号。在P相周期，递增/递减计数器32B在从斜坡信号RAMP2开始电压降的时刻至斜坡信号RAMP2的电平变得与像素信号VSL的电平相同的时刻的时间段中递减计数。例如，如图6所示，在P相周期中，递增/递减计数器32B的递减计数值是-70。

如图6所示，在下一个D相周期中，从DAC18b供应的斜坡信号RAMP2是被D范围反转并且其电平随着时间以恒定斜率升高的信号。随后，在D相周期中，递增/递减计数器32B在从斜坡信号RAMP2开始电压升高的时刻至斜坡信号RAMP2的电平变成与白色像素或黑色像素的像素信号VSL的电平相同的时刻的时间段中递减计数。由于电平随着时间以恒定斜率升高，因此斜坡信号RAMP2首先与白色像素的像素信号VSL相交并且随后与黑色像素的像素信号VSL相交。

在P相周期中，信号处理电路22B首先获得递增/递减计数器32B的递减计数值。在图6的实例中，信号处理电路22B获得作为递减计数值的-70。

随后，根据D相周期中的斜坡信号RAMP2的最初电平反转，信号处理电路22B将对应D范围的计数值加至在P相周期中的递减计数值。在此实例中，由于D范围是150，因此信号处理电路22B计算出-70+150＝80。

最终，信号处理电路22B获得在D相周期中的递增/递减计数器32B的递减计数值，并且将该值加至存储的计数结果。在图6的实例中，直至斜坡信号RAMP2的电平变得与白色像素的像素信号VSL的电平相同的递增/递减计数器32B的递减计数值是-50，并且直至斜坡信号RAMP2的电平变得与黑色像素的像素信号VSL的电平相同的递增/递减计数器32B的递减计数值为-80。在这种情况下，通过信号处理电路22B计算的在白色像素(白色区域)的AD转换之后的像素数据是80-50＝30，并且在黑色像素(黑色背景)的AD转换之后的像素数据是80-80＝0。因此，能够在白色像素和黑色像素两种情况下获得与根据现有技术执行操作的AD转换单元13A相同的像素数据。

在图6的上表面的全黑图像中，比较器31B的Hi信号输出周期Tc是其中斜坡信号RAMP2的电平从斜坡信号RAMP1的电平反转的周期，并且是不同于AD转换单元13A的比较器31A的Hi信号输出周期Tb的周期。因此，由于在全黑图像的D相周期中其输出被同时反转的比较器31B的数量是根据现有技术的比较器的数量的一半，因此在同时反转比较器31B的输出时的斜坡信号RAMP2的失真量小于如图4所示的根据现有技术的斜坡信号RAMP的失真量。据此，与如图6的下部所示的在获取黑色背景上的白色图像时的在D相周期的斜坡信号RAMP2的失真量与在图6的上部的在全黑图像的D相周期中的斜坡信号RAMP2的失真量之间的差异对应的拖尾量T2小于根据现有技术的拖尾量T1(T1>T2)。因此，通过固态成像装置1可减少拖尾的产生。

第二AD转换处理

随后，将描述可由图1的固态成像装置1执行的并且不同于上述第一AD转换处理的第二AD转换处理。

在上述第一AD转换处理中，在D相周期中，根据斜坡信号RAMP2通过D范围的电平反转，信号处理电路22B必需将对应D范围的计数值加至P相周期中的递减计数值。

因此，由于像素信号VSL的变化，实际的D范围可改变，从而实际的D范围可能与被相加至P相周期中的递减计数值的对应D范围的计数不一致。在此，在如下所述的第二AD转换处理中，采用其中不加上对应D范围的计数值的方法。

因为在第二AD转换处理中的AD转换单元13A的操作与如图5中所示的在第一AD转换处理中的AD转换单元13A的操作相同，所以将省略其描述。

图7是示出了在第二AD转换处理中的AD转换单元13B的操作。

在P相周期中的操作与在上述第一AD转换处理中的AD转换单元13B的操作相同。即，在P相周期中，比较器31B输出通过将其电平随着时间以恒定斜率降低的斜坡信号RAMP2与像素信号VSL相比较所获得的差值信号。递增/递减计数器32B在从斜坡信号RAMP2开始电压下降的时刻至斜坡信号RAMP2的电平变成与像素信号VSL的电平相同的时刻的时间段中递减计数。

在下一个D相周期中，如图7所示，由DAC18b供应的斜坡信号RAMP2的电平被D范围反转，并且随着时间以恒定斜率升高。比较器31B输出从斜坡信号RAMP2的电平变得与像素信号VSL的电平相同的时刻至斜坡信号RAMP2的电平达到最大电平的时刻的差值信号Hi。在D相周期中，递增/递减计数器32B在从斜坡信号RAMP2的电平变得与像素信号VSL的电平相同的时刻至斜坡信号RAMP2的电平达到最大电平的时刻的时间段中递增计数。

信号处理电路22B在P相周期中获得递增/递减计数器32B的递减计数值，并且在D相周期中获得递增/递减计数器32B的递增计数值。随后，信号处理电路22B输出通过将P相周期中的递减计数值与D相周期中的递增计数值相加获得的结果作为像素数据。

例如，如图7所示，在P相周期中的递增/递减计数器32B的递减计数值是-70。随后，在D相周期中的从斜坡信号RAMP2的电平变得与白色像素的像素信号VSL的电平相同的时刻至斜坡信号RAMP2的电平达到最大电平的时刻的递增计数值是100。此外，从斜坡信号RAMP2的电平变得与黑色像素的像素信号VSL的电平相同的时刻至斜坡信号RAMP2的电平达到最大电平的时刻的递增计数值是70。在这种情况下，通过信号处理电路22B计算的在白色像素(白色区域)的AD转换之后的像素数据是-70+100＝30，并且在黑色像素(黑色背景)的AD转换之后的像素数据是-70+70＝0。因此，能够获得与根据现有技术执行操作的AD转换单元13A相同的像素数据。

由于在第二AD转换处理中，斜坡信号RAMP2的电平从斜坡信号RAMP1的电平反转，因此比较器31B的Hi信号输出周期Tc变成与AD转换单元13A的比较器31A的Hi信号输出周期Tb不同的周期。因此，由于在全黑图像的D相周期中，其输出被同时反转的比较器31B的数量是根据现有技术的比较器的数量的一半，因此在同时反转比较器31B的输出时的斜坡信号RAMP2的失真量小于如图4所示的根据现有技术的斜坡信号RAMP的失真量。因此，与如图7的下部所示的当获取黑色背景上的白色图像时的在D相周期中的斜坡信号RAMP2的失真量与在图7的上部的在全黑图像的D相周期中的斜坡信号RAMP2的失真量之间的差异对应的拖尾量T2小于根据现有技术的拖尾量T1(T1>T2)。因此，通过固态成像装置1可减少拖尾的产生。

此外，由于在第二AD转换处理中，信号处理电路22B无须将对应D范围的计数加到与D相周期中的斜坡信号RAMP2的电平反转对应的P相周期中的递减计数值，因此信号处理电路22B可被配置成不受D范围的变化的影响。

固态成像装置1可例如基于来自外部的设置控制信号来选择上述第一AD转换处理和第二D转换处理中的任一种，并且执行所选择的处理。当然，固态成像装置1可被设置成固定地执行上述第一AD转换处理和第二AD转换处理中的任一种。

此外，根据本实施方式，斜坡信号RAMP1被供应至对奇数像素列中的像素信号VSL执行AD转换处理的AD转换单元13A，并且斜坡信号RAMP2被供应至对偶数像素列中的像素信号VSL执行AD转换处理的AD转换单元13B。然而，斜坡信号RAMP2可被供应至AD转换单元13A，并且斜坡信号RAMP1可被供应至AD转换单元13B。

2.第二实施方式

固态成像装置的整体配置实例

图8是示出根据应用本技术的第二实施方式的固态成像装置的配置实例的框图。

在图8中，与上述第一实施方式对应的部分以相同参考标号和符号来表示，并且将适当地省略其描述。

在图8中所示的根据第二实施方式的固态成像装置与在图1中所示的根据第一实施方式的固态成像装置的不同在于：根据第二实施方式的固态成像装置1包括AD转换单元13C和13D而不是AD转换单元13A和13B。

根据第一实施方式的用于执行AD转换处理的目标像素列被分成用于奇数像素列和偶数像素列的AD转换单元13A和AD转换单元13B。根据第二实施方式的用于执行AD转换处理的目标像素列被分成用于像素阵列11的右半部分与左半部分的AD转换单元13C和AD转换单元13D。

具体地，AD转换单元13C的多个列AD转换单元20A一个接一个地连接至在像素阵列11的左半部分的像素列中的垂直信号线17。此外，AD转换单元13D的多个列AD转换单元20B一个接一个地连接至在像素阵列11的右半部分的像素列中的垂直信号线17。

因此，布置在像素阵列11之下的AD转换单元13C对从像素阵列11的左半部分的像素列中的像素2输出的像素信号VSL执行CDS处理和AD转换处理。同时，布置在像素阵列11之上的AD转换单元13D对从像素阵列11的右半部分的像素列中的像素2输出的像素信号VSL执行CDS处理和AD转换处理。

其电平随着时间以不同的斜率降低的斜坡信号RAMP1从DAC18a以与现有技术中相同的方式供应至布置在像素阵列11之下的AD转换单元13C。同时，在D相周期中其电平随着时间以恒定斜率升高的斜坡信号RAMP2从DAC18b供应至布置在像素阵列11之上的AD转换单元13D。因此，在图8的固态成像装置1中，即使像素信号VSL处于相同的电平，用于布置在像素阵列11之下的AD转换单元13C中的比较器的输出的反转时序仍不同于用于布置在像素阵列11之上的AD转换单元13D中的比较器的输出的反转时序。据此，由于当同时反转比较器31A和31B的输出时的斜坡信号RAMP1和RAMP2的失真量小于如图4所示的根据现有技术的斜坡信号RAMP的失真量，因此与现有技术相比，在第二实施方式中可降低拖尾的产生。

此外，根据本实施方式，斜坡信号RAMP1被供应至对左半部分的像素列中的像素信号VSL执行AD转换处理的AD转换单元13C，并且斜坡信号RAMP2被供应至对右半部分的像素列中的像素信号VSL执行AD转换处理的AD转换单元13D。然而，斜坡信号RAMP2可被供应至AD转换单元13C，并且斜坡信号RAMP1被供应至AD转换单元13D。

如上所述，在根据第一和第二实施方式的固态成像装置1中，像素阵列11的多个像素列被分成第一组和第二组两组，并且比较器的输出的反转时序被配置为在第一组和第二组中不同。据此，与现有技术相比，拖尾的产生可减少(一半)。此外，由于由比较器的同时反转引起的供电电压和GND电压的浮动减少，因此还可减小噪声。此外，由于对于比较器31无需电路改变和复杂的噪声消除电路，因此能够利用简单的电路配置减少拖尾。

应用实例

根据上述第一和第二实施方式中的任一种，通过将像素阵列11的多个像素列划分成两组来执行AD转换处理。然而，它可被配置成像素阵列11的多个像素列被分成三个或更多个组并且每个组具有不同的比较器的输出的反转时序。

例如，像素阵列11的多个像素列被分成三组。在第一组中，在D相周期中，固态成像装置1使用其电平以恒定斜率降低的斜坡信号RAMP1来执行AD转换处理。此外，在第二组中，在D相周期中，固态成像装置1使用其电平以恒定斜率升高的斜坡信号RAMP2来执行AD转换处理。随后，在第三组中，固态成像装置1在时间轴方向上将像素信号VSL与延迟斜坡信号RAMP1一同延迟，并且随后以与第一组中相同的方式执行AD转换处理。

另外，例如，通过扩展D范围并且在电平方向上将斜坡信号RAMP1和像素信号VSL的电平偏置，第三组中的比较器的输出的反转时序可被设置成与第一和第二组中的那些不同。此外，通过使用其中改变斜坡信号RAMP1和RAMP2的斜率和计数时钟的固态成像装置1，第三组中的比较器的输出的反转时序可被设置成不同于第一和第二组中的那些。

当像素阵列11的多个像素列被分成四个或更多个组时，通过适当地组合上述多种方法，可将比较器的输出的反转时序配置成彼此不同。

此外，例如，在其中比较器的输出的反转时序不同于第一组和第二组中的那些的配置中，通过将像素阵列11中的第一组像素列中的P型和N型半导体基板从像素阵列11中的第二组像素列中的那些反转，用于电子的像素信号VSL的移动可被制成与用于空穴的像素信号VSL的移动相反。

3.第三实施方式

应用本技术的电子设备的配置实例

本技术并不限于应用于固态成像装置。即，本技术可被应用于在图像读取单元(光电转换单元)中使用固态成像装置的整体电子设备，诸如，包括数字式静物照相机、摄影机等的成像装置，具有成像功能的便携式终端设备以及在图像读取单元中使用固态成像装置的相机。固态成像装置可具有利用一个芯片形成的结构，或者可以是通过将图像单元、信号处理单元或光学系统封装在一起所获得的并且具有成像功能的模块类结构。

图9是示出作为应用本技术的电子设备的成像装置的配置实例的框图。

图9的成像装置100包括由透镜组制成的光学单元101、应用图1或图7的固态成像装置1的配置的固态成像装置(成像装置)102以及作为相机信号处理电路的DSP(数字信号处理器)电路103。此外，成像装置100包括帧存储器104、显示单元105、记录单元106、操作单元107和电源单元108。DSP电路103、帧存储器104、显示单元105、记录单元106、操作单元107和电源单元108通过总线109彼此连接。

光学单元101接收来自目标的入射光(图像光)，并且在固态成像装置102的成像表面上形成图像。固态成像装置102通过像素单元将用于通过光学单元101在成像表面上形成图像的入射光的光量转换成电信号，并且输出所转换的电信号作为像素信号。图1或图8的固态图像装置1，即，可减少拖尾的产生的固态图像装置，可被用作固态成像装置102。

显示单元105利用例如液晶面板或有机电荧光(EL)面板的平板型显示设备形成，并且显示由固态成像装置102获取的移动图像或静止图像。记录单元106将通过固态成像装置102获取的移动图像或静止图像记录在诸如硬盘或半导体存储器的记录介质上。

操作单元107根据用户的操作执行关于成像装置100的各种功能的操作指令。电源单元108为其供应目标适当地提供做为用于操作DSP电路103、帧存储器104、显示单元105、记录单元106和操作单元107的电源的各种类型的电源。

如上所述，通过使用根据上述实施方式的固态成像装置1作为固态成像装置102可减少拖尾的产生。因此，在诸如设置在摄影机、数字式静物摄影机或者移动设备(诸如蜂窝电话)中的相机模块的成像装置100中，还可提高所获取的图像的质量。

此外，本技术的应用并不限于通过检测可见光的入射光量的分布获取图像的固态成像装置，而是本技术可应用于通过检测红外光、X射线、颗粒等的入射量的分布来获取图像的固态成像装置，或者更广义上的所有固态成像装置(物理量分布检测设备)，诸如，通过检测诸如压力或静电电容的其他物理量的分布来获取图像的指纹检测传感器。

另外，固态成像装置可以是利用一个芯片形成的实施方式，或者可以是通过将图像单元、信号处理单元或光学系统封装在一起所获得的并且具有成像功能的模块类结构。

本技术的实施方式不限于上述实施方式，并且在不背离本技术的要旨的情况下，可进行各种修改。

此外，本技术可以具有以下配置。

(1)

一种AD转换器，包括：

第一AD转换单元，其中，像素阵列的多个像素列分成至少两组，并且第一AD转换单元将第一斜坡信号与从两组之中的第一组像素列输出的第一像素信号相比较并对第一像素信号执行AD转换；以及

第二AD转换单元，将第二斜坡信号与从像素阵列中的不同于第一组的第二组像素列输出的第二像素信号相比较并对第二像素信号执行AD转换，

其中，第一斜坡信号是在用于检测像素信号的信号电平的D相周期中其电平随着时间以恒定斜率降低的信号，并且

其中，第二斜坡信号是在D相周期中其电平随着时间以恒定斜率升高的信号。

(2)

根据(1)所述的AD转换器，

其中，像素阵列的多个像素列被分成两组，并且

第一组和第二组被分成像素阵列的奇数像素列和偶数像素列。

(3)

根据(1)或(2)所述的AD转换器，

其中，第二AD转换单元将从第二斜坡信号的电平在D相周期中开始升高的时刻到第二斜坡信号的电平变得与第二像素信号的电平相同的时刻的计数值加到通过将D相周期中的最大计数值加到用于在D相周期之前检测复位电平的P相周期的计数值而获得的结果。

(4)

根据(1)或(2)所述的AD转换器，

其中，第二AD转换单元将从第二斜坡信号的电平在D相周期中开始升高从而第二斜坡信号的电平变得与第二像素信号的电平相同的时刻到第二斜坡信号的电平变成最高电平的时刻的计数值加到用于在D相周期之前检测复位电平的P相周期的计数值。

(5)

根据(1)到(4)中任一项所述的AD转换器，进一步包括：

参考信号生成单元，生成第一斜坡信号和第二斜坡信号。

(6)

根据(1)和(3)中的任一项所述的AD转换器，

其中，像素阵列的多个像素列被分成两组，并且

其中，第一组和第二组被分成像素阵列的所有像素列的右半部分和左半部分。

(7)

根据(3)至(5)中任一项所述的AD转换器，

其中，像素阵列的多个像素列被分成三组。

(8)

一种AD转换器的信号处理方法，该AD转换器包括：第一AD转换单元，其中，像素阵列的多个像素列被分成至少两组，并且第一AD转换单元对从两组之中的第一组像素列输出的第一像素信号执行AD转换；以及第二AD转换单元，对从像素阵列中的不同于第一组的第二组像素列输出的第二像素信号执行AD转换，该方法包括：

通过将第一AD转换单元的第一像素信号与第一斜坡信号相比较对第一像素信号执行AD转换；以及

通过将第二AD转换单元的第二像素信号与第二斜坡信号相比较对第二像素信号执行AD转换，

其中，第一斜坡信号是在用于检测像素信号的信号电平的D相周期中其电平随着时间以恒定斜率降低的信号，以及

其中，第二斜坡信号是在D相周期中其电平随着时间以恒定斜率升高的信号。

(9)

一种固态成像装置，包括：

像素阵列，其中，多个像素二维地布置成矩阵形状；

第一AD转换单元，其中，像素阵列的多个像素列被分成至少两组，并且第一AD转换单元将第一斜坡信号与从两组之中的第一组像素列输出的第一像素信号相比较并对第一像素信号执行AD转换；以及

第二AD转换单元，将第二斜坡信号与从像素阵列中的不同于第一组的第二组像素列输出的第二像素信号相比较并对第二像素信号执行AD转换，

其中，第一斜坡信号是在用于检测像素信号的信号电平的D相周期中其电平随着时间以恒定斜率降低的信号，并且

其中，第二斜坡信号是在D相周期中其电平随着时间以恒定斜率升高的信号。

(10)

一种电子设备，包括：

固态成像装置，包括：

像素阵列，其中，多个像素二维地布置成矩阵形状，

第一AD转换单元，其中，像素阵列的多个像素列被分成至少两组，并且第一AD转换单元将第一斜坡信号与从两组之中的第一组像素列输出的第一像素信号相比较并对第一像素信号执行AD转换，以及

第二AD转换单元，将第二斜坡信号与从像素阵列中的不同于第一组的第二组像素列输出的第二像素信号相比较并对第二像素信号执行AD转换，

其中，第一斜坡信号是在用于检测像素信号的信号电平的D相周期中其电平随着时间以恒定斜率降低的信号，并且

其中，第二斜坡信号是在D相周期中其电平随着时间以恒定斜率升高的信号。

本领域的技术人员应理解，可根据设计要求和其他因素进行各种修改、组合、子组合和修改，只要它们在所附权利要求或其等同物的范围内。

Claims (11)

1.一种AD转换器，包括：

第一AD转换单元，其中，像素阵列的多个像素列被分成至少两组，并且所述第一AD转换单元将第一斜坡信号与从所述两组之中的第一组所述像素列输出的第一像素信号相比较，并且对所述第一像素信号执行AD转换；以及

第二AD转换单元，将第二斜坡信号与从所述像素阵列中的不同于所述第一组的第二组所述像素列输出的第二像素信号相比较，并且对所述第二像素信号执行AD转换，

其中，所述第一斜坡信号是在用于检测像素信号的信号电平的D相周期中电平随着时间以恒定斜率降低的信号，

其中，所述第二斜坡信号是在所述D相周期中电平随着时间以恒定斜率升高的信号。

2.根据权利要求1所述的AD转换器，

其中，所述像素阵列的所述多个像素列被分成两组，并且

其中，所述第一组和所述第二组被分成所述像素阵列的奇数像素列和偶数像素列。

3.根据权利要求1所述的AD转换器，

其中，所述第二AD转换单元将从所述第二斜坡信号的所述电平在所述D相周期中开始升高的时刻到所述第二斜坡信号的所述电平变得与所述第二像素信号的所述电平相同的时刻的计数值加到通过将所述D相周期的最大计数值加到用于在所述D相周期之前检测复位电平的P相周期的计数值而获得的结果。

4.根据权利要求1所述的AD转换器，

其中，所述第二AD转换单元将从所述第二斜坡信号的所述电平在所述D相周期中开始升高使得所述第二斜坡信号的所述电平变得与所述第二像素信号的电平相同的时刻到所述第二斜坡信号的所述电平变成最高电平的时刻的计数值加到用于在所述D相周期之前检测复位电平的P相周期的计数值。

5.根据权利要求1所述的AD转换器，进一步包括：

参考信号生成单元，产生所述第一斜坡信号和所述第二斜坡信号。

6.根据权利要求1所述的AD转换器，

其中，所述像素阵列的所述多个像素列被分成两组，并且

其中，所述第一组和所述第二组被分成所述像素阵列的所有像素列的右半部分和左半部分。

7.根据权利要求1所述的AD转换器，

其中，所述像素阵列的所述多个像素列被分成三组。

8.一种AD转换器的信号处理方法，所述AD转换器包括：第一AD转换单元，其中，像素阵列的多个像素列被分成至少两组，并且所述第一AD转换单元对从所述两组之中的第一组所述像素列输出的第一像素信号执行AD转换；以及第二AD转换单元，对从所述像素阵列中的不同于所述第一组的第二组所述像素列输出的第二像素信号执行AD转换，所述方法包括：

通过将所述第一AD转换单元的所述第一像素信号与第一斜坡信号相比较来对所述第一像素信号执行AD转换；以及

通过将所述第二AD转换单元的所述第二像素信号与第二斜坡信号相比较来对所述第二像素信号执行AD转换，

其中，所述第一斜坡信号是在用于检测像素信号的信号电平的D相周期中电平随着时间以恒定斜率降低的信号，并且

其中，所述第二斜坡信号是在所述D相周期中电平随着时间以恒定斜率升高的信号。

9.根据权利要求8所述的AD转换器的信号处理方法，其中，

将所述像素阵列的所述多个像素列分成两组，并且

将所述第一组和所述第二组分成所述像素阵列的奇数像素列和偶数像素列。

10.一种固态成像装置，包括：

像素阵列，其中，多个像素二维地布置成矩阵形状；

第一AD转换单元，其中，像素阵列的多个像素列被分成至少两组，并且所述第一AD转换单元将第一斜坡信号与从所述两组之中的第一组所述像素列输出的第一像素信号相比较，并且对所述第一像素信号执行AD转换；以及

第二AD转换单元，将第二斜坡信号与从所述像素阵列中的不同于所述第一组的第二组所述像素列输出的第二像素信号相比较，并且对所述第二像素信号执行AD转换，

其中，所述第一斜坡信号是在用于检测像素信号的信号电平的D相周期中电平随着时间以恒定斜率降低的信号，并且

其中，所述第二斜坡信号是在所述D相周期中电平随着时间以恒定斜率升高的信号。

11.一种电子设备，包括：

固态成像装置，包括：

像素阵列，其中，多个像素二维地布置成矩阵形状，

第一AD转换单元，其中，像素阵列的多个像素列被分成至少两组，并且所述第一AD转换单元将第一斜坡信号与从所述两组之中的第一组所述像素列输出的第一像素信号相比较，并且对所述第一像素信号执行AD转换，以及

第二AD转换单元，将第二斜坡信号与从所述像素阵列中的不同于所述第一组的第二组所述像素列输出的第二像素信号相比较，并且对所述第二像素信号执行AD转换，

其中，所述第一斜坡信号是在用于检测像素信号的信号电平的D相周期中电平随着时间以恒定斜率降低的信号，并且

其中，所述第二斜坡信号是在所述D相周期中电平随着时间以恒定斜率升高的信号。