KR20150070949A - 피드백에 대한 리셋 노이즈 감소 - Google Patents

피드백에 대한 리셋 노이즈 감소 Download PDF

Info

Publication number
KR20150070949A
KR20150070949A KR1020140177554A KR20140177554A KR20150070949A KR 20150070949 A KR20150070949 A KR 20150070949A KR 1020140177554 A KR1020140177554 A KR 1020140177554A KR 20140177554 A KR20140177554 A KR 20140177554A KR 20150070949 A KR20150070949 A KR 20150070949A
Authority
KR
South Korea
Prior art keywords
pixel
reset
transistor
row select
voltage
Prior art date
Application number
KR1020140177554A
Other languages
English (en)
Inventor
이빙 미첼 왕
이태연
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR20150070949A publication Critical patent/KR20150070949A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 픽셀 리드아웃들에 대한 의사 상관된 이중 샘플링(CDS: correlated double sampling)을 구현하는 이미징 장치에 관한 것이다. 본 발명의 이미징 장치는 픽셀을 포함하는 픽셀 어레이, 픽셀 아웃 라인을 통해 검출된 입사 광선에 근거하여, 픽셀의 출력 신호를 리드아웃하기 위한 리드아웃 회로, 픽셀 아웃 라인으로부터 전압을 수신하고, 수신된 전압에 근거하여 리셋 트랜지스터의 게이트 터미널로 리셋 게이트 전압을 인가하는 피드백 루프, 리드아웃되는 픽셀을 선택하기 위한 로우 선택 트랜지스터로 로우 선택 신호의 인가를 제어하고, 리셋 게이트 전압이 리셋 트랜지스터에 인가되더라도 픽셀이 리셋되는 것을 방지하기 위해 포토다이오드의 오프셋을 선택적으로 더하는 제어기를 포함하고, 픽셀은, 픽셀의 제어를 위한 리셋 트랜지스터, 리드아웃되는 픽셀의 선택을 제어하는 로우 선택 트랜지스터, 및 입사 광선에 응답하여 전류를 생성하도록 구성된 포토다이오드를 포함한다.

Description

피드백에 대한 리셋 노이즈 감소{RESET NOISE REDUCTION WITH FEEDBACK}
본 발명의 장치들 및 방법들은 이미지 센서 내 리셋 노이즈의 제거에 관한 것으로, 특히 리셋 게이트로 피드백을 사용한 의사(pseudo) 상관된 이중 샘플링(CDS: Correlated Double Sampling)에 대한 열 노이즈 감소에 관한 것이다.
기존의 씨모스(Complementary metal-oxide-semiconductor, 이하 'CMOS'라 칭하기로 함) 이미지 센서는 이미지 센싱 픽셀들을 일반적으로 포함한다.
도 1은 네 개의 트랜지스터들을 포함한 픽셀(100)로 인한 4T 픽셀로 언급된 종래기술의 이미지 센싱 픽셀(100)을 도시한 회로도이다.
도 1에 도시된 바와 같이, 4T 픽셀(100)은 입사 광선의 검출에 응답하여 전류를 발생시키는 광검출기(PD: photodetector)도 포함한다. 생성된 전류는 전압을 생성하기 위해 누적(또는 통합)하고, 출력 신호와 같이 4T 픽셀(100)의 리드아웃(readout)이다. 픽셀의 리셋을 위해, 리셋 트랜지스터(RST)가 턴 온(turn on)된다. 더욱이, 새로운 통합 주기의 시작을 위해, 리셋 트랜지스터(RST)는 턴 오프(turn off)되고, 그로 인해 통합을 위해 생성된 전류를 허용한다. 픽셀의 통합 주기는 픽셀의 리셋들 간의 주기에 따른다.
이미지 센싱 픽셀들 내 노이즈의 주된 소스는 리셋 트랜지스터(RST)이고, 플리커(flicker) 노이즈, 열 노이즈(thermal noise)(즉, KTC 노이즈), 및 다른 타입의 노이즈와 같은 리셋 노이즈(reset noise)를 보여줄 수 있다. 4T 픽셀 내 리셋 노이즈 감소를 위한 종래기술의 기법 중 하나로 상관된 이중 샘플(Correlated Double Sampling, 이하 'CDS'라 칭하기로 함)이 있다. 일반적으로, CDS는 두 개의 출력량들, 즉 알려진 조건에서의 출력량과 알려지지 않은 조건에서의 출력량에 근거하여 원하지 않는 오프셋을 제거함으로써 허용되는 전기적 값을 측정하는 방법이다. CMOS 이미지 센서에 사용될 때, CDS는 각 통합 주기의 끝단에서 기준 전압(즉, 픽셀에 대한 리셋 전압이 리셋)과 신호 전압(즉, 통합의 끝단에서 픽셀의 전압) 간의 차에 근거한 노이즈 감쇄 기법이다.
도 2는 종래기술의 원-칩 CDS에 관련된 타이밍도를 예시적으로 도시한 도면이다. 예를 들면, 원-칩 CDS를 위해, 종래기술의 4T 픽셀(100)은 통합 주기 각각을 위한 샘플 리셋 전압, 전하 전송, 및 샘플 신호 전압을 포함하는 일반적인 동작 순서를 갖는다. 샘플 리셋과 신호 샘플은 상관된 kTC 성분을 갖는 반면, 플리커 노이즈는 낮은 주파수에서만 일반적으로 높게 나타날 수 있다.
상세히 설명하면, 도 2에 도시된 바와 같이, 리셋 전압(Vrst)은 Vrst = Vr + Nktc + Nf(r)와 일치하고, 리셋에서 Vr은 이상적인 리셋 전압, Nktc는 상관된 열 노이즈 성분, 및 Nf(r)은 플리커 노이즈 성분이다. 더욱이, 신호 전압(Vsig)은 Vsig = Vr + Nktc + Nf(s) - Vlight에 일치하고, Nf(s)는 신호 샘플에서 플리커 노이즈 성분이고, Vlight는 조도 전압, 즉, 조도에 따라 통합된 전압 값이다.
상관된 열 노이즈 성분(Nktc)은 신호 전압과 리셋 전압 간의 차에 의해 제거(Vrst - Vsig = Vlight + Nf(r) + Nf(s))된다. 더욱이, 샘플 리셋과 신호 샘플 간의 시간차이가 짧을 경우, Nf(r) = Nf(s)이고, 플리커 노이즈 성분들(Nf(r)과 Nf(s))은 신호 전압과 리셋 전압 간의 차이에 의해 제거될 수도 있고, 그로 인해 조도 전압(Vlight)만 남긴다.
3T 픽셀들을 갖는 CMOS 이미지 센서들에서, 원-칩 CDS에 적용될 수 없다.
도 3은 종래기술의 3T 픽셀들(300)을 도시한 회로도이다. 이러한 경우, 종래기술의 의사-CDS 기법 또는 종래기술의 오프-칩 CDS 기법이 사용될 수 있다.
도 4는 종래기술의 의사-CDS 및 종래기술의 오프-칩 CDS에 관련된 타이밍도를 예시적으로 도시한 도면이다.
종래기술의 의사-CDS는, 신호 전압이 샘플된 후, 다음 통합 주기를 위한 이후의 리셋 전압이 샘플되고, 신호 전압과 리셋 전압 간의 차이는 리드아웃이다. 그러나, 이러한 접근은 kTC 노이즈의 제거 또는 감소가 아닐 수 있다. 상세히 설명하면, 도 4에 도시된 바와 같이, 의사-CDS 리드아웃 구간(1)에서 리셋 전압(Vrst(1))은 Vrst(1) = Vr + Nktc(1) + Nf(r1)과 일치하고, Vr은 이상적인 리셋 전압이고, Nktc(1)은 제 2 통합 주기(1)의 리셋에서 열 노이즈 성분이고, Nf(r1)은 리드아웃 구간(1) 내 리셋에서 플리커 노이즈 성분이다. 더욱이, 특정 리드아웃 구간(1)에서 신호 전압(Vsig(1))은 Vsig(1) = Vr + Nktc(0) + Nf(s1) - Vlight에 일치하고, Nktc(0)는 위에서 언급된 제 2 통합 주기 이전에 제 1 통합 주기(0)의 신호에서 열 노이즈 성분이고, Nf(s1)은 리드아웃 구간(1) 내 신호에서 플리커 노이즈 성분이고, Vlight는 조도 전압이다.
따라서, 의사-CDS를 사용하면, Nf(1) = Nf(r1) = Nf(s1)이므로, 신호 전압과 리셋 전압 간의 차이는 플리커 노이즈(Nf)를 제거할 수 있으나, 상관되지 않은(Vrst(1) - Vsig(1) = Vlight + Nktc(1) - Nktc(0)) 다른 통합 주기들의 Nktc(0)와 Nktc(1)이므로 열 노이즈 성분을 제거할 수 없다.
리셋 노이즈를 제거하기 위한 종래기술의 방법들은 컬럼 피드백 라인들로부터 리셋 트랜지스터로의 피드백 루프를 이용한다.
도 5는 종래기술의 리셋 게이트로의 피드백(FRG: feedback to reset gate)을 통해 리셋 열 노이즈를 감소하는 이미지 센싱 픽셀의 회로도이다. 도 5에서 도시된 바와 같이, 피드백 전압은 선택적 증폭기로부터 생성되고, 피드백 루프를 통해 리셋 트랜지스터로 제공된다. 그러나, 리셋 트랜지스터로 이러한 피드백 전압에 따른 픽셀의 리셋을 방지하기 위해, 추가 트랜지스터는 피드백 루프와 리셋 트랜지스터 사이에 포함된다. 추가 트랜지스터의 소스 단자는 피드백 라인에 접속되는 반면, 드레인 단자는 리셋 트랜지스터의 게이트 단자에 연결된다. 추가적으로, 픽셀이 리딩 아웃을 위해 선택될 때, 추가 트랜지스터만이 턴 온되기 위하여, 추가 트랜지스터의 게이트 단자는 로우 선택 라인에 연결된다. 그런, 피드백 전압에 따른 의도되지 않은 픽셀 리셋(즉, 픽셀이 리딩 아웃을 위해 선택되지 않은 경우)은 픽셀이 리드아웃 되기 위해 선택될 때에만 리셋 게이트로 피드백 전압을 전도하기 위해 추가 트랜지스터의 턴 온에 의해 방지된다. 그러나, FRG가 구현된 종래기술의 이미지 감지 픽셀은 추가 트랜지스터의 결과로서 픽셀의 영역이 증가된다.
도 6은 종래기술의 리셋 드레인을 통한 리셋 열 노이즈를 감소하는 이미지 센싱 픽셀을 도시한 회로도이다.
도 6을 참조하면, 리셋 트랜지스터의 게이트 단자는 픽셀이 리셋되려고 할 때만, 트랜지스터의 턴 온을 위해 리셋 전압을 인가하는 리셋 라인에 연결된다. 그러나, 이러한 구성으로 인해 추가 트랜지스터(도 5의 종래기술의 이미지 센싱 픽셀처럼)에 의해 영역이 증가되는 결과를 갖지 않는 반면에, 대역폭 제어는 피드백 루프가 안정되고, 높은 주파수 노이즈가 증폭되지 않는 것을 보장하기 위해 아주 중요하다.
본 발명의 목적은 CMOS 이미징 센서들 내 리셋 노이즈를 감소하기 위한 이미징 장치 및 그것의 제어 방법을 제공함에 있다.
본 발명의 다른 목적은 리셋 게이트로 피드백을 사용한 의사 상관된 이중 샘플링(CDS)에 대한 열 노이즈를 감소하기 위한 이미징 장치 및 이미징 방법을 제공함에 있다.
본 발명에 따른 픽셀 리드아웃들에 대한 의사 상관된 이중 샘플링(CDS: correlated double sampling)을 구현하는 이미징 장치는 픽셀의 리셋을 제어하기 위한 리셋 트랜지스터, 리드아웃되는 픽셀의 선택을 제어하는 로우 선택 트랜지스터, 및 입사 광선에 응답하여 전류를 생성하도록 구성된 포토 다이오드를 포함하는 픽셀을 구비하는 픽셀 어레이, 검출된 입사 광선에 근거하여, 상기 픽셀의 출력 신호를 픽셀 아웃 라인을 통해 리드아웃하기 위한 리드아웃 회로, 상기 픽셀 아웃 라인으로부터 전압을 수신하고, 상기 수신된 전압에 근거하여 상기 리셋 트랜지스터의 게이트 터미널로 리셋 게이트 전압을 인가하는 피드백 루프, 및 로우 선택 트랜지스터로 로우 선택 신호의 인가를 제어하여 상기 리드아웃되는 픽셀을 선택하고, 상기 리셋 게이트 전압이 상기 리셋 트랜지스터에 인가되더라도, 상기 픽셀이 리셋되는 것을 방지하기 위해 상기 포토다이오드의 오프셋을 선택적으로 더하는 제어기를 포함한다.
이 실시예에 있어서, 상기 픽셀은 3T 픽셀, 또는 의사-CDS 리드아웃을 사용하는 픽셀이다.
이 실시예에 있어서, 상기 제어기는 상기 포토다이오드로 오프셋을 선택적으로 더하기 위해 상기 픽셀로 상기 로우 선택 신호를 반전한 신호의 인가를 제어한다.
이 실시예에 있어서, 상기 픽셀이 리드아웃되기 위해 선택되지 않을 때, 상기 제어기는 상기 로우 선택 트랜지스터를 턴 오프 하기 위한 제 1 상태를 갖는 로우 선택 신호를 인가하고, 상기 픽셀이 리셋되는 것을 방지하기 위해 상기 픽셀로 상기 제 1 상태와 반전되는 제 2 상태를 갖는 신호를 인가하고, 상기 픽셀이 리드아웃되기 위해 선택될 때, 상기 제어기는 상기 로우 선택 트랜지스터를 턴 온 하기 위한 제 2 상태를 갖는 로우 선택 신호를 인가하고, 상기 픽셀이 리셋되는 것을 허용하기 위해 상기 픽셀로 상기 제 1 상태를 갖는 신호를 인가한다.
이 실시예에 있어서, 상기 픽셀은 커패시터를 더 포함하고, 상기 제어기는 상기 포토다이오드로 오프셋을 선택적으로 추가하기 위해 상기 커패시터의 보텀 플레이트(bottom plate)로 신호 라인을 통해 상기 신호의 인가를 제어한다.
이 실시예에 있어서, 상기 커패시터는 상기 포토다이오드와 병렬로 배열된다.
이 실시예에 있어서, 상기 픽셀은 픽셀 출력 트랜지스터와 노드를 더 포함하고, 상기 포토다이오드는 노드를 통해 상기 리셋 트랜지스터의 드레인 단자에 연결되고, 상기 노드를 통해 상기 픽셀 출력 트랜지스터의 게이트 단자에 연결되고, 상기 리셋 트랜지스터의 소스 단자는 기준 전압 라인에 연결되고, 상기 로우 선택 트랜지스터의 드레인 단자는 상기 픽셀 출력 트랜지스터의 소스 단자, 상기 로우 선택 신호를 수신하는 로우 선택 트랜지스터의 게이트 단자, 픽셀 출력 라인에 연결된 로우 선택 트랜지스터의 소스 단자에 연결된다.
이 실시예에 있어서, 상기 커패시터의 탑 플레이트(top plate)는 노드와, 상기 포토다이오드에 연결되지 않은 신호 라인에 연결된다.
이 실시예에 있어서, 상기 로우 선택 트랜지스터는 상기 로우 선택 트랜지스터의 게이트 단자와 상기 피드백루프 사이의 추가적인 트랜지스터없이 상기 피드백 루프에 연결된다.
이 실시예에 있어서, 상기 피드백 루프는 기준 전압을 수신하기 위한 제 1 입력 단자와 픽셀 출력 라인으로부터 전압을 수신하기 위한 제 2 입력 단자를 포함한 연산 증폭기를 포함하고, 상기 연산 증폭기는 상기 기준 전압과 상기 픽셀 출력 라인으로부터의 전압 사이의 비교에 따른 상기 리셋 게이트 전압을 출력한다.
이 실시예에 있어서, 상기 픽셀 어레이는 씨모스(CMOS: complementary metal-oxide-semiconductor) 이미지 센서 픽셀 어레이이다.
본 발명에 따른 이미징 장치의 픽셀은 입사 광선에 응답하여 전류를 생성하는 포토다이오드, 상기 픽셀의 리셋을 제어하기 위한 리셋 트랜지스터, 및 로우 선택 신호에 따라 리드아웃되는 픽셀을 선택하도록 제어하고, 상기 입사 광선에 근거하여 상기 픽셀의 출력 신호를 출력하는 로우 선택 트랜지스터를 포함하고, 상기 리셋 트랜지스터의 게이트 단자가 상기 출력 신호에 근거하여 생성된 리셋 게이트 전압을 수신하고, 상기 리셋 트랜지스터의 게이트 단자가 상기 리셋 트랜지스터의 게이트 단자와 상기 리셋 게이트 전압을 수신하는 픽셀로부터의 피드백 포인트 사이의 추가적인 트랜지스터없이 상기 리셋 게이트 전압을 수신한다.
이 실시예에 있어서, 상기 픽셀은 상기 리셋 게이트 전압이 상기 리셋 트랜지스터의 게이트 단자로 인가되더라도, 픽셀이 리셋되는 것을 방지하기 위해 포토다이오드로 오프셋을 선택적으로 더하기 위한 신호를 수신한다.
이 실시예에 있어서, 상기 신호는 상기 픽셀은 상기 로우 선택 신호의 반전에 의해 수신된다.
이 실시예에 있어서, 상기 포토다이오드로 상기 오프셋을 선택적으로 더하기 위한 상기 신호를 수신하는 신호 라인에 연결되는 커패시터를 더 포함한다.
이 실시예에 있어서, 상기 리셋 트랜지스터와 상기 로우 선택 트랜지스터에 연결되는 픽셀 출력 트랜지스터, 및 노드를 더 포함하고, 상기 포토다이오드는 상기 노드를 통해 상기 리셋 트랜지스터의 드레인 단자에 연결되고, 상기 노드를 통해 상기 픽셀 출력 단자의 게이트 단자에 연결되고, 상기 리셋 트랜지스터의 소스 단자는 기준 전압 라인에 연결되고, 상기 로우 선택 트랜지스터의 드레인 단자는 상기 픽셀 출력 트랜지스터의 소스 단자에 연결되고, 상기 로우 선택 신호를 수신하는 상기 로우 선택 트랜지스터의 게이트 단자에 연결된다.
이 실시예에 있어서, 상기 커패시터의 보텀 플레이트(bottom plate)는 상기 신호 라인에 연결되고, 상기 커패시터의 탑 플레이트(top plate)는 상기 노드에 연결되고, 상기 포토다이오드는 상기 신호 라인에 연결되지 않는다.
본 발명에 따른 픽셀 리드아웃들에 대한 의사 상관된 이중 샘플링(CDS: correlated double sampling)을 구현하는 이미징 장치의 제어 방법은 리셋 트랜지스터의 게이트 단자로 리셋 게이트 전압이 인가되도록 제어하는 단계, 및 상기 리셋 게이트 전압이 인가되더라도 상기 픽셀의 리셋을 방지하기 위해 포토다이오드로 오프셋을 선택적으로 더하도록 제어하는 단계를 포함하고, 상기 리셋 게이트 전압은 상기 리셋 트랜지스터, 로우 선택 트랜지스터, 및 상기 포토다이오드를 포함하는 픽셀의 출력으로부터 피드백에 근거한다.
이 실시예에 있어서, 리드아웃을 위해 선택되지 않은 픽셀에 응답하여, 상기 로우 선택 트랜지스터의 게이트 단자로 제 1 상태를 갖는 제 1 신호를 인가하도록 제어하고, 상기 리셋 게이트 전압이 인가되더라도, 상기 픽셀의 리셋을 방지하기 위한 상기 포토다이오드로 오프셋을 더하기 위한 상기 픽셀로 상기 제 1 상태와 반전된 제 2 상태를 갖는 제 2 신호를 인가하는 단계, 및 리드아웃을 위해 선택된 픽셀에 응답하여, 상기 로우 선택 트랜지스터를 턴온 하기 위해 상기 로우 선택 트랜지스터의 게이트 단자로 상기 제 2 상태를 갖는 상기 제 2 신호를 인가하도록 제어하고, 리셋되는 픽셀을 허용하기 위한 픽셀로 상기 제 1 상태를 갖는 상기 제 1 신호를 인가를 제어하는 단계를 포함한다.
본 발명에 따른 컴퓨터로 판독 가능한 기록 매체는 상기 제어 방법을 수행하기 위한 컴퓨터 프로그램이 저장된다.
본 발명의 이미징 장치는 의사 CDS가 구현된 픽셀의 리셋 게이트로의 피드백 전압의 인가에 의해 열 노이즈를 감소시킬 수 있다. 또한, 이미징 장치는 픽셀 내 포토다이오드로 오프셋을 선택적으로 더함으로써 픽셀 영역의 증가없이 픽셀의 의도되지 않은 리셋을 방지할 수 있다.
도 1은 종래기술의 이미지 센싱 4T 픽셀의 회로도,
도 2는 종래기술의 원-칩 CDS에 관련된 타이밍도를 예시적으로 도시한 도면,
도 3은 종래기술의 이미지 센싱 3T 픽셀의 회로도,
도 4는 종래기술의 의사-CDS에 관련된 타이밍도를 예시적으로 도시한 도면,
도 5는 종래기술의 리셋 게이트를 위한 피드백(FRG)를 통한 리셋 열 노이즈를 감소하는 이미지 센싱 픽셀을 도시한 도면,
도 6은 종래기술의 리셋 드레인의 피드백을 통해 리셋 열 노이즈를 감소하기 위한 이미지 센싱 픽셀을 도시한 회로도,
도 7은 본 발명의 실시예에 따른 이미지 장치를 도시한 블록도,
도 8은 본 발명의 실시예에 따른 이미지 센서를 도시한 회로도,
도 9는 본 발명의 다른 실시예에 따른 이미지 센서를 도시한 회로도, 및
도 10은 본 발명의 실시예에 따른 이미지 센싱 방법을 도시한 순서도이다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 모호하지 않도록 하기 위해 생략될 것이라는 것을 유의하여야 한다. 또한, 잘 알려진 기능들 및 구조들은 상세히 설명되지 않고, 그들의 불필요하게 상세한 응용은 생략할 수 있다.
본 발명의 하나 이상의 실시예에 따르면, 피드백 전압은 의사(pseudo) 상관된 이중 샘플링(Correlated Double Sampling, 이하 ‘CDS’라 칭하기로 함) 출력의 열 노이즈(thermal noise) 성분을 감소하기 위한 리셋 게이트에 인가된다. 추가적으로, 본 발명의 하나 이상의 실시예들에 따르면, 픽셀의 포토다이오드(photodiode)로 오프셋을 선택적으로 유입(introducing)하는 것에 의해 픽셀의 의도하지 않은 리셋을 방지할 수 있다.
더 상세히 설명하면, 본 발명의 하나 이상의 실시예에 따르면, 씨모스(Complementary metal-oxide-semiconductor, 이하 'CMOS'라 칭하기로 함) 이미지 센서 내 리셋 게이트 전압을 제어하기 위한 피드백 루프(feedback loop)는 픽셀 내 추가 트랜지스터의 필요없이 열 노이즈(thermal noise)를 감소하기 위해 사용된다. 특히, 열 노이즈는 피드백 루프 내 연산 증폭기(Op Amp: Operational Amplifier)의 이득에 의해 감소될 수 있다. 더욱이, 추가 트랜지스터의 포함없이 차례로 픽셀 매트릭스의 한 로우(row)의 리셋을 위하여, 오프셋이 선택적으로 유입될 수 있다. 다시 말해, 리딩 아웃을 위한 선택되지 않은 로우들을 위해, 오프셋이 리셋 게이트 전압에도 불구하고 그들이 리셋되는 것으로부터 방지를 위해 픽셀의 포토다이오드들로 추가된다. 이와 달리, 선택된 로우를 위해, 리셋을 허용함으로써, 오프셋이 더해지지 않는다.
도 7은 본 발명의 실시예에 따른 이미지 장치를 도시한 블록도이다.
도 7을 참조하면, 한 예로서, 이미징 장치는 CMOS 이미징 센서일 수 있고, 카메라(camara), 모바일 폰(mobile phone), 태블릿(tablet), 및 개인 컴퓨터(personal computer) 등과 같은 이미지 캡쳐링 장치를 포함한 임의의 장치를 포함한다.
도 7을 참조하면, 이미징 장치는 픽셀 어레이(pixel array)(710), 로우 제어(row control)(720), 컬럼 제어(column control)(730), 리드아웃 회로(readout circuit)(740), 하나 또는 그 이상의 아날로그 디지털 변환기(Analog to Digital Converter, 이하 'ADC'라 칭하기로 함)들(750), 및 제어기(controller)(770)를 포함한다. 이미지 장치(700)는 하나 이상의 다른 실시예들에서 하나 이상의 증폭기들, 메모리, 제어 로직, 기준 전압 및 전류 생성기, 위상 고정 루프(PLL: phase lock loop), 이미지 및 신호 처리 유닛, 병렬 및/또는 직렬 인터페이스와 같은 추가적인 구성요소들을 포함할 수 있다.
픽셀 어레이(710)는 입사 광선의 검출에 응답하여 전류를 발생하는 이미지 센싱 픽셀들의 로우들과 컬럼들을 포함한다. 생성된 전류는 출력 신호에서 전압 생성을 위해 누적(또는 통합)될 수 있다. 본 발명의 예시적인 실시예에서, 이미지 센싱 픽셀들은 3T 픽셀들(도 3 에 도시된 바와 같은)일 수 있고, 그것은 하나 이상의 실시예들로 이해될지라도 그것에 제한되지 않는다.
로우 제어(720)는 일정한 리드아웃 구간에서 리드아웃할 수 있는 픽셀 어레이(710)의 로우를 제어하고, 컬럼 제어(730)는 일정한 리드아웃 구간에서 리드아웃할 수 있는 픽셀 어레이(710)의 컬럼을 제어하기 위해 구성된다.
리드아웃 회로(740)는 의사-CDS로 구현하고, 로우 제어(720)와 컬럼 제어(730)의 제어에 따른 픽셀들 각각의 출력 신호의 리드아웃을 위해 구성된다. 예를 들면, 리드아웃 회로(740)는 컬럼 리드아웃 회로일 수 있다. 상세히 설명하면, 특정 리드아웃 구간을 위한, 리드아웃 회로(740)는 픽셀의 신호 전압의 샘플과 픽셀의 다음 리셋 전압의 샘플, 및 그 샘플들 사이의 차이를 출력한다.
하나 이상의 ADC들(750)은 리드아웃 회로(740)로부터 각 픽셀의 의사-CDS 출력을 디지털화하기 위해 구성된다.
제어기(770)는 모든 통합 주기들(즉, 매 셔터 리셋에 따른)을 위한 픽셀의 출력 신호를 리드아웃하기 위해 리드아웃 회로(740)를 제어하도록 구성된다. 즉, 제어기(770)는 픽셀이 리셋되는 임의의 시점에서 리드아웃 회로(740)를 제어하도록 구성되고, 리드아웃 회로(740)는 픽셀의 신호 전압과 픽셀의 다음의 리셋 전압을 샘플하고, 그것들 사이의 차이를 출력한다. 추가적으로, 제어기(770)는 픽셀 어레이(710)의 픽셀들로 로우 선택 신호들의 인가를 제어하도록 구성되고, 그로 인해, 픽셀 어레이(710)의 포토다이오드들로 오프셋의 추가(addition, 또는 덧셈)을 제어할 수 있다.
피드백 루프(780)는 리드아웃 회로(740)로부터 픽셀 어레이의 리셋 트랜지스터들의 게이트 단자들로 컬럼에 대하여 피드백 전압을 출력한다. 예를 들면, 도 8을 참조하여 하기에서 상세히 설명하기로 하며, 피드백 루프(780)는 기준 전압과 리드아웃 회로(740)로부터 입력되는 전압 사이의 비교에 따라 피드백 전압을 출력하는 연산 증폭기를 포함할 수 있다.
도 8은 본 발명의 실시예에 따른 이미지 센서를 도시한 회로도이다.
도 8을 참조하면, 본 발명의 실시예에 따른 액티브 픽셀(80), 컬럼 리드아웃 회로(870), 연산 증폭기(op-amp)(880), 및 피드백 라인(881)을 포함한 이미지 센서의 회로도이다. 컬럼 리드아웃 회로(870)는 도 7에 도시된 리드아웃 회로(740)에 따를 수 있고, 연산 증폭기(880)와 피드백 라인(881)은 도 7에 도시된 피드백 루프(780)에 따를 수 있다. 도 8에 따르면, 액티브 픽셀(80)은 포토다이오드(810), 커패시터(820), 리셋 트랜지스터(830), 소스 팔로워 트랜지스터(source follow transiter)(840), 로우 선택 트랜지스터(850), 및 플로팅 디퓨전 노드(floating diffusion node)(860)를 포함한다. 본 발명의 실시예에서, 포토다이오드(810)는 실리콘 포토다이오드(silicon photodiode) 또는 유기 포토다이오드(organic photodiode)일 수 있다. 하나 이상의 실시예들은 엘리먼트들의 이러한 조합으로 한정되지 않고, 더 적은 엘리먼트들을 포함 및/또는 추가적인 엘리먼트들을 포함할 수 있는 것으로 이해될 수 있다. 예를 들면, 다른 예시적인 실시예들에 따라, 커패시터(820)는 생락될 수 있다.
포토다이오드(810)는 입사 광선의 검출에 응답하여 전류를 생성하도록 구성되고, 하나의 예로서, 포토다이오드(810)는 제 2 로우 선택 신호(Rsel_bar(i))가 인가된 것을 통해 제 2 로우 선택 신호 라인(811)에 연결된 피-도핑 측(p-doped side)과 리셋 트랜지스터(830)의 드레인 단자와 소스 팔로워 트랜지스터(840)의 게이트 단자로 플로팅 디퓨전 노드(860)를 통해 연결되는 엔-도핑 측(n-doped side)의 피엔 접합(p-n junction)을 포함할 수 잇다. 이러한 경우, 포토다이오드가 광학 방사(optical radition)(즉, 빛(illumination))를 위해 노출될 때, 전자들은 p-도핑 측에서 n-도핑 측으로 흐른다.
커패시터(820)는 제 2 로우 선택 신호(Rsel_bar(i))가 인가되는 것을 통해 제 2 로우 선택 신호 라인(811)에 연결된 커패시터(820)의 보텀 플레이트(bottom plate)가 배치되고, 포토다이오드(810)의 노출된 측면(예를 들면, 피-도핑 측)에 연결된다. 이러한 경우, 커패시터(820)는 포토다이오드에 병렬로 배치될 수 있거나 생략, 예를 들면, 포토다이오드 자신의 단순한 기생 커패시턴스(parasitic capacitance)가 될 수 있다.
리셋 트랜지스터(830)의 게이트 단자(830)는 피드백 라인(881)에 연결되는 반면, 리셋 트랜지스터(830)의 소스 단자는 기준 전압 라인(835)에 연결된다. 그러한, 픽셀 리셋 동안 리셋 게이트 전압은 피드백 루프(780)를 사용하여 제어된다. 예를 들면, 포지티브(positive) 리셋 전압이 피드백 루프(780)를 통해 리셋 트랜지스터(830)의 게이트 단자에 인가되면, 리셋 트랜지스터(830)는 턴 온되고, 노드(860)가 리셋 전압으로 설정되는 그러한 픽셀 출력 라인(871)은 Vref_rst와 같은 동일한 전압을 갖는다.
소스 팔로워 트랜지스터(840)는 픽셀 출력 라인(871)로의 노드(860)의 전압을 버퍼한다. 상술한 바와 같이, 소스 팔로워 트랜지스터(840)의 게이트 단자는 플로팅 디퓨전 노드(860)을 통해 포토다이오드(810)에 접속된다.
로우 선택 트랜지스터(850)의 드레인 단자는 출력을 위한 픽셀의 특정 로우를 선택하기 위해 소스 팔로워 트랜지스터(840)의 소스 단자에 연결된다. 더욱이, 로우 선택 트랜지스터(850)의 게이트 단자는 제 1 로우 선택 신호(Rsel(i))가 인가되는 제 1 로우 선택 신호 라인(851)에 연결된다. 배치된 액티브 픽셀(80) 내의 특정한 로우는 리딩 아웃을 위해 선택되고, 제 1 로우 선택 신호는 로우 선택 트랜지스터(850)(예를 들면, 제 1 로우 선택 신호(Rsel(i))가 하이 상태를 가짐)) 상에 턴 온을 위해 인가된다. 이러한 경우, 픽셀 전압은 픽셀 출력 라인(871)을 통해 컬럼 리드아웃 회로(870)에 의해 리드아웃한다. 픽셀 출력 라인(871)은 컬럼 리드아웃 회로(870)와 연산 증폭기(880)을 위해 로우 선택 트랜지스터(850)의 소스 단자에 연결된다.
본 발명의 예시적인 실시예에 따른 CMOS 이미징 센서는 리셋 게이트 전압을 제어하기 위해 피드백 라인(881)과 연산 증폭기(880)(예를 들면, 비교기)을 사용하고, 그로 인해, 연산 증폭기(880)의 이득(gain)에 의해 kTC 노이즈를 감소한다. 연산 증폭기(880)는 기준 전압 라인에 연결된 포지티브(+) 단자(positive terminal)와 픽셀 출력 라인(871)에 연결된 네거티브(-) 단자(negative termianl)fmf 포함한다. 연산 증폭기(880)는 양의 단자로 입력된 기준 전압(Vref_rst)와 픽셀 출력 라인(871)으로부터 네거티브 단자로 입력된 전압 간의 비교에 따라 전압을 출력한다. 이러한 출력 전압은 리셋 트랜지스터(830)의 게이트 단자로 리셋 게이트 전압으로 인가될 수 있다. 피드백 증폭기의 이득을 가정하면, 픽셀의 포토다이오드에서 노이즈 전력(noise power)은 하기의 수학식 1과 같이 나타낼 수 있다.
Figure pat00001
여기서, GSF, GAMP, GRSTG, 및 GRSTD는 소스 팔로워, 증폭기의 이득, 게이트로부터 소스로의 리셋 트랜지스터의 이득, 드레인으로부터 소스로의 리셋 트랜지스터의 이득이고,
Figure pat00002
는 리셋 kTC 노이즈이고,
Figure pat00003
는 피드백 증폭기의 입력에 따른 노이즈이다. 이러한 경우, kTC 노이즈는 증폭기 이득에 의해 주로 감소되고, 이득이 더 높을수록, 노이즈 감소가 더 크다.
한편, 동일한 컬럼 내 리셋 트랜지스터(830)의 모든 게이트 단자들로 인가되는 리셋 게이트 전압에도 불구하고, 한번에 픽셀 어레이(710)의 하나의 로우의 리셋을 위해, 본 발명의 예시적인 실시예에 따른 액티브 픽셀(80)은 추가적인 트랜지스터를 필요로 하지 않는다. 오히려, 리셋은 포토다이오드들(810)로 선택적으로 유입되는 오프셋에 의해 제어된다. 특히, 리딩 아웃을 위해 선택되지 않은 로우들을 위해, 오프셋은 리셋 게이트 전압에도 불구하고, 포토다이오드들(810)이 리셋되는 것으로부터 방지하기 위해 포토다이오드들(810)에 더해질 수 있다. 이와 달리, 선택된 로우를 위해, 오프셋은 더해지지 않는다. 그로 인해, 리셋이 허용된다. 오프셋의 선택적 유입(selective introduction)는 제 2 로우 선택 신호(Rsel_bar(i))에 의해 제어되고, 제 1 로우 선택 신호(Rsel(i))의 역수일 수도 있다.
더 상세히 설명하면, 위에서 기술된, 액티브 픽셀(80)이 배치된 특정 로우(i)가 리딩 아웃을 위해 선택될 때, 제 1 로우 선택 신호(Rsel(i))는 로우 선택 트랜지스터(850)(예를 들면, 제 1 로우 선택 신호(Rsel(i))가 하이 상태를 가짐)의 턴 온을 위해 인가된다. 추가적으로, 본 발명의 예시적인 실시예에 따르면, 특정 로우가 리딩 아웃을 위해 선택될 때, 제 2 로우 선택 신호(Rsel_bar(i))는 포토다이오드(810)(예를 들면, 제 2 로우 선택 신호(Rsel_bar(i))가 로우 상태를 가짐)로 오프셋을 더하지 않기 위해 동일한 로우 내 커패시터(820)의 보텀 플레이트로 인가된다. 따라서, 이러한 경우, 액티브 픽셀(80)은 리셋 게이트 전압이 피드백 루프(780)로부터 리셋 트랜지스터(830)로 인가되기 위한 리셋 게이트에 따라 리셋되는 것이 허용된다.
한편, 배치된 액티브 픽셀 내 특정 로우(i)가 리딩 아웃을 위해 선택되지 않으면, 제 1 로우 선택 신호(Rsel(i))는 로우 선택 트랜지스터(850)(예를 들면, 제 1 로우 선택 신호(Rsel(i))가 로우 상태)의 턴 오프를 인가한다. 추가적으로, 본 발명의 예시적인 실시예에 따르면, 제 1 로우 선택 신호(Rsel_bar(i))는 포토다이오드(810)(예를 들면, 제 2 로우 선택 신호(Rsel_bar(i))가 하이 상태를 가짐)로 오프셋을 추가하도록 커패시터(820)의 보텀 플레이트에 인가된다. 따라서, 이러한 경우, 액티브 픽셀(80)은 피드백 루프(780)로부터 리셋 트랜지스터로 인가되는 리셋 게이트 전압에도 불구하고, 리셋 되는 것으로부터 방지될 수 있다. 즉, 제 2 로우 선택 신호(Rsel_bar(i))는 포토다이오드(810)로 오프셋을 더함으로써, 커패시터(820)의 보텀 플레이트로 인가된다. 따라서, 제 2 로우 선택 신호 라인(811)을 통해 인가된 제 2 로우 선택 신호(Rsel_bar(i))는 리셋 게이트 전압이 하이일 때, 비선택된 픽셀들을 리셋되는 것으로부터 방지한다.
도 9는 본 발명의 다른 실시예에 따른 이미지 센서를 도시한 회로도이다.
도 9를 참조하면, 다른 실시예에 따른 액티브 픽셀(80’), 컬럼 리드아웃 회로(870), 연산 증폭기(880), 피드백 라인(881)을 포함하는 회로도이다. 액티브 픽셀(80’)은 포토다이오드(810’), 커패시터(820’), 리셋 트랜지스터(830), 전하 센싱 트랜지스터(charge sensing transistor)(840), 로우 선택 트랜지스터(850), 및 플로팅 디퓨전 노드(860)을 포함한다. 본 발명의 예시적인 실시예에 따른 연산 증폭기(880), 피드백 라인(881), 리셋 트랜지스터(830), 전하 센싱 트랜지스터(840), 로우 선택 트랜지스터(850), 및 디퓨전 노드(860)는 도 8을 참조하여 상술한 것들과 유사하거나 대체로 유사할 수 있고, 그것에 대한 상세한 설명은 여기에서 반복되지 않는다.
도 8을 참조하여 상술한 예시적인 실시예들을 비교하면, 본 발명의 예시적인 실시예에 따라 도시되기 위해 노출된 포토다이오드(810’)는 제 2 로우 선택 신호 라인(811)에 연결되지 않는다. 더 상세히 설명하면, 포토다이오드(810’)의 애노드(anode)는 바이어스 전압(Vp)에 연결된다. 본 발명의 예시적인 실시예에서 포토다이오드(810’)는 유기포토다이오드 또는 포토다이오드 오프칩(off chip)의 또 다른 비실리콘 타입일 수 있다.
본 발명의 예시적인 실시예에 따른 커패시터(820’)가 커패시터(820‘)의 제 2 로우 선택 신호(Resl_bar(i))의 인가를 통해 보텀 플레이트가 제 2 로우 선택 신호 라인(811)에 연결되고, 커패시터(820)의 탑 플레이트(top plate)(820)가 플로팅 디퓨전 노드(860)에 연결되도록 배치된다. 이러한 경우, 커패시터(820’)로부터의 오프셋은 도 5를 참조하여 상술한 바와 같이 픽셀 리셋 제어를 위해 플로팅 디퓨전 노드(860)에 선택적으로 더해질 수 있다. 따라서, 제 2 로우 선택 신호 라인(811)을 통해 인가된 제 2 로우 선택 신호(Rsel_bar(i))는 리셋 게이트 전압이 하이(즉, 리셋 전압(Vrst)과 동일하거나 큰 전압(Vfd), 리셋이 발생하지 않음)일 때도, 리셋되는 것으로부터 비선택 픽셀들을 방지한다. 따라서, 본 발명의 예시적인 실시예에 따른 액티브 픽셀(80’)은 그것의 리셋을 제어하기 위해 추가 트랜지스터를 필요로 하지 않는다.
도 10은 본 발명의 실시예에 따른 이미지 센싱 방법을 도시한 순서도이다.
도 10을 참조하면, 예를 들면, 이미지 센싱 방법은 도 8과 도 9를 참조하여 상술한 이미징 센서에 대해 구현될 수 있다. S1010단계에서, 피드백 전압은 의사-CDS를 구현하는 픽셀의 리셋 트랜지스터의 게이트 단자에 인가된다. S1020단계에서, 픽셀이 리딩 아웃을 위해 선택되었는지를 결정한다.
만약, 픽셀이 리딩 아웃을 위해 선택되지 않으면(S1020단계에서 아니오), 제 1 로우 선택 신호는 로우 선택 트랜지스터를 턴 오프하기 위해 로우 선택 트랜지스터의 게이트 단자에 인가되고, 픽셀의 리셋을 방지하기 위해 S1030단계 내 픽셀의 포토다이오드로 오프셋을 더하기 위해 제 2 로우 선택 신호가 예를 들면, 커패시터로 인가된다. 이러한 경우, 제 1 로우 선택 신호는 하이 상태를 가질 수 있는 반면, 제 2 로우 선택 신호는 로우 상태를 가질 수 있다. 예를 들면, 제 2 로우 선택 신호는 제 1 로우 선택 신호의 반전으로 생성될 수 있다.
만약, 픽셀이 리딩 아웃을 위해 선택되면,(S1020단계에서 예), 제 1 로우 선택 신호는 로우 선택 트랜지스터를 턴 온하기 위해 로우 선택 트랜지스터의 게이트 단자에 인가되고, S1040단계 내 픽셀의 포토다이오드로 오프셋을 추가하지 않기 위해 제 2 로우 선택 신호는 캐패시터로 인가되고, 그로 인해 S1010단계에서 리셋 게이트로 인가되는 피드백 전압에 따라 픽셀의 리셋을 허용한다. 이러한 경우, 제 1 로우 선택 신호는 로우 상태를 가질 수 있는 반면에, 제 2 로우 선택 신호는 하이 상태를 가질 수 있다.
상술한 바와 같이, CMOS 이미지 센서의 픽셀의 종래기술의 의사 CDS에서, 열 노이즈는 상관되지 않은 의사 CDS 리드아웃 내 신호 전압과 리셋 전압의 열 노이즈 구성성분들로부터 감소하지 않는다. 그러나 본 발명의 실시예에 따르면, 의사 CDS가 구현된 픽셀의 리셋 게이트로 피드백 전압의 인가에 의해 열 노이즈는 감소된다. 더욱이, 픽셀의 영역의 증가없이(즉, 추가 트랜지스터를 필요로 하지 않고) 픽셀의 의도되지 않은 리셋을 방지할 수 있고, 오프셋이 픽셀의 포토다이오드로 선택적으로 더해진다.
본 발명의 실시예들은 컴퓨터-읽기가능 기록 매체 상에 컴퓨터-읽기가능 코드로 임베디드될 수 있으나, 그것으로 한정되지 않는다. 컴퓨터-읽기가능 기록 매체(computer-readable recording medium)는 데이터를 저장할 수 있는 임의의 데이터 저장장치이고, 컴퓨터 시스템, 적어도 하나의 프로세서 등에 의해 이후 리드될 수 있다. 예시적으로, 컴퓨터-읽기가능 기록 매체는 롬(ROM: Read Only Memory), 램(RAM: Random Access Memory), 씨디-롬(CD-ROM)들, 자기 테이프(magnetic tapes), 플로피 디스크(floppy disk)들, 및 광 데이터 저장 장치(optical data storage device)들을 포함한다. 컴퓨터-읽기가능 기록 매체는 네트워크로 연결된 컴퓨터 시스템들 상에 분산될 수 있고, 컴퓨터-읽기가능 코드는 분산된 방식으로 저장되고 실행될 수 있다. 또한, 예시적인 실시예에서 캐리어 파형과 같이, 컴퓨터-읽기가능 전송 매체 상에서 전송된 컴퓨터 프로그램으로 쓰여질 수 있고, 프로그램들의 실행과 같은 일반적 사용 또는 특정 목적의 디지털 컴퓨터들로 구현되거나 수신될 수 있다.
더욱이, 예시적인 실시예들 내에서, 이미징 장치의 하나 이상의 상술된 구성 요소들은 회로, 프로세서, 마이크로 프로세서 등을 포함할 수 있고, 컴퓨터 읽기가능 매체(computer-readable medium) 내에 저장된 컴퓨터 프로그램(computer program)을 실행시킬 수 있는 것으로 이해될 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 4T 픽셀 300: 3T 픽셀
700: 이미징 장치 710: 픽셀 어레이
720: 로우 제어 730: 컬럼 제어
740: 리드아웃 회로 750: 아날로그 디지털 변환기(ADC)
770: 제어기 80, 80': 액티브 픽셀들
810, 810': 포토다이오드들 820, 820': 커패시터들
830: 리셋 트랜지스터 840: 소스 팔로워 트랜지스터
850: 로우 선택 트랜지스터 860: 플로팅 디퓨전 노드
870: 컬럼 리드아웃 회로 880: 연산 증폭기

Claims (10)

  1. 픽셀 리드아웃들에 대한 의사 상관된 이중 샘플링(CDS: correlated double sampling)을 구현하는 이미징 장치에 있어서,
    픽셀의 리셋을 제어하기 위한 리셋 트랜지스터, 리드아웃되는 픽셀의 선택을 제어하는 로우 선택 트랜지스터, 및 입사 광선에 응답하여 전류를 생성하도록 구성된 포토 다이오드를 포함하는 픽셀을 구비하는 픽셀 어레이;
    검출된 입사 광선에 근거하여, 상기 픽셀의 출력 신호를 픽셀 아웃 라인을 통해 리드아웃하기 위한 리드아웃 회로;
    상기 픽셀 아웃 라인으로부터 전압을 수신하고, 상기 수신된 전압에 근거하여 상기 리셋 트랜지스터의 게이트 터미널로 리셋 게이트 전압을 인가하는 피드백 루프; 및
    로우 선택 트랜지스터로 로우 선택 신호의 인가를 제어하여 상기 리드아웃되는 픽셀을 선택하고, 상기 리셋 게이트 전압이 상기 리셋 트랜지스터에 인가되더라도, 상기 픽셀이 리셋되는 것을 방지하기 위해 상기 포토다이오드의 오프셋을 선택적으로 더하는 제어기를 포함하는 이미징 장치.
  2. 제 1 항에 있어서,
    상기 픽셀은 3T 픽셀, 또는 의사-CDS 리드아웃을 사용하는 픽셀인 이미징 장치.
  3. 제 1 항에 있어서,
    상기 제어기는 상기 포토다이오드로 오프셋을 선택적으로 더하기 위해 상기 픽셀로 상기 로우 선택 신호를 반전한 신호의 인가를 제어하는 이미징 장치.
  4. 제 3 항에 있어서,
    상기 픽셀이 리드아웃되기 위해 선택되지 않을 때, 상기 제어기는 상기 로우 선택 트랜지스터를 턴 오프 하기 위한 제 1 상태를 갖는 로우 선택 신호를 인가하고, 상기 픽셀이 리셋되는 것을 방지하기 위해 상기 픽셀로 상기 제 1 상태와 반전되는 제 2 상태를 갖는 신호를 인가하고,
    상기 픽셀이 리드아웃되기 위해 선택될 때, 상기 제어기는 상기 로우 선택 트랜지스터를 턴 온 하기 위한 제 2 상태를 갖는 로우 선택 신호를 인가하고, 상기 픽셀이 리셋되는 것을 허용하기 위해 상기 픽셀로 상기 제 1 상태를 갖는 신호를 인가하는 이미징 장치.
  5. 제 3 항에 있어서,
    상기 픽셀은 커패시터를 더 포함하고,
    상기 커패시터는 상기 포토다이오드와 병렬로 배열되고,
    상기 제어기는 상기 포토다이오드로 오프셋을 선택적으로 추가하기 위해 상기 커패시터의 보텀 플레이트(bottom plate)로 신호 라인을 통해 상기 신호의 인가를 제어하는 이미징 장치.
  6. 제 5 항에 있어서,
    상기 픽셀은 픽셀 출력 트랜지스터와 노드를 더 포함하고,
    상기 포토다이오드는 노드를 통해 상기 리셋 트랜지스터의 드레인 단자에 연결되고, 상기 노드를 통해 상기 픽셀 출력 트랜지스터의 게이트 단자에 연결되고,
    상기 리셋 트랜지스터의 소스 단자는 기준 전압 라인에 연결되고,
    상기 로우 선택 트랜지스터의 드레인 단자는 상기 픽셀 출력 트랜지스터의 소스 단자, 상기 로우 선택 신호를 수신하는 로우 선택 트랜지스터의 게이트 단자, 픽셀 출력 라인에 연결된 로우 선택 트랜지스터의 소스 단자에 연결되는 이미징 장치.
  7. 제 6 항에 있어서,
    상기 커패시터의 탑 플레이트(top plate)는 노드와, 상기 포토다이오드에 연결되지 않은 신호 라인에 연결되는 이미징 장치.
  8. 제 1 항에 있어서,
    상기 로우 선택 트랜지스터는 상기 로우 선택 트랜지스터의 게이트 단자와 상기 피드백루프 사이의 추가적인 트랜지스터없이 상기 피드백 루프에 연결되는 이미징 장치.
  9. 제 1 항에 있어서,
    상기 피드백 루프는 기준 전압을 수신하기 위한 제 1 입력 단자와 픽셀 출력 라인으로부터 전압을 수신하기 위한 제 2 입력 단자를 포함한 연산 증폭기를 포함하고,
    상기 연산 증폭기는 상기 기준 전압과 상기 픽셀 출력 라인으로부터의 전압 사이의 비교에 따른 상기 리셋 게이트 전압을 출력하는 이미징 장치.
  10. 제 1 항에 있어서,
    상기 픽셀 어레이는 씨모스(CMOS: complementary metal-oxide-semiconductor) 이미지 센서 픽셀 어레이인 이미징 장치.
KR1020140177554A 2013-12-16 2014-12-10 피드백에 대한 리셋 노이즈 감소 KR20150070949A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361916551P 2013-12-16 2013-12-16
US61/916,551 2013-12-16
US14/481,460 2014-09-09
US14/481,460 US20150172573A1 (en) 2013-12-16 2014-09-09 Reset noise reduction with feedback

Publications (1)

Publication Number Publication Date
KR20150070949A true KR20150070949A (ko) 2015-06-25

Family

ID=53370037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140177554A KR20150070949A (ko) 2013-12-16 2014-12-10 피드백에 대한 리셋 노이즈 감소

Country Status (2)

Country Link
US (1) US20150172573A1 (ko)
KR (1) KR20150070949A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015182390A1 (ja) * 2014-05-26 2015-12-03 ソニー株式会社 信号処理装置、制御方法、撮像素子、並びに、電子機器
JP6646824B2 (ja) 2016-01-22 2020-02-14 パナソニックＩｐマネジメント株式会社 撮像装置
JP6886267B2 (ja) * 2016-10-13 2021-06-16 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像装置
KR20180060308A (ko) * 2016-11-28 2018-06-07 삼성전자주식회사 이미지 센서
US9888197B1 (en) * 2017-01-04 2018-02-06 Semiconductor Components Industries, Llc Methods and apparatus for a CMOS image sensor with an in-pixel amplifier
KR102573304B1 (ko) * 2018-06-27 2023-08-31 삼성전자 주식회사 이미지 센서, 픽셀 어레이 및 그 동작 방법
US10771723B2 (en) * 2018-11-06 2020-09-08 Semiconductor Components Industries, Llc Systems and methods for voltage settling
KR20200144405A (ko) 2019-06-18 2020-12-29 삼성전자주식회사 픽셀 어레이 및 이미지 센서

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6535247B1 (en) * 1998-05-19 2003-03-18 Pictos Technologies, Inc. Active pixel sensor with capacitorless correlated double sampling

Also Published As

Publication number Publication date
US20150172573A1 (en) 2015-06-18

Similar Documents

Publication Publication Date Title
KR20150070949A (ko) 피드백에 대한 리셋 노이즈 감소
TWI424742B (zh) 用於像素單元之高動態運作之方法及裝置
US9807323B2 (en) Pixel circuit with constant voltage biased photodiode and related imaging method
US9185313B2 (en) Solid-state imaging device, method of driving the same, signal processing method for the same, and imaging apparatus
US8174600B2 (en) Image sensing apparatus and imaging system
US10551721B2 (en) Radiation imaging apparatus, control method thereof and radiation imaging system
US20150189210A1 (en) Solid-state imaging apparatus and driving method therefor
US20130258151A1 (en) CMOS Image Sensors Implementing Full Frame Digital Correlated Double Sampling with Global Shutter
JP2009239442A (ja) イメージセンサおよびその駆動方法
US9332204B2 (en) AD conversion circuit and solid-state imaging device
JP2009194569A (ja) 光電変換装置及び撮像システム
US9143708B2 (en) Dual low voltage levels for control of transfer switch device in pixel array
US10645327B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US10007006B2 (en) Semiconductor photodetection device, radiation counting device, and control method of semiconductor photodetection device
JP5926772B2 (ja) スイッチングダイオードの光放射の変換を利用した光検出装置およびその方法
US9426391B2 (en) Solid-state imaging apparatus, method of controlling the same, and imaging system
US10051216B2 (en) Imaging apparatus and imaging method thereof using correlated double sampling
US9973716B2 (en) Reset noise reduction for pixel readout with pseudo correlated double sampling
US20120199723A1 (en) Solid-state imaging device
KR102160120B1 (ko) 샘플링 주기를 제어할 수 있는 샘플링 주기 제어 회로
KR20170067187A (ko) 픽셀 전원 노이즈 제거 장치 및 그 방법과, 그를 이용한 씨모스 이미지 센서
KR20090117192A (ko) 외부로부터 유입된 노이즈 성분을 제거할 수 있는아날로그-디지털 변환 장치, 및 상기 아날로그-디지털 변환장치를 구비하는 이미지 촬상 장치
KR101209506B1 (ko) 이미지 센서 및 그 동작 방법
KR20160121996A (ko) 전류 제어 기능을 가지는 픽셀 바이어싱 장치 및 그에 따른 씨모스 이미지 센서
US20200059612A1 (en) Pixel apparatus and cmos image sensor using the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid