JP3903361B2

JP3903361B2 - 固体撮像装置

Info

Publication number: JP3903361B2
Application number: JP22927299A
Authority: JP
Inventors: 浩司山野; 敏英渡辺; 俊久渡部; 雄一石黒
Original assignee: Japan Broadcasting Corp
Current assignee: Japan Broadcasting Corp
Priority date: 1999-08-13
Filing date: 1999-08-13
Publication date: 2007-04-11
Anticipated expiration: 2019-08-13
Also published as: JP2001054022A

Description

【０００１】
【発明の属する技術分野】
この発明は、固体撮像装置に係り、特に光電変換部の出力電圧がある期間内にしきい値を超えた回数と、入射光量によって蓄積時間を変化させて読み出した光電変換部の出力電圧とから、画素信号を構成することにより広いダイナミックレンジでの撮像を可能とした固体撮像装置に関するものである。
【０００２】
【従来の技術】
従来の技術として、２つの手法について述べる。
１つは光電変換部の出力電圧がしきい値を横切った回数を計数し、この計数された回数から画素値を構成する手法である。例えば、“ＡＷｉｄｅ−Ｄｙｎａｍｉｃ−Ｒａｎｇｅ，Ｌｏｗ−ＰｏｗｅｒＰｈｏｔｏｓｅｎｓｏｒＡｒｒａｙ",ＩＥＥＥＩｎｔｅｒｎａｔｉｏｎａｌＳｏｌｉｄ−ＳｔａｔｅＣｉｒｃｕｉｔｓＣｏｎｆｅｒｅｎｃｅ，ＴＰ１３．７，１９９４がある。図７はこの手法を実現するための画素の基本的な構成の例を示す。
【０００３】
フォトダイオード７１の出力電庄がしきい値電圧７２を横切ったときに比較回路７３はパルスを１つ出力７４する。このパルスによってリセットトランジスタ７５がオンになりフォトダイオードがリセットされる。上記動作は、図８の動作波形に示すように、例えば１フィールド期間に何度も反復されることになる。画素の出力は１フィールド期間内のパルスの数またはパルスの周波数として得られる。入射光量が大きければフォトダイオードの出力電圧はすぐにしきい値に達し、このため１フィールド期間のパルスの数は多くなる。逆に入射光量が小さければパルスの数は少なくなる。この手法において、例えばしきい値をフォトダイオードが飽和したときの出力電圧値に近い値に設定すれば、通常、リセット時の出力電圧と飽和時の出力電圧の比で決まるダイナミックレンジが、飽和時の出力電圧を超えて拡大される。
【０００４】
次に、露光時間を入射光量によって変化させて映像信号を広ダイナミックレンジ化する手法がある。これは例えば、“マルチ蓄積時間受光素子”，映像情報メディア学会誌Ｖｏｌ．５１，Ｎｏ．２，ｐｐ．２５６−２６２（１９９７）である。図９はフォトダイオードにおける蓄積時間と光電荷出力の関係を模式的に表している。この図を用いて第２の手法の基本概念を説明する。
【０００５】
蓄積時間は１，１／２，１／４，１／８，‥‥，１／１２８ととびとびに変化させている。図の中の一点はある蓄積時間における光電荷出力であり、その点と原点を結ぶ傾きが入射光強度に対応する。真っ暗のときはＡ０である。光を強くするとＡｌ方向に進む。Ａｌに達するとフォトダイオードは飽和するが、Ｂ０の位置に移動して飽和することなく、蓄積時間が１／２になり出力が半分になる。さらに光強度が大きくなるとＢｌに進み、Ｂｌに達するとＣ０に移動して蓄積時間は１／４になる。以下同様に光強度が大きくなると蓄積時間が１／１２８まで変化する。これによってダイナミックレンジは蓄積時間を１に固定する場合の１２８倍に広げることができる。
【０００６】
図１０にこの素子の回路構成を示す。回路は、蓄積時間を制御するために飽和検出に用いられるフォトダイオードａと、信号電荷として光電荷を検出するために用いられるフォトダイオードｂの２つのフォトダイオードを持つ。フォトダイオードａの出力はインバータにつながり、インバータの出力はラツチされる。ラツチ出力は蓄積時間制御パルスがハイレベルのときのみ変化する。蓄積時間制御パルスはそのフレームの開始から、１フレーム期間の２^n-8 倍の時間がそれぞれ経過した時刻に約１μｓの間ハイレベルにする。このときｎは１から８である。ランプ波形は各蓄積時間制御パルスがハイレベルになる時刻でそれぞれ異なった値をとるものとする。フォトダイオードの出力電圧がインバータのしきい値を越えたときインバータ出力はハイレベルになる。この直後の蓄積時間制御パルスによってインバータ出力はラッチされ、ラツチ出力はゲートａおよびゲートｂをオフにする。これによって容量ａには、インバータ出力がハイレベルになった直後の蓄積時間制御パルスの入力された時刻におけるフォトダイオードｂの蓄積電荷が、容量ｂにはランプ波形の電圧によって蓄積した電荷がそれぞれ保存される。これらをセル選択トランジスタを介して読み出すことによって、光電荷出力とその蓄積時間出力を得る。
【０００７】
【発明が解決しようとする課題】
しかしながら、前記光電変換部の出力電圧がしきい値を横切った回数を計数し、この計数された回数から画素値を構成する手法においては、パルスの数を計数する場合、映像信号で表現しうる明るさの階調数を多くするためには、階調数に応じた規模のカウンタが必要となる。例えば、撮像装置が出力する映像信号において、その明るさが２５６階調で表現されているとする。このとき、上記映像信号の１００倍のダイナミックレンジを持ち、かつ１００倍の階調数すなわち２５６００階調を持つ映像信号を得るためには、少なくとも１５ビットのカウンタが必要となる。このような大規模なカウンタは、センサアレイと同一シリコンチップ上に集積する場合、センサチップのチップ面積を増大させる原因となり、特に各画素内にそれぞれカウンタを持つ構成とする場合には開口率を大きくできない原因ともなる。また、この種の手法ではコンパレータの持つオフセット電圧のために、入射光量の最低検出レベルが大きくなり、感度が低くなるという欠点がある。
【０００８】
また、前記露光時間を入射光量によって変化させて映像信号を広ダイナミックレンジ化する手法においては、画素内に２つのフォトダイオードが必要なので、信号電荷として光電荷を蓄積するフォトダイオードの面積の画素面積に対する開口率を大きくすることが困難になる。
【０００９】
本発明の目的は上記の問題点に鑑みてなされたもので、光電変換部の出力電圧がしきい値を超えた回数と、入射光量によって蓄積時間を変化させて読み出された出力電圧とから、画素信号を構成することによって、カウンタのビット数を小さくしながら明るさの階調数を多くし、また、入射光量の最低検出レベルを小さくし、さらに、１画素内の光電変換部を１つにすることによって開口率を犠牲にすることなく、広いダイナミックレンジでの撮像を可能とする固体撮像装置を提供せんとするものである。
【００１０】
【課題を解決するための手段】
この日的を達成するため、請求項１に記載された第１の発明による固体撮像装置は、多数の画素を２次元アレイ状に配列した固体撮像素子と、多数の前記画素がそれぞれ有する光電変換手段の出力電圧および制御信号生成手段により出力された制御信号の回数の計数結果に基づいて画像信号を構成する画素信号構成手段とを少なくとも具備し、多数の前記画素はそれぞれ：光を電気信号に変換する光電変換手段と；該光電変換手段からの出力電圧と予め定められた値を有するしきい値とを比較し、出力電圧がそのしきい値を横切ったときに判定信号を出力する比較判定手段と；前記判定信号と予め定められた周期のパルス信号であるリセット信号との両者が入力されているとき、制御信号を出力する制御信号生成手段と；前記制御信号が入力されたときに前記光電変換手段を動作の初期状態にリセットするリセット手段と；前記制御信号が出力された回数を計数し計数結果を出力する計数手段とを具備することを特徴とする。
【００１１】
請求項２に記載された第２の発明による固体撮像装置は、前記第１の発明において、前記装置はさらに前記計数結果から重み係数αを計算する係数計算手段と、前記重み係数αと光電変換手段の出力電圧を乗算する乗算手段とを具備することを特徴とする。
【００１２】
請求項３に記載された第３の発明による固体撮像装置は、前記光電変換手段、前記比較判定手段、前記制御信号生成手段および前記リセット手段はそれぞれ光電変換素子、比較判定回路、制御信号生成回路およびリセット回路である、前記第１の発明または前記第２の発明において、前記計数手段は単位時間内に各前記画素が制御信号を出力する回数を計数するカウンタ回路であって、そのカウンタ回路が前記２次元画素アレイと同じ列数で同じ行数の２次元アレイに構成されたカウンタ回路アレイを有し、前記画素信号構成手段は各画素の前記光電変換素子からの出力と前記カウンタ回路アレイからの出力より画素値を構成する画素信号構成回路を有することを特徴とする。
【００１３】
請求項４に記載された第４の発明による固体撮像装置は、前記光電変換手段、前記比較判定手段、前記制御信号生成手段および前記リセット手段はそれぞれ光電変換素子、比較判定回路、制御信号生成回路およびリセット回路である、前記第１の発明または前記第２の発明において、多数の前記画素はそれぞれさらに当該画素の制御信号出力電圧を電流に変換する電圧・電流変換回路を具備するとともに、前記装置はさらに：前記電圧・電流変換回路出力の行方向および列方向の総和をそれぞれ読み出す行方向総和読み出し回路および列方向総和読み出し回路と；２つの総和読み出し回路の出力より制御信号を出力した画素を推定する総和解析回路と；総和解析回路の出力から各画素ごとに制御信号が出力された回数を計数するカウンタ回路であって、そのカウンタ回路が前記２次元画素アレイと同じ列数で同じ行数の２次元アレイに構成されたカウンタ回路アレイと；各画素の前記光電変換素子からの出力と前記カウンタ回路アレイからの出力より画素値を構成する画素信号構成回路とを具備することを特徴とする。
【００１４】
請求項５に記載された第５の発明による固体撮像装置は、前記光電変換手段、前記比較判定手段、前記制御信号生成手段および前記リセット手段はそれぞれ光電変換素子、比較判定回路、制御信号生成回路およびリセット回路である、前記第１の発明または前記第２の発明において、多数の前記画素はそれぞれさらに当該画素の制御信号出力電圧を電流に変換する電圧・電流変換回路を具備するとともに、前記装置はさらに：前記電圧・電流変換回路出力の行方向および列方向の総和をそれぞれ読み出す行方向総和読み出し回路および列方向総和読み出し回路と；前記行方向総和読み出し回路および前記列方向総和読み出し回路それぞれの出力を予め定められた期間加算し記憶する列方向加算回路および行方向加算回路と；２つの方向加算回路の出力からそれぞれの画素が前記予め定められた期間内に何回制御信号を出力したかを推定し出力する総和出力回路と；各画素の前記光電変換素子からの出力と前記総和出力回路からの出力より画素値を構成する画素信号構成回路とを具備することを特徴とする。
【００１５】
請求項６に記載された第６の発明による固体撮像装置は、多数の画素を２次元アレイ状に配列した固体撮像素子と、多数の前記画素がそれぞれ有する光電変換手段の出力電圧および制御信号生成手段により出力された制御信号のステップ数の計数結果に基づいて画像信号を構成する画素信号構成手段とを少なくとも具備し、多数の前記画素はそれぞれ：光を電気信号に変換する光電変換手段と；該光電変換手段からの出力電圧と予め定められた周期のパルス信号であるリセット信号に同期して１ステップずつ上昇するしきい値とを比較し、前記出力電圧がしきい値を横切ったときに判定信号を出力する比較判定手段と；前記判定信号と前記リセット信号との両者が入力されているとき、制御信号を出力する制御信号生成手段と；前記制御信号が入力されたときに前記光電変換手段を動作の初期状態にリセットするリセット手段と；前記制御信号が出力されたしきい値のステップ数を計数し計数結果を出力する計数手段とを具備することを特徴とする。
【００１６】
【発明の実施の形態】
図１は、本発明による一画素の一構成例を示す。この画素１０は２次元アレイ構造にするものであり、図はその１画素分を示す。画素はフォトダイオード１１、読み出しトランジスタ１２、比較回路１３、ＡＮＤ回路１４、リセットトランジスタ１５からなる。制御信号のパルスを計数するカウンタ回路と画素構成回路は画素の開口率を大きくする目的で画素アレイの外に構成する。
【００１７】
図１において、フォトダイオード１１の出力電圧は、読み出しトランジスタ１２に垂直走査信号１６が入力されたときに画素の外に出力１７される。比較回路１３はフォトダイオード１１の出力電圧としきい値１８を常時比較し、出力電庄がしきい値を越えたときにハイレベルの信号を出力する。ＡＮＤ回路１４では比較回路の出力とリセット信号２０が両方ともハイレベルである場合にハイレベルの制御信号を出力する。制御信号がハイレベルのときリセットトランジスタ１５がオンになる。リセットトランジスタがオンになった場合にはフォトダイオード１１はリセットされ、光電変換動作の初期状態の出力電圧に設定される。制御信号１９は制御信号出力として画素の外に出力される。しきい値１８は画素内で与えるが、画素外から設定することもできる。
【００１８】
図２に本発明による画素の動作波形の一例を示す。リセット信号２０は一定周期のパルス信号である。制御信号は、フォトダイオードの出力電庄がしきい値を越えた時刻の直後のリセットパルスと同じタイミングで出力される。垂直走査信号は、例えば１フレーム期間の終わりに１度だけ入力される。これによって出力される電圧は、１フレーム期間の最後の制御信号によってフォトダイオードがリセットされた時刻から、１フレーム期間の終わりの出力電圧読みだし時刻までに蓄積された光信号電荷によるものか、または制御信号が発生しない場合には１フレーム期間に蓄積された光信号電荷によるものである。この出力電圧の露光時間はリセット信号のパルスの周期と、制御信号パルスの発生の回数すなわち入射光量によって変化する。このような動作により、例えば被写体が明るい場合２１には多くの制御信号パルスが出力され、また出力電圧が出力される。暗い場合２２には制御信号パルスが無いか少なく、また出力電圧が出力される。
【００１９】
図３に本発明撮像装置３０の全体構成例を示す。本構成において、画素アレイは前記画素１０を２次元アレイ状に構成したものである。第１垂直走査回路３１、第１スイッチ回路３２および第１水平走査回路３３は、ラスタスキャンによって画素アレイ中の画素からフォトダイオード１１の出力電圧を１フレームの終わりに１回読み出すためのものである。第１リセット信号走査回路３４は画素に対して行ごとに１行目から最終行に向けて順次リセット信号を供給するためのものである。
【００２０】
カウンタ回路３５は、リセット信号がハイレベルのときに画素アレイの制御信号のパルス数を計数する。カウンタ回路アレイはこのカウンタ回路３５を画素アレイと同じ行数かつ同じ列数の２次元アレイ状に構成したものである。同一列にある画素の制御信号出力とカウンタ回路の制御信号入力はすべて接続されている。第２垂直走査回路３６、第２スイッチ回路３７および第２水平走査回路３８はラスタスキャンによって、カウンタ回路アレイ中のカウンタ回路３５から制御信号パルスの計数結果を１フレームの終わりに１回読み出すものである。第２リセット信号走査回路３９はカウンタ回路に対して行ごとに１行目から最終行に向けて順次リセット信号を供給するためのものである。
【００２１】
第１リセット信号走査回路３４と第２リセット信号走査回路３９は同じ時刻に、それぞれ画素アレイとカウンタ回路アレイの同じ行に対してリセットパルスを出力する。この動作によって制御信号の計数は列並列処理で実行される。すなわち、画素アレイ中の同じ行にある複数の画素の制御信号は、カウンタ回路アレイ中の画素アレイの行と同じ行の複数のカウンタ回路によって同時に計数される。複数の画素の制御信号を並列に計数するので、制御信号の高速な読み出しが可能となる利点がある。
【００２２】
画素信号構成回路４０は、読み出し時刻におけるフォトダイオードの出力電圧と１フレーム期間の制御信号のパルス数とから画素信号を構成し出力するものである。その構成例を図４に示す。係数計算回路４１はフォトダイオードの出力電圧ｖ４２と制御信号のパルス数ｎ４３から重み係数αを計算する。乗算回路４４はこの重み係数αと出力電圧ｖをかけ算して、画素信号Ｐ（＝α・ｖ）４５を出力する。
【００２３】
係数計算回路における係数αの計算方法の例を以下に示す。１フレーム期間内のリセットパルスのパルス数をＮ、しきい値をＱとする。ここでは１フレーム期間内の入射光量は変化しないと仮定する。重み係数αは、ｎ＝０のときα＝１とする。また、ｎ＞０のとき、αは表１から求める。表１において、ｋ＝０，１，２，‥‥，Ｎ−１であり、ａはＮをＮ−ｋで割ったあまりでありａ＝Ｎ％（Ｎ−ｋ）と表記する。このとき制御信号のパルス数ｎはＮをＮ−ｋで割った商と考えることができるのでｎ＝Ｎ／（Ｎ−ｋ）である。また、ａ＝０のとき、ｖの読み出し時刻にｖがリセットされないと仮定する。表１から、得られたｎとｖをともに満足するｋを求めαを決定する。
【００２４】
【表１】

【００２５】
本発明による固体撮像装置第２の構成例を図５に示す。図５において、画素は図１に示す画素であって、その構成および動作は前記実施例と同様である。また、水平走査回路５３、垂直走査回路５１およびスイッチ回路５２の動作も前述の実施例と同様である。各画素の制御信号出力は電圧・電流変換回路５４に接続している。画素アレイは、画素１０と電圧・電流変換回路５４の組を１つの構成単位として、この構成単位を２次元アレイ状に配置したものである。
【００２６】
画素アレイにおいて、全ての画素のリセット信号入力２０には同一のタイミングでリセット信号が入力されるようにする。それには例えば画素アレイは１つのリセット信号入力を持ち、この入力からの配線は画素アレイ内の全ての画素のリセット信号入力に接続する。このようなリセット信号のタイミングにすると制御信号１９の出力を許されるタイミングも全ての画素で同一となる。画素から制御信号が出力されたとき、各電圧・電流変換回路５４は列方向総和読み出し回路５５と行方向総和読み出し回路５６に対してそれぞれ一定の大きさの電流を出力する。制御信号１９の出力を許されるタイミングが同一なので、複数の電圧・電流変換回路からは同一のタイミングで電流が出力され、それらの電流は加算されることになる。結局、リセット信号が入力されるたびに、列方向総和読み出し回路５５では同一列に並ぶ画素のうち制御信号を出力した画素の総和に相当する電流値を各列についてそれぞれ得ることになり、行方向総和読み出し回路５６では同一行に並ぶ画素のうち制御信号を出力した画素の総和に相当する電流値を各行についてそれぞれ得ることになる。
【００２７】
列方向総和読み出し回路５５および行方向総和読み出し回路５６では電流の大きさを電庄の大きさに変換した後に出力する。総和解析回路５７では列方向総和読み出し回路５５および行方向総和読み出し回路５６からの出力により、制御信号を出力した画素の画素アレイ上でのＸＹアドレスを推定し出力する。カウンタ回路アレイ５８では総和解析回路５７からの出力より各画素が１フレーム期間内に制御信号を出力した回数を計数し出力する。画素信号構成回路５９については前述の画素信号構成回路４０と同様である。
【００２８】
本発明による固体撮像装置第３の構成例を図１１に示す。図１１において、画素１０、電圧・電流変換回路５４、水平走査回路５３、スイッチ回路５２、垂直走査回路５１、列方向総和読み出し回路５５、行方向総和読み出し回路５６、画素信号構成回路５９は図５図示第２の構成例と同様である。
列方向加算回路１１１および行方向加算回路１１２は、それぞれ列方向総和読み出し回路５５および行方向総和読み出し回路５６の出力を一定期間加算して出力するものである。総和解析回路１１３では列方向加算回路１１１および行方向加算回路１１２からの出力により、それぞれの画素がある一定期間内に何回制御信号を出力したかを推定し出力する。
【００２９】
総和解析回路１１３にて行う推定の難易を決定する要因の一つにリセット信号の入力タイミングがある。リセット信号の入力タイミングとしては例えば、一定の周波数でパルス状のリセット信号を与える。このとき列方向加算回路では同一列に並ぶ画素のうち制御信号を出力した画素の総和を１フレーム期間加算した値を各列について得るものとし、行方向加算回路では同一行に並ぶ画素のうち制御信号を出力した画素の総和を１フレーム期間加算した値を各行について得るものとする。総和解析回路ではこれらより各画素の制御信号の１フレーム期間内の出力回数を推定し１フレーム期間に一回出力する。
【００３０】
また、別のリセット信号の入力タイミングとしては例えば、１フレーム期間（１／３０秒）のはじめの１／１２０秒間においてはその期間の終わりに一度だけリセットパルスを入力し、残りの３／１２０秒間においては一定の周波数でパルス状のリセット信号を与える。このとき列方向加算回路では、同一列に並ぶ画素のうち制御信号を出力した画素の総和を、はじめの１／１２０秒間加算した値を各列について得てそれを出力し、また、残りの３／１２０秒間加算した値を各列について得てそれを出力する。行方向加算回路においても同様である。はじめの１／１２０秒間によって列方向加算回路および行方向加算回路によって得られる値は、しきい値レベルの４倍以上の画素信号を出力する画素の総和になる。総和解析回路でははじめの１／１２０秒間の値を用いてしきい値レベルの４倍以上かどうかを粗く推定した後に、残りの３／１２０秒間の値を用いて詳しい推定を行う。
【００３１】
次に計算機シミュレーションにより、本発明固体撮像装置によって得られる光電変換特性を求めた。このとき、１フレーム期間のリセットパルスのパルス数ＮをＮ＝１００、しきい値ＱをＱ＝１とした。また、フォトダイオードの蓄積電荷が蝕和したときの出力電圧を１として、そのときの入射光量を１とした。一例として入射光量１００までを計算した。シミュレーション結果を図６に示す。入射光量が１００まで増加する問に画素信号値も増加しており、従来の１００倍のダイナミックレンジを実現していることがわかる。
【００３２】
以上説明してきた本発明固体撮像装置の構成例ではしきい値は動作中すべて固定で、好適にはフォトダイオードの蓄積電荷の飽和時の出力電圧近傍に設定されてきたが、この形式では次に述べる不都合を生じる。すなわちフォトダイオードが飽和状態の出力電圧を１、リセットされたときの電圧を０とする。ここで例えば図１２（ａ）に示すように、しきい値を１とし単位蓄積時間に１０回のパルス状のリセット信号を加えるとする。このとき、単位蓄積時間に出力される制御信号を加算すれば、各画素において単位蓄積時間に何回しきい値を越えたかすなわち飽和したかを知ることができる。このときの被写体の明るさと飽和回数との関係を図１２（ｂ）に示す。フォトダイオードは明るさ１のときに単位蓄積時間に１回飽和するとしている。図１２（ｂ）より、被写体の明るさが１から１０まで変化するときに制御信号を加算して得られた飽和回数は１，２，３，５，１０回ととびとびにしか変化しないことがわかる。これはすなわちしきい値一定では、表現できる明るさの階調数が被写体の明るさの階調数に比べて少なくなることを意味している。
【００３３】
上述の問題を解決するには動作中しきい値を可変とする以下に述べる構成が提案される。図１３（ａ）に示すように、単位蓄積時間に１０回のパルス状のリセット信号を加えるときに、１回目のパルスではしきい値を１／１０、２回目のパルスではしきい値を２／１０、以下同様に１０回目では１０／１０となるようにする。このとき、１回目のパルスで論理値「１」の制御信号を出力した画素は、単位蓄積時間に１回以上飽和する画素がすべて含まれることになる。また同じく、２回目のパルスでは、単位蓄積時間に２回以上飽和する画素がすべて含まれる。３回目のパルスでは、３回以上飽和する画素と１回だけ飽和する画素の一部が含まれる。このように各パルスにおいて論理値「１」の制御信号を出力する画素が、単位蓄積時間に何回あるいは何回以上飽和するかはあらかじめ知ることができる。従って、各パルスにおける制御信号の出力の状態を統合することによって、各画素の単位蓄積時間の飽和回数を求めることができる。このようにして得られる被写体の明るさと飽和回数との関係を図１３（ｂ）に示す。図１３（ｂ）より、被写体の明るさが１から１０まで変化したときに飽和回数も１回から１０回まで明るさに合わせて変化することがみてとれる。
【００３４】
この方式を実現するための回路構成例を図１４に示す。図１４において、画素１０、画素アレイ、垂直走査回路３１、水平走査回路３３、スイッチ回路３２およびリセット信号走査回路３４は図３の構成例と同様である。１回目のリセットパルスが入力されたとき、セレクターはメモリ１の入力ヘ切り替えられる。メモリ１は１回目のリセットパルスにおいて各画素が出力する制御信号を論理値「０」または「１」として記憶する。同様に、２回目のリセットパルスのときはセレクターはメモリ２の入力へ切り替えられ、１０回目のときはメモリ１０の入力に切り替えられ、各メモリはその時に出力される制御信号をすべての画素について記憶する。飽和回数計算回路１４０では、メモリ１からメモリ１０までの内容を参照しながら、各画素が単位蓄積時間に何回飽和したかを計算し出力する。画素信号構成回路４０では、単位蓄積時間の飽和回数と、単位蓄積時間の終わりに一度読み出されるフォトダイオードの出力電庄とから画素信号を構成し出力する。
【００３５】
以上いくつかの実施例により本発明を説明してさたが、本発明はこれらに限定されることなく、特許請求の範囲に規定された発明の要旨内で各種の変形、変更の可能なことは当業者に自明であろう。
【００３６】
【発明の効果】
従来技術の光電変換部の出力電圧がしきい値を横切った回数から画素値を構成する手法では、明るさの階調数と同等の数が計数可能な規模のカウンタが必要であったが、本発明では、上述の条件においてカウンタ回路は０から１００までを計数できればよいので７ビットでよい。このとき明るさの階調数はフォトダイオードの出力電圧の読み出し時の分解能に依存しており、高性能なＡ／Ｄコンバータを使用することにより、十分な階調数を得ることができる。また、カウンタ回路は画素アレイの外に配置しているので画素の開口率を大きくできると予測される。また、本発明では被写体が暗い場合には制御信号のパルスは発生せず、従来のＣＭＯＳ型イメージセンサと同様にフォトダイオードの出力電圧を読み出し、それを画素値とする。したがって感度は従来型と同等となるので、前述の感度が低くなる欠点がない。
【００３７】
本発明はリセットパルス数を一定とした場合、フォトダイオードの出力電圧の読み出し時刻の直前の制御パルスの発生時刻から出力電圧の読み出し時刻までの時間は、入射光量が変化すると変化する。このことは前記表１においては、上記フォトダイオードの出力電圧の読み出し時刻の直前の制御パルスの発生時刻から出力電圧の読み出し時刻までの時間はａであり、入射光量が変化することはｋが変化することであって、リセットパルス数Ｎを一定としたとき、ｋの変化によってａが変化することからもわかる。この動作だけを考慮すると、本発明は前述の露光時間を入射光量によって変化させて映像信号を広ダイナミックレンジ化する手法と類似している。しかしながら、１画素の中にフォトダイオードを１つしか配置しないので前述の画素の開口率の問題は起こらない。
【図面の簡単な説明】
【図１】本発明による一画素の一構成例を示す図である。
【図２】本発明による画素の動作波形を示す図である。
【図３】本発明による固体撮像装置の一構成例を示す図である。
【図４】本発明による画素信号構成回路の一構成例を示す図である。
【図５】本発明による固体撮像装置第２の構成例を示す図である。
【図６】本発明による固体撮像装置の光電変換特性を示す図である。
【図７】従来の固体撮像装置一画素の一構成例を示す図である。
【図８】従来の固体撮像装置画素の動作波形を示す図である。
【図９】従来の固体撮像装置の動作原理の概念を示す図である。
【図１０】従来の固体撮像装置の構成を示す図である。
【図１１】本発明による固体撮像装置第３の構成例を示す図である。
【図１２】しきい値一定時の本発明固体撮像装置の動作を説明するための図である。
【図１３】しきい値可変時の本発明固体撮像装置の動作を説明するための図である。
【図１４】しきい値可変時の本発明固体撮像装置の構成を示す図である。
【符号の説明】
１０画素
１１フォトダイオード
１２読み出しトランジスタ
１３比較回路
１４ＡＮＤ回路
１５リセットトランジスタ
１６垂直走査信号
１７出力電圧
１８しきい値
１９制御信号
２０リセット信号
２１被写体が明るい場合のデータ
２２披写体が暗い場合のデータ
３０本発明固体撮像装置
３１第１垂直走査回路
３２第１スイッチ回路
３３第１水平走査回路
３４第１リセット信号走査回路
３５カウンタ回路
３６第２垂直走査回路
３７第２スイッチ回路
３８第２水平走査回路
３９第２リセット信号走査回路
４０画素信号構成回路
４１係数計算回路
４２フオトダイオードの出力電圧（ｖ）
４３制御信号のパルス数（ｎ）
４４乗算回路
４５画素信号（Ｐ＝α・ｖ）
５１垂直走査回路
５２スイッチ回路
５３水平走査回路
５４電圧・電流変換回路
５５列方向総和読み出し回路
５６行方向総和読み出し回路
５７総和解析回路
５８カウンタ回路アレイ
５９画素信号構成回路
７１フォトダイオード
７２しきい値
７３比較回路
７４パルス出力
７５リセットトランジスタ
１１１列方向加算回路
１１２行方向加算回路
１１３総和解析回路

Claims

多数の画素を２次元アレイ状に配列した固体撮像素子と、多数の前記画素がそれぞれ有する光電変換手段の出力電圧および制御信号生成手段により出力された制御信号の回数の計数結果に基づいて画像信号を構成する画素信号構成手段とを少なくとも具備し、
多数の前記画素はそれぞれ：光を電気信号に変換する光電変換手段と；該光電変換手段からの出力電庄と予め定められた値を有するしきい値とを比較し、出力電圧がそのしきい値を横切ったときに判定信号を出力する比較判定手段と；前記判定信号と予め定められた周期のパルス信号であるリセット信号との両者が入力されているとき、制御信号を出力する制御信号生成手段と；前記制御信号が入力されたときに前記光電変換手段を動作の初期状態にリセットするリセット手段と；前記制御信号が出力された回数を計数し計数結果を出力する計数手段とを具備することを特徴とする固体撮像装置。
請求項１記載の装置において、前記装置はさらに前記計数結果から重み係数を計算する係数計算手段と、前記重み係数と光電変換手段の出力電圧を乗算する乗算手段とを具備することを特徴とする固体撮像装置。
前記光電変換手段、前記比較判定手段、前記制御信号生成手段および前記リセット手段はそれぞれ光電変換素子、比較判定回路、制御信号生成回路およびリセット回路である請求項１または２記載の装置において、前記計数手段は単位時間内に各前記画素が制御信号を出力する回数を計数するカウンタ回路であって、そのカウンタ回路が前記２次元画素アレイと同じ列数で同じ行数の２次元アレイに構成されたカウンタ回路アレイを有し、前記画素信号構成手段は各画素の前記光電変換素子からの出力と前記カウンタ回路アレイからの出力より画素値を構成する画素信号構成回路を有することを特徴とする固体撮像装置。
前記光電変換手段、前記比較判定手段、前記制御信号生成手段および前記リセット手段はそれぞれ光電変換素子、比較判定回路、制御信号生成回路およびリセット回路である請求項１または２記載の装置において、多数の前記画素はそれぞれさらに当該画素の制御信号出力電圧を電流に変換する電圧・電流変換回路を具備するとともに、前記装置はさらに：前記電圧・電流変換回路出力の行方向および列方向の総和をそれぞれ読み出す行方向総和読み出し回路および列方向総和読み出し回路と；２つの総和読み出し回路の出力より制御信号を出力した画素を推定する総和解析回路と；総和解析回路の出力から各画素ごとに制御信号が出力された回数を計数するカウンタ回路であって、そのカウンタ回路が前記２次元画素アレイと同じ列数で同じ行数の２次元アレイに構成されたカウンタ回路アレイと；各画素の前記光電変換素子からの出力と前記カウンタ回路アレイからの出力より画素値を構成する画素信号構成回路とを具備することを特徴とする固体撮像装置。
前記光電変換手段、前記比較判定手段、前記制御信号生成手段および前記リセット手段はそれぞれ光電変換素子、比較判定回路、制御信号生成回路およびリセット回路である請求項１または２記載の装置において、多数の前記画素はそれぞれさらに当該画素の制御信号出力電圧を電流に変換する電圧・電流変換回路を具備するとともに、前記装置はさらに：前記電圧・電流変換回路出力の行方向および列方向の総和をそれぞれ読み出す行方向総和読み出し回路および列方向総和読み出し回路と；前記行方向総和読み出し回路および前記列方向総和読み出し回路それぞれの出力を予め定められた期間加算し記憶する列方向加算回路および行方向加算回路と；２つの方向加算回路の出力からそれぞれの画素が前記予め定められた期間内に何回制御信号を出力したかを推定し出力する総和出力回路と；各画素の前記光電変換素子からの出力と前記総和出力回路からの出力より画素値を構成する画素信号構成回路とを具備することを特徴とする固体撮像装置。
多数の画素を２次元アレイ状に配列した固体撮像素子と、多数の前記画素がそれぞれ有する光電変換手段の出力電圧および制御信号生成手段により出力された制御信号のステップ数の計数結果に基づいて画像信号を構成する画素信号構成手段とを少なくとも具備し、
多数の前記画素はそれぞれ：光を電気信号に変換する光電変換手段と；該光電変換手段からの出力電圧と予め定められた周期のパルス信号であるリセット信号に同期して１ステップずっ上昇するしきい値とを比較し、前記出力電圧がしきい値を横切ったときに判定信号を出力する比較判定手段と；前記判定信号と前記リセット信号との両者が入力されているとき、制御信号を出力する制御信号生成手段と；前記制御信号が入力されたときに前記光電変換手段を動作の初期状態にリセットするリセット手段と；前記制御信号が出力されたしきい値のステップ数を計数し計数結果を出力する計数手段とを具備することを特徴とする固体撮像装置。