JPH0683398B2

JPH0683398B2 - 固体撮像装置

Info

Publication number: JPH0683398B2
Application number: JP59226683A
Authority: JP
Inventors: 宅哉今出; 実加藤
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1984-10-30
Filing date: 1984-10-30
Publication date: 1994-10-19
Anticipated expiration: 2009-10-19
Also published as: JPS61105979A

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は、デジタルビデオカメラやコンピユータの画像
入力装置などに用いて好適な固体撮像装置に関する。

〔発明の背景〕

従来の固体撮像装置は、S.Ohba外「MOS Imaging with R
andom Noise Suppresion」 Digest of ISSCC 84.Feb.19
84 p.26やH.Nabeyama外「ALL SOLID STATE COLOR CAMER
A WITH SINGLE-CHIP MOS IMAGER」 IEEE Tron CE.Vol C
E-27,Feb.1981 p.40-46などに記載されるように、アナ
ログ信号を出力するものである。そこで、かかる固体撮
像装置をデジタル化されたテレビジヨン信号を出力する
テレビジヨンカメラ（デジタルカメラ）に用いる場合、
あるいは、かかる固体撮像装置をコンピユータ機器の画
像入力装置に用いる場合、これらデジタルカメラや画像
入力装置に、固体撮像装置から出力されるアナログ信号
をデジタル化するためのアナログ−デジタル変換装置を
設けていた。

しかし、固体撮像装置から出力されるアナログ信号は非
常に広帯域であるために、これをデジタル化するために
は、大型で消費電力が大きく、非常に高速の高価なアナ
ログ−デジタル変換装置を必要とする。また、固体撮像
装置における電荷転送の段階やアナログ−デジタル変換
が行なわれる前の増幅段の段階で雑音などが混入してし
まうことから、デジタル化された信号のS/Nはアナログ
−デジタル変換前のアナログ信号のS/Nで決まつてしま
い、デジタル化による高S/N化を達成することができな
いという問題があつた。

〔発明の目的〕

本発明の目的は、上記の問題点を解消し、高S/Nのデジ
タル映像信号を出力するようにした固体撮像装置を提供
するにある。

〔発明の概要〕

この目的を達成するために、本発明は、光電変換素子を
有する受光部から水平転送部へ信号電荷を垂直転送する
に、比較的長い時間（約10μ秒）があることに着目し、
該信号電荷を垂直転送する垂直転送部にアナログ−デジ
タル変換手段を設け、該信号電荷をデジタル化して転送
時あるいは増幅器などの外部回路でのS/Nの劣化を防止
するようにした点に特徴がある。

ここで、かかるアナログ−デジタル変換手段の原理を第
２図を用いて説明する。

同図（Ａ）は“1"ビツトを出力する場合を示し、同図
（Ｂ）は“0"ビツトを出力する場合を示している。

２つの容器1,2を想定し、その数をデジタル化しようと
する試料（これが信号電荷に相当する）３が容器１に入
つており、また、容器２の容積は予じめ設定されてい
る。ここでは、容器２は４個の試料３が入ると満杯にな
る容積をもつものとする。さらに、第２図（Ａ），
（Ｂ）の段階（ａ）で示すように、第２図（Ａ）では、
容器１に６個の試料３が入つており、第２図（Ｂ）で
は、容器１に３個の試料が入つているものとする。

まず、段階（ｂ）に示すように、容器１に入つている試
料３を容器２に移す。容器２が満杯になつたら、容器２
に入りきらない試料３を容器１に残す。したがつて、段
階（ｃ）に示すように、第２図（Ａ）の場合には、容器
２には４個の試料３が入つて満杯となり、容器１には２
個の試料３が残る。これに対して、第２図（Ｂ）の場合
には、容器１に入つていた３個の試料３は全て容器２に
移り、容器１は空になつている。

以上の動作は、容器１に入つていた試料３の量が容器２
を満杯される量であるか否かを判定するためのものであ
り、この判定は容器１あるいは容器２の中身を検出する
ことによつて行なうことができる。

次に、段階（ｄ）に示すように、たとえば、容器１に試
料３が残つている場合には（第２図（Ａ））、容器２の
試料３が捨てて空にし、これとともに、“1"ビツトを発
生させる。また、容器１に試料３が残つていない場合に
は（第２図（Ｂ））、容器２の試料３を容器１に移し、
これとともに、“0"ビツトを発生させる。この結果、段
階（ｅ）に示すように、第２図（Ａ）では、容器１に２
個の試料３が残り、第２図（Ｂ）では、容器１に元の数
の３個の試料３が残る。

次に、容器２の容積を1/2とし（すなわち、試料３が２
個入ると満杯になる容積にする）、段階（ｂ）〜（ｄ）
の処理を行なうことにより、１つ下位のビツトが得られ
る。このようにして順次容器２の容積を半減し、それ毎
に段階（ｂ）〜（ｄ）の処理を行なうことにより、試料
３のデジタル化が達成できる。

かかるアナログ−デジタル変換の手法を具体的なハード
でもつて達成する場合、特に、次の２点を注意する必要
がある。

１）容器２の容積を外部から正確に可変コントロールす
ること。これにより、全ビツトにわたつて同じ回路を用
いて“0",“1"の判別が可能となり、回路の簡素化が達
成できる。（さもないと、各ビツト毎に容器２を設ける
必要がある）２）“1",“0"の判別を正確に行なうこと。容器1,2のい
ずれの中身でこの判別を行なう場合でも、判別誤差は１
デイジツト（デジタル化する際の最小単位）の1/2以下
にする必要がある。

〔発明の実施例〕

以下、本発明の実施例を図面によつて説明する。

第１図は本発明による固体撮像装置の一実施例を示す構
成図であつて、４は受光部、4₁は光電変換素子、4₂は垂
直ゲート、５は垂直走査回路、6₁,6₂,6₃は垂直信号線、
7₁,7₂,7₃は垂直ゲート線、8₁,8₂,8₃は電荷転送用ゲー
ト、9₁,9₂,9₃はアナログ−デジタル変換回路（以下、A/
D変換回路という）、10,11は水平転送用のCCD（Charge
Coupled Device）、10₁〜10₃,11₁〜11₃は水平転送用ゲ
ート、12₁〜12₃,13₁〜13₃,14₁〜14₃はゲート、C₁〜C₃は
コンデンサ、Ｔ_r1〜Ｔ_r3はトランジスタである。

同図において、受光部４には、光電変換素子4₁と垂直ゲ
ート4₂からなる絵素が複数個水平方向（図面上左右方
向）、垂直方向（図面上上下方向）に２次元マトリクス
状（ここでは、３桁３列のマトリクス状としている）に
配列されており、光電変換素子4₁には、受光部４に結像
された光学像の光量に応じた量の信号電荷が生ずる。各
垂直ゲート4₂はこれに接続された垂直ゲート線7₁,7₂,7₃
に垂直走査回路５から垂直ゲートパルスが供給されると
オンし、光電変換素子4₁に生じた信号電荷は垂直信号線
6₁,6₂,6₃に移る。

次に、ゲートパルスVDが供給されると、電荷転送用ゲー
ト8₁,8₂,8₃がオンし、垂直信号線6₁,6₂,6₃の信号電荷は
A/D変換回路9₁,9₂,9₃に転送される。A/D変換回路9₁,9₂,
9₃は、先に第２図で説明した原理にもとづいて信号電荷
をデジタル化する。

A/D変換回路9₁,9₂,9₃からは、１ビツトずつゲート12₁,1
2₂,12₃を介して水平転送用CCD10に、あるいは、さらに
ゲート13₁,13₂,13₃およびゲート14₁,14₂,14₃を介して水
平転送用CCD11に転送される。

ここでは、２個の水平転送用CCD11,12が設けられている
が、これは、A/D変換回路9₁〜9₃が夫々２ビツトのデジ
タル化を行なうものとし、夫々のビツトが別々の水平転
送用CCD10,11で並列に水平転送されるものとしているた
めである。したがつて、一般に、信号電荷をｎビツト
（但し、ｎは正整数）デジタル化する場合には、ｎ個の
水平転送用CCDを用いる。

また、垂直走査回路５からは、映像信号の水平ブランキ
ング期間内に垂直ゲートパルスが発生される。

そこで、まず、水平ブランキング期間に垂直走査回路５
から垂直ゲート線7₁に垂直ゲートパルスが供給される
と、このゲート線7₁に接続された垂直ゲート4₂が全てオ
ンし、この水平絵素列における全ての光電変換素子4₁の
信号電荷が夫々垂直信号線6₁,6₂,6₃に移される。次い
で、ゲートパルスVDが供給されて電荷転送用ゲート8₁,8
₂,8₃がオンし、垂直信号線6₁,6₂,6₃の信号電荷が夫々同
時にA/D変換回路9₁,9₂,9₃に転送され、A/D変換される。
A/D変換回路9₁,9₂,9₃からは夫々上位ビツトがゲート1
2₁,12₂,12₃を介して一旦水平転送用CCD10に転送され、
次いで、ゲート13₁,13₂,13₃およびゲート14₁,14₂,14₃を
介して水平転送用CCD11に転送される。

A/D変換器9₁,9₂,9₃から次の下位ビツトが出力される
と、これらのビツトは夫々ゲート12₁,12₂,12₃を介して
水平転送用CCD10に転送される。

次に、水平転送用CCD10,11には、クロツクφが供給さ
れ、このクロツクφが供給される毎に、デジタル化され
た信号電荷が順次水平転送される。したがつて、水平転
送用CCD10,11からはデジタル化された信号が得られる。

これらデジタル化された信号は、図示しない外部回路に
よつて処理され、デジタル化された映像信号が得られ
る。

以上はこの実施例の概略的な動作説明であり、A/D変換
回路9₁,9₂,9₃の説明をした後に、新ためてより詳細な動
作説明をする。

以上のように、この実施例では、固体撮像装置からデジ
タル信号が出力されるものであるから、固体撮像装置の
出力信号を処理する外部回路によつてデジタル信号が含
む情報のS/Nの劣化が生ずるようなことはない。

また、水平転送用CCD10,11に転送（すなわち、垂直転
送）される途中で信号電荷がA/D変換されるので、これ
ら水平転送用CCD10,11で発生する雑音による影響がな
い。

さらに、１つの信号電荷をA/D変換するに要する時間
は、水平ブランキング期間内に２水平絵素列の信号電荷
を読み出す２行同時読出しの場合、10/2＝５μ秒程度
に、また、水平ブランキング期間に１水平絵素列の信号
電荷を読出す場合には10μ秒程度に長くすることができ
る。これに対して、固体撮像装置から出力された映像信
号をA/D変換する場合には、１画素当り70n秒程度であ
る。したがつて、この実施例の場合には、１画素（１信
号電荷）当りのA/D変換に要する時間は、映像信号をA/D
変換する場合の約50〜100倍となり、低速のA/D変換回路
を用いることができる。

第３図は第１図のA/D変換回路9₁,9₂,9₃の一具体例を示
す回路図であつて、15は信号電荷の入力端子、16,17は
たとえばデプレシヨン形MOSトランジスタのゲートとチ
ヤンネルで形成したコンデンサ、18,19,20,21はｎチヤ
ンネルのMOSトランジスタ、22はインバータ、23はアン
ドゲート、24はデジタル信号の出力端子、25〜28,30は
電圧印加端子、29は電荷排出端子である。

同図において、コンデンサ16は第２図の容器１に相当
し、垂直信号線６（第１図）から入力端子15を介して供
給される信号電荷を一旦蓄える。コンデンサ17は第２図
の容器２に相当し、電圧印加端子28から印加される電圧
Ｃ_Ｂによつてその容量が変えられる。点ａのレベルは、
コンデンサ16に信号電荷が存在するときには、低くて
“0"であり、コンデンサ16に信号電荷が存在しないとき
には、高くて“1"である。この点ａのレベルはインバー
タ22で反転されてMOSトランジスタ18のゲートとアンド
ゲート23とに供給される。したがつて、コンデンサ16に
信号電荷があるときには、MOSトランジスタ18のポテン
シヤルは低くなる。また、コンデンサ16の信号電荷があ
るときに、電圧印加端子30に“1"（高レベル）の電圧Ｇ
_Ｃが印加されると、アンドゲート23の出力は“1"とな
り、出力端子24に“1"のビツトが得られる。

次に、この具体例の動作を各電圧の印加タイミングを示
す第４図および第３図の各部のポテンシヤルを示す第５
図を用いて説明する。

なお、第４図において、横軸は時間軸を表わし、縦軸は
各電圧の電圧値を表わしている。各電圧は次の値をとり
得る。但し、V₁〜J₉＞０である。

Ｃ_Ａ:V₇ Ｇ_Ａ:0,V₅,V₆（但し、V₆＞V₅）Ｇ_Ｂ:V₃,V₄（但し、V₄＞V₃）Ｃ_Ｂ:V₂,V₁,V₁/2,V₁/4,…… （但し、V₂＞V₁） D:V₈ Ｇ_Ｃ:0,V₉（但し、０（ｖ）が“0"でV₉（ｖ）が“1"で
ある）また、第５図は第４図の各時点t₁〜t₅における第３図の
各点ａ〜ｇのポテンシヤルを示すものであつて、31,32,
33,34は負電荷であり、特に、31は信号電荷である。第
５図（Ａ）は第２図（Ａ）に対応し、入力端子15からの
信号電荷31の量が多い場合であり、第５図（Ｂ）は第２
図（Ｂ）に対応し、入力端子15からの信号電荷の量が少
ない場合である。

さて、電圧印加端子25および電荷排出端子29には、夫々
V₇（ｖ）,V₈（ｖ）の一定の電圧Ｃ_Ａ,Dが印加されてい
る。時刻t₁においては、電圧Ｇ_Ａは０（ｖ）で点ｄ（MO
Sトランジスタ19）のポテンシヤルは高く、電圧Ｇ_ＢはV
₃（ｖ）と低くて電圧Ｃ_Ｂは０（ｖ）に設定され、点ｅ
（MOSトランジスタ20）と点ｂ（コンデンサ17）のポテ
ンシヤルは高くて等しく設定されている。また、電圧Ｇ
_Ｃは０（ｖ）であつて“0"である。かかる状態におい
て、入力端子15から信号電荷31が供給され、コンデンサ
16に蓄積される。この結果、点ａのポテンシヤルが低下
し、インバータ22の出力は“1"となつて点ｃ′（MOSト
ランジスタ18のゲート）の電位が高くなり、点ｃ（MOS
トランジスタ18）のポテンシヤルが低下するが、点ｄの
ポテンシヤルが高いため（さらに、点e,bのポテンシヤ
ルが高いため）、信号電荷31はコンデンサ17に転送され
ない。

次に、時刻t₂において、電圧Ｇ_ＡがV₆（ｖ）となつて点
ｄのポテンシヤルが充分低下し、電圧Ｇ_ＢがV₄（ｖ）と
なつて点ｅのポテンシヤルも低くなる。また、電圧Ｃ_Ｂ
もV₂（ｖ）となつて点ｂのポテンシヤルも低くなる。こ
れら点d,e,bのポテンシヤルはこの順に次第に低く、ま
た、いずれも点ａのポテンシヤルよりも低い。この結
果、コンデンサ16からコンデンサ17へ信号電荷31が転送
される。このとき、コンデンサ17が入力端子15からコン
デンサ16に送られた信号電荷31を全て蓄積できるよう
に、電圧Ｃ_Ｂによつて点ｂのポテンシヤルが設定され
る。また、コンデンサ16からコンデンサ17への信号電荷
の転送とともに、点ａのポテンシヤルが上昇し、これと
ともに、点ｃ′の電位が低下して点ｃのポテンシヤルが
上昇する。

コンデンサ17への信号電荷31の転送が完了して時刻t₃と
なると、電圧Ｇ_Ｂが元のV₃（ｖ）に設定されて点ｅのポ
テンシヤルが上昇し、また、電圧Ｃ_Ｂも低下してV
₁（ｖ）に設定され、点ｂのポテンシヤルが上昇する。
この状態で、コンデンサ17の容量が規定のものに設定さ
れたことになり、この容量が第２図の容器２の容積に相
当する。

このために、第５図（Ａ）に示すように、コンデンサ17
にこのときの容量以上の量の信号電荷31が転送されてき
たときには、コンデンサ17に入りきれない信号電荷31は
MOSトランジスタ20,19,18を介してコンデンサ16に転送
される。この転送を効率よく行なわせるために、電圧Ｇ
_ＡはV₅（ｖ）（但し、V₅＜V₆）に設定され、点ｄのポテ
ンシヤルを点ａのポテンシヤルよりも高く、点ｅのポテ
ンシヤルよりも低くなるようにする。また、電圧Ｇ_Ｃは
０（ｖ）で“0"であるから、アンドゲート23の出力は
“0"であり、点ｆ（MOSトランジスタ21）のポテンシヤ
ルは充分高くてコンデンサ17から電荷排出端子29への信
号電荷31の転送が阻止される。

また、第５図（Ｂ）に示すように、入力端子15からの信
号電荷31の量がコンデンサ17の容量よりも少ない場合に
は、全ての信号電荷31がそのままコンデンサ17に保持さ
れる。

そこで、第５図（Ａ）の場合には、コンデンサ16に信号
電荷31が再び蓄積されるので、点ａの電位が低くなつて
“0"となり、アンドゲート23にインバータ22から“1"の
信号が供給される。しかし、第５図（Ｂ）の場合には、
コンデンサ16に信号電荷がないから、アンドゲート23に
は、インバータ22から“0"の信号が供給される。

かかる状態で電圧Ｇ_ＣがV₉（ｖ）となつて“1"となると
（時刻t₄）、第５図（Ａ）の場合、アンドゲート23の出
力は“1"となり、出力端子24に“1"ビツトが得られると
ともに、点ｆのポテンシヤルが低くなる。これと同時
に、電圧Ｃ_Ｂが０（ｖ）となつて点ｂのポテンシヤルが
上昇し、点ｅのポテンシヤルと等しくなる。この場合、
点ｆのポテンシヤルは点b,eのポテンシヤルよりも低く
設定される。そこで、コンデンサ17の信号電荷31は全て
MOSトランジスタ20,21を介し、電荷排出端子29から排出
される。なお、このとき、コンデンサ17の信号電荷31が
コンデンサ16に転送されないように、電圧Ｇ_Ａは０
（ｖ）に設定され、点ｄのポテンシヤルが点b,eのポテ
ンシヤルよりも高くなるようにする。

第５図（Ｂ）の場合には、点ａの電位が高くインバータ
22の出力は“0"であるから、電圧Ｇ_ＣがV₉（ｖ）となつ
て“1"となつても、アンドゲート23の出力は“0"であ
る。したがつて、出力端子24には、“0"ビツトが得られ
る。また、点ｆのポテンシヤルは点b,eのポテンシヤル
よりも高く設定されるから、コンデンサ17にそのまま信
号電荷31が保持される。

次に、電圧Ｇ_Ｃが０（ｖ）となり、電圧Ｇ_ＡがV₅（ｖ）
となつて点ｄのポテンシヤルが点ａのポテンシヤルより
も高いが、点b,eのポテンシヤルよりも低くなる（時刻t
₅）。また、アンドゲート23の出力は“0"となり、点ｆ
のポテンシヤルは点b,eのポテンシヤルよりも高くな
る。

そこで、第５図（Ａ）の場合には、コンデンサ17に信号
電荷がないから、信号電荷の転送は生じないが、第５図
（Ｂ）の場合には、コンデンサ17に残つている信号電荷
31がMOSトランジスタ20,19,18を介してコンデンサ16に
転送される。

このようにして、出力端子24に最上位ビツトを生成する
ための動作が完了する。この一連の動作が行なわれる期
間Ｔ_AD1をA/D変換期間という。

次のビツトを生成するためのA/D変換期間Ｔ_AD2では、上
記の時刻t₂からの動作を繰り返えせばよいが、時刻t₃で
の状態として、電圧Ｃ_ＢをV₁/2（ｖ）に設定してコンデ
ンサ17の容量を、先の最上位ビツト生成時の容量の1/2
とする。かかる動作を行なわせるための各電圧の変化を
第４図で時刻t₂′,t₃′,t₄′,t₅′とともに示してい
る。

以下、同様にして、時刻t₂〜t₅の動作を必要な回数を繰
りかえし、かつ、コンデンサ16からコンデンサ17へ信号
電荷31を転送する毎に、電圧Ｃ_ＢをV₁/4,V₁/8,……と順
次変化させ、コンデンサ17の容量を順次半減していくこ
とにより、出力端子24から必要な数だけのビツトが順次
得られる。

ところで、第１図に示した各A/D変換回路9₁,9₂,9₃は以
上の構成をなして以上の動作を行なうものであるが、こ
れらのA/D変換回路9₁,9₂,9₃におけるコンデンサ17に容
量のバラツキがあると、その分だけA/D変換誤差が生ず
る。しかし、同一チツプ内では、マスク合わせ精度や酸
化膜厚のバラツキに起因する容量のバラツキは生じにく
いから、このバラツキを±0.1％に抑えることにより、
８ビツトのA/D変換に際しての変換誤差を1/2デイジツト
以下にすることができる。加工プロセス悪く、容量のバ
ラツキを充分抑えることができない場合には、固体撮像
装置の外部から、各垂直信号線毎に利得を変えるような
補正手段を設ければよい。

点a,b間および点ｂから点ｇ（電荷排出端子29）への信
号電荷の転送効率を良くする（たとえば、99.8％以上）
ことも、A/D変換精度を高めるために重要なことであ
る。このためには、コンデンサ16,17の容量を小さく設
計することも必要であるが、また、バイアス電荷を用い
る方法も有効である。すなわち、コンデンサ16からコン
デンサ17への信号電荷31の転送効率を高めるためには、
第４図において、時刻t₂,t₂′で電圧CB_Aを破線で示すよ
うに低くし、コンデンサ16の電荷32をバイアス電荷とし
て用いるとよい。また、コンデンサ17に転送された信号
電荷31を点ｇに効率よく転送するためには（第５図
（Ａ）の時刻t₄）、第４図において、時刻t₄,t₄′の直
前で電圧Ｄを破線で示すように低くして点ｇから外部電
圧34をバイアス電荷としてコンデンサ17に注入し、しか
る後、時刻t₄,t₄′でコンデンサ17から点ｇにこのバイ
アス電荷とともに信号電荷31を転送すればよい。

次に、時刻t₄,t₄′におけるコンデンサ16（点ａ）の信
号電荷31の検出能力について、第６図を用いて説明す
る。

同図において、横軸は点ａの電位α、縦軸は点ｃ′の電
位Ｖを表わし、横軸を拡大して示している。線l₁,l₂,l₃
はインバータ22の入出力特性を示し、線l₁が設計上の入
出力特性であつて、線l₁,l₃はその入出力特性のバラツ
キの上限、下限を示している。このバラツキの幅がΔ_１
である。このバラツキΔ_１は、インバータ22のドライバ
（このインバータ22は第１図におけるMOSトランジスタ8
₁′、８″によるインバータと同じ構成とすることがで
き、そのドライバは第１図のトランジスタ８′に相当す
る）のしきい値電圧のバラツキによるものである。

また、線m₂はMOSトランジスタ18の信号電荷転送後の設
計上のゲート・ソース電圧特性であり、線m₃,m₂はその
上限、下限を示しており、そのバラツキはΔ_２である。
このバラツキΔ_２は、MOSトランジスタ18のしきい値の
バラツキによるものである。さらに、線n₂はアンドゲー
ト23の設計上の論理的なしきい値電圧であつて、線n₃,n
₁はその上限、下限を示し、そのバラツキはΔ_３であ
る。

いま、インバータ22の入出力特性、MOSトランジスタ18
のゲート・ソース電圧（しきい値電圧）およびアンドゲ
ート23の論理的なしきい値電圧にバラツキがないとする
と、線l₂,m₂,n₂のみとなり、点ａに信号電荷31がないと
きには、点a,c′の電位は夫々線l₂,m₂の交点Ｓに対応し
たα_Ｓ,V_Ｓとなる。このとき、電位Ｖ_Ｓは線n₂を越えな
いようにし、この結果、電圧印加端子30からの電圧Ｇ_Ｃ
が“1"になつても、アンドゲート23の出力は“0"であ
る。

点ａに信号電荷31が供給されると、点ａの電位αは低下
し、これとともに、線l₂に応じて点ｃ′の電位Ｖは上昇
する。そして、この電位Ｖが線n₂を越えると、電圧Ｇ_Ｃ
が“1"となつたときに、アンドゲート23の出力は“1"と
なる。

ところが、先の説明のように、インバータ22の入出力特
性、MOSトランジスタ18のゲート・ソース電圧特性およ
びアンドゲート23の論理的なしきい値電圧にバラツキが
生ずる。しかし、かかるバラツキに対しても、当然点ａ
に信号電荷31がないときの点ｃ′の電位Ｖはアンドゲー
ト23のしきい値電圧を越えてはならない。

そこで、インバータ22のドライバのしきい値電圧Ｖ_t1が
バラツキの上限にあり、また、MOSトランジスタ18のし
きい値電圧Ｖ_t2もバラツキの上限にある場合、点ａに信
号電荷31がないとき、点a,c′の電位α,Vは夫々線l₃,m₃
の交点Ｗに対応したα_Ｗ,V_Ｗとなるが、この電位Ｖ_Ｗは
アンドゲート23の論理的なしきい値電圧のバラツキの下
限Ｖ_Ｘ（線n₁）を越えてはならない。したがつて、次の
条件を満足する必要がある。

Ｖ_Ｘ＞Ｖ_Ｗ ……（１）この条件は点a,b間の信号電荷の転送にバイアス電荷を
用いない場合の絶対条件であるが、点ａの信号電荷の検
出能力を高めるためには、点ａにわずかな信号電荷が存
在していても、点ｃ′の電位Ｖがアンドゲート23の論理
的なしきい値電圧を越える必要があり、このために、上
記（１）式を満す範囲でＶ_ＸとＶ_Ｗとが互いにほとんど
等しくなるように設計するのが好ましい。

一方、インバータ22のドライバのしきい値電圧Ｖ_t1とMO
Sトランジスタ18のしきい値電圧Ｖ_t2の夫々のバラツキ
が下限にあるときには、点ａに信号電荷31がないときの
点a,c′の電位は、夫々線l₁,m₁の交点Ｙに対応した
α_Ｙ,V_Ｙとなる。そこで、点ａに信号電荷が存在すると
して、この信号電荷が検出できるためには、この信号電
荷によつて点ｃ′の電位Ｖは線l₁,n₃の交点Ｚに対応し
た電位Ｖ_Ｚを越えなければならない。このとき、点ａの
電位はα_Ｚとなるが、このように、点ａでの検出可能な
信号電荷の最低電荷量qmmは点ａの電位をα_Ｙからα_Ｚ
に変化させる必要な量となる。この最低電荷量qmmはA/D
変換に際しての変換誤差を1/2デイジツト以下するよう
な量でなければならない。

ここで、信号電荷31を８ビツトにデジタル化する場合の
最低電荷量qmmを求める。この場合には、この最小電荷
量qmmは最大電荷量qmaxの0.2％以下でなければならな
い。

ここで、最大電荷量qmax: 0.05pC 点ａの容量： 0.02pF バラツキΔ₁,Δ₂,Δ₃: 0.1（ｖ）線l₁〜l₃の線形領域の利得G: −100 とすると、線m₁〜m₃の傾きは１、線l₁〜l₃の傾きは−10
0であるから、Ｖ_Ｗ−Ｖ_ＹΔ_１＋Δ_２ ……（２）となり、上記（１）式の条件の下でＶ_ＸＶ_Ｗとする
と、Ｖ_Ｚ＝Ｖ_Ｘ＋Δ_３および（２）式から、Ｖ_Ｚ−Ｖ_ＹΔ_１＋Δ_２＋Δ_３＝0.3（mv） …（３）となる。したがつて、となり、これに点ａの容量をかけることにより、 qmm＝0.00006pC となる。これは最大電荷量qmaxの0.12％であり、８ビツ
トのA/D変換で1/2デイジツト以下に変換誤差を抑えるこ
とができる。

以上の試算例からも明らかなように、点ａでの信号電荷
の検出能力を高めるためには、点ａでの容量を小さく設
定し、かつ、インバータ22の利得Ｇの絶対値を大きく
（すなわち、線l₁〜l₃の傾きを急峻に）することが必要
である。

なお、バラツキΔ_１〜Δ_３は主に不純物イオンの打込み
バラツキによつて生ずるが、同一チツプ内でのバラツキ
は、上記の仮定した値よりも充分小さい。また、線l₁〜
l₃の傾斜部と線n₁〜n₃とは、夫々インバータ22,アンド
ゲート23の低い方の電源電圧によつて平行にシフトさせ
ることができる。そこで、インバータ22,アンドゲート2
3の低い方の電源電圧の印加端子を外部に独立に取り出
し、チツプ毎に電源電圧を調整することにより、上記の
最小電荷量qmmを上記の値よりも充分小さく抑えること
ができる。

以上のように、信号電荷はA/D変換される。ところで、
１つの信号電荷についてA/D変換が完了すると、点ｂの
電位は時刻t₂〜t₅のサイクル毎にリセツトされるため
に、コンデンサ17に信号電荷が残ることはないが、点
ａ、すなわちコンデンサ16に信号電荷が不要な電荷とし
て残る。これは、A/D変換動作の最下位ビツトを得るた
めに、コンデンサ17に転送された信号電荷がコンデンサ
17を飽和させる量ではないとき、この信号電荷はコンデ
ンサ16に転送されてしまうし、また、コンデンサ17に入
りきれなかつた信号電荷もコンデンサ16に転送されてし
まうからである。

また、受光部４（第１図）では、半導体基板に生じた不
要な電荷が直接垂直信号線６（第１図）に入り込み、垂
直ゲートパルスによつて光電変換素子4₁（第１図）から
信号電荷が垂直信号線６に転送されると、この不要な電
荷と信号電荷とが加算され、再生画面に垂直なすじを生
じさせる。この現象を垂直スミアという。

そこで、A/D変換すべき信号電荷が入力端子15から転送
されてくる前にこれら不要な電荷を除くことが必要であ
り、このために点ａの電位を信号電荷が転送されてくる
前にリセツトする。

次に、このリセツト動作の一具体例を、第７図のタイミ
ングチヤートおよび第８図のポテンシヤル図を用いて説
明する。なお、第７図において、各電圧は第４図に示す
ものと同じであり、また、第８図は第７図の各時刻t₆〜
t₈での第３図の各点ａ〜ｇにおけるポテンシヤルを示し
ており、35は上記不要な電荷、33,34は第５図と同様の
コンデンサ17、点ｇの電荷である。

第４図および第５図で説明したA/D変換動作が完了する
と、電圧Ｇ_Ａは０（ｖ）、電圧Ｇ_ＢはV₃（ｖ）、電圧Ｃ
_Ｂは０（ｖ）、電圧Ｇ_Ｃは０（ｖ）に設定される。この
ように各電圧が設定された状態では、前のA/D変換され
た信号電荷の一部が点ａに残つている。そして、次に光
電変換素子4₁（第１図）から垂直信号線６（第１図）に
信号電荷が転送される直前に、垂直信号線６に蓄積され
ている垂直スミアを生ずる不要電荷を入力端子15を介し
てコンデンサ16に転送する。

この時刻がt₆であつて、点ａには、これらの不要な電荷
35が蓄積されている。

次いで、リセツト期間Ｔ_Ｒに入る。このリセツト期間Ｔ
_Ｒでは、まず、時刻t₇において、電圧Ｇ_ＡはV₆（ｖ）
に、電圧Ｇ_ＢはV₄（ｖ）に、電圧Ｃ_ＢはV₂（ｖ）に夫々
設定される。このために、点ｄ、点ｅ、点ｂの順にポテ
ンシヤルが低くなり、点ａの不要な電荷35はMOSトラン
ジスタ18,19,20を介して点ｂ（すなわち、コンデンサ1
7）に転送される。次に、時刻t₈で電圧Ｇ_Ａを０（ｖ）
に、電圧Ｇ_ＢをV₃（ｖ）に、電圧Ｃ_Ｂを０（ｖ）に夫々
戻し、不要な電荷35が点ａに戻らないようにする。これ
とともに、点ａでの電位を０（ｖ）としてインバータ22
の出力を“1"とし、また、電圧Ｇ_ＣをV₉（ｖ）の“1"と
してアンドゲート23の出力を“1"にする。このために、
点ｆのポテンシヤルは点b,eのポテンシヤルよりも低く
なり、点ｂにある不要な電荷35はMOSトランジスタ21を
介して電荷排出端子29から排出される。

このようにして、点ａがリセツトされて不要電荷が除か
れるが、この間、光電変換素子4₁から垂直信号線６（第
１図）に信号電荷の転送される。そして、リセツト期間
Ｔ_Ｒが終ると、この信号電荷が入力端子15から点ａに転
送され、先に説明したA/D変換動作が行なわれる。

なお、点ｂから点ｇへ不要電荷の転送効率を上げるため
には、電圧Ｄを第７図に点線で示すように下げることに
より、外部電荷34をバイアス電荷として用いればよい。

先に、第１図の動作を概略的に説明したが、ここで、第
９図のタイミングチヤートを用いて、より詳細な動作説
明をする。なお、第９図では、各電圧に対して前出の図
面に用いた符号を用いている。また、第９図において、
図面を簡明にするために、電圧Ｇ_Ａ,C_Ｂ,D（第４図，第
７図）を省いているが、リセツト期間Ｔ_Ｒと２度のA/D
変換期間Ｔ_AD1,T_AD2（この実施例では、２ビツトのデジ
タル化であるから、A/D変換期間は２回ある）に夫々、
先に説明したように値が変わることはいうまでもない。

水平ブランキング期間HBLにおいて、まず、電圧VDを高
電位して電荷転送用ゲート8₁,8₂,8₃をオンし、垂直信号
線6₁,6₂,6₃に蓄積されている垂直スミアを生ずる不要電
荷をA/D変換回路9₁,9₂,9₃の夫々のコンデンサ16（点
ａ）（第３図）に転送する。

次に、リセツト期間Ｔ_Ｒに入るわけであるが、第７図お
よび第８図で説明したように、第３図のコンデンサ16に
は、垂直信号線6₁,6₂,6₃から転送された不要電荷のほか
に、前の信号電荷のA/D変換後に残つた不要電荷も存在
しており、電圧Ｇ_Ｂを高電位にしてコンデンサ17（点
ｂ）に転送し、さらに、電圧Ｃ_Ｂを低電位に、電圧Ｇ_Ｃ
を高電位にしてこのコンデンサ17中の不要電荷を電荷排
出端子29（第３図）から排出する。

また、このリセツト期間Ｔ_Ｒに、垂直走査回路５からた
とえば垂直ゲート線7₃₃に高電位の垂直ゲートパルスVG
_ｎが供給され、この垂直ゲート線7₃に対応した水平絵素
列の全ての光電変換素子から夫々に対応した垂直信号線
6₁,6₂,6₃に信号電荷が転送され、上記のように、A/D変
換回路9₁,9₂,9₃のコンデンサ16（第３図）の不要電荷が
コンデンサ17（第３図）に転送されると、電圧VDが高レ
ベルとなつて電荷転送用ゲート8₁,8₂,8₃がオンし、垂直
信号線6₁,6₂,6₃の信号電荷が夫々A/D変換回路9₁,9₂,9₃
に転送される。

リセツト期間Ｔ_Ｂが完了し、A/D変換回路9₁,9₂,9₃への
信号電荷の転送が完了すると、第４図および第５図で説
明したように、１回目のA/D変換期間Ｔ_AD1に入り、電圧
Ｇ_Ｄが高電位になることにより、A/D変換回路9₁,9₂,9₃
から最初のビツト、すなわち、上位ビツトが出力され
る。これと同時に、電圧Ｇ_Ｄが高電位となつてトランジ
スタＴ_r1,T_r2,T_r3がオンし、これら上位ビツトは夫々コ
ンデンサC₁,C₂,C₃に転送される。

次いで、A/D変換回路9₁,9₂,9₃では、２回目のA/D変換期
間Ｔ_AD2に入る。そして、一方、電圧Ｇ_Ｅが高電位とな
つてゲート12₁,12₂,12₃がオンし、コンデンサC₁,C₂,C₃
に保持されている上位ビツトは水平転送用CCD10に転送
され、さらに、電圧Ｇ_Ｆ,G_Ｇが高電位となつてゲート13
₁,13₂,13₃およびゲート14₁,14₂,14₃がオンして水平転送
用CCD11に転送される。

そのうちに、A/D変換回路9₁,9₂,9₃からは次のビツト、
すなわち、下位ビツトが出力されてコンデンサC₁,C₂,C₃
に転送され、A/D変換期間Ｔ_AD2が完了する。そして、電
圧Ｇ_Ｅが高電位となつてトランジスタＴ_r1,T_r2,T_r3がオ
ンし、これら下位ビツトは夫々水平転送用CCD10に転送
される。この時点で水平ブランキング期間HBLが完了す
る。

そして、水平走査期間になると、水平転送用CCD10,11に
同時にクロツクφが供給され、上位ビツトと下位ビツト
とが平行して順次水平方向に転送され、水平転送用CCD1
0,11から並列のデジタル信号が得られる。

以上は、信号電荷を２ビツトにデジタル化する場合であ
つたが、これよりも多いビツト数でデジタル化する場合
には、水平転送用CCDの数を増やし、さらに、A/D変換期
間もさらに増やすだけで、同様の動作により、所定ビツ
ト数の並列デジタル信号を得ることができる。また、以
上は、１水平ブランキング期間に１水平絵素列の信号電
荷を読み出すものであつたが、１水平ブランキング期間
に２つの水平絵素列の信号電荷を読み出す、いわゆる２
行同時読出し方式の場合には、垂直ゲート線7₃に対する
水平絵素列の信号電荷をA/D変換して水平転送用CCD10,1
1に転送した後、水平転送用CCD10,11の夫々のビツトを
水平方向に１段だけシフトし、次に、垂直ゲート線7₂に
対応した水平絵素列の信号電荷について同様にA/D変換
し、得られたビツトを夫々水平転送用CCD10,11に転送し
て２つの水平絵素列のデジタル化された信号電荷を同時
に水平方向に転送すればよい。

ところで、以上説明した実施例では、水平方向の信号電
荷転送にCCDを用いており、ビツト数に応じてCCDの数を
増やす必要がある。もともとこのタイプの固体撮像装置
では、低雑音化のためにCCDを用いているのであるが、
上記のように、水平転送部の前の垂直転送部でデジタル
化する場合、水平転送部以降に生ずる雑音を考慮する必
要がない。このことから、水平転送部にCCDを用いるこ
とは必ずしも必要ではなく、水平転送部の簡略化がはか
れて回路規模の縮小を実現できる。

第10図はかかる観点にもとづく本発明による固体撮像装
置の他の実施例を示す構成図であつて、36は水平走査回
路、37,38はコンデンサ、39〜42はｎチヤンネルのMOSト
ランジスタ、43,44は出力端子、45,46は負荷抵抗、47は
電圧源、48,49は水平信号線であり、第１図に対応する
部分には同一符号をつけて重複する説明は省略する。

この実施例でも、２ビツトのデジタル化する場合につい
て説明する。また、信号電荷をデジタル化するA/D変換
回路9₁,9₂,9₃までは、構成および動作が第１図で示した
先の実施例と同様である。

ここで、第11図のタイミングチヤートを用いてこの実施
例の動作を説明する。

先の実施例で説明したように、リセツト期間Ｔ_ＲA/D変
換回路9₁,9₂,9₃のコンデンサ16（第３図）がリセツトさ
れ、その後、１回目のA/D変換期間Ｔ_AD1で上位ビツトが
A/D変換回路9₁,9₂,9₃から出力されるが、A/D変換回路9₃
から出力される上位ビツトについて説明すると、電圧Ｇ
_Ｈが高電位となつてMOSトランジスタ40がオンし、この
上位ビツトはコンデンサ38に蓄積される。これでもつて
１回目のA/D変換期間Ｔ_AD1が完了する。

次に、２回目のA/D変換期間Ｔ_AD2でA/D変換回路9₃から
下位ビツトが出力されると、電圧Ｇ_Ｉが高電位となつて
MOSトランジスタ39がオンし、この下位ビツトがコンデ
ンサ37に蓄積される。これでもつて２回目のA/D変換期
間Ｔ_AD2が完了し、また、水平ブランキング期間HBLが完
了する。

水平走査期間では、まず、水平走査回路36からMOSトラ
ンジスタ41,42に水平ゲートパルスHG_ｎが供給され、MOS
トランジスタ41,42がオンする。これにともなつて、コ
ンデンサ38に蓄積されている上位ビツトがMOSトランジ
スタ42を介して水平信号線48に転送され、同時に、コン
デンサ37に蓄積されている下位ビツトがMOSトランジス
タ41を介して水平信号線49に転送される。そして、これ
ら上，下位ビツトは水平信号線48,49で水平方向に転送
される。

次に、水平走査回路36は水平ゲートパルスHG_ｎ＋１を出
力し、同様にして、A/D変換回路9₂で得られた上位，下
位ビツトを夫々水平信号線48,49に転送して水平方向に
転送させ、次いで、水平走査回路36は水平ゲートパルス
HG_ｎ＋２を出力して、同様に、A/D変換回路9₁で得られ
た上位，下位ビツトを水平方向に転送させる。

したがつて、出力端子43,44に並列のデジタル信号が得
られる。

この実施例は、ビツト数を増すことにより、各A/D変換
回路9₁,9₂,9₃の出力側に、１ビツト当り、MOSトランジ
スタが２個（MOSトランジスタ39,41に相当する）とコン
デンサが１個（コンデンサ37に相当）が増加し、また、
水平信号線も増加したビツト数だけ増加するが、CCDを
増加したビツト数だけ増加させることよりも、回路規模
は増大化しない。

第12図は本発明による固体撮像装置のさらに他の実施例
を示す構成図であつて、48₁,48₂,48₃は垂直転送用のCCD
であり、第10図に対応する部分には同一符号をつけて重
複する説明は省略する。

この実施例は、第10図に示した実施例において、信号電
荷の垂直方向への転送に垂直信号線6₁,6₂,6₃を用いてい
たのを、これらに代えてCCD48₁,48₂,48₃を用い、さらに
低雑音化をはかつたものである。

この実施例の動作を第13図に示すタイミングチヤートを
用いて説明すると、まず、垂直ブランキング期間、クロ
ツクφ_Ａ，φ_Ｂを非常に高い電圧として、受光部４の全
ての光電変換素子4₁の信号電荷を夫々の対応するCCD4
8₁,48₂,48₃に同時に転送する（以上の動作は、第13図に
示していない）。

次に、垂直走査期間になると、まず、A/D変換回路9₁,
9₂,9₃のコンデンサ16（第３図）を先に説明したように
リセツトし（リセツト期間Ｔ_Ｒ）、次いで、上記よりも
低い電位のクロツクφ_Ａ，φ_Ｂにより、CCD48₁,48₂,48₃
の各信号電荷を矢印方向（垂直方向）に１段シフトし
て、最初の水平絵素列の信号電荷を夫々A/D変換回路9₁,
9₂,9₃に転送する。そして、先の実施例と同様に、これ
ら信号電荷はA/D変換されて水平信号線48,49を水平転送
される。

次に、クロツクφ_Ａ，φ_Ｂにより、CCD48₁,48₂,48₃の信
号電荷が矢印方向に１段シフトされ、次の水平絵素列の
信号電荷がA/D変換回路9₁,9₂,9₃に転送されて同様の処
理がなされる。以下同様にして、水平ブランキング期間
HBL毎に、クロツクφ_Ａ，φ_Ｂにより、CCD48₁,48₂,48₃
の信号電荷は１段ずつ矢印方向にシフトされ、１水平絵
素の信号電荷毎のA/D変換，水平転送が行なわれる。

以上説明した夫々の実施例においては、ダイナミツクA/
D変換を容易に行なうことができる。これは、たとえ
ば、第３図における電圧印加端子28を介して外部から印
加される電圧Ｃ_Ｂにより、デジタル化における変換利得
を変えるようにして行なうものであるが、以下、この点
について、第14図（Ａ），（Ｂ）を用いて説明する。

第14図（Ａ）は電圧Ｃ_Ｂの発生装置の一具体例を示す回
路図であつて、49はパルス発生回路、50,51は電圧印加
端子、52は出力端子、53〜62はスイツチング用のMOSト
ランジスタ、63〜70は抵抗、71〜78はコンデンサであ
る。

この具体例は８ビツトのデジタル化を例としたものであ
る。また、各電圧値V₁,V₂は第４図などに示した電圧値V
₁,V₂と同じである。

第14図（Ａ）において、電圧印加端子50には、V₂（ｖ）
の電圧が、また、電圧印加端子51にはV₁（ｖ）の電圧が
印加されている。電圧印加端子51と接地端子間には、抵
抗63〜70が直列に接続され、抵抗63〜70の夫々の接続点
で、図示するように、正確に順次V₁/2,V₁/4,……,V₁/12
8（ｖ）の電圧が得られるように、各抵抗63〜70の抵抗
値が正確なトリミングなどによつて所定の値に正確に設
定されている。

電圧印加端子50はMOSトランジスタ53を介して出力端子5
2に接続され、電圧印加端子51はMOSトランジスタ54を介
して出力端子52に接続され、また、抵抗63,64の接続
点、抵抗64,65の接続点、……、抵抗69,70の接続点、抵
抗70と接地端子の接続点は夫々MOSトランジスタ55,56,
……,61,62を介して出力端子52に接続されており、この
出力端子52は第３図の電圧印加端子28に接続されてい
る。MOSトランジスタ53,54,……,62は夫々パルス発生回
路49で発生されるパルスP₁,……,P₁₀によつてオンされ
る。

さらに、電圧印加端子51、各抵抗63〜70の接続点と接地
端子との間には、夫々コンデンサ71〜78が接続されてお
り、雑音などによる電圧値V₁,V₁/2,……。V₁/128（ｖ）
の変動を防止している。

次に、この具体例の動作を第14図（Ｂ）のタイミングチ
ヤートを用いて説明する。

まず、コンデンサ16（第３図）に信号電荷が転送される
と（時刻t₁）、次に、パルス発生回路49がパルスP₁を発
生し、MOSトランジスタ53をオン状態にする。そこで、
出力端子52に得られる電圧Ｃ_Ｂは電圧印加端子50に印加
された電圧に等しくV₂（ｖ）となる（時刻t₂）。次に、
パルス発生回路49はパルスP₂を発生し、MOSトランジス
タ54をオン状態にする。そこで、出力端子52の電圧Ｃ_Ｂ
はV₁（ｖ）となる（時刻t₃）。これによつてコンデンサ
17（第３図）の容量が所定値に設定される。次に、パル
ス発生回路49はパルスP₁₀を発生し、MOSトランジスタ62
をオン状態にする。このために、出力端子52の電圧Ｃ_Ｂ
は０（ｖ）となる。

以上の一連の動作期間が第４図に示す１回目のA/D変換
期間Ｔ_AD1であり、これによつて最上位ビツトが生成さ
れる。

次のビツトを生成する２回目のA/D変換期間Ｔ_AD2でも、
同様の一連の動作が行なわれるが、上記の１回目のA/D
変換期間Ｔ_AD1でパルス発生回路49がパルスP₂を発生し
たのに対し、２回目のA/D変換期間Ｔ_AD2では、パルス発
生回路49はパルスP₃を発生してMOSトランジスタ55をオ
ン状態にし、出力端子52の電圧Ｃ_ＢをV₁/2（ｖ）とす
る。これによつて、コンデンサ17（第３図）の容量を１
回目のA/D変換期間Ｔ_AD1時の1/2する。

以下同様にして、順次のA/D変換期間毎に上記一連の動
作が行なわれるが、各A/D変換期間におけるパルスP₁に
次いでパルス発生回路49から発生されるパルスは、A/D
変換期間毎に順次パルスP₄,P₅,……,P₉と移つていき、
これによつてコンデンサ17（第３図）の設定すべき容量
はA/D変換期間毎に順次半減していく。

かかる動作により、出力端子24（第３図）に最上位から
最下位へ順次ビツトが得られる。

ところで、この具体例においては、外部から与えられる
V₁（ｖ）により、デジタル化の変換利得を任意に選ぶこ
とができる。入射光量に応じてこのV₁（ｖ）を変化させ
ることにより、変換利得を変化させることができるもの
であつて、たとえば、入射光量が少なくなつた場合、こ
のV₁（ｖ）を下げることにより、入射光量が多いときと
同様のたえば８ビツトのデジタル化が可能となる。テレ
ビジヨンカメラで通常用いられているAGC（入射光量が
少ないとき、自動的に回路系の利得を上げること）は、
このダイナミツクA/D変換を利用することにより、容易
に達成できる。

第15図は本発明による固体撮像装置をテレビジヨンカメ
ラに応用した例を示すブロツク図であつて、79は本発明
による固体撮像装置、80は電流電圧変換回路、81は平均
化回路、82はラインメモリ、83は減算回路、84はプロセ
ス・エンコーダ回路、85は出力端子である。

同図において、固体撮像装置79は第10図に示す構成をな
している。固体撮像装置79のデジタル出力信号は電圧負
帰還形のプリアンプあるいは抵抗などからなる電流電圧
変換回路80で電圧信号に変換され、減算回路83と平均化
回路81とに供給される。

平均化回路81では、入力信号のうちの垂直ブランキング
期間部分を加算平均し、ランダム雑音が少ない垂直スミ
ア雑音、固体パターン雑音、シエーデイング情報などを
表わす補正信号を得る。受光部４（第10図）の垂直ブラ
ンキング期間に相当する部分が黒フイルタで覆われ（遮
光）てこの部分の絵素（光学黒）をも走査する場合に
は、平均化回路81から得られる補正信号には、暗電流情
報も含まれている。たとえば、８水平期間の信号を加算
平均して平均化する場合には、この平均化は、単に加算
して下位３ビツトを捨てる（あるいは、４捨５入する）
ことにより、容易に達成できる。

平均化回路81で得られた補正信号はラインメモリ82で１
垂直走査期間記憶され、各水平走査期間毎に読み出され
て減算回路83に供給される。減算回路83では、電流電圧
変換回路80から供給される入力デジタル信号から補正信
号が減算され、この結果、減算回路83からは垂直スミア
雑音、固定パターン雑音、シエーデイング、暗電流など
が除かれたデジタル信号が得られる。このデジタル信号
はプロセス・エンコーダ回路84に供給され、ガンマ補正
などの処理がなされた後、エンコードされ、出力端子85
に高S/Nのデジタル映像信号が得られる。プロセス・エ
ンコード回路84でのガンマ補正などの処理は、デジタル
処理の方が正確に行なえる。

〔発明の効果〕

以上説明したように、本発明によれば、S/Nが劣化する
前の垂直転送部において、信号電荷のデジタル化を行な
うことができるから、出力信号の高S/N化を達成できる
とともに、A/D変換回路としては、低速のものとするこ
とができ、この結果、小規模で消費電力の低減が可能と
なるものであつて、上記従来技術の欠点を除いて優れた
機能の固体撮像装置を安価に提供することができる。

【図面の簡単な説明】

第１図は本発明による固体撮像装置の一実施例を示す構
成図、第２図は第１図のアナログ−デジタル変換回路の
動作原理図、第３図は第１図のアナログ−デジタル変換
回路の一具体例を示す回路図、第４図は第３図のアナロ
グ−デジタル変換動作を説明するためのタイミングチヤ
ート、第５図は第３図の各部のポテンシヤル変化を示す
ポテンシヤル図、第６図は第３図の信号電荷の検出能力
の説明図、第７図は第３図のコンデンサのリセツト動作
を説明するためのタイミングチヤート、第８図はそのリ
セツト動作時における第３図の各部のポテンシヤル変化
を示すポテンシヤル図、第９図は第１図の動作を説明す
るためのタイミングチヤート、第10図は本発明による固
体撮像装置の他の実施例を示す構成図、第11図は第10図
の動作を説明するためのタイミングチヤート、第12図は
本発明による固体撮像装置のさらに他の実施例を示す構
成図、第13図は第12図の動作を説明するためのタイミン
グチヤート、第14図（Ａ）は第３図に示したアナログ−
デジタル変換回路でダイナミツクアナログ−デジタル変
換可能とするための電圧発生回路の一具体例を示す回路
図、第14図（Ｂ）は第14図（Ａ）の各部の電圧を示す波
形図、第15図は本発明による固体撮像装置の１応用例を
示すブロツク図である。４……受光部、4₁……光電変換素子、５……垂直走査回
路、6₁,6₂,6₃……垂直信号線、9₁,9₂,9₃……アナログ−
デジタル変換回路、10,11……水平転送用CCD、36……水
平走査回路、48₁,48₂,48₃……垂直転送用CCD。

Claims

【特許請求の範囲】

【請求項１】水平・垂直方向にマトリクス状に配列され
た複数の光電変換素子を有する受光部と、該光電変換素
子の垂直方向の配列毎に設けられ同じ垂直方向の配列の
該光電変換素子から読み出された絵素信号を垂直方向に
転送する垂直転送部と、夫々の該垂直転送部から転送さ
れてきた該絵素信号を水平方向に転送する水平転送部と
からなる固体撮像装置において、該垂直転送部を通して転送されてきた該絵素信号をデジ
タル化し、該水平転送部に送るアナログ−デジタル変換
手段を該垂直転送部毎に設け、該水平転送部からデジタル映像信号を得ることができる
ように構成したことを特徴とする固体撮像装置。