JP5743066B2

JP5743066B2 - 光検出回路、光検出方法、表示パネルおよび表示装置

Info

Publication number: JP5743066B2
Application number: JP2011048320A
Authority: JP
Inventors: 哲郎山本; 勝秀内野
Original assignee: Joled Inc
Current assignee: Joled Inc
Priority date: 2011-03-04
Filing date: 2011-03-04
Publication date: 2015-07-01
Anticipated expiration: 2031-03-04
Also published as: US20120223925A1; JP2012186313A

Description

本発明は、光検出回路を含む表示パネルを備えた表示装置と、この光検出回路を用いた光検出方法とに関する。

近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ(electro luminescence)素子を用いた表示装置が開発され、商品化が進められている。有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて、薄型化、高輝度化することができる。特に、駆動方式としてアクティブマトリクス方式を用いた場合には、各画素をホールド点灯させることができ、低消費電力化することもできる。そのため、有機ＥＬ表示装置は、次世代のフラットパネルディスプレイの主流になると期待されている。

しかし、有機ＥＬ素子では、通電する電流量に応じて素子が劣化し、発光効率が低下するという問題がある（図２１参照）。そのため、有機ＥＬ素子を表示装置の画素として用いた場合には、画素ごとに劣化の状況が異なることがある。例えば、時刻や表示チャンネルなどの情報が長時間、同じ場所に高輝度で表示されていた場合には、その部分の画素だけ劣化が早まる。その結果、劣化の早まった画素を含む部分に高輝度の映像が表示された場合には、劣化の早まった画素の部分だけが暗く表示される焼き付きという現象が生じてしまう。この焼き付きは非可逆性であることから、一旦、焼き付きが生じると、焼き付きが消えることはない。

有機ＥＬ素子に流す電流量を補正することにより、焼き付きを改善する手法が、今までに多数提案されている。例えば、画素回路内にフォトダイオードを設けることが提案されている。具体的には、図２２に示したように、トランジスタＴ１０、トランジスタＴ２０および保持容量Ｃ１０を含む画素回路１１０と、有機ＥＬ素子１２０とからなる従来タイプの画素１００（図２０参照）に対して、トランジスタＴ２０のゲートと電源線ＶＣＣＬとの間にフォトダイオードＤ１０設けることが開示されている。これにより、白表示時、フォトダイオードは有機ＥＬ素子の発光を検出して固定電源線からトランジスタのゲートへ電流を流す。この時、トランジスタのゲート−ソース間電圧は小さくなり、有機ＥＬ素子に流れる電流は小さくなる。次に、白表示のまま、一定時間経過後に有機ＥＬ素子の発光効率の低下等によって発光輝度が低下した場合を考える。この時、発光輝度の低下によってフォトダイオードに入射する光量は低下し、固定電源線からトランジスタのゲートへ流入する電流値は小さくなる。これにより、トランジスタのゲート−ソース間電圧は大きくなり、有機ＥＬ素子に流れる電流は大きくなる。このように、ＥＬ素子に流れる電流量をフォトダイオードで調整することで、有機ＥＬ素子の効率変化に起因する焼き付きを軽減することが可能である。

また、例えば、画素回路に隣接して光検出回路を設けるとともに、光検出回路の出力に基づいて信号線の電圧を補正する信号処理回路を設けることが提案されている（特許文献１参照）。具体的には、図２３に示したように、光検出線ＬＤＬと、電源線ＶＣＣＬとの間に、互いに直列に接続されたフォトダイオードＤ２およびスイッチングトランジスタＴ２を有する光検出回路２００を設けるとともに、図示しないが、この光検出回路２００の出力に基づいて信号線ＤＴＬの電圧を補正する信号処理回路を設けることが開示されている。これにより、輝度劣化量を考慮した電圧を信号線ＤＴＬに出力することができるので、有機ＥＬ素子の効率変化に起因する焼き付きを軽減することが可能である。また、画像表示期間とは異なる期間（例えば、表示装置の電源をオフした直後やオンした直後）に光検出を行うことにより、表示画像の輝度に依存せずに光検出を行うことが可能である。

特開２０１０−２８６８１４号公報

ところで、特許文献１に記載の方策では、電流変化を的確に検知するために、電流変化の大きなオフ領域（印加電圧：負で０Ｖ付近）を用いるのが望ましい。ところが、このときの電流値は大きくなっているとはいっても、オン電流と比較すると非常に小さい。そのため、輝度変化の検出精度が十分に得られないという問題があった。

本発明はかかる問題点に鑑みてなされたものであり、その目的は、焼き付きを低減しつつ、高い検出精度を得ることの可能な光検出回路を備えた表示装置と、焼き付きを低減しつつ、高い検出精度を得ることの可能な光検出方法とを提供することにある。

参考例の第１の光検出回路は、入射光を検出する回路である。この光検出回路は、固定電源線と光検出線との間に設けられたトランジスタと、トランジスタのゲートと制御線との間に設けられるとともに、カソードが制御線側を向くように配置されたフォトダイオードを備えている。この光検出回路は、さらに、フォトダイオードと並列接続された第１容量素子と、トランジスタのゲートと固定電源線との間に設けられた第２容量素子とを備えている。

参考例の第１の表示パネルは、自発光素子を含む複数の画素と、画素から発せられた光を検出する複数の光検出回路とを備えている。この表示パネルに含まれる光検出回路は、上記の第１の光検出回路と同一の構成要素を有している。参考例の第１の表示装置は、表示パネルと、表示パネルを駆動する駆動回路とを備えている。この表示装置に含まれる表示パネルは、上記の第１の表示パネルと同一の構成要素を有している。

参考例の第１の光検出回路、第１の表示パネルおよび第１の表示装置では、カソードが制御線側を向くようにフォトダイオードが配置されると共に、フォトダイオードに並列に第１容量素子が設けられている。これにより、１本の制御線に制御パルスを印加するだけで、光検出線に接続されたトランジスタのゲートに、画素から発せられた光の光量の大きさに応じた電圧をオン電圧として印加することが可能となる。

参考例の第２の光検出回路は、入射光を検出する回路である。この光検出回路は、固定電源線と光検出線との間に設けられたトランジスタと、トランジスタのゲートと制御線との間に設けられるとともに、カソードが制御線側を向くように配置されたフォトダイオードを備えている。上記の制御線は、第１電圧、第２電圧および第３電圧の計３値を順次、出力する電源に接続される配線である。ここで、第１電圧は、フォトダイオードに順バイアスを印加するとともにトランジスタをオフ状態とする電圧である。第２電圧は、フォトダイオードに逆バイアスを印加するとともにトランジスタをオフ状態とする電圧である。第３電圧は、フォトダイオードに逆バイアスを印加するとともにトランジスタをオン状態とする電圧である。

参考例の第２の表示パネルは、自発光素子を含む複数の画素と、画素から発せられた光を検出する複数の光検出回路とを備えている。この表示パネルに含まれる光検出回路は、上記の第２の光検出回路と同一の構成要素を有している。本発明の第２の表示装置は、表示パネルと、表示パネルを駆動する駆動回路とを備えている。この表示装置に含まれる表示パネルは、上記の第２の表示パネルと同一の構成要素を有している。また、この表示装置に含まれる駆動回路は、上述の第１電圧、第２電圧（前記第２電圧＞前記第１電圧）および第３電圧（前記第３電圧＞前記第２電圧）の計３値を順次、出力する電源を有している。

参考例の第２の光検出回路、参考例の第２の表示パネルおよび本発明の第２の表示装置では、カソードが制御線側を向くようにフォトダイオードが配置されている。これにより、１本の制御線に制御パルスを印加するだけで、光検出線に接続されたトランジスタのゲートに、画素から発せられた光の光量の大きさに応じた電圧をオン電圧として印加することが可能となる。

本発明の光検出方法は、固定電源線と光検出線との間に設けられたトランジスタと、トランジスタのゲートと制御線との間に設けられると共にカソードが制御線側を向くように配置されたフォトダイオードとを備えた光検出回路を用いて、入射光を検出する方法である。この光検出方法は、以下の３つのステップを含むものである。
（Ａ）制御線の電圧を、フォトダイオードに順バイアスを印加するとともにトランジスタをオフ状態とする第１電圧に設定するとともに、光検出線の電圧を初期化する第１ステップ
（Ｂ）制御線の電圧を、フォトダイオードに逆バイアスを印加するとともにトランジスタをオフ状態とする第２電圧（前記第２電圧＞前記第１電圧）に設定する第２ステップ
（Ｃ）制御線の電圧を、フォトダイオードに逆バイアスを印加するとともにトランジスタをオン状態とする第３電圧（前記第３電圧＞前記第２電圧）に設定する第３ステップ

本発明の光検出方法において、さらに、第２ステップと第３ステップとの間に、光検出線の電圧を再度、初期化する第４ステップを含んでいてもよい。

本発明の光検出方法では、カソードが制御線側を向くように配置されたフォトダイオードを含む光検出回路を用いて、１本の制御線に、３種類の電圧を含む制御パルスを印加するだけで、光検出線に接続されたトランジスタのゲートに、画素から発せられた光の光量の大きさに応じた電圧をオン電圧として印加することが可能である。

参考例の第１および第２の光検出回路、参考例の第１および第２の表示パネル、参考例の第１の表示装置、本発明の第２の表示装置ならびに本発明の光検出方法によれば、光検出線に接続されたトランジスタのゲートに、画素から発せられた光の光量の大きさに応じた電圧をオン電圧として印加することができるようにしたので、焼き付きを低減しつつ、高い検出精度を得ることができる。

本発明の一実施の形態に係る表示装置の概略構成図である。図１の画素の回路図である。図１の光検出回路の回路図である。図１の受光信号処理回路の回路図である。図１の表示装置における光検出に関する動作を表す図である。図１の表示装置における光検出時の光検出線とＡ点（光検出線に接続されたトランジスタのゲート）の電位の変化を表す図である。図１の表示装置における光検出に関する動作の一例を表す回路図である。図７に続く動作を表す回路図である。図８に続く動作を表す回路図である。図９に続く動作を表す回路図である。図１０に続く動作を表す回路図である。図１１に続く動作を表す回路図である。図３の光検出回路の一変形例の回路図である。図１３の光検出回路を含む表示装置における光検出に関する動作を表す図である。図１３の光検出回路の第１変形例の回路図である。図１３の光検出回路の第２変形例の回路図である。図１３の光検出回路の第３変形例の回路図である。参考例に係る入力装置の概略構成図である。図１８の入力装置に情報を入力する様子を表す図である。従来の表示装置の画素の回路図である。有機ＥＬ素子のＶ−Ｉｄｓ特性の経年変化を表す図である。図２０の画素に改良を加えたものの回路図である。従来の光検出回路の回路図である。図２３の光検出回路に改良を加えたものの回路図と、改良の加えられた光検出回路の出力を検出する受光信号処理回路の回路図である。図２４の光検出回路および受光信号処理回路を含む表示装置における光検出に関する動作を表す図である。図２４の光検出回路および受光信号処理回路を含む表示装置における光検出時の光検出線とＢ点（光検出線に接続されたトランジスタのゲート）の電位の変化を表す図である。図２４の光検出回路および受光信号処理回路を含む表示装置における光検出に関する動作の一例を表す回路図である。図２７に続く動作を表す回路図である。図２８に続く動作を表す回路図である。図２９に続く動作を表す回路図である。図３０に続く動作を表す回路図である。

以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

１．実施の形態（表示装置）
光検出回路においてトランジスタのドレインとフォトダイオードの
アノードとが互いに異なる配線に接続されている例
２．変形例（表示装置）
光検出回路においてトランジスタのドレインとフォトダイオードの
アノードとが共通の配線に接続されている例
３．参考例（入力装置）

＜１．実施の形態＞
[構成]
図１は、本発明の一実施の形態に係る表示装置１の全体構成の一例を表したものである。この表示装置１は、表示パネル１０と、表示パネル１０の周辺に形成された駆動回路２０とを備えている。

（表示パネル１０）
表示パネル１０は、複数の画素１１を表示パネル１０の全面に渡って２次元配置したものである。表示パネル１０は、各画素１１をアクティブマトリクス駆動することにより、外部から入力された映像信号２０Ａに基づく画像を表示するものである。各画素１１は、例えば、赤色用の画素１１Ｒと、緑色用の画素１１Ｇと、青色用の画素１１Ｂとを含んでいる。

図２は、画素１１Ｒ，１１Ｇ，１１Ｂの内部構成の一例を表したものである。画素１１Ｒ，１１Ｇ，１１Ｂは、例えば、図２に示したように、画素回路１２と、有機ＥＬ素子１３Ｒ，１３Ｇ，１３Ｂとを有している。有機ＥＬ素子１３Ｒは赤色光を発する有機ＥＬ素子であり、有機ＥＬ素子１３Ｇは緑色光を発する有機ＥＬ素子であり、有機ＥＬ素子１３Ｂは青色光を発する有機ＥＬ素子である。以下では、有機ＥＬ素子１３Ｒ，１３Ｇ，１３Ｂの総称として「有機ＥＬ素子１３」を用いるものとする。なお、有機ＥＬ素子１３Ｒ，１３Ｇ，１３Ｂは、本発明の「自発光素子」の一具体例に相当する。

有機ＥＬ素子１３は、例えば、図示しないが、陽極（アノード）、有機層および陰極（カソード）が順に積層された構成を有している。有機層は、例えば、陽極の側から順に、正孔注入効率を高める正孔注入層と、発光層への正孔輸送効率を高める正孔輸送層と、電子と正孔との再結合による発光を生じさせる発光層と、発光層への電子輸送効率を高める電子輸送層とを積層してなる積層構造を有している。

画素回路１２は、例えば、図２に示したように、トランジスタＴ１０，Ｔ２０と、保持容量Ｃ１０とを有している。トランジスタＴ１０は、信号線ＤＴＬの電圧をサンプリングするとともにトランジスタＴ２０のゲートに書き込むものである。トランジスタＴ２０は、トランジスタＴ１０によって書き込まれた電圧の大きさに応じて有機ＥＬ素子１３に流れる電流を制御するものである。保持容量Ｃ１０は、トランジスタＴ２０のゲート−ソース間に所定の電圧を保持するものである。トランジスタＴ１０は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ）により形成されている。トランジスタＴ２０は、例えば、ｐチャネルＭＯＳ型のＴＦＴにより形成されている。なお、トランジスタＴ２０は、ｎチャネルＭＯＳ型のＴＦＴにより形成されていてもよい。

表示パネル１０は、行方向に延在する複数の書込線ＷＳＬと、列方向に延在する複数の信号線ＤＴＬと、行方向に延在する複数の電源線ＶＣＣＬと、電源線ＶＣＡＴＬとを有している。各信号線ＤＴＬと各書込線ＷＳＬとの交差点近傍には、画素１１Ｒ、画素１１Ｇまたは画素１１Ｂが設けられている。各信号線ＤＴＬは、後述の信号線駆動回路２３の出力端（図示せず）と、トランジスタＴ１０のソースまたはドレインとに接続されている。各書込線ＷＳＬは、後述の書込線駆動回路２４の出力端（図示せず）と、トランジスタＴ１０のゲートに接続されている。各電源線ＶＣＣＬは、後述の電源２８に含まれる固定の電圧Ｖｃｃを出力する電源の出力端（図示せず）と、トランジスタＴ２０のソースまたはドレインに接続されている。電源線ＶＣＡＴＬは、後述の電源２８において基準電位に相当する電圧Ｖｃａｔ（例えばグラウンド電位）となっている配線（図示せず）と、有機ＥＬ素子１３のカソードに接続されている。

トランジスタＴ１０のゲートは、書込線ＷＳＬに接続されている。トランジスタＴ１０のソースまたはドレインが信号線ＤＴＬに接続され、トランジスタＴ１０のソースおよびドレインのうち信号線ＤＴＬに未接続の端子がトランジスタＴ２０のゲートに接続されている。トランジスタＴ２０のソースまたはドレインが電源線ＶＣＣＬに接続され、トランジスタＴ２０のソースおよびドレインのうち電源線ＶＣＣＬに未接続の端子が有機ＥＬ素子１３のアノードに接続されている。保持容量Ｃ１０の一端がトランジスタＴ２０のゲートに接続され、保持容量Ｃ１０の他端がトランジスタＴ２０のソース（図２では電源線ＶＣＣＬ側の端子）に接続されている。つまり、保持容量Ｃ１０は、トランジスタＴ２０のゲート−ソース間に挿入されている。有機ＥＬ素子１３のカソードは、電源線ＶＣＡＴＬに接続されている。

トランジスタＴ１０のドレインは信号線ＤＴＬに接続されており、トランジスタＴ１０のソースはトランジスタＴ２０のゲートに接続されている。トランジスタ２０のソースは電源線ＶＣＣＬに接続されており、トランジスタＴ２０のドレインは有機ＥＬ素子１３のアノードに接続されている。有機ＥＬ素子１３のカソードは電源線ＶＣＡＴＬに接続されている。

表示パネル１０は、さらに、画素１１Ｒ、画素１１Ｇまたは画素１１Ｂから発せられた光を検出する複数の光検出回路１４を有している。表示パネル１０は、各光検出回路１４をライン駆動することにより、画素１１Ｒ、画素１１Ｇまたは画素１１Ｂから発せられた光を検出するものである。光検出回路１４は、画素１１Ｒ、画素１１Ｇまたは画素１１Ｂから発せられた光を検出可能な位置、具体的には、画素１１Ｒ、画素１１Ｇまたは画素１１Ｂに隣接して配置されている。光検出回路１４は、例えば、画素１１Ｒ、画素１１Ｇまたは画素１１Ｂごとに１つずつ設けられている。なお、光検出回路１４は、複数の画素１１Ｒ、複数の画素１１Ｇまたは複数の画素１１Ｂごとに１つずつ設けられていてもよい。

光検出回路１４は、例えば、図３に示したように、トランジスタＴ１と、フォトダイオードＤ１と、容量素子Ｃ１，Ｃ２とを有している。なお、容量素子Ｃ１は、本発明の「第２容量素子」の一具体例に相当し、容量素子Ｃ２は、本発明の「第１容量素子」の一具体例に相当する。トランジスタＴ１は、光検出線ＬＤＬへ検出信号を出力するものである。フォトダイオードＤ１は、画素１１Ｒ、画素１１Ｇまたは画素１１Ｂから発せられた光を検出するものである。容量素子Ｃ１，Ｃ２は、制御線ＲＳＴの電圧変化に応じてトランジスタＴ１のゲート電圧を変化させるものである。トランジスタＴ１は、例えば、ｎチャネルＭＯＳ型のＴＦＴにより形成されている。なお、トランジスタＴ１は、ｐチャネルＭＯＳ型のＴＦＴにより形成されていてもよい。

表示パネル１０は、行方向に延在する複数の制御線ＲＳＴと、列方向に延在する複数の光検出線ＬＤＬと、行方向に延在する複数の電源線ＶＤＤＬとを有している。なお、電源線ＶＤＤＬは、本発明の「固定電源線」の一具体例に相当する。各制御線ＲＳＴと各光検出線ＬＤＬとの交差点近傍に、光検出回路１４が設けられている。各制御線ＲＳＴは、後述の制御線駆動回路２５の出力端（図示せず）と、フォトダイオードＤ１のカソードおよび容量素子Ｃ２の一端とに接続されている。各光検出線ＬＤＬは、後述の受光信号処理回路２６の出力端（図示せず）と、トランジスタＴ１ソースまたはドレインに接続されている。各電源線ＶＤＤＬは、後述の電源２８に含まれる固定の電圧Ｖｄｄを出力する電源の出力端（図示せず）と、トランジスタＴ１のソースおよびドレインのうち光検出線ＬＤＬに未接続の端子および容量素子Ｃ１の一端とに接続されている。

トランジスタＴ１のゲートがフォトダイオードＤ１のアノードと、容量素子Ｃ１と容量素子Ｃ２との接続点とに接続されている。トランジスタＴ１のソースまたはドレインが電源線ＶＤＤＬに接続され、トランジスタＴ１のソースおよびドレインのうち電源線ＶＤＤＬに未接続の方が光検出線ＬＤＬに接続されている。フォトダイオードＤ１のカソードが制御線ＲＳＴに接続されている。容量素子Ｃ１の一端がトランジスタＴ１のゲートに接続され、容量素子Ｃ１の他端が電源線ＶＤＤＬに接続されている。容量素子Ｃ２の一端がトランジスタＴ１のゲートに接続され、容量素子Ｃ２の他端が制御線ＲＳＴに接続されている。

（駆動回路２０）
駆動回路２０は、例えば、図１に示したように、タイミング制御回路２１、映像信号処理回路２２、信号線駆動回路２３、書込線駆動回路２４および制御線駆動回路２５を有している。さらに、駆動回路２０は、例えば、図１に示したように、受光信号処理回路２６、記憶回路２７および電源２８を有している。

タイミング制御回路２１は、映像信号処理回路２２、信号線駆動回路２３、書込線駆動回路２４、制御線駆動回路２５、受光信号処理回路２６、記憶回路２７および電源２８が連動して動作するように制御するものである。タイミング制御回路２１は、例えば、外部から入力された同期信号２０Ｂに応じて（同期して）、上述した各回路に対して制御信号２１Ａを出力するようになっている。

映像信号処理回路２２は、外部から入力されたデジタルの映像信号２０Ａを補正すると共に、補正した後の映像信号をアナログに変換して信号線駆動回路２３に出力するものである。本実施の形態では、映像信号処理回路２２は、記憶回路２７から入力される補正係数２６Ａを用いて映像信号２０Ａを補正するようになっている。映像信号処理回路２２は、例えば、表示装置１の電源投入時に、記憶回路２７から補正係数２６Ａを読み出しておき、読み出した補正係数２６Ａを映像信号２０Ａに掛け合わせることにより、映像信号２０Ａを補正するようになっている。このとき、映像信号処理回路２２は、外部から入力された（補正前の）映像信号２０Ａの階調の大きさに応じて補正係数２６Ａに重み付けを行い、重み付けされた後の補正係数２６Ａを用いて映像信号２０Ａを補正するようになっていてもよい。なお、例えば、階調の大きさと、重み付けの度合いとの対応関係をまとめたテーブルを記憶回路２７などにあらかじめ記憶させておき、映像信号処理回路２２が、例えば、表示装置１の電源投入時に、そのテーブルを記憶回路２７から読み出すようにしてもよい。

なお、記憶回路２７から補正係数２６Ａを読み出すタイミングは、表示装置１の電源投入時だけに限られるものではない。例えば、映像を表示している期間中に記憶回路２７に格納されている補正係数２６Ａが更新される場合には、映像信号処理回路２２は、その都度、記憶回路２７から補正係数２６Ａを読み出すようになっていてもよい。

信号線駆動回路２３は、映像信号処理回路２２から入力されたアナログの映像信号を、制御信号２１Ａの入力に応じて（同期して）各信号線ＤＴＬに出力するものである。書込線駆動回路２４は、制御信号２１Ａの入力に応じて（同期して）、複数の書込線ＷＳＬを所定の単位ごとに（例えば１本ずつ）順次選択するものである。

制御線駆動回路２５は、例えば、制御信号２１Ａの入力に応じて（同期して）、複数の制御線ＲＳＴを所定の単位ごとに（例えば１本ずつ）順次選択するものである。なお、制御線駆動回路２５が、複数の制御線ＲＳＴを複数本ずつ順次選択する場合には、複数の光検出回路１４からの検出信号が１本の光検出線ＬＤＬに併せて出力されることになる。

制御線駆動回路２５は、３種類の電圧を含む制御パルスを選択信号として制御線ＲＳＴに出力するものである。具体的には、制御線駆動回路２５は、フォトダイオードＤ１に順バイアスを印加するとともにトランジスタＴ１をオフ状態とする第１電圧（電圧Ｖｓｓ）と、フォトダイオードＤ１に逆バイアスを印加するとともにトランジスタＴ１をオフ状態とする第２電圧（電圧Ｖｉｎｉ）と、フォトダイオードＤ１に逆バイアスを印加するとともにトランジスタＴ１をオン状態とする第３電圧（電圧Ｖｄｄ２）とを含む制御パルスを選択信号として制御線ＲＳＴに出力するようになっている。ここで、第１電圧は、第２電圧および第３電圧よりも低い電圧であり、トランジスタＴ１のゲート電圧を初期化する電圧である。第２電圧は、第１電圧よりも大きく第３電圧よりも小さい電圧であり、光検出時においてフォトダイオードＤ１に与えられる電圧である。第３電圧は、第１電圧および第２電圧よりも高い電圧であり、検出信号を光検出線ＬＤＬに出力するための電圧である。

受光信号処理回路２６は、例えば、図４に示したように、電圧検出部ＤＴ１と、スイッチＳＷ１とを有している。電圧検出部ＤＴ１は、光検出線ＬＤＬの電圧を検出するものであり、光検出線ＬＤＬに接続されている。スイッチＳＷ１は光検出線ＬＤＬの電圧を初期化するものである。スイッチＳＷ１の一端が光検出線ＬＤＬに接続され、スイッチＳＷ１の他端が電源線ＶＩＮＩＬに接続されている。電源線ＶＩＮＩＬは、後述の電源２８に含まれる固定の電圧Ｖｉｎｉを出力する電源の出力端（図示せず）に接続されている。

受光信号処理回路２６は、さらに、図示しないが、光検出回路１４から入力された受光信号１４Ａ（電気信号）に基づいて補正係数２６Ａを導出し、導出した補正係数２６Ａを、制御信号２１Ａの入力に応じて（同期して）記憶回路２７に出力する信号処理回路を有している。

記憶回路２７は、受光信号処理回路２６から入力された補正係数２６Ａを格納するものである。記憶回路２７は、格納した補正係数２６Ａを、映像信号処理回路２２によって読み出すことができるようになっている。

電源２８は、表示パネル１０に対して固定の電圧を供給するものである。電源２８は、例えば、固定の電圧Ｖｃｃを出力する電源や、固定の電圧Ｖｄｄを出力する電源、固定の電圧Ｖｉｎｉを出力する電源、基準電位に相当する電圧Ｖｃａｔとなっている配線などを含んで構成されている。

次に、図５〜図１２を参照しつつ、光検出回路１４の動作について説明する。図５〜図１２は、光検出回路１４の動作の一例を示したものである。図５、図６では、一例として光検出周期をほぼ１Ｆとしている。ここで、図５（Ａ）は、図２の画素回路１２内のトランジスタＴ１０のオンオフの状態を表している。図５（Ｂ）は、図３の光検出回路１４内の制御線ＲＳＴの電位を表している。図５（Ｃ）は、図４の受光信号処理回路２６内のスイッチＳＷ１の電位を表している。図６は、白検出時および黒検出時における光検出線ＬＤＬの電位とトランジスタＴ１のゲート（Ａ点）の電位を表している。図７〜図１２は、光検出回路１４の一連の動作を、画素１１Ｒ，１１Ｇ，１１Ｂの動作と共に表したものである。

まず、図７に示したように、スイッチＳＷ１をオンして、光検出線ＬＤＬの電位をＶｉｎｉにする。さらに、制御線ＲＳＴの電位を初期化電位であるＶｓｓにする。これにより、検出準備期間ｔ１に入り、トランジスタＴ１のゲート電位がＶｓｓ＋ＶｔｈＤ（ＶｔｈＤはフォトダイオードＤ１の閾値電圧）よりも大きければ図７のように電流が流れ、トランジスタＴ１のゲート電位はＶｓｓ＋ＶｔｈＤという電位に初期化される。この時、トランジスタＴ１のゲート−ソース間電位はＶｓｓ＋ＶｔｈＤ−Ｖｉｎｉ（＜Ｖｔｈ１）（Ｖｔｈ１はトランジスタＴ１の閾値電圧）となり、トランジスタＴ１はオフ状態となっている。一定時間経過後、制御線ＲＳＴをＶｓｓにしたままで、スイッチＳＷ１をオフする。

次に、図８に示したように、トランジスタＴ１０をオンして画素回路１２内のトランジスタＴ２０のゲートに信号電圧Ｖｓｉｇを入力し、信号書き込み期間ｔ２に入る。この動作により、トランジスタＴ２０のゲート−ソース間電圧はトランジスタＴ２０の閾値電圧以上となり、トランジスタＴ２０を介して有機ＥＬ素子１３に電流が流れ、有機ＥＬ素子１３は発光を開始する。このとき、フォトダイオードＤ１の端子間電圧は小さいので、更に次の動作である制御線ＲＳＴの電位をＶｓｓからＶｉｎｉへ変化させる動作までの時間を短くすれば、フォトダイオードＤ１にリーク電流はほとんど流れない。

続いて、トランジスタＴ１０をオフしたのち、一定時間経過後、図９に示したように、制御線ＲＳＴの電位をＶｓｓから光検出電位であるＶｉｎｉに変化させ、光検出期間ｔ３に入る。これにより、制御線ＲＳＴの電位変化が容量素子Ｃ２を介してトランジスタＴ１のゲートに入力され、トランジスタＴ１のゲート電位はＶｓｓ＋ＶｔｈＤ＋ΔＶ０という電位に増加する。その結果、フォトダイオードＤ１にはＶｓｓ＋ＶｔｈＤ＋ΔＶ０−Ｖｉｎｉという電位差が発生するので、光を受光することで図９に示したように制御線ＲＳＴからトランジスタＴ１のゲートにリーク電流が流れる。これにより、トランジスタＴ１のゲート電位は徐々に増加する。一定時間経過後、図１０に示したように、トランジスタＴ１のゲート電位はＶｓｓ＋ＶｔｈＤ＋ΔＶ０＋ΔＶ１という値となる。この時、トランジスタＴ１のゲート−ソース間電圧がトランジスタＴ１の閾値電圧よりも小さいので、トランジスタＴ１は依然オフ状態となり、光検出線ＬＤＬの電位はＶｉｎｉのままである。

次に、図１１に示したように、制御線ＲＳＴの電位をＶｉｎｉからＶｄｄ２に増加させ、出力期間ｔ４に入る。これにより、制御線ＲＳＴの電位変化が容量素子Ｃ２を介してトランジスタＴ１のゲートに入力され、トランジスタＴ１のゲート電位はＶｉｎｉ＋ＶｔｈＤ＋ΔＶ１＋ΔＶ２という電位に増加する。この時、トランジスタＴ１のゲート−ソース電圧（ΔＶ２＋Ｖｓｓ＋ＶｔｈＤ＋ΔＶ０＋ΔＶ１−Ｖｉｎｉ）がトランジスタＴ１の閾値電圧以上であれば、図１１に示したように電源線ＶＤＤＬから電流が流れ、光検出線ＬＤＬの電位は上昇を開始する。そして、一定時間経過後、光検出線ＬＤＬはＶｉｎｉ＋ΔＶｗという電位となる。

その後、図１２に示したように、制御線ＲＳＴの電位をＶｄｄ２からＶｓｓに変化させ、出力期間ｔ４を終了する。これにより、再び、制御線ＲＳＴの電位変化が容量素子Ｃ２を介してトランジスタＴ１のゲートに入力され、トランジスタＴ１のゲート電位はＶｓｓ＋ＶｔｈＤとなる。その結果、再び、トランジスタＴ１はオフ状態となる。最後に、図１２に示したように、スイッチＳＷ１をオンして、光検出線ＬＤＬの電位をＶｉｎｉとする。

[効果]
次に、本実施の形態の光検出回路１４の効果について、比較例と対比して説明する。

有機ＥＬ素子は、通電する電流量に応じて素子が劣化し、発光効率が低下するという特徴を有している。そのため、有機ＥＬ素子を表示装置の画素として用いた場合には、画素ごとに劣化の状況が異なることがある。例えば、時刻や表示チャンネルなどの情報が長時間、同じ場所に高輝度で表示されていた場合には、その部分の画素だけ劣化が早まる。その結果、劣化の早まった画素を含む部分に高輝度の映像が表示された場合には、劣化の早まった画素の部分だけが暗く表示される焼き付きという現象が生じてしまう。この焼き付きは非可逆性であることから、一旦、焼き付きが生じると、焼き付きが消えることはない。

有機ＥＬ素子に流す電流量を補正することにより、焼き付きを改善する手法は、今までに多数提案されている。例えば、画素回路に隣接して光検出回路を設けるとともに、光検出回路の出力に基づいて信号線の電圧を補正する信号処理回路を設けることが提案されている（特許文献１参照）。特許文献１に記載の方策では、電流変化を的確に検知するためには、電流変化の大きなオフ領域（印加電圧：負で０Ｖ付近）を用いることが必要となる。ところが、このときの電流値は大きくなっているとはいっても、オン電流と比較すると非常に小さい。そのため、輝度変化の検出精度が十分に得られないという問題があった。

精度よく輝度変化を検出するためには、光検出線ＬＤＬの寄生容量を充電する時間を長くすることが必要となり、実際には、充電期間を１フレーム以上にしないと、精度良く電流変化を検出することは難しい。そこで、フォトダイオードＤ２のサイズを大きくして電流量を大きくすることが考えられる。しかし、フォトダイオードＤ２のサイズが大きくなると、その分だけ光検出回路２００の占有面積も大きくなってしまう。

そのような問題に対して、例えば、図２４に示した光検出回路３００および受光信号処理回路４００を用いることが考えられる。光検出回路３００は、検出信号を出力するトランジスタＴ３と、光を検出するフォトダイオードＤ３と、容量素子Ｃ３とを有している。トランジスタＴ３は光検出線ＬＤＬと電源線ＶＤＤＬとの間に設けられている。フォトダイオードＤ３は、トランジスタＴ３のゲートと制御線ＲＳＴとの間に、アノードをトランジスタＴ３のゲート側に向けた状態で設けられている。容量素子Ｃ３は、トランジスタＴ３のゲートと制御線ＲＷＳとの間に設けられている。受光信号処理回路４００は、光検出線ＬＤＬに出力された電圧を検出する電圧検出部ＤＴ１と、光検出線ＬＤＬに接続されたスイッチＳＷ１と、スイッチＳＷ１を介して光検出線ＬＤＬに接続された電源線ＶＩＮＩＬとを有している。電圧検出部ＤＴ１は、図示しないが、検出電圧に対応する信号を信号処理回路に出力するようになっている。信号処理回路は、電圧検出部ＤＴ１から入力された信号に基づいて、信号線ＤＴＬに出力する電圧の大きさを補正するようになっている。

次に、図２５〜図３１を参照しつつ、光検出回路３００の動作について説明する。図２５〜図３１は、光検出回路３００の動作の一例を示したものである。図２５、図２６では、一例として光検出周期をほぼ１Ｆとしている。ここで、図２５（Ａ）は、図２０の画素１００内のトランジスタＴ１０のオンオフの状態を表している。図２５（Ｂ）は、図２４の光検出回路３００内の制御線ＲＳＴの電位を表している。図２５（Ｃ）は、図２４の光検出回路３００内の制御線ＲＷＳの電位を表している。図２５（Ｄ）は、図２４の受光信号処理回路４００内のスイッチＳＷ１の電位を表している。図２６は、白検出時および黒検出時における光検出線ＬＤＬの電位とトランジスタＴ３のゲート（Ｂ点）の電位を表している。図２７〜図３１は、光検出回路３００の一連の動作を、画素１００の動作と共に表したものである。

まず、図２７に示したように、制御線ＲＷＳをＶｓｓにするとともに、制御線ＲＳＴをＶｉｎｉにする。さらに、スイッチＳＷ１をオンして、光検出線ＬＤＬの電位をＶｉｎｉにする。これにより、検出準備期間ｔ１に入り、トランジスタＴ３のゲート電位がＶｉｎｉ−ＶｔｈＤ（ＶｔｈＤはフォトダイオードＤ３の閾値電圧）よりも小さければ図２６のように電流が流れ、トランジスタＴ３のゲート電位はＶｉｎｉ−ＶｔｈＤという電位に初期化される。この時、トランジスタＴ３のゲート−ソース間電位は−ＶｔｈＤとなり、トランジスタＴ３はオフ状態となっている。一定時間経過後、制御線ＲＳＴをＶｓｓにしたままで、スイッチＳＷ１をオフする。

次に、図２８に示したように、トランジスタＴ１０をオンして画素１００内のトランジスタＴ２０のゲートに信号電圧Ｖｓｉｇを入力し、信号書き込み期間ｔ２に入る。この動作により、トランジスタＴ２０のゲート−ソース間電圧はトランジスタＴ２０の閾値電圧以上となり、トランジスタＴ２０を介して有機ＥＬ素子１２０に電流が流れ、有機ＥＬ素子１２０は発光を開始する。これにより、フォトダイオードＤ３は電位差が発生している状態で光を検出し、図２８に示したように、トランジスタＴ３のゲートから制御線ＲＳＴにリーク電流が流れ、トランジスタＴ３のゲート電位は徐々に低下する。続いて、トランジスタＴ１０をオフしたのち、光検出期間ｔ３に入り、一定時間経過後、トランジスタＴ３のゲート電位はＶｉｎｉ−ＶｔｈＤ−ΔＶという電位となる。この時、トランジスタＴ３のゲート−ソース間電位は−ＶｔｈＤ−ΔＶとなるため、トランジスタＴ３は依然オフ状態となり、光検出線ＬＤＬの電位はＶｉｎｉのままである。

次に、図２９に示したように、制御線ＲＷＳの電位をＶｓｓからＶｃｃに増加させ、出力期間ｔ４に入る。これにより、制御線ＲＷＳの電位変化量が容量素子Ｃ３を介してトランジスタＴ３のゲートに入力され、トランジスタＴ３のゲート電位はＶｉｎｉ−ＶｔｈＤ−ΔＶ＋ΔＶ２という電位に増加する。この時、トランジスタＴ３のゲート−ソース電圧（ΔＶ２−ΔＶ−ＶｔｈＤ）がトランジスタＴ３の閾値電圧以上であれば、図２６に示したように電源線ＶＤＤＬから電流が流れ、光検出線ＬＤＬの電位は上昇を開始する。そして、一定時間経過後、光検出線ＬＤＬはＶｉｎｉ＋ΔＶｗという電位となる。

その後、図３０に示したように、制御線ＲＷＳの電位をＶｃｃからＶｓｓに変化させ、出力期間ｔ４を終了する。これにより、再び、制御線ＲＷＳの電位変化が容量素子Ｃ３を介してトランジスタＴ３のゲートに入力され、トランジスタＴ３のゲート電位はＶｉｎｉ−ＶｔｈＤ−ΔＶとなる。その結果、再び、トランジスタＴ３はオフ状態となる。最後に、図３１に示したように、スイッチＳＷ１をオンして、光検出線ＬＤＬの電位をＶｉｎｉとする。

次に、上記の一連の動作を白発光検出時と黒発光検出時で行った場合について考える。一般に、光検出素子の受光量が多いほど、光検出素子に流れる電流量は多くなる。そのため、白発光受光時におけるトランジスタＴ３のゲート電位の変化量の方が、黒発行受光時におけるトランジスタＴ３のゲート電位の変化量よりも大きくなる。これにより、出力時におけるトランジスタＴ３のゲート電位は黒発光受光時の方が大きくなり、最終的に光検出線ＬＤＬには、黒発光受光時の方が白発光受光時に比較して大きな電圧が出力される。従って、精度良く電流変化を検出することができ、焼き付き等の画質不良を改善することができる。

ところで、上記の光検出回路３００では、電源線ＶＤＤＬ、制御線ＲＳＴ，ＲＷＳおよび光検出線ＬＤＬの計４本の配線が必要である。一般に、電源線や制御線などの配線は表示パネルの垂直方向もしくは水平方向に延伸している。そのため、それらの本数が多いと、配線間ショート等などの、歩留まりを低下させる問題が生じやすくなる。

次に、本実施の形態の光検出回路１４において、上記の一連の動作を白発光検出時と黒発光検出時で行った場合について考える。本実施の形態においても、上記の比較例と同様、白発光受光時におけるトランジスタＴ１のゲート電位の変化量の方が、黒発行受光時におけるトランジスタＴ１のゲート電位の変化量よりも大きくなる。これにより、出力時におけるトランジスタＴ１のゲート電位は黒発光受光時の方が大きくなり、最終的に光検出線ＬＤＬには、黒発光受光時の方が白発光受光時に比較して大きな電圧が出力される。従って、本実施の形態では、精度良く電流変化を検出することができ、焼き付き等の画質不良を改善することができる。

また、本実施の形態では、カソードが制御線ＲＳＴ側を向くようにフォトダイオードＤ１が配置されている。これにより、１本の制御線ＲＳＴに上述の制御パルスを印加するだけで、光検出線ＬＤＬに接続されたトランジスタのＴ１ゲートに、画素１１Ｒ，１１Ｇ，１１Ｂから発せられた光の光量の大きさに応じた電圧をオン電圧として印加することが可能となる。つまり、１本の制御線ＲＳＴ、１本の電源線ＶＤＤＬおよび１本の光検出線ＬＤＬの計３本の配線だけで、画素１１Ｒ，１１Ｇ，１１Ｂから発せられた光の光量の大きさに応じた電圧を得ることが可能となる。従って、図２４に示した光検出回路３００よりも１本少ない配線数で焼き付きを低減することができる。

また、本実施の形態では、図２４に示した光検出回路３００よりも１本少ない配線で、光検出回路１４を駆動することができることから、光検出回路３００と比べて、配線間ショート等などの、歩留まりを低下させる問題が生じる可能性を低くすることができる。

また、本実施の形態において、複数の制御線ＲＳＴが複数本ずつ順次選択される場合には、複数の光検出回路１４からの検出信号が１本の光検出線ＬＤＬに併せて出力されることになる。なお、複数の制御線ＲＳＴが複数本ずつ順次選択される場合としては、例えば、複数の制御線ＲＳＴが同一タイミングで選択される場合や、複数の制御線ＲＳＴの出力期間がオーバーラップしている場合などがある。これにより、一度に使用されるフォトダイオードＤ１の数を増やすことができるので、光検出精度を向上させることが可能となる。

＜２．変形例＞
図１３は、上記実施の形態に係る光検出回路１４の一変形例を表したものである。本変形例に係る光検出回路１４では、トランジスタＴ１に対して電源線ＶＤＤＬの代わりに、制御線ＲＳＴが接続されている。本変形例に係る光検出回路１４を含む表示装置１の基本的な動作は、上記実施の形態に係る光検出回路１４を含む表示装置１の動作と同じである。つまり、制御線ＲＳＴをＶｓｓとすることでトランジスタＴ１のゲート電位を初期化し、次にＶｉｎｉとすることでトランジスタＴ１をオフした状態でフォトダイオードＤ１に電位差を発生させ光検出が行われる。最後に、制御線ＲＳＴの電位をＶｄｄ２とすることでトランジスタＴ１をオン状態とし、検出信号を光検出線ＬＤＬに出力させる。ただし、本変形例では、トランジスタＴ１のゲート電圧の変動が光検出線ＬＤＬに入力されてしまうので、例えば、図１４に示したように、出力期間ｔ４の直前に光検出線ＬＤＬの電位をＶｉｎｉに初期化する必要がある。

本変形例では、上記実施の形態と同様、１本の制御線ＲＳＴ、１本の電源線ＶＤＤＬおよび１本の光検出線ＬＤＬの計３本の配線だけで、画素１１Ｒ，１１Ｇ，１１Ｂから発せられた光の光量の大きさに応じた電圧を得ることが可能となる。従って、図２２に示した光検出回路３００よりも１本少ない配線数で焼き付きを低減することができる。また、本変形例では、上記実施の形態と同様、図２４に示した光検出回路３００よりも１本少ない配線で、光検出回路１４を駆動することができることから、光検出回路３００と比べて、配線間ショート等などの、歩留まりを低下させる問題が生じる可能性を低くすることができる。また、本変形例においても、複数の制御線ＲＳＴが複数本ずつ順次選択される場合には、光検出精度を向上させることが可能となる。

なお、本変形例において、例えば、図１５に示したように、容量素子Ｃ１をなくし、トランジスタＴ１のゲート−ソース間の寄生容量Ｃ４を容量素子Ｃ１と同様に機能させるようにしてもよい。また、本変形例において、例えば、図１６に示したように、容量素子Ｃ２をなくし、トランジスタＴ１のゲート−ドレイン間の寄生容量Ｃ５を容量素子Ｃ２と同様に機能させるようにしてもよい。また、本変形例において、例えば、図１７に示したように、容量素子Ｃ１，Ｃ２をなくし、トランジスタＴ１のゲート−ソース間の寄生容量Ｃ４を容量素子Ｃ１と同様に機能させるとともに、トランジスタＴ１のゲート−ドレイン間の寄生容量Ｃ５を容量素子Ｃ２と同様に機能させるようにしてもよい。

＜３．参考例＞
図１８は、参考例に係る入力装置２の全体構成の一例を表したものである。この入力装置２は、入力パネル３０と、入力パネル３０の周辺に形成された駆動回路４０とを備えている。

（入力パネル３０）
入力パネル３０は、複数の光検出回路１４を入力パネル３０の全面に渡って２次元配置したものである。入力パネル３０は、各光検出回路１４をライン駆動することにより、外部から入力された映像信号２０Ａに基づく画像を表示するものである。光検出回路１４は、例えば、図３、図１３、図１５、図１６または図１７に示した構成となっている。

入力パネル３０は、行方向に延在する複数の制御線ＲＳＴと、列方向に延在する複数の光検出線ＬＤＬと、行方向に延在する複数の電源線ＶＤＤＬとを有している。各制御線ＲＳＴと各光検出線ＬＤＬとの交差点近傍に、光検出回路１４が設けられている。各制御線ＲＳＴは、光検出回路１４が図３に示した構成となっている場合には、制御線駆動回路２５の出力端（図示せず）と、フォトダイオードＤ１のカソードおよび容量素子Ｃ２の一端とに接続されている。光検出回路１４が図１３、図１５、図１６または図１７に示した構成となっている場合には、各制御線ＲＳＴは、制御線駆動回路２５の出力端（図示せず）と、フォトダイオードＤ１のカソードおよび容量素子Ｃ２の一端と、トランジスタＴ１のソースおよびドレインのうち光検出線ＬＤＬに未接続の端子に接続されている。

各光検出線ＬＤＬは、受光信号処理回路２６の出力端（図示せず）と、トランジスタＴ１ソースまたはドレインに接続されている。各電源線ＶＤＤＬは、光検出回路１４が図３に示した構成となっている場合には、電源２８に含まれる固定の電圧Ｖｄｄを出力する電源の出力端（図示せず）と、トランジスタＴ１のソースおよびドレインのうち光検出線ＬＤＬに未接続の端子および容量素子Ｃ１の一端とに接続されている。光検出回路１４が図１３、図１５、図１６または図１７に示した構成となっている場合には、各電源線ＶＤＤＬは、電源２８に含まれる固定の電圧Ｖｄｄを出力する電源の出力端（図示せず）と、容量素子Ｃ１の一端とに接続されている。

（駆動回路４０）
駆動回路４０は、例えば、図１８に示したように、タイミング制御回路２１、制御線駆動回路２５、受光信号処理回路２６および電源２８を有している。

タイミング制御回路２１は、制御線駆動回路２５、受光信号処理回路２６および電源２８が連動して動作するように制御するものである。タイミング制御回路２１は、例えば、外部から入力された同期信号２０Ｂに応じて（同期して）、上述した各回路に対して制御信号２１Ａを出力するようになっている。

制御線駆動回路２５は、上記実施の形態と同様、３種類の電圧を含む制御パルスを選択信号として制御線ＲＳＴに出力するものである。具体的には、制御線駆動回路２５は、フォトダイオードＤ１に順バイアスを印加するとともにトランジスタＴ１をオフ状態とする第１電圧と、フォトダイオードＤ１に逆バイアスを印加するとともにトランジスタＴ１をオフ状態とする第２電圧と、フォトダイオードＤ１に逆バイアスを印加するとともにトランジスタＴ１をオン状態とする第３電圧とを含む制御パルスを選択信号として制御線ＲＳＴに出力するようになっている。

受光信号処理回路２６は、例えば、図４に示したように、電圧検出部ＤＴ１と、スイッチＳＷ１とを有している。受光信号処理回路２６は、さらに、図示しないが、光検出回路１４から入力された受光信号１４Ａ（電気信号）に基づいて、入射光によって形成された発光スポットの入力パネル３０上の位置を導出し、導出した位置情報２６Ｂを、制御信号２１Ａの入力に応じて（同期して）外部に出力する信号処理回路を有している。

電源２８は、入力パネル３０に対して固定の電圧を供給するものである。電源２８は、例えば、固定の電圧Ｖｄｄを出力する電源などを含んで構成されている。

次に、図１９を参照しつつ、入力装置２の動作について説明する。図１９（Ａ）は、入力装置２の入力パネル３０に対して、レーザポインタ３のレーザ光Ｌ１を照射することにより、入力装置２に所定の情報を入力している様子を模式的に表したものである。図１９（Ｂ）は、入力装置２の入力パネル３０に、先端だけが光るペンライト４の先端を接触させるとともに、入力パネル３０に対してペンライト４の光Ｌ２を照射することにより、入力装置２に所定の情報を入力している様子を模式的に表したものである。入力装置２に入力する所定の情報としては、例えば、文字、記号、または画像などが挙げられる。

本参考例では、レーザポインタ３やペンライト４などで入力装置２の入力パネル３０を照射し、入力パネル３０に形成された発光スポットを入力パネル３０の表面で動かすことにより、発光スポットの位置情報２６Ｂが出力される。そして、この位置情報２６Ｂを図示しない情報処理装置で蓄積することにより、例えば、文字、記号、または画像などの情報が得られる。

本参考例において、入射光を検出するための解像度が、入力パネル３０に含まれる光検出回路１４の総数（解像度）よりも小さくても問題ない場合には、複数の制御線ＲＳＴを複数本ずつ順次選択することも可能である。なお、複数の制御線ＲＳＴを複数本ずつ順次選択する方法としては、例えば、複数の制御線ＲＳＴを同一タイミングで選択したり、複数の制御線ＲＳＴの出力期間をオーバーラップさせたりする方法がある。このようにした場合には、複数の光検出回路１４からの検出信号が１本の光検出線ＬＤＬに併せて出力されることになるので、一度に使用されるフォトダイオードＤ１の数を増やすことができ、光検出精度を向上させることが可能となる。

１…表示装置、２…入力装置、３…レーザポインタ、４…ペンライト、１０…表示パネル、１１，１１Ｒ，１１Ｇ，１１Ｂ，１００…画素、１２，１１０…画素回路、１３，１３Ｒ，１３Ｇ，１３Ｂ，１２０…有機ＥＬ素子、１４，２００，３００…光検出回路、２０，４０…駆動回路、２０Ａ…映像信号、２０Ｂ…同期信号、２１…タイミング制御回路、２１Ａ…制御信号、２２…映像信号処理回路、２３…信号線駆動回路、２４…書込線駆動回路、２５…制御線駆動回路、２６，４００…受光信号処理回路、２６Ａ…補正係数、２６Ｂ…位置情報、２７…記憶回路、２８…電源、２８…電源、３０…入力パネル、Ｃ１，Ｃ２，Ｃ３…容量素子、Ｃ４，Ｃ５…寄生容量、Ｃ１０…保持容量、Ｄ１，Ｄ２，Ｄ１０…フォトダイオード、ＤＴ１…電圧検出部、ＤＴＬ…信号線、Ｉｄｓ…電流、Ｌ１…レーザ光、Ｌ２…光、ＬＤＬ…光検出線、ＲＳＴ，ＲＷＳ…制御線、ＳＷ１…スイッチ、ｔ１…検出準備期間、ｔ２…信号書き込み期間、ｔ３…光検出期間、ｔ４…出力期間、Ｔ１…トランジスタ、Ｔ１０，Ｔ２０…トランジスタ、Ｖｃａｔ，Ｖｃｃ，Ｖｄｄ，Ｖｉｎｉ…電圧、ＶＣＡＴＬ，ＶＣＣＬ，ＶＤＤＬ，ＶＩＮＩＬ…電源線。

Claims

表示パネルと、
前記表示パネルを駆動する駆動回路と
を備え、
前記表示パネルは、
自発光素子を含む複数の画素と、
前記画素から発せられた光を検出する複数の光検出回路と
を有し、
前記光検出回路は、
固定電源線と光検出線との間に設けられたトランジスタと、
前記トランジスタのゲートと制御線との間に設けられるとともに、カソードが前記制御線側を向くように配置されたフォトダイオードと
を有し、
前記駆動回路は、前記フォトダイオードに順バイアスを印加するとともに前記トランジスタをオフ状態とする第１電圧と、前記フォトダイオードに逆バイアスを印加するとともに前記トランジスタをオフ状態とする第２電圧（前記第２電圧＞前記第１電圧）と、前記フォトダイオードに逆バイアスを印加するとともに前記トランジスタをオン状態とする第３電圧（前記第３電圧＞前記第２電圧）とを順次、前記制御線に出力する電源を有する
表示装置。
前記駆動回路は、前記光検出線に接続された受光信号処理回路をさらに有し、
前記受光信号処理回路は、
前記光検出線の電圧を検出する電圧検出部と、
前記光検出線の電圧を第４電圧（前記第４電圧＞前記第１電圧）で初期化する初期化部と
を有する
請求項１に記載の表示装置。
前記駆動回路は、前記電圧検出部で検出された電圧の大きさに応じて映像信号を補正する信号処理回路をさらに有する
請求項２に記載の表示装置。
固定電源線と光検出線との間に設けられたトランジスタと、前記トランジスタのゲートと制御線との間に設けられると共にカソードが前記制御線側を向くように配置されたフォトダイオードとを備えた光検出回路を用いて、入射光を検出する光検出方法であって、
前記制御線の電圧を、前記フォトダイオードに順バイアスを印加するとともに前記トランジスタをオフ状態とする第１電圧に設定するとともに、前記光検出線の電圧を初期化する第１ステップと、
前記制御線の電圧を、前記フォトダイオードに逆バイアスを印加するとともに前記トランジスタをオフ状態とする第２電圧（前記第２電圧＞前記第１電圧）に設定する第２ステップと、
前記制御線の電圧を、前記フォトダイオードに逆バイアスを印加するとともに前記トランジスタをオン状態とする第３電圧（前記第３電圧＞前記第２電圧）に設定する第３ステップと
を含む
光検出方法。
前記第２ステップと前記第３ステップとの間に、前記光検出線の電圧を再度、初期化する第４ステップを含む
請求項４に記載の光検出方法。