JP2011141418A - 表示装置、光検出方法、電子機器 - Google Patents
表示装置、光検出方法、電子機器 Download PDFInfo
- Publication number
- JP2011141418A JP2011141418A JP2010001878A JP2010001878A JP2011141418A JP 2011141418 A JP2011141418 A JP 2011141418A JP 2010001878 A JP2010001878 A JP 2010001878A JP 2010001878 A JP2010001878 A JP 2010001878A JP 2011141418 A JP2011141418 A JP 2011141418A
- Authority
- JP
- Japan
- Prior art keywords
- light
- transistor
- pixel circuit
- potential
- light detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 348
- 238000005070 sampling Methods 0.000 claims abstract description 93
- 230000008859 change Effects 0.000 claims description 48
- 239000003990 capacitor Substances 0.000 claims description 30
- 238000003860 storage Methods 0.000 claims description 20
- 230000003287 optical effect Effects 0.000 claims description 17
- 239000011159 matrix material Substances 0.000 claims description 12
- 238000005401 electroluminescence Methods 0.000 description 120
- 238000012937 correction Methods 0.000 description 38
- 101100153525 Homo sapiens TNFRSF25 gene Proteins 0.000 description 37
- 102100022203 Tumor necrosis factor receptor superfamily member 25 Human genes 0.000 description 37
- 230000006866 deterioration Effects 0.000 description 23
- 239000008186 active pharmaceutical agent Substances 0.000 description 18
- 238000000034 method Methods 0.000 description 17
- 230000008569 process Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 241000750042 Vini Species 0.000 description 11
- 230000007423 decrease Effects 0.000 description 9
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 238000002360 preparation method Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 230000035945 sensitivity Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 101150013423 dsl-1 gene Proteins 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000023077 detection of light stimulus Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0439—Pixel structures
- G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
- G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
- G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
- G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
- G09G2360/145—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen
- G09G2360/147—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen the originated light output being determined for each pixel
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【課題】少ない素子数で構成で光検出を行うことができ画素回路を実現する。
【解決手段】画素回路には、発光素子1と、入力された信号値電圧に応じて発光素子1に対して電流印加を行う駆動トランジスタTdと、オン状態とされることで駆動トランジスタTdのゲートに信号線DTLからの信号値を入力するサンプリングトランジスタTsと、駆動トランジスタTdの一端と光検出線DETLの間に接続されたスイッチングトランジスタT3を設ける。そして例えばサンプリングトランジスタTsがオフ状態で光センサとして機能するようにする。サンプリングトランジスタTsが受光光量に応じて駆動トランジスタTdのゲート電位を変化させ、当該変化に応じた駆動トランジスタTdのソース電位をスイッチングトランジスタT3を介して光検出線DETLに出力し、光量情報検出部22が光検出線DETLの電圧検出により光量情報を検出する。
【選択図】図10
【解決手段】画素回路には、発光素子1と、入力された信号値電圧に応じて発光素子1に対して電流印加を行う駆動トランジスタTdと、オン状態とされることで駆動トランジスタTdのゲートに信号線DTLからの信号値を入力するサンプリングトランジスタTsと、駆動トランジスタTdの一端と光検出線DETLの間に接続されたスイッチングトランジスタT3を設ける。そして例えばサンプリングトランジスタTsがオフ状態で光センサとして機能するようにする。サンプリングトランジスタTsが受光光量に応じて駆動トランジスタTdのゲート電位を変化させ、当該変化に応じた駆動トランジスタTdのソース電位をスイッチングトランジスタT3を介して光検出線DETLに出力し、光量情報検出部22が光検出線DETLの電圧検出により光量情報を検出する。
【選択図】図10
Description
本発明は、例えば有機エレクトロルミネッセンス素子(有機EL素子)等の自発光素子を画素回路に用いた表示装置、電子機器及び光検出方法に関し、特にその画素回路内に設けられる光検出機能に関する。
有機エレクトロルミネッセンス(EL:Electroluminescence)発光素子を画素に用いたアクティブマトリクス方式の表示装置では、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子(一般には薄膜トランジスタ:TFT)によって制御する。有機ELは電流発光素子のため、EL素子に流れる電流量をコントロールすることで発色の階調を得ている。
即ち有機EL素子を有する画素回路では、与えられた信号値電圧に応じた電流を有機EL素子に流すことで、信号値に応じた階調の発光が行われるようにしている。
即ち有機EL素子を有する画素回路では、与えられた信号値電圧に応じた電流を有機EL素子に流すことで、信号値に応じた階調の発光が行われるようにしている。
このような有機EL素子を用いた表示装置など、自発光素子を用いた表示装置では、画素間の発光輝度のばらつきを無くして画面上に生じるムラを無くすことが重要である。
画素の発光輝度のばらつきは、パネル製造時の初期状態でも生じるが、経時変化によっても生じる。
有機EL素子は時間経過によって発光効率が低下してしまう。つまり同じ電流を流してもその発光輝度が時間と共に低下してしまうこととなる。
その結果、例えば図31(a)のように、黒表示に白いWINDOWパターンを表示した後再び白表示に戻すとWINDOWパターンを表示した部分の輝度が暗くなるという焼き付きが発生してしまう。
画素の発光輝度のばらつきは、パネル製造時の初期状態でも生じるが、経時変化によっても生じる。
有機EL素子は時間経過によって発光効率が低下してしまう。つまり同じ電流を流してもその発光輝度が時間と共に低下してしまうこととなる。
その結果、例えば図31(a)のように、黒表示に白いWINDOWパターンを表示した後再び白表示に戻すとWINDOWパターンを表示した部分の輝度が暗くなるという焼き付きが発生してしまう。
このような状況に対処するものとして、上記特許文献1,2では、各画素回路内に光センサを配置して、光センサの検出値をパネル内でフィードバックして発光輝度を補正する方式や、光センサからシステムにフィードバックして補正する方式が開示されている。
本発明は、画素回路内に光を検出する機能を備えた表示装置を対象とする。そして例えば検出した光量情報に応じて画素回路に与える信号値を補正することで、上記のような焼き付きが発生しないようにする表示装置を実現する。その場合に、少ない素子数や制御ライン数等で構成できる画素回路を実現することを目的とする。
本発明の表示装置又は電子機器は、信号線と所要数の走査線が交差する部分にマトリクス状に配置される画素回路と、上記信号線により各画素回路に信号値を与え、また上記走査線を駆動することで、各画素回路に信号値に応じた輝度の発光を行わせて画像表示を行う表示駆動部と、上記画素回路に対して配設される光検出線に対する上記画素回路からの出力から光量情報を検出する光量情報検出部とを備える。上記画素回路は、少なくとも、発光素子と、入力された信号値電圧に応じて上記発光素子に対して電流印加を行う駆動トランジスタと、オン状態とされることで上記駆動トランジスタのゲートに上記信号線からの信号値を入力するサンプリングトランジスタと、上記駆動トランジスタの一端と上記光検出線の間に接続されたスイッチングトランジスタとを有し、受光光量に応じて上記駆動トランジスタのゲート電位を変化させ、当該変化に応じた上記駆動トランジスタのソース電位を上記スイッチングトランジスタを介して上記光検出線に出力する光検出動作を実行可能な構成とされている。
また、上記サンプリングトランジスタがオフ状態において光センサとして機能する構造とされ、上記光検出動作として、上記サンプリングトランジスタがオフとされているときに受光光量に応じたリーク電流を上記駆動トランジスタのゲートに印加することで、受光光量に応じて上記駆動トランジスタのゲート電位を変化させる。
上記サンプリングトランジスタは、例えば自己の画素回路内の上記発光素子からの光、又は隣接する画素回路内の上記発光素子からの光を受光する。
また上記光検出線を上記発光素子が発光しない電位に充電する構成を備える。
上記サンプリングトランジスタは、例えば自己の画素回路内の上記発光素子からの光、又は隣接する画素回路内の上記発光素子からの光を受光する。
また上記光検出線を上記発光素子が発光しない電位に充電する構成を備える。
また上記画素回路は、上記駆動トランジスタのゲート・ソース間に接続された保持容量をさらに備える。
その場合、上記表示駆動部は、上記画素回路において光検出動作を行う際に、上記保持容量に上記駆動トランジスタの閾値電圧を保持させる閾値補正動作を実行させる。
その場合、上記表示駆動部は、上記画素回路において光検出動作を行う際に、上記保持容量に上記駆動トランジスタの閾値電圧を保持させる閾値補正動作を実行させる。
さらに、固定電源に接続された光検出素子が、第2のスイッチングトランジスタを介して上記駆動トランジスタのゲートに接続され、上記光検出動作として、上記第2のスイッチングトランジスタがオンとされているときに上記光検出素子が受光光量に応じた電流を上記駆動トランジスタのゲートに印加することで、受光光量に応じて上記駆動トランジスタのゲート電位を変化させる。上記光検出素子は、例えばダイオード接続されたトランジスタで構成される。また上記光検出素子は、外部からの光を受光する。
また本発明の光検出方法は、上記の画素回路と、表示駆動部と、光量情報検出部とを備えている表示装置において、上記画素回路が、受光光量に応じて上記駆動トランジスタのゲート電位を変化させ、当該変化に応じた上記駆動トランジスタのソース電位を上記スイッチングトランジスタを介して上記光検出線に出力し、上記光量情報検出部が、上記光検出線の電圧検出により光量情報を検出する光検出方法である。
このような本発明では、画素回路が光センサ機能を持つ。例えばサンプリングトランジスタがオフ状態で光センサとして機能する。即ち駆動トランジスタのゲートの電位を受光光量に応じて変化させる。駆動トランジスタのゲート電位の変動は、ソース電位の変動として、スイッチングトランジスタを介して光検出線に出力される。このため光量情報検出部は光検出線の電圧検出を行うことにより画素回路が受光した光量を検出できる。
このような構成により、各画素回路は自己の発光光量や、隣接する他の画素回路の発光光量、さらには外光の光量を検出できる。
検出した光量の情報は、画素回路の発光輝度の劣化の情報として用いたり、外部入力情報として用いることができる。
このような構成により、各画素回路は自己の発光光量や、隣接する他の画素回路の発光光量、さらには外光の光量を検出できる。
検出した光量の情報は、画素回路の発光輝度の劣化の情報として用いたり、外部入力情報として用いることができる。
本発明によれば、画素回路に対して独立して光検出部を設けず、画素回路の構成を利用し、かつ素子数や制御線数等の増大を招かずに光検出を行うことが可能となる。
例えばサンプリングトランジスタを光センサとして用いて駆動トランジスタのゲートを検出光量に応じて変化させ、駆動トランジスタのソースをスイッチングトランジスタを介して光検出線に接続する。これにより専用の光検出回路を構成する場合に比べて、トランジスタ数及びその制御線を削減することができる。
その結果、高歩留まり化が実現可能であり、尚且つ焼き付き等の発光素子の効率劣化による画質不良を対策することができる。
例えばサンプリングトランジスタを光センサとして用いて駆動トランジスタのゲートを検出光量に応じて変化させ、駆動トランジスタのソースをスイッチングトランジスタを介して光検出線に接続する。これにより専用の光検出回路を構成する場合に比べて、トランジスタ数及びその制御線を削減することができる。
その結果、高歩留まり化が実現可能であり、尚且つ焼き付き等の発光素子の効率劣化による画質不良を対策することができる。
以下、本発明の実施の形態について次の順序で説明する。
<1.表示装置の構成>
<2.本発明に至る過程で考慮された構成:構成例1、2>
<3.第1の実施の形態>
[3−1 回路構成]
[3−2 光検出動作例A]
[3−3 光検出動作例B]
[3−4 光検出動作例C]
[3−5 光検出動作期間]
<4.第2の実施の形態>
[4−1 回路構成]
[4−2 光検出動作例]
[4−3 第2の実施の形態の変形例]
<5.第3の実施の形態>
<6.変形例>
<1.表示装置の構成>
<2.本発明に至る過程で考慮された構成:構成例1、2>
<3.第1の実施の形態>
[3−1 回路構成]
[3−2 光検出動作例A]
[3−3 光検出動作例B]
[3−4 光検出動作例C]
[3−5 光検出動作期間]
<4.第2の実施の形態>
[4−1 回路構成]
[4−2 光検出動作例]
[4−3 第2の実施の形態の変形例]
<5.第3の実施の形態>
<6.変形例>
<1.表示装置の構成>
図1に第1の実施の形態の有機EL表示装置の構成を示す。この有機EL表示装置は各種電子機器において表示デバイスとして搭載される。例えばテレビジョン受像器、モニタ装置、記録再生装置、通信機器、コンピュータ機器、オーディオ機器、ビデオ機器、ゲーム機、家電機器等の電子機器である。
この有機EL表示装置は、有機EL素子を発光素子とし、アクティブマトリクス方式で発光駆動を行う画素回路10を含むものである。
図示のように、有機EL表示装置は、多数の画素回路10が列方向と行方向にマトリクス状に配列された画素アレイ20を有する。なお、画素回路10のそれぞれは、R(赤)、G(緑)、B(青)のいずれかの発光画素となり、各色の画素回路10が所定規則で配列されてカラー表示装置が構成される。
図1に第1の実施の形態の有機EL表示装置の構成を示す。この有機EL表示装置は各種電子機器において表示デバイスとして搭載される。例えばテレビジョン受像器、モニタ装置、記録再生装置、通信機器、コンピュータ機器、オーディオ機器、ビデオ機器、ゲーム機、家電機器等の電子機器である。
この有機EL表示装置は、有機EL素子を発光素子とし、アクティブマトリクス方式で発光駆動を行う画素回路10を含むものである。
図示のように、有機EL表示装置は、多数の画素回路10が列方向と行方向にマトリクス状に配列された画素アレイ20を有する。なお、画素回路10のそれぞれは、R(赤)、G(緑)、B(青)のいずれかの発光画素となり、各色の画素回路10が所定規則で配列されてカラー表示装置が構成される。
各画素回路10を発光駆動するための構成として、水平セレクタ11、ライトスキャナ12を備える。
また水平セレクタ11により選択され、表示データとしての輝度信号の信号値(階調値)に応じた電圧を画素回路10に供給する信号線DTL(DTL1、DTL2・・・)が、画素アレイ上で列方向に配されている。信号線DTL1、DTL2・・・は、画素アレイ20においてマトリクス配置された画素回路10の列数分だけ配される。
また水平セレクタ11により選択され、表示データとしての輝度信号の信号値(階調値)に応じた電圧を画素回路10に供給する信号線DTL(DTL1、DTL2・・・)が、画素アレイ上で列方向に配されている。信号線DTL1、DTL2・・・は、画素アレイ20においてマトリクス配置された画素回路10の列数分だけ配される。
また画素アレイ20上において、行方向に書込制御線WSL(WSL1,WSL2・・・)が配されている。書込制御線WSLは、画素アレイ20においてマトリクス配置された画素回路10の行数分だけ配される。
書込制御線WSL(WSL1,WSL2・・・)はライトスキャナ12により駆動される。ライトスキャナ12は、設定された所定のタイミングで、行状に配設された各書込制御線WSL1,WSL2・・・に順次、走査パルスWSを供給して、画素回路10を行単位で線順次走査する。
書込制御線WSL(WSL1,WSL2・・・)はライトスキャナ12により駆動される。ライトスキャナ12は、設定された所定のタイミングで、行状に配設された各書込制御線WSL1,WSL2・・・に順次、走査パルスWSを供給して、画素回路10を行単位で線順次走査する。
水平セレクタ11は、ライトスキャナ12による線順次走査に合わせて、列方向に配された信号線DTL1、DTL2・・・に対して、画素回路10に対する入力信号としての信号値電位(Vsig)を供給する。
詳しくは後述するが各画素回路10は、自己の画素や隣接する画素の発光光量を検出する光センサ機能を有する。そして各画素回路10は、光検出動作時には光検出に応じた信号を出力する。
画素回路10の光検出動作を制御する部位として検出動作制御部21が設けられる。検出動作制御部21からは行方向に制御線TLa(TLa1,TLa2・・・)が、各光検出部30に対して配されている。
制御線TLaは、画素回路10内の後述するスイッチングトランジスタT3に対して、そのオン/オフ制御のための制御パルスpT3を供給する制御線となる。
画素回路10の光検出動作を制御する部位として検出動作制御部21が設けられる。検出動作制御部21からは行方向に制御線TLa(TLa1,TLa2・・・)が、各光検出部30に対して配されている。
制御線TLaは、画素回路10内の後述するスイッチングトランジスタT3に対して、そのオン/オフ制御のための制御パルスpT3を供給する制御線となる。
また各画素回路10に対応して、例えば列方向に、光検出線DETL(DETL1、DETL2・・・)が配設されている。この光検出線DETLは、画素回路10が光検出に応じた情報としての電圧を出力するラインとされる。
各光検出線DETL(DETL1、DETL2・・・)は、光検出ドライバ22に導入されている。光検出ドライバ22は、各光検出線DETLについての電圧検出を行うことで、光量情報を検出する。
なお、光検出線DETLの初期化制御のため、検出動作制御部21は光検出ドライバ22に対して制御信号pSWを供給する。具体的な動作については後述する。
各光検出線DETL(DETL1、DETL2・・・)は、光検出ドライバ22に導入されている。光検出ドライバ22は、各光検出線DETLについての電圧検出を行うことで、光量情報を検出する。
なお、光検出線DETLの初期化制御のため、検出動作制御部21は光検出ドライバ22に対して制御信号pSWを供給する。具体的な動作については後述する。
光検出ドライバ22は、各画素回路10についての光量検出情報を、水平セレクタ11内の信号値補正部11aに与える。
信号値補正部11aは、光量検出情報により、各画素回路10内の有機EL素子の発光効率の劣化具合を判定し、それに応じて、各画素回路10に与える信号値Vsigの補正処理を行う。
信号値補正部11aは、光量検出情報により、各画素回路10内の有機EL素子の発光効率の劣化具合を判定し、それに応じて、各画素回路10に与える信号値Vsigの補正処理を行う。
有機EL素子は時間経過によって発光効率が低下してしまう。つまり同じ電流を流してもその発光輝度が時間と共に低下してしまうこととなる。そこで本例の表示装置は、各画素回路10の発光光量を検出し、これによって発光輝度の劣化を判定する。そして劣化具合に応じて信号値Vsig自体を補正する。例えば或る電圧値V1としての信号値Vsigを与える場合に、発光輝度の低下具合に応じた補正値αを設定し、電圧値V1+αとしての信号値Vsigを与えるように補正する。
このように検出した各画素回路10の発光輝度の劣化を、信号値Vsigにフィードバックする補正を行うことで焼き付きを減少させる。
例えば図31(a)のように焼き付きが発生してしまう状況で、図31(b)のように焼き付きを低減するものである。
このように検出した各画素回路10の発光輝度の劣化を、信号値Vsigにフィードバックする補正を行うことで焼き付きを減少させる。
例えば図31(a)のように焼き付きが発生してしまう状況で、図31(b)のように焼き付きを低減するものである。
なお図1には示していないが、画素回路10には、所要の固定電位として、駆動電圧Vcc、カソード電圧Vcat等を供給する電位線が接続される(図10等に示す)。
<2.本発明に至る過程で考慮された構成:構成例1、2>
ここで、本発明の実施の形態の回路構成及び動作を説明するのに先立って、本実施の形態の理解のため、本発明に至る過程で考慮された構成例1、2を述べておく。なお、構成例1、2はいわゆる公知発明ではないと出願人が認識するものである。
ここで、本発明の実施の形態の回路構成及び動作を説明するのに先立って、本実施の形態の理解のため、本発明に至る過程で考慮された構成例1、2を述べておく。なお、構成例1、2はいわゆる公知発明ではないと出願人が認識するものである。
まず構成例1として、図2は、画素回路200と、焼き付きの低減のために考えられた光検出部100を示している。
画素回路200は、pチャネルTFTによる駆動トランジスタTd、nチャネルTFTによるサンプリングトランジスタTs、保持容量Cs、及び有機EL素子1から成る。なお、この画素回路200の回路構成は実施の形態の画素回路10とは異なるが、表示装置上では図1と同様にマトリクス状に複数の画素回路が配置されるものである。この図2では、信号線DTLと書込制御線WSLとの交差部に配される1つの画素回路200と、画素回路200に対応して設けられる1つの光検出部100を示している。
信号線DTLはサンプリングトランジスタTsのドレインに接続され、書込制御線WSLはサンプリングトランジスタTsのゲートに接続されている。
画素回路200は、pチャネルTFTによる駆動トランジスタTd、nチャネルTFTによるサンプリングトランジスタTs、保持容量Cs、及び有機EL素子1から成る。なお、この画素回路200の回路構成は実施の形態の画素回路10とは異なるが、表示装置上では図1と同様にマトリクス状に複数の画素回路が配置されるものである。この図2では、信号線DTLと書込制御線WSLとの交差部に配される1つの画素回路200と、画素回路200に対応して設けられる1つの光検出部100を示している。
信号線DTLはサンプリングトランジスタTsのドレインに接続され、書込制御線WSLはサンプリングトランジスタTsのゲートに接続されている。
駆動トランジスタTd及び有機EL素子1は、電源電位Vccとカソード電位Vcatの間で直列に接続されている。
またサンプリングトランジスタTs及び保持容量Csは、駆動トランジスタTdのゲートに接続されている。
またサンプリングトランジスタTs及び保持容量Csは、駆動トランジスタTdのゲートに接続されている。
この画素回路200では、水平セレクタ11が信号線DTLに輝度信号に応じた信号値を印加するときに、ライトスキャナ12が書込制御線WSLの走査パルスWSをHレベルとすると、サンプリングトランジスタTsが導通して信号値が保持容量Csに書き込まれる。保持容量Csに書き込まれた信号値電位が駆動トランジスタTdのゲート電位となる。
ライトスキャナ12が書込制御線WSLの走査パルスWSをLレベルとすると、信号線DTLと駆動トランジスタTdとは電気的に切り離されるが、駆動トランジスタTdのゲート電位は保持容量Csによって安定に保持される。
そして電源電位Vccからカソード電位Vcatに向かって駆動電流Idsが駆動トランジスタTd及び有機EL素子1に流れる。
このとき電流Idsは、駆動トランジスタTdのゲート・ソース間電圧Vgsに応じた値となり、有機EL素子1はその電流値に応じた輝度で発光する。
つまりこの画素回路200では、保持容量Csに信号線DTLからの信号値電位を書き込むことによって駆動トランジスタTdのゲート印加電圧を変化させ、これにより有機EL素子1に流れる電流値をコントロールして発色の階調を得る。
ライトスキャナ12が書込制御線WSLの走査パルスWSをLレベルとすると、信号線DTLと駆動トランジスタTdとは電気的に切り離されるが、駆動トランジスタTdのゲート電位は保持容量Csによって安定に保持される。
そして電源電位Vccからカソード電位Vcatに向かって駆動電流Idsが駆動トランジスタTd及び有機EL素子1に流れる。
このとき電流Idsは、駆動トランジスタTdのゲート・ソース間電圧Vgsに応じた値となり、有機EL素子1はその電流値に応じた輝度で発光する。
つまりこの画素回路200では、保持容量Csに信号線DTLからの信号値電位を書き込むことによって駆動トランジスタTdのゲート印加電圧を変化させ、これにより有機EL素子1に流れる電流値をコントロールして発色の階調を得る。
pチャネルTFTによる駆動トランジスタTdのソースは電源Vccに接続されており、常に飽和領域で動作するように設計されているので、駆動トランジスタTdは次の式1に示した値を持つ定電流源となる。
Ids=(1/2)・μ・(W/L)・Cox・(Vgs−Vth)2・・・(式1)
但し、Idsは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Wはチャネル幅、Lはチャネル長、Coxはゲート容量、Vthは駆動トランジスタTdの閾値電圧を表している。
この式1から明らかな様に、飽和領域ではトランジスタのドレイン電流Idsはゲート・ソース間電圧Vgsによって制御される。駆動トランジスタTdは、ゲート・ソース間電圧Vgsが一定に保持される為、定電流源として動作し、有機EL素子1を一定の輝度で発光させることができる。
Ids=(1/2)・μ・(W/L)・Cox・(Vgs−Vth)2・・・(式1)
但し、Idsは飽和領域で動作するトランジスタのドレイン・ソース間に流れる電流、μは移動度、Wはチャネル幅、Lはチャネル長、Coxはゲート容量、Vthは駆動トランジスタTdの閾値電圧を表している。
この式1から明らかな様に、飽和領域ではトランジスタのドレイン電流Idsはゲート・ソース間電圧Vgsによって制御される。駆動トランジスタTdは、ゲート・ソース間電圧Vgsが一定に保持される為、定電流源として動作し、有機EL素子1を一定の輝度で発光させることができる。
ここで一般的に、有機EL素子1の電流−電圧特性は時間が経過すると劣化してしまう。そして画素回路200においては、有機EL素子1の経時変化とともに、駆動トランジスタTdのドレイン電圧が変化してゆく。ところが画素回路200ではゲート・ソース間電圧Vgsが一定であるので、有機EL素子1には一定量の電流が流れ、発光輝度は変化しない。つまり安定した階調制御ができる。
しかしながら、有機EL素子1は時間変化と共にその駆動電圧だけでなく、発光効率も低下してしまう。つまり同じ電流を流してもその発光輝度が時間と共に低下してしまうこととなる。その結果、上述した図31(a)のように焼き付きが発生してしまう。
このような画素回路200の有機EL素子1の発光効率の低下を補正するために、固定の電源電圧(Vcc)と光検出線DELT間に光検出素子(光センサ)S1とスイッチングトランジスタT1が挿入された構成の光検出部100を設ける。
このような画素回路200の有機EL素子1の発光効率の低下を補正するために、固定の電源電圧(Vcc)と光検出線DELT間に光検出素子(光センサ)S1とスイッチングトランジスタT1が挿入された構成の光検出部100を設ける。
この場合、例えばフォトダイオードによる光センサS1は、有機EL素子1の発光光量に応じたリーク電流を流すことになる。
一般に光を検出するダイオードは光を検出するとその電流が増加する。また、電流の増加量はダイオードに入射する光量によって変化する。具体的には光量が多ければ電流増加量は大きく、少なければ電流増加量は小さくなる。
この光センサS1を流れる電流は、スイッチングトランジスタT1が導通されることで光検出線DETLに流れる。
光検出線DETLに接続された外部ドライバ101は、光センサS1によって光検出線DETLに与えられた電流量を検出する。
外部ドライバ101が検出した電流値は検出情報信号に変換されて水平セレクタ11に供給される。水平セレクタ11では、検出情報信号から、画素回路200に与えた信号値Vsigに対応する検出電流値となっているか否かを判別する。もし有機EL素子1の発光輝度が劣化していると、検出電流量が減少する。そのような場合は、信号値Vsigを補正するようにする。
一般に光を検出するダイオードは光を検出するとその電流が増加する。また、電流の増加量はダイオードに入射する光量によって変化する。具体的には光量が多ければ電流増加量は大きく、少なければ電流増加量は小さくなる。
この光センサS1を流れる電流は、スイッチングトランジスタT1が導通されることで光検出線DETLに流れる。
光検出線DETLに接続された外部ドライバ101は、光センサS1によって光検出線DETLに与えられた電流量を検出する。
外部ドライバ101が検出した電流値は検出情報信号に変換されて水平セレクタ11に供給される。水平セレクタ11では、検出情報信号から、画素回路200に与えた信号値Vsigに対応する検出電流値となっているか否かを判別する。もし有機EL素子1の発光輝度が劣化していると、検出電流量が減少する。そのような場合は、信号値Vsigを補正するようにする。
図3に光検出動作波形を示す。ここでは、光検出部100が検出電流を外部ドライバ101に出力する期間(光検出期間)を1フレームとしている。
図3の信号書込期間において、画素回路200は走査パルスWSによってサンプリングトランジスタTsがオンとされ、水平セレクタ11によって信号線DTLに与えられている信号値Vsigが入力される。この信号値Vsigは駆動トランジスタTdのゲートに入力され、容量Csに保持される。このため駆動トランジスタTdは、そのゲート・ソース間電圧に応じた電流を有機EL素子1に流し、有機EL素子1を発光させる。例えば現フレームは、白表示のための信号値Vsigが与えられたとすると、有機EL素子1は現フレームにおいて白レベルの発光を行う。
この白レベルの発光が行われるフレームにおいて、光検出部100では制御パルスpT1によってスイッチングトランジスタT1が導通される。このため有機EL素子1の光を受けた光センサS1の電流変化が、光検出線DETLに反映される。
例えばその際の光センサS1に流れる電流量は、本来の発光光量であれば、図3に実線で示すものである場合、有機EL素子1の劣化によって発光光量が低下していれば、例えば点線で示すようになる。
図3の信号書込期間において、画素回路200は走査パルスWSによってサンプリングトランジスタTsがオンとされ、水平セレクタ11によって信号線DTLに与えられている信号値Vsigが入力される。この信号値Vsigは駆動トランジスタTdのゲートに入力され、容量Csに保持される。このため駆動トランジスタTdは、そのゲート・ソース間電圧に応じた電流を有機EL素子1に流し、有機EL素子1を発光させる。例えば現フレームは、白表示のための信号値Vsigが与えられたとすると、有機EL素子1は現フレームにおいて白レベルの発光を行う。
この白レベルの発光が行われるフレームにおいて、光検出部100では制御パルスpT1によってスイッチングトランジスタT1が導通される。このため有機EL素子1の光を受けた光センサS1の電流変化が、光検出線DETLに反映される。
例えばその際の光センサS1に流れる電流量は、本来の発光光量であれば、図3に実線で示すものである場合、有機EL素子1の劣化によって発光光量が低下していれば、例えば点線で示すようになる。
このような発光輝度の劣化に応じた電流変化が光検出線DETLに現れるため、外部ドライバ101では、この電流量を検出し、劣化具合の情報を得ることができる。そしてそれを水平セレクタ11にフィードバックし、信号値Vsigを補正して、輝度劣化の補正を行う。このようにすれば、焼き付きを低減させることができる。
しかしながら、このような光検出方式では、次のような不都合な点が生じた。
光センサS1は、有機EL素子1の発光を受光してその電流を増加させる。この光センサS1としてのダイオードは、電流変化が大きいオフ領域(印加電圧:負で0V付近)を用いるのが望ましい。電流変化を的確に検知するためである。
ところが、このときの電流値は増加しているといっても、オン電流に対しては非常に小さいために精度よく輝度変化を検出するためには光検出線DETLの寄生容量を充電する時間が大きくなってしまう。例えば1フレームで精度良く電流変化を検出することは難しい。
この対策として光センサS1のサイズを大きくして電流量を大きくするということが考えられるが、サイズが大きくなるとそれだけ画素アレイ20内での画素レイアウトに対して光検出部100の占める割合は大きくなってしまう。
光センサS1は、有機EL素子1の発光を受光してその電流を増加させる。この光センサS1としてのダイオードは、電流変化が大きいオフ領域(印加電圧:負で0V付近)を用いるのが望ましい。電流変化を的確に検知するためである。
ところが、このときの電流値は増加しているといっても、オン電流に対しては非常に小さいために精度よく輝度変化を検出するためには光検出線DETLの寄生容量を充電する時間が大きくなってしまう。例えば1フレームで精度良く電流変化を検出することは難しい。
この対策として光センサS1のサイズを大きくして電流量を大きくするということが考えられるが、サイズが大きくなるとそれだけ画素アレイ20内での画素レイアウトに対して光検出部100の占める割合は大きくなってしまう。
そこで、次に図4のような構成例2としての光検出部300が考えられた。
図4の光検出部300は、センサ兼用トランジスタT10と、容量C2と、nチャネルTFTによる検出信号出力用トランジスタT5,スイッチングトランジスタT3を備える。
図4の光検出部300は、センサ兼用トランジスタT10と、容量C2と、nチャネルTFTによる検出信号出力用トランジスタT5,スイッチングトランジスタT3を備える。
センサ兼用トランジスタT10は、電源線VLと検出信号出力用トランジスタT5のゲートの間に接続されている。
このセンサ兼用トランジスタT10は、オン状態及びオフ状態とされてスイッチ素子として機能するとともにオフ状態において光センサとして機能する。
TFTは、その構造としてチャネル層に対してゲートメタル、ソースメタル等が配されて形成される。センサ兼用トランジスタT10は、例えばソース、ドレインを形成するメタル層がチャネル層の上方においてチャネル層を比較的遮光しない構造とすることで形成できる。つまり外光がチャネル層に入射されるようにTFTを形成すればよい。
このセンサ兼用トランジスタT10は、有機EL素子1で発光される光を検出するように配置されている。そしてオフ状態において、受光光量に応じて、そのリーク電流が増減する。具体的には有機EL素子1の発光光量が多ければリーク電流の増加量は大きく、少なければリーク電流の増加量は小さくなる。
またセンサ兼用トランジスタT10のゲートは、制御線TLbに接続され、制御パルスpT10によってオン/オフされる。センサ兼用トランジスタT10がオンとされることで、検出信号出力用トランジスタT5のゲートに電源線VLの電位が入力される構成となっている。
このセンサ兼用トランジスタT10は、オン状態及びオフ状態とされてスイッチ素子として機能するとともにオフ状態において光センサとして機能する。
TFTは、その構造としてチャネル層に対してゲートメタル、ソースメタル等が配されて形成される。センサ兼用トランジスタT10は、例えばソース、ドレインを形成するメタル層がチャネル層の上方においてチャネル層を比較的遮光しない構造とすることで形成できる。つまり外光がチャネル層に入射されるようにTFTを形成すればよい。
このセンサ兼用トランジスタT10は、有機EL素子1で発光される光を検出するように配置されている。そしてオフ状態において、受光光量に応じて、そのリーク電流が増減する。具体的には有機EL素子1の発光光量が多ければリーク電流の増加量は大きく、少なければリーク電流の増加量は小さくなる。
またセンサ兼用トランジスタT10のゲートは、制御線TLbに接続され、制御パルスpT10によってオン/オフされる。センサ兼用トランジスタT10がオンとされることで、検出信号出力用トランジスタT5のゲートに電源線VLの電位が入力される構成となっている。
電源線VLには、電源電圧Vccと基準電圧Viniという2つの値を持つパルス電圧が与えられる。
容量C2は、カソード電位Vcatと検出信号出力用トランジスタT5のゲートの間に接続されている。この容量C2は検出信号出力用トランジスタT5のゲート電圧を保持するために設けられる。
容量C2は、カソード電位Vcatと検出信号出力用トランジスタT5のゲートの間に接続されている。この容量C2は検出信号出力用トランジスタT5のゲート電圧を保持するために設けられる。
検出信号出力用トランジスタT5は、ドレインが電源線VLに接続されている。そしてソースがスイッチングトランジスタT3と接続されている。
スイッチングトランジスタT3は、検出信号出力用トランジスタT5のソースと光検出線DETLの間に接続されている。このスイッチングトランジスタT3のゲートは制御線TLaに接続され、制御パルスpT3によってオン/オフされる。スイッチングトランジスタT3がオンとされることで、検出信号出力用トランジスタT5を流れる電流が光検出線DETLに出力される構成となっている。
スイッチングトランジスタT3は、検出信号出力用トランジスタT5のソースと光検出線DETLの間に接続されている。このスイッチングトランジスタT3のゲートは制御線TLaに接続され、制御パルスpT3によってオン/オフされる。スイッチングトランジスタT3がオンとされることで、検出信号出力用トランジスタT5を流れる電流が光検出線DETLに出力される構成となっている。
光検出ドライバ301には、各光検出線DETLについて、その電位を検出する電圧検出部301aが設けられている。この電圧検出部301aによって、光検出部300が出力した検出信号電圧を検出する。
なお、光検出線DETLには、例えばダイオード接続のトランジスタによるダイオードD1が接続され、固定電位(例えばカソード電位Vcat)への電流経路を設けている。
なお、光検出線DETLには、例えばダイオード接続のトランジスタによるダイオードD1が接続され、固定電位(例えばカソード電位Vcat)への電流経路を設けている。
図5〜図9で光検出部300による光検出動作について説明する。
図5に光検出部300の動作に関する波形を示す。ここでは画素回路200のサンプリングトランジスタTsに与える走査パルスWSを示している。また、制御線TLb,TLaに与えられる制御パルスpT10,pT3、電源線VLの電源パルスも示している。また検出信号出力用トランジスタT5のゲート電圧、光検出線DETLに表れる電圧も示している。
そして1つの光検出部300は、対応する画素回路200についての光量検出を1フレームの期間で行う例とする。
図5に光検出部300の動作に関する波形を示す。ここでは画素回路200のサンプリングトランジスタTsに与える走査パルスWSを示している。また、制御線TLb,TLaに与えられる制御パルスpT10,pT3、電源線VLの電源パルスも示している。また検出信号出力用トランジスタT5のゲート電圧、光検出線DETLに表れる電圧も示している。
そして1つの光検出部300は、対応する画素回路200についての光量検出を1フレームの期間で行う例とする。
まず検出準備期間を含む時点tm0〜tm6の間、電源線VLは基準電圧Viniとされる。そして、時点tm1〜tm5で制御パルスpT10がHレベルとされ、センサ兼用トランジスタT10がオンとされて検出準備が行われる。
このときの状態を図6に示す。電源線VLが基準電圧Viniとされている時点tm1でセンサ兼用トランジスタT10がオンすることで、検出信号出力用トランジスタT5のゲートに基準電圧Viniが入力される。また時点tm2で制御パルスpT3によりスイッチングトランジスタT3がオンされることで、検出信号出力用トランジスタT5のソースが光検出線DETLに接続される。
ここで基準電圧Viniは検出信号出力用トランジスタT5をオンする電圧とされている。このため図6のように電流Iiniが流れ、光検出線DETLは或る電位Vxとなる。検出準備期間ではこのような動作が行われることで、図5に示すように、検出信号出力用トランジスタT5のゲート電位=Vini,光検出線DETLの電位=Vxとなる。
このときの状態を図6に示す。電源線VLが基準電圧Viniとされている時点tm1でセンサ兼用トランジスタT10がオンすることで、検出信号出力用トランジスタT5のゲートに基準電圧Viniが入力される。また時点tm2で制御パルスpT3によりスイッチングトランジスタT3がオンされることで、検出信号出力用トランジスタT5のソースが光検出線DETLに接続される。
ここで基準電圧Viniは検出信号出力用トランジスタT5をオンする電圧とされている。このため図6のように電流Iiniが流れ、光検出線DETLは或る電位Vxとなる。検出準備期間ではこのような動作が行われることで、図5に示すように、検出信号出力用トランジスタT5のゲート電位=Vini,光検出線DETLの電位=Vxとなる。
図5の時点tm3〜tm4は、1フレーム期間の表示のために、画素回路200に対して信号値Vsigの書込が行われる。即ち信号書込期間において、走査パルスWSがHレベルとされ、サンプリングトランジスタTsが導通される。このとき信号線DTLには例えば白表示階調の信号値Vsigが与えられる。これによって当該画素回路200において有機EL素子1で信号値Vsigに応じた発光が行われる。図7にこのときの状態を示す。
このときセンサ兼用トランジスタT10がオンしているため、検出信号出力用トランジスタT5のゲート電圧は基準電圧Viniのままである。
このときセンサ兼用トランジスタT10がオンしているため、検出信号出力用トランジスタT5のゲート電圧は基準電圧Viniのままである。
信号書込終了後、時点tm4で画素回路200ではサンプリングトランジスタTsがオフとされる。
また光検出部300では、時点tm5で制御パルスpT10がLレベルとされて、センサ兼用トランジスタT10がオフとされる。この状態を図8に示す。
センサ兼用トランジスタT10をオフすることで、検出信号出力用トランジスタT5のゲートには、容量C2とセンサ兼用トランジスタT10の寄生容量との容量比に応じたΔVa’というカップリング量が入力される。このため光検出線DETLの電圧もVx−ΔVaという電位に変化する。
カップリングによってセンサ兼用トランジスタT10のソース・ドレイン間には電位差が生じ、受光した光量によってそのリーク量を変化させる。しかしこのときのリーク電流によっては、検出信号出力用トランジスタT5のゲート電圧は殆ど変化しない。これはセンサ兼用トランジスタT10のソース・ドレイン間の電位差が小さいのと、次動作である電源線VLを基準電圧Viniから電源電圧Vccへ変化させる動作までの時間が短いことによる。
また光検出部300では、時点tm5で制御パルスpT10がLレベルとされて、センサ兼用トランジスタT10がオフとされる。この状態を図8に示す。
センサ兼用トランジスタT10をオフすることで、検出信号出力用トランジスタT5のゲートには、容量C2とセンサ兼用トランジスタT10の寄生容量との容量比に応じたΔVa’というカップリング量が入力される。このため光検出線DETLの電圧もVx−ΔVaという電位に変化する。
カップリングによってセンサ兼用トランジスタT10のソース・ドレイン間には電位差が生じ、受光した光量によってそのリーク量を変化させる。しかしこのときのリーク電流によっては、検出信号出力用トランジスタT5のゲート電圧は殆ど変化しない。これはセンサ兼用トランジスタT10のソース・ドレイン間の電位差が小さいのと、次動作である電源線VLを基準電圧Viniから電源電圧Vccへ変化させる動作までの時間が短いことによる。
一定時間経過した時点tm6で、電源線VLは基準電圧Viniから電源電圧Vccとされる。
この動作によって、検出信号出力用トランジスタT5のゲートに電源線VLからのカップリングが入力され、検出信号出力用トランジスタT5のゲート電位は上昇する。また、電源線VLが高電位へ変化することで、センサ兼用トランジスタT10のソース・ドレイン間に大きな電位差が生じ、受光した光量によって電源線VLから検出信号出力用トランジスタT5のゲートにリーク電流が流れる。
この状態を図9に示す。この動作によって、検出信号出力用トランジスタT5のゲート電圧はVini−ΔVa’から、Vini−ΔVa’+ΔV’となる。図5には、検出信号出力用トランジスタT5のゲート電圧が、時点tm6以降、Vini−ΔVa’から上昇していく様子を示している。
また、それに伴って光検出線DETLの電位も電位Vx−ΔVaから上昇していき、V0+ΔVとなる。なお、V0とは、低階調表示(黒表示)のときの光検出線DETLの電位としている。センサ兼用トランジスタT10が受光する光量が多いほど、そこに流れる電流量は多くなるため、高階調表示時における光検出線DETLの電圧は、低階調表示時における電圧よりも大きくなる。
この動作によって、検出信号出力用トランジスタT5のゲートに電源線VLからのカップリングが入力され、検出信号出力用トランジスタT5のゲート電位は上昇する。また、電源線VLが高電位へ変化することで、センサ兼用トランジスタT10のソース・ドレイン間に大きな電位差が生じ、受光した光量によって電源線VLから検出信号出力用トランジスタT5のゲートにリーク電流が流れる。
この状態を図9に示す。この動作によって、検出信号出力用トランジスタT5のゲート電圧はVini−ΔVa’から、Vini−ΔVa’+ΔV’となる。図5には、検出信号出力用トランジスタT5のゲート電圧が、時点tm6以降、Vini−ΔVa’から上昇していく様子を示している。
また、それに伴って光検出線DETLの電位も電位Vx−ΔVaから上昇していき、V0+ΔVとなる。なお、V0とは、低階調表示(黒表示)のときの光検出線DETLの電位としている。センサ兼用トランジスタT10が受光する光量が多いほど、そこに流れる電流量は多くなるため、高階調表示時における光検出線DETLの電圧は、低階調表示時における電圧よりも大きくなる。
この光検出線DETLの電位変化を、電圧検出部301aが検出する。この検出電圧は、有機EL素子1の発光光量に応じたものとなる。換言すれば、特定の階調表示(例えば白表示)を画素回路10で実行させているのであれば、検出電位は、有機EL素子1の劣化具合を表すものとなる。
一定時間経過後、時点tm7で制御パルスpT3がLレベルとされ、スイッチングトランジスタT3がオフとされて検出動作を終了する。これにより光検出線には電流が供給されることがなくなり、その電位はVcat+VthD1という電位になる。なおVthD1はダイオードD1の閾値電圧である。
例えば1フレームでの該当ラインの各画素回路10についての検出が以上のように行われる。
一定時間経過後、時点tm7で制御パルスpT3がLレベルとされ、スイッチングトランジスタT3がオフとされて検出動作を終了する。これにより光検出線には電流が供給されることがなくなり、その電位はVcat+VthD1という電位になる。なおVthD1はダイオードD1の閾値電圧である。
例えば1フレームでの該当ラインの各画素回路10についての検出が以上のように行われる。
以上のような光検出動作を行う光検出部300では、上述した構成例1よりも精度の良い光検出動作が可能である。
即ち光検出部300の検出信号出力回路構成は、ソースフォロワ回路となっており、検出信号出力用トランジスタT5のゲート電圧が変動すればその変動分がソースに出力される構成となっている。つまりセンサ兼用トランジスタT10のリーク電流変化による検出信号出力用トランジスタT5のゲート電圧の変化がソースから光検出線DETLに出力される。また、検出信号出力用トランジスタT5のゲート・ソース間電圧Vgsは、その閾値電圧Vthよりも大きくなるように設定されている。このため、出力される電流値は先に図2に示した構成例1と比較して非常に大きく、リーク電流値が小さくても検出信号出力用トランジスタT5を介することで、発光光量の検出情報を光検出ドライバ201に出力することが可能となっている。
即ち光検出部300の検出信号出力回路構成は、ソースフォロワ回路となっており、検出信号出力用トランジスタT5のゲート電圧が変動すればその変動分がソースに出力される構成となっている。つまりセンサ兼用トランジスタT10のリーク電流変化による検出信号出力用トランジスタT5のゲート電圧の変化がソースから光検出線DETLに出力される。また、検出信号出力用トランジスタT5のゲート・ソース間電圧Vgsは、その閾値電圧Vthよりも大きくなるように設定されている。このため、出力される電流値は先に図2に示した構成例1と比較して非常に大きく、リーク電流値が小さくても検出信号出力用トランジスタT5を介することで、発光光量の検出情報を光検出ドライバ201に出力することが可能となっている。
このため、精度の良い光検出動作が可能であるが、光検出部300は、その素子数が多くなってしまう。即ち3つのトランジスタ(T3,T5,T10)、容量C2が必要であり、画素回路200も含めて、画素当たりの素子数の増大、トランジスタの割合の増大が生じる。
また2つのトランジスタT10、T3に対する制御線TLb,TLaが必要であること、及び電源線VLをパルス電圧電源とすることで、1つの光検出部300に対して3系統の制御系が必要になる。つまり制御線を駆動するドライバの増加という短所がある。
これらは低歩留まりの原因となってしまう。
また2つのトランジスタT10、T3に対する制御線TLb,TLaが必要であること、及び電源線VLをパルス電圧電源とすることで、1つの光検出部300に対して3系統の制御系が必要になる。つまり制御線を駆動するドライバの増加という短所がある。
これらは低歩留まりの原因となってしまう。
本発明の実施の形態では、このような点を踏まえ、構成例2のように精度良く光検出を行うことができることを維持しながら、画素回路と光検出部を含めた回路構成を簡易化し、高歩留まりを実現できるようにする。
<3.第1の実施の形態>
[3−1 回路構成]
上記図1に示した第1の実施の形態の有機EL表示装置における、画素回路10及び光検出ドライバ22の構成を図10に示す。この図10では、信号線DTLと書込制御線WSLとの交差部に配される1つの画素回路10を示している。また光検出ドライバ22に関しては、この画素回路10が接続される1つの光検出線DETLに対応する部分のみを示している。
[3−1 回路構成]
上記図1に示した第1の実施の形態の有機EL表示装置における、画素回路10及び光検出ドライバ22の構成を図10に示す。この図10では、信号線DTLと書込制御線WSLとの交差部に配される1つの画素回路10を示している。また光検出ドライバ22に関しては、この画素回路10が接続される1つの光検出線DETLに対応する部分のみを示している。
図10の画素回路10は、nチャネルTFTによる駆動トランジスタTd、サンプリングトランジスタTs、スイッチングトランジスタT3を有する。また、保持容量Cs、及び有機EL素子1から成る。
この画素回路10は、発光画素としての機能とともに、光検出機能を有するものとされる。
この画素回路10は、発光画素としての機能とともに、光検出機能を有するものとされる。
信号線DTLはサンプリングトランジスタTsのドレインに接続され、書込制御線WSLはサンプリングトランジスタTsのゲートに接続されている。
駆動トランジスタTd及び有機EL素子1は、電源電位Vccとカソード電位Vcatの間で直列に接続されている。
またサンプリングトランジスタTsは駆動トランジスタTdのゲートに接続されている。保持容量Csは、電源電位Vccと駆動トランジスタTdのゲートの間に接続されている。
また駆動トランジスタのソースと光検出線DETLの間にスイッチングトランジスタT3が接続されている。
駆動トランジスタTd及び有機EL素子1は、電源電位Vccとカソード電位Vcatの間で直列に接続されている。
またサンプリングトランジスタTsは駆動トランジスタTdのゲートに接続されている。保持容量Csは、電源電位Vccと駆動トランジスタTdのゲートの間に接続されている。
また駆動トランジスタのソースと光検出線DETLの間にスイッチングトランジスタT3が接続されている。
光検出ドライバ22内においては、電圧検出部22aによって光検出線DETLの電位検出が行われる。
また光検出線DETLにスイッチSWが接続される。スイッチSWは固定電源(電位Vss)に接続されている。スイッチSWは、図1に示した検出動作制御部21からの制御信号pSW1によってオン/オフされる。スイッチSWがオンとされることで、光検出線DETLが電位Vssに充電される。
なお、光検出ドライバ22の構成としては、図4の例のようにダイオードD1を用いる構成も可能である。
また光検出線DETLにスイッチSWが接続される。スイッチSWは固定電源(電位Vss)に接続されている。スイッチSWは、図1に示した検出動作制御部21からの制御信号pSW1によってオン/オフされる。スイッチSWがオンとされることで、光検出線DETLが電位Vssに充電される。
なお、光検出ドライバ22の構成としては、図4の例のようにダイオードD1を用いる構成も可能である。
図10の画素回路10では、水平セレクタ11が信号線DTLに輝度信号に応じた信号値を印加するときに、ライトスキャナ12が書込制御線WSLの走査パルスWSをHレベルとすると、サンプリングトランジスタTsが導通して信号値が駆動トランジスタのゲートに入力される。つまり信号値は保持容量Csに書き込まれ、保持容量Csに書き込まれた信号値電位が駆動トランジスタTdのゲート電位となる。
ライトスキャナ12が書込制御線WSLの走査パルスWSをLレベルとすると、信号線DTLと駆動トランジスタTdとは電気的に切り離されるが、駆動トランジスタTdのゲート電位は保持容量Csによって安定に保持される。
そして電源電位Vccからカソード電位Vcatに向かって駆動電流Idsが駆動トランジスタTd及び有機EL素子1に流れる。
このとき電流Idsは、駆動トランジスタTdのゲート・ソース間電圧Vgsに応じた値となり、有機EL素子1はその電流値に応じた輝度で発光する。
ライトスキャナ12が書込制御線WSLの走査パルスWSをLレベルとすると、信号線DTLと駆動トランジスタTdとは電気的に切り離されるが、駆動トランジスタTdのゲート電位は保持容量Csによって安定に保持される。
そして電源電位Vccからカソード電位Vcatに向かって駆動電流Idsが駆動トランジスタTd及び有機EL素子1に流れる。
このとき電流Idsは、駆動トランジスタTdのゲート・ソース間電圧Vgsに応じた値となり、有機EL素子1はその電流値に応じた輝度で発光する。
ここで本例の場合、サンプリングトランジスタTsは光検出素子として機能する。即ちサンプリングトランジスタTsは、オン状態では信号線DTLの電位を駆動トランジスタTdのゲートに入力するサンプリングトランジスタ、オフ状態では光検出素子として用いる。
光検出素子として機能させるため、サンプリングトランジスタTsは他のトランジスタと比較して光を受光しやすいレイアウトになっている。具体的にはサンプリングトランジスタTsは他のトランジスタと比較して、基板上方に存在するソースメタルなどの金属層等によってチャネル層が比較的遮光されていない構造となっている。つまり光がチャネル層に入射されるように形成される。そしてこのサンプリングトランジスタTsは、オフ状態において、受光光量に応じて、そのリーク電流が増減する。具体的には受光光量が多ければリーク電流の増加量は大きく、少なければリーク電流の増加量は小さくなる。
光検出素子として機能させるため、サンプリングトランジスタTsは他のトランジスタと比較して光を受光しやすいレイアウトになっている。具体的にはサンプリングトランジスタTsは他のトランジスタと比較して、基板上方に存在するソースメタルなどの金属層等によってチャネル層が比較的遮光されていない構造となっている。つまり光がチャネル層に入射されるように形成される。そしてこのサンプリングトランジスタTsは、オフ状態において、受光光量に応じて、そのリーク電流が増減する。具体的には受光光量が多ければリーク電流の増加量は大きく、少なければリーク電流の増加量は小さくなる。
サンプリングトランジスタTsのリーク電流によっては、駆動トランジスタTdのゲート電位を変化させる。
つまり画素回路10は、オフ状態のサンプリングトランジスタTsの受光光量に応じて駆動トランジスタTdのゲート電位を変化させ、当該変化に応じた駆動トランジスタTdのソース電位をスイッチングトランジスタT3を介して光検出線DETLに出力する光検出動作を実行可能な構成とされている。
つまり画素回路10は、オフ状態のサンプリングトランジスタTsの受光光量に応じて駆動トランジスタTdのゲート電位を変化させ、当該変化に応じた駆動トランジスタTdのソース電位をスイッチングトランジスタT3を介して光検出線DETLに出力する光検出動作を実行可能な構成とされている。
[3−2 光検出動作例A]
図10の画素回路10によっては、各種の光検出動作が考えられる。自己の画素回路10の発光輝度を検出する場合や、隣接する画素回路10の発光輝度を検出する場合などである。
図10の画素回路10によっては、各種の光検出動作が考えられる。自己の画素回路10の発光輝度を検出する場合や、隣接する画素回路10の発光輝度を検出する場合などである。
これらの説明上、図11の符号を用いる。
図11では、或る4つの画素回路10を示している。「M」列、「N」行を用いて、ここでは4つの画素回路10を、それぞれ10(M,N)、10(M+1,N)、10(M,N+1)、10(M+1,N+1)と示す。
信号線DTLについては、M列目の信号線をDTL(M)、M+1列目の信号線をDTL(M+1)とする。光検出線DETLも、同様にDETL(M)、DETL(M+1)とする。また光検出ドライバ22における電圧検出部22a、スイッチSWにも、(M)、(M+1)を付加して区別する。
書込制御線WSLについては、N行目の書込制御線をWSL(N)とし、N+1行目の書込制御線をWSL(N+1)とする。各書込制御線WSL(N)、WSL(N+1)上の走査パルスもWS(N)、WS(N+1)とする。
制御線TLaについても同様にTLa(N)、TLa(N+1)とし、制御パルスをpT3(N)、pT3(N+1)とする。
さらに、図10,図11では示していないが、画素回路10内の素子の符号(Ts、Td、T3、Cs、1)について、特に区別を明確にしたい場合は、「(M,N)」、「(M+1,N)」等を付する。例えば画素回路10(M,N)のサンプリングトランジスタTsを「Ts(M,N)」と表記する場合がある。
図11では、或る4つの画素回路10を示している。「M」列、「N」行を用いて、ここでは4つの画素回路10を、それぞれ10(M,N)、10(M+1,N)、10(M,N+1)、10(M+1,N+1)と示す。
信号線DTLについては、M列目の信号線をDTL(M)、M+1列目の信号線をDTL(M+1)とする。光検出線DETLも、同様にDETL(M)、DETL(M+1)とする。また光検出ドライバ22における電圧検出部22a、スイッチSWにも、(M)、(M+1)を付加して区別する。
書込制御線WSLについては、N行目の書込制御線をWSL(N)とし、N+1行目の書込制御線をWSL(N+1)とする。各書込制御線WSL(N)、WSL(N+1)上の走査パルスもWS(N)、WS(N+1)とする。
制御線TLaについても同様にTLa(N)、TLa(N+1)とし、制御パルスをpT3(N)、pT3(N+1)とする。
さらに、図10,図11では示していないが、画素回路10内の素子の符号(Ts、Td、T3、Cs、1)について、特に区別を明確にしたい場合は、「(M,N)」、「(M+1,N)」等を付する。例えば画素回路10(M,N)のサンプリングトランジスタTsを「Ts(M,N)」と表記する場合がある。
まず、光検出動作例Aとして、自己検出の場合を説明する。例えば画素回路10(M,N)の発光光量を、画素回路10(M,N)で検出する例である。
なお、この光検出動作例Aにおいて説明する画素回路10内の素子は、全て画素回路10(M,N)内の素子であるため、「Ts(M,N)」等とはせずに、単に「Ts」等と表記する。
なお、この光検出動作例Aにおいて説明する画素回路10内の素子は、全て画素回路10(M,N)内の素子であるため、「Ts(M,N)」等とはせずに、単に「Ts」等と表記する。
図12は、ライトスキャナ12がN行の書込制御線WSL(N)に与える走査パルスWS(N)、及びN+1行の書込制御線WSL(N+1)に与える走査パルスWS(N+1)を示している。
また、検出動作制御部21が光検出ドライバ22内のスイッチSWをオン/オフ制御する制御信号pSWを示している。さらに検出動作制御部21がN行の制御線TLa(N)に与える制御パルスpT3(N)と、N+1行の制御線TLa(N+1)に与える制御パルスpT3(N+1)も示している。
また、検出動作制御部21が光検出ドライバ22内のスイッチSWをオン/オフ制御する制御信号pSWを示している。さらに検出動作制御部21がN行の制御線TLa(N)に与える制御パルスpT3(N)と、N+1行の制御線TLa(N+1)に与える制御パルスpT3(N+1)も示している。
1フレームの期間で1回の光検出が行われるとしている。
画素回路10(M,N)では、走査パルスWS(N)がHレベルとなることで、信号線DTL(M)に与えられている信号値VsigがサンプリングトランジスタTsを介して駆動トランジスタTdのゲートに入力される。そして信号値Vsigに応じた発光が行われる。このときの発光光量を検出するために、制御信号pSWによる光検出線DETLの初期化や、制御パルスpT3(N)によるスイッチングトランジスタT3のオン制御が行われる。
画素回路10(M,N)では、走査パルスWS(N)がHレベルとなることで、信号線DTL(M)に与えられている信号値VsigがサンプリングトランジスタTsを介して駆動トランジスタTdのゲートに入力される。そして信号値Vsigに応じた発光が行われる。このときの発光光量を検出するために、制御信号pSWによる光検出線DETLの初期化や、制御パルスpT3(N)によるスイッチングトランジスタT3のオン制御が行われる。
図12の1フレームの期間(画素回路10(M,N)による自己検出期間)の波形を図13に示す。
図12では走査パルスWS(N)、制御信号pSW、制御パルスpT3(N)、信号線DTL(M)に与えられる信号値Vsigを示している。また、次のように各電位変化を示している。
波形(1) :有機EL素子1の劣化がないときの光検出線DETLの電位
波形(1)’:有機EL素子1の劣化があるときの光検出線DETLの電位
波形(2) :有機EL素子1の劣化がないときの駆動トランジスタTdのゲート電位
波形(2)’:有機EL素子1の劣化があるときの駆動トランジスタTdのゲート電位
波形(3) :有機EL素子1の劣化がないときの有機EL素子1のアノード電位
波形(3)’:有機EL素子1の劣化があるときの有機EL素子1のアノード電位
図12では走査パルスWS(N)、制御信号pSW、制御パルスpT3(N)、信号線DTL(M)に与えられる信号値Vsigを示している。また、次のように各電位変化を示している。
波形(1) :有機EL素子1の劣化がないときの光検出線DETLの電位
波形(1)’:有機EL素子1の劣化があるときの光検出線DETLの電位
波形(2) :有機EL素子1の劣化がないときの駆動トランジスタTdのゲート電位
波形(2)’:有機EL素子1の劣化があるときの駆動トランジスタTdのゲート電位
波形(3) :有機EL素子1の劣化がないときの有機EL素子1のアノード電位
波形(3)’:有機EL素子1の劣化があるときの有機EL素子1のアノード電位
尚一例として、図13では光検出動作を行う期間を1フレームとし、更にN行目のみ発光していると仮定している。つまり図13に示すように、N行目の信号書込タイミング(走査パルスWS(N)がHである時点tm12〜tm13)のときのみ、各信号線DTLに与えられる信号値Vsigが高電位(白電位)であり、フレーム内の他の期間、つまり他の行の信号書込が行われる期間は低電位(黒電位)としている。
画素回路10(M,N)による1フレームの期間の光検出動作は次のようになる。
時点tm10〜tm11では制御信号pSWによりスイッチSW(M)がオンとされ、光検出線DETL(M)が電位Vssに充電される。
時点tm12〜tm13で、走査パルスWS(N)がオンとされる期間は、信号線DTL(M)には白電位の信号値Vsigが与えられている。このため走査パルスWS(N)によりオン状態とされたサンプリングトランジスタTsを介して駆動トランジスタTdのゲートに白電位の信号値Vsigが入力される。このとき、電源電位Vccからカソード電位Vcatに電流が流れ、有機EL素子1は発光を始める。
時点tm10〜tm11では制御信号pSWによりスイッチSW(M)がオンとされ、光検出線DETL(M)が電位Vssに充電される。
時点tm12〜tm13で、走査パルスWS(N)がオンとされる期間は、信号線DTL(M)には白電位の信号値Vsigが与えられている。このため走査パルスWS(N)によりオン状態とされたサンプリングトランジスタTsを介して駆動トランジスタTdのゲートに白電位の信号値Vsigが入力される。このとき、電源電位Vccからカソード電位Vcatに電流が流れ、有機EL素子1は発光を始める。
その後、時点tm14で制御パルスpT3(N)をHレベルとしてスイッチングトランジスタT3をオンとする。即ち有機EL素子1のアノード(駆動トランジスタTdのソース)と光検出線DETLを接続する。
先に時点tm10〜tm11で、光検出線DETLは電位Vssに充電されているため、スイッチングトランジスタT3をオンすることで有機EL素子1のアノード電位は電位Vssに低下し、一時的に消光する。しかし、この時スイッチSWはオンしていないため、有機EL素子1のアノード電位は徐々に上昇を開始する。
ここで電位Vssはコントラストの点から有機EL素子1を発光させない電位に設定されていることが好ましい。つまり電位Vssは、カソード電圧Vcatと有機EL素子1の閾値電圧Vthelの和よりも低い電位であることが求められる。(Vss<Vcat+Vthel)
先に時点tm10〜tm11で、光検出線DETLは電位Vssに充電されているため、スイッチングトランジスタT3をオンすることで有機EL素子1のアノード電位は電位Vssに低下し、一時的に消光する。しかし、この時スイッチSWはオンしていないため、有機EL素子1のアノード電位は徐々に上昇を開始する。
ここで電位Vssはコントラストの点から有機EL素子1を発光させない電位に設定されていることが好ましい。つまり電位Vssは、カソード電圧Vcatと有機EL素子1の閾値電圧Vthelの和よりも低い電位であることが求められる。(Vss<Vcat+Vthel)
一定時間経過後、有機EL素子1のアノードが、カソード電圧VcatとEL素子の閾値電圧Vthelを超えると、再び有機EL素子1は発光を開始する。
ここで前述のように、サンプリングトランジスタTsはオフ時に光検出素子として動作する。このため、チャネルに入射する光によってそのリーク量を変化させる。即ち、有機EL素子1の発光が明るいとその分リーク量が大きくなり駆動トランジスタTdのゲート電位の変化が大きく、逆に暗いとリーク量が小さくなり、駆動トランジスタTdのゲート電位の電圧変化が小さくなる。
また駆動トランジスタTdのゲート電位の変化に連動して、駆動トランジスタTdのソース電位(有機EL素子1のアノード電位、光検出線DETLの電位)の値も変化する。
これにより一定時間経過後、光検出線DETLの電位は有機EL素子1の劣化のありなしでΔVという差分がつくこととなり、電圧検出部22aによりその差分が検出される。
ここで前述のように、サンプリングトランジスタTsはオフ時に光検出素子として動作する。このため、チャネルに入射する光によってそのリーク量を変化させる。即ち、有機EL素子1の発光が明るいとその分リーク量が大きくなり駆動トランジスタTdのゲート電位の変化が大きく、逆に暗いとリーク量が小さくなり、駆動トランジスタTdのゲート電位の電圧変化が小さくなる。
また駆動トランジスタTdのゲート電位の変化に連動して、駆動トランジスタTdのソース電位(有機EL素子1のアノード電位、光検出線DETLの電位)の値も変化する。
これにより一定時間経過後、光検出線DETLの電位は有機EL素子1の劣化のありなしでΔVという差分がつくこととなり、電圧検出部22aによりその差分が検出される。
即ち図示のように、駆動トランジスタTdのゲート電位は、有機EL素子1の劣化がなく、本来の白電位である信号値Vsigに応じた発光輝度が保たれていれば、光量が多く、サンプリングトランジスタTsのリーク電流は多くなる。このため波形(2)のようにゲート電位変化が大きい。一方、劣化により発光輝度が低下していれば、波形(2)’のようにゲート電位変化が小さい。
これが光検出線DETLの電位として波形(1)、(1)’のように表れる。従って電圧検出部22aが光検出線DETLの電圧を検出することで、サンプリングトランジスタTsによる受光光量を検出することができる。これは、有機EL素子1の発光輝度(与える信号値Vsigに応じた光量)が既知であれば、差分ΔVは、有機EL素子1の劣化の情報となる。もちろん、単に発光光量の情報としても用いることができる。
これが光検出線DETLの電位として波形(1)、(1)’のように表れる。従って電圧検出部22aが光検出線DETLの電圧を検出することで、サンプリングトランジスタTsによる受光光量を検出することができる。これは、有機EL素子1の発光輝度(与える信号値Vsigに応じた光量)が既知であれば、差分ΔVは、有機EL素子1の劣化の情報となる。もちろん、単に発光光量の情報としても用いることができる。
[3−3 光検出動作例B]
次に光検出動作例Bとして、図11における画素回路10(N,N)の発光を、同行の画素回路10(M+1,N)で検出する左右隣接発光検出動作について説明する。
次に光検出動作例Bとして、図11における画素回路10(N,N)の発光を、同行の画素回路10(M+1,N)で検出する左右隣接発光検出動作について説明する。
図14は、ライトスキャナ12がN行の書込制御線WSL(N)に与える走査パルスWS(N)、及びN+1行の書込制御線WSL(N+1)に与える走査パルスWS(N+1)を示している。
また、水平セレクタ11が信号線DTL(M)、DTL(M+1)に与える信号値も示している。
また、検出動作制御部21が光検出ドライバ22内のスイッチSWをオン/オフ制御する制御信号pSWを示している。さらに検出動作制御部21がN行の制御線TLa(N)に与える制御パルスpT3(N)と、N+1行の制御線TLa(N+1)に与える制御パルスpT3(N+1)も示している。
また、水平セレクタ11が信号線DTL(M)、DTL(M+1)に与える信号値も示している。
また、検出動作制御部21が光検出ドライバ22内のスイッチSWをオン/オフ制御する制御信号pSWを示している。さらに検出動作制御部21がN行の制御線TLa(N)に与える制御パルスpT3(N)と、N+1行の制御線TLa(N+1)に与える制御パルスpT3(N+1)も示している。
1フレームの期間で1回の光検出が行われるとしている。
この場合、画素回路10(M,N)で発光を実行させ、その発光光量を画素回路10(M+1,N)で検出する。
水平セレクタ11は各信号線DTLに対し、高レベル(白電位)の信号値VsigHと低レベル(黒電位)の信号値VsigLを、それぞれ所定タイミングで与える。
この図14で走査パルスWS(N)がHレベルとなることで、信号線DTL(M)に与えられている信号値VsigHが、画素回路10(M,N)のサンプリングトランジスタTs(M,N)を介して駆動トランジスタTd(M,N)のゲートに入力される。そして有機EL素子1(M,N)では信号値VsigHに応じた発光が行われる。
同行隣の画素回路10(M+1,N)も、走査パルスWS(N)がHレベルとなることでサンプリングトランジスタTs(M+1,N)がオンとなる。しかし、このとき信号線DTL(M+1)には黒電位の信号値VsigLが与えられている。従って、画素回路10(M+1,N)では、発光しない。
つまり、左右隣接発光検出動作のため、一方の画素回路10(M,N)で発光を行わせ、光検出動作を行う他方の画素回路10(M+1,N)では発光は行わないようにされる。その状態で、画素回路10(M+1,N)での光検出のために、制御信号pSWによる光検出線DETLの初期化や、制御パルスpT3(N)によるスイッチングトランジスタT3(M+1,N)のオン制御が行われる。
この場合、画素回路10(M,N)で発光を実行させ、その発光光量を画素回路10(M+1,N)で検出する。
水平セレクタ11は各信号線DTLに対し、高レベル(白電位)の信号値VsigHと低レベル(黒電位)の信号値VsigLを、それぞれ所定タイミングで与える。
この図14で走査パルスWS(N)がHレベルとなることで、信号線DTL(M)に与えられている信号値VsigHが、画素回路10(M,N)のサンプリングトランジスタTs(M,N)を介して駆動トランジスタTd(M,N)のゲートに入力される。そして有機EL素子1(M,N)では信号値VsigHに応じた発光が行われる。
同行隣の画素回路10(M+1,N)も、走査パルスWS(N)がHレベルとなることでサンプリングトランジスタTs(M+1,N)がオンとなる。しかし、このとき信号線DTL(M+1)には黒電位の信号値VsigLが与えられている。従って、画素回路10(M+1,N)では、発光しない。
つまり、左右隣接発光検出動作のため、一方の画素回路10(M,N)で発光を行わせ、光検出動作を行う他方の画素回路10(M+1,N)では発光は行わないようにされる。その状態で、画素回路10(M+1,N)での光検出のために、制御信号pSWによる光検出線DETLの初期化や、制御パルスpT3(N)によるスイッチングトランジスタT3(M+1,N)のオン制御が行われる。
なお、図14の1フレーム期間の最後(光検出動作終了後)に、再度、走査パルスWS(N)がHレベルとされているが、このとき、信号線DTL(M)、DTL(M+1)はいずれも信号値VsigLとされている。従って画素回路10(M,N)、10(M+1,N)のいずれも黒電位が駆動トランジスタTdのゲートに書き込まれ、発光が行われない状態となる。つまり画素回路10(M,N)の発光が停止される。その後は、走査パルスWS(N+1)により、次の行での発光及び光検出が行われることになる。
図14の1フレームの期間(画素回路10(M+1,N)による光検出期間)の波形を図15に示す。
図15では走査パルスWS(N)、制御信号pSW、制御パルスpT3(N)、信号線DTL(M+1)に与えられる信号値Vsigを示している。
また、波形(1)(1)’(2)(2)’(3)(3)’を先の図13と同様に示すが、これらは画素回路10(M,N)の劣化具合に応じた画素回路10(M+1,N)側の各部の電位変化となる。
即ち波形(1)(1)’は有機EL素子1(M,N)の劣化の有無に応じた光検出線DETL(M+1)の電位である。
波形(2)(2)’は有機EL素子1(M,N)の劣化の有無に応じた駆動トランジスタTd(M+1,N)のゲート電位である。
波形(3)(3)’は有機EL素子1(M,N)の劣化の有無に応じた有機EL素子1(M+1,N)のアノード電位となる。
図15では走査パルスWS(N)、制御信号pSW、制御パルスpT3(N)、信号線DTL(M+1)に与えられる信号値Vsigを示している。
また、波形(1)(1)’(2)(2)’(3)(3)’を先の図13と同様に示すが、これらは画素回路10(M,N)の劣化具合に応じた画素回路10(M+1,N)側の各部の電位変化となる。
即ち波形(1)(1)’は有機EL素子1(M,N)の劣化の有無に応じた光検出線DETL(M+1)の電位である。
波形(2)(2)’は有機EL素子1(M,N)の劣化の有無に応じた駆動トランジスタTd(M+1,N)のゲート電位である。
波形(3)(3)’は有機EL素子1(M,N)の劣化の有無に応じた有機EL素子1(M+1,N)のアノード電位となる。
画素回路10(M+1,N)による1フレームの期間の光検出動作は次のようになる。
時点tm20〜tm21では制御信号pSWによりスイッチSW(M+1)がオンとされ、光検出線DETL(M+1)が電位Vssに充電される。
時点tm20〜tm21では制御信号pSWによりスイッチSW(M+1)がオンとされ、光検出線DETL(M+1)が電位Vssに充電される。
時点tm22〜tm23で、走査パルスWS(N)がオンとされる期間は、図14に示したように信号線DTL(M)には白電位の信号値VsigHが与えられている。このため画素回路10(M,N)では、サンプリングトランジスタTs(M,N)を介して駆動トランジスタTd(M,N)のゲートに白電位の信号値Vsigが入力される。従って電源電位Vccからカソード電位Vcatに電流が流れ、有機EL素子1(M,N)は発光を始める。
一方、図15のように、このとき信号線DTL(M+1)には黒電位の信号値VsigLが与えられている。このため光検出を行う画素回路10(M+1,N)では、サンプリングトランジスタTs(M+1,N)を介して駆動トランジスタTd(M+1,N)のゲートに黒電位の信号値VsigLが入力される。従って画素回路10(M+1,N)は発光しない。
一方、図15のように、このとき信号線DTL(M+1)には黒電位の信号値VsigLが与えられている。このため光検出を行う画素回路10(M+1,N)では、サンプリングトランジスタTs(M+1,N)を介して駆動トランジスタTd(M+1,N)のゲートに黒電位の信号値VsigLが入力される。従って画素回路10(M+1,N)は発光しない。
水平セレクタ11は、走査パルスWS(N)が時点tm23でLレベルとされた後の時点tm24に、信号線DTL(M+1)を黒電位VsigLから高電位である白電位VsigHへ変化させる。ここではVsigHは白表示の電位としており、これが好ましいが、必ずしも白電位には限定されない。
この動作によりサンプリングトランジスタTs(M+1,N)のソース・ドレイン間、つまり駆動トランジスタTd(M+1,N)のゲート電位と信号線DTL(M+1)の電位として、VsigH−VsigLという電位差が発生する。
更に前述のように隣接する画素回路10(M,N)は発光しているため、光検出素子として動作しているサンプリングトランジスタTs(M+1,N)のチャネルに入射する光によって、そのリーク量が変化することとなる。
図示のように駆動トランジスタTd(M+1,N)のゲート電位は、時点tm24以降、リーク電流の影響による変動が生ずる。
この動作によりサンプリングトランジスタTs(M+1,N)のソース・ドレイン間、つまり駆動トランジスタTd(M+1,N)のゲート電位と信号線DTL(M+1)の電位として、VsigH−VsigLという電位差が発生する。
更に前述のように隣接する画素回路10(M,N)は発光しているため、光検出素子として動作しているサンプリングトランジスタTs(M+1,N)のチャネルに入射する光によって、そのリーク量が変化することとなる。
図示のように駆動トランジスタTd(M+1,N)のゲート電位は、時点tm24以降、リーク電流の影響による変動が生ずる。
時点tm25では、制御パルスpT3(N)をHレベルとしてスイッチングトランジスタT3(M+1,N)をオンとする。即ち有機EL素子1(M+1,N)のアノード(駆動トランジスタTd(M+1,N)のソース)と光検出線DETL(M+1)を接続する。
先に時点tm20〜tm21で、光検出線DETL(M+1)は電位Vssに充電されているため、スイッチングトランジスタT3(M+1,N)をオンすることで有機EL素子1(M+1,N)のアノード電位は電位Vssに低下する。しかし、このときスイッチSWはオンしていないため、駆動トランジスタTd(M+1,N)のゲート・ソース間電圧Vgsがその閾値電圧よりも大きければ、図のように有機EL素子1(M+1,N)のアノード電位は徐々に上昇を開始する。
なお電位Vssは、前述のように駆動トランジスタTd(M+1,N)のゲート・ソース間電圧Vgsが、その閾値電圧よりも大きくなるように設定する必要がある。
先に時点tm20〜tm21で、光検出線DETL(M+1)は電位Vssに充電されているため、スイッチングトランジスタT3(M+1,N)をオンすることで有機EL素子1(M+1,N)のアノード電位は電位Vssに低下する。しかし、このときスイッチSWはオンしていないため、駆動トランジスタTd(M+1,N)のゲート・ソース間電圧Vgsがその閾値電圧よりも大きければ、図のように有機EL素子1(M+1,N)のアノード電位は徐々に上昇を開始する。
なお電位Vssは、前述のように駆動トランジスタTd(M+1,N)のゲート・ソース間電圧Vgsが、その閾値電圧よりも大きくなるように設定する必要がある。
この場合、サンプリングトランジスタTs(M+1,N)に入射する光が明るいと、その分リーク量が大きくなり、駆動トランジスタTd(M+1,N)のゲート電位の変化が大きくなる。逆に暗いとリーク量が小さくなり、駆動トランジスタTd(M+1,N)のゲート電位の電圧変化が小さくなる。(図15の波形(2)と(2)’参照)
また駆動トランジスタTd(M+1,N)のゲート電位の変化に連動して駆動トランジスタTd(M+1,N)のソース電位(有機EL素子1(M+1,N)のアノード電位、光検出線DETL(M+1)の電位)も変化する。(図15の波形(1)(3)と(1)’(3)’参照)
これにより一定時間経過後、光検出線DETL(M+1)の電位は、隣の画素回路10(M,N)の有機EL素子1(M,N)の劣化のありなしで、ΔVという差分がつくこととなり、電圧検出部22a(M+1)にその差分が検出される。
このように、画素回路10(N,N)の発光を、同行の画素回路10(M+1,N)で検出する左右隣接発光検出動作が行われる。
また駆動トランジスタTd(M+1,N)のゲート電位の変化に連動して駆動トランジスタTd(M+1,N)のソース電位(有機EL素子1(M+1,N)のアノード電位、光検出線DETL(M+1)の電位)も変化する。(図15の波形(1)(3)と(1)’(3)’参照)
これにより一定時間経過後、光検出線DETL(M+1)の電位は、隣の画素回路10(M,N)の有機EL素子1(M,N)の劣化のありなしで、ΔVという差分がつくこととなり、電圧検出部22a(M+1)にその差分が検出される。
このように、画素回路10(N,N)の発光を、同行の画素回路10(M+1,N)で検出する左右隣接発光検出動作が行われる。
[3−4 光検出動作例C]
次に光検出動作例Cとして、図11における画素回路10(N,N)の発光を、同列の画素回路10(M,N+1)で検出する上下隣接発光検出動作について説明する。
次に光検出動作例Cとして、図11における画素回路10(N,N)の発光を、同列の画素回路10(M,N+1)で検出する上下隣接発光検出動作について説明する。
図16は、ライトスキャナ12がN行の書込制御線WSL(N)に与える走査パルスWS(N)、及びN+1行の書込制御線WSL(N+1)に与える走査パルスWS(N+1)を示している。
また、水平セレクタ11が信号線DTL(M)に与える信号値も示している。
また、検出動作制御部21が光検出ドライバ22内のスイッチSWをオン/オフ制御する制御信号pSWを示している。さらに検出動作制御部21がN行の制御線TLa(N)に与える制御パルスpT3(N)と、N+1行の制御線TLa(N+1)に与える制御パルスpT3(N+1)も示している。
また、水平セレクタ11が信号線DTL(M)に与える信号値も示している。
また、検出動作制御部21が光検出ドライバ22内のスイッチSWをオン/オフ制御する制御信号pSWを示している。さらに検出動作制御部21がN行の制御線TLa(N)に与える制御パルスpT3(N)と、N+1行の制御線TLa(N+1)に与える制御パルスpT3(N+1)も示している。
1フレームの期間で1回の光検出が行われるとしている。
この場合、画素回路10(M,N)で発光を実行させ、その発光光量を画素回路10(M,N+1)で検出する。
水平セレクタ11は各信号線DTLに対し、高レベル(白電位)の信号値VsigHと低レベル(黒電位)の信号値VsigLを、それぞれ所定タイミングで与える。
この図16で走査パルスWS(N)がHレベルとなることで、信号線DTL(M)に与えられている信号値VsigHが、画素回路10(M,N)のサンプリングトランジスタTs(M,N)を介して駆動トランジスタTd(M,N)のゲートに入力される。そして有機EL素子1(M,N)では信号値VsigHに応じた発光が行われる。
同列の画素回路10(M,N+1)は、走査パルスWS(N+1)がHレベルとなることでサンプリングトランジスタTs(M,N+1)がオンとなる。しかし、このときタイミングでは信号線DTL(M)には黒電位の信号値VsigLが与えられている。従って、画素回路10(M,N+1)は、発光しない。
つまり、上下隣接発光検出動作のため、一方の画素回路10(M,N)で発光を行わせ、光検出動作を行う他方の画素回路10(M,N+1)では発光は行わないようにされる。その状態で、画素回路10(M,N+1)での光検出のために、制御信号pSWによる光検出線DETLの初期化や、制御パルスpT3(N+1)によるスイッチングトランジスタT3(M,N+1)のオン制御が行われる。
この場合、画素回路10(M,N)で発光を実行させ、その発光光量を画素回路10(M,N+1)で検出する。
水平セレクタ11は各信号線DTLに対し、高レベル(白電位)の信号値VsigHと低レベル(黒電位)の信号値VsigLを、それぞれ所定タイミングで与える。
この図16で走査パルスWS(N)がHレベルとなることで、信号線DTL(M)に与えられている信号値VsigHが、画素回路10(M,N)のサンプリングトランジスタTs(M,N)を介して駆動トランジスタTd(M,N)のゲートに入力される。そして有機EL素子1(M,N)では信号値VsigHに応じた発光が行われる。
同列の画素回路10(M,N+1)は、走査パルスWS(N+1)がHレベルとなることでサンプリングトランジスタTs(M,N+1)がオンとなる。しかし、このときタイミングでは信号線DTL(M)には黒電位の信号値VsigLが与えられている。従って、画素回路10(M,N+1)は、発光しない。
つまり、上下隣接発光検出動作のため、一方の画素回路10(M,N)で発光を行わせ、光検出動作を行う他方の画素回路10(M,N+1)では発光は行わないようにされる。その状態で、画素回路10(M,N+1)での光検出のために、制御信号pSWによる光検出線DETLの初期化や、制御パルスpT3(N+1)によるスイッチングトランジスタT3(M,N+1)のオン制御が行われる。
なお、図16の1フレーム期間の最後(光検出動作終了後)に、再度、走査パルスWS(N)がHレベルとされているが、このとき、信号線DTL(M)は信号値VsigLとされている。従って画素回路10(M,N)には黒電位が駆動トランジスタTdのゲートに書き込まれ、発光が行われない状態となる。つまり画素回路10(M,N)の発光が停止される。
そして直後に、信号線DTL(M)は信号値VsigHとされ、また走査パルスWS(N+1)がHレベルとされている。これにより画素回路10(M,N+1)に信号値VsigHが書き込まれ、発光を開始する。つまり次のフレーム期間では、画素回路10(M,N+1)の発光光量を、図示しない画素回路10(M,N+2)において検出する動作が行われることになる。
そして直後に、信号線DTL(M)は信号値VsigHとされ、また走査パルスWS(N+1)がHレベルとされている。これにより画素回路10(M,N+1)に信号値VsigHが書き込まれ、発光を開始する。つまり次のフレーム期間では、画素回路10(M,N+1)の発光光量を、図示しない画素回路10(M,N+2)において検出する動作が行われることになる。
図16の1フレームの期間(画素回路10(M,N+1)による光検出期間)の波形を図17に示す。
図17では走査パルスWS(N+1)、制御信号pSW、制御パルスpT3(N+1)、信号線DTL(M)に与えられる信号値Vsigを示している。
また、波形(1)(1)’(2)(2)’(3)(3)’を先の図13、図15と同様に示すが、これらは画素回路10(M,N)の劣化具合に応じた画素回路10(M,N+1)側の各部の電位変化となる。
即ち波形(1)(1)’は有機EL素子1(M,N)の劣化の有無に応じた光検出線DETL(M)の電位である。
波形(2)(2)’は有機EL素子1(M,N)の劣化の有無に応じた駆動トランジスタTd(M,N+1)のゲート電位である。
波形(3)(3)’は有機EL素子1(M,N)の劣化の有無に応じた有機EL素子1(M,N+1)のアノード電位となる。
図17では走査パルスWS(N+1)、制御信号pSW、制御パルスpT3(N+1)、信号線DTL(M)に与えられる信号値Vsigを示している。
また、波形(1)(1)’(2)(2)’(3)(3)’を先の図13、図15と同様に示すが、これらは画素回路10(M,N)の劣化具合に応じた画素回路10(M,N+1)側の各部の電位変化となる。
即ち波形(1)(1)’は有機EL素子1(M,N)の劣化の有無に応じた光検出線DETL(M)の電位である。
波形(2)(2)’は有機EL素子1(M,N)の劣化の有無に応じた駆動トランジスタTd(M,N+1)のゲート電位である。
波形(3)(3)’は有機EL素子1(M,N)の劣化の有無に応じた有機EL素子1(M,N+1)のアノード電位となる。
画素回路10(M,N+1)による1フレームの期間の光検出動作は次のようになる。
時点tm30〜tm31では制御信号pSWによりスイッチSW(M)がオンとされ、光検出線DETL(M)が電位Vssに充電される。
時点tm30〜tm31では制御信号pSWによりスイッチSW(M)がオンとされ、光検出線DETL(M)が電位Vssに充電される。
時点tm32〜tm33で、走査パルスWS(N+1)がオンとされる期間は、信号線DTL(M)には黒電位の信号値VsigLが与えられている。このため光検出を行う画素回路10(M,N+1)では、サンプリングトランジスタTs(M,N+1)を介して駆動トランジスタTd(M,N+1)のゲートに黒電位の信号値VsigLが入力される。従って画素回路10(M,N+1)は発光しない。
一方、この時点tm32に先立つタイミングで、信号線DTL(M)には白電位の信号値VsigHが与えられている。、
図16に示したようにこのとき画素回路10(M,N)に対する走査パルスWS(N)がオンとされるため、画素回路10(M,N)では、サンプリングトランジスタTs(M,N)を介して駆動トランジスタTd(M,N)のゲートに白電位の信号値Vsigが入力される。従って電源電位Vccからカソード電位Vcatに電流が流れ、有機EL素子1(M,N)は発光を始めている。
一方、この時点tm32に先立つタイミングで、信号線DTL(M)には白電位の信号値VsigHが与えられている。、
図16に示したようにこのとき画素回路10(M,N)に対する走査パルスWS(N)がオンとされるため、画素回路10(M,N)では、サンプリングトランジスタTs(M,N)を介して駆動トランジスタTd(M,N)のゲートに白電位の信号値Vsigが入力される。従って電源電位Vccからカソード電位Vcatに電流が流れ、有機EL素子1(M,N)は発光を始めている。
水平セレクタ11は、走査パルスWS(N+1)が時点tm33でLレベルとされた後の時点tm34に、信号線DTL(M)を黒電位VsigLから高電位である白電位VsigHへ変化させる。ここではVsigHは白表示の電位としており、これが好ましいが、必ずしも白電位には限定されない。
この動作によりサンプリングトランジスタTs(M,N+1)のソース・ドレイン間、つまり駆動トランジスタTd(M,N+1)のゲート電位と信号線DTL(M)の電位として、VsigH−VsigLという電位差が発生する。
更に前述のように隣接する画素回路10(M,N)は発光しているため、光検出素子として動作しているサンプリングトランジスタTs(M,N+1)のチャネルに入射する光によって、そのリーク量が変化することとなる。
図示のように駆動トランジスタTd(M,N+1)のゲート電位は、時点tm34以降、リーク電流の影響による変動が生ずる。
この動作によりサンプリングトランジスタTs(M,N+1)のソース・ドレイン間、つまり駆動トランジスタTd(M,N+1)のゲート電位と信号線DTL(M)の電位として、VsigH−VsigLという電位差が発生する。
更に前述のように隣接する画素回路10(M,N)は発光しているため、光検出素子として動作しているサンプリングトランジスタTs(M,N+1)のチャネルに入射する光によって、そのリーク量が変化することとなる。
図示のように駆動トランジスタTd(M,N+1)のゲート電位は、時点tm34以降、リーク電流の影響による変動が生ずる。
時点tm35では、制御パルスpT3(N+1)をHレベルとしてスイッチングトランジスタT3(M,N+1)をオンとする。即ち有機EL素子1(M,N+1)のアノード(駆動トランジスタTd(M,N+1)のソース)と光検出線DETL(M)を接続する。
先に時点tm30〜tm31で、光検出線DETL(M)は電位Vssに充電されているため、スイッチングトランジスタT3(M,N+1)をオンすることで有機EL素子1(M,N+1)のアノード電位は電位Vssに低下する。しかし、このときスイッチSWはオンしていないため、駆動トランジスタTd(M,N+1)のゲート・ソース間電圧Vgsがその閾値電圧よりも大きければ、図のように有機EL素子1(M,N+1)のアノード電位は徐々に上昇を開始する。
なお電位Vssは、駆動トランジスタTd(M,N+1)のゲート・ソース間電圧Vgsが、その閾値電圧よりも大きくなるように設定する必要がある。
先に時点tm30〜tm31で、光検出線DETL(M)は電位Vssに充電されているため、スイッチングトランジスタT3(M,N+1)をオンすることで有機EL素子1(M,N+1)のアノード電位は電位Vssに低下する。しかし、このときスイッチSWはオンしていないため、駆動トランジスタTd(M,N+1)のゲート・ソース間電圧Vgsがその閾値電圧よりも大きければ、図のように有機EL素子1(M,N+1)のアノード電位は徐々に上昇を開始する。
なお電位Vssは、駆動トランジスタTd(M,N+1)のゲート・ソース間電圧Vgsが、その閾値電圧よりも大きくなるように設定する必要がある。
この場合、サンプリングトランジスタTs(M,N+1)に入射する光が明るいと、その分リーク量が大きくなり、駆動トランジスタTd(M,N+1)のゲート電位の変化が大きくなる。逆に暗いとリーク量が小さくなり、駆動トランジスタTd(M,N+1)のゲート電位の電圧変化が小さくなる。(図17の波形(2)と(2)’参照)
また駆動トランジスタTd(M,N+1)のゲート電位の変化に連動して駆動トランジスタTd(M,N+1)のソース電位(有機EL素子1(M,N+1)のアノード電位、光検出線DETL(M)の電位)も変化する。(図17の波形(1)(3)と(1)’(3)’参照)
これにより一定時間経過後、光検出線DETL(M)の電位は、隣の画素回路10(M,N)の有機EL素子1(M,N)の劣化のありなしで、ΔVという差分がつくこととなり、電圧検出部22a(M)にその差分が検出される。
このように、画素回路10(N,N)の発光を、同列の画素回路10(M,N+1)で検出する上下隣接発光検出動作が行われる。
また駆動トランジスタTd(M,N+1)のゲート電位の変化に連動して駆動トランジスタTd(M,N+1)のソース電位(有機EL素子1(M,N+1)のアノード電位、光検出線DETL(M)の電位)も変化する。(図17の波形(1)(3)と(1)’(3)’参照)
これにより一定時間経過後、光検出線DETL(M)の電位は、隣の画素回路10(M,N)の有機EL素子1(M,N)の劣化のありなしで、ΔVという差分がつくこととなり、電圧検出部22a(M)にその差分が検出される。
このように、画素回路10(N,N)の発光を、同列の画素回路10(M,N+1)で検出する上下隣接発光検出動作が行われる。
以上のように第1の実施の形態として、光検出動作例A,B,Cを説明したが、本実施の形態では、サンプリングトランジスタTsがオフ状態において光センサとして機能する構造とされている。そして光検出動作として、サンプリングトランジスタTsがオフとされているときに受光光量に応じたリーク電流を駆動トランジスタTdのゲートに印加する。これにより受光光量に応じて駆動トランジスタTdのゲート電位を変化させる。このゲート電位変化に応じてソース電位(有機EL素子1のアノード電位)が変動するが、それがスイッチングトランジスタT3を介して光検出線DETLに出力される。
また光検出線DETLは、検出動作に先立って、発光素子が発光しない電位Vssに充電されている。
従って光検出ドライバ22では、光検出線DETLの電位変化として、サンプリングトランジスタTsによる受光光量の情報を検出することができる。
また光検出線DETLは、検出動作に先立って、発光素子が発光しない電位Vssに充電されている。
従って光検出ドライバ22では、光検出線DETLの電位変化として、サンプリングトランジスタTsによる受光光量の情報を検出することができる。
特に光検出動作例Aでは、サンプリングトランジスタTsは、自己の画素回路10内の有機EL素子1の光を受光して、光検出動作を行う。
また光検出動作例B、Cでは、サンプリングトランジスタTsは、隣接する画素回路10内の有機EL素子1の光を受光して、光検出動作を行う。
また光検出動作例B、Cでは、サンプリングトランジスタTsは、隣接する画素回路10内の有機EL素子1の光を受光して、光検出動作を行う。
このような本実施の形態では、駆動トランジスタTdのゲートに接続されているサンプリングトランジスタTsをオン状態では信号書込のため、オフ状態では光検出素子として用いることで少ない素子数で高歩留まり化が実現可能である。
また、光量検出により有機EL素子1の劣化判定が可能となるため、光検出ドライバ22が検出情報を水平セレクタ11の信号補正部11aに供給することで、焼き付き等の画質不良を対策することができる。
また、光量検出により有機EL素子1の劣化判定が可能となるため、光検出ドライバ22が検出情報を水平セレクタ11の信号補正部11aに供給することで、焼き付き等の画質不良を対策することができる。
[3−5 光検出動作期間]
ここで、上述した光検出動作を行う光検出動作の実行期間について述べておく。
図18(a)は、通常映像表示終了後に光検出動作を行う例を示している。
なお、「通常映像表示」とは、表示装置に供給された映像信号に基づく信号値Vsigを各画素回路10に与えて、通常の動画や静止画としての映像表示を行っている状態を言うこととする。
ここで、上述した光検出動作を行う光検出動作の実行期間について述べておく。
図18(a)は、通常映像表示終了後に光検出動作を行う例を示している。
なお、「通常映像表示」とは、表示装置に供給された映像信号に基づく信号値Vsigを各画素回路10に与えて、通常の動画や静止画としての映像表示を行っている状態を言うこととする。
図18(a)の場合、時点t0で表示装置の電源がオンとされたとする。
ここで時点t1までに電源投入時の各種初期動作が行われ、時点t1から通常映像表示を開始するとする。そして時点t1以降、通常映像表示として、映像のフレームF1,F2・・・の表示が実行される。
この間、光検出動作は行わない。
時点t2で通常映像表示が終了されるとする。例えば電源オフ操作が行われた場合などである。
この図18(a)の例の場合、この時点t2以降で画素回路10が光検出動作を実行する。
この場合、例えば1フレーム期間に1ライン分の画素についての光検出動作を行う。
例えば光検出動作を開始する場合、水平セレクタ11は最初のフレームFaでは、図18(b)に示すように1ライン目を白表示とするような表示を各画素回路10に実行させる。つまり1ライン目の画素回路10のみ白表示(高輝度階調表示)を行わせ、他の全ての画素回路10には黒表示を実行させるように、各画素回路10に信号値Vsigを与える。
このフレームFaの期間において、1ライン目の画素回路10は、自己又は対応する他の画素回路10の発光光量を検出する。光検出ドライバ22は、各列の光検出線DETLの電圧検出を行い、1ライン目の各画素の発光輝度情報を得る。そして、それを水平セレクタ11にフィードバックする。
ここで時点t1までに電源投入時の各種初期動作が行われ、時点t1から通常映像表示を開始するとする。そして時点t1以降、通常映像表示として、映像のフレームF1,F2・・・の表示が実行される。
この間、光検出動作は行わない。
時点t2で通常映像表示が終了されるとする。例えば電源オフ操作が行われた場合などである。
この図18(a)の例の場合、この時点t2以降で画素回路10が光検出動作を実行する。
この場合、例えば1フレーム期間に1ライン分の画素についての光検出動作を行う。
例えば光検出動作を開始する場合、水平セレクタ11は最初のフレームFaでは、図18(b)に示すように1ライン目を白表示とするような表示を各画素回路10に実行させる。つまり1ライン目の画素回路10のみ白表示(高輝度階調表示)を行わせ、他の全ての画素回路10には黒表示を実行させるように、各画素回路10に信号値Vsigを与える。
このフレームFaの期間において、1ライン目の画素回路10は、自己又は対応する他の画素回路10の発光光量を検出する。光検出ドライバ22は、各列の光検出線DETLの電圧検出を行い、1ライン目の各画素の発光輝度情報を得る。そして、それを水平セレクタ11にフィードバックする。
次のフレームFbでは、水平セレクタ11は図18(b)に示すように2ライン目を白表示とするような表示を各画素回路10に実行させる。つまり2ライン目の画素回路10のみ白表示(高輝度階調表示)を行わせ、他の全ての画素回路10には黒表示を実行させる。
このフレームFbの期間において、2ライン目の画素回路10は、自己又は対応する他の画素回路10の発光光量を検出する。光検出ドライバ22は、各列の光検出線DETLの電圧検出を行い、2ライン目の各画素の発光輝度情報を得る。そして、それを水平セレクタ11にフィードバックする。
このような動作を、最終ラインまで続けていく。最終ラインの各画素の発光輝度情報を検出し、水平セレクタ11にフィードバックした段階で、光検出動作は終了する。
水平セレクタ11は、各画素の発光輝度情報に基づいて信号値補正処理を行う。
時点t3で以上の光検出動作が完了したら、例えば表示装置の電源をオフにするなど、所要の処理を行う。
上述した光検出動作例A、Cでは、このような動作として光検出を行うことが可能である。
このフレームFbの期間において、2ライン目の画素回路10は、自己又は対応する他の画素回路10の発光光量を検出する。光検出ドライバ22は、各列の光検出線DETLの電圧検出を行い、2ライン目の各画素の発光輝度情報を得る。そして、それを水平セレクタ11にフィードバックする。
このような動作を、最終ラインまで続けていく。最終ラインの各画素の発光輝度情報を検出し、水平セレクタ11にフィードバックした段階で、光検出動作は終了する。
水平セレクタ11は、各画素の発光輝度情報に基づいて信号値補正処理を行う。
時点t3で以上の光検出動作が完了したら、例えば表示装置の電源をオフにするなど、所要の処理を行う。
上述した光検出動作例A、Cでは、このような動作として光検出を行うことが可能である。
次に図19(a)は、通常映像表示実行中に、或る周期で光検出動作を行う例である。
例えば時点t10で通常映像表示が開始されたとする。画素回路10による光検出動作は、この通常映像表示の開始とともに、1フレームの期間に1ライン毎行われる。即ち上記図18の時点t2〜t3で示した動作と同様の検出動作を行う。但し、各画素回路10の表示は通常の映像表示の状態であり、図18(b)のような光検出動作用の表示ではない。
1ライン目〜最終ラインまでについての光検出動作を完了したら、一旦、光検出動作を終了する。
例えば時点t10で通常映像表示が開始されたとする。画素回路10による光検出動作は、この通常映像表示の開始とともに、1フレームの期間に1ライン毎行われる。即ち上記図18の時点t2〜t3で示した動作と同様の検出動作を行う。但し、各画素回路10の表示は通常の映像表示の状態であり、図18(b)のような光検出動作用の表示ではない。
1ライン目〜最終ラインまでについての光検出動作を完了したら、一旦、光検出動作を終了する。
光検出動作は、所定周期毎に行うものとし、ある時点t12で、その検出動作周期のタイミングに至ったとすると、その時点t12から、同様に1ライン目〜最終ラインまでの光検出動作を行う。そして光検出動作を完了したら、その後所定期間、光検出動作を行わない。
例えばこのように、通常映像表示実行中に並行して、所定周期で光検出動作を行うことも考えられる。
上述した光検出動作例Aでは、このような動作として光検出を行うことが可能である。
例えばこのように、通常映像表示実行中に並行して、所定周期で光検出動作を行うことも考えられる。
上述した光検出動作例Aでは、このような動作として光検出を行うことが可能である。
図19(b)は、電源オン時に光検出動作を行う例である。
時点t20で表示装置の電源がオンとされたとする。ここで電源投入時の立ち上げ等の各種初期動作が行われた直後、時点t21から光検出動作を行う。即ち上記図18の時点t2〜t3で示した動作と同様の検出動作を行う。各画素回路10では、図18(b)のように、各フレーム毎に、1ラインのみ白表示とする光検出動作用の表示を実行しながら、光検出を行う。
時点t20で表示装置の電源がオンとされたとする。ここで電源投入時の立ち上げ等の各種初期動作が行われた直後、時点t21から光検出動作を行う。即ち上記図18の時点t2〜t3で示した動作と同様の検出動作を行う。各画素回路10では、図18(b)のように、各フレーム毎に、1ラインのみ白表示とする光検出動作用の表示を実行しながら、光検出を行う。
1ライン目〜最終ラインまでについての光検出動作を完了したら、時点t22で、水平セレクタ11は各画素回路10に対して通常映像表示を開始させる。上述した光検出動作例A、Cでは、このような動作として光検出を行うことが可能である。
例えば以上のように、通常映像表示終了後、通常映像表示実行中、通常の映像表示開始前などに、光検出動作を行い、その検出に基づいて信号値補正処理を行うことで、発光輝度劣化に対応できる。
なお、例えば通常映像表示終了後と通常の映像表示開始前の両方で光検出動作を行うような例も考えられる。
なお、例えば通常映像表示終了後と通常の映像表示開始前の両方で光検出動作を行うような例も考えられる。
通常映像表示終了後と通常の映像表示開始前の一方、又は両方で光検出動作を行う場合は、図18(b)に示したような光検出動作用の表示を実行できるので、その白表示などの高い階調の発光で検出ができるという利点がある。また任意の階調の表示を実行させて階調毎の劣化具合を検出するようにもできる。
一方、通常映像表示実行中に行う場合、実際に表示中の映像内容は不定であるため、階調を特定して光検出動作を行うことができない。このため、検出値は、発光階調(その際に検出対象画素に与えた信号値Vsig)を考慮したものとして判定し、信号値補正処理を行う必要がある。但し、通常映像表示実行中に繰り返し光検出動作及び補正処理ができることで、有機EL素子1の輝度劣化に対して、ほぼ常時対応できるという利点がある。
一方、通常映像表示実行中に行う場合、実際に表示中の映像内容は不定であるため、階調を特定して光検出動作を行うことができない。このため、検出値は、発光階調(その際に検出対象画素に与えた信号値Vsig)を考慮したものとして判定し、信号値補正処理を行う必要がある。但し、通常映像表示実行中に繰り返し光検出動作及び補正処理ができることで、有機EL素子1の輝度劣化に対して、ほぼ常時対応できるという利点がある。
また上述した光検出動作例Bの場合、同一行の隣接画素で光検出を行うため、図18、図19のような表示は、そのままでは困難である。
但し、例えば同じく通常映像表示終了後、或いは通常の映像表示開始前において、光検出動作を行うことができる。
まず1フレームの期間に奇数列の画素回路10で発光させ、偶数列の画素回路10で光検出を行う。
次の1フレームの期間に偶数列の画素回路10で発光させ、奇数列の画素回路10で光検出を行う。
このような動作を繰り返していくことで、全画素回路10について、隣の画素回路10による光検出が可能である。
なお、以上の各種の光検出動作期間は、以降説明する第2の実施の形態等でも適用できる。
但し、例えば同じく通常映像表示終了後、或いは通常の映像表示開始前において、光検出動作を行うことができる。
まず1フレームの期間に奇数列の画素回路10で発光させ、偶数列の画素回路10で光検出を行う。
次の1フレームの期間に偶数列の画素回路10で発光させ、奇数列の画素回路10で光検出を行う。
このような動作を繰り返していくことで、全画素回路10について、隣の画素回路10による光検出が可能である。
なお、以上の各種の光検出動作期間は、以降説明する第2の実施の形態等でも適用できる。
<4.第2の実施の形態>
[4−1 回路構成]
続いて第2の実施の形態について説明する。
第2の実施の形態は、画素回路10が、駆動トランジスタTdの閾値電圧及び移動度補正を行うことができる構成とされる場合の例である。
第2の実施の形態の場合、有機EL表示装置の構成は図20に示すようになる。上述した図1の構成と異なる点を述べる。図1と同一部分は同一符号を付し、各部の詳細な説明は省略する。
[4−1 回路構成]
続いて第2の実施の形態について説明する。
第2の実施の形態は、画素回路10が、駆動トランジスタTdの閾値電圧及び移動度補正を行うことができる構成とされる場合の例である。
第2の実施の形態の場合、有機EL表示装置の構成は図20に示すようになる。上述した図1の構成と異なる点を述べる。図1と同一部分は同一符号を付し、各部の詳細な説明は省略する。
図20の場合、画素回路10の発光駆動のために、水平セレクタ11、ライトスキャナ12に加えて、ドライブスキャナ13が設けられる。
また画素アレイ20上において、行方向には、書込制御線WSL1,WSL2・・・、に加えて、電源制御線DSL1,DSL2・・・が配されている。これらの書込制御線WSL及び電源制御線DSLは、それぞれ、画素アレイ20においてマトリクス配置された画素回路10の行数分だけ配される。
また画素アレイ20上において、行方向には、書込制御線WSL1,WSL2・・・、に加えて、電源制御線DSL1,DSL2・・・が配されている。これらの書込制御線WSL及び電源制御線DSLは、それぞれ、画素アレイ20においてマトリクス配置された画素回路10の行数分だけ配される。
図1の場合と同様、書込制御線WSL(WSL1,WSL2・・・)はライトスキャナ12により駆動される。ライトスキャナ13は、設定された所定のタイミングで、行状に配設された各書込制御線WSL1,WSL2・・・に順次、走査パルスWSを供給して、画素回路10を行単位で線順次走査する。
電源制御線DSL(DSL1,DSL2・・・)はドライブスキャナ13により駆動される。ドライブスキャナ13は、ライトスキャナ12による線順次走査に合わせて、行状に配設された各電源制御線DSL1,DSL2・・・に電源パルスDSを供給する。電源パルスDSは駆動電位(Vcc)、初期電位(Vss)の2値に切り替わる電源電圧とされる。
電源制御線DSL(DSL1,DSL2・・・)はドライブスキャナ13により駆動される。ドライブスキャナ13は、ライトスキャナ12による線順次走査に合わせて、行状に配設された各電源制御線DSL1,DSL2・・・に電源パルスDSを供給する。電源パルスDSは駆動電位(Vcc)、初期電位(Vss)の2値に切り替わる電源電圧とされる。
水平セレクタ11は、ライトスキャナ12による線順次走査に合わせて、列方向に配された信号線DTL1、DTL2・・・に対して、画素回路10に対する入力信号としての信号値電位(Vsig)と基準値電位(Vofs)を供給する。
図21に第2の実施の形態の画素回路10の構成例を示している。この画素回路10が、図20の構成における画素回路10のようにマトリクス配置される。
この画素回路10は、発光素子である有機EL素子1と、1個の保持容量Csと、サンプリングトランジスタTs、駆動トランジスタTd、スイッチングトランジスタT3としての薄膜トランジスタ(nチャネルTFT)とで構成されている。
この画素回路10は、発光素子である有機EL素子1と、1個の保持容量Csと、サンプリングトランジスタTs、駆動トランジスタTd、スイッチングトランジスタT3としての薄膜トランジスタ(nチャネルTFT)とで構成されている。
保持容量Csは、一方の端子が駆動トランジスタTdのソースに接続され、他方の端子が同じく駆動トランジスタTdのゲートに接続されている。
画素回路10の発光素子は例えばダイオード構造の有機EL素子1とされ、アノードは駆動トランジスタTdのソースに接続され、カソードは所定の配線(カソード電位Vcat)に接続されている。
画素回路10の発光素子は例えばダイオード構造の有機EL素子1とされ、アノードは駆動トランジスタTdのソースに接続され、カソードは所定の配線(カソード電位Vcat)に接続されている。
サンプリングトランジスタTsは、そのドレインとソースの一端が信号線DTLに接続され、他端が駆動トランジスタTdのゲートに接続される。
またサンプリングトランジスタTsのゲートは書込制御線WSLに接続されている。
駆動トランジスタTdのドレインは電源制御線DSLに接続されている。
またサンプリングトランジスタTsのゲートは書込制御線WSLに接続されている。
駆動トランジスタTdのドレインは電源制御線DSLに接続されている。
有機EL素子1の発光駆動は、基本的には次のようになる。
信号線DTLに信号電位Vsigが印加されたタイミングで、サンプリングトランジスタTsが書込制御線WSLによってライトスキャナ13から与えられる走査パルスWSによって導通される。これにより信号線DTLからの入力信号Vsigが保持容量Csに書き込まれる。
駆動トランジスタTdは、ドライブスキャナ12によって駆動電位Vccが与えられている電源制御線DSLからの電流供給により、保持容量Csに保持された信号電位に応じた電流Idsを有機EL素子1に流し、有機EL素子1を発光させる。
信号線DTLに信号電位Vsigが印加されたタイミングで、サンプリングトランジスタTsが書込制御線WSLによってライトスキャナ13から与えられる走査パルスWSによって導通される。これにより信号線DTLからの入力信号Vsigが保持容量Csに書き込まれる。
駆動トランジスタTdは、ドライブスキャナ12によって駆動電位Vccが与えられている電源制御線DSLからの電流供給により、保持容量Csに保持された信号電位に応じた電流Idsを有機EL素子1に流し、有機EL素子1を発光させる。
つまり、各フレーム期間において、画素回路10に信号値(階調値)Vsigが保持容量Csに書き込まれる動作が行われるが、これにより表示すべき階調に応じて駆動トランジスタTdのゲート・ソース間電圧Vgsが決まる。
駆動トランジスタTdは飽和領域で動作することで有機EL素子1に対して定電流源として機能し、ゲート・ソース間電圧Vgsに応じた電流を有機EL素子1に流す。これによって有機EL素子1では、階調値に応じた輝度の発光が行われる。
駆動トランジスタTdは飽和領域で動作することで有機EL素子1に対して定電流源として機能し、ゲート・ソース間電圧Vgsに応じた電流を有機EL素子1に流す。これによって有機EL素子1では、階調値に応じた輝度の発光が行われる。
この画素回路10では、各画素回路10の駆動トランジスタTdの閾値、移動度のばらつきによるユニフォミティ劣化を補償するための閾値補正動作、移動度補正動作が可能である。
閾値補正動作、移動度補正動作自体は、従来より行われているが、この必要性について簡単に説明しておく。
例えばポリシリコンTFT等を用いた画素回路では、駆動トランジスタTdの閾値電圧Vthや、駆動トランジスタTdのチャネルを構成する半導体薄膜の移動度μが経時的に変化することがある。また製造プロセスのバラツキによって閾値電圧Vthや移動度μのトランジスタ特性が画素毎に異なったりする。
駆動トランジスタTdの閾値電圧や移動度が画素毎に異なると、画素毎に駆動トランジスタTdに流れる電流値にばらつきが生じる。このため仮に全画素回路10に同一の映像信号値(映像信号電圧Vsig)を与えたとしても、有機EL素子1の発光輝度に画素毎のバラツキが生じ、その結果、画面のユニフォミティ(一様性)が損なわれる。
このことから、画素回路動作においては、閾値電圧Vthや移動度μの変動に対する補正機能を持たせるようにしている。
閾値補正動作、移動度補正動作自体は、従来より行われているが、この必要性について簡単に説明しておく。
例えばポリシリコンTFT等を用いた画素回路では、駆動トランジスタTdの閾値電圧Vthや、駆動トランジスタTdのチャネルを構成する半導体薄膜の移動度μが経時的に変化することがある。また製造プロセスのバラツキによって閾値電圧Vthや移動度μのトランジスタ特性が画素毎に異なったりする。
駆動トランジスタTdの閾値電圧や移動度が画素毎に異なると、画素毎に駆動トランジスタTdに流れる電流値にばらつきが生じる。このため仮に全画素回路10に同一の映像信号値(映像信号電圧Vsig)を与えたとしても、有機EL素子1の発光輝度に画素毎のバラツキが生じ、その結果、画面のユニフォミティ(一様性)が損なわれる。
このことから、画素回路動作においては、閾値電圧Vthや移動度μの変動に対する補正機能を持たせるようにしている。
ここで、光検出動作の説明に先立って、閾値補正及び移動度補正を行う発光動作の例について図22で説明しておく。なお、図22の説明ではスイッチングトランジスタT3は無視(オフ状態)として考える。
図22では、画素回路10の発光動作波形として、電源パルスDS、走査パルスWS、信号線DTLの入力信号、駆動トランジスタTdのゲート電圧変化、ソース電圧変化を示している。
まず前フレームの発光期間を終了させる時点t100で、ドライブスキャナ13が電源制御線DSLの電源パルスDSとして初期電圧Vssを与え、駆動トランジスタTdのソース電位を初期化する。
そして水平セレクタ11により信号線DTLに基準値電位Vofsが与えられている期間である時点t101で、ライトスキャナ12がサンプリングトランジスタTsを導通させて駆動トランジスタTdのゲート電位を基準値Vofsに固定する。
その状態で、時点t102〜t103にドライブスキャナ13によって、駆動トランジスタTdへの駆動電圧Vccの印加を行うことで、保持容量Csに駆動トランジスタTdの閾値電圧Vthを保持させる。つまり閾値補正動作が行われる。
まず前フレームの発光期間を終了させる時点t100で、ドライブスキャナ13が電源制御線DSLの電源パルスDSとして初期電圧Vssを与え、駆動トランジスタTdのソース電位を初期化する。
そして水平セレクタ11により信号線DTLに基準値電位Vofsが与えられている期間である時点t101で、ライトスキャナ12がサンプリングトランジスタTsを導通させて駆動トランジスタTdのゲート電位を基準値Vofsに固定する。
その状態で、時点t102〜t103にドライブスキャナ13によって、駆動トランジスタTdへの駆動電圧Vccの印加を行うことで、保持容量Csに駆動トランジスタTdの閾値電圧Vthを保持させる。つまり閾値補正動作が行われる。
その後、水平セレクタ11により信号線DTLに信号値電位が与えられる期間(時点t104〜t105)に、ライトスキャナ12の制御によりサンプリングトランジスタTsを導通させ、信号値を保持容量Csに書き込ませる。このとき、駆動トランジスタTdの移動度補正も行われる。
その後、保持容量Csに書き込まれた信号値に応じた電流が有機EL素子1に流れることで、信号値に応じた輝度による発光が行われる。
この動作により、駆動トランジスタTdの閾値や移動度のバラツキの影響がキャンセルされる。
その後、保持容量Csに書き込まれた信号値に応じた電流が有機EL素子1に流れることで、信号値に応じた輝度による発光が行われる。
この動作により、駆動トランジスタTdの閾値や移動度のバラツキの影響がキャンセルされる。
[4−2 光検出動作例]
第2の実施の形態における光検出動作例を説明する。
説明上、図23の符号を用いる。図23では上記図11と同様、4つの画素回路10(M,N)、10(M+1,N)、10(M,N+1)、10(M+1,N+1)を示している。
信号線DTL、光検出線DETLについては、図1と同様、M列目、M+1列目に応じて、DTL(M)、DTL(M+1)、DETL(M)、DETL(M+1)と表記する。光検出ドライバ22における電圧検出部22a、スイッチSWにも、(M)、(M+1)を付加して区別する。
電源制御線DSLについては、N行目の電源制御線をDSL(N)とし、N+1行目の電源制御線をDSL(N+1)とする。各電源制御線DSL(N)、DSL(N+1)上の電源パルスもDS(N)、DS(N+1)とする。
書込制御線WSLについては、図11と同様、WSL(N)、WSL(N+1)とする。走査パルスもWS(N)、WS(N+1)とする。
制御線TLaについても同様にTLa(N)、TLa(N+1)とし、制御パルスをpT3(N)、pT3(N+1)とする。
さらに、画素回路10内の素子の符号(Ts、Td、T3、Cs、1)についても「(M,N)」、「(M+1,N)」等を付する場合がある。
第2の実施の形態における光検出動作例を説明する。
説明上、図23の符号を用いる。図23では上記図11と同様、4つの画素回路10(M,N)、10(M+1,N)、10(M,N+1)、10(M+1,N+1)を示している。
信号線DTL、光検出線DETLについては、図1と同様、M列目、M+1列目に応じて、DTL(M)、DTL(M+1)、DETL(M)、DETL(M+1)と表記する。光検出ドライバ22における電圧検出部22a、スイッチSWにも、(M)、(M+1)を付加して区別する。
電源制御線DSLについては、N行目の電源制御線をDSL(N)とし、N+1行目の電源制御線をDSL(N+1)とする。各電源制御線DSL(N)、DSL(N+1)上の電源パルスもDS(N)、DS(N+1)とする。
書込制御線WSLについては、図11と同様、WSL(N)、WSL(N+1)とする。走査パルスもWS(N)、WS(N+1)とする。
制御線TLaについても同様にTLa(N)、TLa(N+1)とし、制御パルスをpT3(N)、pT3(N+1)とする。
さらに、画素回路10内の素子の符号(Ts、Td、T3、Cs、1)についても「(M,N)」、「(M+1,N)」等を付する場合がある。
ここでは、光検出動作例として、画素回路10(N,N)の発光を、同行の画素回路10(M+1,N)で検出する左右隣接発光検出動作について説明する。
図24は、ライトスキャナ12がN行の書込制御線WSL(N)に与える走査パルスWS(N)、及びN+1行の書込制御線WSL(N+1)に与える走査パルスWS(N+1)を示している。
またドライブスキャナ13がN行の電源制御線DSL(N)に与える電源パルスDS(N)、及びN+1行の電源制御線DSL(N+1)に与える電源パルスDS(N+1)を示している。
また、水平セレクタ11が信号線DTL(M)、DTL(M+1)に与える信号値も示している。
また、検出動作制御部21が光検出ドライバ22内のスイッチSWをオン/オフ制御する制御信号pSWを示している。さらに検出動作制御部21がN行の制御線TLa(N)に与える制御パルスpT3(N)と、N+1行の制御線TLa(N+1)に与える制御パルスpT3(N+1)も示している。
図24は、ライトスキャナ12がN行の書込制御線WSL(N)に与える走査パルスWS(N)、及びN+1行の書込制御線WSL(N+1)に与える走査パルスWS(N+1)を示している。
またドライブスキャナ13がN行の電源制御線DSL(N)に与える電源パルスDS(N)、及びN+1行の電源制御線DSL(N+1)に与える電源パルスDS(N+1)を示している。
また、水平セレクタ11が信号線DTL(M)、DTL(M+1)に与える信号値も示している。
また、検出動作制御部21が光検出ドライバ22内のスイッチSWをオン/オフ制御する制御信号pSWを示している。さらに検出動作制御部21がN行の制御線TLa(N)に与える制御パルスpT3(N)と、N+1行の制御線TLa(N+1)に与える制御パルスpT3(N+1)も示している。
1フレームの期間で1回の光検出が行われるとしている。
この場合、画素回路10(M,N)で発光を実行させ、その発光光量を画素回路10(M+1,N)で検出する。
水平セレクタ11は各信号線DTLに対し、信号値VsigHと基準電位Vofsを、それぞれ所定タイミングで与える。
この場合、画素回路10(M,N)で発光を実行させ、その発光光量を画素回路10(M+1,N)で検出する。
水平セレクタ11は各信号線DTLに対し、信号値VsigHと基準電位Vofsを、それぞれ所定タイミングで与える。
同行である対象の画素回路10(M,N)、10(M+1,N)に対しては、走査パルスWS(N)、電源パルスDS(N)、制御パルスpT3(N)が与えられる。
最初の1フレームの期間に、これらのパルスと、信号線DTL(M)、DTL(M+1)の電位によって、画素回路10(M,N)での発光と、画素回路10(M+1,N)での光検出が行われる。
最初の1フレームの期間に、これらのパルスと、信号線DTL(M)、DTL(M+1)の電位によって、画素回路10(M,N)での発光と、画素回路10(M+1,N)での光検出が行われる。
次の1フレームの期間では、走査パルスWS(N+1)、電源パルスDS(N+1)、制御パルスpT3(N+1)と、信号線DTL(M)、DTL(M+1)の電位によって、次の行での発光及び光検出が行われる。例えば画素回路10(M,N+1)での発光と、画素回路10(M+1,N+1)での光検出である。
図24の1フレームの期間(画素回路10(M+1,N)による光検出期間)の波形を図25に示す。
図25では走査パルスWS(N)、電源パルスDS(N)、制御信号pSW、制御パルスpT3(N)、信号線DTL(M)、DTL(M+1)に与えられる電圧を示している。
また、波形(1)(1)’(2)(2)’(3)(3)’を先の図13、図15等と同様に示すが、これらは画素回路10(M,N)からの受光(有機EL素子1(M,N)の劣化具合に応じた受光)の各場合の画素回路10(M+1,N)側の各部の電位変化となる。即ち波形(1)(1)’は受光光量に応じた光検出線DETL(M+1)の電位である。波形(2)(2)’は受光光量に応じた駆動トランジスタTd(M+1,N)のゲート電位である。波形(3)(3)’は受光光量に応じた有機EL素子1(M+1,N)のアノード電位となる。
図25では走査パルスWS(N)、電源パルスDS(N)、制御信号pSW、制御パルスpT3(N)、信号線DTL(M)、DTL(M+1)に与えられる電圧を示している。
また、波形(1)(1)’(2)(2)’(3)(3)’を先の図13、図15等と同様に示すが、これらは画素回路10(M,N)からの受光(有機EL素子1(M,N)の劣化具合に応じた受光)の各場合の画素回路10(M+1,N)側の各部の電位変化となる。即ち波形(1)(1)’は受光光量に応じた光検出線DETL(M+1)の電位である。波形(2)(2)’は受光光量に応じた駆動トランジスタTd(M+1,N)のゲート電位である。波形(3)(3)’は受光光量に応じた有機EL素子1(M+1,N)のアノード電位となる。
画素回路10(M+1,N)による1フレームの期間の光検出動作は次のようになる。
時点tm40〜tm41では制御信号pSWによりスイッチSW(M+1)がオンとされ、光検出線DETL(M+1)が電位Vssに充電される。
時点tm40〜tm41では制御信号pSWによりスイッチSW(M+1)がオンとされ、光検出線DETL(M+1)が電位Vssに充電される。
時点tm43で電源パルスDS(N)が電源電圧Vccとされる。
また時点tm42から時点tm44まで、走査パルスWS(N)がHレベルとされる。このとき、信号線DTL(M)、DTL(M+1)は、いずれも基準電位Vofsとされている。
また時点tm42から時点tm44まで、走査パルスWS(N)がHレベルとされる。このとき、信号線DTL(M)、DTL(M+1)は、いずれも基準電位Vofsとされている。
発光側である画素回路10(M,N)では、発光前において閾値補正動作準備(tm42〜tm43)と、閾値補正動作(tm43〜tm44)が行われる。これは図22の時点t101〜t102,及び時点t102〜t103の動作に相当する。
つまり時点tm42〜tm43では、駆動トランジスタTd(M,N)のゲート電位が基準電位Vofsとされ、またソース電位が初期電位Vssとされてゲート・ソース間電圧が十分に広げられる。そして時点tm43〜tm44で電源電圧Vccが印加されることで、ゲート・ソース間電圧Vgsが、その閾値電圧となるようにされる。
その後、画素回路10(M,N)では、時点tm46〜tm47で走査パルスWS(N)によりサンプリングトランジスタTs(M,N)がオンされるが、そのとき信号線DTL(M)には信号値Vsigが与えられているため、駆動トランジスタTd(M,N)のゲートに信号値Vsigが書き込まれる。そして移動度補正及び発光が行われる。
つまり時点tm42〜tm43では、駆動トランジスタTd(M,N)のゲート電位が基準電位Vofsとされ、またソース電位が初期電位Vssとされてゲート・ソース間電圧が十分に広げられる。そして時点tm43〜tm44で電源電圧Vccが印加されることで、ゲート・ソース間電圧Vgsが、その閾値電圧となるようにされる。
その後、画素回路10(M,N)では、時点tm46〜tm47で走査パルスWS(N)によりサンプリングトランジスタTs(M,N)がオンされるが、そのとき信号線DTL(M)には信号値Vsigが与えられているため、駆動トランジスタTd(M,N)のゲートに信号値Vsigが書き込まれる。そして移動度補正及び発光が行われる。
一方、光検出動作を行う画素回路10(M+1,N)では、時点tm42〜tm43で同じく駆動トランジスタTdのゲートに基準電位Vofsが書き込まれ、また駆動トランジスタTd(M+1,N)のソース電圧が初期電位Vssとされる。
なお、スイッチングトランジスタT3は時点tm42で制御パルスpT3(N)によりオンしているので、駆動トランジスタTd(M+1,N)のソース電圧は初期電位Vssとなっている。
そして時点tm43〜tm44で電源電圧Vccが印加されることで、ゲート・ソース間電圧Vgsが、その閾値電圧となるように閾値補正が行われる。図示のように、有機EL素子1(M+1,N)のアノード電位(駆動トランジスタTd(M+1,N)のソース電位)は、Vofs−VthTd(駆動トランジスタTdの閾値電圧)となる。光検出線DETL(M+1)の電位も同様である。
その後、画素回路10(M+1,N)では、時点tm46〜tm47で走査パルスWS(N)によりサンプリングトランジスタTs(M,N)がオンされるが、そのとき信号線DTL(M+1)は基準電位Vofsのままである。従って駆動トランジスタTd(M+1,N)のゲートは基準電位Vofsのままで、発光動作は行われない。
なお、スイッチングトランジスタT3は時点tm42で制御パルスpT3(N)によりオンしているので、駆動トランジスタTd(M+1,N)のソース電圧は初期電位Vssとなっている。
そして時点tm43〜tm44で電源電圧Vccが印加されることで、ゲート・ソース間電圧Vgsが、その閾値電圧となるように閾値補正が行われる。図示のように、有機EL素子1(M+1,N)のアノード電位(駆動トランジスタTd(M+1,N)のソース電位)は、Vofs−VthTd(駆動トランジスタTdの閾値電圧)となる。光検出線DETL(M+1)の電位も同様である。
その後、画素回路10(M+1,N)では、時点tm46〜tm47で走査パルスWS(N)によりサンプリングトランジスタTs(M,N)がオンされるが、そのとき信号線DTL(M+1)は基準電位Vofsのままである。従って駆動トランジスタTd(M+1,N)のゲートは基準電位Vofsのままで、発光動作は行われない。
水平セレクタ11は、走査パルスWS(N)が時点tm47でLレベルとされた後の時点tm48に、信号線DTL(M+1)を基準電位Vofsから信号値Vsigへ変化させる。ここでは信号値Vsigは白表示の電位としており、これが好ましいが、必ずしも白電位には限定されない。
この動作によりサンプリングトランジスタTs(M+1,N)のソース・ドレイン間、つまり駆動トランジスタTd(M+1,N)のゲート電位と信号線DTL(M+1)の電位として、VsigH−VsigLという電位差が発生する。
更に前述のように隣接する画素回路10(M,N)は発光しているため、光検出素子として動作しているサンプリングトランジスタTs(M+1,N)のチャネルに入射する光によって、そのリーク量が変化することとなる。
図示のように駆動トランジスタTd(M+1,N)のゲート電位は、時点tm48以降、リーク電流の影響による変動が生ずる。
この動作によりサンプリングトランジスタTs(M+1,N)のソース・ドレイン間、つまり駆動トランジスタTd(M+1,N)のゲート電位と信号線DTL(M+1)の電位として、VsigH−VsigLという電位差が発生する。
更に前述のように隣接する画素回路10(M,N)は発光しているため、光検出素子として動作しているサンプリングトランジスタTs(M+1,N)のチャネルに入射する光によって、そのリーク量が変化することとなる。
図示のように駆動トランジスタTd(M+1,N)のゲート電位は、時点tm48以降、リーク電流の影響による変動が生ずる。
即ち、サンプリングトランジスタTs(M+1,N)に入射する光が明るいと、その分リーク量が大きくなり、駆動トランジスタTd(M+1,N)のゲート電位の変化が大きくなる。逆に暗いとリーク量が小さくなり、駆動トランジスタTd(M+1,N)のゲート電位の電圧変化が小さくなる。(図25の波形(2)と(2)’参照)
また駆動トランジスタTd(M+1,N)のゲート電位の変化に連動して駆動トランジスタTd(M+1,N)のソース電位(有機EL素子1(M+1,N)のアノード電位、光検出線DETL(M+1)の電位)も変化する。(図25の波形(1)(3)と(1)’(3)’参照)。 つまり、有機EL素子1(M+1,N)のアノード電位及び光検出線DETL(M+1)の電位は、Vofs−VthTdから変化していく。
また駆動トランジスタTd(M+1,N)のゲート電位の変化に連動して駆動トランジスタTd(M+1,N)のソース電位(有機EL素子1(M+1,N)のアノード電位、光検出線DETL(M+1)の電位)も変化する。(図25の波形(1)(3)と(1)’(3)’参照)。 つまり、有機EL素子1(M+1,N)のアノード電位及び光検出線DETL(M+1)の電位は、Vofs−VthTdから変化していく。
その結果、一定時間経過後、光検出線DETL(M+1)の電位は、隣の画素回路10(M,N)の有機EL素子1(M,N)の劣化のありなしで、ΔVという差分がつくこととなり、電圧検出部22a(M+1)にその差分が検出される。
このように、画素回路10(N,N)の発光を、同行の画素回路10(M+1,N)で検出する左右隣接発光検出動作が行われる。
このように、画素回路10(N,N)の発光を、同行の画素回路10(M+1,N)で検出する左右隣接発光検出動作が行われる。
最後に時点tm49でスイッチングトランジスタT3(M+1,N)をオフし、その後信号線電位をVofsへ変化させた後、電源パルスWS(N)を初期電位Vssに変化させる。そして走査パルスWS(N)によりサンプリングトランジスタTs(M+1,N)をオンして、駆動トランジスタTd(M+1,N)のゲート電圧、ソース電圧を初期化する。このサンプリングトランジスタTs(M+1,N)をオンして行う初期化オペレーションは好ましくは行う方がよいが、必ず行う必要はない。
このように、駆動トランジスタTdの閾値電圧及び移動度補正を行うことができる画素回路10の場合でも、その画素回路10におけるサンプリングトランジスタTsを光センサとして用いて、光検出を行うことができる。
そしてこれにより、第1の実施の形態と同様、少ない素子数で高歩留まり化が実現可能であり、また焼き付き等の画質不良を対策することができる。
なお、以上の第2の実施の形態で述べた例は、第1の実施の形態の光検出動作例Bに対応するものであるが、第2の実施の形態の場合も、光検出動作例A、Cに相当する動作(自己発光検出、上下隣接発光検出)も、同様に行うことができる。
そしてこれにより、第1の実施の形態と同様、少ない素子数で高歩留まり化が実現可能であり、また焼き付き等の画質不良を対策することができる。
なお、以上の第2の実施の形態で述べた例は、第1の実施の形態の光検出動作例Bに対応するものであるが、第2の実施の形態の場合も、光検出動作例A、Cに相当する動作(自己発光検出、上下隣接発光検出)も、同様に行うことができる。
[4−3 第2の実施の形態の変形例]
ところで、第2の実施の形態では、閾値補正及び移動度補正を行う画素回路10として述べたが、図22のような画素回路10の発光動作を可能とする例として次のような変形例が考えられる。
図26(a)は、電源制御線DSLを、単なる電源電圧Vccの固定電源線とした例である。駆動トランジスタTdのドレインは固定電源である電源電圧Vccに接続される。他は図21と同様である。
ところで、第2の実施の形態では、閾値補正及び移動度補正を行う画素回路10として述べたが、図22のような画素回路10の発光動作を可能とする例として次のような変形例が考えられる。
図26(a)は、電源制御線DSLを、単なる電源電圧Vccの固定電源線とした例である。駆動トランジスタTdのドレインは固定電源である電源電圧Vccに接続される。他は図21と同様である。
図22で説明したように、閾値補正動作の際には、補正準備のため駆動トランジスタTdのソースを初期電位Vssとする。
ここで、第2の実施の形態の場合、スイッチSWを介して光検出線DETLを初期電位Vssに充電できるようにしている。従って、これを利用して閾値補正動作の準備を行うことが可能である。
例えば図22の時点t100において、図26(b)のようにスイッチSWをオンし光検出線DETLを初期電位Vssに充電する。そしてスイッチングトランジスタT3をオンとすることで、駆動トランジスタTdのソースを初期電位Vssとすることができる。即ち電源制御線DSLでパルス電圧を供給する必要はない。
ここで、第2の実施の形態の場合、スイッチSWを介して光検出線DETLを初期電位Vssに充電できるようにしている。従って、これを利用して閾値補正動作の準備を行うことが可能である。
例えば図22の時点t100において、図26(b)のようにスイッチSWをオンし光検出線DETLを初期電位Vssに充電する。そしてスイッチングトランジスタT3をオンとすることで、駆動トランジスタTdのソースを初期電位Vssとすることができる。即ち電源制御線DSLでパルス電圧を供給する必要はない。
このようにすれば、電源制御線DSL及びドライブスキャナ13の構成を、単なる固定電源ラインに置き換えることができ、表示装置構成を簡略化できる。
光検出時の動作は図27のようになる。基本的には上記図24と同様であるため重複説明を避けるが、この図27の場合、電源パルスDSが用いられないものとなっている。
このような構成を採る事で素子数を大きく増やすことなく光検出を行うことができる。
光検出時の動作は図27のようになる。基本的には上記図24と同様であるため重複説明を避けるが、この図27の場合、電源パルスDSが用いられないものとなっている。
このような構成を採る事で素子数を大きく増やすことなく光検出を行うことができる。
<5.第3の実施の形態>
第3の実施の形態を説明する。上記第1,第2の実施の形態は、画素回路10の発光を自己又は他の画素回路10で検出するとして述べたが、ここでは外部から入射される光を検出する場合について述べる。即ち表示装置の画面に対して外部から光を照射して情報入力を行う電子機器としての例である。
第3の実施の形態を説明する。上記第1,第2の実施の形態は、画素回路10の発光を自己又は他の画素回路10で検出するとして述べたが、ここでは外部から入射される光を検出する場合について述べる。即ち表示装置の画面に対して外部から光を照射して情報入力を行う電子機器としての例である。
例えば図28(a)は、ユーザがレーザポインタ100によって表示パネル101に光を当てている状態を示している。
表示パネル101は、上述した図1,図20の有機EL表示パネルである。
表示パネル101上で、例えば全画面を黒表示している状態で、レーザポインタ100の光で例えば円形を描く。すると、その円形が表示パネル101の画面上に表示されるような装置である。
つまり、レーザポインタ100の光を、各画素回路10で検出する。そして光検出ドライバ22はレーザ光の検出情報(検出画素の情報)を水平セレクタ11(信号補正部11a)に伝達する。
水平セレクタ11はレーザ光を検出した画素回路10に対して、所定の輝度の信号値Vsigを与えるようにする。
すると、表示パネル101の画面上でのレーザ光の照射位置のみ、高輝度の発光を行わせることができ、つまりレーザ照射によりパネル上に図形、文字、記号等の描画を行うような表示が可能となる。
表示パネル101は、上述した図1,図20の有機EL表示パネルである。
表示パネル101上で、例えば全画面を黒表示している状態で、レーザポインタ100の光で例えば円形を描く。すると、その円形が表示パネル101の画面上に表示されるような装置である。
つまり、レーザポインタ100の光を、各画素回路10で検出する。そして光検出ドライバ22はレーザ光の検出情報(検出画素の情報)を水平セレクタ11(信号補正部11a)に伝達する。
水平セレクタ11はレーザ光を検出した画素回路10に対して、所定の輝度の信号値Vsigを与えるようにする。
すると、表示パネル101の画面上でのレーザ光の照射位置のみ、高輝度の発光を行わせることができ、つまりレーザ照射によりパネル上に図形、文字、記号等の描画を行うような表示が可能となる。
また図28(b)は、レーザポインタ100による方向の入力を検出する例である。
レーザポインタ100によってレーザ光を例えば右から左に移動するように照射する。表示パネル101内の各画素回路10による検出結果として、画面上のレーザ照射位置の変化を検出できるため、ユーザがどのような方向性でレーザ光を当てたかが検出できる。
この方向を操作入力として認識するようにし、例えば表示内容の切り換えなどを行う。
もちろん画面上に表示させた操作アイコン等にレーザを当てることで、操作内容を認識するといったことも可能である。
レーザポインタ100によってレーザ光を例えば右から左に移動するように照射する。表示パネル101内の各画素回路10による検出結果として、画面上のレーザ照射位置の変化を検出できるため、ユーザがどのような方向性でレーザ光を当てたかが検出できる。
この方向を操作入力として認識するようにし、例えば表示内容の切り換えなどを行う。
もちろん画面上に表示させた操作アイコン等にレーザを当てることで、操作内容を認識するといったことも可能である。
これらのように、外部からの光を表示パネル101上の座標入力の形で認識し、各種の動作、アプリケーションに適用することが可能である。
そして、上記第1,第2の実施の形態のままでも、これらの動作は可能である。しかし、外部から与えられる、有機EL素子1以外からの光、例えばレーザポインタ100等の光に対して動作するには、第1,第2の実施の形態では動作が厳しい場合がある。
そして、上記第1,第2の実施の形態のままでも、これらの動作は可能である。しかし、外部から与えられる、有機EL素子1以外からの光、例えばレーザポインタ100等の光に対して動作するには、第1,第2の実施の形態では動作が厳しい場合がある。
なぜなら、このようにレーザポインタ100等の光によって反応するアプリケーションの場合、光があたっている位置情報等を特定するためにある程度短い検出時間で光を検出する必要がある。然しながら前述の回路構成では信号線DTLの電位を駆動トランジスタTdのゲートに入力するサンプリングトランジスタTsを光検出素子として用いているため、短時間で光検出を行うためには光に対するリーク量を増大させる必要がある。
しかし、光に対してリーク量が増大することで、通常の画像表示の際に、サンプリングトランジスタTsの光リーク起因のムラが発生し表示品位が低下してしまう場合がある。
しかし、光に対してリーク量が増大することで、通常の画像表示の際に、サンプリングトランジスタTsの光リーク起因のムラが発生し表示品位が低下してしまう場合がある。
そこで、これらの外光検出の場合、より適した例として図29の構成が考えられる。
図29の画素回路10は、図21と同様にサンプリングトランジスタTs、駆動トランジスタTd、スイッチングトランジスタT3、保持容量Cs、有機EL素子1を備える。
それに加えて、光検出素子T5、第2のスイッチングトランジスタT4を備える。光検出素子T5は、ダイオード接続のトランジスタとなっている。もちろん、光検出素子T5はダイオード接続とする必要はなく、ゲートに所定の電圧が与えられてもよい。
光検出素子T5と第2のスイッチングトランジスタT4は、固定電位Viniと駆動トランジスタTdのゲートの間に直列接続されている。
固定電位Viniは光検出時における駆動トランジスタTdのゲート電位よりも高電位であることが望ましい。
第2のスイッチングトランジスタT4のゲートは制御線TLaに接続されている。従ってスイッチングトランジスタT3とともに、制御パルスpT3によってオン/オフされる。
図29の画素回路10は、図21と同様にサンプリングトランジスタTs、駆動トランジスタTd、スイッチングトランジスタT3、保持容量Cs、有機EL素子1を備える。
それに加えて、光検出素子T5、第2のスイッチングトランジスタT4を備える。光検出素子T5は、ダイオード接続のトランジスタとなっている。もちろん、光検出素子T5はダイオード接続とする必要はなく、ゲートに所定の電圧が与えられてもよい。
光検出素子T5と第2のスイッチングトランジスタT4は、固定電位Viniと駆動トランジスタTdのゲートの間に直列接続されている。
固定電位Viniは光検出時における駆動トランジスタTdのゲート電位よりも高電位であることが望ましい。
第2のスイッチングトランジスタT4のゲートは制御線TLaに接続されている。従ってスイッチングトランジスタT3とともに、制御パルスpT3によってオン/オフされる。
図30により光検出動作について説明する。図30では一例として1ラインの光検出動作を1フレームの期間で行うものとしている。そして1フレームの期間の前半で、外部から照射される光の検出を行い、後半で、その画素回路10自体の発光を行う例としている。ここでは電源パルスDS(N)、走査パルスWS(N)、制御パルスpT3(N)、pT3(N+1)、制御信号pSW、信号線DTL(M)に与えられる電圧(信号値Vsig/基準電位Vofs)を示している。
また、波形(1)(1)’(2)(2)’(3)(3)’を先の図13、図15等と同様に示す。これらは自己の画素回路10(M,N)についての各部の電位変化である。但し、外部からの入射光を対象とする光検出のため、受光有無の場合として示している。
なお、以下の説明では、N行における1つの画素回路10についての説明となるため、図29の通りの符号とし、各素子の符号に「(M,N)」等の表記は付加しない。
また、波形(1)(1)’(2)(2)’(3)(3)’を先の図13、図15等と同様に示す。これらは自己の画素回路10(M,N)についての各部の電位変化である。但し、外部からの入射光を対象とする光検出のため、受光有無の場合として示している。
なお、以下の説明では、N行における1つの画素回路10についての説明となるため、図29の通りの符号とし、各素子の符号に「(M,N)」等の表記は付加しない。
時点tm60〜tm61では制御信号pSWによりスイッチSWがオンとされ、光検出線DETLが電位Vssに充電される。
時点tm62〜tm63で走査パルスWS(N)がHレベルとされ、サンプリングトランジスタTsがオンとされる。このとき信号線DTLには基準電位Vofsが与えられているため、駆動トランジスタTdのゲートが基準電位Vofsとされる。
またスイッチングトランジスタT3はオンとされて駆動トランジスタTdのソースが光検出線DETLに接続されており、電源パルスDS(N)も初期電位Vssとされている。このため、駆動トランジスタTdのソース(有機EL素子1のアノード、及び光検出線DETL)は初期電位Vssとなる。
その後時点tm64〜tm65では、走査パルスWS(N)がHレベルであり、駆動トランジスタTdのゲートが信号線DTLの基準電位Vofsに固定された状態で、電源パルスDSが電源電圧Vccとされる。これによって、駆動トランジスタTdの閾値補正動作が行われる。
またスイッチングトランジスタT3はオンとされて駆動トランジスタTdのソースが光検出線DETLに接続されており、電源パルスDS(N)も初期電位Vssとされている。このため、駆動トランジスタTdのソース(有機EL素子1のアノード、及び光検出線DETL)は初期電位Vssとなる。
その後時点tm64〜tm65では、走査パルスWS(N)がHレベルであり、駆動トランジスタTdのゲートが信号線DTLの基準電位Vofsに固定された状態で、電源パルスDSが電源電圧Vccとされる。これによって、駆動トランジスタTdの閾値補正動作が行われる。
その後は、受光有無、即ち光検出素子T5のリーク電流の有無によって駆動トランジスタTdのゲート電位が変動することになる。
即ち、光検出素子T5に光が入射すると、光量に応じてリーク電流が大きく発生し、駆動トランジスタTdのゲート電位の変化が大きくなる。逆に入射が無ければリーク量は小さく(又は無く)、駆動トランジスタTdのゲート電位の電圧変化が小さくなる。(図30の波形(2)と(2)’参照)
また駆動トランジスタTdのゲート電位の変化に連動して駆動トランジスタTdのソース電位(有機EL素子1のアノード電位、光検出線DETLの電位)も変化する。(図30の波形(1)(3)と(1)’(3)’参照)。
即ち、光検出素子T5に光が入射すると、光量に応じてリーク電流が大きく発生し、駆動トランジスタTdのゲート電位の変化が大きくなる。逆に入射が無ければリーク量は小さく(又は無く)、駆動トランジスタTdのゲート電位の電圧変化が小さくなる。(図30の波形(2)と(2)’参照)
また駆動トランジスタTdのゲート電位の変化に連動して駆動トランジスタTdのソース電位(有機EL素子1のアノード電位、光検出線DETLの電位)も変化する。(図30の波形(1)(3)と(1)’(3)’参照)。
その結果、一定時間経過後、光検出線DETLの電位は、外部からの光入射のありなしで、ΔVという差分がつくこととなり、電圧検出部22aにその差分が検出される。
このように、画素回路10で外部からの入射光の光検出動作が行われる。
光検出期間は、時点tm66で制御パルスpT3によりスイッチングトランジスタT3及びT4がオフされて終了する。
そして発光動作に移る。この発光動作の期間は、第2のスイッチングトランジスタT4により、光検出素子T5は駆動トランジスタTdのゲートから切り離される。
このように、画素回路10で外部からの入射光の光検出動作が行われる。
光検出期間は、時点tm66で制御パルスpT3によりスイッチングトランジスタT3及びT4がオフされて終了する。
そして発光動作に移る。この発光動作の期間は、第2のスイッチングトランジスタT4により、光検出素子T5は駆動トランジスタTdのゲートから切り離される。
時点tm67〜tm68では走査パルスWS(N)がHレベルとされ、サンプリングトランジスタTsがオンとされる。このとき信号線DTLには基準電位Vofsが与えられているため、駆動トランジスタTdのゲートが基準電位Vofsとされる。また電源パルスDSは初期電位Vssとされ、駆動トランジスタTdのゲート電位が初期電位Vssとされる。これによって閾値補正動作準備が行われる。
そして時点tm69〜tm70では、走査パルスWS(N)がHレベルであり、駆動トランジスタTdのゲートが信号線DTLの基準電位Vofsに固定された状態で、電源パルスDSが電源電圧Vccとされる。これによって、駆動トランジスタTdの閾値補正動作が行われる。
その後、時点tm71〜tm72では、走査パルスWS(N)がHレベルとされる。このとき信号線DTLには信号値Vsigが与えられており、駆動トランジスタTdのゲートに信号値Vsigが書き込まれる。そして信号値書込とともに移動度補正が行われ、発光状態となる。
そして時点tm69〜tm70では、走査パルスWS(N)がHレベルであり、駆動トランジスタTdのゲートが信号線DTLの基準電位Vofsに固定された状態で、電源パルスDSが電源電圧Vccとされる。これによって、駆動トランジスタTdの閾値補正動作が行われる。
その後、時点tm71〜tm72では、走査パルスWS(N)がHレベルとされる。このとき信号線DTLには信号値Vsigが与えられており、駆動トランジスタTdのゲートに信号値Vsigが書き込まれる。そして信号値書込とともに移動度補正が行われ、発光状態となる。
このような動作例では、電源制御線DSLが初期電位Vssから電源電圧Vccに変化するタイミングが1フレームに少なくとも2回存在しており、その2回とも駆動トランジスタのゲート電位に対してソース電位を上昇させる閾値補正動作を行っている。
2回存在する閾値補正動作の内、信号書込み直前(時点tm69〜tm70)に行う閾値補正動作は駆動トランジスタの閾値補正を行うために行い、EL素子消光後(時点tm64〜tm65)に行う閾値補正動作は外部からの光を検出するために行っている。
2回存在する閾値補正動作の内、信号書込み直前(時点tm69〜tm70)に行う閾値補正動作は駆動トランジスタの閾値補正を行うために行い、EL素子消光後(時点tm64〜tm65)に行う閾値補正動作は外部からの光を検出するために行っている。
この構成の場合、光検出素子T5は駆動トランジスタTdのゲートに対して第2のスイッチングトランジスタT4を介しているため、光検出素子T5の光リーク電流を大きくしても、有機EL素子1の発光時における画質低下は発生しない。
なお、この実施の形態は、外部入力光だけでなく、例えば隣接画素の有機EL素子1の発光を検出する場合にも適用できる。その場合、図19(a)のように通常映像表示実行時における検出も可能となる。
なお、この実施の形態は、外部入力光だけでなく、例えば隣接画素の有機EL素子1の発光を検出する場合にも適用できる。その場合、図19(a)のように通常映像表示実行時における検出も可能となる。
また、図28に示したようなアプリケーションの場合、特にパネルの解像度と同等の解像度を必要としないことが多いため、複数ラインを同一タイミング、若しくは複数ラインの光検出期間をオーバーラップさせることが考えられる。すると光検出素子数を増加させることができるため、光検出精度を増加させ、さらに光検出期間を短くすることが可能となる。
<6.変形例>
以上、第1〜第3の実施の形態を説明してきたが、ここで各実施の形態に適用できる変形例を説明する。
以上、第1〜第3の実施の形態を説明してきたが、ここで各実施の形態に適用できる変形例を説明する。
まず、異なる波長の光を検出する場合において、光検出線DETLに出力される電圧レベルを一定とするために、画素回路10内におけるサンプリングトランジスタTs(或いは光検出素子T5)の感度を変えることが考えられる。
具体的にはエネルギーが高い光を検出するサンプリングトランジスタTsの感度を低く、逆にエネルギーが低い光を検出するサンプリングトランジスタTsの感度を高く設定する。一例として、光感度を変えるにはサンプリングトランジスタTsのチャネル長、チャネル幅で決定されるトランジスタサイズや、チャネル材料の膜厚を変更すればよい。
例えば自己の画素回路10の発光を検出することを考えた場合、エネルギーの強い光(例えばB光)を発光する画素回路10におけるサンプリングトランジスタTsのチャネル膜厚は薄く、トランジスタのチャネル幅は小さいものとする。また逆にエネルギーの弱い光を発光する画素回路10におけるサンプリングトランジスタTsのチャネル膜厚は厚く、トランジスタのチャネル幅は大きくする。
例えばB光画素、G光画素、R光画素としての画素回路10において、B光画素のサンプリングトランジスタTsのチャネル膜厚は最も薄く、R光画素のサンプリングトランジスタTsのチャネル膜厚は最も厚くする。或いはB光画素のサンプリングトランジスタTsのチャネル幅は最も小さく、R光画素のサンプリングトランジスタTsのチャネル幅は最も大きくする。或いはこの両方を行う。
例えば自己の画素回路10の発光を検出することを考えた場合、エネルギーの強い光(例えばB光)を発光する画素回路10におけるサンプリングトランジスタTsのチャネル膜厚は薄く、トランジスタのチャネル幅は小さいものとする。また逆にエネルギーの弱い光を発光する画素回路10におけるサンプリングトランジスタTsのチャネル膜厚は厚く、トランジスタのチャネル幅は大きくする。
例えばB光画素、G光画素、R光画素としての画素回路10において、B光画素のサンプリングトランジスタTsのチャネル膜厚は最も薄く、R光画素のサンプリングトランジスタTsのチャネル膜厚は最も厚くする。或いはB光画素のサンプリングトランジスタTsのチャネル幅は最も小さく、R光画素のサンプリングトランジスタTsのチャネル幅は最も大きくする。或いはこの両方を行う。
一般的には光検出素子は受光する光の波長が短いほど、つまり光のエネルギーが大きいほど多くのリーク電流を流すこととなる。このため、受光する光の波長に応じて、サンプリングトランジスタTsの感度設定を行っておくことで、受光する光のエネルギーによらず、駆動トランジスタTdのゲート電位の変化を一定値とすることができる。その結果、光検出線DETLに出力される電圧を同じ電圧(発光波長によっては異ならない電圧)とすることができる。それによって、光検出ドライバ22の簡略化が可能となる。
また、複数の画素回路10での光検出を同一タイミングで行ったり、若しくは複数の画素回路10で光検出期間を時間的にオーバーラップさせる例も考えられる。このようなタイミングを採る事で光検出素子数を増加させることができるため、光検出精度を増加させ、更に光検出期間を短くすることが可能となる。
例えば図11の画素回路10(M,N)での発光を画素回路10(M+1,N)、10(M+1,N+1)で同時、或いはオーバーラップに行うなどである。
すると、光検出線DETL(M+1)における電圧検出部22(M+1)の検出感度を高くすることができる。
例えば図11の画素回路10(M,N)での発光を画素回路10(M+1,N)、10(M+1,N+1)で同時、或いはオーバーラップに行うなどである。
すると、光検出線DETL(M+1)における電圧検出部22(M+1)の検出感度を高くすることができる。
1 有機EL素子、10 画素回路、11 水平セレクタ、11a 信号値補正部、12 ライトスキャナ、20 画素アレイ、21 検出動作制御部、22 光検出ドライバ、22a 電圧検出部、30 光検出部、T10 センサ兼用トランジスタ、C2,C3 容量、T5 検出信号出力用トランジスタ、DETL 光検出線、VL 電源線
Claims (13)
- 信号線と所要数の走査線が交差する部分にマトリクス状に配置される画素回路と、
上記信号線により各画素回路に信号値を与え、また上記走査線を駆動することで、各画素回路に信号値に応じた輝度の発光を行わせて画像表示を行う表示駆動部と、
上記画素回路に対して配設される光検出線に対する上記画素回路からの出力から光量情報を検出する光量情報検出部と、
を備え、
上記画素回路は、少なくとも、
発光素子と、
入力された信号値電圧に応じて上記発光素子に対して電流印加を行う駆動トランジスタと、
オン状態とされることで上記駆動トランジスタのゲートに上記信号線からの信号値を入力するサンプリングトランジスタと、
上記駆動トランジスタの一端と上記光検出線の間に接続されたスイッチングトランジスタとを有し、
受光光量に応じて上記駆動トランジスタのゲート電位を変化させ、当該変化に応じた上記駆動トランジスタのソース電位を上記スイッチングトランジスタを介して上記光検出線に出力する光検出動作を実行可能な構成とされている表示装置。 - 上記サンプリングトランジスタがオフ状態において光センサとして機能する構造とされ、上記光検出動作として、上記サンプリングトランジスタがオフとされているときに受光光量に応じたリーク電流を上記駆動トランジスタのゲートに印加することで、受光光量に応じて上記駆動トランジスタのゲート電位を変化させる請求項1に記載の表示装置。
- 上記サンプリングトランジスタは、自己の画素回路内の上記発光素子からの光を受光する請求項2に記載の表示装置。
- 上記サンプリングトランジスタは、隣接する画素回路内の上記発光素子からの光を受光する請求項2に記載の表示装置。
- 上記光検出線を上記発光素子が発光しない電位に充電する構成を備える請求項2に記載の表示装置。
- 上記画素回路は、上記駆動トランジスタのゲート・ソース間に接続された保持容量をさらに備える請求項2に記載の表示装置。
- 上記表示駆動部は、上記画素回路において光検出動作を行う際に、上記保持容量に上記駆動トランジスタの閾値電圧を保持させる閾値補正動作を実行させる請求項6に記載の表示装置。
- さらに、固定電源に接続された光検出素子が、第2のスイッチングトランジスタを介して上記駆動トランジスタのゲートに接続され、
上記光検出動作として、上記第2のスイッチングトランジスタがオンとされているときに上記光検出素子が受光光量に応じた電流を上記駆動トランジスタのゲートに印加することで、受光光量に応じて上記駆動トランジスタのゲート電位を変化させる請求項1に記載の表示装置。 - 上記光検出素子は、ダイオード接続されたトランジスタで構成される請求項8に記載の表示装置。
- 上記光検出素子は、外部からの光を受光する請求項8に記載の表示装置。
- 上記表示駆動部は、上記光量情報検出部で検出される光量情報に応じて、上記信号値の補正を行う請求項1に記載の表示装置。
- 信号線と所要数の走査線が交差する部分にマトリクス状に配置される画素回路と、
上記信号線により各画素回路に信号値を与え、また上記走査線を駆動することで、各画素回路に信号値に応じた輝度の発光を行わせて画像表示を行う表示駆動部と、
上記画素回路に対して配設される光検出線に対する上記画素回路からの出力から光量情報を検出する光量情報検出部と、
を備え、
上記画素回路は、少なくとも、発光素子と、入力された信号値電圧に応じて上記発光素子に対して電流印加を行う駆動トランジスタと、オン状態とされることで上記駆動トランジスタのゲートに上記信号線からの信号値を入力するサンプリングトランジスタと、上記駆動トランジスタの一端と上記光検出線の間に接続されたスイッチングトランジスタとを有している表示装置において、
上記画素回路が、受光光量に応じて上記駆動トランジスタのゲート電位を変化させ、当該変化に応じた上記駆動トランジスタのソース電位を上記スイッチングトランジスタを介して上記光検出線に出力し、上記光量情報検出部が、上記光検出線の電圧検出により光量情報を検出する光検出方法。 - 信号線と所要数の走査線が交差する部分にマトリクス状に配置される画素回路と、
上記信号線により各画素回路に信号値を与え、また上記走査線を駆動することで、各画素回路に信号値に応じた輝度の発光を行わせて画像表示を行う表示駆動部と、
上記画素回路に対して配設される光検出線に対する上記画素回路からの出力から光量情報を検出する光量情報検出部と、
を備え、
上記画素回路は、少なくとも、
発光素子と、
入力された信号値電圧に応じて上記発光素子に対して電流印加を行う駆動トランジスタと、
オン状態とされることで上記駆動トランジスタのゲートに上記信号線からの信号値を入力するサンプリングトランジスタと、
上記駆動トランジスタの一端と上記光検出線の間に接続されたスイッチングトランジスタとを有し、
受光光量に応じて上記駆動トランジスタのゲート電位を変化させ、当該変化に応じた上記駆動トランジスタのソース電位を上記スイッチングトランジスタを介して上記光検出線に出力する光検出動作を実行可能な構成とされている電子機器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010001878A JP2011141418A (ja) | 2010-01-07 | 2010-01-07 | 表示装置、光検出方法、電子機器 |
US12/926,999 US20110164010A1 (en) | 2010-01-07 | 2010-12-22 | Display apparatus, light detection method and electronic apparatus |
CN201010613127.2A CN102122486B (zh) | 2010-01-07 | 2010-12-29 | 显示装置、光检测方法以及电子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010001878A JP2011141418A (ja) | 2010-01-07 | 2010-01-07 | 表示装置、光検出方法、電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011141418A true JP2011141418A (ja) | 2011-07-21 |
Family
ID=44224456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010001878A Pending JP2011141418A (ja) | 2010-01-07 | 2010-01-07 | 表示装置、光検出方法、電子機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20110164010A1 (ja) |
JP (1) | JP2011141418A (ja) |
CN (1) | CN102122486B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013057726A (ja) * | 2011-09-07 | 2013-03-28 | Sony Corp | 表示パネル、表示装置および電子機器 |
US9035935B2 (en) | 2012-04-23 | 2015-05-19 | Canon Kabushiki Kaisha | Display apparatus and driving method for display apparatus |
WO2024150329A1 (ja) * | 2023-01-11 | 2024-07-18 | シャープディスプレイテクノロジー株式会社 | 検査システムおよび表示装置 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011257337A (ja) * | 2010-06-11 | 2011-12-22 | Seiko Epson Corp | 光学式位置検出装置および位置検出機能付き表示装置 |
JP2011257338A (ja) | 2010-06-11 | 2011-12-22 | Seiko Epson Corp | 光学式位置検出装置および位置検出機能付き表示装置 |
KR101993747B1 (ko) * | 2013-04-02 | 2019-07-02 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치 및 그의 구동방법 |
CN103280180B (zh) * | 2013-05-28 | 2015-05-27 | 中国科学院上海高等研究院 | 基于主动式有机发光二极管的显示电路及驱动方法 |
US9430968B2 (en) * | 2013-06-27 | 2016-08-30 | Sharp Kabushiki Kaisha | Display device and drive method for same |
KR20150040066A (ko) * | 2013-10-04 | 2015-04-14 | 삼성디스플레이 주식회사 | 표시장치 및 그의 광검출 방법 |
JP2015156002A (ja) | 2014-02-21 | 2015-08-27 | 三星ディスプレイ株式會社Samsung Display Co.,Ltd. | 表示装置、および制御方法 |
CN104157237B (zh) | 2014-07-18 | 2016-05-11 | 京东方科技集团股份有限公司 | 一种显示驱动电路及其驱动方法、显示装置 |
KR102285392B1 (ko) * | 2015-02-03 | 2021-08-04 | 삼성디스플레이 주식회사 | 센싱 장치, 표시장치, 및 전기적 신호 센싱 방법 |
KR20160117817A (ko) * | 2015-03-31 | 2016-10-11 | 삼성디스플레이 주식회사 | 화소 및 이를 이용한 표시 장치 |
US10032418B2 (en) * | 2016-05-09 | 2018-07-24 | Japan Display Inc. | Display apparatus |
CN106782326B (zh) * | 2017-03-06 | 2018-11-16 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示装置 |
CN106683605A (zh) * | 2017-03-31 | 2017-05-17 | 京东方科技集团股份有限公司 | 失效像素检测电路、方法和显示装置 |
CN106920516B (zh) | 2017-05-12 | 2019-04-05 | 京东方科技集团股份有限公司 | 用于oled的补偿方法和装置、显示装置 |
CN110364119B (zh) * | 2018-03-26 | 2021-08-31 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、显示面板 |
CN108649059B (zh) * | 2018-05-14 | 2020-12-08 | 京东方科技集团股份有限公司 | 一种阵列基板、显示装置及其驱动方法 |
CN108877653B (zh) * | 2018-06-29 | 2021-11-02 | 京东方科技集团股份有限公司 | 像素电路、显示装置及其制造方法 |
CN108877614B (zh) * | 2018-07-27 | 2021-03-05 | 维沃移动通信有限公司 | 一种led电路、显示屏、电子设备和检测方法 |
JP2020094849A (ja) * | 2018-12-11 | 2020-06-18 | ソニーセミコンダクタソリューションズ株式会社 | 光検出装置及び測距装置 |
CN109830179B (zh) * | 2019-03-29 | 2021-01-08 | 维沃移动通信有限公司 | 终端设备及用于终端设备的感光检测方法 |
CN110536083B (zh) * | 2019-08-30 | 2020-11-06 | 上海芯仑光电科技有限公司 | 一种图像传感器及图像采集系统 |
KR20220078234A (ko) | 2020-12-03 | 2022-06-10 | 주식회사 엘엑스세미콘 | 화소센싱회로 및 화소센싱방법 |
JP7396560B2 (ja) * | 2021-06-07 | 2023-12-12 | シャープディスプレイテクノロジー株式会社 | X線撮像装置及びx線撮像装置の制御方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5204661A (en) * | 1990-12-13 | 1993-04-20 | Xerox Corporation | Input/output pixel circuit and array of such circuits |
JP2003509728A (ja) * | 1999-09-11 | 2003-03-11 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリックスelディスプレイ装置 |
JP4302901B2 (ja) * | 2001-02-27 | 2009-07-29 | 三星モバイルディスプレイ株式會社 | 発光体および発光システム |
JP3800050B2 (ja) * | 2001-08-09 | 2006-07-19 | 日本電気株式会社 | 表示装置の駆動回路 |
GB2381644A (en) * | 2001-10-31 | 2003-05-07 | Cambridge Display Tech Ltd | Display drivers |
US6720942B2 (en) * | 2002-02-12 | 2004-04-13 | Eastman Kodak Company | Flat-panel light emitting pixel with luminance feedback |
US7061480B2 (en) * | 2002-04-30 | 2006-06-13 | Hewlett-Packard Development Company, L.P. | Image display |
GB0219771D0 (en) * | 2002-08-24 | 2002-10-02 | Koninkl Philips Electronics Nv | Manufacture of electronic devices comprising thin-film circuit elements |
JP2005032704A (ja) * | 2003-06-18 | 2005-02-03 | Sharp Corp | 表示素子および表示装置 |
GB0318613D0 (en) * | 2003-08-08 | 2003-09-10 | Koninkl Philips Electronics Nv | Electroluminescent display devices |
CA2443206A1 (en) * | 2003-09-23 | 2005-03-23 | Ignis Innovation Inc. | Amoled display backplanes - pixel driver circuits, array architecture, and external compensation |
US7038392B2 (en) * | 2003-09-26 | 2006-05-02 | International Business Machines Corporation | Active-matrix light emitting display and method for obtaining threshold voltage compensation for same |
US6995519B2 (en) * | 2003-11-25 | 2006-02-07 | Eastman Kodak Company | OLED display with aging compensation |
JP4103850B2 (ja) * | 2004-06-02 | 2008-06-18 | ソニー株式会社 | 画素回路及、アクティブマトリクス装置及び表示装置 |
GB0424112D0 (en) * | 2004-10-29 | 2004-12-01 | Koninkl Philips Electronics Nv | Active matrix display devices |
JP2009526248A (ja) * | 2006-02-10 | 2009-07-16 | イグニス・イノベイション・インコーポレーテッド | 発光デバイス表示器のための方法及びシステム |
JP2010511182A (ja) * | 2006-11-28 | 2010-04-08 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリクス発光ディスプレイ装置及びその駆動方法 |
-
2010
- 2010-01-07 JP JP2010001878A patent/JP2011141418A/ja active Pending
- 2010-12-22 US US12/926,999 patent/US20110164010A1/en not_active Abandoned
- 2010-12-29 CN CN201010613127.2A patent/CN102122486B/zh active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013057726A (ja) * | 2011-09-07 | 2013-03-28 | Sony Corp | 表示パネル、表示装置および電子機器 |
US9035935B2 (en) | 2012-04-23 | 2015-05-19 | Canon Kabushiki Kaisha | Display apparatus and driving method for display apparatus |
WO2024150329A1 (ja) * | 2023-01-11 | 2024-07-18 | シャープディスプレイテクノロジー株式会社 | 検査システムおよび表示装置 |
Also Published As
Publication number | Publication date |
---|---|
US20110164010A1 (en) | 2011-07-07 |
CN102122486A (zh) | 2011-07-13 |
CN102122486B (zh) | 2014-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011141418A (ja) | 表示装置、光検出方法、電子機器 | |
JP5381721B2 (ja) | 表示装置、光検出方法、電子機器 | |
JP5272885B2 (ja) | 表示装置、光検出動作の制御方法 | |
US10607538B2 (en) | Pixel circuit, pixel, AMOLED display device comprising same and driving method thereof | |
JP2010286814A (ja) | 表示装置、光検出方法、電子機器 | |
US9111491B2 (en) | Organic light emitting display device and method for driving the same | |
JP5010030B2 (ja) | 表示装置及びその制御方法 | |
KR101932744B1 (ko) | 픽셀 회로, 이를 위한 구동 방법 및 능동형 유기 발광 디스플레이 | |
US8471838B2 (en) | Pixel circuit having a light detection element, display apparatus, and driving method for correcting threshold and mobility for light detection element of pixel circuit | |
CN103000129B (zh) | 显示装置和用于显示装置的驱动方法 | |
KR101706239B1 (ko) | 유기발광다이오드 표시장치 및 그 구동방법 | |
JP2008203478A (ja) | 表示装置とその駆動方法 | |
JPWO2010146707A1 (ja) | アクティブマトリクス型有機el表示装置及びその駆動方法 | |
KR20170079408A (ko) | 유기발광 표시장치 및 유기발광 표시장치의 화질 보상 방법 | |
KR20110124656A (ko) | 유기 발광 표시 장치 및 그의 구동방법 | |
CN109637444B (zh) | 一种显示装置及其驱动方法 | |
KR102445341B1 (ko) | 표시 장치 및 표시 방법 | |
JP2011209369A (ja) | 表示装置、光検出方法 | |
JP2008185874A (ja) | 画素回路および表示装置とその駆動方法 | |
JP5022004B2 (ja) | エレクトロルミネッセンス表示装置の駆動方法及びエレクトロルミネッセンス表示装置 | |
JP2012186313A (ja) | 光検出回路、光検出方法、表示パネルおよび表示装置 | |
KR20160083613A (ko) | 유기발광 표시장치와 이의 구동방법 | |
KR102706727B1 (ko) | 표시장치와 그 구동 방법 | |
JP2011107187A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
JP2011141419A (ja) | 表示装置、光検出方法、電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110616 |